JP2019067978A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019067978A
JP2019067978A JP2017193529A JP2017193529A JP2019067978A JP 2019067978 A JP2019067978 A JP 2019067978A JP 2017193529 A JP2017193529 A JP 2017193529A JP 2017193529 A JP2017193529 A JP 2017193529A JP 2019067978 A JP2019067978 A JP 2019067978A
Authority
JP
Japan
Prior art keywords
insulating film
region
contact
contact plug
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017193529A
Other languages
English (en)
Other versions
JP7043773B2 (ja
Inventor
淳 大河原
Jun Ogawara
淳 大河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017193529A priority Critical patent/JP7043773B2/ja
Priority to CN201811160907.9A priority patent/CN109599379B/zh
Priority to US16/149,800 priority patent/US10522465B2/en
Publication of JP2019067978A publication Critical patent/JP2019067978A/ja
Application granted granted Critical
Publication of JP7043773B2 publication Critical patent/JP7043773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 三重接触部からアクティブ領域に向かって伸びるクラックを抑制する。【解決手段】 半導体装置であって、半導体基板と、半導体基板上に設けられた層間絶縁膜と、層間絶縁膜を貫通するコンタクトプラグと、層間絶縁膜の表面とコンタクトプラグの表面を覆う第１金属層と、第１金属層の表面の一部を覆う保護絶縁膜と、第１金属層の表面を覆うとともに保護絶縁膜の端部に接する第２金属層 を備えている。半導体装置が、保護絶縁膜が設けられている外周領域と、アクティブ領域と、外周領域とアクティブ領域の間に位置する中間領域を備えている。アクティブ領域内のコンタクトプラグが、保護絶縁膜の端部に向かって伸びる。中間領域内のコンタクトプラグが、保護絶縁膜の端部に沿って伸びる。【選択図】図２

Description

本明細書に開示の技術は、半導体装置に関する。
特許文献１に開示の半導体装置は、半導体基板と、第１金属層と、保護絶縁膜と、第２金属層を有している。第１金属層は、半導体基板の表面を覆っている。保護絶縁膜は、第１金属層の表面の一部を覆っている。第２金属層は、第１金属層（ＡｌＳｉ）とは異なる金属（Ｎｉ）によって構成されている。第２金属層は、保護絶縁膜に覆われていない範囲で第１金属層の表面を覆っている。また、第２金属層は、保護絶縁膜の端部に接している。したがって、保護絶縁膜の端部は、第１金属層、第２金属層及び保護絶縁膜が互いに接触する三重接触部となっている。
特許文献２には、コンタクトプラグを有する半導体装置が開示されている。コンタクトプラグは、金属により構成されており、層間絶縁膜を貫通するように設けられている。コンタクトプラグは、半導体基板に接している。層間絶縁膜とコンタクトプラグの表面は、金属層によって覆われている。
特開２０１５−２３３０３５号公報 特開２０１７−０５４９２８号公報
特許文献１の半導体装置では、半導体装置が温度変化するときに、三重接触部で高い熱応力が生じる。三重接触部に繰り返し熱応力が加わると、三重接触部を起点として第１金属層にクラックが生じる場合がある。三重接触部から半導体基板のアクティブ領域までクラックが伸展すると、半導体装置の特性劣化につながる場合がある。
また、上記のように、特許文献２には、コンタクトプラグを有する半導体装置が開示されている。多くの場合、半導体基板のアクティブ領域内には、ストライプ状に伸びる複数のコンタクトプラグが設けられる。コンタクトプラグを設けることで、その上部の電極層の熱膨張を抑制することができ、電極層でのクラックの発生を抑制することができる。
特許文献１の構造と特許文献２の構造を組み合わせることができる。すなわち、アクティブ領域内にストライプ状に伸びるコンタクトプラグを設け、アクティブ領域の周囲の外周領域に保護絶縁膜を設けることができる。保護絶縁膜の端部は、特許文献１と同様に三重接触部の構造とすることができる。この場合、図９に示すように、アクティブ領域１２０と外周領域１２４の境界部の一部では、アクティブ領域１２０内のコンタクトプラグ１３２が、保護絶縁膜１１６の端部１１６ａに向かって（すなわち、ｘ方向に沿って）伸びる。ｘ方向に沿って伸びるコンタクトプラグでは、ｙ方向（端部１１６ａに沿う方向）への第１金属層の熱膨張を抑制することができる一方で、ｘ方向への第１金属層の熱膨張を抑制する効果は低い。このため、保護絶縁膜１１６の端部１１６ａ（すなわち、三重接触部）からアクティブ領域１２０に向かって伸びるクラックを抑制する効果が低い。このため、アクティブ領域１２０内に深く進入するクラックが生じるおそれがある。したがって、本明細書では、三重接触部からアクティブ領域へ伸展するクラックの発生を抑制することが可能な半導体装置を提案する。
本明細書が開示する半導体装置は、半導体基板と、層間絶縁膜と、コンタクトプラグと、第１金属層と、保護絶縁膜と、第２金属層を備えている。前記層間絶縁膜は、前記半導体基板上に設けられている。前記コンタクトプラグは、金属によって構成されており、前記層間絶縁膜を貫通し、前記半導体基板に接している。前記第１金属層は、前記層間絶縁膜の表面と前記コンタクトプラグの表面を覆う。前記保護絶縁膜は、前記第１金属層の表面の一部を覆う。前記第２金属層は、前記第１金属層の表面を覆い、前記保護絶縁膜の端部に接し、前記第１金属層とは異なる金属により構成されている。前記半導体装置が、前記半導体基板の厚み方向に沿って見たときに、前記保護絶縁膜が設けられている外周領域と、前記コンタクトプラグの第１部分が複数配置されているアクティブ領域と、前記外周領域と前記アクティブ領域の間に位置するとともに前記コンタクトプラグの第２部分が少なくとも１つ配置されている中間領域を備えている。前記第１部分が、前記保護絶縁膜の前記端部に向かって伸びる部分である。前記第２部分が、前記保護絶縁膜の前記端部に沿って伸びる部分である。
この半導体装置では、外周領域とアクティブ領域の間の中間領域に、保護絶縁膜の端部に沿って伸びるコンタクトプラグの第２部分が設けられている。このため、コンタクトプラグの第２部分によって、保護絶縁膜の端部（すなわち、三重接触部）からアクティブ領域に向かう方向における第１金属層の熱膨張を抑制することができる。したがって、保護絶縁膜の端部（すなわち、三重接触部）からアクティブ領域に向かって進展するクラックの発生を抑制することができる。従って、この半導体装置によれば、アクティブ領域に達するクラックが生じ難い。このため、この半導体装置は、高い信頼性を有する。
半導体装置１０の平面図。 図１の範囲Ａの拡大図。 図２のＩＩＩ−ＩＩＩ線における断面図。 図２のＩＶ−ＩＶ線における断面図。 図２のＶ−Ｖ線における断面図。 図２のＶＩ−ＶＩ線における断面図。 変形例の半導体装置の図２に対応する拡大図。 変形例の半導体装置の図２に対応する拡大図。 比較例の半導体装置の図２に対応する拡大図。
図１に示す半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコンによって構成されている。なお、以下では、半導体基板１２の上面に平行な一方向をｘ方向といい、半導体基板１２の上面に平行かつｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２の線膨張係数は、約４×１０−６／℃である。半導体基板１２の上面には、電極、保護絶縁膜１６等が設けられている。なお、図１、２では、半導体装置１０の上面のうちの保護絶縁膜１６に覆われている範囲をグレーのハッチングにより示している。図１に示すように、半導体装置１０の上面には、２つのエミッタ電極１４と、複数の信号電極１５が露出している。これらの電極１４、１５周囲では、保護絶縁膜１６が露出している。
図２は、図１の範囲Ａの拡大図である。図２は、保護絶縁膜１６が設けられている範囲と保護絶縁膜１６が設けられていない範囲の境界部を拡大して示している。以下では、半導体装置１０を上側から見たときに保護絶縁膜１６が設けられている領域（エミッタ電極１４の周囲の領域）を外周領域２４という。図２、３に示すように、保護絶縁膜１６が設けられていない範囲の半導体基板１２の上面には、複数のトレンチ３０ａが設けられている。なお、図２では、図の見易さのため、トレンチ３０ａを斜線ハッチングで示している。図２に示すように、各トレンチ３０ａは、半導体基板１２の上面において、ｘ方向に直線状に伸びている。複数のトレンチ３０ａは、ｙ方向に間隔を開けて配列されている。後に詳述するように、複数のトレンチ３０ａが分布している範囲には、ＩＧＢＴ（insulated gate bipolar transistor）が形成されている。以下では、半導体装置１０を上側から見たときに複数のトレンチ３０ａが設けられている領域（すなわち、ＩＧＢＴが設けられている領域）をアクティブ領域２０という。図２に示すように、外周領域２４とアクティブ領域２０の間に間隔が設けられている。以下では、外周領域２４とアクティブ領域２０の間の領域を中間領域２２という。
図３に示すように、各トレンチ３０ａの内面は、ゲート絶縁膜４０に覆われている。各トレンチ３０ａ内には、ゲート電極３０が設けられている。各ゲート電極３０は、ゲート絶縁膜４０によって半導体基板１２から絶縁されている。
図３、５、６に示すように、半導体基板１２の上面には、層間絶縁膜５０が設けられている。層間絶縁膜５０は、酸化シリコンによって構成されている。層間絶縁膜５０の線膨張係数は、約０．５×１０−６／℃である。図５、６に示すように、層間絶縁膜５０は、アクティブ領域２０、中間領域２２及び外周領域２４に跨って半導体基板１２の上面を覆っている。層間絶縁膜５０には、複数のコンタクトホール３３、３４が設けられている。図３に示すように、アクティブ領域２０内には、トレンチ３０ａの間の各位置にコンタクトホール３３が設けられている。図２に示すように、半導体装置１０を上側から見たときに、アクティブ領域２０内の各コンタクトホール３３は、トレンチ３０ａと平行にｘ方向に直線状に伸びている。また、図２に示すように、中間領域２２及び外周領域２４には、半導体装置１０を上側から見たときに、ｙ方向に直線状に伸びるコンタクトホール３４が設けられている。中間領域２２と外周領域２４のそれぞれに、複数のコンタクトホール３４が設けられている。
図３〜６に示すように、各コンタクトホール３３、３４の内面と層間絶縁膜５０の上面は、バリアメタル５８によって覆われている。バリアメタル５８は、ＴｉＮ等により構成された金属層である。バリアメタル５８は、コンタクトホール３３、３４の内部で半導体基板１２に接している。また、各コンタクトホール３３、３４の内部に、Ｗ層５６が設けられている。Ｗ層５６は、タングステンにより構成されており、コンタクトホール３３、３４の内部に隙間なく充填されている。Ｗ層５６は、コンタクトホール３３、３４の内部のバリアメタル５８の表面を覆っている。バリアメタル５８は、Ｗ層５６から半導体基板１２に金属原子が拡散することを防止する。以下では、コンタクトホール３３の内部のバリアメタル５８とＷ層５６をコンタクトプラグ３２ａと呼び、コンタクトホール３４の内部のバリアメタル５８とＷ層５６をコンタクトプラグ３２ｂと呼ぶ。コンタクトプラグ３２ａ、３２ｂは、層間絶縁膜５０を上面から下面まで貫通しており、半導体基板１２に接している。図２に示すように、アクティブ領域２０内の各コンタクトプラグ３２ａは、ｘ方向に直線状に伸びている。すなわち、各コンタクトプラグ３２ａは、アクティブ領域２０の中心側から外周領域２４に向かう方向に沿って伸びている。中間領域２２及び外周領域２４内の各コンタクトプラグ３２ｂは、ｙ方向に直線状に伸びている。すなわち、各コンタクトプラグ３２ｂは、保護絶縁膜１６の中間領域２２側の端部１６ａに沿って伸びている。
図３〜６に示すように、Ｗ層５６の上面とコンタクトホール３３、３４の外部のバリアメタル５８の上面は、ＡｌＳｉ層５２に覆われている。ＡｌＳｉ層５２は、アルミニウムとシリコンの合金によって構成されている。図５、６に示すように、ＡｌＳｉ層５２は、アクティブ領域２０、中間領域２２及び外周領域２４に跨って延びている。ＡｌＳｉ層５２の線膨張係数は、約１９×１０−６／℃である。
図５、６に示すように、外周領域２４内のＡｌＳｉ層５２の上面は、上述した保護絶縁膜１６によって覆われている。保護絶縁膜１６は、ポリイミドによって構成されている。保護絶縁膜１６の線膨張係数は、約２５×１０−６／℃であり、ＡｌＳｉ層５２の線膨張係数よりも高い。
図３〜６に示すように、アクティブ領域２０内と中間領域２２内のＡｌＳｉ層５２の上面は、Ｎｉ層５４によって覆われている。Ｎｉ層５４は、ニッケルによって構成されている。図５、６に示すように、Ｎｉ層５４は、保護絶縁膜１６の端部１６ａ近傍において、保護絶縁膜１６の上面を覆っている。Ｎｉ層５４の線膨張係数は、約１３×１０−６／℃であり、ＡｌＳｉ層５２の線膨張係数及び保護絶縁膜１６の線膨張係数よりも低い。保護絶縁膜１６の端部１６ａ（すなわち、外周領域２４と中間領域２２の境界部）は、ＡｌＳｉ層５２と保護絶縁膜１６とＮｉ層５４が互いに接触する三重接触部となっている。
コンタクトプラグ３２ａ、３２ｂ、ＡｌＳｉ層５２及びＮｉ層５４によって、上述したエミッタ電極１４が構成されている。
図２に示すように、保護絶縁膜１６の下部には、ゲート配線３６が設けられている。ゲート配線３６は、図示しない位置で各ゲート電極３０に接続されている。
図３〜６に示すように、半導体基板１２は、上部ボディ領域４８、分離領域４６、下部ボディ領域４４、及び、ドリフト領域４２を有している。上部ボディ領域４８は、ｐ型であり、半導体基板１２の上面近傍でゲート絶縁膜４０とコンタクトプラグ３２ａ、３２ｂに接している。分離領域４６は、ｎ型であり、上部ボディ領域４８の下側でゲート絶縁膜４０に接している。下部ボディ領域４４は、ｐ型であり、分離領域４６の下側でゲート絶縁膜４０に接している。ドリフト領域４２は、ｎ型であり、下部ボディ領域４４の下側（トレンチ３０ａの下端）でゲート絶縁膜４０に接している。また、図示していないが、半導体基板１２は、エミッタ領域とコレクタ領域を有している。エミッタ領域は、ｎ型であり、半導体基板１２の上面近傍でゲート絶縁膜４０とコンタクトプラグ３２ａに接している。エミッタ領域は、上部ボディ領域４８によって分離領域４６から分離されている。コレクタ領域は、ｐ型領域であり、ドリフト領域４２よりも下側に配置されている。コレクタ領域は、半導体基板１２の下面に設けられているコレクタ電極（図示省略）に接している。
アクティブ領域２０内には、ゲート電極３０の電位に応じてエミッタ電極１４とコレクタ電極の間の電流を制御するＩＧＢＴが形成されている。ゲート電極３０の電位を閾値以上まで上昇させると、ゲート絶縁膜４０に接している範囲で上部ボディ領域４８と下部ボディ領域４４にチャネルが形成される。このため、コレクタ電極からエミッタ電極１４に向かって電流が流れる。ゲート電極３０の電位を閾値未満まで低下させると、チャネルが消失し、電流が停止する。
ＩＧＢＴがオンとオフを繰り返すと、半導体装置１０の温度が変化する。半導体装置１０の温度が変化すると、半導体装置１０の内部で熱応力が発生する。このとき、保護絶縁膜１６の端部１６ａでは線膨張係数が異なる保護絶縁膜１６、ＡｌＳｉ層５２及びＮｉ層５４が互いに接触しているので、端部１６ａで高い熱応力が発生する。端部１６ａに繰り返し高い熱応力が発生することで、端部１６ａを起点としてＡｌＳｉ層５２にクラックが生じる場合がある。ＡｌＳｉ層５２で生じたクラックがアクティブ領域２０まで伸展すると、半導体装置１０の特性が劣化する場合がある。しかしながら、本実施形態の半導体装置１０では、保護絶縁膜１６の端部１６ａとアクティブ領域２０の間に位置する中間領域２２に、コンタクトプラグ３２ｂが設けられている。図５、６に示すように、コンタクトプラグ３２ｂは、層間絶縁膜５０を貫通して半導体基板１２に達するように設けられている。このようにコンタクトプラグ３２ｂが、層間絶縁膜５０に食い込むとともに線膨張係数の低い半導体基板１２に達するように設けられているため、アンカー効果によってＡｌＳｉ層５２の熱膨張が抑制される。このため、ＡｌＳｉ層５２で生じる熱応力が抑制される。特に、ｙ方向に沿って直線状に伸びるコンタクトプラグ３２ｂによれば、ＡｌＳｉ層５２のｘ方向への熱膨張を抑制することができる。このため、ｘ方向に沿って伸びるクラックが生じることを効果的に抑制することができる。すなわち、本実施形態では、コンタクトプラグ３２ｂによって、保護絶縁膜１６の端部１６ａからアクティブ領域２０側に向かって伸展するクラックの発生を効果的に抑制することができる。したがって、半導体装置１０では、クラックがアクティブ領域２０まで到達し難く、特性の劣化が生じ難い。このため、半導体装置１０は、高い信頼性を有する。
なお、図９に示す比較例の半導体装置では、ゲート電極１３０が外周領域１２４内のゲート配線１３６の下部まで伸びており、そこでゲート電極１３０がゲート配線１３６に接続されている。アクティブ領域１２０内のコンタクトプラグ１３２は、外周領域１２４まで（すなわち、保護絶縁膜１６の下部まで）伸びている。図９の構成では、保護絶縁膜１１６の端部１１６ａにおいて、ｘ方向へのＡｌＳｉ層の熱膨張を抑制する効果が低い。したがって、端部１１６ａ（すなわち、三重接触部）において高い応力が生じやすく、端部１１６ａを起点としてアクティブ領域１２０に向かって伸びるクラックが生じやすい。これに対し、図２のように中間領域２２にｙ方向に伸びるコンタクトプラグ３２ｂを設けることで、アクティブ領域２０へ向かって伸びるクラックの発生を効果的に抑制することができる。特に、中間領域２２にｘ方向に間隔を開けて複数のコンタクトプラグ３２ｂを設けられているので、ＡｌＳｉ層で生じる熱応力がより効果的に抑制される。したがって、より効果的にアクティブ領域２０に向かって伸びるクラックの発生を抑制することができる。
また、図２のように外周領域２４内にもｙ方向に沿って伸びるコンタクトプラグ３２ｂを設けることで、ＡｌＳｉ層５２（特に、三重接触部のＡｌＳｉ層５２）に加わる応力を低減することができ、クラックをさらに抑制することができる。
なお、コンタクトプラグ３２ｂは、図７に示すように、部分的に途切れるように設けられていてもよい。図７では、コンタクトプラグ３２ｂが途切れている範囲で、ゲート電極３０がゲート配線３６の下部まで伸びており、そこでゲート電極３０とゲート配線３６が接続されている。このような構成でも、コンタクトプラグ３２ｂによって、アクティブ領域２０側へ伸展するクラックの発生を抑制することができる。また、図８に示すように、アクティブ領域２０内で、ｙ方向に伸びるゲート電極３０によってｘ方向に伸びるゲート電極３０が互いに接続されていてもよい。
また、上述した実施形態では、Ｎｉ層５４が端部１６ａ近傍の保護絶縁膜１６の上面を覆っていた。しかしながら、Ｎｉ層５４が保護絶縁膜１６の端部１６ａに接していれば、Ｎｉ層５４が保護絶縁膜１６の上面を覆っていなくてもよい。
また、上述した実施形態では、アクティブ領域２０にＩＧＢＴが形成されていたが、ＭＯＳＦＥＴやダイオード等の他の素子がアクティブ領域２０に形成されていてもよい。
実施形態の構成要素と請求項の構成要素との関係について、以下に説明する。実施形態のＡｌＳｉ層は、請求項の第１金属層の一例である。実施形態のＮｉ層は、請求項の第２金属層の一例である。実施形態のコンタクトプラグ３２ａは、請求項のコンタクトプラグの第１部分の一例である。実施形態のコンタクトプラグ３２ｂは、請求項のコンタクトプラグの第２部分の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の半導体装置では、中間領域に、コンタクトプラグの第２部分が複数設けられている。
この構成によれば、三重接触部からアクティブ領域に向かうクラックの伸展をより効果的に抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１４ ：エミッタ電極
１５ ：信号電極
１６ ：保護絶縁膜
２０ ：アクティブ領域
２２ ：中間領域
２４ ：外周領域
３０ ：ゲート電極
３０ａ：トレンチ
３２ａ：コンタクトプラグ
３２ｂ：コンタクトプラグ
４０ ：ゲート絶縁膜
４２ ：ドリフト領域
４４ ：下部ボディ領域
４６ ：分離領域
４８ ：上部ボディ領域
５０ ：層間絶縁膜
５２ ：ＡｌＳｉ層
５４ ：Ｎｉ層
５６ ：Ｗ層
５８ ：バリアメタル

Claims (2)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板上に設けられた層間絶縁膜と、
    金属によって構成されており、前記層間絶縁膜を貫通し、前記半導体基板に接しているコンタクトプラグと、
    前記層間絶縁膜の表面と前記コンタクトプラグの表面を覆う第１金属層と、
    前記第１金属層の表面の一部を覆う保護絶縁膜と、
    前記第１金属層の表面を覆い、前記保護絶縁膜の端部に接し、前記第１金属層とは異なる金属により構成されている第２金属層、
    を備えており、
    前記半導体装置が、前記半導体基板の厚み方向に沿って見たときに、前記保護絶縁膜が設けられている外周領域と、前記コンタクトプラグの第１部分が複数配置されているアクティブ領域と、前記外周領域と前記アクティブ領域の間に位置するとともに前記コンタクトプラグの第２部分が少なくとも１つ配置されている中間領域を備えており、
    前記第１部分が、前記保護絶縁膜の前記端部に向かって伸びる部分であり、
    前記第２部分が、前記保護絶縁膜の前記端部に沿って伸びる部分である、
    半導体装置。
  2. 前記中間領域に、複数の前記第２部分が配置されている請求項１の半導体装置。
JP2017193529A 2017-10-03 2017-10-03 半導体装置 Active JP7043773B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017193529A JP7043773B2 (ja) 2017-10-03 2017-10-03 半導体装置
CN201811160907.9A CN109599379B (zh) 2017-10-03 2018-09-30 半导体装置
US16/149,800 US10522465B2 (en) 2017-10-03 2018-10-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017193529A JP7043773B2 (ja) 2017-10-03 2017-10-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2019067978A true JP2019067978A (ja) 2019-04-25
JP7043773B2 JP7043773B2 (ja) 2022-03-30

Family

ID=65896905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017193529A Active JP7043773B2 (ja) 2017-10-03 2017-10-03 半導体装置

Country Status (3)

Country Link
US (1) US10522465B2 (ja)
JP (1) JP7043773B2 (ja)
CN (1) CN109599379B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005798A1 (ja) * 2019-07-11 2021-01-14 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイスの製造方法及び支持基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021528A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置
JP2009517884A (ja) * 2005-11-30 2009-04-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダミービアの供給によりメタライゼーション層の密着性を向上させる技術
JP2010541191A (ja) * 2007-07-26 2010-12-24 エヌエックスピー ビー ヴィ 半導体部品中における積層体の補強構造
JP2017034041A (ja) * 2015-07-30 2017-02-09 トヨタ自動車株式会社 半導体装置とその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP2004273920A (ja) * 2003-03-11 2004-09-30 Toshiba Corp 半導体装置
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US9252239B2 (en) * 2014-05-31 2016-02-02 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
KR101912947B1 (ko) * 2011-11-09 2018-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9018092B2 (en) * 2012-09-27 2015-04-28 Stmicroelectronics, Inc. Encapsulated metal interconnect
US20150228538A1 (en) * 2014-02-11 2015-08-13 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP6094533B2 (ja) 2014-06-09 2017-03-15 トヨタ自動車株式会社 半導体装置
JP2017054928A (ja) 2015-09-09 2017-03-16 トヨタ自動車株式会社 半導体装置
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
US9991230B2 (en) * 2016-08-10 2018-06-05 Globalfoundries Singapore Pte. Ltd. Integrated circuits and methods for fabricating integrated circuits and electrical interconnects for III-V semiconductor devices
US10262892B2 (en) * 2016-11-08 2019-04-16 Globalfoundries Inc. Skip via structures
JP2018085421A (ja) 2016-11-22 2018-05-31 トヨタ自動車株式会社 半導体装置
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517884A (ja) * 2005-11-30 2009-04-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダミービアの供給によりメタライゼーション層の密着性を向上させる技術
JP2009021528A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置
JP2010541191A (ja) * 2007-07-26 2010-12-24 エヌエックスピー ビー ヴィ 半導体部品中における積層体の補強構造
JP2017034041A (ja) * 2015-07-30 2017-02-09 トヨタ自動車株式会社 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005798A1 (ja) * 2019-07-11 2021-01-14 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイスの製造方法及び支持基板

Also Published As

Publication number Publication date
US20190103355A1 (en) 2019-04-04
CN109599379A (zh) 2019-04-09
CN109599379B (zh) 2022-10-28
US10522465B2 (en) 2019-12-31
JP7043773B2 (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
JP6226786B2 (ja) 半導体装置およびその製造方法
JP6424524B2 (ja) 半導体装置および半導体装置の製造方法
JP2017135245A (ja) 半導体装置
JP6640691B2 (ja) 半導体装置及びその製造方法
JP2017162991A (ja) スイッチング素子
JP2009509342A (ja) パワー半導体デバイス
US9607961B2 (en) Semiconductor device
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2013161918A (ja) 半導体装置
US9257501B2 (en) Semiconductor device
JP6278048B2 (ja) 半導体装置
JP7043773B2 (ja) 半導体装置
WO2020196754A1 (ja) 半導体装置
JP6617546B2 (ja) 半導体装置および半導体装置の製造方法
JP2017054928A (ja) 半導体装置
US20140231868A1 (en) Semiconductor device
JP2015138960A (ja) 半導体装置
JP7102723B2 (ja) 半導体装置
JP2019102726A (ja) 半導体装置
US20110012171A1 (en) Semiconductor device
JP2022038239A (ja) 半導体装置
JP2021034699A (ja) 半導体装置
JP6301551B1 (ja) 半導体装置
JP7310590B2 (ja) 半導体装置
JP2018046249A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R151 Written notification of patent or utility model registration

Ref document number: 7043773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151