JP2019061123A - 駆動装置、電子時計、駆動方法及びプログラム - Google Patents

駆動装置、電子時計、駆動方法及びプログラム Download PDF

Info

Publication number
JP2019061123A
JP2019061123A JP2017186461A JP2017186461A JP2019061123A JP 2019061123 A JP2019061123 A JP 2019061123A JP 2017186461 A JP2017186461 A JP 2017186461A JP 2017186461 A JP2017186461 A JP 2017186461A JP 2019061123 A JP2019061123 A JP 2019061123A
Authority
JP
Japan
Prior art keywords
inversion
time
period
display
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017186461A
Other languages
English (en)
Other versions
JP6866817B2 (ja
JP2019061123A5 (ja
Inventor
粕尾　智夫
Tomoo Kasuo
智夫 粕尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2017186461A priority Critical patent/JP6866817B2/ja
Priority to US16/141,038 priority patent/US10636371B2/en
Priority to CN201811131869.4A priority patent/CN109559689B/zh
Publication of JP2019061123A publication Critical patent/JP2019061123A/ja
Publication of JP2019061123A5 publication Critical patent/JP2019061123A5/ja
Application granted granted Critical
Publication of JP6866817B2 publication Critical patent/JP6866817B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B19/00—Indicating the time by visual means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G9/00—Visual time or date indication means
    • G04G9/02—Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques
    • G04G9/06—Visual time or date indication means by selecting desired characters out of a number of characters or by selecting indicating elements the position of which represent the time, e.g. by using multiplexing techniques using light valves, e.g. liquid crystals
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G9/00—Visual time or date indication means
    • G04G9/08—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
    • G04G9/12—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques using light valves, e.g. liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/163—Wearable computers, e.g. on a belt
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electric Clocks (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】表示される画像データをスムーズに更新する。【解決手段】電子時計１００は、表示部１５１と、表示部１５１を駆動する表示駆動回路１４２と、表示駆動回路１４２を制御するＣＰＵ１２０と、を備える。ＣＰＵ１２０は、表示部１５１に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で極性反転させる。また、ＣＰＵ１２０は、極性反転周期と同期しかつ極性反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、基準周期の時間未満かつ基準反転時間以上の基準調整時間だけ基準周期のタイミングより後の画像更新タイミングで、画像データを表示駆動回路に出力する。【選択図】図１

Description

この発明は、駆動装置、電子時計、駆動方法及びプログラムに関する。
液晶表示装置は、液晶の劣化を抑えるために、液晶を交流で駆動している。そして、駆動電圧が正である期間と負である期間の時間比率が５０％ずつ（デューティー比５０％）であることが望ましいため、液晶を駆動する電圧の極性を、一定の周期で反転させている。しかし、液晶に表示する画像データを更新している最中に駆動電圧の極性を反転させると、画像データを正常に更新できなくなる可能性がある。この問題を解決するために、画像データの更新のタイミングと駆動電圧の極性反転のタイミングとが時間的に重ならないようにするための技術開発が進められている。例えば、特許文献１に記載されている液晶表示装置では、画像データの更新と駆動電圧の極性反転とが時間的に重なる可能性がある場合には、画像データの更新を駆動電圧の極性反転の後に行うようにすることによって、これらの動作が時間的に重ならないようにしている。
特許第５４５０７８４号公報
特許文献１に開示されている液晶表示装置では、画像データの更新と駆動電圧の極性反転とが時間的に重なる可能性がある場合には、画像データの更新開始を遅らせて駆動電圧の極性反転後に画像データの更新を開始するようにしている。しかし、このようにすると、画像データの更新が駆動電圧の極性反転タイミングの前後でそれぞれ発生した場合、極性反転前に発生した画像データの更新は極性反転後にずらされるので、極性反転後に２つの画像データの更新が間髪を入れずに連続的に行われることになってしまう。すると、この２つの画像データは、元々は一定の時間間隔で表示されるはずだったのに、初めの画像データは一瞬しか表示されずに次の画像データが表示されることになり、不自然な表示になってしまう。
本発明は、上記実情に鑑みてなされたものであり、表示される画像データをスムーズに更新することが可能な駆動装置、電子時計、駆動方法、及びプログラムを提供することを目的とする。
本発明は、上記目的を達成するため、本発明に係る駆動装置は、
表示部を駆動する表示駆動回路と、
前記表示駆動回路を制御する制御部と、を備え、
前記制御部は、
前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で極性反転させ、
前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する。
本発明に従うと、表示される画像データをスムーズに更新することができる。
本発明の第１実施形態に係る電子時計の構成例を示す図である。 第１実施形態に係る表示駆動回路及び表示部の構成を説明する図である。 第１実施形態における画像更新タイミングと極性反転タイミングとの関係を説明する図である。 第１実施形態に係る電子時計のＣＰＵが実行する電圧反転制御処理の制御手順を示すフローチャートである。 第１実施形態に係る電子時計のＣＰＵが実行する画像データ出力制御処理の制御手順を示すフローチャートである。 第１実施形態における画像更新中のデータ出力のタイミングの詳細を説明する図である。 本発明の第２実施形態に係る電子時計のＣＰＵが実行する画像データ出力制御処理の制御手順を示すフローチャートである。 第２実施形態における画像更新中のデータ出力のタイミングの詳細を説明する図である。 本発明の第３実施形態における画像更新タイミングと極性反転タイミングとの関係を説明する図である。 本発明の第４実施形態における画像更新中のデータ出力のタイミングの詳細を説明する図である。 第４実施形態に係る電子時計のＣＰＵが実行する画像データ出力制御処理の制御手順を示すフローチャートである。 本発明の第５実施形態における画像更新タイミングと極性反転タイミングとの関係を説明する図である。 第５実施形態に係る電子時計のＣＰＵが実行する画像データ出力制御処理の制御手順を示すフローチャートである。 本発明の第６実施形態に係る電子時計の構成例を示す図である。 第６実施形態に係る電子時計のＣＰＵが実行する画像データ生成処理の制御手順を示すフローチャートである。
以下、本発明の実施形態について、図面を参照して説明する。なお、図中同一または相当部分には同一符号を付す。
（第１実施形態）
本発明の第１実施形態に係る電子時計１００は、図１に示すように、ハードウェア構成として、電子時計１００は、マイクロコントローラ１１０と、振動子１４１と、表示駆動回路１４２と、表示部１５１と、操作受付部１５２と、電源部１６０と、通信部１７０と、を備える。
マイクロコントローラ１１０は、発振回路１１１と、分周回路１１２と、計時回路１１３と、タイマ回路１１４と、割込発生回路１１５と、制御部としてのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２０と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１３１と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３２と、を備える。なお、発振回路１１１、分周回路１１２、計時回路１１３、タイマ回路１１４、割込発生回路１１５、ＲＯＭ１３１及びＲＡＭ１３２は、マイクロコントローラ１１０の内部に限られず、マイクロコントローラ１１０の外部に設けられてもよい。また、振動子１４１、表示駆動回路１４２、電源部１６０及び通信部１７０は、マイクロコントローラ１１０の外部に限られず、マイクロコントローラ１１０の内部に設けられてもよい。
発振回路１１１は、振動子１４１を発振させて、所定の周波数信号（クロック信号）を生成して出力する。
分周回路１１２は、発振回路１１１から入力された周波数信号を計時回路１１３やＣＰＵ１２０が利用する周波数の信号に分周して出力する。この出力信号の周波数は、ＣＰＵ１２０による設定に基づいて変更されても良い。
計時回路１１３は、分周回路１１２から入力された信号の入力回数を計数することによって現在時刻を計時する。なお、計時回路１１３は、所定の時間（例えば１秒）毎にＲＡＭ１３２に記憶させる値を変化させるソフトウェアにより構成されても良いし、或いは、専用のハードウェアにより構成されても良い。計時回路１１３が計時する時刻は、所定のタイミングからの累積時間、ＵＴＣ（Ｃｏｏｒｄｉｎａｔｅｄ Ｕｎｉｖｅｒｓａｌ Ｔｉｍｅ、協定世界時）、ＪＳＴ（Ｊａｐａｎ Ｓｔａｎｄａｒｄ Ｔｉｍｅ、日本標準時）等の各地の標準時、又は予め設定された都市の時刻（地方時）等のうち何れであっても良い。また、この計時回路１１３が計時する時刻は、必ずしも年月日時分秒の形式でなくてもよい。なお、本実施形態においては、発振回路１１１、分周回路１１２及び計時回路１１３により計時部が構成される。
タイマ回路１１４は、割り込み周期をカウントし、割り込み周期が経過するたびに、割込発生回路１１５に割り込み周期が経過したことを通知する。タイマ回路１１４には複数の割り込み周期（例えば１／８秒と１秒）を設定することができ、どの割り込み周期が経過したのかを割込発生回路１１５に通知する。本実施形態では割り込み周期として、以下の２つの割り込み周期が設定される。１つ目は、表示部１５１に印加する電圧の極性を変化させる周期（極性反転周期）が、１秒の割り込み周期として設定される。２つめは、表示部１５１に表示される画像データを更新する周期（基準周期）が、１／８秒の割り込み周期として設定される。この極性判定周期は基準周期を８分周して得られる。
割込発生回路１１５は、タイマ回路１１４からの通知を受けると、ＣＰＵ１２０に割り込み要求信号を出力する。上述したようにタイマ回路１１４の割り込み周期は、複数（例えば１／８秒と、１秒）設定することができ、割込発生回路１１５は、タイマ回路１１４からの通知により、どの割り込み周期による割り込みなのかを判別できる割り込み要求信号をＣＰＵ１２０に出力する。この２つの割り込み周期により、ＣＰＵ１２０は、１／８秒の基準周期と、１秒の極性反転周期と、をそれぞれ得ることができる。この場合、基準周波数は基準周期の逆数である８Ｈｚであり、極性反転周波数は極性反転周期の逆数である１Ｈｚである。極性反転周波数は基準周波数を８分周したものなので、基準周波数は極性反転周波数の８倍である。ただし、基準周期（基準周波数）と極性反転周期（極性反転周波数）との関係はこれに限定されるものではない。基準周期は極性反転周期の整数分の１であれば任意である。
ＣＰＵ１２０は、各種演算処理を行い、電子時計１００の全体動作を統括制御するプロセッサである。ＣＰＵ１２０は、ＲＯＭ１３１から制御プログラムを読み出し、ＲＡＭ１３２をワークメモリとして用いながら、電子時計１００の各種機能に係る演算制御、表示制御等を行う。また、ＣＰＵ１２０は、マルチスレッド機能に対応していてもよい。ＣＰＵ１２０がマルチスレッド機能に対応している場合は、複数のスレッド（異なる処理の流れ）を並行して実行することができる。なお、本実施形態において、ＣＰＵ１２０及び表示駆動回路１４２により本発明に係る駆動装置の一例が構成される。
ＲＯＭ１３１は、マスクＲＯＭ、フラッシュメモリ等の不揮発性メモリであり、制御プログラムや初期設定データを記憶する。ＲＯＭ１３１に記憶されている制御プログラムには、表示部１５１を駆動するための後述する電圧反転及び画像データ出力の制御に係るプログラムが含まれている。
ＲＡＭ１３２は、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性のメモリである。ＲＡＭ１３２は、ワークメモリとして一時的なデータ、各種設定データ、表示部１５１に表示する画像データ等を記憶する。本実施形態において、画像データは、例えば現在時刻、年月日、曜日、バッテリ残量等を表す画像データである。
振動子１４１は、例えば、水晶振動子であって、発振回路１１１と組み合わされて固有の周波数信号を生成する。
表示駆動回路１４２は、ＣＰＵ１２０からの制御信号に基づいて、表示部１５１を駆動するための駆動信号を表示部１５１に出力し、表示部１５１に時刻や各種機能の表示を行わせる。詳細には、表示駆動回路１４２は、図２に示すように、データドライバ１４２１、ゲートドライバ１４２２、ＶＣＯＭ（共通電極電圧）ドライバ１４２３を含む。データドライバ１４２１は、ＣＰＵ１２０からの制御信号及びクロック信号に基づいて、データバスライン１４２４にデータ信号を出力する。ゲートドライバ１４２２は、ＣＰＵ１２０からの制御信号及びクロック信号に基づいて、ゲートバスライン１４２５に走査信号を出力する。ＶＣＯＭドライバ１４２３は、ＣＰＵ１２０からの制御信号に基づいて、後述する表示素子１５１３の共通電極１５１５に印加させる電圧（共通電極電圧：ＶＣＯＭ）を出力する。本実施形態において、共通電極電圧の極性は、ＣＰＵ１２０により決定されたタイミングで反転する。
表示部１５１は、時刻や各種機能に係るデータを表示する。本実施形態において、表示部１５１は、格子状に配置された複数の画素のそれぞれが、その画素の表示データを記憶するメモリ素子を含むメモリインピクセル（ＭＩＰ：Ｍｅｍｏｒｙ Ｉｎ Ｐｉｘｅｌ）液晶である。表示部１５１に画像を表示する際、表示駆動回路１４２は表示対象の画素にデータ信号を出力する。そして、そのデータ信号は、表示対象の画素に含まれるメモリ素子に記録される。そして、メモリ素子に記録されたデータに応じた電圧が画素電極と共通電極との間に印加されることにより、画像の表示が行われる。
より詳細には、図２に示すように、表示部１５１に含まれる複数の画素１５１０は、メモリ素子１５１１と、表示電圧供給回路１５１２と、表示素子１５１３とから構成される。また、表示素子１５１３は、画素電極１５１４と、共通電極１５１５と、液晶１５１６とから構成される。
画素１５１０に画像データを表示する際、ゲートドライバ１４２２が表示対象の画素１５１０を含むゲートバスライン１４２５に走査信号を出力し、データドライバ１４２１がデータ信号を出力すると、そのデータ信号は、画素１５１０に含まれるメモリ素子１５１１に記録される。そして、メモリ素子１５１１に記録されたデータに応じた電圧が、表示電圧供給回路１５１２により画素電極１５１４に供給される。そして、ＶＣＯＭドライバ１４２３により供給される共通電極１５１５と、画素電極１５１４との間の電圧により、画像の表示が行われる。
表示されている画像の書き換えが必要な場合には、データドライバ１４２１及びゲートドライバ１４２２がアクティブとなってメモリ素子１５１１に記録されたデータを更新することにより、表示内容が書き換えられる。しかし、表示されている画像の書き換えが必要ない場合（現在の表示内容を維持する場合）、画素電極１５１４の電位は表示電圧供給回路１５１２により保たれ、表示部１５１はメモリ素子１５１１に記録されたデータの表示をそのまま維持できるため、データドライバ１４２１及びゲートドライバ１４２２は停止する。メモリインピクセル液晶は、このような動作により、一般的なＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶と比較して、低消費電力化を図ることができる。
操作受付部１５２は、ユーザからの入力操作を受け付けて、当該入力操作に応じた電気信号を入力信号としてＣＰＵ１２０に出力する。操作受付部１５２は、例えば、押しボタンスイッチやりゅうずを含む。或いは、操作受付部１５２として、タッチセンサが、表示部１５１の表示画面に重ねて設けられ、表示画面とともにタッチパネルを構成してもよい。この場合、タッチセンサは、当該タッチセンサへのユーザの接触動作に係る接触位置や接触態様を検出し、検出された接触位置や接触態様に応じた操作信号をＣＰＵ１２０に出力する。
電源部１６０は、例えば、バッテリ及び電圧変換回路を備える。電源部１６０は、電子時計１００内の各部の動作電圧で電力を供給する。電源部１６０のバッテリとしては、本実施形態では、ボタン型電池等の一次電池が用いられている。或いは、電源部１６０のバッテリとして、ソーラパネルと二次電池が用いられてもよい。
通信部１７０は、高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路やベースバンド（ＢＢ：Ｂａｓｅｂａｎｄ）回路等を備える。通信部１７０は、例えばＢｌｕｅｔｏｏｔｈ（登録商標） Ｌｏｗ Ｅｎｅｒｇｙ（ＢＬＥ）に基づく無線信号の送信及び受信を行う。通信部１７０は、受信した無線信号を、復調、復号等してＣＰＵ１２０へ送る。また、通信部１７０は、ＣＰＵ１２０から送られた信号を、符号化、変調等して、外部へ送信する。
次に、第１実施形態に係る電子時計１００のＣＰＵ１２０の機能構成について説明する。図１に示すように、ＣＰＵ１２０は、画像データ出力制御部１２１及び電圧反転制御部１２２として機能する。これら画像データ出力制御部１２１及び電圧反転制御部１２２の機能は、単一のＣＰＵ１２０により実現されても良いし、各々別個のＣＰＵにより実現されてもよい。また、それらの機能は、マイクロコントローラ１１０以外の構成部が備えるＣＰＵ等、ＣＰＵ１２０以外のプロセッサにより実現されても良い。
画像データ出力制御部１２１としてのＣＰＵ１２０は、表示部１５１に画像データを出力するよう表示駆動回路１４２に指示する。例えば、ＣＰＵ１２０は、操作受付部１５２によるユーザ操作の検出や、時刻表示の更新等により、表示部１５１に表示されている画像を更新する必要が生じると、出力すべき画像データを生成し、ＲＡＭ１３２に記録する。そして、ＣＰＵ１２０は、後述する画像更新タイミングで、表示駆動回路１４２に、表示位置（表示部１５１の出力アドレス）を指定するために垂直アドレス（ＧＳ：Ｇａｔｅ Ｓｅｌｅｃｔ）及び水平アドレス（ＳＳ：Ｓｏｕｒｃｅ Ｓｅｌｅｃｔ）を出力し、その後ＲＡＭ１３２に記録した画像データ（ＤＡＴＡ１〜ＤＡＴＡｎ）を出力する。すると、表示駆動回路１４２が、画像データを表示部１５１の各画素１５１０に書き込み、画像が表示される。
電圧反転制御部１２２としてのＣＰＵ１２０は、表示部１５１に含まれる共通電極１５１５に印加される電圧（ＶＣＯＭ：共通電極電圧）の極性を割り込み周期（例えば上述した１秒の極性反転周期）毎に反転して出力するよう表示駆動回路１４２に指示する。共通電極電圧の極性の反転を指示された表示駆動回路１４２は、ＶＣＯＭドライバ１４２３により、共通電極電圧の極性を反転させる。
次に、本実施形態における画像更新タイミングと共通電極電圧の反転タイミングとの関係を図３を用いて説明する。ここで、画像更新タイミングとは、ＣＰＵ１２０が表示駆動回路１４２に画像データを出力するタイミングである。図３の最上段は、画像更新タイミングを生成する基準周期（例えば上述した１／８秒の基準周期）を、２段目は画像更新タイミングを、３段目は共通電極電圧の反転タイミング（極性反転タイミング）を、それぞれ表す。また、図３の４段目及び５段目は、横（時間）方向のスケールを８倍に拡大し、４段目は共通電極電圧（ＶＣＯＭ）の反転中を、５段目は画像更新中を、それぞれ表している。
図３では、時刻ｔ０において極性反転タイミングの割り込み要求信号（上述した１秒の極性反転周期毎の割り込み要求信号）が発生したことを示しているが、この割り込み要求信号により、ＣＰＵ１２０（電圧反転制御部１２２）は、共通電極電圧を反転させる。また、図３の５段目は、この共通電極電圧の反転が完了するまでに基準反転時間ｔの時間がかかっていることを示している。同じく、図３の５段目は、ｔ０時点からｔ＋Δｔｓ後に画像更新タイミングが発生し、これによりＣＰＵ１２０が画像更新を開始していることを示している。この画像更新タイミングは、上述した１／８秒の基準周期毎の割り込み要求信号が発生してからｔ＋Δｔｓ後である。したがって、ＣＰＵ１２０は、基準周期毎の割り込み要求信号を受信後、ｔ＋Δｔｓ待ってから画像更新を開始する。このｔ＋Δｔｓを基準調整時間と呼ぶことにする。そして、図３の５段目は、画像更新にｔａｌｌの時間がかかり、画像更新完了から次の画像更新タイミングまでΔｔｈの余裕時間があることを示している。表示部１５１の仕様上、共通電極電圧の極性反転が完了してからΔｔｓの時間が経過するまでは画像更新が禁止されており、また、画像更新が完了してからΔｔｈの時間が経過するまでは共通電極電圧の極性反転が禁止されているので、図３の５段目は、Δｔｓ及びΔｔｈを考慮したタイミングを示している。Δｔｓを表示更新禁止時間、Δｔｈを反転禁止時間と呼ぶことにする。
画像更新の時間ｔａｌｌは、画像データの大きさによって変化するが、表示部１５１の全画面を更新する場合の時間を（最大表示更新時間）ｔａｌｌで表すことにする。すると、図３の最下段に示す時間関係を満たして画像更新を行うためには、以下の式（１）を満たす必要がある。
ｔ＋Δｔｓ＋ｔａｌｌ＋Δｔｈ＜１／８秒 …（１）
例えば、ｔ＝０．２ミリ秒、Δｔｓ＝４ミリ秒、ｔａｌｌ＝１１９ミリ秒、Δｔｈ＝１ミリ秒なら、ｔ＋Δｔｓ＋ｔａｌｌ＋Δｔｈ＝１２４．２ミリ秒となる。１／８秒＝１２５ミリ秒なので、ｔａｌｌ＜１１９ミリ秒なら、式（１）を満たすことがわかる。本実施形態の電子時計１００において、表示部１５１の全画面の画像更新を行うのに必要な時間は長くても１００ミリ秒なので、式（１）を満たすことがわかる。なお、全画面の画像更新に必要な時間（ｔａｌｌ）が１２０ミリ秒以上になる場合には、画像更新のタイミングを生成する基準周期をｔａｌｌ以上（極性反転周期の整数分の１の周期）に変更する必要がある。例えば、基準周期を極性反転周期の１／７、１／６、１／４等（極性反転周期の整数分の１）に変更すればよい。
上述の式（１）を満たせば、図３の最下段に示すように、共通電極電圧の極性反転と、画像更新とは、Δｔｓ及びΔｔｈ以上の余裕時間を持たせた上で、時間的に重ならないことが保証されることがわかる。
以上のように、ＣＰＵ１２０は、共通電極電圧の極性を反転するタイミングに対応する割り込み要求信号を受信すると、表示駆動回路１４２を介して共通電極電圧の極性を反転させる。そして、ＣＰＵ１２０は、画像更新のタイミングに対応する割り込み要求信号を受信すると、ｔ＋Δｔｓ待ってから、表示駆動回路１４２を介して表示部１５１に表示されている画像を更新する。このように二つの割り込み信号が同期しつつ、極性反転のタイミングと画像更新のタイミングとは、少なくともｔ＋Δｔｓのずれを持つので、この二つのタイミングは、常に時間的に重ならないことが保証される。
次に、電子時計１００のＣＰＵ１２０が実行する電圧反転制御処理の制御手順について、図４を参照して説明する。電圧反転制御処理は、共通電極電圧を反転させる処理であり、電子時計１００が起動して、極性反転周期（例えば１秒毎）の割り込み設定を行った後に、１つのスレッドとして起動し、他のスレッドと並行して処理が開始される。
電圧反転制御処理が開始されると、ＣＰＵ１２０は、共通電極電圧の極性を初期化するよう表示駆動回路１４２に指示する（ステップＳ１０１）。例えば、ＣＰＵ１２０は、共通電極電圧の極性の初期値として、共通電極電圧を０Ｖに設定するよう表示駆動回路１４２に指示する。
次に、ＣＰＵ１２０は、極性反転タイミングであるか否かを判定する（ステップＳ１０２）。これは、極性反転周期の割り込み要求信号を受信したか否かで判定できる。極性反転周期の割り込み要求信号を受信したら極性反転タイミングであり、受信していなければ極性反転タイミングではない。この極性反転周期の割り込み要求信号は、割込発生回路１１５から極性反転周期（例えば、１秒）毎に出力される。
極性反転タイミングでなければ（ステップＳ１０２；Ｎｏ）、ＣＰＵ１２０は、極性反転タイミングになるまで待機する。極性反転タイミングなら（ステップＳ１０２；Ｙｅｓ）、ＣＰＵ１２０は、表示駆動回路１４２に共通電極電圧の極性の反転を指示する（ステップＳ１０３）。そして、ステップＳ１０２の処理に戻る。ステップＳ１０３は、電圧反転制御ステップとも呼ばれる。
以上の電圧反転制御処理により、極性反転周期で共通電極電圧の極性が反転される。この極性反転周期はデューティー比が５０％なので、表示部１５１の液晶の劣化を極力抑えることができる。
次に、電子時計１００のＣＰＵ１２０が実行する画像データ出力制御処理の制御手順について、図５を参照して説明する。画像データ出力制御処理は、ＣＰＵ１２０が、表示部１５１に、画像データを表示させるための処理であり、電子時計１００が起動して、基準周期（ここでは１／８秒毎）の割り込み設定を行った後に、１つのスレッドとして起動し、他のスレッドと並行して処理が開始される。
画像データ出力制御処理が開始されると、ＣＰＵ１２０は、表示部１５１に表示されている画像データの更新が必要か否かを判定する（ステップＳ２０１）。電子時計１００の起動直後で表示部１５１にまだ何も表示していない時、時間の経過により（例えば１秒毎、１分毎等の）時刻表示を更新する必要が生じた時、操作受付部１５２によりユーザ操作を検出した時などに画像データの更新が必要となる。
画像データの更新が必要ではないなら（ステップＳ２０１；Ｎｏ）、ＣＰＵ１２０は、画像データの更新が必要になるまで待機する。画像データの更新が必要なら（ステップＳ２０１；Ｙｅｓ）、ＣＰＵ１２０は、表示部１５１に出力すべき画像データを生成する（ステップＳ２０２）。そして、ＣＰＵ１２０は、生成した画像データをＲＡＭ１３２に記録する。
その後、ＣＰＵ１２０は、基準周期タイミングであるか否かを判定する（ステップＳ２０３）。基準周期タイミングとは、基準周期毎の割り込みタイミングであり、基準周期の割り込み要求信号を受信したか否かで判定できる。基準周期の割り込み要求信号を受信したら基準周期タイミングであり、受信していなければ基準周期タイミングではない。この基準周期の割り込み要求信号は、割込発生回路１１５から基準周期（例えば、１／８秒）毎に出力される。
基準周期タイミングでなければ（ステップＳ２０３；Ｎｏ）、ＣＰＵ１２０は、基準周期タイミングになるまで待機する。基準周期タイミングなら（ステップＳ２０３；Ｙｅｓ）、ＣＰＵ１２０は、ｔ＋Δｔｓの時間待つ（ステップＳ２０４）。そして、ＣＰＵ１２０は、ステップＳ２０２で生成した画像データを表示駆動回路１４２に出力する（ステップＳ２０５）。そして、ステップＳ２０１の処理に戻る。ステップＳ２０５は画像データ出力制御ステップとも呼ばれる。
以上の画像データ出力制御処理により、共通電極電圧の極性反転のタイミングとは異なるタイミングでＣＰＵ１２０は、表示駆動回路１４２に画像データを出力することができる。
以上のように、第１実施形態に係る電子時計１００のＣＰＵ１２０は、共通電極電圧の極性を反転するタイミングと、画像データを出力するタイミングとが重ならないように制御する。したがって、例えば共通電極電圧の極性が画像データを出力中に反転したことによって画像データが画素１５１０に含まれるメモリ素子１５１１に正常に記録されず、書き換えエラーが生じることを防ぐことができる。これにより、表示部１５１の信頼性の低下を防ぐことができる。そして、ＣＰＵ１２０が画像データを更新するタイミングは基準周期によって一定に保たれているので、表示する画像データをスムーズに更新することができる。
（第２実施形態）
第１実施形態に係る電子時計１００は、画像更新タイミングになってから、ＣＰＵ１２０が表示駆動回路１４２に画像データを出力する。ＣＰＵ１２０が表示駆動回路１４２に画像データを出力する際は、垂直アドレス（ＧＳ）及び水平アドレス（ＳＳ）を設定後にデータを出力する必要がある。より詳細には、図６に示すように、まず、垂直アドレス（ＧＳ）を表示駆動回路１４２のＳＤＯ（Ｓｅｒｉａｌ Ｄａｔａ Ｏｕｔｐｕｔ）に出力し、表示駆動回路１４２のＳＣＬＫ（Ｓｅｒｉａｌ Ｃｌｏｃｋ）を立ち上げて表示駆動回路１４２に垂直アドレス（ＧＳ）を設定する。次に、水平アドレス（ＳＳ）をＳＤＯに出力し、ＳＣＬＫを立ち上げて表示駆動回路１４２に水平アドレスを設定する。これで垂直アドレスと水平アドレスが両方とも設定されて、データを出力する準備が整う。
そして、画像データ（ＤＡＴＡ）を１つＳＤＯに出力してＳＣＬＫを立ち上げて表示駆動回路１４２に設定後、書込活性化信号（ＭＷＲ：Ｍｅｍｏｒｙ Ｗｒｉｔｅ）を”Ｈ”にすることにより、その１つの画像データが表示部１５１に書き込まれる。その後は、垂直アドレス及び水平アドレスの設定不要でデータを連続的に書き込むことができる。つまり、ＣＰＵ１２０が画像データを出力しようとしてから、実際に画像データが表示部１５１に書き込まれるまでには、垂直アドレスの設定や水平アドレスの設定にかかる時間等によるタイムラグ（ｔｐ）がある。したがって、このタイムラグの分だけ先回りしてＣＰＵ１２０に画像データ出力処理を開始させても、共通電極電圧の極性反転完了と、画像更新開始との時間間隔をｔ＋Δｔｓ確保することが可能である。このようなＣＰＵ１２０の処理を先行して開始させる第２実施形態について説明する。
第２実施形態に係る電子時計１０１と、第１実施形態に係る電子時計１００との違いは、画像データ出力制御処理の基準周期タイミング後の待ち時間のみであるので、以下では、電子時計の１０１の画像データ出力制御処理について、図７を参照して説明する。それ以外の構成及び電圧反転制御処理については、電子時計１０１は電子時計１００と同じである。また、図７も、図５のステップＳ２０４をステップＳ２１１に置き換えたこと以外は同じである。よって、ステップＳ２１１のみを説明する。
ステップＳ２１１では、ＣＰＵ１２０は、ｔ＋Δｔｓ−ｔｐの時間待つ。ここで、ｔｐとは、図８に示すように、ＣＰＵ１２０が、表示駆動回路１４２に垂直アドレス（ＧＳ）、水平アドレス（ＳＳ）及びデータ（ＤＡＴＡ１）をＳＣＬＫの立ち上げによって設定し、書込活性化信号を立ち上げるまでの時間である。この値は、表示駆動回路１４２及び表示部１５１の仕様により定まる。もしｔｐの値が１つの値に定まらず、ある範囲内を変化する可能性がある場合は、その範囲内の最小値をｔｐに設定する。ここでは、ｔｐをアドレス指定時間と呼ぶことにする。本実施形態においては、ｔ＋Δｔｓ−ｔｐが基準調整時間となる。つまり、第１実施形態における基準調整時間（ｔ＋Δｔｓ）からアドレス指定時間ｔｐを減算したものを、本実施形態における基準調整時間とする。
電子時計１０１は、このような処理を行うことにより、ｔｐの分だけ表示のタイムラグを減らすことができ、表示する画像データを、より遅れなくスムーズに更新することができる。このことは、図６に比べて図８の方が、画像更新タイミングがｔｐの分だけ早まっていることからも確認できる。
（第３実施形態）
上述の各実施形態では、表示部１５１の全画面を更新するのに必要な最大時間を１００ミリ秒と想定し、それにｔ＋Δｔｓ＋Δｔｈを加えた時間よりも大きい時間を基準周期にする必要があるため、基準周期を１／８秒（１２５ミリ秒）にしている。しかし、例えば表示部１５１の全画面を更新するのに必要な最大時間が５０ミリ秒であり、それにｔ＋Δｔｓ＋Δｔｈを加えた値が６２．５ミリ秒未満になるなら、基準周期を１／１６秒（６２．５ミリ秒）にすることができる。このような第３実施形態について説明する。
第３実施形態に係る電子時計１０２と、第１実施形態に係る電子時計１００との違いは、表示部１５１の全画面を更新するのに必要な時間と基準周期のみである。それ以外の構成、電圧反転制御処理及び画像データ出力制御処理については、電子時計１０２は電子時計１００と同じである。
電子時計１０２の表示部１５１の全画面を更新するのに必要な時間ｔａｌｌは５０ミリ秒である。また、共通電極電圧の反転が完了するまでにかかる時間ｔ、共通電極電圧の極性反転が完了してから画像更新が禁止されている時間Δｔｓ、及び、画像更新が完了してから共通電極電圧の極性反転が禁止されている時間Δｔｈについては、電子時計１００と同じで、例えば、ｔ＝０．２ミリ秒、Δｔｓ＝４ミリ秒、Δｔｈ＝１ミリ秒である。すると、上述した式（１）の値は５５．２ミリ秒となる。
また、第１実施形態に係る電子時計１００は、起動すると、基準周期（１／８秒）の割り込み設定を行った後に、画像データ出力制御処理のスレッドを起動するが、第３実施形態に係る電子時計１０２は、起動すると、基準周期（１／１６秒）の割り込み設定を行った後に、画像データ出力制御処理のスレッドを起動する。１／１６秒＝６２．５ミリ秒であり、この値は上述した式（１）の値である５５．２ミリ秒よりも大きいので、図９に示すように、ｔ＋Δｔｓ＋ｔａｌｌ＋Δｔｈの値が基準周期の１周期分の中に収まる。この結果、共通電極電圧の極性反転中の時間帯と、画面更新中の時間帯とがΔｔｓ及びΔｔｈの余裕を持った上で、時間的に重ならなくなる。
電子時計１０２は、画面更新可能なタイミングが電子時計１００に比較して２倍に増えるので、その分画面更新を速くかつ頻繁に行うことができる。
（第４実施形態）
上述した第１実施形態の画像データ出力制御処理では、ＣＰＵ１２０が画像データを生成してから基準周期タイミングであるか否かを判定し、その後ｔ＋Δｔｓの時間だけ待つ処理をしている。しかし、秒表示の更新については、確実に毎秒画面の更新があり、また、この秒表示更新のための画像データ生成にかかる時間は事前に見積もり可能である。そこで、秒表示更新のための画像データ生成にかかる時間が図１０に示すようにｔ＋Δｔｓよりも確実に長いことが判明している場合に、画像データ出力制御処理を効率化した第４実施形態について説明する。
第４実施形態に係る電子時計１０３と、第１実施形態に係る電子時計１００との違いは、画像データ出力制御処理のみであるので、以下では、電子時計の１０３の画像データ出力制御処理について、図１１を参照して説明する。それ以外の構成及び電圧反転制御処理については、電子時計１０３は電子時計１００と同じである。ただし、電子時計１０３の極性反転周期は秒の更新周期と同期している。つまり、毎秒ちょうどのタイミングで共通電極電圧の極性反転と秒表示の更新とを行う。また、図１１も、図５にステップＳ２２１及びステップＳ２２２を追加した点以外は同じである。よって、図１１のステップＳ２２１及びステップＳ２２２について説明する。
ステップＳ２２１では、ＣＰＵ１２０は、秒表示の更新が必要か否かを判定する。秒表示の更新が必要でないなら（ステップＳ２２１；Ｎｏ）、ステップＳ２０１に進む。秒表示の更新が必要なら（ステップＳ２２１；Ｙｅｓ）、秒表示更新のための画像データを生成する（ステップＳ２２２）。その後、ステップＳ２０５に進む。
秒表示の更新が必要なタイミングでは基準周期タイミングでもあることと、画像データの生成にｔ＋Δｔｓ以上の時間がかかることが判明していることから、第４実施形態の画像データ出力制御処理では、秒表示更新が必要であることを判定したら、ステップＳ２０３及びステップＳ２０４の処理をスキップすることができる。したがって、その分、画像データ出力制御処理の負荷を軽くすることができ、また秒表示をより速く更新することができる。
（第５実施形態）
上述の各実施形態では、基準周期と極性反転周期とが同期しており、極性反転タイミングは確実に基準周期タイミングでもあった。そのため、画像データ出力制御処理においては、ＣＰＵ１２０は、基準周期タイミングの後、ｔ＋Δｔｓ待ってから画像データを出力している。しかし、図１２に示すように基準周期を極性反転周期と予めｔ＋Δｔｓずらしておけば、ＣＰＵ１２０は、基準周期タイミングの後、ｔ＋Δｔｓ待たずに画像データを出力することができる。このような第５実施形態について説明する。
第５実施形態に係る電子時計１０４と、第１実施形態に係る電子時計１００との違いは、基準周期が極性反転周期とｔ＋Δｔｓずれている点と画像データ出力制御処理でｔ＋Δｔｓ待たない点のみである。それ以外の構成及び電圧反転制御処理については、電子時計１０４は電子時計１００と同じである。
電子時計１０４では、タイマ回路１１４による１／８秒の割り込み周期と、１秒の割り込み周期とは、ｔ＋Δｔｓずらして設定される。もし一つのタイマ回路１１４でｔ＋Δｔｓずらした割り込み周期を設定するのが困難であれば、タイマ回路１１４以外の別のタイマ回路（図示せず）を用意し、タイマ回路１１４と当該別のタイマ回路とをｔ＋Δｔｓずらして割り込み周期のカウントをさせるようにしても良い。いずれの場合も、電子時計１０４は、１／８秒の割り込み周期を、１秒の割り込み周期より、後ろにｔ＋Δｔｓだけずらした状態でカウントさせる。
そして、割込発生回路１１５が、このｔ＋Δｔｓだけずれた状態の各割り込み周期で割り込み要求信号を出力する。この結果、図１２に示すように、画像更新タイミングは基準周期タイミングと一致する。
次に、電子時計１０４の画像データ出力制御処理について、図１３を参照して説明するが、この処理は、電子時計１００の画像データ出力制御処理（図５）からステップＳ２０４を削除しただけの処理である。電子時計１０４では、上述したように、基準周期タイミングが極性反転タイミングよりｔ＋Δｔｓだけ後になるように予め割り込み周期が設定されているので、ｔ＋Δｔｓ待つ処理が不要になるからである。
以上のように、電子時計１０４では、画像データ出力制御処理において、ｔ＋Δｔｓ待つ必要がなく、ＣＰＵ１２０が画像データ出力制御処理を行う際の負荷を下げることができる。
（第６実施形態）
上述の各実施形態では、ＣＰＵ１２０が電圧反転制御処理及び画像データ出力制御処理を行っていたが、これに限られない。電圧反転制御処理及び画像データ出力制御処理に相当する処理を専用のハードウェアで実現する第６実施形態について説明する。
第６実施形態に係る電子時計１０５の構成は、図１４に示すように、第１実施形態に係る電子時計１００の構成（図１）に加えて、マイクロコントローラ１１０内に、ハード用タイマ回路１１６と、電圧反転回路１１７と、画像更新予約回路１１８と、画像更新許可回路１１９と、を備える。ただし、電子時計１０５は、ハード用タイマ回路１１６、電圧反転回路１１７、画像更新予約回路１１８及び画像更新許可回路１１９の全て又は一部を、マイクロコントローラ１１０の外部に備えてもよい。また、電子時計１０５のＣＰＵ１２０は、画像データ出力制御部１２１及び電圧反転制御部１２２として機能する必要はないが、画像データ生成部１２３として機能する。それ以外の点については、電子時計１０５の構成は、第１実施形態の電子時計１００の構成と同一であるため、図１４では、第１実施形態と同一の構成要素には同一の符号を付すこととして説明を省略する。
ハード用タイマ回路１１６は、電圧反転回路１１７に極性反転周期（１秒毎）のタイミングを通知し、画像更新許可回路１１９に基準周期（１／８秒毎）のタイミングを通知する。なお、ハード用タイマ回路１１６を別途設けずに、発振回路１１１又はタイマ回路１１４により、ＣＰＵ１２０が電圧反転回路１１７及び画像更新許可回路１１９に極性反転周期及び画像更新周期のタイミングを通知するようにしても良い。
電圧反転回路１１７は、表示部１５１に含まれる共通電極電圧の極性を極性反転周期毎に反転して出力するよう表示駆動回路１４２に指示する。電圧反転回路１１７は、第１実施例の電圧反転制御部１２２としてのＣＰＵ１２０の機能をハードウェアで実現するものであり、第１実施形態の電圧反転制御処理（図４）と同等の処理を行う回路である。
画像更新予約回路１１８は、ＣＰＵ１２０による画像データの生成が完了して、ＲＡＭ１３２に画像データが格納されると、ＣＰＵ１２０からの信号を受けて、画像更新が予約されたことを記憶する回路である。また、画像更新許可回路１１９によって画像データが出力され、画像更新が完了すると、画像更新の完了をＣＰＵ１２０に通知する機能も持つ。
画像更新許可回路１１９は、画像更新予約回路１１８において画像更新が予約されたことが記憶されたら、次の画像更新タイミングにおいて、ＲＡＭ１３２に格納された画像データを表示部１５１に出力するよう表示駆動回路１４２に指示する。ここで、画像更新タイミングは、画像更新許可回路１１９がハード用タイマ回路１１６から通知される基準周期タイミングを受信したらｔ＋Δｔｓだけ待つことによって得られる。画像更新許可回路１１９は、第１実施形態の画像データ出力制御部１２１としてのＣＰＵ１２０の機能をハードウェアで実現するものであり、第１実施形態の画像データ出力制御処理（図５）のステップＳ２０３からステップＳ２０５までの処理と同等の処理を行う回路である。
次に、電子時計１０５のＣＰＵ１２０が実行する、画像データ生成処理の制御手順について、図１５を参照して説明する。この処理は、第１実施形態の画像データ出力制御処理（図５）からステップＳ２０３、ステップＳ２０４及びステップＳ２０５を削除し、その代わりに、ステップＳ２３１及びステップＳ２３２を追加した処理なので、追加したステップについて説明する。
ステップＳ２３１において、ＣＰＵ１２０は、画像データの生成が完了したことを画像更新予約回路１１８に通知する。その後、ステップＳ２３２において、ＣＰＵ１２０は、画像更新が完了したか否かを判定する。この判定は、画像更新予約回路１１８から、ＣＰＵ１２０に、画像更新の完了が通知されたか否かにより判定できる。画像更新が完了していなければ（ステップＳ２３２；Ｎｏ）、ステップＳ２３２に戻って画像更新が完了するまで待機する。画像更新が完了したら（ステップＳ２３２；Ｙｅｓ）、ステップＳ２０１に戻る。
以上のように、第６実施形態に係る電子時計１０５は、ＣＰＵ１２０が、第１実施形態の電圧反転制御処理（図４）や画像データ出力制御処理（図５）のステップＳ２０３からステップＳ２０５までの処理を行う必要がない。このため、ＣＰＵ１２０の負荷を軽減することができる。そして、画像データを更新するタイミングは基準周期によって一定に保たれているので、表示する画像データをスムーズに更新することができる。
（第６実施形態の変形例１）
また、画像更新許可回路１１９が、画像更新タイミングを、基準周期タイミングのｔ＋Δｔｓ後ではなく、ｔ＋Δｔｓ−ｔｐ後にすることにより、第２実施形態に係る電子時計１０１のＣＰＵ１２０の処理の一部をハードウェアで行うことができるようにすることもできる。
（第６実施形態の変形例２）
さらに、ハード用タイマ回路１１６が、画像更新許可回路１１９に基準周期として、１／８秒毎ではなく、１／１６秒毎のタイミングを通知することにより、第３実施形態に係る電子時計１０２のＣＰＵ１２０の処理の一部をハードウェアで行うことができるようにすることもできる。
（第６実施形態の変形例３）
また、上述の第４実施形態と同様に、秒表示更新のための画像データ生成にかかる時間が図１０に示すようにｔ＋Δｔｓよりも確実に長いことが判明している場合は、画像更新許可回路１１９の動作をマスクして、常に書込許可の状態にしても良い。すると、秒表示更新のための画像データをＣＰＵ１２０が生成して画像更新予約回路１１８に知らせるとすぐに画像データの出力が開始されるようになる。これにより、第４実施形態に係る電子時計１０３のＣＰＵ１２０の処理の一部をハードウェアで行うことができるようにすることもできる。
（第６実施形態の変形例４）
さらに、ハード用タイマ回路１１６が、電圧反転回路１１７に通知する極性反転周期よりも画像更新許可回路１１９に通知する基準周期をｔ＋Δｔｓだけ後にすることにより、第５実施形態に係る電子時計１０４のＣＰＵ１２０の処理の一部をハードウェアで行うことができるようにすることもできる。
以上述べたような第６実施形態の各種変形例においても、ＣＰＵ１２０の処理の一部をハードウェアで行うことにより、ＣＰＵ１２０の負荷を軽減することができる。
なお、本発明は、上述の実施形態に限られるものではなく、様々な変更が可能である。
例えば、上述の各実施形態では、表示部１５１がメモリインピクセル（ＭＩＰ）液晶である例について説明した。しかし、表示部１５１の種類はこれに限られない。例えば、表示部１５１は、通常のＴＦＴ液晶であってもよい。なお、ＭＩＰ液晶を採用した製品は、ＭＩＰ液晶の特性（表示維持時の消費電力が少ない）を生かすために、通常のＴＦＴ液晶と比較して、画像の書き換え頻度を低くしていることが多い。このため、ＭＩＰ液晶において共通電極電圧の極性を反転するタイミングと画像データを出力するタイミングとが重なって書き換えエラーが生じた場合、そのエラーを含む表示状態が通常のＴＦＴ液晶よりも長く続く可能性がある。しかし、本発明に係る駆動装置をＭＩＰ液晶に適用することにより、表示する画像データをスムーズに更新することができるとともに、書き換えエラーが生じにくくなるため、ＭＩＰ液晶の信頼性を向上させることができる。
また、第３実施形態では、表示部１５１の全画面を更新するのに必要な最大時間（ｔａｌｌ）が５０ミリ秒である場合で説明した。しかし、表示部１５１の更新最大時間（ｔａｌｌ）の更新対象を全画面に限る必要はない。例えば、１行のみの更新、秒桁のみの更新等、全画面の更新よりも時間を必要としない特定画面更新を想定し、そのような特定画面更新のための基準周期として、１／８秒よりも短い１／１６秒、１／３２秒等の第２の基準周期を選択可能にしても良い。このようにすることにより、画面更新可能なタイミングが電子時計１００に比較して２倍、４倍等に増えるので、その分、画面更新を速くかつ頻繁に行うことができる。ただし、この場合、基準周期の異なる特定画面更新用の画像データ出力制御処理スレッドを基準周期の種類数だけ起動し、各基準周期の画像データ出力制御処理スレッド間で排他制御を行う必要がある点に注意する必要がある。
また、上述の第１から第５の各実施形態では、ＣＰＵ１２０がマルチスレッド機能に対応し、電圧反転制御処理と画像データ出力制御処理を並行して実行するものとして説明したが、これに限られない。ＣＰＵ１２０がマルチスレッド機能に対応していない場合は、まず共通電極電圧の極性を初期化し、画像データ出力制御処理における各判定の前に、極性反転タイミングか否かの判定を行い、極性反転タイミングであるなら共通電極電圧の極性を反転させる処理を行えば、同様の制御を行うことができる。例えば、第１実施形態をシングルスレッドのＣＰＵで実行する場合には、画像データ出力制御処理（図５）のステップＳ２０１及びＳ２０３の直前で電圧反転制御処理（図４）のステップＳ１０２の判定を行い、この判定がＹｅｓなら電圧反転制御処理（図４）のステップＳ１０３を実行後にステップＳ２０１又はＳ２０４に進み、この判定がＮｏならそのままステップＳ２０１又はステップＳ２０３に進むようにすれば良い。他の実施形態についても同様である。
また、以上の説明では、本発明の電圧反転制御処理及び画像データ出力制御処理に係るプログラムを記憶するコンピュータ読み取り可能な媒体としてフラッシュメモリ等の不揮発性メモリからなるＲＯＭ１３１を例に挙げて説明した。しかし、コンピュータ読み取り可能な媒体は、これらに限定されず、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの可搬型記録媒体を適用してもよい。また、本発明に係るプログラムのデータを、通信回線を介して提供する媒体として、キャリアウェーブ（搬送波）も本発明に適用される。
その他、上記実施の形態で示した構成、制御手順や表示例などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記の番号は、この出願の願書に最初に添付した特許請求の範囲の通りである。
（付記１）
表示部を駆動する表示駆動回路と、
前記表示駆動回路を制御する制御部と、を備え、
前記制御部は、
前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で極性反転させ、
前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する、
駆動装置。
（付記２）
前記基準周期は、前記画像データを前記画像更新タイミングで前記表示駆動回路に出力する際に必要な時間の最大値である最大表示更新時間、前記基準反転時間、前記極性反転の前に必要な反転禁止時間及び前記極性反転の後に必要な表示更新禁止時間を合計した時間以上の周期である、
付記１に記載の駆動装置。
（付記３）
前記基準調整時間は、前記基準反転時間及び前記表示更新禁止時間を合計した時間以上である、
付記２に記載の駆動装置。
（付記４）
前記基準調整時間は、前記基準反転時間及び前記表示更新禁止時間を合計した時間から、前記制御部が前記表示駆動回路に前記表示部への出力アドレスを指定するのに必要な時間であるアドレス指定時間を減算した時間以上である、
付記２に記載の駆動装置。
（付記５）
前記反転周期が１秒であり、前記基準周期が１／８秒である、
付記１から４のいずれか１つに記載の駆動装置。
（付記６）
前記反転周期が１秒であり、前記基準周期が１秒であり、
前記制御部は、
前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期の画像更新タイミングで画像データを生成し、生成した前記画像データを前記表示駆動回路に出力する、
付記１又は２に記載の駆動装置。
（付記７）
前記表示部は複数の画素及び前記画素のそれぞれに対応する複数のメモリ素子を備え、
前記メモリ素子は、対応する前記画素が表示する画像データを記憶する、
付記１から６のいずれか１つに記載の駆動装置。
（付記８）
表示部を駆動する表示駆動回路と、
前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で反転させる電圧反転回路と、
前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する画像更新許可回路と、
を備える駆動装置。
（付記９）
付記１から８のいずれか１つに記載の駆動装置と、
現在時刻を計時する計時部と、
前記駆動装置により駆動され、前記計時部により計時された現在時刻を表す画像を表示する表示部と、
を備える電子時計。
（付記１０）
表示部を駆動する表示駆動回路を備える駆動装置が実行する駆動方法であって、
前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で反転させる電圧反転制御ステップと、
前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する画像データ出力制御ステップと、
を含む駆動方法。
（付記１１）
表示部を駆動する表示駆動回路を備える駆動装置のコンピュータを、
前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で反転させる電圧反転制御部、及び、
前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する画像データ出力制御部、
として機能させるためのプログラム。
１００，１０１，１０２，１０３，１０４，１０５…電子時計、１１０…マイクロコントローラ、１１１…発振回路、１１２…分周回路、１１３…計時回路、１１４…タイマ回路、１１５…割込発生回路、１１６…ハード用タイマ回路、１１７…電圧反転回路、１１８…画像更新予約回路、１１９…画像更新許可回路、１２０…ＣＰＵ、１２１…画像データ出力制御部、１２２…電圧反転制御部、１２３…画像データ生成部、１３１…ＲＯＭ、１３２…ＲＡＭ、１４１…振動子、１４２…表示駆動回路、１５１…表示部、１５２…操作受付部、１６０…電源部、１７０…通信部、１４２１…データドライバ、１４２２…ゲートドライバ、１４２３…ＶＣＯＭドライバ、１４２４…データバスライン、１４２５…ゲートバスライン、１５１０…画素、１５１１…メモリ素子、１５１２…表示電圧供給回路、１５１３…表示素子、１５１４…画素電極、１５１５…共通電極、１５１６…液晶

Claims (11)

  1. 表示部を駆動する表示駆動回路と、
    前記表示駆動回路を制御する制御部と、を備え、
    前記制御部は、
    前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で極性反転させ、
    前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する、
    駆動装置。
  2. 前記基準周期は、前記画像データを前記画像更新タイミングで前記表示駆動回路に出力する際に必要な時間の最大値である最大表示更新時間、前記基準反転時間、前記極性反転の前に必要な反転禁止時間及び前記極性反転の後に必要な表示更新禁止時間を合計した時間以上の周期である、
    請求項１に記載の駆動装置。
  3. 前記基準調整時間は、前記基準反転時間及び前記表示更新禁止時間を合計した時間以上である、
    請求項２に記載の駆動装置。
  4. 前記基準調整時間は、前記基準反転時間及び前記表示更新禁止時間を合計した時間から、前記制御部が前記表示駆動回路に前記表示部への出力アドレスを指定するのに必要な時間であるアドレス指定時間を減算した時間以上である、
    請求項２に記載の駆動装置。
  5. 前記反転周期が１秒であり、前記基準周期が１／８秒である、
    請求項１から４のいずれか１項に記載の駆動装置。
  6. 前記反転周期が１秒であり、前記基準周期が１秒であり、
    前記制御部は、
    前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期の画像更新タイミングで画像データを生成し、生成した前記画像データを前記表示駆動回路に出力する、
    請求項１又は２に記載の駆動装置。
  7. 前記表示部は複数の画素及び前記画素のそれぞれに対応する複数のメモリ素子を備え、
    前記メモリ素子は、対応する前記画素が表示する画像データを記憶する、
    請求項１から６のいずれか１項に記載の駆動装置。
  8. 表示部を駆動する表示駆動回路と、
    前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で反転させる電圧反転回路と、
    前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する画像更新許可回路と、
    を備える駆動装置。
  9. 請求項１から８のいずれか１項に記載の駆動装置と、
    現在時刻を計時する計時部と、
    前記駆動装置により駆動され、前記計時部により計時された現在時刻を表す画像を表示する表示部と、
    を備える電子時計。
  10. 表示部を駆動する表示駆動回路を備える駆動装置が実行する駆動方法であって、
    前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で反転させる電圧反転制御ステップと、
    前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する画像データ出力制御ステップと、
    を含む駆動方法。
  11. 表示部を駆動する表示駆動回路を備える駆動装置のコンピュータを、
    前記表示部に印加する電圧の極性を一定の極性反転周期の反転タイミングで基準反転時間以下の時間で反転させる電圧反転制御部、及び、
    前記反転周期と同期しかつ前記反転周期の整数分の１倍の基準周期と同じ周期の画像更新タイミングであって、前記基準周期の時間未満かつ前記基準反転時間以上の基準調整時間だけ前記基準周期のタイミングより後の画像更新タイミングで、画像データを前記表示駆動回路に出力する画像データ出力制御部、
    として機能させるためのプログラム。
JP2017186461A 2017-09-27 2017-09-27 駆動装置、電子時計、駆動方法及びプログラム Active JP6866817B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017186461A JP6866817B2 (ja) 2017-09-27 2017-09-27 駆動装置、電子時計、駆動方法及びプログラム
US16/141,038 US10636371B2 (en) 2017-09-27 2018-09-25 Driving device, electronic timepiece, driving method, and storage medium
CN201811131869.4A CN109559689B (zh) 2017-09-27 2018-09-27 驱动装置、电子表、驱动方法以及记录介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017186461A JP6866817B2 (ja) 2017-09-27 2017-09-27 駆動装置、電子時計、駆動方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2019061123A true JP2019061123A (ja) 2019-04-18
JP2019061123A5 JP2019061123A5 (ja) 2019-06-20
JP6866817B2 JP6866817B2 (ja) 2021-04-28

Family

ID=65806758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017186461A Active JP6866817B2 (ja) 2017-09-27 2017-09-27 駆動装置、電子時計、駆動方法及びプログラム

Country Status (3)

Country Link
US (1) US10636371B2 (ja)
JP (1) JP6866817B2 (ja)
CN (1) CN109559689B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128370A (ja) * 2009-12-17 2011-06-30 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置
JP2011209453A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 液晶表示装置、液晶表示装置の駆動方法
JP5450784B2 (ja) * 2010-02-19 2014-03-26 シャープ株式会社 液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102202A1 (ja) * 2010-02-19 2011-08-25 シャープ株式会社 駆動回路及び液晶表示装置
US8836680B2 (en) * 2011-08-04 2014-09-16 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
WO2013084813A1 (ja) * 2011-12-07 2013-06-13 シャープ株式会社 表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128370A (ja) * 2009-12-17 2011-06-30 Samsung Mobile Display Co Ltd 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置
JP5450784B2 (ja) * 2010-02-19 2014-03-26 シャープ株式会社 液晶表示装置
JP2011209453A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 液晶表示装置、液晶表示装置の駆動方法

Also Published As

Publication number Publication date
CN109559689A (zh) 2019-04-02
CN109559689B (zh) 2021-07-27
US20190096342A1 (en) 2019-03-28
JP6866817B2 (ja) 2021-04-28
US10636371B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
TWI312607B (en) Reference clock signal generation circuit, power supply circuit, driver circuit, and electro-optical device
US9564087B2 (en) Electrophoretic display device, electronic timepiece, and operating method of an electrophoretic display device
KR100541313B1 (ko) 표시 장치용 구동 장치
JP4108623B2 (ja) 液晶表示装置及びその駆動方法
US10522104B2 (en) Liquid crystal panel driving circuit and liquid crystal display device
US20180240422A1 (en) Liquid crystal driving device, electronic watch, liquid crystal driving method, and recording medium
JP2018180316A (ja) 表示制御装置、表示装置、表示制御方法及びプログラム
JP6866817B2 (ja) 駆動装置、電子時計、駆動方法及びプログラム
JP2005038346A (ja) 半導体装置及びその制御方法
CN109754766B (zh) 电子表、显示控制方法以及记录介质
JP7207388B2 (ja) 電子時計、表示制御方法、及びプログラム
US10984742B2 (en) Semiconductor device
JP6969259B2 (ja) 電源制御装置、電子時計、電源制御方法、及びプログラム
JP2018155547A (ja) 通信装置、電子時計、通信方法、及びプログラム
JP2002175062A (ja) 表示装置用駆動装置
TWI587259B (zh) 顯示單元的驅動方法及其驅動電路
JP7187792B2 (ja) 電子機器、電子時計、液晶制御方法およびプログラム
JP7366522B2 (ja) 液晶制御回路、電子時計、および液晶制御方法
US20090009507A1 (en) Display controller and method of controlling the same
JP7456465B2 (ja) 液晶制御回路、電子時計、及び液晶制御方法
JP2002244610A (ja) 表示装置
JP5606003B2 (ja) 表示制御装置
JP5220140B2 (ja) 表示パネル及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6866817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150