JP2011209453A - 液晶表示装置、液晶表示装置の駆動方法 - Google Patents

Abstract

【課題】液晶表示装置のさらなる低消費電力化を実現する。
【解決手段】対向電極が極性反転駆動を行なう液晶表示装置を以下のように駆動する。その駆動方法の主な特徴は、第１に、２ライン以上で極性反転駆動を行なう場合に、１水平期間毎にとらわれず、同じ極性期間中は水平期間をまたがって制御信号を制御する。第２に、ソースドライバまたは階調電圧生成回路内に液晶パネルのデータ線を駆動する為のオペアンプ回路を有するとき、駆動しないデータ線のオペアンプ回路を停止させる。第３に、対向電極を駆動する電位が対向電極の目的の電位付近に近づいてから、液晶パネルのデータ線を駆動し始める。第４に、同一極性でデータ線を駆動する場合、同一極性内のゲートドライバが、２画素目以降に書き込みを行なう為に出力されるゲートドライバ出力信号を、前の画素書き込みが行なわれている途中または同じタイミングでオンする。
【選択図】図１７

Description

本発明は、液晶表示装置、液晶表示装置の駆動方法に関する。

近年の携帯機器等の電子機器の多くに液晶表示装置が搭載されるようになってきている。携帯機器等の電子機器に搭載される液晶表示装置は、多階調で高精細化されてきている。液晶表示装置の多階調化に伴い、画像信号のbit数も増加する。画像信号のbit数の増加の対応するために、駆動回路の回路規模が増大したり、信号の変化点の数が増加したりするので、液晶表示装置の消費電流が増える事になる。また、液晶表示装置の高精細化に伴い、ソースドライバ、ゲートドライバの出力数が増え、駆動する箇所が多くなる。また、ソースドライバ、ゲートドライバの高速動作が必要になる。そのため、液晶表示装置の消費電流も増加してしまう場合がある。

図１は、従来のアクティブマトリクス型の液晶表示装置の構成を示すブロック図である。図１に示されているように、従来のアクティブマトリクス型の液晶表示装置は、液晶パネル１０１と、ソースドライバ（ソースドライバ回路）１０３と、ゲートドライバ（ゲートドライバ回路）１０４と、コントローラ（コントローラ回路）１０５とを備えている。

ソースドライバ１０３は、液晶パネル１０１に対してデータ信号を入力するデータ信号用ドライバとして機能する。ゲートドライバ１０４は、１画素選択期間における走査信号を入力する走査信号用ドライバとして機能する。コントローラ１０５は、これらソースドライバ１０３及びゲートドライバ１０４を制御する。

液晶パネル１０１は、ガラス基板１１１と、データ信号を供給するソースバスライン１０６と、走査信号を供給するゲートバスライン１０７とを備えている。ソースバスライン１０６とゲートバスライン１０７は、このガラス基板１１１上に、格子状に設けられている。

ソースバスライン１０６とゲートバスライン１０７とが交差する各格子点には、スイッチング素子である薄膜トランジスタ（以下、「ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ」と称する。)１１２と、画素電極ライン１１３とが配置されている。画素電極ライン１１３は、ＴＦＴ１１２を介してソースバスライン１０６に接続されている。この画素電極ライン１１３に対して、後述する液晶層１１８を介して対向するコモン電極（対向電極）１０８が設けられている。

特許文献１の液晶表示装置においては、図１に示すように、各ソースドライバ１０３及びゲートドライバ１０４から出力された信号がソースバスライン１０６及びゲートバスライン１０７を通りＴＦＴ１１２に入力される。そして、ゲートドライバ１０４からの走査信号にて選択された１画素選択期間に対してＴＦＴ１１２がＯＮ状態となり、これによって、ソースドライバ１０３からデータ信号電圧が液晶層１１８に印加される。また、この液晶層１１８には、対向電極としてのコモン電極１０８から対向電圧が印加されている。

特許文献１の液晶表示装置において、ソースドライバ１０３には、パワーセーブモードが装備されている。そのソースドライバ１０３においては、任意のタイミングで、ソースドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の出力回路の出力がハイインピーダンスになり、ソースバスライン１０６はフローティングの状態になるように設定されている。このように、出力回路の出力がハイインピーダンスになると、出力回路部分での消費電流が減少し、低消費電力化が図れる。

図２は、特許文献１の液晶表示装置に動作を示す波形図である。図２の（ａ）に示されているように、ゲートバスライン１０７の電圧変化は、画素選択期間において、任意の画素についてデータ信号が入力できるように一定期間高電圧状態になっている。図２の（ｂ）に示すように、この１画素選択期間中に、ソースドライバ１０３から出力されたデータ信号を、ＴＦＴ１１２を介して液晶層１１８に入力している。

このソースドライバ１０３からのデータ信号の出力については、１画素選択期間中において、ソースドライバ１０３からのデータ信号が出力される期間であるソースドライバ出力期間Ｔ３と、出力されない期間であるソースドライバ非出力期間Ｔ１・Ｔ２との両方が存在する。

すなわち、図２に示すように、例えば、画素選択期間７０μ秒の内の最初の１４μ秒（ソースドライバ非出力期間Ｔ１）と最後の１４μ秒（ソースドライバ非出力期間Ｔ２）との期間は、ソースドライバ１０３の出力をハイインピーダンス状態にし、ソースドライバ１０３からの信号出力を行わないようにする。

そして、画素選択期間７０μ秒における最初の１４μ秒（ソースドライバ非出力期間Ｔ１）と最後の１４μ秒（ソースドライバ非出力期間Ｔ２）の期間との間の期間（ソースドライバ出力期間Ｔ３）中だけソースドライバ１０３からの出力を行い、画素へのデータ信号入力を行っている。

従来の技術では、１水平期間内毎のソースドライバでの消費電流が多いという問題がある。液晶パネルのソースバスラインの駆動に用いられるオペアンプの消費電力削減策としては、一般的に２通りの技術が知られている。第１の技術として、非出力期間中は、オペアンプ回路内に流れるバイアス電流を小さくする技術が知られている。また、第２の技術として、非出力期間中は、オペアンプの出力をハイインピーダンス状態にして、オペアンプ回路内に流れるバイアス電流を止め、オペアンプの消費電流をほぼゼロにする技術が知られている。

特開２００１−３４３９４２号公報

第１の技術では、非出力期間から出力期間に状態が遷移する時、非出力期間中にもバイアス電流が流れている為、オペアンプが安定動作状態に戻るまでの復帰時間は早いが、非出力期間中にもバイアス電流が低減されたとは言え、バイアス電流が流れているので、消費電流の低減の効果はわずかである。

第２の技術では、非出力期間中はオペアンプを停止させているので、電流はほぼゼロになるが、オペアンプが安定動作状態に戻るのに、止めていたバイアス電流とオペアンプ回路内の各ノード電位が安定するまでの復帰時間が必要であり、オペアンプが復帰に要する時間中は、オペアンプが安定動作中と同等の消費電流が必要となる。

これにより、１水平期間毎に占めるパワーセーブモード期間は、非出力期間で、なおかつ各ノード電位が安定するまでの復帰時間を除いた期間となるため、１水平期間の中でのパワーセーブモード期間の割合はわずかな期間となるため消費電力の低減はわずかである。
このように、従来の技術では、１水平期間内毎のソースドライバでの消費電力の低減の効果は不十分なものである。携帯機器などの多くは、主に電池で駆動されている。そのため、電池駆動の電子機器が、長時間使用出来るように、液晶表示装置のさらなる低消費電力化が望まれている。

上記の課題を解決するために、対向電極が極性反転駆動を行なう液晶表示装置を以下のように駆動する。その駆動方法の特徴は、２ライン以上で極性反転駆動を行なう場合に、１水平期間毎にとらわれず、同じ極性期間中は水平期間をまたがって制御信号を制御することである。
ここで、液晶表示装置が、ソースドライバ、または、階調電圧生成回路内に液晶パネルのデータ線を駆動する為のオペアンプ回路を有するとき、その駆動方法においては、駆動しないデータ線のオペアンプ回路を停止させる。
また、その駆動方法は、同一極性で液晶パネルのデータ線を駆動することと、複数ラインの液晶画素の書き込み動作を連続して行なうことと、ソースドライバから出力される液晶パネルのデータ信号を駆動する為のオペアンプ回路は、停止させないことを含むことが好ましい。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、液晶表示装置のさらなる低消費電力化に効果がある。
具体的には、１水平期間毎に出力スイッチ回路やオペアンプをオン／オフするのではなく、同一極性中は連続してソースデータバスを駆動させ、水平期間をまたがって出力スイッチ回路やオペアンプをオン／オフする事で、スイッチ回路やオペアンプの制御信号の変化回数が低減され、消費電力が低減される。
また、ソースデータバスを駆動する為のオペアンプ回路は、１水平期間内毎にオペアンプをオン／オフするのではなく、同一極性中は連続してソースデータバスを駆動させ、オペアンプを停止させずに続けて書き込する事で、オペアンプが停止状態から動作状態に戻る為に要する復帰時間の回数が削減出来、オペアンプ復帰時の消費電力が低減される。

図１は、従来のアクティブマトリクス型の液晶表示装置の構成を示すブロック図である。 図２は、従来の液晶表示装置に動作を示す波形図である。 図３は、第１実施形態の液晶表示装置１０が適用される液晶表示モジュールの概略構成を例示するブロック図である。 図４は、第１実施形態の液晶表示装置１０における画素の構成を例示する回路図である。 図５は、階調電圧生成回路２の正極と負極の６４階調のγカーブ曲線を例示するグラフである。 図６は、ソースバスライン駆動用のオペアンプ回路を、個々のソースドライバ出力に内蔵した場合の、１出力分のソースドライバ３の回路構成を例示するブロック図である。 図７は、ソースバスラインＤＬ駆動用のオペアンプ回路を、個々のソースドライバ出力に内蔵する場合の、階調電圧生成回路の回路構成を例示するブロック図である。 図８は、１ライン反転駆動方法における液晶パネル上の画素極性を示すテーブルである。 図９は、２ライン反転駆動方法における液晶パネル上の画素極性を示すテーブルである。 図１０は、一般的な１ライン反転駆動方法の駆動タイミングチャートである。 図１１は、本実施形態のコントローラ５の構成を例示するブロック図である。 図１２は、水平期間を跨ぐ制御信号を作成する為の動作を例示するタイミングチャートである。 図１３は、図１０を拡大した２水平期間分の駆動タイミングチャートである。 図１４は、一般的な２ライン反転駆動方法の動作を例示するタイミングチャートである。 図１５は、一般的な２ライン反転駆動方法の図１４とは異なるフレーム時の動作を例示するタイミングチャートである。 図１６は、図１４を拡大した２水平期間分の駆動を例示するタイミングチャートである。 図１７は、本実施形態の液晶表示装置１０の駆動タイミングを例示するタイミングチャートである。 図１８は、上述の図１７のタイミングチャートを拡大して、２水平期間分の駆動タイミングを例示するタイミングチャートである。 図１９は、ソースバスラインＤＬ駆動用のオペアンプ回路を、階調電圧生成回路に内蔵した場合の、１出力分のソースドライバ３の回路構成を例示するブロック図である。 図２０は、ソースバスラインＤＬ駆動用のオペアンプ回路を、階調電圧生成回路に内蔵する場合の階調電圧生成回路の回路構成を例示するブロック図である。 図２１は、第３実施形態における液晶表示装置１０の駆動タイミングを例示するタイミングチャートである。 図２２は、図２１のタイミングチャートの２水平期間分の駆動タイミングを拡大したタイミングチャートである。 図２３は、第１、第２実施形態に例示した駆動タイミングで液晶表示装置１０を動作させた場合の、液晶画素の２画素目の各ノード電位と、ＴＦＴ１２の状態を例示するテーブルである。 図２４は、第３実施形態のタイミングで駆動した場合の、液晶画素の２画素目の各ノード電位とＴＦＴの状態を例示するテーブルである。 図２５は、本発明の液晶表示装置１０の、第４実施形態の駆動タイミングを例示するタイミングチャートである。 図２６は、図２５のタイミングチャートの２水平期間分の駆動タイミングを拡大したタイミングチャートである。

［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図３は、第１実施形態の液晶表示装置１０が適用される液晶表示モジュールの概略構成を例示するブロック図である。以下に述べる実施形態では、６４階調の表示データを処理する表示装置を例示している、また、以下に述べる実施形態では、その表示装置を２ライン駆動で駆動する方法を例示している。このような実施形態は、本願発明が、２ラインだけに限定されることを意味するものではない。本願発明は、２ライン以上の駆動方法でも有効である。このような実施形態は、本願発明が、６４階調のみに適用可能であることを意味するものでは無い。本願発明は、６４階調以外でも適用可能である。

図３に示されているように、第１実施形態の液晶表示装置１０は、液晶パネル１と、階調電圧生成回路（γ回路）２と、ソースドライバ（ソースドライバ回路）３と、ゲートドライバ（ゲートドライバ回路）４と、コントローラ（コントローラ回路）５とを備えている。

液晶パネル１には、ｍ行ｎ列のマトリックス状に液晶画素（以下、画素と説明）が配列されている。このマトリックス状の画素は、ｍ本のゲートバスライン（走査線）Ｇ１〜Ｇｍとｎ本のソースバスライン（信号線）ＤＬ１〜ＤＬｎとコモン電極ライン（対向電極ライン）ＶＣＯＭに接続され駆動される。また、ソースバスライン（信号線）ＤＬ１〜ＤＬｎは一般的にデータ線と言われる事もある。各画素は、ＴＦＴ（薄膜トランジスタ）１２と液晶画素容量１５で表現される。

図４は、第１実施形態の液晶表示装置１０における画素の構成を例示する回路図である。図４は、液晶表示装置１０に設けられる画素を、ＴＦＴ１２と容量とで等価的に置き換えたときの構成を例示している。画素容量１５は、液晶画素容量Ｃｓと補助容量Ｃｊから構成されている。その画素容量１５は、画素電極ライン１３とコモン電極ラインＶＣＯＭとの間の容量である。液晶画素容量Ｃｓと補助容量Ｃｊは、１フレーム期間の間、蓄積された電荷を保持する為に使用される。

また、図４を参照すると、第１寄生容量（ゲートバスライン−ソースバスライン間）Ｃｇは、ゲートバスラインＧとソースバスラインＤＬとの間に寄生する容量を表している。第２寄生容量（コモン電極ライン−ソースバスライン間）Ｃｖは、コモン電極ラインＶＣＯＭとソースバスラインＤＬとの間に寄生する容量を表している。

図５は、本発明で使用する階調電圧生成回路２の正極と負極の６４階調のγカーブ曲線を例示するグラフである。横軸はＶ１〜Ｖ６４までの階調を表し、縦軸はその階調における出力電圧値を表している。

図６は、ソースバスライン駆動用のオペアンプ回路を、個々のソースドライバ出力に内蔵した場合の、１出力分のソースドライバ３の回路構成を例示するブロック図である。図６を参照すると、その１出力分のソースドライバ３は、第１ラッチ回路２０＿１と、第２ラッチ回路２０＿２とＤＡＣ回路（ＤＡコンバータ回路）３０と第１オペアンプ（ソースドライバ用）７０＿１と出力スイッチ回路４０で構成される。

また、第１ラッチ回路２０＿１はコントローラ５から送られる制御信号である初段ラッチ制御信号５０＿１をトリガとして、１出力分の画像データ（６ｂｉｔ）ＳＤＡＴＡ２を取り込む。また、１出力分の画像データ（６ｂｉｔ）ＳＤＡＴＡ２は、１ピクセル分の画像データ（１８ｂｉｔ）ＳＤＡＴＡのうち、Ｒ成分の６ｂｉｔ、または、Ｇ成分の６ｂｉｔ、または、Ｂ成分の６ｂｉｔを表す。そして、第２ラッチ回路２０＿２はコントローラ５から送られる制御信号である２段目ラッチ制御信号５０＿２をトリガとして、第１ラッチ回路２０＿１から出力される１出力分の画像データを取り込む。

ＤＡＣ回路３０は、第２ラッチ回路２０＿２から出力される１出力分の画像データにより、階調電圧生成回路２から出力される階調電圧（６４階調分）Ｖ１〜Ｖ６４のうちから画像データに依存した任意の１階調電圧が選択され出力される。さらに、ボルテージフォロワで構成される第１オペアンプ７０＿１は、ＤＡＣ回路３０から出力される画像データに依存した任意の１階調電圧をインピーダンス変換して出力する。

また、第１オペアンプ７０＿１は、コントローラ５から送られる制御信号であるソースドライバ用オペアンプ制御信号５０＿３が“Ｈｉｇｈ”の時にオペアンプが動作して、“Ｌｏｗ”の時にオペアンプは停止する機能を有する。

そして、出力スイッチ回路４０は、コントローラ５から送られる制御信号である出力スイッチ制御信号５０＿４が“Ｈｉｇｈ”の時に出力スイッチ回路４０がオンして、画像データに依存した任意の１階調電圧が、ソースバスラインＤＬに出力され、“Ｌｏｗ”の時は出力スイッチ回路４０がオフして、ソースバスラインＤＬはハイインピーダンス状態となる。

図７は、ソースバスラインＤＬ駆動用のオペアンプ回路を、個々のソースドライバ出力に内蔵する場合の、階調電圧生成回路の回路構成を例示するブロック図である。階調電圧（６４階調分）Ｖ１〜Ｖ６４は、階調電圧ハイレベル基準信号ＶＨと階調電圧ロウレベル基準信号ＶＬをもとに、抵抗素子Ｒ１〜Ｒ６３を用いて抵抗分割して図５に例示するような各階調電圧（６４階調分）Ｖ１〜Ｖ６４を生成する。また、極性により階調電圧ハイレベル基準信号ＶＨの電圧レベルと、階調電圧ロウレベル基準信号ＶＬの電圧レベルとは逆転する。

上述の図６は、第１実施形態のソースドライバ３の回路構成を例示するブロック図である。上述の図７は、第１実施形態の階調電圧生成回路２の回路構成を例示するブロック図である。図６、図７に示されているように、第１実施形態では、オペアンプ回路が、ソースドライバ３に内蔵される回路構成を例示している。そのような回路の場合、オペアンプ回路のオン／オフは、ソースドライバ用オペアンプ制御信号５０＿３で制御される。したがって、第１実施形態においては、実際の回路が図６に例示するソースドライバ３を採用した場合に対応して、液晶表示装置１０の動作を説明する。

ここで、画素極性を反転させる動作について説明を行う。図８は、１ライン反転駆動方法における液晶パネル上の画素極性を示すテーブルである。図８のテーブルに示されている“−”は、負極を表し、“＋”は、正極を表している。図８を参照すると、横１ライン毎に極性が反転して駆動されることがわかる。図８の（ａ）は、奇数フレームを１ライン反転駆動する場合の画素極性を示している。図８の（ｂ）は、偶数フレームを１ライン反転駆動する場合の画素極性を示している。フレームにより極性を入れ替えているのは、同一極性にしている時間が長いと画面の焼き付き現象が起こる為である。なお、奇数フレームが図８の（ｂ）であり、偶数フレームが図８の（ａ）のように駆動されても問題ない。

図９は、２ライン反転駆動方法における液晶パネル上の画素極性を示すテーブルである。図９のテーブルに示されている“−”は、負極を表し、“＋”は正極を表している。図９を参照すると、横２ライン毎に極性が反転して駆動されることがわかる。図９の（ａ）は、奇数フレームを２ライン反転駆動する場合の画素極性を示している。図９の（ｂ）は、偶数フレームを２ライン反転駆動する場合の画素極性を示している。フレームにより極性を入れ替えているのは、同一極性にしている時間が長いと画面の焼き付き現象が起こる為である。なお、奇数フレームが図９の（ｂ）であり、偶数フレームが図９の（ａ）のように駆動されても問題ない。

以下に、本実施形態の液晶表示装置１０の動作について説明を行う。まず、本実施形態の理解を容易にするために、一般的な１ライン反転駆動、および一般的な２ライン反転駆動方法について説明する。図１０は、一般的な１ライン反転駆動方法の駆動タイミングチャートである。なお、以下の説明においては、ソースドライバ用の制御信号５０には、初段ラッチ制御信号５０＿１、２段目ラッチ制御信号５０＿２、ソースドライバ用オペアンプ制御信号５０＿３、出力スイッチ制御信号５０＿４が含まれるものとする。その初段ラッチ制御信号５０＿１と２段目ラッチ制御信号５０＿２とは、本実施形態の理解を容易にするために、詳細な説明を省略する。そして、階調電圧生成回路用の制御信号６０には、階調電圧生成回路用オペアンプ制御信号６０＿１が含まれるものとする。

本実施形態の液晶表示装置１０は、出力スイッチ制御信号５０＿４が“Ｈｉｇｈ”の時にスイッチがオンして、画像データに依存した任意の１階調電圧が、ソースバスラインＤＬに出力され、“Ｌｏｗ”の時はスイッチがオフして、ソースバスラインＤＬはハイインピーダンス状態となる。その出力スイッチ制御信号５０＿４は、コントローラ５によって生成される。

図１１は、本実施形態のコントローラ５の構成を例示するブロック図である。コントローラ５は、水平期間を跨ぐ出力スイッチ制御信号５０＿４を生成する。図１１を参照すると、発振器（基準クロック生成用）９０＿１から基準クロックＣＬＫが出力される。分周回路（表示タイミング生成用）９０＿２にて基準クロックＣＬＫを分周して、表示の制御信号に必要なクロック信号である表示タイミング生成用クロックＨ＿ＣＬＫと表示タイミング生成用反転クロックＨ＿ＣＬＫＢを生成する。

次に、出力スイッチ制御信号５０＿４の立ち上げ位置の格納レジスタとして、第１レジスタ（スタート位置設定用）９０＿４と、出力スイッチ制御信号５０＿４の立ち下げ位置の格納レジスタとして第２レジスタ（エンド位置設定用）９０＿５を設ける。第１レジスタ９０＿４の出力信号名は、スタート位置設定信号ＳＴＡとし、第２レジスタ９０＿５の出力信号名は、エンド位置設定信号ＥＮＤとする。

そして、第１カウンタ回路９０＿３は、表示タイミング生成用クロックＨ＿ＣＬＫの立ち上がりエッジで０〜３１の間でカウントアップして、スタート位置設定用カウンタＣＯＵＮＴを出力する。また、第２カウンタ回路（エンド位置設定用）９０＿３Ｂは、表示タイミング生成用クロックＨ＿ＣＬＫの立ち下がりエッジで０〜３１の間でカウントアップして、エンド位置設定用カウンタＣＯＵＮＴＢを出力する。

次に、第１一致信号検出回路（スタート位置設定用）９０＿６により、スタート位置設定信号ＳＴＡとスタート位置設定用カウンタＣＯＵＮＴが一致した時に、表示タイミング生成用反転クロックＨ＿ＣＬＫＢに同期して、スタート信号パルス信号ＳＴＰＯＩＮＴが生成される。第２一致信号検出回路（エンド位置設定用）９０＿７により、エンド位置設定信号ＥＮＤとエンド位置設定用カウンタＣＯＵＮＴＢが一致した時に、リセット信号ＲＥＳを出力する。

そして、出力スイッチ制御信号５０＿４はＦＦ（Ｆｌｉｐ Ｆｌｏｐ）９０＿８より出力され、表示タイミング生成用クロックＨ＿ＣＬＫに同期して、スタート信号パルス信号ＳＴＰＯＩＮＴが“Ｈｉｇｈ”の時に出力スイッチ制御信号５０＿４は立ち上がり、リセット信号ＲＥＳの立ち上がりエッジを検出して出力スイッチ制御信号５０＿４は立ち下がる。

図１２は、水平期間を跨ぐ制御信号を作成する為の動作を例示するタイミングチャートである。図１２は、１水平期間が１６クロックで作成される場合に対応して、出力スイッチ制御信号５０＿４を生成す動作を例示している。具合的には、出力スイッチ制御信号５０＿４は、スタート位置設定用カウンタＣＯＵＮＴが“９”の終わりで、“Ｌｏｗ”レベルから“Ｈｉｇｈ“レベルになり、スタート位置設定用カウンタＣＯＵＮＴが“２９”の終わりで、“Ｈｉｇｈ”レベルから“Ｌｏｗ“レベルになる。図１２のタイミングチャートにしめされているような、水平期間を跨ぐ制御信号である出力スイッチ制御信号５０＿４は、図１１に例示したコントローラ５のような回路で作成が可能である。

図１０に戻り、ソースドライバ用オペアンプ制御信号５０＿３（または、階調電圧生成回用オペアンプ制御信号６０＿１）が“Ｈｉｇｈ”の時にオペアンプは動作して、“Ｌｏｗ”の時は、オペアンプは停止する。よって、１水平期間内の前後の期間にオペアンプが停止する期間を設けて、低消費駆動モードを実現させている。また、ソースバスラインＤＬ、コモン電極ラインＶＣＯＭ、ゲートバスラインＧ１〜Ｇｍの波形が鈍っているのは、分布定数的に寄生する負荷を考慮して、負荷の末端の波形を想定して記載している為である。

図１０を参照すると、ゲートバスラインＧ１〜Ｇｍは１水平期間で１本選択され順次（Ｇ１→Ｇ２→Ｇ３→Ｇ４→Ｇ５→Ｇ６・・・）スキャンしているのがわかる。また、コモン電極ラインＶＣＯＭは１水平期間毎に、“Ｈｉｇｈ”レベル出力、“Ｌｏｗ”レベル出力を繰り返している。そして、ソースバスラインＤＬは、出力スイッチ制御信号５０＿４に同期して、画像データに依存した任意の１階調電圧が、ソースバスラインＤＬに出力される。タイミングチャートには出力電圧レベルが変化した事がわかりやすいように、“Ｈｉｇｈ”レベル出力、“Ｌｏｗ”レベル出力を繰り返している出力波形にしている。

図１３は、図１０を拡大した２水平期間分の駆動タイミングチャートである。第１ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４と第３ソースドライバ非出力期間（オペアンプ停止期間）Ｔ８はオペアンプが停止して、低消費駆動モードになっている期間である。第２ソースドライバ非出力期間（オペアンプ動作期間）Ｔ５は、オペアンプが停止状態から安定動作状態になるまでに要する時間である。第１ソースドライバ出力期間（オペアンプ動作期間）Ｔ６は、液晶画素に画像データに依存した任意の階調電圧の書き込みを行なっている期間である。第２ソースドライバ出力期間（オペアンプ動作期間）Ｔ７は、色ムラ防止の為に、ＴＦＴ１２が完全にオフするまで、ソースバスラインＤＬを画像データに依存した任意の階調電圧に保持しておく期間である。

次に、一般的な２ライン反転駆動方法について説明する。図１４は、一般的な２ライン反転駆動方法の動作を例示するタイミングチャートである。図１４のタイミングチャートに示される動作では、コモン電極ラインＶＣＯＭが、１水平期間毎ではなく２水平期間毎に、“Ｈｉｇｈ”レベル出力、“Ｌｏｗ”レベル出力を繰り返している。

図１５は、一般的な２ライン反転駆動方法の図１４とは異なるフレーム時の動作を例示するタイミングチャートである。図１５のタイミングチャートに示される動作では、ゲートバスラインＧ１〜Ｇｍのゲートスキャン順番が、図１４のタイミングチャートのゲートスキャン順番と異なっている。図１４のゲートスキャン順番は、（Ｇ１→Ｇ２→Ｇ３→Ｇ４→Ｇ５→Ｇ６・・・）であるのに対して、図１５は（Ｇ２→Ｇ１→Ｇ４→Ｇ３→Ｇ６→Ｇ５・・・）である。

フレームにより異なるゲートスキャンを行なうことで、色ムラを防止することが可能である。色ムラの原因は、画面サイズが大きくになるに従って、１水平期間の時間が短くなると共に、コモン電極ラインＶＣＯＭの負荷も大きくなる。コモン電極ラインＶＣＯＭの負荷が大きいと、１水平期間内に目的の電位に到達しないこともあり、極性の変化する水平期間と、極性の変化しない次の水平期間でコモン電極ラインＶＣＯＭの電位が異なってしまうことで色ムラ生じる。

そこで、一般的に２ライン反転駆動時は、たとえば奇数フレームは図１４に示すゲートスキャン駆動を行い、偶数フレームでは、図１５に示すゲートスキャン駆動を行うことで、コモン電極ラインＶＣＯＭの電位誤差を平均化することで色ムラを防止している。

図１６は、図１４を拡大した２水平期間分の駆動を例示するタイミングチャートである。図１６のタイミングチャートに示される動作では、コモン電極ラインＶＣＯＭが、１水平期間毎ではなく２水平期間毎に、“Ｈｉｇｈ”レベル、“Ｌｏｗ”レベルを繰り返している。

ここで、本実施形態の液晶表示装置１０の駆動方法について説明する。図１７は、本実施形態の液晶表示装置１０の駆動タイミングを例示するタイミングチャートである。図１７に示されているように、本実施形態の液晶表示装置１０は、出力スイッチ制御信号５０＿４、ソースドライバ用オペアンプ制御信号５０＿３（または、階調電圧生成回用オペアンプ制御信号６０＿１）が、コモン電極ラインＶＣＯＭの電位が極性反転動作を開始して目的の電圧レベルに到達してから、ソースバスラインＤＬとゲートバスラインＧ１〜Ｇｍを駆動し始める。また、出力スイッチ制御信号５０＿４やソースドライバ用オペアンプ制御信号５０＿３（または、階調電圧生成回用オペアンプ制御信号６０＿１）が、１水平期間毎に繰り返し動作するのではなく、２水平期間毎に繰り返し動作している。

図１８は、上述の図１７のタイミングチャートを拡大して、２水平期間分の駆動タイミングを例示するタイミングチャートである。第４ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ａと、第３ソースドライバ非出力期間（オペアンプ停止期間）Ｔ８は、オペアンプが停止して、低消費駆動モードになっている期間である。第２ソースドライバ非出力期間（オペアンプ動作期間）Ｔ５は、オペアンプが停止状態から安定動作状態になるまでに要する時間である。第３ソースドライバ出力期間（オペアンプ動作期間）Ｔ６Ａと第４ソースドライバ出力期間（オペアンプ動作期間）Ｔ６Ｂは、液晶画素に、画像データに依存した任意の階調電圧の書き込みを行なっている期間である。第２ソースドライバ出力期間（オペアンプ動作期間）Ｔ７と第５ソースドライバ出力期間（オペアンプ動作期間）Ｔ９は、色ムラ防止の為に、ＴＦＴ１２が完全にオフするまで、ソースバスラインＤＬを画像データに依存した任意の階調電圧に保持しておく期間である。

図１７、１８に示されているように、本実施形態の液晶表示装置１０は、ソースバスラインを駆動する為のオペアンプ回路を停止する期間を長く確保することができる。上述した従来の技術では、１水平期間内毎にオペアンプ回路の動作状態として（停止から動作から停止）を繰り返していた。しかしながら、本実施形態の液晶表示装置１０は、２水平期間毎に行なうことで、オペアンプ回路が停止状態から安定動作するまでに要する時間が、２水平期間で１回になり、その分オペアンプ回路を停止させていられる時間が多く確保出来る。そのため、消費電力を低くすることができる。さらに、オペアンプ回路や出力スイッチ回路の制御に用いる制御信号の変化回数も、半減するので低消費電力化に貢献する。

また、負荷が重いコモン電極ラインＶＣＯＭが安定してからソースバスラインを駆動している。そのため、ソースバスラインを駆動し始めてから、目的の電位に到達するまでの時間を短くすることができる。これにより、ソースバスラインを駆動する為のオペアンプ回路が動作している期間を短くできるので、オペアンプ回路を停止させていられる期間を長く確保することが可能となり、消費電力を低くすることができる。

［第２実施形態］
以下に、本願発明の液晶表示装置１０の第２実施形態について説明を行う。図１９は、ソースバスラインＤＬ駆動用のオペアンプ回路を、階調電圧生成回路に内蔵した場合の１出力分のソースドライバ３の回路構成例である。第１実施形態の回路構成との違いは、ソースバス駆動用のオペアンプが階調電圧生成回路に内蔵されることにより、ソースドライバ回路内に、第１オペアンプ７０＿１が無い回路構成となる。これにより、ＤＡＣ回路３０から出力される、画像データに依存した任意の１階調電圧が出力スイッチ回路４０を通過して、ソースバスラインＤＬに出力されて駆動されることになる。

図２０は、ソースバスラインＤＬ駆動用のオペアンプ回路を、階調電圧生成回路に内蔵する場合の階調電圧生成回路の回路構成を例示するブロック図である。第１実施形態との違いは、階調電圧（６４階調分）Ｖ１〜Ｖ６４を出力する手前に、第２オペアンプ（階調生成回路用）７０＿２を設ける回路構成である。これにより１個の第２オペアンプ７０＿２から複数のソースドライバ出力回路のＤＡＣ回路３０と出力スイッチ回路４０を介して、ソースバスラインＤＬを駆動することになる。よって、個々のソースドライバ回路内に、第１オペアンプ７０＿１を設けた構成に比べて、第２オペアンプ７０＿２の駆動能力は必要になる。

このように、第２実施形態の階調電圧生成回路２には、オペアンプ回路が内蔵される。このとき、ソースドライバ３は図１９に例示される構成となる。第２実施形態の階調電圧生成回路２のような回路構成の場合、オペアンプ回路をオン／オフする制御信号として、階調電圧生成回用オペアンプ制御信号６０＿１が供給される。つまり、実際の回路で、第２実施形態の階調電圧生成回路２を採用した場合、オペアンプ回路をオン／オフする制御信号は、階調電圧生成回用オペアンプ制御信号６０＿１である。

第２実施形態の液晶表示装置１０を動作させる場合、上述の図１０タイミングチャートにおいて、階調電圧生成回用オペアンプ制御信号６０＿１が“Ｈｉｇｈ”の時にオペアンプは動作して、“Ｌｏｗ”の時は、オペアンプは停止する。第２実施形態の液晶表示装置１０は、１水平期間内の前後の期間にオペアンプが停止する期間を設けて、低消費駆動モードを実現させている。

［第３実施形態］
以下に、本願発明の液晶表示装置１０の第３実施形態について説明を行う。図２１は、第３実施形態における液晶表示装置１０の駆動タイミングを例示するタイミングチャートである。第３実施形態の駆動タイミングは、ゲートバスライン（走査線）Ｇ１〜Ｇｍの駆動のスキャン順番と、駆動開始タイミングとが、第１、第２実施形態と異なっている。

図２１を参照すると、ゲートバスラインＧ１〜Ｇｍの駆動開始タイミングは、ゲートバスラインＧ１〜Ｇｍに寄生する寄生負荷を考慮して、ソースバスラインＤＬの駆動を開始する時には、ゲートバスラインＧ１〜Ｇｍが目的の電位レベルに到達するタイミングで、ゲートバスラインＧ１〜Ｇｍの駆動開始を開始する。図２１に示されているように、第３実施形態の液晶表示装置１０は、第１、第２実施形態に対してゲートバスラインＧ１〜Ｇｍの駆動開始タイミングが早くなっている。また、これにより一部期間において、ゲートバスラインＧ１〜Ｇｍの内、２本のゲートバスライン（走査線）が同時にオンしている。

より具体的には、第１、第２実施形態ではゲートバスラインＧ１〜Ｇｍは（Ｇ１→Ｇ２→Ｇ３→Ｇ４→Ｇ５→Ｇ６・・・）の順番で駆動され、各ゲートバスラインＧ１〜Ｇｍは、同時に“Ｈｉｇｈ”レベルになることはなかった。言い換えれば、１本のソースバスラインＤＬはゲートバスラインＧ１〜Ｇｍのスキャンに合わせて、１画素ずつ書き込みを行なっていることになる。

第３実施形態では、ゲートバスラインＧ１〜Ｇｍは（Ｇ１→Ｇ３→Ｇ２→Ｇ４→Ｇ５→Ｇ７→・・・）の順番で駆動され、かつＧ１とＧ３、Ｇ２とＧ４、Ｇ５とＧ７の一部の期間同時に“Ｈｉｇｈ”レベルになる部分があり、第１、第２実施形態とは異なる駆動方法である。これにより、同時に“Ｈｉｇｈ”レベルになっている期間は、２画素に同じ画像データが書き込まれている事になる。

図２２は、図２１のタイミングチャートの２水平期間分の駆動タイミングを拡大したタイミングチャートである。第５ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ｂと第３ソースドライバ非出力期間（オペアンプ停止期間）Ｔ８は、オペアンプが停止して、低消費駆動モードになっている期間である。第２ソースドライバ非出力期間（オペアンプ動作期間）Ｔ５は、オペアンプが停止状態から安定動作状態になるまでに要する時間である。

第６ソースドライバ出力期間（オペアンプ動作期間）Ｔ６Ｃと第７ソースドライバ出力期間（オペアンプ動作期間）Ｔ６Ｄは、液晶画素に画像データに依存した任意の階調電圧の書き込みを行なっている期間である。第２ソースドライバ出力期間（オペアンプ動作期間）Ｔ７と第５ソースドライバ出力期間（オペアンプ動作期間）Ｔ９は、色ムラ防止の為に、ＴＦＴ１２が完全にオフするまで、ソースバスラインＤＬを画像データに依存した任意の階調電圧に保持しておく期間である。

第１、第２実施形態では、ＶＣＯＭが安定してからソースバスラインを駆動することで、ソースバスラインを駆動する為のオペアンプ回路が動作している期間を短くして低消費電力化を実現させようとしていたが、第３実施形態では、ＶＣＯＭだけではなく、ゲートバスラインも寄生負荷による波形の鈍りを考慮して早めに駆動することで、ゲートバスラインが目的電位に到達した状態、つまり、ＴＦＴ１２が、ほぼ完全にオン状態になってからソースバスラインを駆動する為、オペアンプ回路が動作している期間がより短く出来、より低消費電力化が可能となる。

また、通常フレーム毎に極性が変化するので、液晶画素に書き込みを行なう時、毎回逆特性の電位の書き込みをする事になる。よって、画像データによっては、液晶画素に保持されているＴＦＴ側の電位が大きく変動する場合がある。第３実施形態では、２水平期間で２ライン分の画素書き込みを行なう事は、第１、第２実施形態や一般的な２ライン反転駆動と変わらないが、２画素目の書き込みは、１画素目の書き込みが事前に行なわれているので、同極性の書き込みとなり、液晶画素に保持されているＴＦＴ側の電位変動量は逆極性の書き込みを行なう場合より電位の最大変化量は小さくなる。例えば、コモン電極ラインＶＣＯＭは、正極性時に０［Ｖ］で負極性時に５［Ｖ］が目的の電位とする。次に、ソースバスラインＤＬは、上述の図５に例示したように、１［Ｖ］〜４［Ｖ］の間が目的の電位とする。

図２３は、第１、第２実施形態に例示した駆動タイミングで液晶表示装置１０を動作させた場合の、液晶画素の２画素目の各ノード電位と、ＴＦＴ１２の状態を例示するテーブルである。第２ソースドライバ出力期間（オペアンプ動作期間）Ｔ７の最後の状態は、２ライン反転駆動時に書き込まれた、２画素目の画素電極ライン（ドレイン線）１３の電位が、４［Ｖ］である。また、コモン電極ラインＶＣＯＭの電位が、０［Ｖ］である。これにより液晶画素容量１５には、４［Ｖ］の電位差が蓄えられている事になる。

次に、第４ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ａの最初の期間に極性反転動作が行なわれる為に、第４ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ａの最後の状態には、コモン電極ラインＶＣＯＭの電位が５［Ｖ］になる。この時、ＴＦＴ１２はオフしているので、画素電極ライン（ドレイン線）１３の電位は、４［Ｖ］から９［Ｖ］に持ち上がる。

データバス駆動の電位差を最大にする為に、１画素目にソースバスラインＤＬから４［Ｖ］の書き込みが行なわれ、２画素目にソースバスラインＤＬから１［Ｖ］の書き込みが行なわれる。図２３に示されているように、２画素目の書き込みでは画素電極ライン１３の電位は、９［Ｖ］から１［Ｖ］と最大で８［Ｖ］変化する。

図２４は、第３実施形態のタイミングで駆動した場合の、液晶画素の２画素目の各ノード電位とＴＦＴの状態を例示するテーブルである。第２ソースドライバ出力期間（オペアンプ動作期間）Ｔ７の最後の状態は、２ライン反転駆動時に書き込まれた、２画素目の画素電極ライン（ドレイン線）１３の電位が４［Ｖ］で、コモン電極ラインＶＣＯＭの電位が０［Ｖ］である。これにより液晶画素容量１５には４［Ｖ］の電位差が蓄えられている事になる。

次に、第５ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ｂの最初の期間に極性反転動作が行なわれる為に、第５ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ｂの最後の状態には、コモン電極ラインＶＣＯＭの電位が５［Ｖ］になる。この時、ＴＦＴ１２はオフしているので、画素電極ライン（ドレイン線）１３の電位は４［Ｖ］から９［Ｖ］に持ち上がる。データバス駆動の電位差を最大にする為に、１画素目にソースバスラインＤＬから４［Ｖ］の書き込みが行なわれ、２画素目にソースバスラインＤＬから１［Ｖ］の書き込みが行なわれるとする。そして、Ｔ６Ｃの最後の状態では、２画素目に１画素目のデータが書き込まれるので、ソースバスラインＤＬの電位は９［Ｖ］から４［Ｖ］になる。そして、図２４の斜線で塗りつぶしてある部分のように、２画素目の書き込みでは画素電極ライン１３の電位は４［Ｖ］から１［Ｖ］と最大で３［Ｖ］変化する。

よって、第３実施形態の駆動方法では、２画素目に書き込みを行なう画素電極ライン１３に起こりうる最大電位差が小さくなる。そのため、画素への書き込み時間が短くなる。これによって、ソースバスラインを駆動する為のオペアンプ回路が動作している期間を、より短くすることができる。そのため、オペアンプ回路を停止させていられる期間の割合が増えるので、より低消費電力化が可能となる。

［第４実施形態］
以下に、本願発明の液晶表示装置１０の第３実施形態について説明を行う。図２５は、本発明の液晶表示装置１０の、第４実施形態の駆動タイミングを例示するタイミングチャートである。第４実施形態の液晶表示装置１０は、ゲートバスライン（走査線）Ｇ３、Ｇ４、Ｇ７・・・の“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルの変化点が、それぞれゲートバスライン（走査線）Ｇ１、Ｇ２、Ｇ５・・・と同じタイミングで変化する。

図２６は、図２５のタイミングチャートの２水平期間分の駆動タイミングを拡大したタイミングチャートである。第５ソースドライバ非出力期間（オペアンプ停止期間）Ｔ４Ｂと第３ソースドライバ非出力期間（オペアンプ停止期間）Ｔ８は、オペアンプが停止して、低消費駆動モードになっている期間である。第２ソースドライバ非出力期間（オペアンプ動作期間）Ｔ５は、オペアンプが停止状態から安定動作状態になるまでに要する時間である。

第６ソースドライバ出力期間（オペアンプ動作期間）Ｔ６Ｃと第７ソースドライバ出力期間（オペアンプ動作期間）Ｔ６Ｄは、液晶画素に画像データに依存した任意の階調電圧の書き込みを行なっている期間である。第２ソースドライバ出力期間（オペアンプ動作期間）Ｔ７と第５ソースドライバ出力期間（オペアンプ動作期間）Ｔ９は、色ムラ防止の為に、ＴＦＴ１２が完全にオフするまで、ソースバスラインＤＬを画像データに依存した任意の階調電圧に保持しておく期間である。

第４実施形態の液晶表示装置１０は、第３実施形態の液晶表示装置１０と同様に、２画素目に書き込みを行なう画素電極ライン１３に起こりうる最大電位差が小さくなる。そのため、画素への書き込み時間が短くなる。これによって、ソースバスラインを駆動する為のオペアンプ回路が動作している期間を、より短くすることができる。そのため、オペアンプ回路を停止させていられる期間の割合が増えるので、より低消費電力化が可能となる。

上述してきたように、液晶表示装置１０に設けられたオペアンプ回路には、停止状態から安定動作状態になるのに復帰時間が必要である。復帰時間中は安定動作状態時と同程度の電流を消費する。従来の技術では、１水平期間毎に復帰時間が必要であった。本実施形態では複数ライン続けて画素への書き込みを行なうことで、複数の水平期間毎に１回の復帰時間で済む。複数ライン分の画素に続けて書き込みを行なう事によって、オペアンプを停止させている期間の割合が増え、消費電流が削減できる。

液晶表示装置１０に設けられたオペアンプ回路のオン／オフと、出力スイッチ回路の開閉とを制御する制御信号は、従来の技術では、１水平期間毎に変化していた。本実施形態では、同一極性の複数ラインを続けて駆動することで、複数の水平期間毎に、オペアンプ回路のオン／オフと、出力スイッチ回路の開閉とを制御する。それによって、制御信号の変化回数が減少する。制御信号の変化回数が削減されることによって、制御信号に寄生する寄生容量で消費する充放電電流や回路の貫通電流が削減できる。

本実施形態の液晶表示装置１０において、ソースバスラインは、ＴＦＴと液晶画素容量を介して、対向電極ラインにつながっている。つまり、容量の両端にあたるソースバスラインと対向電極ラインの両端の電位は、ＴＦＴがオンしている間にそれぞれの目的の電位に到達する必要がある。しかし、高解像度化と画面の大型により対向電極ラインの寄生負荷は年々大きくなる傾向にある。そのため、対向電極ラインが目的の電位に到達するのに要する時間は、ソースバスラインが目的の電位に到達するより長い時間となることがある。

本実施形態の液晶表示装置１０は、先に対向電極ラインが動作して、ある程度対向電極ラインの電位が安定状態になってから、ソースバスラインを駆動するオペアンプ回路を動作させてソースバスラインの液晶画素を駆動する。それによって、ソースバスラインを駆動するオペアンプ回路の動作時間を短くすることができる。したがって、オペアンプを停止させている期間の割合が増え、消費電流が削減できる。この場合、ソースバスラインを駆動するオペアンプ回路を動作させてもＴＦＴがオンしないと画素への書き込みは行なわれないので、当然、ゲートバス配線も先にオンしておくことが好ましい。

さらに、本実施形態の液晶表示装置１０は、２ライン同時書き込みを行なう事による、２ライン目書き込み時間短縮による消費電流削減効果がある。たとえば、対向電極ラインは正極性時は０［Ｖ］とし、負極性時は５［Ｖ］とし、ソースバスラインは、１［Ｖ］〜４［Ｖ］の範囲で書き込みを行なう事とする。また、ＴＦＴと液晶画素容量を介して、ソースバスラインと対向電極ラインとはつながっている。

たとえば、あるフレームでの画素への書き込みが正極性で、対向電極ラインの電位が０［Ｖ］であり、ソースバスライン側が４［Ｖ］である場合を例示する。この場合、ＴＦＴが閉じている間は、液晶画素容量の両端の電位差は４［Ｖ］で保持されている。つまり、次のフレームで負極性の書き込みを行なう場合に、対向電極ラインの電位は５［Ｖ］となり、画素容量を介した、対向電極ラインの反対側である画素電極ライン側の電位は９［Ｖ］となる。その状態から画素電極ラインの電位を１［Ｖ］にする必要があり最大８［Ｖ］の電位差がある。

本実施形態の２画素目の書き込みは、１画素目と同じ極性の書き込みを行なうことになるので最大で３［Ｖ］の電位差済む。よって電位差が小さいので、ソースバスラインを駆動するオペアンプ回路の動作時間を短くできる。その分、オペアンプを停止させている期間の割合が増え、消費電流が削減できる。

以上、本願発明の実施の形態を具体的に説明した。上述の複数の実施形態に示されている液晶表示装置は、携帯電話・ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）・携帯ゲーム機・ディジタルカメラ・携帯音楽プレーヤ・ノートパソコンなどの携帯機器に適用可能である。また、その液晶表示装置は、家電製品や、カーナビゲーションシステムなどに適用可能である。

なお、上述の複数の実施形態は、その構成・動作に矛盾が生じない範囲において、変更、組み合わせ等を行って実施することが可能である。さらに、本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

１…液晶パネル
２…階調電圧生成回路（γ回路）
３…ソースドライバ（ソースドライバ回路）
４…ゲートドライバ（ゲートドライバ回路）
５…コントローラ（コントローラ回路）
１０…液晶表示装置
１２…ＴＦＴ（薄膜トランジスタ）
１３…画素電極ライン
１５…液晶画素容量
２０＿１…第１ラッチ回路
２０＿２…第２ラッチ回路
３０…ＤＡＣ回路（ＤＡコンバータ回路）
４０…出力スイッチ回路
５０…ソースドライバ用の制御信号
５０＿１…初段ラッチ制御信号
５０＿２…２段目ラッチ制御信号
５０＿３…ソースドライバ用オペアンプ制御信号
５０＿４…出力スイッチ制御信号
６０…階調電圧生成回路用制御信号
６０＿１…階調電圧生成回路用オペアンプ制御信号
７０＿１…第１オペアンプ（ソースドライバ用）
７０＿２…第２オペアンプ（階調生成回路用）
９０＿１…発振器（基準クロック生成用）
９０＿２…分周回路（表示タイミング生成用）
９０＿３…第１カウンタ回路（スタート位置設定用）
９０＿３Ｂ…第２カウンタ回路（エンド位置設定用）
９０＿４…第１レジスタ（スタート位置設定用）
９０＿５…第２レジスタ（エンド位置設定用）
９０＿６…第１一致信号検出回路（スタート位置設定用）
９０＿７…第２一致信号検出回路（エンド位置設定用）
９０＿８…ＦＦ（Ｆｌｉｐ Ｆｌｏｐ）
Ｃｊ…補助容量
Ｃｇ…第１寄生容量（ゲートバスライン−ソースバスライン間）
Ｃｓ…液晶画素容量
Ｃｖ…第２寄生容量（コモン電極ライン−ソースバスライン間）
ＣＬＫ…基準クロック
ＣＯＵＮＴ…スタート位置設定用カウンタ
ＣＯＵＮＴＢ…エンド位置設定用カウンタ
ＤＬ…ソースバスライン（信号線）
ＤＬ１〜ＤＬｎ…ソースバスライン（信号線）
ＥＮＤ…エンド位置設定信号
Ｇ…ゲートバスライン（走査線）
Ｇ１〜Ｇｍ…ゲートバスライン（走査線）
Ｈ＿ＣＬＫ…表示タイミング生成用クロック
Ｈ＿ＣＬＫＢ…表示タイミング生成用反転クロック
Ｒ１〜Ｒ６３…抵抗素子
ＲＥＳ…リセット信号
ＳＤＡＴＡ…１ピクセル分の画像データ（１８ｂｉｔ）
ＳＤＡＴＡ２…１出力分の画像データ（６ｂｉｔ）
ＳＴＰＯＩＮＴ…スタート信号パルス信号
ＳＴＡ…スタート位置設定信号
Ｔ４…第１ソースドライバ非出力期間（オペアンプ停止期間）
Ｔ４Ａ…第４ソースドライバ非出力期間（オペアンプ停止期間）
Ｔ４Ｂ…第５ソースドライバ非出力期間（オペアンプ停止期間）
Ｔ５…第２ソースドライバ非出力期間（オペアンプ動作期間）
Ｔ６…第１ソースドライバ出力期間（オペアンプ動作期間）
Ｔ６Ａ…第３ソースドライバ出力期間（オペアンプ動作期間）
Ｔ６Ｂ…第４ソースドライバ出力期間（オペアンプ動作期間）
Ｔ６Ｃ…第６ソースドライバ出力期間（オペアンプ動作期間）
Ｔ６Ｄ…第７ソースドライバ出力期間（オペアンプ動作期間）
Ｔ７…第２ソースドライバ出力期間（オペアンプ動作期間）
Ｔ８…第３ソースドライバ非出力期間（オペアンプ停止期間）
Ｔ９…第５ソースドライバ出力期間（オペアンプ動作期間）
Ｖ１〜Ｖ６４…階調電圧（６４階調分）
ＶＣＯＭ…コモン電極ライン（対向電極ライン）
ＶＨ…階調電圧ハイレベル基準信号
ＶＬ…階調電圧ロウレベル基準信号
Ｔ１…ソースドライバ非出力期間
Ｔ２…ソースドライバ非出力期間
Ｔ３…ソースドライバ出力期間
１０１…液晶パネル
１０２…階調電圧生成回路（γ回路）
１０３…ソースドライバ（ソースドライバ回路）
１０４…ゲートドライバ（ゲートドライバ回路）
１０５…コントローラ（コントローラ回路）
１０６…ソースバスライン
１０７…ゲートバスライン
１０８…コモン電極（対向電極）
１１１…ガラス基板
１１２…ＴＦＴ（薄膜トランジスタ）
１１３…画素電極ライン
１１５…液晶画素容量
１１８…液晶層

Claims (13)

1. 対向電極が極性反転駆動を行なう液晶表示装置の駆動方法であって、
   ２ライン以上で極性反転駆動を行なう場合に、１水平期間毎にとらわれず、同じ極性期間中は水平期間をまたがって制御信号を制御すること
   を特徴とする
   液晶表示装置の駆動方法。
2. 請求項１に記載の液晶表示装置の駆動方法において、
   前記液晶表示装置が、ソースドライバ、または、階調電圧生成回路内に液晶パネルのデータ線を駆動する為のオペアンプ回路を有するとき、
   駆動しないデータ線の前記オペアンプ回路を停止させることを備える
   液晶表示装置の駆動方法。
3. 請求項１または２に記載の液晶表示装置の駆動方法において、
   同一極性で液晶パネルのデータ線を駆動することと、
   複数ラインの液晶画素の書き込み動作を連続して行なうことと、
   ソースドライバから出力される液晶パネルのデータ信号を駆動する為のオペアンプ回路は、停止させないことと
   を備える
   液晶表示装置の駆動方法。
4. 請求項１から３の何れか１項に記載の液晶表示装置の駆動方法において、
   対向電極を駆動する電位が対向電極の目的の電位付近に近づいてから、液晶パネルのデータ線を駆動し始めることを特徴とする
   液晶表示装置の駆動方法。
5. 請求項１から４の何れか１項に記載の液晶表示装置の駆動方法において、
   同一極性で液晶パネルのデータ線を駆動する場合、
   同一極性内のゲートドライバが、２画素目以降に書き込みを行なう為に出力されるゲートドライバ出力信号を、前の画素書き込みが行なわれている途中または同じタイミングでオンすることを特徴とする
   液晶表示装置の駆動方法。
6. 請求項５に記載の液晶表示装置の駆動方法であって、
   同一極性で液晶パネルのデータ線を駆動している間、液晶パネルの隣り合うラインのゲートラインを連続して駆動しないことと、
   １ライン以上間隔をあけたラインのゲートラインを駆動することと
   を備えること特徴とする
   液晶表示装置の駆動方法。
7. 画素を備える液晶パネルと、
   前記画素にデータ信号を供給するソースバスラインと、
   前記ソースバスラインに交差するように配置され、前記画素に走査信号を供給するデータバスラインと、
   前記画素の画素容量の対向電極に接続される対向電極ラインと、
   階調電圧を生成する階調電圧生成回路と、
   前記ソースバスラインを駆動するソースドライバと、
   前記ゲートバスラインを駆動するゲートドライバと、
   前記ソースバスラインを駆動するタイミングと前記ゲートバスラインを駆動するタイミングと前記対向電極ラインを駆動するタイミングを制御するための制御信号を生成するコントローラと
   を具備し、
   前記コントローラは、
   ２つ以上のゲートバスラインの組で前記対向電極の極性反転駆動を行なう場合に、
   同じ極性期間中は、複数の水平期間をまたがって、前記ソースバスラインを駆動するタイミングを制御する
   液晶表示装置。
8. 請求項７に記載の液晶表示装置において、
   前記ソースドライバ、または、前記階調電圧生成回路は、
   前記ソースバスラインを駆動する為のオペアンプ回路を備え、
   前記ソースドライバ、または、前記階調電圧生成回路は、
   前記コントローラから供給されるオペアンプ制御信号に応答して、前記データ信号を供給しない前記ソースバスラインに接続されている前記オペアンプ回路を、複数の水平期間をまたがって停止させる
   液晶表示装置。
9. 請求項８に記載の液晶表示装置において、
   前記液晶パネルは、
   前記ソースバスラインに接続される前記画素と、
   前記ソースバスラインに接続され、前記画素と異なる他の画素とを含み、
   前記画素にデータを書き込む第１書き込み動作と、前記他の画素にデータを書き込む第２書き込み動作とを同じ極性期間中に連続して行なう場合、
   前記ソースドライバ、または、前記階調電圧生成回路は、
   前記データ信号を供給する前記ソースバスラインに接続されている前記オペアンプ回路の動作を停止させることなく、
   前記データ信号を供給しない前記ソースバスラインに接続されている前記オペアンプ回路を、複数の水平期間をまたがって停止させる
   液晶表示装置。
10. 請求項９に記載の液晶表示装置において、
    前記ゲートバスラインは、
    第１ゲートバスラインと、
    前記第１ゲートバスラインと異なる第２ゲートバスラインと
    を含み、
    前記画素にデータを書き込む第１書き込み動作と、前記他の画素にデータを書き込む第２書き込み動作とを同じ極性期間中に場合、
    前記ゲートドライバは、
    前記画素に対し、前記第１書き込み動作を実行し、
    前記画素に対する書き込みが行なわれている途中、または、同じタイミングで、前記他の画素に対し、前記第２書き込み動作を実行する
    液晶表示装置。
11. 請求項１０に記載の液晶表示装置において、
    前記ゲートドライバは、
    同じ極性期間中に前記液晶パネルの前記ソースバスラインを駆動している間、
    前記液晶パネルの隣り合うゲートバスラインを連続して駆動せず、１ライン以上間隔をあけたゲートバスラインを駆動する
    液晶表示装置。
12. 請求項７から１１の何れか１項に記載の液晶表示装置において、
    前記コントローラは、
    前記対向電極ラインの電位が、前記対向電極の目標の電位に近づいた後、前記ソースドライバに前記ソースバスラインの駆動の開始を指示する
    液晶表示装置。
13. 請求項７から１２の何れか１項に記載した液晶表示装置が搭載された電子機器。

Images