JP2019057594A - 半導体素子 - Google Patents

Abstract

【課題】ＳｉＣの半導体素子を採用した半導体モジュールにおいて熱履歴に伴うはんだの凝集を抑制する。
【解決手段】半導体素子は、ＳｉＣ基板と、ＳｉＣ基板の上面に設けられた上面電極と、ＳｉＣ基板の下面に設けられた下面電極とを備える。下面電極の表面には、下面電極の中心を取り囲む閉じた経路に沿って、第１の突出部が断続的又は連続的に設けられている。
【選択図】図３

Description

本明細書が開示する技術は、ＳｉＣ（炭化シリコン）基板を有する半導体素子に関する。

特許文献１に、ＳｉＣ基板を有する半導体素子が開示されている。ＳｉＣは、ワイドバンドギャップを有しており、半導体素子の低いオン抵抗と高いオフ耐圧を両立し得る半導体材料として、その採用が拡大している。特許文献１に記載の半導体素子は、縦型の半導体素子であり、ＳｉＣ基板の上面に設けられた上面電極と、ＳｉＣ基板の下面に設けられた下面電極とをさらに備える。この種の半導体素子は、リードフレームやその他の導体とともにパッケージされ、半導体モジュールの内部に搭載される。

特開２０１０−２０５８２４号公報

半導体モジュール内では、半導体素子の下面電極が、リードフレームといった導体にはんだ付けされており、下面電極と当該導体との間にはんだの層が形成されている。このはんだの層について、本発明者らの研究によると、半導体素子に断続的な通電が行われ、半導体モジュール内で温度変動が繰り返されると、はんだが下面電極の中心に向けて凝集していくことが確認された。この現象は、ＳｉＣ基板を有する半導体素子が採用され、従来よりも高温域での使用が可能となった結果、初めて観測されたものである。このようなはんだの凝集が進行していくと、半導体素子は凸状に湾曲していくことになり、半導体素子が意図しないダメージを受けるおそれが生じる。

従って、本明細書では、上述したはんだの凝集を抑制し得る技術を提供する。

上記の課題を解決するために、本明細書は半導体素子を開示する。この半導体素子は、ＳｉＣ基板と、ＳｉＣ基板の上面に設けられた上面電極と、ＳｉＣ基板の下面に設けられた下面電極とを備える。下面電極の表面には、下面電極の中心を取り囲む閉じた経路に沿って、第１の突出部が断続的又は連続的に設けられている。

ここでいう下面電極の中心とは、半導体素子を平面視したときの下面電極の中心を意味する。例えば、下面電極がＳｉＣ基板の下面の全体に亘って設けられている場合、下面電極の中心は半導体素子の中心に一致する。また、閉じた経路とは、例えば、円、長円、楕円又はその他の閉曲線や、四角形、六角形又はその他の多角形等が挙げられる。閉じた経路は、曲線のみで構成されてもよいし、直線のみで構成されてもよいし、曲線と直線との組み合わせによって構成されてもよい。

上記した半導体素子では、下面電極の表面に第１の突出部が設けられており、はんだの移動が物理的に抑制される。特に、第１の突出部は、下面電極の中心を取り囲む閉じた経路に沿って設けられているので、はんだが下面電極の中心に向けて凝集するような挙動が効果的に抑制される。

実施例の半導体素子１０の平面図。 図１中のＩＩ−ＩＩ線における断面図。 実施例の半導体素子１０の底面図。 図３中のＩＶ部を拡大して示す図。 実施例の半導体素子１０を採用した半導体モジュール５０の構成を模式的に示す断面図。 半導体モジュール５０に突出部２６を有さない半導体素子１０Ｘが採用された場合にはんだ層５９で発生するはんだの凝集を説明する図。 他の実施例の半導体装置１１０を示す平面図。 図７中のＶＩＩＩ−ＶＩＩＩ線における断面図。 他の実施例の半導体装置２１０を示す平面図。 図９中のＸ−Ｘ線における断面図。 他の実施例の半導体装置２１０を示す平面図。 図１１中のＸＩＩ−ＸＩＩ線における断面図。 半導体装置１０の製造方法の第１の例を説明する図。 半導体装置１０の製造方法の第２の例を説明する図。 半導体装置１０の製造方法の第３の例を説明する図。 半導体装置４１０の製造方法の第４の例を説明する図。

本技術の一実施形態では、前記した閉じた経路が円であるとよい。即ち、第１の突出部が、下面電極の中心を取り囲む円に沿って、連続的又は断続的に設けられているとよい。この場合、特に限定されないが、円の中心が下面電極の中心に一致してもよい。このような構成によると、はんだの凝集する挙動を等方的に抑制することができる。一例ではあるが、第１の突出部を設ける位置（即ち、ここでは円の半径）は、半導体素子に生じ得る応力分布に応じて設計するとよい。但し、他の実施形態として、閉じた経路は、例えば下面電極の外形に合わせて、矩形又はそれに類似する形状であってもよい。

本技術の一実施形態では、第１の突出部の高さが、下面電極の厚みよりも大きくてもよい。この場合、ＳｉＣ基板の下面が突出部内へ突出しているとよい。即ち、突出部が、下面電極だけでなく、ＳｉＣ基板によって構成されているとよい。このような構成によると、第１の突出部を比較的に高く形成することができるので、はんだの凝集をより効果的に抑制することができる。但し、他の実施形態のとして、第１の突出部が下面電極のみによって構成され、ＳｉＣ基板の下面が完全に平坦であってもよい。

本技術の一実施形態では、下面電極の表面に、前記の閉じた経路を取り囲む第２の閉じた経路に沿って、第２の突出部が断続的又は連続的に設けられていてもよい。このような構成によると、二重に設けられた二つの突出部によって、はんだの凝集をより効果的に抑制することができる。他の実施形態として、下面電極の表面には、三以上の突出部が多重に設けられてもよい。一例ではあるが、複数の突出部を設ける場合、そのうちの一つの突出部を、半導体素子に生じる応力が最も集中する位置に合わせて配置するとよい。

上記した実施形態では、第２の突出部の高さが、第１の突出部の高さと異なってもよい。これらの突出部の高さについても、例えば予測されるはんだの挙動や、半導体素子に生じ得る応力分布に応じて設計するとよく、それによってはんだの凝集を効果的に抑制することができる。

図面を参照して、実施例の半導体素子１０について説明する。図１−図４に示すように、半導体素子１０は、ＳｉＣ基板１２と、ＳｉＣ基板１２の上面１２ａに設けられた上面電極１４と、ＳｉＣ基板１２の下面１２ｂに設けられた下面電極２０とを備える。半導体素子１０は、いわゆるパワー半導体素子であり、ＳｉＣ基板１２の内部に例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といったスイッチング素子の構造が形成されている。なお、ＳｉＣ基板１２の内部には、スイッチング素子の構造に加えて、又は代えて、ｐｎ接合型ダイオードやショットキーバリアダイオードといったダイオードの構造が形成されていてもよい。ＳｉＣ基板１２の内部構造については特に限定されない。

上面電極１４及び下面電極２０は、例えば金属材料といった導体で構成されている。上面電極１４は、ＳｉＣ基板１２の上面１２ａにオーミック接触しており、下面電極２０は、ＳｉＣ基板１２の下面１２ｂにオーミック接触している。上面電極１４及び下面電極２０の具体的な構成は特に限定されない。上面電極１４及び下面電極２０は、チタン、アルミニウム、ニッケル、金又はその他の金属材料や、それらの金属材料の少なくとも一つを含む合金を用いて構成することができる。一例ではあるが、本実施例における下面電極２０は、オーミック接触層２２と表面電極層２４とを含む多層構造を有している。

本実施例の半導体素子１０は、絶縁膜１６と保護膜１８とをさらに備える。絶縁膜１６と保護膜１８は、ＳｉＣ基板１２の上面１２ａ側に設けられている。絶縁膜１６は、酸化シリコンといった絶縁材料で構成されており、ＳｉＣ基板１２の周縁に沿って枠状に延びている。保護膜１８は、エポキシ樹脂といった樹脂材料で構成されており、絶縁膜１６上に位置するとともに、ＳｉＣ基板１２の周縁に沿って枠状に延びている。なお、本技術の適用に関して絶縁膜１６及び保護膜１８は必ずしも必要とされない。

下面電極２０の表面２０ａには、突出部２６が設けられている。突出部２６は、下面電極２０の中心ＣＴを取り囲む円に沿って、連続的に延びている。ここでいう下面電極２０の中心ＣＴとは、半導体素子１０を平面視したときの下面電極２０の中心を意味する。一例ではあるが、本実施例の半導体素子１０では、下面電極２０がＳｉＣ基板１２の下面１２ｂの全体に亘って設けられているので、下面電極２０の中心ＣＴは半導体素子１０の中心に一致する。また、突出部２６が描く円の中心は、下面電極２０の中心ＣＴに一致している。

ここで、上記した突出部２６は、必ずしも円に沿って設けられる必要はない。他の実施形態として、突出部２６は、長円、楕円又はその他の閉曲線に沿って延びるように設けられてもよい。あるいは、突出部２６は、四角形、六角形又はその他の多角形に沿って延びるように設けられてもよい。これらの例示に限られず、突出部２６は、下面電極２０の中心ＣＴを取り囲む閉じた経路に沿って、断続的又は連続的に設けられていればよい。そして、この閉じた経路は、曲線のみで構成されてもよいし、直線のみで構成されてもよいし、曲線と直線との組み合わせによって構成されてもよい。これらの点については、後述する突出部１２６、１２８、２２６、２２８、３２６についても同様である。

図４に示すように、突出部２６の高さＨ２６は、下面電極２０の厚みＴ２０よりも大きい。従って、突出部２６の一部はＳｉＣ基板１２によって構成されており、ＳｉＣ基板１２の下面１２ｂが突出部２６内へ突出している。このような構成によると、下面電極２０の構成やその形成手順を複雑にすることなく、比較的に大きな高さＨ２６を有する突出部２６を下面電極２０の表面２０ａに形成することができる。但し、他の実施形態として、突出部２６は下面電極２０のみによって構成されてもよい。この場合、下面電極２０は、オーミック接触層２２と表面電極層２４に加えて、第３の構成要素をさらに有してもよい。この点については、後段において図１６を参照しながら詳細に説明する。

図５に示すように、本実施例の半導体素子１０は、リードフレーム５８やその他の導体５４、５６とともにパッケージされ、半導体モジュール５０の内部に搭載されることができる。図５に例示する半導体モジュール５０は、半導体素子１０を封止する封止体５２に加えて、上部導体プレート５４、導体スペーサ５６及びリードフレーム５８を備える。半導体素子１０は、リードフレーム５８上に配置されており、半導体素子１０の下面電極２０は、封止体５２の内部ではんだ層５５を介してリードフレーム５８に接合されている。リードフレーム５８は、封止体５２の下面５２ｂにおいて外部に露出している。これにより、リードフレーム５８は、半導体モジュール５０の電気回路の一部を構成するだけでなく、半導体素子１０の熱を外部へ放出する放熱板としても機能する。

半導体素子１０の上面電極１４には、導体スペーサ５６を介して上部導体プレート５４が接合されている。上部導体プレート５４と導体スペーサ５６との間、及び、導体スペーサ５６と半導体素子１０の上面電極１４との間は、それぞれはんだ層５７、５９を介して接合されている。上部導体プレート５４は、封止体５２の上面５２ａにおいて外部に露出している。これにより、上部導体プレート５４は、半導体モジュール５０の電気回路の一部を構成するだけでなく、半導体素子１０の熱を外部へ放出する放熱板としても機能する。従って、半導体モジュール５０は、封止体５２の上面５２ａ及び下面５２ｂに放熱板が露出する両面冷却構造を有する。但し、半導体素子１０は、両面冷却構造の半導体モジュール５０に限定されず、他の様々な構成を有する半導体モジュールにも採用されることができる。

半導体モジュール５０では、半導体素子１０へ断続的な通電が行われると、半導体モジュール５０の温度が繰り返し変動する。この温度変動に伴い、半導体モジュール５０の各構成要素は、それぞれ膨張と収縮とを繰り返す。このとき、半導体モジュール５０の各構成要素は、互いに異なる線膨張係数を有するので、半導体モジュール５０内に生じる応力分布は一様とならず、半導体素子１０にも局所的に高い応力が生じ得る。この点に関して、図６（Ａ）（Ｂ）に示すように、突出部２６を有さない半導体素子１０Ｘが採用されていると、半導体素子１０Ｘとリードフレーム５８との間のはんだ層５９において、はんだが下面電極２０の中心ＣＴに向けて凝集していくことが確認された。そして、このようなはんだの凝集が進行していくと、半導体素子１０Ｘは凸状に湾曲していくことになり（図６（Ｂ）参照）、半導体素子１０Ｘが意図しないダメージを受けるおそれが生じる。

上記の問題に対して、本実施例の半導体素子１０では、下面電極２０の表面２０ａに突出部２６が設けられており、上記したはんだの移動が物理的に抑制される。特に、突出部２６は、下面電極２０の中心ＣＴを取り囲む閉じた経路（ここでは、下面電極２０の中心ＣＴを中心とする円）に沿って設けられているので、はんだが下面電極２０の中心ＣＴに向けて凝集するような挙動が効果的に抑制される。これにより、半導体素子１０やはんだ層５９の意図しない変形が抑制され、半導体素子１０やはんだ層５９に生じる応力が緩和される。

突出部２６の具体的な位置や形状は特に限定されない。一例として、突出部２６を設ける位置（ここでは、突出部２６が描く円の半径）は、半導体素子１０に生じ得る応力分布に応じて設計するとよい。半導体素子１０に生じ得る応力分布は、実験又はシミュレーションによって求めることができ、その結果に応じて突出部２６を設計することによって、半導体素子１０やはんだ層５９に生じる応力を効果的に緩和することができる。

図７、図８は、他の実施例の半導体素子１１０を示す。この半導体素子１１０では、下面電極２０の表面２０ａに、第１の突出部１２６と第２の突出部１２８が設けられている。第１の突出部１２６は、下面電極２０の中心ＣＴを取り囲む円に沿って、連続的に延びている。第２の突出部１２８は、第１の突出部１２６を取り囲む円に沿って、連続的に延びている。一例ではあるが、第１の突出部１２６が描く円と、第２の突出部１２８が描く円は共に、その中心が下面電極２０の中心ＣＴに一致する。即ち、二つの突出部１２６、１２８は同心円を描くように設けられている。このように、複数の突出部１２６、１２８を多重に設けることによって、はんだの凝集をより効果的に抑制することができる。この場合、それらの突出部１２６、１２８のうちの一つを、半導体素子１１０に生じる応力が最も集中する位置に合わせて配置するとよい。

図９、図１０は、他の実施例の半導体素子２１０を示す。この半導体素子２１０でも同様に、下面電極２０の表面２０ａに、第１の突出部２２６と第２の突出部２２８が設けられている。但し、この半導体素子２１０では、図７、図８に示す半導体素子１１０と比較して、第１の突出部２２６の高さと第２の突出部２２８の高さが互いに相違している。このように、複数の突出部２２６、２２８の高さについても、例えば予測されるはんだの挙動や、半導体素子１０に生じ得る応力分布に応じて設計するとよく、それによってはんだの凝集を効果的に抑制することができる。

図１１、図１２は、他の実施例の半導体素子３１０を示す。この半導体素子３１０では、下面電極２０の表面２０ａに、突出部３２６が形成されている。この突出部３２６は、下面電極２０の中心ＣＴを取り囲む円に沿って断続的に延びており、この点において前出の突出部２６、１２６、１２８、３２６と相違している。このように、突出部３２６が断続的に形成されていても、はんだの凝集を有意に抑制することができる。なお、図７及び図８に示す半導体素子１１０や、図９及び図１０に示す半導体素子２１０においても、突出部２６、１２６、１２８、３２６の一部又は全部が、断続的に延びるように設けられてもよい。

次に、図１３−図１６を参照しながら、半導体素子１０の製造方法をいくつか例示する。但し、半導体素子１０の製造方法は、ここで例示されるものに限定されない。図１３を参照して、製造方法の第１の例について説明する。この製造方法では、図１３（Ａ）に示すように、先ずＳｉＣ基板１２を用意し、ＳｉＣ基板１２の上面１２ａに、絶縁膜１６、上面電極１４及び保護膜１８を形成する。ＳｉＣ基板１２の内部には、必要に応じて、スイッチング素子やダイオードの構造の一部又は全部を形成しておくとよい。その後、ＳｉＣ基板１２の下面１２ｂを機械加工（例えば研削）することにより、ＳｉＣ基板１２を所望の寸法まで薄くする。

次に、図１３（Ｂ）に示すように、突出部２６を設ける位置に合わせてマスク３０を形成することにより、ＳｉＣ基板１２の下面１２ｂを選択的にエッチングする。これにより、ＳｉＣ基板１２の下面１２ｂに、突出部２６ａが形成される。このエッチングは、例えばドライエッチングによって実施することができる。但し、エッチングの具体的な手法については特に限定されない。次に、図１３（Ｃ）に示すように、ＳｉＣ基板１２の下面１２ｂに、下面電極２０のオーミック接触層２２を形成する。オーミック接触層２２は、例えばスパッタリングによって形成することができる。但し、オーミック接触層２２を形成する具体的な手法は特に限定されない。

最後に、図１３（Ｄ）に示すように、オーミック接触層２２上に、下面電極２０の表面電極層２４を形成する。これにより、二層構造を有する下面電極２０が形成されるとともに、下面電極２０の表面２０ａに突出部２６が形成される。表面電極層２４についても、例えばスパッタリングによって形成することができるが、表面電極層２４を形成する具体的な手法は特に限定されない。このような製造方法によると、突出部２６の一部がＳｉＣ基板１２によって構成される。即ち、ＳｉＣ基板１２の下面１２ｂが突出部２６内へ突出し、突出部２６の高さＨ２６が下面電極２０の厚みＴ２０よりも大きくなる（図４参照）。なお、図１３に示した第１の例の製造方法は、図１−図４に示す半導体素子１０に限られず、図７及び図８に示す半導体素子１１０、図９及び図１０に示す半導体素子２１０、並びに、図１１及び図１２に示す半導体素子３１０のいずれにも採用することができる。

図１４を参照して、製造方法の第２の例を説明する。この製造方法では、図１４（Ａ）に示すように、先ずＳｉＣ基板１２を用意し、ＳｉＣ基板１２の上面１２ａに、絶縁膜１６、上面電極１４及び保護膜１８を形成する。ＳｉＣ基板１２の内部には、必要に応じて、スイッチング素子やダイオードの構造の一部又は全部を形成しておくとよい。その後、ＳｉＣ基板１２の下面１２ｂを機械加工（例えば研削）することにより、ＳｉＣ基板１２を所望の寸法まで薄くする。この段階でのＳｉＣ基板１２の厚みは、前述した製造方法における図１３（Ａ）の段階と比較して、突出部２６の高さＨ２６（図４参照）の分だけ薄くする。

次に、図１４（Ｂ）に示すように、突出部２６を設ける位置に合わせて、ＳｉＣ基板１２の下面１２ｂを選択的に（即ち、部分的に）エピタキシャル成長させる。これにより、ＳｉＣ基板１２の下面１２ｂに、突出部２６ａが形成される。次に、図１４（Ｃ）に示すように、ＳｉＣ基板１２の下面１２ｂにオーミック接触層２２を形成し、図１４（Ｄ）に示すように、オーミック接触層２２上に表面電極層２４を形成する。これにより、下面電極２０が形成される。これらの工程については、図１３（Ｃ）、（Ｄ）に示す工程と同様である。この製造方法によっても、突出部２６の一部はＳｉＣ基板１２によって構成される。即ち、ＳｉＣ基板１２の下面１２ｂが突出部２６内へ突出し、突出部２６の高さＨ２６が下面電極２０の厚みＴ２０よりも大きくなる（図４参照）。なお、図１４に示した第２の例の製造方法は、図１−図４に示す半導体素子１０に限られず、図７及び図８に示す半導体素子１１０、図９及び図１０に示す半導体素子２１０、並びに、図１１及び図１２に示す半導体素子３１０のいずれにも採用することができる。

図１５を参照して、製造方法の第３の例を説明する。この製造方法では、図１５（Ａ）に示すように、先ずＳｉＣ基板１２を用意し、ＳｉＣ基板１２の上面１２ａに、絶縁膜１６、上面電極１４及び保護膜１８を形成する。ＳｉＣ基板１２の内部には、必要に応じて、スイッチング素子やダイオードの構造の一部又は全部を形成しておくとよい。その後、ＳｉＣ基板１２の下面１２ｂを機械加工（例えば研削）するときに、突出部２６の位置及び形状に合わせたプロファイルを有する砥石３２を用いることによって、ＳｉＣ基板１２の下面１２ｂに突出部２６ａを形成する。これにより、ＳｉＣ基板１２の薄板化と突出部２６の形成とが同時に実施される。

次に、図１５（Ｂ）に示すように、ＳｉＣ基板１２の下面１２ｂにオーミック接触層２２を形成し、図１５（Ｃ）に示すように、オーミック接触層２２上に表面電極層２４を形成する。これにより、下面電極２０が形成される。これらの工程については、図１３（Ｃ）及び（Ｄ）に示す工程と同様である。この製造方法によっても、突出部２６の一部はＳｉＣ基板１２によって構成される。即ち、ＳｉＣ基板１２の下面１２ｂが突出部２６内へ突出し、突出部２６の高さＨ２６が下面電極２０の厚みＴ２０よりも大きくなる（図４参照）。なお、図１５に示した第３の例の製造方法は、図１−図４に示す半導体素子１０に限られず、図７及び図８に示す半導体素子１１０、並びに、図９及び図１０に示す半導体素子２１０のいずれにも採用することができる。また、図１５に示した第３の例の製造方法において、砥石３２によるＳｉＣ基板１２の薄板化（図１５（Ａ）参照）の後に、ＳｉＣ基板１２の突出部２６ａの一部を選択的にエッチングする工程を付加することで、図１１及び図１２に示す半導体素子３１０の製造を行うこともできる。

図１６を参照して、製造方法の第４の例を説明する。この製造方法では、図１６（Ａ）に示すように、先ずＳｉＣ基板１２を用意し、ＳｉＣ基板１２の上面１２ａに、絶縁膜１６、上面電極１４及び保護膜１８を形成する。ＳｉＣ基板１２の内部には、必要に応じて、スイッチング素子やダイオードの構造の一部又は全部を形成しておくとよい。その後、ＳｉＣ基板１２の下面１２ｂを機械加工（例えば研削）することにより、ＳｉＣ基板１２を所望の寸法まで薄くする。次に、図１６（Ｂ）に示すように、ＳｉＣ基板１２の下面１２ｂに、下面電極２０のオーミック接触層２２を形成する。この製造方法では、前述した他の製造方法と異なり、ＳｉＣ基板１２の平坦な下面１２ｂ上にオーミック接触層２２が形成される。

次に、図１６（Ｃ）に示すように、突出部４２６（図１６（Ｄ）参照）を設ける位置に合わせて、オーミック接触層２２上に突出電極４２５を形成する。即ち、突出電極４２５は、突出部２６と同様に、下面電極２０の中心ＣＴを取り囲む円（又は、その他の閉じた経路）に沿って、連続的に（又は断続的に）に形成される。突出電極４２５は、例えば金属といった導体で形成され、図１６（Ｄ）に示すように、完成後の半導体素子４１０では下面電極２０の一部を構成する。最後に、図１６（Ｄ）に示すように、オーミック接触層２２及び突出電極４２５上に、表面電極層２４を形成する。このように、第４の例の製造方法によると、突出部４２６が下面電極２０のみによって構成された半導体素子４１０を製造することができる。ＳｉＣ基板１２の下面１２ｂに突出部２６ａを設ける必要がないので、当該突出部２６ａの形成に起因するＳｉＣ基板１２へのダメージを避けることができる。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０、１１０、２１０、３１０、４１０：半導体素子
１０Ｘ：突出部を有さない半導体素子
１２：ＳｉＣ基板
１４：上面電極
２０：下面電極
２０ａ：下面電極の表面
２２：下面電極のオーミック接触層
２４：下面電極の表面電極層
２６、１２６、２２６、３２６、４２６：下面電極の突出部又は第１の突出部
２６ａ：ＳｉＣ基板の突出部
３０：マスク
３２：砥石
５０：半導体モジュール
５２：封止体
５４：上部導体プレート
５５、５７、５９：はんだ層
５６：導体スペーサ
５８：リードフレーム
１２８、２２８：下面電極の第２の突出部
４２５：下面電極の突出電極

Claims (6)

1. ＳｉＣ基板と、
   前記ＳｉＣ基板の上面に設けられた上面電極と、
   前記ＳｉＣ基板の下面に設けられた下面電極と、
   を備え、
   前記下面電極の表面には、前記下面電極の中心を取り囲む閉じた経路に沿って、第１の突出部が断続的又は連続的に設けられている、
   半導体素子。
2. 前記閉じた経路は円である、請求項１に記載の半導体素子。
3. 前記円の中心は、前記下面電極の前記中心に一致する、請求項２に記載の半導体素子。
4. 前記第１の突出部の高さは、前記下面電極の厚みよりも大きく、
   前記ＳｉＣ基板の前記下面が、前記第１の突出部内へ突出している、請求項１から３のいずれか一項に記載の半導体素子。
5. 前記下面電極の前記表面には、前記閉じた経路を取り囲む第２の閉じた経路に沿って、第２の突出部が断続的又は連続的に設けられている、請求項１から４のいずれか一項に記載の半導体素子。
6. 前記第２の突出部の高さは、前記第１の突出部の高さと異なる、請求項５に記載の半導体素子。

Images