JP2019041510A - Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに電子機器 - Google Patents

Abstract

【課題】ノイズ対策の機能を提供する。【解決手段】オン状態ＴＯＮにおいて、スイッチングトランジスタＭ１をオン、整流トランジスタＭ２をオフする。オン状態ＴＯＮにおいて所定時間が経過すると、または、コイル電流が所定のピーク値に達すると、オフ状態ＴＯＦＦ１に遷移する。オフ状態ＴＯＦＦ１において、スイッチングトランジスタＭ１をオフ、整流トランジスタＭ２をオンする。オフ状態ＴＯＦＦ１において、インダクタに流れるコイル電流ＩＬのゼロクロスをトリガーとしてハイインピーダンス状態ＴＨｉＺに遷移する。タイマーが、サイクル毎に可変時間ＴＶＡＲを計測し、タイマーのタイムアップをトリガーとしてオフ状態ＴＯＦＦ２に遷移する。ＤＣ／ＤＣコンバータの出力電圧ＶＯＵＴに応じたフィードバック電圧が下側しきい値電圧まで低下するとオン状態ＴＯＮに遷移する。【選択図】図５

Description

本発明は、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）に関する。

スマートフォン、タブレット端末、デジタルカメラやラップトップコンピュータをはじめとする電子機器は、ＤＣ／ＤＣコンバータを備える。図１は、一般的なＤＣ／ＤＣコンバータの回路図である。図１のＤＣ／ＤＣコンバータ１００Ｒは、降圧コンバータ（Ｂｕｃｋコンバータ）であり、出力回路１０２および制御回路２００Ｒを備える。出力回路１０２は、スイッチングトランジスタＭ_１、整流トランジスタＭ_２、インダクタＬ_１、出力キャパシタＣ_１を備える。

制御回路２００Ｒは、パルス変調器２０２およびドライバ２０４を備える。パルス変調器２０２は、ＤＣ／ＤＣコンバータ１００Ｒの出力電圧Ｖ_ＯＵＴに応じた検出信号Ｖ_Ｓを受け、検出信号Ｖ_Ｓが目標値に近づくように、デューティ比（パルス幅）が調節される制御信号Ｓ_１を生成する。ドライバ２０４は、制御信号Ｓ_１にもとづいて出力回路１０２のスイッチングトランジスタＭ_１および整流トランジスタＭ_２を駆動する。

出力電流Ｉ_ＯＵＴがある程度大きな重負荷状態では、ＤＣ／ＤＣコンバータ１００Ｒは電流連続モード（ＣＣＭ：Continuous Current Mode）で動作する。電流連続モードにおいては、パルス変調器２０２は、ＰＷＭモードとなり、ＰＷＭ制御によって制御信号Ｓ_１を生成する。

出力電流Ｉ_ＯＵＴが小さくなる軽負荷状態では、ＤＣ／ＤＣコンバータ１００Ｒは、電流不連続モード（ＤＣＭ：Discontinuous Current Mode）で動作する。軽負荷状態では、パルス変調器２０２は、ＰＷＭモードとは異なるモード（ＰＦＭモードと称する）となり、ＰＦＭ制御によって制御信号Ｓ_１を生成する。

図２は、ＰＦＭモードにおけるＤＣ／ＤＣコンバータ１００Ｒの動作波形図である。図２には、コイル電流Ｉ_Ｌ、スイッチングトランジスタＭ_１、整流トランジスタＭ_２の状態、および出力電圧Ｖ_ＯＵＴが示される。ＰＦＭモードは、オン状態Ｔ_ＯＮ，オフ状態Ｔ_ＯＦＦおよびハイインピーダンス状態Ｔ_ＨｉＺを含む。オン状態Ｔ_ＯＮでは、スイッチングトランジスタＭ_１がオン、整流トランジスタＭ_２がオフとなり、インダクタＬ_１の両端間に、電圧（Ｖ_ＩＮ−Ｖ_ＯＵＴ）が印加される。オン状態Ｔ_ＯＮにおいて、コイル電流Ｉ_Ｌは、傾き（Ｖ_ＩＮ−Ｖ_ＯＵＴ）／Ｌで増加する。

時刻ｔ_１にコイル電流Ｉ_Ｌが所定のピーク値に達すると、あるいは所定のオン時間が経過すると、オフ状態Ｔ_ＯＦＦに遷移する。オフ状態Ｔ_ＯＦＦでは、スイッチングトランジスタＭ_１がオフ、整流トランジスタＭ_２がオンとなり、インダクタＬ_１の両端間に、電圧−Ｖ_ＯＵＴが印加される。オフ状態Ｔ_ＯＦＦにおいて、コイル電流Ｉ_Ｌは、傾き（−Ｖ_ＯＵＴ）／Ｌで減少する。

時刻ｔ_２にコイル電流Ｉ_Ｌがゼロまで低下すると、ハイインピーダンス状態Ｔ_ＨｉＺに遷移する。ハイインピーダンス状態Ｔ_ＨｉＺでは、スイッチングトランジスタＭ_１、整流トランジスタＭ_２が両方オフとなり、インダクタＬ_１の一端がハイインピーダンスとなり、コイル電流Ｉ_Ｌはゼロを維持する。コイル電流Ｉ_Ｌがゼロの状態では、出力キャパシタＣ_１が負荷電流Ｉ_ＯＵＴによって放電され、出力電圧Ｖ_ＯＵＴが低下していく。そして時刻ｔ_３に出力電圧Ｖ_ＯＵＴがその目標値を規定する電圧Ｖ_{ＯＵＴ（ＲＥＦ）}まで低下すると、オン状態Ｔ_ＯＮに戻る。

特開２００５−３０４２９５号公報 特開２０１５−８９３２５号公報 特開２０１５−２１６７１２号公報

ＰＦＭモードでは、負荷電流Ｉ_ＯＵＴが小さいほど、ハイインピーダンス状態Ｔ_ＨｉＺにおける出力電圧Ｖ_ＯＵＴの低下速度が遅くなるため、ハイインピーダンス状態Ｔ_ＨｉＺの長さが長くなる。すなわち負荷電流Ｉ_ＯＵＴが小さいほど、スイッチング周波数ｆ_ＳＷが低くなり、スイッチング損失が低減され、効率を高めることができる。

ＰＦＭモードでは、効率改善と引き替えに、ノイズの問題が発生する。具体的には、スイッチング周波数ｆ_ＳＷが可聴帯域に入ると、音響ノイズが発生する場合がある。特に出力キャパシタＣ_１にセラミックコンデンサを用いると、セラミックコンデンサの音鳴きが問題となる。

なおこれらの問題は、降圧型のみでなく、昇圧型、昇降圧型等、トポロジーの異なるスイッチング電源においても生じうる。またここで説明した課題を、当業者における一般的な認識として把握してはならず、本発明者が独自に認識したものである。

本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズ対策の機能を提供可能なＤＣ／ＤＣコンバータおよびその制御回路の提供にある。

本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、（i）オン状態において、スイッチングトランジスタをオン、整流トランジスタをオフし、（ii）オフ状態において、スイッチングトランジスタをオフ、整流トランジスタをオンし、（iii）ハイインピーダンス状態において、スイッチングトランジスタをオフ、整流トランジスタをオフするように構成されたドライバと、オン状態、オフ状態、ハイインピーダンス状態を制御するスイッチングコントローラと、を備える。スイッチングコントローラは、オン状態において所定条件を満たすとオフ状態に遷移するステップと、オフ状態において、インダクタに流れるコイル電流のゼロクロスをトリガーとしてハイインピーダンス状態に遷移するステップと、サイクル毎に可変時間を計測し、タイムアップをトリガーとしてオフ状態に遷移するステップと、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧が下側しきい値電圧まで低下するとオン状態に遷移するステップと、を繰り返すように構成される。

この態様によると、ＤＣ／ＤＣコンバータのスイッチング周波数を、可変時間に応じて制御することができ、ノイズ対策の機能を提供できる。

特に、可変時間を経時的に変化させることにより、スペクトラム拡散が可能となり、特定の周波数のノイズのピークを抑制できる。

スイッチングコントローラは、オフ状態への遷移の条件を満たすと、オフ信号をアサートするオフ信号生成回路と、コイル電流のゼロクロスを検出すると、ゼロクロス検出信号をアサートするゼロクロス検出回路と、時間を測定し、可変時間が経過すると、タイマー信号をアサートするタイマーと、タイマーが測定すべき可変時間を変化させる周波数コントローラと、フィードバック電圧が下側しきい値電圧まで低下するとオン信号をアサートするボトム検出回路と、オフ信号のアサートに応答してオフ状態に遷移し、ゼロクロス検出信号のアサートに応答してハイインピーダンス状態に遷移し、タイマー信号のアサートに応答してオフ状態に遷移し、オン信号のアサートに応答してオン状態に遷移するロジック回路と、を備えてもよい。

タイマーは、フリーランで、可変時間の測定を繰り返してもよい。

タイマーは、ハイインピーダンス状態への遷移をトリガーとして時間測定を開始してもよい。タイマーは、オフ状態の遷移またはオフ状態への遷移をトリガーとして時間測定を開始してもよい。

可変時間は、ＤＣ／ＤＣコンバータのスイッチング周波数の周期波形が、上下非対称となるように、変動してもよい。

スイッチング周波数の周期波形の時間平均値は、周期波形のピーク周波数とボトム周波数の中点周波数より低くてもよい。これにより、低いスイッチング周波数で動作する期間の方が相対的に長くなるため、効率を高めることができる。

スイッチング周波数の周期波形は、高い周波数領域において、相対的に直線的に変化し、低い周波数領域において、相対的に曲線的に変化してもよい。

スイッチング周波数の周期波形は、高い周波数領域において、相対的に大きい傾きで変化し、低い周波数領域において、相対的に小さい傾きで変化してもよい。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣ（Integrated Circuit）として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、少なくとも、インダクタまたはトランス、およびスイッチングトランジスタ、整流トランジスタ、出力キャパシタを有する出力回路と、上述のいずれかの制御回路と、を備えてもよい。

本発明の別の態様は、電子機器に関する。電子機器は、上述のＤＣ／ＤＣコンバータを備えてもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ノイズ対策の機能を提供できる。

一般的なＤＣ／ＤＣコンバータの回路図である。 ＰＦＭモードにおけるＤＣ／ＤＣコンバータの動作波形図である。 実施の形態に係るＤＣ／ＤＣコンバータのブロック図である。 軽負荷状態におけるスイッチングコントローラの動作のフローチャートである。 図３のＤＣ／ＤＣコンバータの動作波形図である。 一実施例に係るスイッチング周波数ｆ_ＳＷの波形を示す図である。 図６のスイッチング周波数ｆ_ＳＷに対応する、出力電圧Ｖ_ＯＵＴの時間波形、およびそのスペクトルを示す図である。 一実施例に係るスイッチング周波数ｆ_ＳＷの波形を示す図である。 図８のスイッチング周波数ｆ_ＳＷに対応する、出力電圧Ｖ_ＯＵＴの時間波形、およびそのスペクトルを示す図である。 スイッチング周波数ｆ_ＳＷの周期波形を、図６の三角波、図８の非対称波とした場合のＤＣ／ＤＣコンバータの効率を示す図である。 一実施例に係る制御回路の回路図である。 実施の形態に係るＤＣ／ＤＣコンバータを用いた電子機器の一例を示す図である。 第１変形例に係るＤＣ／ＤＣコンバータの動作波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

図３は、実施の形態に係るＤＣ／ＤＣコンバータ１００のブロック図である。ＤＣ／ＤＣコンバータ１００は、降圧コンバータであり、入力ライン１０４に供給される入力電圧Ｖ_ＩＮを降圧し、出力ライン１０６に接続される負荷（不図示）に、所定の目標レベルに安定化された出力電圧Ｖ_ＯＵＴを供給する。

ＤＣ／ＤＣコンバータ１００は、出力回路１０２および制御回路２００を備える。出力回路１０２は、スイッチングトランジスタＭ_１、整流トランジスタＭ_２、インダクタＬ_１、出力キャパシタＣ_１を備える。出力回路１０２のトポロジーは、一般的な降圧ＤＣ／ＤＣコンバータのそれであるため説明を省略する。

制御回路２００は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。本実施の形態では、スイッチングトランジスタＭ_１および整流トランジスタＭ_２が制御回路２００に集積化されるがその限りでなく、それらは外付けのディスクリート部品であってもよい。

制御回路２００の入力（ＶＩＮ）端子は、入力ライン１０４と接続され、入力電圧Ｖ_ＩＮが供給される。出力（ＬＸ）端子は、インダクタＬ_１の一端と接続される。接地（ＧＮＤ）端子は接地される。フィードバック（ＦＢ）端子には、出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢが入力される。フィードバック電圧Ｖ_ＦＢは、抵抗Ｒ_１，Ｒ_２を含む分圧回路によって生成される。分圧回路を省略し、出力電圧Ｖ_ＯＵＴをフィードバック電圧Ｖ_ＦＢとしてもよい。

制御回路２００は、フィードバックされた出力電圧Ｖ_ＦＢが目標レベルに近づくように、スイッチングトランジスタＭ_１および整流トランジスタＭ_２のスイッチングを制御する。

制御回路２００は、図１を参照して説明したように、重負荷状態と、軽負荷状態とで異なる動作モードで動作する。重負荷状態の動作については、（i）ＰＷＭ制御、（ii）ヒステリシス制御、ボトム検出オン時間固定制御、アッパー検出オフ時間固定制御などのリップル制御など、公知技術を用いればよいためその説明は省略する。

制御回路２００は、ドライバ２１０およびスイッチングコントローラ２２０を備える。ドライバ２１０は、スイッチングトランジスタＭ_１および整流トランジスタＭ_２を含むスイッチング回路２０６を、オン状態、オフ状態、ハイインピーダンス状態の３状態で駆動可能に構成される。
（i）オン状態Ｔ_ＯＮ
スイッチングトランジスタＭ_１： ＯＮ
整流トランジスタＭ_２： ＯＦＦ
（ii）オフ状態Ｔ_ＯＦＦ
スイッチングトランジスタＭ_１： ＯＦＦ
整流トランジスタＭ_２： ＯＮ
（iii）ハイインピーダンス状態Ｔ_ＨｉＺ
スイッチングトランジスタＭ_１： ＯＦＦ
整流トランジスタＭ_２： ＯＦＦ

スイッチングコントローラ２２０は、軽負荷状態において、フィードバック電圧Ｖ_ＦＢおよびコイル電流Ｉ_Ｌにもとづいて、オン状態、オフ状態、ハイインピーダンス状態の３状態を制御し、ドライバ２１０に状態を指示する制御信号Ｓ_ＣＮＴを供給する。

図４は、軽負荷状態におけるスイッチングコントローラ２２０の動作のフローチャートである。

はじめにオン状態Ｔ_ＯＮにセットされる（Ｓ１００）。オン状態Ｔ_ＯＮにおいて所定条件を満たすと（Ｓ１０２のＹ）、１回目のオフ状態Ｔ_ＯＦＦ１に遷移する（Ｓ１０４）。一実施例において所定条件は、所定時間の経過である。また一実施例において所定条件は、インダクタＬ_１に流れるコイル電流Ｉ_Ｌが所定のピーク値に達したことであってもよい。

オフ状態Ｔ_ＯＦＦにおいて、インダクタＬ_１に流れるコイル電流Ｉ_Ｌのゼロクロスを検出すると（Ｓ１０６のＹ）、ハイインピーダンス状態Ｔ_ＨｉＺに遷移する（Ｓ１０８）。

サイクル毎に可変時間Ｔ_ＶＡＲを計測し、タイムアップをトリガーとして（Ｓ１１０のＹ）、２回目のオフ状態Ｔ_ＯＦＦ２に遷移する（Ｓ１１２）。可変時間Ｔ_ＶＡＲは、スイッチングサイクルごと、あるいは複数のスイッチングサイクルを単位として変化させてもよい。

フィードバック電圧Ｖ_ＦＢが下側しきい値電圧Ｖ_{ＢＯＴＴＯＭ}まで低下すると（Ｓ１１４）、オン状態Ｔ_ＯＮに戻る（Ｓ１００）。なお、ハイインピーダンス状態Ｔ_ＨｉＺ（Ｓ１０８）において、可変時間Ｔ_ＶＡＲの経過より前に、フィードバック電圧Ｖ_ＦＢがしきい値電圧Ｖ_{ＢＯＴＴＯＭ}まで低下すると、直ちにオン状態Ｔ_ＯＮ（Ｓ１００）に戻ってもよい。

以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。図５は、図３のＤＣ／ＤＣコンバータ１００の動作波形図である。

時刻ｔ_０に、オン状態Ｔ_ＯＮにセットされる。オン状態Ｔ_ＯＮにおいて、所定条件が成立するとオフ状態Ｔ_ＯＦＦ１に遷移する（時刻ｔ_１）。オフ状態Ｔ_ＯＦＦ１においてコイル電流Ｉ_Ｌが減少していく。時刻ｔ_２にコイル電流Ｉ_Ｌがゼロクロスすると、ハイインピーダンス状態Ｔ_ＨｉＺとなる。この間、タイマーによって、可変時間Ｔ_ＶＡＲが測定されている。そして時刻ｔ_３にタイマーが可変時間Ｔ_ＶＡＲの測定を完了（タイムアップ）すると、２回目のオフ状態Ｔ_ＯＦＦ２に遷移する。

この例では、タイマーは、フリーランであり、１サイクルの可変時間Ｔ_ＶＡＲ１が完了すると、直ちに次のサイクルの可変時間Ｔ_ＶＡＲ２の測定を開始する。

２回目のオフ状態Ｔ_ＯＦＦ２では、負のコイル電流Ｉ_Ｌが流れる。この負のコイル電流Ｉ_Ｌによって出力キャパシタＣ_１が放電され、出力電圧Ｖ_ＯＵＴが低下する。そして時刻ｔ_４にフィードバック電圧Ｖ_ＦＢがボトム電圧Ｖ_{ＢＯＴＴＯＭ}まで低下すると、言い換えると出力電圧Ｖ_ＯＵＴが基準電圧Ｖ_{ＯＵＴ（ＲＥＦ）}まで低下すると、オン状態Ｔ_ＯＮに戻る。ＤＣ／ＤＣコンバータ１００は軽負荷状態において、この動作を繰り返す。

このＤＣ／ＤＣコンバータ１００では、軽負荷状態におけるスイッチング周波数ｆ_ＳＷは、ｆ_ＳＷ＝１／Ｔ_ＶＡＲとなる。したがって、図２の動作波形図と比較して、スイッチング周波数ｆ_ＳＷを、可変時間Ｔ_ＶＡＲに応じて制御することができる。

好ましくは可変時間Ｔ_ＶＡＲを時間的に変動させて、スイッチング周波数ｆ_ＳＷを時間とともに変化（変調）させるとよい。可変時間Ｔ_ＶＡＲの制御の容易性（ハードウェアの簡素化）を考慮すると、スイッチング周波数ｆ_ＳＷは周期的を変動させるとよい。

図６は、一実施例に係るスイッチング周波数ｆ_ＳＷの波形を示す図である。この実施例では、スイッチング周波数ｆ_ＳＷは、周期的な三角波である。三角波の周期は、１ｋＨｚ以下、たとえば５０〜２００Ｈｚ程度としてもよい。この例では１００Ｈｚである。

スイッチング周波数ｆ_ＳＷの変動範囲は、可聴帯域（２０〜２０ｋＨｚ）とオーバーラップさせてもよい。この例では、スイッチング周波数ｆ_ＳＷは、１ｋＨｚをボトム、２５ｋＨｚをピークとして変動し、したがって可変時間Ｔ_ＶＡＲは、スイッチング周波数ｆ_ＳＷが、図６のような目標波形となるように、４０μｓ〜１ｍｓの範囲で、サイクル毎に変化する。

なお、三角波に代えて、鋸波や、台形波、正弦波を用いてもよい。

図７は、図６のスイッチング周波数ｆ_ＳＷに対応する、出力電圧Ｖ_ＯＵＴの時間波形、およびそのスペクトルを示す図である。スペクトルは、出力電圧Ｖ_ＯＵＴを高速フーリエ変換することにより生成したものである。スイッチング周波数ｆ_ＳＷを、２０ｋＨｚより低いオーディオ帯域で変化させることにより、２０ｋＨｚ以上の周波数で固定した場合に比べて、効率を改善できる。

スイッチング周波数ｆ_ＳＷの変調の結果、出力電圧Ｖ_ＯＵＴのスペクトル成分は、オーディオ帯域を含むこととなるが、そのスペクトルが拡散されており、単位帯域あたりのエネルギーは小さいため、出力キャパシタＣ_１の音鳴きも抑制できる。

図８は、一実施例に係るスイッチング周波数ｆ_ＳＷの波形を示す図である。この実施例では、スイッチング周波数ｆ_ＳＷの周期波形が、上下非対称である。具体的には、スイッチング周波数ｆ_ＳＷの周期波形の時間平均値ｆ_ＡＶＥは、周期波形の最高周波数ｆ_ＭＡＸ（２５ｋＨｚ）と最低周波数ｆ_ＭＩＮの中点周波数ｆ_ＭＩＤ（１３ｋＨｚ）より低くなるように規定される。

スイッチング周波数ｆ_ＳＷの周期波形は、高い周波数領域において、相対的に直線的に変化し、低い周波数領域において、相対的に曲線的に変化する。別の観点から見ると、スイッチング周波数ｆ_ＳＷの周期波形は、高い周波数領域において、相対的に大きい傾きで変化し、低い周波数領域において、相対的に小さい傾きで変化する。

図９は、図８のスイッチング周波数ｆ_ＳＷに対応する、出力電圧Ｖ_ＯＵＴの時間波形、およびそのスペクトルを示す図である。この場合も、スイッチング周波数を２０ｋＨｚ以上で固定した場合に比べて効率を改善できる。またスペクトラム拡散により、出力キャパシタＣ_１の音鳴きも抑制できる。

図１０は、スイッチング周波数ｆ_ＳＷの周期波形を、図６の三角波、図８の非対称波とした場合のＤＣ／ＤＣコンバータの効率を示す図である。図８の非対称波を用いた場合、図６の三角波に比べて実効的なスイッチング周波数ｆ_ＳＷが低下するため、さらに効率を改善することができる。

本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。

続いて、制御回路２００の具体的な構成例を説明する。図１１は、一実施例に係る制御回路２００の回路図である。スイッチングコントローラ２２０は、オフ信号生成回路２２２、ゼロクロス検出回路２２４、タイマー２２６、周波数コントローラ２２８、ボトム検出回路２３０、ロジック回路２３２を含む。

オフ信号生成回路２２２は、オン状態Ｔ_ＯＮにおいて、次のオフ状態Ｔ_ＯＦＦ１への遷移の条件を満たすと、オフ信号Ｓ_ＯＦＦをアサート（たとえばハイレベル）する。所定条件を、所定時間の経過とする場合、オフ信号生成回路２２２はタイマー回路で構成できる。

所定条件を、コイル電流Ｉ_{Ｌ（ＯＮ）}がピーク電流に達したこととしてもよい。この場合、オフ信号生成回路２２２は、スイッチングトランジスタＭ_１を経由してインダクタＬ_１に流れる電流Ｉ_{Ｌ（ＯＮ）}に応じた電流検出信号を生成する電流検出回路と、電流検出信号を、ピーク電流に相当するしきい値と比較するコンパレータと、で構成してもよい。電流検出の方法は特に限定されず、たとえばスイッチングトランジスタＭ_１の電圧降下（ＬＸ端子の電圧）にもとづいて、電流を検出してもよい。

ゼロクロス検出回路２２４は、オフ状態Ｔ_ＯＦＦ１において、整流トランジスタＭ_２を経由してインダクタＬ_１に流れるコイル電流Ｉ_{Ｌ（ＯＦＦ）}のゼロクロスを検出すると、ゼロクロス検出信号Ｓ_{ＺＥＲＯＤＥＴ}をアサートする。コイル電流Ｉ_{Ｌ（ＯＦＦ）}のゼロクロスは、コイル電流Ｉ_{Ｌ（ＯＦＦ）}がゼロまたはその近傍のしきい値と交差する点であり、コイル電流Ｉ_{Ｌ（ＯＦＦ）}の極性が反転する点であってもよい。

タイマー２２６は、時間を測定し、可変時間Ｔ_ＶＡＲが経過すると、タイマー信号Ｓ_{ＴＩＭＥＲ}をアサートする。タイマー２２６はフリーラン動作を行ってもよい。

周波数コントローラ２２８は、タイマー２２６が測定すべき可変時間Ｔ_ＶＡＲを、サイクルごとに変化させる。可変時間Ｔ_ＶＡＲの時間波形は、スイッチング周波数ｆ_ＳＷの波形から求めることができる。

ボトム検出回路２３０は、フィードバック電圧Ｖ_ＦＢが下側しきい値電圧Ｖ_{ＢＯＴＴＯＭ}まで低下するとオン信号Ｓ_ＯＮをアサートする。

ロジック回路２３２は、オフ信号Ｓ_ＯＦＦのアサートに応答してオフ状態Ｔ_ＯＦＦ１に遷移する。またゼロクロス検出信号Ｓ_{ＺＥＲＯＤＥＴ}のアサートに応答してハイインピーダンス状態Ｔ_ＨｉＺに遷移する。またタイマー信号Ｓ_{ＴＩＭＥＲ}のアサートに応答してオフ状態Ｔ_ＯＦＦ２に遷移する。またオン信号Ｓ_ＯＮのアサートに応答してオン状態Ｔ_ＯＮに遷移する。

（用途）
続いて、ＤＣ／ＤＣコンバータ１００の用途を説明する。図１２は、実施の形態に係るＤＣ／ＤＣコンバータ１００を用いた電子機器７００の一例を示す図である。電子機器７００は、たとえば、スマートフォン、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、タブレット端末、ポータブルオーディオプレイヤなどの電池駆動型デバイスである。電子機器７００は、筐体７０２、電池７０４、マイクロプロセッサ７０６およびＤＣ／ＤＣコンバータ１００を備える。ＤＣ／ＤＣコンバータ１００は、その入力ライン１０４に電池７０４からの電池電圧Ｖ_ＢＡＴ（＝Ｖ_ＩＮ）を受け、出力ライン１０６に接続されるマイクロプロセッサ７０６に、出力電圧Ｖ_ＯＵＴを供給する。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
図１３は、第１変形例に係るＤＣ／ＤＣコンバータ１００の動作波形図である。この変形例において、可変時間Ｔ_ＶＡＲは、ＤＣ／ＤＣコンバータ１００のスイッチングと同期制御される。すなわちタイマーはフリーランせず、スイッチングトランジスタＭ_１や整流トランジスタＭ_２のターンオン（もしくはターンオフ）と同期して、カウントを開始する。同期させることにより、回路動作を安定させることができる。

一変形例において、整流トランジスタＭ_２のターンオフ、すなわちハイインピーダンス状態Ｔ_ＨｉＺへの遷移をトリガーとして可変時間Ｔ_ＶＡＲ’の測定を開始してもよい。この場合、図１１のタイマー２２６は、ゼロクロス検出信号Ｓ_{ＺＥＲＯＤＥＴ}のアサートをトリガーとして計時を開始してもよい。

一変形例において、整流トランジスタＭ_２のターンオン、すなわちオフ状態Ｔ_ＯＦＦ１への遷移をトリガーとして可変時間Ｔ_ＶＡＲ’’の測定を開始してもよい。この場合、図１１のタイマー２２６は、オフ信号Ｓ_ＯＦＦのアサートをトリガーとして計時を開始すればよい。

一変形例において、スイッチングトランジスタＭ_１のターンオン、すなわちオン状態Ｔ_ＯＮへの遷移をトリガーとして可変時間Ｔ_ＶＡＲ’’’の測定を開始してもよい。この場合、図１１のタイマー２２６は、オン信号Ｓ_ＯＮのアサートをトリガーとして計時を開始すればよい。

これらの変形例では、可変時間Ｔ_ＶＡＲとスイッチング周期は完全には一致しない。ただし、オン時間Ｔ_ＯＮ、オフ時間Ｔ_ＯＦＦ１は、１μｓより短い時間スケールである場合が多く、したがって可変時間Ｔ_ＶＡＲに比べて無視できるため、これらの変形例においても、スイッチング周波数ｆ_ＳＷは、１／Ｔ_ＶＡＲで近似できる。

（第２の変形例）
実施の形態では、降圧コンバータを説明したが、昇圧、あるいは昇降圧型のコンバータにも本発明は適用可能である。

（第３の変形例）
実施の形態では、スイッチング周波数ｆ_ＳＷが周期的に変動するように、可変時間Ｔ_ＶＡＲを制御したがその限りでない。可変時間Ｔ_ＶＡＲを疑似ランダムに変化させてもよい。あるいは、可変時間Ｔ_ＶＡＲを、離散的ないくつかの値で変化させてもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…ＤＣ／ＤＣコンバータ、１０２…出力回路、２００…制御回路、Ｍ_１…スイッチングトランジスタ、Ｍ_２…整流トランジスタ、Ｌ_１…インダクタ、Ｃ_１…出力キャパシタ、１０４…入力ライン、１０６…出力ライン、２１０…ドライバ、２２０…スイッチングコントローラ、２２２…オフ信号生成回路、２２４…ゼロクロス検出回路、２２６…タイマー、２２８…周波数コントローラ、２３０…ボトム検出回路、２３２…ロジック回路。

Claims (20)

1. ＤＣ／ＤＣコンバータの制御回路であって、
   （i）オン状態において、スイッチングトランジスタをオン、整流トランジスタをオフし、（ii）オフ状態において、前記スイッチングトランジスタをオフ、前記整流トランジスタをオンし、（iii）ハイインピーダンス状態において、前記スイッチングトランジスタをオフ、前記整流トランジスタをオフするように構成されたドライバと、
   前記オン状態、前記オフ状態、前記ハイインピーダンス状態を制御するスイッチングコントローラと、
   を備え、
   前記スイッチングコントローラは、
   前記オン状態において所定条件を満たすと前記オフ状態に遷移するステップと、
   前記オフ状態において、インダクタに流れるコイル電流のゼロクロスをトリガーとしてハイインピーダンス状態に遷移するステップと、
   サイクル毎に可変時間を計測し、タイムアップをトリガーとして前記オフ状態に遷移するステップと、
   前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧が下側しきい値電圧まで低下すると前記オン状態に遷移するステップと、
   を繰り返すように構成されることを特徴とする制御回路。
2. 前記スイッチングコントローラは、
   前記オフ状態への遷移の条件を満たすと、オフ信号をアサートするオフ信号生成回路と、
   前記コイル電流のゼロクロスを検出すると、ゼロクロス検出信号をアサートするゼロクロス検出回路と、
   時間を測定し、前記可変時間が経過すると、タイマー信号をアサートするタイマーと、
   前記タイマーが測定すべき前記可変時間を変化させる周波数コントローラと、
   前記フィードバック電圧が前記下側しきい値電圧まで低下するとオン信号をアサートするボトム検出回路と、
   前記オフ信号のアサートに応答して前記オフ状態に遷移し、前記ゼロクロス検出信号のアサートに応答して前記ハイインピーダンス状態に遷移し、前記タイマー信号のアサートに応答して前記オフ状態に遷移し、前記オン信号のアサートに応答して前記オン状態に遷移するロジック回路と、
   を備えることを特徴とする請求項１に記載の制御回路。
3. 前記タイマーは、フリーランで、前記可変時間の測定を繰り返すことを特徴とする請求項２に記載の制御回路。
4. 前記タイマーは、前記ハイインピーダンス状態への遷移をトリガーとして時間測定を開始することを特徴とする請求項２に記載の制御回路。
5. 前記タイマーは、前記オフ状態の遷移または前記オフ状態への遷移をトリガーとして時間測定を開始することを特徴とする請求項２に記載の制御回路。
6. 前記可変時間は、周期的に変動することを特徴とする請求項２から５のいずれかに記載の制御回路。
7. 前記可変時間は、前記ＤＣ／ＤＣコンバータのスイッチング周波数の周期波形が、上下非対称となるように、変動することを特徴とする請求項６に記載の制御回路。
8. 前記スイッチング周波数の前記周期波形の時間平均値は、前記周期波形のピーク周波数とボトム周波数の中点周波数より低いことを特徴とする請求項７に記載の制御回路。
9. 前記スイッチング周波数の前記周期波形は、高い周波数領域において、相対的に直線的に変化し、低い周波数領域において、相対的に曲線的に変化することを特徴とする請求項７または８に記載の制御回路。
10. 前記スイッチング周波数の前記周期波形は、高い周波数領域において、相対的に大きい傾きで変化し、低い周波数領域において、相対的に小さい傾きで変化することを特徴とする請求項７または８に記載の制御回路。
11. 前記スイッチング周波数の前記周期波形は、少なくとも一部において可聴帯域に含まれることを特徴とする請求項７から１０のいずれかに記載の制御回路。
12. ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１１のいずれかに記載の制御回路。
13. 少なくとも、インダクタまたはトランス、およびスイッチングトランジスタ、整流トランジスタ、出力キャパシタを有する出力回路と、
    請求項１から１２のいずれかに記載の制御回路と、
    を備えることを特徴とするＤＣ／ＤＣコンバータ。
14. 請求項１３に記載のＤＣ／ＤＣコンバータを備えることを特徴とする電子機器。
15. ＤＣ／ＤＣコンバータの制御方法であって、
    オン状態において、スイッチングトランジスタをオン、整流トランジスタをオフするステップと、
    前記オン状態において所定時間が経過すると、または、インダクタに流れるコイル電流が所定のピーク値に達すると、オフ状態に遷移するステップと、
    前記オフ状態において、前記スイッチングトランジスタをオフ、前記整流トランジスタをオンするステップと、
    前記オフ状態において、インダクタに流れるコイル電流のゼロクロスをトリガーとしてハイインピーダンス状態に遷移するステップと、
    タイマーが、サイクル毎に可変時間を計測するステップと、
    前記タイマーのタイムアップをトリガーとして前記オフ状態に遷移するステップと、
    前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック電圧が下側しきい値電圧まで低下すると前記オン状態に遷移するステップと、
    を備えることを特徴とする制御方法。
16. 前記可変時間は、周期的に変動することを特徴とする請求項１５に記載の制御方法。
17. 前記可変時間は、前記ＤＣ／ＤＣコンバータのスイッチング周波数の周期波形が、上下非対称となるように、変動することを特徴とする請求項１６に記載の制御方法。
18. 前記スイッチング周波数の前記周期波形の時間平均値は、前記周期波形のピーク周波数とボトム周波数の中点周波数より低いことを特徴とする請求項１７に記載の制御方法。
19. 前記スイッチング周波数の前記周期波形は、高い周波数領域において、相対的に直線的に変化し、低い周波数領域において、相対的に曲線的に変化することを特徴とする請求項１７または１８に記載の制御方法。
20. 前記スイッチング周波数の前記周期波形は、高い周波数領域において、相対的に大きい傾きで変化し、低い周波数領域において、相対的に小さい傾きで変化することを特徴とする請求項１７または１８に記載の制御方法。