JP2019041020A5 - - Google Patents

Download PDF

Info

Publication number
JP2019041020A5
JP2019041020A5 JP2017162600A JP2017162600A JP2019041020A5 JP 2019041020 A5 JP2019041020 A5 JP 2019041020A5 JP 2017162600 A JP2017162600 A JP 2017162600A JP 2017162600 A JP2017162600 A JP 2017162600A JP 2019041020 A5 JP2019041020 A5 JP 2019041020A5
Authority
JP
Japan
Prior art keywords
film
gas
hole
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017162600A
Other languages
English (en)
Other versions
JP2019041020A (ja
JP6913569B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2017162600A external-priority patent/JP6913569B2/ja
Priority to JP2017162600A priority Critical patent/JP6913569B2/ja
Priority to TW111137161A priority patent/TW202305153A/zh
Priority to TW107128535A priority patent/TWI785095B/zh
Priority to KR1020180098612A priority patent/KR20190022389A/ko
Priority to CN201810971378.4A priority patent/CN109427561B/zh
Priority to US16/111,622 priority patent/US10559472B2/en
Publication of JP2019041020A publication Critical patent/JP2019041020A/ja
Priority to US16/731,456 priority patent/US11133192B2/en
Publication of JP2019041020A5 publication Critical patent/JP2019041020A5/ja
Publication of JP6913569B2 publication Critical patent/JP6913569B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Claims (12)

  1. 被処理体を処理する方法であって、
    複数のホールが表面に設けられた被処理体を提供する工程と、
    プラズマCVDにより前記ホールの内面に膜を形成する工程と、
    前記膜を等方的にエッチングする工程と、
    を含む、
    方法。
  2. 膜を形成する前記工程とエッチングする前記工程とは、繰り返し実行される、
    請求項1に記載の方法。
  3. エッチングする前記工程は、
    窒素を含む第1のガスからプラズマを生成し、前記ホールの内面に混合層を形成する工程と、
    次いで、フッ素を含む第2のガスからプラズマを生成し、前記混合層を除去する工程と、
    を繰り返して、前記膜を等方的にエッチングする、
    請求項1または2に記載の方法。
  4. 前記第2のガスは、NFガスおよびOガスを含む、
    請求項3に記載の方法。
  5. 前記第2のガスは、NFガス、Oガス、HガスおよびArガスを含む、
    請求項3に記載の方法。
  6. 前記第2のガスは、CHFガス、OガスおよびArガスを含む、
    請求項3に記載の方法。
  7. 膜を形成する前記工程は、
    前記ホールの内面に第1の膜を形成する段階と、
    前記第1の膜上に第2の膜を形成する段階と、
    を備え、
    エッチングする前記工程における前記第1の膜のエッチング耐性は、前記第2の膜のエッチング耐性よりも低い、
    請求項1から6の何れか一項に記載の方法。
  8. 第1の膜を形成する前記段階は、
    前記被処理体にアミノシラン系ガスを吸着させることと、
    酸素を含むガスからプラズマを生成することと、を繰り返すこと、
    を含み、
    第2の膜を形成する前記段階は、プラズマCVDにより該第2の膜を形成する、
    請求項7に記載の方法。
  9. 被処理体を処理する方法であって、
    被処理体を提供する工程であって、該被処理体には複数のホールが表面に設けられており、該複数のホールは第1のホール幅を有する第1のホール及び該第1のホール幅よりも大きい第2のホール幅を有する第2のホールを含む、該工程と、
    前記被処理体にシーケンスを実行する工程と、
    を備え、
    前記シーケンスは、
    前記複数のホールのそれぞれの内面に膜を形成する工程であって、前記第1のホールに形成される該膜の厚さが前記第2のホールに形成される該膜の厚さよりも小さくなるように該膜を形成する、該工程と、
    前記膜を等方的にエッチングする工程であって、該エッチング後における前記第1のホール幅と前記第2のホール幅との差は、膜を形成する前記工程の開始時における該第1のホール幅と該第2のホール幅との差よりも小さい、該工程と、
    を含む、
    方法。
  10. 膜を形成する前記工程は、プラズマCVDによる成膜処理を含む、
    請求項9に記載の方法。
  11. 前記膜は、シリコンを含有する、
    請求項9または10に記載の方法。
  12. 前記シーケンスは、繰り返し実行される、
    請求項9から11の何れか一項に記載の方法。
JP2017162600A 2017-08-25 2017-08-25 被処理体を処理する方法 Active JP6913569B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017162600A JP6913569B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法
TW111137161A TW202305153A (zh) 2017-08-25 2018-08-16 電漿處理裝置
TW107128535A TWI785095B (zh) 2017-08-25 2018-08-16 被處理體之處理方法
KR1020180098612A KR20190022389A (ko) 2017-08-25 2018-08-23 피처리체를 처리하는 방법
CN201810971378.4A CN109427561B (zh) 2017-08-25 2018-08-24 处理被处理体的方法
US16/111,622 US10559472B2 (en) 2017-08-25 2018-08-24 Workpiece processing method
US16/731,456 US11133192B2 (en) 2017-08-25 2019-12-31 Workpiece processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017162600A JP6913569B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法

Publications (3)

Publication Number Publication Date
JP2019041020A JP2019041020A (ja) 2019-03-14
JP2019041020A5 true JP2019041020A5 (ja) 2020-06-18
JP6913569B2 JP6913569B2 (ja) 2021-08-04

Family

ID=65437681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017162600A Active JP6913569B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法

Country Status (5)

Country Link
US (2) US10559472B2 (ja)
JP (1) JP6913569B2 (ja)
KR (1) KR20190022389A (ja)
CN (1) CN109427561B (ja)
TW (2) TWI785095B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece
WO2021050308A1 (en) * 2019-09-12 2021-03-18 Applied Materials, Inc. Repulsion mesh and deposition methods
JP2022029546A (ja) * 2020-08-05 2022-02-18 キオクシア株式会社 半導体記憶装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635335B1 (en) * 1999-06-29 2003-10-21 Micron Technology, Inc. Etching methods and apparatus and substrate assemblies produced therewith
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
JP5082338B2 (ja) * 2006-08-25 2012-11-28 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
US20150357232A1 (en) * 2013-01-22 2015-12-10 Ps4 Luxco S.A.R.L. Method for manufacturing semiconductor device
US9378971B1 (en) * 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench
JP6151215B2 (ja) * 2014-05-15 2017-06-21 東京エレクトロン株式会社 プラズマエッチング方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography

Similar Documents

Publication Publication Date Title
JP2019041020A5 (ja)
JP2015154047A5 (ja)
JP2017103388A5 (ja)
JP2016192483A5 (ja)
JP2015111668A5 (ja)
JP2018182310A5 (ja)
JP2015514161A5 (ja)
JP2018046216A5 (ja)
JP2016066792A5 (ja)
JP2013149968A5 (ja)
JP2014526146A5 (ja)
JP2015220277A5 (ja) プラズマエッチング方法
JP2016197680A5 (ja)
JP2017526181A5 (ja)
TW201614841A (en) Semiconductor device having metal gate and method for manufacturing the same
WO2011097178A3 (en) Methods for nitridation and oxidation
TW201614728A (en) Substrate processing method
JP2015510260A5 (ja)
WO2015198088A8 (zh) 制造半导体装置的方法
WO2017062355A3 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
JP2017175127A5 (ja)
JP2019504467A5 (ja)
JP2014175509A5 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
SG11201806972RA (en) Substrate treatment method
EP2717298A3 (en) Method of plasma etching