JP2019022075A - 圧電振動子および圧電振動子の製造方法 - Google Patents

圧電振動子および圧電振動子の製造方法 Download PDF

Info

Publication number
JP2019022075A
JP2019022075A JP2017138798A JP2017138798A JP2019022075A JP 2019022075 A JP2019022075 A JP 2019022075A JP 2017138798 A JP2017138798 A JP 2017138798A JP 2017138798 A JP2017138798 A JP 2017138798A JP 2019022075 A JP2019022075 A JP 2019022075A
Authority
JP
Japan
Prior art keywords
layer
aluminum nitride
alumina
piezoelectric vibrator
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017138798A
Other languages
English (en)
Inventor
幸男 北原
Yukio Kitahara
幸男 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017138798A priority Critical patent/JP2019022075A/ja
Publication of JP2019022075A publication Critical patent/JP2019022075A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】圧電体としての窒化アルミニウム層の浸食を防止して面粗さを維持する圧電振動子及び圧電振動子の製造方法を提供する。【解決手段】圧電振動子は、基板(SOI基板10)と、SOI基板10の上層に位置する下地層(シリコン酸化膜15)と、シリコン酸化膜15の上層に位置する下部電極52と、下部電極52の上層に位置する窒化アルミニウム層53と、窒化アルミニウム層53の上層に位置するアモルファスのアルミナ層54と、アルミナ層54の上層に位置する上部電極55と、を有することを特徴とする。【選択図】図1B

Description

本発明は、圧電体を用いた圧電振動子及びその製造方法に関する。
従来、圧電振動子は、振動体と圧電駆動部とを含んで構成されている。振動体は、例えば、固定部と、該固定部から延在する振動腕部(アーム(腕)又はビーム(梁)とも呼ばれている)とを含み、音叉型の振動体として構成されている。圧電駆動部は、例えば、振動体の上面で、2つの電極間に圧電体を含んで構成されている。そして、圧電振動子は、圧電駆動部の電極間への交流電圧の印加により圧電体が伸縮することで、振動体の振動腕部を振動させる。なお、圧電振動子は、複数の振動腕部を異なる位相で振動させること等も行われる。
特許文献1の圧電薄膜デバイス(圧電振動子)では、基板と下部電極と圧電薄膜(圧電体)と上部電極とが積層状態で設けられている。そして、基板にはキャビティーが形成され、少なくともキャビティーから露出される部位に調整部を設けることで、圧電薄膜及び上下部電極と基板との間に絶縁材を設ける必要がなく、圧電薄膜デバイスの低背化(薄型化)を図れることが開示されている。
特開2008−177750号公報
特許文献1も含め、圧電振動子の製造工程において、圧電体としての窒化アルミニウム層をエッチング等により形成した後、形成に使用したレジストマスクを剥離する際、剥離液により、窒化アルミニウム層の上面が浸食され、窒化アルミニウム層の表面粗さが粗くなり、また、被覆性が低下するという課題があった。この状態で、窒化アルミニウム層の上面に上部電極を形成した場合、上部電極の断線等の不具合が発生しやすくなってしまう。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例に係る圧電振動子は、基板と、基板の上層に位置する下地層と、下地層の上層に位置する下部電極と、下部電極の上層に位置する窒化アルミニウム層と、窒化アルミニウム層の上層に位置するアモルファスのアルミナ層と、アルミナ層の上層に位置する上部電極と、を有することを特徴とする。
従来の圧電振動子の構成としては、基板の上層に、下地層、下部電極、圧電体、上部電極がこの順番に積層される。しかし、本適用例の圧電振動子は、圧電体としての窒化アルミニウム層と上部電極との間にアモルファスのアルミナ層を有する構成となっている。この構成により、圧電体としての窒化アルミニウム層と、アモルファスのアルミナ層とを形成した後、形成に使用したレジストマスクを剥離する際、窒化アルミニウム層は浸食されずに、その上層に位置するアルミナ層が浸食される。また、アルミナ層はアモルファスであるため、膜厚分布や膜質が良く、剥離液等に浸食されても表面には凹凸が発生しにくく、一様に浸食された状態となり、良好な被覆性を維持することができる。従って、圧電体としての窒化アルミニウム層の浸食を防止して面粗さを維持させることができる。また、アルミナ層により、上部電極の形成時における被覆性も維持することができる。
[適用例2]上記適用例に係る圧電振動子において、アルミナ層は、アトミックレイヤー法を用いて形成されることが好ましい。
本適用例の圧電振動子によれば、アトミックレイヤー法を用いてアルミナ層を形成することにより、成膜時における膜厚の制御が高精度に行える。これにより、アルミナ層の膜厚を、製造工程中の浸食に最低限耐えられる膜厚に設定することにより、アルミナ層による電気抵抗等の影響を極力小さくすることができる。従って、アルミナ層を有することによる電気的特性への影響の低減と、構造的特性の向上という、相反する課題をバランスよく高いレベルで両立させることができる。
[適用例3]上記適用例に係る圧電振動子において、アルミナ層の残存厚みは、2.5nm以上であることが好ましい。
本適用例の圧電振動子によれば、アルミナ層の残存厚みが、2.5nm以上であることにより、圧電体としての窒化アルミニウム層の浸食を防止することができる。また、アルミナ層を有することによる電気的特性への影響を低減することができ、アルミナ層の良好な被覆性も維持することができる。なお、残存厚みとは、圧電振動子の製造工程が終了した際、最終的に残存しているアルミナ層の厚さを言う。
[適用例4]本適用例に係る圧電振動子の製造方法は、基板と下地層と電極と窒化アルミニウム層とを有する圧電振動子の製造方法であって、窒化アルミニウム層を形成するための窒化アルミニウムを成膜する窒化アルミニウム成膜工程と、窒化アルミニウム成膜工程の後に、アモルファスのアルミナを成膜するアルミナ成膜工程と、アルミナ成膜工程の後に、窒化アルミニウム層とアルミナ層とを形成させるレジストマスクを形成してエッチングを行うエッチング工程と、エッチング工程の後に、レジストマスクを剥離する剥離工程と、を有することを特徴とする。
本適用例の圧電振動子の製造方法によれば、窒化アルミニウム成膜工程で窒化アルミニウムを成膜した後、アルミナ成膜工程で、アモルファスのアルミナを成膜する。そして、エッチング工程で、窒化アルミニウム層とアルミナ層とを形成させる。これにより、その後、剥離工程で、レジストマスクを剥離する際、窒化アルミニウム層は浸食されずに、アルミナ層が浸食される。なお、アルミナ層はアモルファスであるため、膜厚分布や膜質が良く、剥離液等に浸食されても表面には凹凸が発生しにくく、一様に浸食された状態となり、良好な被覆性を維持することができる。従って、圧電体としての窒化アルミニウム層の浸食を防止して面粗さを維持させることができ、また、アルミナ層により、上部電極の形成時における被覆性も維持する圧電振動子を製造することができる。
[適用例5]上記適用例に係る圧電振動子の製造方法において、アルミナ成膜工程では、アトミックレイヤー法を用いることが好ましい。
本適用例の圧電振動子の製造方法によれば、アルミナ成膜工程で、アトミックレイヤー法を用いてアルミナを成膜することにより、成膜時における膜厚の制御が高精度に行える。これにより、アルミナ層の膜厚を、製造工程中の浸食に最低限耐えられる膜厚に設定することにより、アルミナ層による電気抵抗等の影響を極力小さくすることができる。従って、本適用例の圧電振動子の製造方法によれば、アルミナ層を有することによる電気的特性への影響の低減と、構造的特性の向上という、相反する課題をバランスよく高いレベルで両立させる圧電振動子を製造することができる。
本発明の実施形態に係る圧電振動子を示す図。 本発明の実施形態に係る圧電振動子を示す図。 本発明の実施形態に係る圧電振動子を示す図。 圧電振動子の製造工程における平面図。 圧電振動子の製造工程における平面図。 圧電振動子の製造工程における平面図。 圧電振動子の製造工程における平面図。 圧電振動子の製造工程(第2の工程)における断面図。 圧電振動子の製造工程(第3の工程)における断面図。 圧電振動子の製造工程(第4の工程)における断面図。 圧電振動子の製造工程(第5の工程)における断面図。 圧電振動子の製造工程(第6の工程)における断面図。 圧電振動子の製造工程(第7の工程)における断面図。 圧電振動子の製造工程(第8の工程)における断面図。 圧電振動子の製造工程(第9の工程)における断面図。 圧電振動子の製造工程(第10の工程)における断面図。 圧電振動子の製造工程(第11の工程)における断面図。 圧電振動子の製造工程(第12の工程)における断面図。 圧電振動子の製造工程(第13の工程)における断面図。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して重複する説明を省略する。また、各図面における各部材は、図面上で認識可能な大きさとするために各部材毎に尺度を実際とは異ならせて図示している。
〔実施形態〕
図1A〜図1Cは、本発明の実施形態に係る圧電振動子を示す平面図である。また、図1Bは、図1Aに示すB−B'における断面図であり、図1Cは、図1Aに示すC−C'における断面図である。ただし、断面の背景を示す線は省略している。
この圧電振動子は、SOI(Silicon on Insulator)基板10を加工することによって製造される。SOI基板10は、基層(シリコン基板)11と、埋め込み酸化膜(BOX:Buried Oxide)12と、表面シリコン層13とが、この順で積層された基板である。例えば、シリコン基板11及び表面シリコン層13は、単結晶シリコンで構成され、埋め込み酸化膜12は、シリコン酸化膜(SiO2等)で構成される。
図1A〜図1Cに示すように、圧電振動子は、シリコン基板11と、シリコン基板11の一部の領域に配置されたシリコン酸化膜(埋め込み酸化膜)12と、表面シリコン層13のシリコンで構成された振動体20と、振動体20の所定の領域に配置された下地層としてのシリコン酸化膜15(温度特性調整膜30として機能する)と、振動体20との間でシリコン酸化膜15を覆う圧電駆動部50とを含んでいる。
振動体20は、埋め込み酸化膜12によって支持された固定部21と、埋め込み酸化膜12が除去された領域上において溝(トレンチ)13aによって固定部21以外の周囲のシリコンから分離された振動腕部22とを有している。図1A〜図1Cに示す例においては、振動体20が3つの振動腕部22を有している。振動腕部22の下方におけるシリコン基板11には、キャビティー11aが形成されている。
圧電駆動部50は、アモルファスシリコン膜51と、下部電極52と、圧電体(窒化アルミニウム層53)と、アルミナ層54と、上部電極55と、複数の配線56等を含んで構成されている。本実施形態においては、アモルファスシリコン膜51が、振動体20との間でシリコン酸化膜15(温度特性調整膜30)を覆っている。これにより、アモルファスシリコン膜51が、圧電駆動部50の周囲の酸化膜のエッチングから温度特性調整膜30を保護している。
下部電極52及び上部電極55は、圧電体(窒化アルミニウム層53)を挟むように配置されている。図1A〜図1Cに示す例においては、3つの振動腕部22に対応して、3組の下部電極52、上部電極55及び圧電体(窒化アルミニウム層53)が設けられている。複数の配線56は、隣り合う振動腕部22を逆相で振動させるように、下部電極52及び上部電極55に電気的に接続されている。なお、圧電体は、窒化アルミニウム(AlN)で構成され、下部電極52及び上部電極55は、窒化チタン(TiN)等で構成され、複数の配線56は、アルミニウム(Al)又は銅(Cu)等で構成される。
下部電極52及び上部電極55との間に電圧が印加されると、それによって圧電体(窒化アルミニウム層53)が伸縮して振動腕部22が振動する。その振動は固有の共振周波数において大きく励起されて、圧電振動子が負性抵抗として動作する。その結果、この圧電振動子を用いた発振器が、主に振動腕部22の共振周波数によって決定される発振周波数で発振する。
温度特性調整膜30は、振動腕部22の共振周波数の温度特性を補償するために設けられている。シリコンは、温度が高くなるにつれて低下する共振周波数を有しており、一方、シリコン酸化膜は、温度が高くなるにつれて上昇する共振周波数を有している。従って、シリコンの振動体20上にシリコン酸化膜である温度特性調整膜30を配置することにより、振動体20の振動腕部22と温度特性調整膜30とで構成される複合体の共振周波数の温度特性をフラットに近付けることができる。
本実施形態によれば、振動体20の所定の領域に配置された温度特性調整膜30が圧電駆動部50によって覆われるので、振動腕部22を分離する溝(トレンチ)13aに起因する大きな段差を埋めるようにシリコン酸化膜を形成しても、圧電駆動部50の周囲の酸化膜をエッチングによって自己整合的に除去することができる。
なお、本発明の特徴は、圧電体としての窒化アルミニウム層53と上部電極55との間に、アルミナ層54を設けていることである。後述するが、下部電極52を形成した後、窒化アルミニウム(AlN)を成膜し、その上層に、アトミックレイヤー法を用いてアモルファスのアルミナ(Al23)を成膜している。そして、レジストマスク60(図3G)を形成してエッチングすることで、窒化アルミニウム層53と、アルミナ層54とを形成している。
そして、圧電体としての窒化アルミニウム層53と、アルミナ層54とを形成した後、形成に使用したレジストマスク60を剥離する際には、窒化アルミニウム層53ではなくアルミナ層54が浸食されることになる。本実施形態では、アルミナ層54の膜厚を適宜設定することにより、浸食されても、薄く残る膜厚設定としている。また、アルミナ層54は、アモルファスに形成されるため、剥離液で浸食されても表面は凹凸が発生しにくく、一様に浸食された状態となり、被覆性が維持される。
なお、窒化アルミニウム層53と上部電極55との間にアルミナ層54を有する(残す)ことにより、圧電振動子として、電気的には抵抗値が変化することになる。しかし、窒化アルミニウム層53の表面粗さを確保して、アルミナ層54を取り去ることは製造上難しさを伴う。従って、最終的にアルミナ層54が薄く残ることで、抵抗値が変化しても、電気的に影響を与えないレベルとなるように、アルミナ層54の膜厚を設定している。
本実施形態では、アルミナ層54の残存厚みが2.5nm〜3.0nmとなるように膜厚を設定している。なお、残存厚みとは、圧電振動子の製造工程中にアルミナ層54が浸食されて製造工程が終了した際に、最終的に残存しているアルミナ層54の厚さを言う。
<圧電振動子の製造方法>
次に、図1A〜図1Cに示す圧電振動子の製造方法について、図2A〜図2D、図3A〜図3Lを参照して説明する。
図2A〜図2Dは、本実施形態に係る圧電振動子の製造工程における平面図であり、図3A〜図3Lは、本実施形態に係る圧電振動子の製造工程における断面図である。図3A〜図3Lには、図2Aに示すIII−IIIにおける圧電振動子の断面が示されているが、断面の背景を示す線は省略されている。また、図3E〜図3Lは、図3A〜図3Dにおける振動体20(振動腕部22)及び圧電駆動部50の領域を、説明の便宜上、拡大した断面図として図示している。
まず、準備工程として、図3Aに示すように、基層(シリコン基板)11と、埋め込み酸化膜(BOX:Buried Oxide)12と、表面シリコン層13とが、この順で積層されたSOI(Silicon on Insulator)基板10を用意する。あるいは、シリコン基板11上に埋め込み酸化膜12を形成し、埋め込み酸化膜12上に表面シリコン層13を形成して、SOI基板10を作製しても良い。
次に、第1の工程において、図2Aに示すように、SOI基板10の表面シリコン層13に、振動体20の振動腕部22となる領域を振動体20の固定部21となる領域以外の周囲のシリコンから分離する溝(トレンチ)13aが形成される。その際に、SOI基板10の表面シリコン層13の溝13aによって振動体20の振動腕部22から分離される領域に、スリット13bが形成されても良い。これにより、後に行われる振動腕部22の周囲のシリコンのリリースエッチングを容易とすることができる。
溝13aの形成方法を説明する。例えば、SOI基板10の表面シリコン層13の表面を熱酸化することにより、シリコン酸化膜が形成される。次に、このシリコン酸化膜上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとしてシリコン酸化膜をドライエッチングすることにより、振動体20の振動腕部22となる領域に沿った開口を有するハードマスク(図示省略)が形成される。このハードマスクを用いて表面シリコン層13をエッチングすることにより、表面シリコン層13に、振動体の振動腕部22となる領域を振動体の固定部21となる領域以外の周囲のシリコンから分離する溝13aが形成される。
第2の工程において、図3Aに示すように、表面シリコン層13の溝13a内及び上面に、シリコン酸化膜15が形成される。なお、このシリコン酸化膜15が、基板(SOI基板10)の上層に位置する下地層となる。
本実施形態では、SOI基板10の表面シリコン層13を熱酸化することにより、表面シリコン層13の溝13aの側壁にシリコン酸化膜が形成される。この熱酸化膜は、後に行われる振動腕部22の周囲のシリコンのリリースエッチングから振動腕部22及び圧電駆動部50を保護する保護壁となる。また、表面シリコン層13の溝13aを埋めるシリコン酸化膜が、CVD(化学気相成長法)によって形成される。この第2の工程により、第1の工程で形成された溝13aが、これらのシリコン酸化膜15によって埋められて表面がほぼ平坦となるため、この後のフォトリソグラフィー工程への溝段差(凹部)による悪影響を排除することができる。
なお、第1の工程において熱酸化膜を形成せずに、表面シリコン層13上にフォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとして表面シリコン層13をエッチングすることにより、溝13aを形成しても良い。また、第2の工程において熱酸化膜を形成せずに、熱CVDによってシリコン酸化膜15を形成しても良いし、又は、熱CVDとプラズマCVDとの2段階のCVDによってシリコン酸化膜15を形成しても良い。
第3の工程において、図3Bに示すように、振動体20(表面シリコン層13)に達する溝15aをシリコン酸化膜15に形成することにより、振動体20の所定の領域に形成されたシリコン酸化膜15が、周囲のシリコン酸化膜15から分離される。なお、溝15aは、振動体20の振動腕部22の上面となる少し内側に形成される。
また、図2B、図3Bに示すように、シリコン酸化膜15に形成された溝15a、及び上面に対して、アモルファスシリコン膜51がCVDにより形成される。このアモルファスシリコン膜51により、シリコン酸化膜15に形成された溝15aが埋められる。なお、振動腕部22の上面に形成されるシリコン酸化膜15は、後に温度特性調整膜30として機能する。
第4の工程において、図3Cに示すように、後に行われる下部電極52を形成する領域を含め、フォトリソグラフィー法によってフォトレジストを設けて、フォトレジストをマスクとしてアモルファスシリコン膜51がエッチングされて開口する。
第5の工程において、図3Dに示すように、全面に窒化チタン(TiN)を成膜し、フォトレジストをマスクとしてエッチングすることにより、下部電極52が形成される。なお、この下部電極52が、下地層としてのシリコン酸化膜15の上層に位置することになる。
第6の工程において、図3Eに示すように、全面に、TEOS(テトラエチルオルソシリケート)を用いたプラズマCVDによる酸化膜(以降、TEOS膜70と称する)を形成する。その後、フォトレジストをマスクとしてエッチングすることにより、圧電体を構成する領域等を開口させる。
第7の工程において、図3Fに示すように、全面に、後に圧電体として機能する窒化アルミニウム層53を形成する窒化アルミニウム(AlN)がプラズマCVDにより成膜される。なお、窒化アルミニウムは結晶配向膜として形成される。また、窒化アルミニウムの上面に、後にアルミナ層54を形成するアモルファスのアルミナ(Al23)がアトミックレイヤー法により成膜される。そして、アルミナの上面に、レジストマスク60を形成するためのレジストが塗布される。
なお、第7の工程において、窒化アルミニウムを成膜することが窒化アルミニウム成膜工程に対応する。また、第7の工程において、アモルファスのアルミナを成膜することがアルミナ成膜工程に対応する。そして、このアルミナ成膜工程では、アトミックレイヤー法を用いている。
第8の工程において、図3Gに示すように、塗布されたレジストはパターニング(露光/現像)によりレジストマスク60が形成された後、エッチングにより、所定のパターン形状にアルミナ層54及び窒化アルミニウム層53が形成される。その後、レジストマスク60は剥離される。なお、アルミナ層54は、レジストマスク60を剥離する際に浸食される。
この窒化アルミニウム層53が、下部電極52の上層に位置することになる。そして、このアルミナ層54が、窒化アルミニウム層53の上層に位置することになる。また、レジストマスク60を形成してエッチングを行い、窒化アルミニウム層53とアルミナ層54とを形成させることがエッチング工程に対応する。また、このエッチング工程の後に、レジストマスク60を剥離することが剥離工程に対応する。
なお、本実施形態のアルミナ層54の膜厚は、上述した浸食に耐えられる膜厚に設定している。なお、アルミナ層54の膜厚設定は、アトミックレイヤー法を用いることにより、成膜時における膜厚の制御が高精度に行えることを利用している。また、アルミナ層54は、アモルファスであるため、膜厚分布や膜質が良く、剥離液等に浸食されても表面には凹凸が発生しにくく、一様に浸食された状態となり、良好な被覆性が維持される。
本実施形態では、アルミナ層54は、浸食に対して最終的にわずかに残る膜厚の設定としている。なお、アルミナ層54が浸食されて最終的に残る膜厚(これを残存厚みと言う)として、本実施形態では、残存厚み:2.5nm〜3.0nmとしている。また、この残存厚みとなるように初期的な膜厚を設定している。
第8の工程により、窒化アルミニウム層53とアルミナ層54とが形成された後、第9の工程において、全面に窒化チタン(TiN)を成膜し、レジストマスク61を形成してエッチングする。これにより、図3Hに示すように、上部電極55が形成される。その後、レジストマスク61は剥離される。なお、この上部電極55が、アルミナ層54の上層に位置することになる。
アルミナ層54が浸食される場合を説明する。
上述したように、第8の工程において、アルミナ層54及び窒化アルミニウム層53を形成した後のレジストマスク60の剥離の際に、アルミナ層54は上面全体が浸食される。また、第9の工程において、レジストマスク61を用いて上部電極55をエッチングにより形成する際、例えば、上部電極55がアルミナ層54の内側に位置するような場合、アルミナ層54の上面に上部電極55が位置しない領域において、アルミナ層54が浸食される。また、レジストマスク61を剥離する際にも、アルミナ層54の上面に上部電極55が位置しない領域において、アルミナ層54が浸食される。
アルミナ層54の浸食において、第8の工程における、アルミナ層54を形成した後のレジストマスク60の剥離の際のアルミナ層54の浸食が、最も窒化アルミニウム層53の機能(圧電振動子の機能)に影響を与えることになる。これらの浸食を加味して、本実施形態では、アルミナ層54は、浸食に対して最終的にわずかに残る膜厚となるように設定し、窒化アルミニウム層53が浸食されることを防止している。
ここで、発明者による窒化アルミニウム層53の表面粗さに関する実験結果によると、窒化アルミニウム層53にアルミナ層54を積層しない構成で、浸食が行われた場合には、窒化アルミニウム層53の表面粗さは、Ra(中心線平均粗さ)=22.7nm、Rmax(最大高さ)=168.3nmであった。これに対して、本実施形態のように、窒化アルミニウム層53にアルミナ層54を積層した構成で、浸食が行われた場合には、窒化アルミニウム層53の上層となるアルミナ層54の表面粗さは、Ra=2.0nm、Rmax=18.2nmであった。
この結果からもわかるように、窒化アルミニウム層53にアルミナ層54を積層した構成の場合の表面粗さRaは、窒化アルミニウム層53にアルミナ層54を積層しない構成の場合に比較して、数値的に、11倍以上改善されている。また、Rmaxにおいては、9倍以上改善されている。これにより、アルミナ層54の表面状態は良好で、被覆性も良好であった。
なお、本実施形態では、上述したように、アモルファスのアルミナ層54の残存厚みを2.5nm〜3.0nmとしている。このため、RaやRmaxの大きさによっては、窒化アルミニウム層53が局所的に浸食されることにもなるが、圧電体としての電気的特性は許容範囲内である。また、アルミナ層54との被覆性にも影響はない。なお、このアルミナ層54の残存厚みは、2.5nm〜3.0nmには限られず、3.0nm以上としてもよい。しかし、アルミナ層54を有することによる電気的特性が許容範囲内で、窒化アルミニウム層53とアルミナ層54との被覆性や、アルミナ層54と上部電極55との被覆性も維持することができる残存厚みとすることが必要である。
製造工程の説明に戻り、第10の工程において、図3Iに示すように、全面にTEOS膜71をプラズマCVDにより形成する。
第11の工程において、図2C、図3Jに示すように、TEOS膜71上にフォトリソグラフィー法によってフォトレジスト62を設け、フォトレジスト62をマスクとして、TEOS膜71,70、及びシリコン酸化膜15がエッチングされる。このエッチングにより、振動腕部22及び圧電駆動部50を保護する酸化膜を残しつつ、振動腕部22の周囲を囲むような形状で、シリコン基板11に達する深さの開口が形成される。
その際に、振動腕部22との間に所定の距離を保つ開口を有するフォトレジスト62を設けるようにしても良い。それにより、振動腕部22の周囲のシリコンをエッチングする際に、振動腕部22及び圧電駆動部50を保護するシリコン酸化膜を残すことができる。また、表面シリコン層13にスリット13bが形成されている場合には、開口が埋め込み酸化膜12に達するので、TEOS膜71,70、及びシリコン酸化膜15と共に、SOI基板10の埋め込み酸化膜12の一部をエッチングしても良い。
第12の工程において、図3Kに示すように、フォトレジスト62を剥離した後に、TEOS膜71,70、及びシリコン酸化膜15の開口を通して、振動腕部22の周囲のシリコンがエッチングされる(リリースエッチング)。その際に、シリコン基板11のシリコンの一部をエッチングして、振動腕部22の下方におけるシリコン基板11に、キャビティー11aを形成しても良い。第12の工程においては、ウエットエッチングが行われる。その際のエッチング液としては、例えば、TMAH(水酸化テトラメチルアンモニウム)が用いられる。
第13の工程において、図2D、図3Lに示すように、振動腕部22及び圧電駆動部50の周囲の酸化膜がエッチングされる(リリースエッチング)。それにより、振動腕部22の上面のみに、シリコン酸化膜15(温度特性調整膜30として機能する)と圧電駆動部50とが残る。第13の工程において、ウエットエッチングが行われる。その際のエッチング液としては、例えば、BHF(バッファードフッ酸)が用いられる。
上述した工程を行うことにより、図1A〜図1Cに示すような圧電振動子が得られる。
なお、本実施形態の圧電振動子(音叉型)は、例えば、集積回路(IC)等と合わせてパッケージングされることにより使用される。圧電振動子をジャイロセンサー(角速度センサー)、加速度センサーとして使用する場合には、揺れ検出装置、位置検出装置、傾斜検出装置等の物理量検出装置に適用可能である。具体的な適用例として、カメラ等の手ぶれ検出用や、自動車等に備わるナビゲーションシステム等の走行軌跡検出用等に適用することができる。また、マウスやリモコンといったパソコンやゲーム機等の入力デバイス用としても適用可能である。
上述した実施形態によれば、以下の効果が得られる。
(1)本実施形態の圧電振動子は、圧電体としての窒化アルミニウム層53と上部電極55との間にアモルファスのアルミナ層54を有する構成となっている。この構成により、圧電体としての窒化アルミニウム層53と、アモルファスのアルミナ層54とを形成した後に、形成に使用したレジストマスク60を剥離する際、窒化アルミニウム層53は浸食されずに、その上層に位置するアルミナ層54が浸食される。また、アルミナ層54はアモルファスであるため、膜厚分布や膜質が良く、剥離液等に浸食されても表面には凹凸が発生しにくく、一様に浸食された状態となり、良好な被覆性を維持することができる。従って、圧電体としての窒化アルミニウム層53の浸食を防止して面粗さを維持させることができる。また、アルミナ層54により、上部電極55の形成時における被覆性も維持することができる。
(2)本実施形態の圧電振動子は、アトミックレイヤー法を用いてアルミナ層54を形成することにより、成膜時における膜厚の制御が高精度に行える。これにより、アルミナ層54の膜厚を、製造工程中の浸食に最低限耐えられる膜厚に設定することにより、アルミナ層54による電気抵抗等の影響を極力小さくすることができる。従って、アルミナ層54を有することによる電気的特性への影響の低減と、構造的特性の向上という、相反する課題をバランスよく高いレベルで両立させることができる。
(3)本実施形態の圧電振動子は、アルミナ層54の残存厚みを2.5nm〜3.0nmとすることで、圧電体としての窒化アルミニウム層53の浸食を防止している。また、アルミナ層54を有することによる電気的特性への影響を低減することができ、アルミナ層54の良好な被覆性も維持することができる。
(4)本実施形態の圧電振動子の製造方法によれば、窒化アルミニウム成膜工程で窒化アルミニウム(AlN)を成膜した後、アルミナ成膜工程で、アモルファスのアルミナ(Al23)を成膜する。そして、エッチング工程で、窒化アルミニウム層53とアルミナ層54とを形成させる。これにより、その後、剥離工程で、レジストマスク60を剥離する際、窒化アルミニウム層53は浸食されずに、アルミナ層54が浸食される。なお、アルミナ層54はアモルファスであるため、膜厚分布や膜質が良く、剥離液等に浸食されても表面には凹凸が発生しにくく、一様に浸食された状態となり、良好な被覆性を維持することができる。従って、圧電体としての窒化アルミニウム層53の浸食を防止して面粗さを維持させることができ、また、アルミナ層54により、上部電極55の形成時における被覆性も維持する圧電振動子を製造することができる。
(5)本実施形態の圧電振動子の製造方法によれば、アルミナ成膜工程で、アトミックレイヤー法を用いてアルミナを成膜することにより、成膜時における膜厚の制御が高精度に行える。これにより、アルミナ層54の膜厚を、製造工程中の浸食に最低限耐えられる膜厚に設定することにより、アルミナ層54による電気抵抗等の影響を極力小さくすることができる。従って、アルミナ層54を有することによる電気的特性への影響の低減と、構造的特性の向上という、相反する課題をバランスよく高いレベルで両立させる圧電振動子を製造することができる。
10…基板としてのSOI基板、15…下地層としてのシリコン酸化膜、52…下部電極、53…窒化アルミニウム層、54…アルミナ層、55…上部電極、60…レジストマスク。

Claims (5)

  1. 基板と、
    前記基板の上層に位置する下地層と、
    前記下地層の上層に位置する下部電極と、
    前記下部電極の上層に位置する窒化アルミニウム層と、
    前記窒化アルミニウム層の上層に位置するアモルファスのアルミナ層と、
    前記アルミナ層の上層に位置する上部電極と、
    を有することを特徴とする圧電振動子。
  2. 請求項1に記載の圧電振動子であって、
    前記アルミナ層は、アトミックレイヤー法を用いて形成されることを特徴とする圧電振動子。
  3. 請求項1または請求項2に記載の圧電振動子であって、
    前記アルミナ層の残存厚みは、2.5nm以上であることを特徴とする圧電振動子。
  4. 基板と下地層と電極と窒化アルミニウム層とを有する圧電振動子の製造方法であって、
    前記窒化アルミニウム層を形成するための窒化アルミニウムを成膜する窒化アルミニウム成膜工程と、
    前記窒化アルミニウム成膜工程の後に、アモルファスのアルミナを成膜するアルミナ成膜工程と、
    前記アルミナ成膜工程の後に、前記窒化アルミニウム層とアルミナ層とを形成させるレジストマスクを形成してエッチングを行うエッチング工程と、
    前記エッチング工程の後に、前記レジストマスクを剥離する剥離工程と、
    を有することを特徴とする圧電振動子の製造方法。
  5. 請求項4に記載の圧電振動子の製造方法であって、
    前記アルミナ成膜工程では、アトミックレイヤー法を用いることを特徴とする圧電振動子の製造方法。
JP2017138798A 2017-07-18 2017-07-18 圧電振動子および圧電振動子の製造方法 Pending JP2019022075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017138798A JP2019022075A (ja) 2017-07-18 2017-07-18 圧電振動子および圧電振動子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017138798A JP2019022075A (ja) 2017-07-18 2017-07-18 圧電振動子および圧電振動子の製造方法

Publications (1)

Publication Number Publication Date
JP2019022075A true JP2019022075A (ja) 2019-02-07

Family

ID=65354953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017138798A Pending JP2019022075A (ja) 2017-07-18 2017-07-18 圧電振動子および圧電振動子の製造方法

Country Status (1)

Country Link
JP (1) JP2019022075A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088657B2 (en) 2019-06-26 2021-08-10 Seiko Epson Corporation Vibration element, electronic apparatus, and vehicle
US11538981B2 (en) 2019-06-26 2022-12-27 Seiko Epson Corporation Vibration element, electronic apparatus, and vehicle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088657B2 (en) 2019-06-26 2021-08-10 Seiko Epson Corporation Vibration element, electronic apparatus, and vehicle
US11538981B2 (en) 2019-06-26 2022-12-27 Seiko Epson Corporation Vibration element, electronic apparatus, and vehicle

Similar Documents

Publication Publication Date Title
TWI647172B (zh) 壓電微機電系統
JP2007210083A (ja) Mems素子及びその製造方法
JP2002301695A (ja) 精密機械的な構造要素、及びその製造方法
JP2012096316A (ja) 電子装置および電子装置の製造方法
JP5592087B2 (ja) 半導体装置及び半導体装置の製造方法
US10843920B2 (en) Suspended microelectromechanical system (MEMS) devices
TWI628138B (zh) 一種製造一微機電系統結構的方法
JP2019022075A (ja) 圧電振動子および圧電振動子の製造方法
JP2002522248A (ja) マイクロメカニックセンサ及びそれを製作する方法
US9034764B2 (en) Method of forming wide trenches using a sacrificial silicon slab
JP6813058B2 (ja) 振動子の製造方法
TWI803632B (zh) 製造蝕刻停止層之方法及包含蝕刻停止層之微機電系統感測器
WO2011150641A1 (zh) 晶振及其制作方法
JP4285604B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
JP5773153B2 (ja) 電子装置およびその製造方法、並びに発振器
US9917243B2 (en) Method of fabricating piezoelectric MEMS devices
JP2011242364A (ja) 半導体装置及び半導体装置の製造方法
JP2011038780A (ja) 半導体装置及び半導体装置の製造方法
JP2008010961A (ja) 音響感応装置
WO2003015183A1 (fr) Procede de fabrication d'une structure a couches minces
JP2017060077A (ja) 振動子及びその製造方法
US11527376B2 (en) Micro-electromechanical system devices and methods
US20240107887A1 (en) Method For Manufacturing Device
JP2010117247A (ja) Memsセンサ及びその製造方法
JP5406081B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402