TWI628138B - 一種製造一微機電系統結構的方法 - Google Patents

一種製造一微機電系統結構的方法 Download PDF

Info

Publication number
TWI628138B
TWI628138B TW104115337A TW104115337A TWI628138B TW I628138 B TWI628138 B TW I628138B TW 104115337 A TW104115337 A TW 104115337A TW 104115337 A TW104115337 A TW 104115337A TW I628138 B TWI628138 B TW I628138B
Authority
TW
Taiwan
Prior art keywords
mask
wafer
trench
etched
etching
Prior art date
Application number
TW104115337A
Other languages
English (en)
Other versions
TW201609522A (zh
Inventor
艾爾堤 托爾凱利
安堤 依胡拉
Original Assignee
村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 村田製作所股份有限公司 filed Critical 村田製作所股份有限公司
Publication of TW201609522A publication Critical patent/TW201609522A/zh
Application granted granted Critical
Publication of TWI628138B publication Critical patent/TWI628138B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00373—Selective deposition, e.g. printing or microcontact printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5642—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating bars or beams
    • G01C19/5656—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating bars or beams the devices involving a micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5642—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating bars or beams
    • G01C19/5663—Manufacturing; Trimming; Mounting; Housings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Abstract

一種用於產生MEMS結構之方法包含在一晶圓(1)上沉積並圖案化一第一遮罩(2)以便界定待在一第一溝槽蝕刻中蝕刻的所要第一區域並界定待在一第二溝槽蝕刻中蝕刻的所要第二區域。一第一中間遮罩(15)沉積於該第一遮罩(2)的頂部上並經圖案化，凹陷溝槽(3c)蝕刻於該晶圓的數個部分上。在移除了該第一中間遮罩(15)之後，蝕刻第一溝槽(3a、3b)，同時進一步蝕刻該等凹陷溝槽(3c)。該等第一溝槽(3a、3b)及該等凹陷溝槽(3c)填充有一沉積層(4)。該沉積層(4)的部分被移除。剩餘部分保留於某些區域上以充當一第二遮罩(4")。沉積一第三遮罩(5)。該第三遮罩(5)界定最終結構。該晶圓(1)在該等第二區域上的部分在該第二溝槽蝕刻中進行蝕刻。接著移除該等遮罩(4")。

Description

一種製造一微機電系統結構的方法
本發明係關於一種藉由選擇性地蝕刻矽晶圓來產生MEMS結構的方法，該矽晶圓係藉由使用用於界定MEMS器件之結構特徵的遮蔽層而圖案化。本發明亦係關於該方法的使用。
一種微機電系統(MEMS)器件具有在整合式微電子器件控制下的移動(慣性)元件，且在一微小矽晶片上含有微電路，諸如微型感測器及/或微型致動器的某種機械器件已製造於該微小矽晶片中。此等微型感測器及微型致動器構成MEMS器件的功能元件。MEMS器件之實體尺寸可自1微米以下至若干毫米而各有不同。
MEMS器件將所量測機械信號轉換成電信號。MEMS感測器量測機械現象，且電子器件接著處理得自MEMS感測器之資訊，並經由某決策能力，指導致動器藉由(例如)移動、定位或調節來做出回應，以便藉此為了某所要結果或目的來控制環境。MEMS器件可因此包含驅動元件及感測元件兩者來執行特定功能。
使用MEMS技術製成之系統的實例為壓力感測器、用於量測移動物件之加速度的加速度計，及用於量測旋轉物件之角速度的陀螺儀。
MEMS器件可為電容性的，或其可利用壓電轉導。
電容性MEMS器件中的關鍵元件為形成於固定電極與可移動電極之間的可變電容器，該可移動電極附接至可撓性地懸置的質量塊。 可移動電極回應於加速計中的加速度或在角速度施加至陀螺儀時作用於質量塊且用於量測此角速度的科氏力而偏轉。可根據由兩個電極之間的間隙歸因於偏轉之改變引起的電容改變來感測出偏轉量。
加速計是加速度感測器。加速力作用於由彈簧懸置之慣性塊，該等加速力使得塊自其初始位置偏轉。此偏轉被轉換成顯現於感測器輸出處的電信號。MEMS技術在加速度計中的應用為相對新的開發。
加速度計包含質量塊，其一側固定至托架，而另一側由(例如)膜或懸臂樑可撓性地懸置。加速度計進一步包含用於偵測質量塊的由加速度效應引起的移動之構件。此構成感測加速力的感測器。
慣性感測器為一類型之加速度計，且為利用表面微機械加工之主要商品中的一者。
當事物圍繞軸線旋轉時，其具有角速度。陀螺儀(Gyroscope或gyro)為量測或維持旋轉運動的器件。在MEMS器件中，振動而非旋轉被通常用作陀螺儀的主運動。在角速度之振動感測器(亦即，陀螺儀)中，在感測器中誘發並維持某已知主運動或種子運動(seed motion)。待藉助於感測器量測之所要運動接著被偵測為主運動的偏差。
當MEMS技術被實施為陀螺儀時，此等陀螺儀具有懸置於基板上方的結構及關聯電子器件，該關聯電子器件引起主運動，感測懸置結構之移動並遞送所感測移動至外部電腦。電腦處理所感測資料以計算正量測的性質。在一些實施方式中，基板可由稱作處置晶圓(handle wafer) 之矽晶圓形成，器件晶圓附接至該處置晶圓上。
例如藉由蝕刻半導體晶圓以形成用作量測中之參考的質量塊來形成用於使陀螺儀振動的結構。質量塊由諸如彈性樑之彈簧系統懸置至可被認為是相對於質量塊的固定結構的基板。可在同一基板上之電子驅動電路將交變驅動電流施加至驅動電極，該等驅動電極使質量塊在驅動方向上振動。電驅動機構使質量塊沿著驅動軸線振動，且電極與質量塊一起建立電容，從而偵測質量塊沿著垂直於驅動軸線之感測軸線的移動。三軸MEMS陀螺儀可量測圍繞x、y及z三個軸線的旋轉，而單軸及雙軸陀螺儀相應地量測圍繞此等軸線中之一者或兩者的旋轉。
電極偵測質量塊在正交於驅動方向之感測方向上的位移。振動陀螺儀因此依賴於此質量塊在一個方向上的振動作為主運動，且依賴於該振動來偵測由旋轉速率在垂直方向上產生之科氏力引起的移動。旋轉至科氏力之轉換為陀螺儀之操作的基礎。
用於生產基於MEMS之陀螺儀中的具有彈簧及樑之結構的生產製程及技術常常導致正交誤差，諸如由於沿著並非準確地垂直於量測科氏移動所沿之方向的方向驅動振動質量塊引起的誤差。振動驅動移動在感測方向上的分量產生由科氏力引起的輸出信號。
關於角速度之微機械振動感測器的最顯著問題中的一者為所謂的正交信號，其由結構中的不良尺寸精度引起。正交輸出信號與用於驅動質量塊之驅動信號相位相同，而此輸出信號之歸因於科氏力的分量被移位90度。
在感測器中，正交信號可藉由使用電動力(electric force)來 補償，諸如回饋補償、前饋補償或其他電補償。
然而，藉助於電動力之補償構成對感測器之電子器件的挑戰，其要求準確相位控制抑或要求(可能)感測器內之大電壓及單獨結構。
此等小型化感測器、致動器及結構可連同積體電路(微電子器件)一起全部合併於共同矽基板上或合併於單獨矽基板上。雖然電子器件係使用積體電路(IC)製程序列來製成，但微機械組件係使用微機械加工製程來製成，該等微機械加工製程選擇性地蝕刻掉矽半導體晶圓的數個部分，或添加新結構層以形成機械及機電器件。晶圓經圖案化並蝕刻以在半導體層中界定感測器的結構特徵。晶圓充當建置於晶圓中及上方之微電子器件的基板，且除圖案化及蝕刻外亦經歷許多其他微製造製程步驟，諸如摻雜或離子植入及各種材料的沉積。最終，個別微電路被分離成晶粒並經封裝。
晶粒指一小塊半導電材料，在該半導電材料上製成給定功能電路(晶片)。在製造微電子器件時，每一個別晶粒含有積體電路中的一者。 在製造期間，將具有高達數千個電路之晶圓切割成矩形塊體，每一塊體被稱為晶粒。在單一晶圓上大批量生產積體電路。
器件晶圓指用於製造MEMS器件之功能性慣性部件的半導體晶圓。器件晶圓可進一步包括MEMS器件的至少一些電部件。
蝕刻為極其重要之處理模組，且每一晶圓在其完成之前經歷許多蝕刻步驟。對於許多蝕刻步驟，晶圓之部分受到抵抗蝕刻之「遮蔽」材料保護而免受蝕刻劑影響。遮蔽材料為(例如)已使用光微影加以圖案化的光阻。圖案化展示晶圓之哪些部分應進行蝕刻。
在各向異性蝕刻中，蝕刻速率在水平及垂直方向上不同。偏置指由底切引起的遮罩上之特徵與實際經蝕刻圖案之間的側向尺寸上的差異，底切指在遮罩下蝕刻掉的部分。
經蝕刻結構之輪廓對MEMS器件之效能具有大的影響。尤其是在深反應性離子蝕刻(DRIE)結構中的引起問題之典型非理想性為，一些蝕刻底切遮蔽層並形成具有傾斜側壁的溝槽。底切之距離稱作偏置。 若底切的範圍在結構內或在半導體晶圓之區域內變化，則底切問題甚至更難以解決。
底切可界定為用以界定蝕刻邊界之遮罩與實際經蝕刻尺寸之間的差異。
通常，底切藉由使用遮罩偏置來補償，遮罩偏置意謂使得遮罩尺寸大於所欲溝槽尺寸以補償底切。然而，遮罩之偏置並不提供完全解決方案，此係因為DRIE底切在晶圓上各處不同。此係因為存在來自DRIE工具之幾何形狀的徑向分佈。此外，相較於晶粒間變化，如z軸陀螺儀之一些MEMS器件對於一個晶粒內的尺寸準確性更為挑剔。此係因為一個晶粒內之樑變化使得主運動不同於所設計方向，從而導致所謂的正交信號。z軸陀螺儀之正交信號在尺寸改變率依據位置為最高的晶圓區域中最高。
提供其中對正交信號之補償在無電動力情況下直接由機械設計實施的角速度之振動感測器之結構的嘗試揭示於美國專利8,210,039中。
美國專利8,043,973揭示一種藉由包含使用兩個遮蔽層來減小側向基板底切的製程設計進行遮罩懸垂減小的方法。
美國專利7,214,559揭示一種用於藉由使用若干蝕刻步驟製成垂直偏移結構的方法。
本發明的一目標為產生凹入結構。吾人用凹入指頂表面在形成MEMS器件之功能(慣性)元件的感測器器件層之其他部件之頂面下方的結構。凹入結構對於MEMS器件之許多功能元件及結構有益。在梳狀結構中，凹陷允許亦在垂直運動中控制在兩個梳狀電極之間的的電容改變。 可藉由使彈簧之頂面凹入使得彈簧更薄且因此更具可撓性來調整彈簧結構之可撓性。
產生凹入結構在使用諸如DRIE的各向異性蝕刻製程的MEMS製造製程中可引起問題。使藉由DRIE蝕刻而具有不同深度的溝槽之半導體晶圓面凹入可在凹入結構之邊緣處引起形成矽尖峰。即，當表面具有具變化之深度的台階時，微遮蔽現象的條件為更有利的。在DRIE矽蝕刻製程中，在每一矽蝕刻子步驟之後，聚合物鈍化被從凹入區域的邊緣處不完全地移除。聚合物開始充當遮罩，從而產生薄且高之矽尖峰。應用本發明之實施方式使得能夠提供不均勻性得以消除的凹入結構，凹入結構之邊緣無尖峰產生，同時有效地維持補償正交信號的能力。
呈現一種用於藉由選擇性地蝕刻矽晶圓而產生MEMS結構的方法，該矽晶圓藉由使用用於界定MEMS器件之結構特徵的遮蔽層來圖案化。該方法包含將一第一遮罩沉積於一矽晶圓上並圖案化該第一遮罩以便界定該晶圓上待在一第一溝槽蝕刻中蝕刻的所要第一區域並界定待在一第二溝槽蝕刻中蝕刻的所要第二區域。在該第一遮罩之頂部上沉積一第一 中間遮罩並圖案化該第一中間遮罩，該第一中間遮罩界定該晶圓上待藉由蝕刻達一第一所界定深度而凹入的所要區域。在一凹陷溝槽蝕刻中在該晶圓之未由該第一中間遮罩亦未由該第一遮罩覆蓋的部分上蝕刻凹陷溝槽，且移除該第一中間遮罩。在一第一溝槽蝕刻中蝕刻第一溝槽，連同進一步在該晶圓的未由該第一遮罩覆蓋的該等部分上蝕刻該等凹陷溝槽。用一沉積層填充該等第一溝槽及該等凹陷溝槽。移除該沉積層的在待在該第二溝槽蝕刻中蝕刻之該等所要第二區域上的一部分，且在除該等第二區域外之區域上留下一剩餘部分以充當一第二遮罩以便界定最終結構，且在該第二溝槽蝕刻中蝕刻該晶圓的在該等所要第二區域上的部分。移除該第二遮罩。
在某個實施方式中，方法可進一步包含在填充第一溝槽及凹陷溝槽之後沉積第三遮罩以保護界定最終結構之區域上的沉積層，及將該第三遮罩連同第二遮罩一起移除。
方法之實施方式可進一步包含在移除沉積層的在所要第二區域上之一部分之後沉積第三遮罩以保護界定最終結構之區域上的沉積層，及將該第三遮罩連同該第二遮罩一起移除。
方法亦可進一步包含使用光阻作為第一遮罩材料及/或第二遮罩材料及/或第三遮罩材料及/或第一中間遮罩材料，及使用光微影作為遮罩圖案化方法。
在一些實施方式中，方法包含使用二氧化矽或金屬作為第一遮罩材料及/或第二遮罩材料及/或第三遮罩材料及/或第一中間遮罩材料，及/或使用諸如深反應性離子蝕刻DRIE的各向異性蝕刻製程作為蝕刻方法。
凹陷溝槽蝕刻導致具有為0.5至5μm之一深度的凹陷溝 槽，且該第一溝槽蝕刻導致具有為0.4至5μm之一深度之淺的第一溝槽。
該第二溝槽蝕刻導致具有為2至100μm之一深度的第二溝槽，其中該等第二溝槽可延伸穿過器件晶圓。
由一液態抗蝕劑剝除劑或電漿灰化來移除該第一遮罩及/或第二遮罩及/或第三遮罩及/或第一中間遮罩。
方法亦可進一步包含使用諸如正矽酸四乙酯(TEOS)之介電材料或金屬作為沉積材料層。
在一些實施方式中，方法亦可包含將化學氣相沉積CVD用於沉積該沉積層。
方法亦可包含使用金屬作為該沉積材料層，藉此將物理氣相沉積PVD、電沉積或無電沉積用於沉積該沉積層。
方法亦可進一步包含藉由一回蝕程序以化學方式移除該沉積層的該部分。
另外，方法之一些實施方式進一步包含藉由化學機械平坦化CMP移除該沉積層的該部分。
如所描述之方法可用於藉由設定適合於陀螺儀的結構尺寸而製造陀螺儀，及/或方法可用於藉由設定適合於加速度計的結構尺寸來製造加速度計。
本發明方法之較佳實施方式具有子技術方案的特性。
在一個實施方式中，在第一溝槽蝕刻之後移除第一遮罩，或第一遮罩可在第二遮罩之一部分被移除時與第二遮罩之該部分一起經移除。
第三遮罩可在已用沉積層填充第一溝槽之後經沉積並與第二遮罩一起被移除，或替代地，第三遮罩可在移除沉積層之一部分之後被沉積。
光阻可用作第一遮罩材料及/或第二遮罩材料及/或第三遮罩材料，藉此光微影用作遮罩圖案化方法。二氧化矽或金屬亦可用作第一遮罩材料及/或第二遮罩材料及/或第三遮罩材料。第一遮罩及/或第二遮罩及/或第三遮罩由液態抗蝕劑剝除劑或電漿灰化移除。
諸如深反應性離子蝕刻DRIE之各向異性蝕刻製程可用於蝕刻步驟。當不蝕刻凹入結構時，第一溝槽蝕刻導致為0.4至5μm的淺溝槽，且第二溝槽蝕刻導致具有為2至100μm之深度的溝槽。凹陷溝槽蝕刻可在第一溝槽蝕刻之前執行，從而允許產生凹入結構。凹陷溝槽蝕刻可導致為0.5至5μm的淺溝槽。在凹陷溝槽蝕刻期間產生的凹陷溝槽將因此在第一溝槽蝕刻期間經進一步蝕刻，使得凹陷溝槽之深度將達到凹陷溝槽蝕刻之深度與第一蝕刻之深度的總和。
諸如二氧化矽SiO2的介電材料可用作沉積材料層。在該狀況下，較佳的是將化學氣相沉積CVD用於沉積該沉積層。當金屬用作沉積層(4)之沉積材料時，用於沉積該沉積層的較佳沉積方法為物理氣相沉積PVD、電沉積或無電沉積。
取決於實施方式，沉積層之部分由回蝕程序以化學方式移除，或由化學機械平坦化CMP移除。
本發明之理念提供藉由以使底切被取消之方式將蝕刻用於遮罩及結構兩者來補償底切之晶圓級不均勻性，其由本發明之方法來達成。
在本發明中，已推斷出，一個晶粒內之樑尺寸的變化來源於蝕刻輪廓之徑向晶圓分佈。Z軸陀螺儀對於此誤差最敏感。
接著，藉由參考一些較佳實施方式且藉由參考諸圖來更詳細地描述本發明。本發明不受限於此等實施方式之細節。
1‧‧‧器件晶圓/SOI晶圓
1'‧‧‧第二慣性結構
1"‧‧‧結構
1'''‧‧‧結構
1a‧‧‧結構
1b‧‧‧結構
2‧‧‧遮蔽層/遮罩
3‧‧‧所形成溝槽
3a‧‧‧第一溝槽
3b‧‧‧第一溝槽
3c‧‧‧凹陷溝槽
4‧‧‧沉積層
4'‧‧‧第二遮罩部分
4"‧‧‧第二遮罩
5‧‧‧第三遮罩
6‧‧‧第二溝槽
8‧‧‧淺盆槽
9‧‧‧氣穴
10‧‧‧保護性二氧化矽SiO2層
11‧‧‧處置晶圓
15‧‧‧第一中間遮罩
A‧‧‧水平尺寸
B1‧‧‧尺寸/底切
B2‧‧‧尺寸/底切
C1‧‧‧結構尺寸
C2‧‧‧結構尺寸
圖1a及圖1b係作為經DRIE蝕刻結構中引起尺寸變化之現象的不均勻性之簡化呈現；圖2a至圖2r說明一種主要補償晶圓級之不均勻性的方法；圖3a至圖3e大體展示用於提供完整凹穴-絕緣體上矽(SOI)結構的第一範例性方法；圖4a至圖4d展示用於提供完整凹穴-SOI結構的第二範例性方法；圖5a至圖5d展示用於提供完整凹穴-SOI結構的第三範例性方法；圖6a至圖6l展示用於提供包括凹入結構之完整凹穴-SOI結構的本發明之方法之一實施方式。
圖1a及圖1b為大體在經DRIE蝕刻之結構中的引起MEMS結構之尺寸變化的底切不均勻性的簡化呈現。
已在未由遮蔽層2覆蓋之暴露表面上DRIE蝕刻頂層矽晶圓之數個部分以在器件晶圓中形成結構1a及1b。圖1a及圖1b僅展示器件晶圓之結構1a及1b直至蝕刻深度，且因此僅可看見作為間隔的所形成溝槽3。圖3至圖5呈現器件晶圓1如何實際上結合至具有用於由器件晶圓1之 部分形成的功能結構之氣穴9的處置晶圓11。下文中，器件晶圓1被稱為晶圓1。
圖1a展示器件晶圓之靠近晶圓之中心的結構1a，而圖1b展示器件晶圓1之在晶圓邊緣或靠近晶圓邊緣處的結構1b。遮罩2置放在晶圓頂面上。
在圖1a及圖1b中，A為遮罩2的在晶圓1之實際經覆蓋部分上的水平尺寸，而尺寸C1及C2為由器件晶圓形成的結構之水平尺寸，且尺寸B1及B2為被界定為A與C1/C2之間的差異的底切的距離，其為在遮罩下被無意地蝕刻掉的部分之尺寸。整個底切由2×B1或2×B2界定，此係由於B1/B2為僅單側上的底切距離。理想地，A應對應於C1/C2，但底切引起差異B1/B2。
底切可被界定為用以界定蝕刻邊界之遮罩尺寸A與實際經蝕刻尺寸之間的差異。底切之距離被稱為偏置且其在結構中之範圍在晶圓1內發生變化。因此，相較於晶圓中心(其中底切B1較小)，蝕刻製程在晶圓邊緣處或附近引起較大底切B2。因此，若所使用遮罩尺寸A在兩種狀況下相等，則相較於晶圓1之中心的結構尺寸C1，晶圓邊緣處的結構尺寸C2較小。
實際上，遮罩下之溝槽可具有傾斜及/或不均勻側壁，此係由於在緊靠遮罩下方處底切傾向於較少，而自遮罩愈向下底切愈多。然而，為了簡化，溝槽3在圖1a及圖1b中被呈現為具有筆直側壁。
圖2a至圖2r主要連續逐步地說明補償晶圓級之不均勻性的本發明之方法。圖2a、圖2c、圖2e、圖2g、圖2i、圖2k、圖2m、圖2o及 圖2q連續地說明在晶圓之中心的晶圓部分處的方法，而圖2b、圖2d、圖2f、圖2h、圖2j、圖2l、圖2n、圖2p及2r連續地說明針對在晶圓邊緣處或附近之晶圓部分的方法。
如圖1a及圖1b的情況下一般，圖2a至圖2r僅展示器件晶圓1，該器件晶圓實際上結合至具有用於功能結構之氣穴的處置晶圓，如圖3至圖5中所呈現。
在圖2a至圖2r之實施方式的第一步驟中，第一遮罩2沉積於晶圓1上以在晶圓上界定所要區域，且阻斷剩餘區域，如由圖2a及圖2b所說明。於已在晶圓1上沉積第一遮罩2之後，圖案化遮罩2。圖案化展示晶圓之哪些部分應予以蝕刻。
晶圓1必須經圖案化並蝕刻以便在其半導體層中界定感測器的結構特徵。蝕刻需要遮蔽，以使得蝕刻僅影響晶圓的特定區域並阻擋不要蝕刻的區。
遮蔽可藉由圖案化所沉積遮罩材料來執行。
為了圖案化所沉積遮罩材料，可使用例如光微影(亦稱為光學微影)的已知製程。光微影涉及使用光阻(PR)材料作為遮罩材料，以便在晶圓之表面上產生特定圖案，亦即以界定晶圓1上之微加工結構的形狀。
作為替代方案，二氧化矽(SiO2)薄膜可用作遮罩材料。
為光敏材料之光阻(PR)可藉由曝光至呈所要圖案之形狀的光能量來處理成特定圖案。光阻之圖案化藉由將材料曝光至紫外線(UV)光而發生。一旦PR已被圖案化，晶圓便將僅在特定區域中由PR覆蓋，而 晶圓之剩餘部分未被覆蓋。光微影的有用性在於其可將圖案極快地轉移至晶圓表面。直寫方法(類似於用以產生光學遮罩之彼等方法)亦可被使用，但較慢。
在一些狀況下，光阻之化學強度並非高到足以經受對矽晶圓的恰當蝕刻。在此等狀況下，將更穩定材料(類似於二氧化矽)之額外層添加於光阻與晶圓之間。此被稱作硬式遮罩。
諸圖中之尺寸A界定未由遮罩覆蓋之待蝕刻區域。意圖為根據尺寸A在晶圓之中心部分(如由圖2a所展示)及晶圓邊緣處之部分(如由圖2b所展示)兩者中蝕刻相同面積。
未由遮罩2覆蓋之部分接著在本發明方法之第二步驟中予以蝕刻(如由圖2c及圖2d所說明)以形成大約0.5至5μm(例如2μm)之淺的第一溝槽3a及3b。蝕刻自晶圓1之表面移除材料。
蝕刻步驟可藉由(例如)電漿輔助乾式蝕刻、反應性離子蝕刻(RIE)或深反應性離子蝕刻(DRIE)來執行。DRIE係RIE的特殊子類別。其係通常用以在晶圓/基板中產生深穿透、具有陡峭側面的孔洞及溝槽的非常各向異性的蝕刻製程。然而，RIE「深度」取決於應用。在MEMS中，DRIE典型地用於自幾微米至5mm的深度。在此製程中，在側壁幾乎垂直的情況下達成數百微米的蝕刻深度。可使用兩種不同之氣體組合物在反應器中交替的替代性蝕刻技術。
圖2c及圖2d展示矽晶圓結構1的在未由遮蔽層2覆蓋之暴露表面上已經DRIE蝕刻的數個部分。
步驟2之此淺溝槽蝕刻導致矽晶圓1的第一溝槽3a及3b以 及第一結構1a及1b的圖案。晶圓之數個部分因此已被蝕刻掉(在由第一溝槽3a及3b界定的範圍內)，且第一結構1a及1b為矽晶圓1的部分。通常並未將溝槽製造得深於2μm以避免最終結構不必要地低。
圖2c及圖2d展示此所得不均勻性，如大體在圖1a及圖1b中所描述。相較於在晶圓中心(其中底切B1較小)，DRIE蝕刻在晶圓邊緣處引起較大底切B2。在圖2c及圖2d之階段中，A為晶圓之未由第一遮罩覆蓋的部分之尺寸。B1及B2為底切之距離，底切為在第一遮罩2下被蝕刻掉的部分之尺寸。實際上，遮罩2下之溝槽傾向於具有傾斜側壁，此係由於在緊靠遮罩下方處底切較少，但在圖2c及圖2d中藉由呈現具有筆直側壁之溝槽，底切被簡化。
底切之距離被稱為偏置，且其範圍在該結構內發生變化。因此，相較於在晶圓中心中(如在圖2c中可看出)(其中底切偏置B1較小)，蝕刻製程在晶圓邊緣處引起較大底切偏置B2(如在圖2d中可看出)。因此，在晶圓邊緣處的溝槽尺寸相較於在晶圓之中心處的溝槽尺寸更寬，且類似地，晶圓邊緣處的結構尺寸相較於晶圓之中心處的結構尺寸較小。
製程接著以進行遮罩剝除以自基板移除掉第一遮罩2的方法的第三步驟繼續，如圖2e及圖2f中所展示。若光阻用於遮罩，則使用液態「抗蝕劑剝除劑」，其以化學方式改變遮罩，使得其不再黏附至基板。替代地，可用含有氧之電漿來移除光阻遮罩，該電漿使光阻遮罩氧化。此製程被稱為電漿灰化，且類似於乾式蝕刻。
在SiO2遮罩之狀況下，SiO2遮罩由氫氟酸(HF)移除，或替代地，SiO2遮罩並非在此階段而是稍後被移除。
接著在由圖2g及圖2h展示之第四步驟中藉由化學氣相沉積(CVD)將諸如二氧化矽之一或多種遮蔽材料沉積為沉積層4，以填充第一溝槽3a及3b。對於CVD，二氧化矽(SiO2)因為其保形沉積性質而為理想材料。在此步驟中，使晶圓(基板)暴露至一或多種揮發性前驅體，其在基板表面上反應及/或分解以產生所要SiO2沉積。
金屬亦為可能遮蔽材料，且在該狀況下，使用物理氣相沉積PVD(本發明中實際上為濺鍍)而非CVD。用於金屬之沉積的其他可能方法為電沉積或無電沉積。
為了獲得二氧化矽(SiO2)，例如，正矽酸四乙酯(TEOS)可較佳地用作前驅體，此係由於TEOS具有分解成二氧化矽的獨特性質。正矽酸四乙酯為具有化學式Si(OC2H5)4的化合物。
矽烷亦可用作二氧化矽的前驅體，且可由CVD在乾式非質子條件下應用至基板，其有利於單層沉積。矽烷為具有通式SinH2n+2的飽和矽氫化合物。最簡單之矽烷為具有化學式SiH4的無機化合物。矽烷亦可指含有矽的許多化合物，諸如三氯矽烷(SiHCl3)及四甲基矽烷(Si(CH3)4)。在恰當條件下，幾乎所有矽烷皆可以氣相應用於基板。
替代CVD，可使用旋塗式玻璃沉積。旋塗式玻璃(SOG)為用作絕緣層及平坦化層的層間薄膜介電材料。其被旋塗於矽晶圓上以填充前金屬與金屬層級中的甚至次微米級間隙，同時使表面平坦化。在乾燥及固化/燒結之後，旋塗液體薄膜轉變成具有類似於SiO2之效能的Si-O網路薄膜材料。
圖2i及圖2j展示本發明方法之第五步驟，其中第三遮罩5 作為中間遮罩在所選擇區域上沉積於填充溝槽之二氧化矽的沉積層4上。 第三遮罩5保護填充溝槽之沉積層4之彼等部分，在該等部分中不應發生用於界定最終結構的蝕刻。
在下一且第六步驟中，如由圖2k及圖2l所說明，呈現於圖2i及圖2j中之填充溝槽之二氧化矽的沉積層4的一部分被大致移除至結構1a及1b的頂表面以顯露待蝕刻區域上的頂表面。原始產生的第一溝槽3a及3b現被剩餘二氧化矽氧化物填充。剩餘二氧化矽氧化物留在所要第二區域上以充當第二遮罩(4')以界定如由第三遮罩5保護的最終結構。諸如二氧化矽之化學機械平坦化或微影及回蝕的一些合適技術可用於移除。
圖2m及圖2n展示作為本發明方法的第七步驟的用於製造最終結構之DRIE蝕刻步驟。第七步驟之DRIE蝕刻導致形成第二溝槽6及第二結構1'。
如在圖2m及圖2n中可看出，在DRIE蝕刻引起較大底切之區域中，亦即在晶圓邊緣處或附近，在原始溝槽中第二遮罩部分4'之寬度現在較大(因為晶圓邊緣處或附近之原始產生的第一溝槽3b大於晶圓中間之原始產生的第一溝槽3a)。此遮罩超尺寸(over-dimension)補償了將在DRIE蝕刻期間形成的底切，且理想地，最終結構1'(及第二溝槽6)在對應區域中變得同樣寬。
相較於先前技術方法，本發明方法可被認為是使用倒裝遮蔽。第一遮罩2主要保護晶圓之不經蝕刻的區域，且界定不經蝕刻的第一結構，但實際上，第一遮罩2最終以使得其尺寸變成形成最終結構之第二溝槽6的寬度的方式間接地界定最終結構1'。
圖2o及圖2p展示方法之第八步驟，該第八步驟包括藉由與第二遮罩4'分離或同時地剝除掉第三遮罩5來清潔晶圓。
圖2q及圖2r展示方法之第九步驟，該第九步驟包括在第二遮罩4'尚未結合移除第三遮罩5被移除的情況下藉由用例如氫氟酸(HF)剝除掉第二遮罩4'來清潔晶圓。
慣性結構1'藉由清潔而完成，且其在對應於第一溝槽蝕刻深度的範圍內保持低於晶圓1之表面的剩餘部分。
圖3a至圖3e連同圖4a至4d或圖5a至圖5d一起大體展示本發明的用於藉由結構化矽晶圓而連續逐步地提供完整凹穴-絕緣體上矽(SOI)結構的實例。
圖3a展示具有氣穴9之蝕刻前SOI晶圓1的中心部分，其為用於在針對MEMS器件的各種應用，諸如電容慣性感測器、陀螺儀及加速計中垂直且水平地移動結構的合適平台。矽處置晶圓11經熱氧化以形成二氧化矽SiO2層10。
圖3至圖5之意欲用於MEMS應用的密封凹穴9係藉由將兩個矽晶圓1、11結合在一起來形成，底部或處置晶圓11具有預蝕刻淺凹穴9。(圖3至圖5僅展示晶圓之具有一個凹穴的部分但在整個晶圓中存在若干凹穴)。在結合之後，器件晶圓或「作用中」晶圓1經薄化以在凹穴9上方形成懸置振動膜。器件晶圓1在圖3至圖5中為SOI晶圓。氧化矽層10在晶圓結合之後充當蝕刻擋止件。
圖3b(對應於圖2a至圖2b)展示本發明之方法的實例之第一步驟，在該第一步驟中，第一遮罩2以一圖案沉積於晶圓1上，該圖案 用以界定晶圓1上待蝕刻掉的區域並阻擋剩餘區域不受蝕刻影響。
如由圖3c(對應於圖2c至圖2d)所說明，未由遮罩2覆蓋之部分接著在本發明方法之第二步驟中經蝕刻，以形成大約2μm之淺的第一溝槽3a。
由於圖3a至圖3e中連同圖4a至圖4d以及圖5a至圖5d的意圖為僅大體說明本發明的用於提供完整凹穴-絕緣體上矽(SOI)結構的實例，因此結合圖1及圖2論述的底切問題並非在此處加以處置，且僅晶圓中間的溝槽被呈現。
蝕刻自晶圓1之表面移除材料。圖3c展示晶圓之已於並未由遮蔽層2覆蓋的暴露表面上經DRIE蝕刻的部分。
步驟2之此淺溝槽導致矽晶圓1的第一溝槽3a及第一結構1a。晶圓之部分因此已被蝕刻掉，且第一結構1a為矽晶圓1的部分。
製程接著以進行遮罩剝除以自基板移除掉第一遮罩2的方法的第三步驟繼續，如圖3d(對應於圖2e及圖2f)中所展示。
諸如二氧化矽之一或多種遮蔽材料接著在由圖3e(對應於圖2g及圖2h)所展示之第四步驟中藉由化學氣相沉積經沉積為沉積層4以填充第一溝槽3a。
對於直至最終結構的接下來的步驟，分別在圖4a至圖4d以及圖5a至圖5d中呈現兩個不同實施方式替代例。
由圖4a至圖4d呈現之第一實施方式替代例為回蝕程序，其中遮蔽材料的經沉積為填充溝槽之沉積層4的一部分被以化學方式移除以顯露慣性結構1'的頂表面。
在第一實施方式中，圖4a(對應於圖2i及圖2j)展示本發明方法之第五步驟，其中第三遮罩5在不允許蝕刻之所選擇區域上沉積於二氧化矽之填充溝槽的沉積層4上。
在下一且第六步驟中，如由圖4b(對應於圖2k及2l)所說明，沉積層4之遮蔽材料填充物的一部分被使用諸如微影及回蝕的某合適技術來移除。第三遮罩5保護界定最終結構且最終結構蝕刻不被允許的區域上之沉積層4之遮蔽材料填充物。
圖4c(對應於圖2m及圖2n)展示作為本發明之方法的實例之第七步驟的用於製造最終結構的DRIE蝕刻步驟。剩餘填充物4'充當第二及最終結構遮罩，且第七步驟之DRIE蝕刻導致形成第二溝槽6及第二慣性結構1'。
對應於圖2o至圖2r的圖4d展示方法之第八及第九步驟的結果，該等步驟包括藉由剝除掉第三及中間遮罩5以及充當第二及最終結構遮罩4'的剩餘填充物4'來清潔晶圓。慣性結構1'被完成，且其在對應於第一溝槽蝕刻深度的範圍內保持低於晶圓1的停置表面。
由圖5a呈現之替代性第五步驟在由圖3e展示的第四步驟之後，其中諸如二氧化矽之一或多個介電材料經沉積為沉積層4以填充第一溝槽3a。
在由圖5a至圖5d呈現之第二實施方式替代例中，將化學機械拋光/平坦化(CMP)用以使晶圓之表面平滑化並移除待蝕刻區域上的沉積層4之填充物。留在除待蝕刻區域外之區域上的剩餘填充物4'填充第一溝槽3a，如由圖5a所展示。化學機械拋光/平坦化為藉由化學力及機械力之組 合使表面平滑的製程。其可被認為是化學蝕刻與無研磨劑拋光的混合體。 由圖5a呈現之第五步驟使用上述CMP製程來使晶圓之表面平滑，藉此二氧化矽之沉積層4之一部分保持沉積於晶圓上作為呈第一溝槽3a之形狀的剩餘填充物4'。
直至第五步驟之後，在本發明之實例之第二實施方式的如由圖5b呈現之第六步驟中，第三遮罩5經沉積為中間遮罩從而界定最終結構，以便保護針對最終結構之蝕刻不被允許的區域。
圖5c至圖5d之步驟對應於圖4c至4d。
因此，圖5c展示用於製造最終結構的DRIE蝕刻步驟。剩餘填充物4'充當第二及最終結構遮罩，且DRIE蝕刻導致第二溝槽6及第二結構1'的形成。
圖5d包括藉由剝除掉第三遮罩5及充當第二遮罩4'的剩餘填充物來清潔晶圓。慣性結構1'被完成，且其在對應於第一溝槽蝕刻深度的範圍內保持低於晶圓1的停置表面。
本發明之實施方式導致低於表面之結構，其並非問題而是為一益處，此係由於總會需要用於結構運動的空間。方法可能不提供極其準確之間隙深度控制，但此對於並不量測垂直方向上之任何事項的z軸陀螺儀並非問題。因此，所提議製程尤其適合於z軸陀螺儀，但可同樣良好地用於(例如)加速度計。
圖6a至圖6l呈現本發明之方法的用於藉由結構化矽晶圓(包括凹入結構)而連續逐步地提供完整凹穴-絕緣體上矽(SOI)結構的第三實施方式。本發明之此第三實施方式使得能夠產生兩個不同深度之淺溝 槽以便在慣性結構內製造凹入慣性結構及/或凹入區域。術語凹入結構指慣性結構的部分，在該部分處形成凹入慣性結構之矽之上部邊緣凹入至慣性結構之其他部分的水平頂面以下，該水平頂面可不同於矽晶圓1的原始頂面。在圖6a至圖6l中，除經處理的器件晶圓之外，亦可看到所謂的處置晶圓11以及亦稱為內埋氧化物層的保護性二氧化矽層10，保護性二氧化矽層10充當器件晶圓與處置晶圓之間的結合界面及犧牲層，以及在後續矽蝕刻步驟期間保護處置晶圓11。
出於產生用於凹入結構之凹陷的目的，在用於製造最終結構的DRIE蝕刻步驟之前執行額外步驟作為本發明方法的結合圖2n至圖2m描述的第七步驟(對應於第三實施方式的第十步驟)。
第三實施方式之圖6a對應於圖2a至圖2b。第一遮罩2沉積於晶圓1上以界定晶圓上之所要區域並阻擋剩餘區域。第一遮罩2可包含藉由光微影圖案化的二氧化矽SiO2層。在此實例中，在淺盆槽8之區域中產生MEMS器件之慣性部件。此等淺盆槽8係在用於產生慣性結構之處理步驟開始之前在器件晶圓中產生的。此等淺盆槽8之用途為在最終結構中的慣性部件上方產生垂直空間，從而使慣性部件具有在垂直維度上移動所需的空間。雖然此等淺盆槽8相對淺且相較於待產生之慣性部件及/或用於後續製程中的遮罩之線寬具有較大面積，但就圖案化例如第一遮罩而言，此等區域可被認為是平坦表面。在器件晶圓中形成此等淺盆槽8並非必要的，但用於移動的所需空間可(例如)替代地在稍後置放於器件晶圓之頂部上的頂蓋結構中實施。吾人在適用的情況下用器件晶圓之頂面指晶圓之實際頂面或淺盆槽8的頂面。
圖6b展示根據第三實施方式之製程中的第二步驟。為了界定凹入區域，將第一中間遮罩15在所選擇區域上沉積於第一遮罩2的頂部上。此中間遮罩15可包含藉由光微影圖案化的光阻層。第一中間遮罩15連同第一遮罩2一起使矽晶圓1的在凹陷蝕刻中將被蝕刻至第一中間凹陷深度的彼等部分可見，而第一中間遮罩15保護矽晶圓1之不受第一遮罩2保護但稍後將在第一溝槽蝕刻步驟中經蝕刻以形成最終結構的外形輪廓的彼等部分。第一中間遮罩15亦至少部分覆蓋第一遮罩2。亦可注意到，雖然第一遮罩2實際上界定最終結構之外形輪廓，但第一中間遮罩15具有稍微放鬆的側向對準要求，而對最終結構之側向對準的準確性無影響。第一中間遮罩15之對準的準確性藉由由第一遮罩2覆蓋之圖案的最小寬度來界定。除產生充分凹入結構外，第一中間遮罩亦可在諸如慣性塊(例如，質量塊)之較大結構內界定凹入凹槽。如熟習此項技術者所知曉，此等凹入凹槽可用於(例如)減小慣性快之不當正交移動。
在呈現第三實施方式之第三步驟的圖6c中，可看出凹陷蝕刻步驟的結果。此實施方式之此凹陷蝕刻步驟在矽晶圓1之具有第一中間凹陷深度的區域中形成凹陷溝槽3c，其最終經蝕刻達第一凹陷深度。然而，在該凹陷蝕刻步驟期間的蝕刻之深度稍淺於凹陷之所要第一深度。
圖6d表示第三實施方式之第四步驟，從而展示第一中間遮罩15已被剝除掉之後的情形。剝除第一中間遮罩15應獨立於第一遮罩2發生，此係由於第一遮罩將用於蝕刻。出於剝除之目的，第一中間遮罩15之材料較佳不同於第一遮罩2的材料，使得可將對第一遮罩2並不具有顯著影響的合適之選擇性剝除方法用於第一中間遮罩15。第一遮罩2可包含 (例如)熱SiO2的經圖案化層。
圖6e呈現第三實施方式之第五步驟，其類似於對應於較早所呈現實施方式的第一溝槽蝕刻步驟。現今，將最初置放之第一遮罩2用於在矽晶圓1中蝕刻出淺的第一溝槽3a。凹陷溝槽3c及淺的第一溝槽3a一起界定最終結構的外形輪廓。凹陷溝槽3c中的一些可甚至存在於較大塊的區域內，且因此不界定結構的外形輪廓。此第一蝕刻步驟對應於圖2c至圖2d，只不過並非在所有區域中皆自矽晶圓1之頂面上開始蝕刻，而是將與蝕刻淺的第一溝槽3a同時進一步在垂直維度上蝕刻凹陷溝槽3c，使得凹陷溝槽3c的深度進一步增加。作為第一蝕刻步驟之結果，界定凹入區域之凹陷深度的凹陷溝槽3c現具有對應於所欲第一凹陷深度的深度，且淺的第一溝槽3a界定剩餘結構外形輪廓。凹陷溝槽3c及淺的第一溝槽3a一起界定待在器件晶圓及將被凹入之所有區域中產生之結構的所有外形輪廓。
圖6f呈現第三實施方式的第六步驟。在凹陷溝槽3c及第一溝槽3a已如步驟6b、步驟6c、步驟6d及步驟6e中所規劃而產生之後，移除第一遮罩2，使得在整個器件區域中可見矽晶圓1之具有凹陷溝槽3c及淺的第一溝槽3a的頂面。此步驟對應於圖2e至圖2f的步驟。
圖6g呈現第三實施方式的第七步驟。諸如正矽酸四乙酯(TEOS)的遮蔽材料層被沉積為沉積層4以填充凹陷溝槽3c及淺的第一溝槽3a。較佳藉由化學氣相沉積來沉積此遮蔽之沉積層4。此步驟對應於圖2g至圖2h。
圖6h呈現第三實施方式的第八步驟。現移除沉積層4之遮罩材料之覆蓋矽晶圓1之水平表面的部分。凹陷溝槽3c及第一溝槽3a中的 剩餘填充物4'保持基本上完好無損，從而形成對應於凹陷溝槽3c及第一溝槽3a的圖案。又名第二遮罩4"的此剩餘填充物4"對應於圖5a之第二遮罩4'，其中差異為第二遮罩4"現界定相對於彼此已凹入達一個以上凹陷深度的結構及/或具有具不同凹陷深度的區域之較大結構。
在第三實施方式之呈現於圖6i中的第九步驟中，第三遮罩5沉積於矽晶圓1上。此步驟對應於圖5b。第三遮罩5可(例如)藉由用光微影圖案化光阻材料層來沉積。第三遮罩5之對準的準確性由受形成第二遮罩4'之剩餘填充物保護的圖案之最小寬度來界定。亦可注意到，第三遮罩5現沉積至矽晶圓1之基本平坦面上；無溝槽在矽晶圓1之頂面上可見，此係由於所有溝槽已填充有形成第二遮罩4'的填充材料。與在全部區域上具有不同深度之溝槽的在矽晶圓1之一面上進行的圖案化相比較，此情形使得能夠使用精準圖案化方法。
在呈現於圖6j中之第三實施方式的第十步驟中，使用第三遮罩5執行深的第二蝕刻，從而產生第二溝槽6。此步驟對應於圖5c。在此實施方式中，第二溝槽6之深度等於器件晶圓1之厚度，使得器件晶圓材料在第二溝槽6之區域中被移除。
在另一第三實施方式中，對應於圖6f至圖6j之步驟可用對應於圖2i至圖2n的步驟替換，其中第三遮罩5置放於所沉積之二氧化矽的沉積層4的頂部上，以便圖案化二氧化矽的沉積層4。此第二溝槽蝕刻現在在由第二遮罩4"覆蓋之區域之間的所選擇間隙中移除矽晶圓，第二遮罩4"由經填充間隙形成。
在第三實施方式之呈現於圖6k中的第十一步驟中，剝除第 三遮罩5。此情形對應於圖2o至圖2p。
在第三實施方式之第十二步驟中，第二遮罩4"最終與剝除二氧化矽層10一起被自凹陷溝槽3c及第一溝槽3a剝除。此剝除釋放慣性結構1'、1"及1'''。此最終二氧化矽剝除可由氫氟(HF)酸蒸氣製程或由濕式HF製程來實施。此類濕式或蒸氣剝除製程有效地移除任何所暴露二氧化矽SiO2，甚至自凹穴內之結構移除二氧化矽。器件晶圓1現形成在器件晶圓1之頂面以下凹入不同量的結構1'、1"及1'''。結構1'''呈現諸如驅動及/或質量塊的大型結構，其在很大範圍中並非在器件晶圓1之頂面下凹入。此等大型結構可包括凹入溝槽，如在此實例中一般。此外，特性淺凹陷保持於大型結構的外形輪廓上，其由界定大型結構1'''之外形輪廓之淺的第一溝槽3a產生。結構1'稍微凹入於器件晶圓1之頂面以下，類似地如較早實施方式中所展示。結構1'之凹陷由淺的第一溝槽3a之深度界定。結構1"一直凹入至由凹入溝槽3c之深度界定的第一凹陷深度。
現可看出，最終MEMS器件結構包括相對於彼此且在矽晶圓1之頂表面下凹入達不同深度的部件1'、1"及1'''。能夠產生具有可變之可控制凹陷量的結構之製程使得(例如)能夠產生高效能梳狀結構且產生更薄且因此更具可撓性的彈簧結構，該等結構具有在矽晶圓之頂面下精準界定之凹陷量且因此具有精準厚度。雖然不同凹入之結構的側向尺寸及相互側向對準由產生於矽晶圓之平坦表面上的第一遮罩2界定，但所有所產生結構的側向對準極其精準。此情形改良MEMS器件的效能。
本發明之方法僅在理想且簡化之狀況(其中矽中之蝕刻輪廓被假設為具有筆直側壁)下導致完全補償。實際上，亦存在使得側壁輪廓 不同於筆直側壁輪廓的其他種類之非實際情況。因此，該理念實際上僅可帶來部分補償。然而，由於正交信號之非理想性在z軸陀螺儀中最大，因此減小該效應之任何改良均為有益的。蝕刻製程亦可經調節以具有更多垂直側壁以增加補償的效果。亦可藉由使得第一溝槽蝕刻之深度更深來增加補償之效果。此理念亦藉由免除對最小底切的要求而有助於蝕刻製程最佳化。此情形使得製程對於缺陷更穩健，此係因為允許某種底切減小了製程對於由離子缺陷引起之微遮蔽的敏感性。

Claims (21)

  1. 一種藉由選擇性地蝕刻一矽晶圓而產生MEMS結構的方法，該矽晶圓藉由使用用於界定一MEMS器件之結構特徵的遮蔽層來圖案化，其特徵在於該方法包含：a)將一第一遮罩(2)沉積於一矽晶圓(1)上並圖案化該第一遮罩(2)以便界定該晶圓(1)上待在一第一溝槽蝕刻中蝕刻之所要的第一區域，b)在該第一遮罩(2)之頂部上沉積一第一中間遮罩(15)並圖案化該第一中間遮罩(15)，該第一中間遮罩(15)界定該晶圓(1)上待藉由蝕刻達一第一所界定深度而凹入的所要區域，c)在一凹陷溝槽蝕刻中在該晶圓(1)之未由該第一中間遮罩(15)亦未由該第一遮罩(2)覆蓋的部分上蝕刻凹陷溝槽(3c)，d)移除該第一中間遮罩(15)，e)在一第一溝槽蝕刻中在該晶圓(1)的未由該第一遮罩(2)覆蓋的該等部分上蝕刻第一溝槽(3a、3b)且進一步蝕刻該等凹陷溝槽(3c)，f)用一沉積層(4)填充該等第一溝槽(3a、3b)及該等凹陷溝槽(3c)，g)移除該沉積層(4)的在待在一第二溝槽蝕刻中蝕刻之所要的第二區域上的一部分，且在除該等第二區域外之區域上留下該沉積層的一剩餘部分以充當一第二遮罩(4")以便界定最終結構，其中該第二遮罩中的該等第二區域的側向尺寸和相互側向對準係藉由填充該等第一溝槽(3a、3b)之該沉積層的該剩餘部分以及蝕刻在該晶圓(1)的未由該第一遮罩(2)覆蓋的該等部分上的該等凹陷溝槽(3c)界定，h)在該第二溝槽蝕刻中在所要的該等第二區域上蝕刻該晶圓(1)的部分，及i)移除該第二遮罩(4")。
  2. 如申請專利範圍第1項之方法，其進一步包含在步驟e)之後移除該第一遮罩(2)。
  3. 如申請專利範圍第1項之方法，其進一步包含結合步驟g)移除該第一遮罩(2)連同該第二遮罩(4")的一部分。
  4. 如申請專利範圍第1項至第3項中任一項之方法，其中該方法進一步包含在步驟f)之後沉積一第三遮罩(5)以保護界定該等最終結構之區域上的該沉積層(4)，及在步驟i)中將該第三遮罩連同該第二遮罩(4")一起移除。
  5. 如申請專利範圍第1項至第3項中任一項之方法，其中該方法進一步包含在步驟g)之後沉積一第三遮罩(5)以保護界定該最終結構之區域上的該沉積層(4)，及在步驟i)中將該第三遮罩連同該第二遮罩(4")一起移除。
  6. 如申請專利範圍第1項至第3項中任一項之方法，其中一光阻用作至少該第一遮罩、第二遮罩或第三遮罩，或用作該第一中間遮罩材料(2、4"、5、15)，且其中光微影用作一遮罩圖案化方法。
  7. 如申請專利範圍第1項至第3項中任一項之方法，其中二氧化矽或金屬用作該第一遮罩、第二遮罩或第三遮罩之材料，或用作該第一中間遮罩之材料。
  8. 如申請專利範圍第1項至第3項中任一項之方法，其中一各向異性蝕刻製程用作步驟b)及/或e)中的蝕刻方法。
  9. 如申請專利範圍第1項至第3項中任一項之方法，其中該凹陷溝槽蝕刻導致具有為0.5至5μm之一深度的凹陷溝槽(3c)。
  10. 如申請專利範圍第1項至第3項中任一項之方法，其中該第一溝槽蝕刻導致具有為0.4至5μm之一深度之淺的第一溝槽(3a、3b)。
  11. 如申請專利範圍第1項至第3項中任一項之方法，其中該第二溝槽蝕刻導致具有為2至100μm之一深度的第二溝槽(6)，且其中該等第二溝槽(6)可延伸穿過器件晶圓。
  12. 如申請專利範圍第1項至第3項中任一項之方法，其中該方法包含藉由一液態抗蝕劑剝除劑或電漿灰化來移除該第一遮罩及/或第二遮罩、第三遮罩，或第一中間遮罩。
  13. 如申請專利範圍第1項至第3項中任一項之方法，其中一介電材料或一金屬用作該沉積層(4)之沉積材料。
  14. 如申請專利範圍第1項至第3項中任一項之方法，其中化學氣相沉積CVD用於沉積該沉積層(4)。
  15. 如申請專利範圍第1項至第3項中任一項之方法，其中金屬用作該沉積層(4)之沉積材料，藉此將物理氣相沉積PVD、電沉積或無電沉積用於沉積該沉積層(4)。
  16. 如申請專利範圍第1項至第3項中任一項之方法，其進一步包含藉由一回蝕程序以化學方式在步驟g)中移除該沉積層(4)的該部分。
  17. 如申請專利範圍第1項至第3項中任一項之方法，該方法進一步包含藉由化學機械平坦化CMP在步驟g)中移除該沉積層(4)的該部分。
  18. 一種使用申請專利範圍第1項至第17項中任一項的方法以用於製造一陀螺儀的方法，其中該方法的結構以適合於一陀螺儀的一方式來設定尺寸。
  19. 一種使用申請專利範圍第1項至第18項中任一項的方法以用於製造一加速度計的方法，其中該方法之結構經設定尺寸而適合於一加速度計。
  20. 如申請專利範圍第8項之方法，其中該各向異性蝕刻製程包含深反應性離子蝕刻(DRIE)。
  21. 如申請專利範圍第13項之方法，其中該介電材料包含正矽酸四乙酯(TEOS)。
TW104115337A 2014-05-20 2015-05-15 一種製造一微機電系統結構的方法 TWI628138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20145454A FI127168B (en) 2014-05-20 2014-05-20 Process for preparing a MEMS structure and using the method
??20145454 2014-05-20

Publications (2)

Publication Number Publication Date
TW201609522A TW201609522A (zh) 2016-03-16
TWI628138B true TWI628138B (zh) 2018-07-01

Family

ID=53298567

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104115337A TWI628138B (zh) 2014-05-20 2015-05-15 一種製造一微機電系統結構的方法
TW104115724A TWI612010B (zh) 2014-05-20 2015-05-18 製造微機電系統結構的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104115724A TWI612010B (zh) 2014-05-20 2015-05-18 製造微機電系統結構的方法

Country Status (5)

Country Link
US (2) US9556021B2 (zh)
EP (2) EP3145857B1 (zh)
FI (1) FI127168B (zh)
TW (2) TWI628138B (zh)
WO (2) WO2015177681A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105445495B (zh) * 2014-07-16 2018-11-02 中国科学院地质与地球物理研究所 一种对称的mems加速度敏感芯片及其制造工艺
CN106672896B (zh) * 2017-01-12 2017-11-07 广东工业大学 一种任意三维微结构的加工方法
US10807863B2 (en) 2017-05-30 2020-10-20 Murata Manufacturing Co., Ltd. Method for manufacturing micromechanical structures in a device wafer
EP3656733A1 (en) * 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Method for etching recessed structures
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
CN110161282B (zh) * 2019-05-22 2021-03-30 龙微科技无锡有限公司 基于son结构的压阻式加速度传感器的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050266A1 (en) * 2000-05-02 2001-12-13 Sherrer David W. Single mask technique for making positive and negative micromachined features on a substrate
CN201828268U (zh) * 2010-09-28 2011-05-11 深迪半导体(上海)有限公司 一种超小型mems陀螺仪传感器
US7998776B1 (en) * 2010-06-10 2011-08-16 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film thereof with improved etching process
CN103456681A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 用于后段半导体器件加工的方法和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045898A (en) * 1988-08-30 1991-09-03 At&T Bell Laboratories CMOS integrated circuit having improved isolation
US5919548A (en) * 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6811853B1 (en) 2000-03-06 2004-11-02 Shipley Company, L.L.C. Single mask lithographic process for patterning multiple types of surface features
KR100373739B1 (ko) 2001-05-07 2003-02-26 조동일 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
TW521062B (en) 2002-03-05 2003-02-21 Walsin Lihwa Corp Corner compensation method and structure constructed by the same
TWI234819B (en) 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method
KR100574465B1 (ko) 2004-05-21 2006-04-27 삼성전자주식회사 수직 단차 구조물의 제작 방법
US7449355B2 (en) 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
JP2007219303A (ja) 2006-02-17 2007-08-30 Hitachi Ltd マイクロレンズ用型の製造方法
EP2098822B8 (en) 2008-03-05 2015-08-12 Colibrys S.A. Vibrating gyroscope with quadrature signals reduction
US8043973B2 (en) 2008-05-22 2011-10-25 Texas Instruments Incorporated Mask overhang reduction or elimination after substrate etch
US8829630B2 (en) 2010-05-25 2014-09-09 Rohm Co., Ltd. Pressure sensor and method for manufacturing pressure sensor
US8394718B1 (en) 2011-09-12 2013-03-12 International Business Machines Corporation Methods of forming self-aligned through silicon via
TW201322366A (zh) 2011-11-18 2013-06-01 Chuan-Wei Wang 感測器製程
CN102602881B (zh) 2012-04-01 2014-04-09 杭州士兰集成电路有限公司 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050266A1 (en) * 2000-05-02 2001-12-13 Sherrer David W. Single mask technique for making positive and negative micromachined features on a substrate
US7998776B1 (en) * 2010-06-10 2011-08-16 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film thereof with improved etching process
CN201828268U (zh) * 2010-09-28 2011-05-11 深迪半导体(上海)有限公司 一种超小型mems陀螺仪传感器
CN103456681A (zh) * 2012-06-01 2013-12-18 台湾积体电路制造股份有限公司 用于后段半导体器件加工的方法和装置

Also Published As

Publication number Publication date
US20150336794A1 (en) 2015-11-26
US9556021B2 (en) 2017-01-31
FI20145454A (fi) 2015-11-21
FI127168B (en) 2017-12-29
EP3145858B1 (en) 2019-03-27
WO2015177681A1 (en) 2015-11-26
TW201609522A (zh) 2016-03-16
EP3145857B1 (en) 2018-08-29
EP3145857A1 (en) 2017-03-29
TWI612010B (zh) 2018-01-21
TW201604123A (zh) 2016-02-01
WO2015177694A1 (en) 2015-11-26
US20150336793A1 (en) 2015-11-26
US9334160B2 (en) 2016-05-10
EP3145858A1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
TWI628138B (zh) 一種製造一微機電系統結構的方法
US9969615B2 (en) Manufacturing method of a multi-level micromechanical structure on a single layer of homogenous material
TWI395257B (zh) 在高深寬比微機電系統中寬溝槽及窄溝槽之形成
JP2007309936A (ja) 改善された振動性能をもつｍｅｍｓ垂直櫛形駆動装置
JP6893179B2 (ja) 直交同調ための傾斜電極を有するｍｅｍｓ慣性測定装置
TWI636949B (zh) 多層微機械結構
US6694504B2 (en) Method of fabricating an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer
CN113148943A (zh) 传感器装置及制造方法
FI126516B (en) A multi-level micromechanical structure
US11527376B2 (en) Micro-electromechanical system devices and methods
KR100613604B1 (ko) Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법
KR100620288B1 (ko) 갭 필러를 이용한 진공 부유 구조체 및 이의 형성방법
KR100643402B1 (ko) 마이크로 센서의 부양체 및 그 제조방법
CN117342516A (zh) 一种mems垂直电极结构的制造方法
JP2011038781A (ja) 半導体装置及び半導体装置の製造方法