TWI612010B - 製造微機電系統結構的方法 - Google Patents

製造微機電系統結構的方法 Download PDF

Info

Publication number
TWI612010B
TWI612010B TW104115724A TW104115724A TWI612010B TW I612010 B TWI612010 B TW I612010B TW 104115724 A TW104115724 A TW 104115724A TW 104115724 A TW104115724 A TW 104115724A TW I612010 B TWI612010 B TW I612010B
Authority
TW
Taiwan
Prior art keywords
mask
wafer
trench
layer
etched
Prior art date
Application number
TW104115724A
Other languages
English (en)
Other versions
TW201604123A (zh
Inventor
艾爾堤 托爾凱利
Original Assignee
村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 村田製作所股份有限公司 filed Critical 村田製作所股份有限公司
Publication of TW201604123A publication Critical patent/TW201604123A/zh
Application granted granted Critical
Publication of TWI612010B publication Critical patent/TWI612010B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00373—Selective deposition, e.g. printing or microcontact printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5642—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating bars or beams
    • G01C19/5656—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating bars or beams the devices involving a micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5642—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating bars or beams
    • G01C19/5663—Manufacturing; Trimming; Mounting; Housings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Abstract

本發明的方法關於一種藉由使用一遮罩層來定義一微機電系統裝置之結構性特徵圖樣以選擇性蝕刻一要被圖樣化之矽晶圓而創造微機電系統結構。該方法包括於一矽晶圓(1)上沉積與圖樣化一第一遮罩(2)，以便定義該晶圓(1)中要被蝕刻的所希望的第一區域。第一溝槽(3a、3b)會在第一溝槽蝕刻中被蝕刻在該晶圓(1)中沒有被該第一遮罩(2)覆蓋的部分中。該第一溝槽(3a、3b)接著會被一沉積層(4)填充。該沉積層(4)的一部分會在要被蝕刻的所希望的第二區域中被移除，而它的其餘部分則殘留在要充當一第二遮罩(4')的區域中，以便定義最終的結構。在該些所希望的第二區域中的晶圓(1)部分會在第二溝槽蝕刻中被蝕刻，並且該第二遮罩(4')會被移除。本發明的方法能夠藉由設計適合陀螺儀的結構尺寸而被用來製造陀螺儀，或者藉由設計適合加速器的結構尺寸而被用來製造加速器。

Description

製造微機電系統結構的方法
本發明關於一種藉由使用一遮罩層來定義一微機電系統裝置之結構性特徵圖樣以選擇性蝕刻要被圖樣化之一矽晶圓而創造微機電系統結構的方法。本發明還關於該方法的用途。
基本上，一微機電系統裝置具有受到整合式微電子元件控制的移動元件並且在一微小的矽晶片上含有微電路系統，於該微小的矽晶片之中已經製造特定的機械裝置(例如，微感測器)以及一微致動器。此些微感測器與微致動器構成微機電系統(MEMS)裝置的功能元件。微機電系統裝置的實體尺寸變化能夠從一微米以下至數毫米。
微機電系統裝置將一已測量的機械信號轉換成一電信號，並且微機電系統感測器測量該機械現象以及該些電子元件接著會處理來自該些感測器以及經由該些致動器直接的特定判斷能力所推知的資訊而藉由移動、定位、或是調整來回應，以便從而針對特定所希望的結果或目的來控制環境。微機電系統裝置因此會包括驅動元件與感測元件兩者，以便實施特定功能。
利用微機電系統技術所製作的系統的範例為：壓力感測器；用於測量移動物體的加速度的加速器；以及用於測量旋轉物體的角速度的 陀螺儀。
微機電系統裝置可以為電容式或者利用壓電式換能。
電容式微機電系統裝置中的一關鍵元件為被形成在一靜止電極與一被附接至一懸浮實證質量(suspended proof mass)的可移動電極之間的可變電容器。該可移動電極會響應於一加速器中的加速度或是當一角速度被施加至一陀螺儀並且被用來測量此速度時被加諸在該實證質量上的科氏力(Coriolis force)而偏離。偏離量能夠從因為偏離的關係而出現的該兩個電極之間的間隙變化所造成的電容變化來感測。
加速度計為加速度感測器。一藉由彈簧而懸浮的慣性質量會因造成該質量偏離其初始位置的加速作用力而發揮作用。此偏離會被轉換成一電信號，其會出現在該感測器輸出處。應用微機電系統技術於加速度計係一種非常新的發展。
一加速器包括一實證質量，它的其中一側被固定至一載體，而另一側則為懸浮。其進一步包括用於偵測該薄膜在加速度作用下的移動。這構成一感測器，其會感測加速度作用力。
慣性感測器係一種加速度計並且係運用表面加工的主要商用產品中的其中一者。
當物體繞著一軸旋轉時，它們會有角速度。陀螺儀(Gyroscope或gyro)為測量或保持旋轉運動的裝置。於一角速度的振動感測器中，也就是，陀螺儀，一特定已知的主要運動或種子運動(seed motion)會在該感測器中被誘發且保持。接著，要藉由該感測器來測量的所希望的運動會被偵測 為該主要運動的偏向(deviation)。
當微機電系統技術被施行為陀螺儀時，此些陀螺儀會有一懸浮在一基板上方的結構以及相關聯的電子元件，其會感測該懸浮結構的移動並且將已感測到的移動傳遞至一外部電腦。該電腦會處理該已感測到的資料以便計算所測量的特性。
舉例來說，用於振動陀螺儀的結構係藉由蝕刻一半導體晶圓而形成，以便形成一在該測量中作為基準的實證質量。該實證質量藉由一彈簧系統(例如，彈性樑柱)而懸浮於一基板。一可以位在相同基板上的電子驅動電路會施加一交流驅動電流至驅動電極，該些驅動電極會於一驅動方向中振動該實證質量。該電氣驅動機制沿著一驅動軸(x)振動該實證質量並且該些電極與該實證質量共同建立一電容，用以偵測該實證質量在垂直於該驅動軸的感測軸(z)中的移動。三軸微機電系統陀螺儀能夠測量繞著三條x、y、z軸的旋轉，而單軸陀螺儀與雙軸陀螺儀則能夠測量繞著此些軸中的其中一條軸或兩條軸的旋轉。
該些電極在正交於該驅動方向的感測方向中偵測該實證質量的位移。因此，該振動陀螺儀依賴於此實證質量於其中一個方向中的振動以及偵測因該旋轉速度而產生在該垂直方向中的科氏力。轉換旋轉為科氏力係以一陀螺儀的操作為基礎。
用於在以微機電系統為基礎的陀螺儀中生產具有該些彈簧及該些樑柱的結構的生產過程與技術經常會導致正交誤差(quadrature error)，也就是，因沿著沒有確實垂直於測量科氏移動之方向的方向來驅動該振動實證質量所造成的誤差。該振動驅動移動在該感測方向中的分量會 產生一由該科氏力所造成的輸出信號。
在角速度的微機電振動感測器中的其中一項最嚴重問題為所謂的正交信號，其係由該些結構中的不良尺寸精確性所造成。當此輸出信號中肇因於該科氏力的分量被偏移時，該正交輸出信號會和被用來驅動該實證質量的驅動信號同相。
於該感測器中，該正交信號能夠藉由利用電作用力而被補償，例如，正向饋送補償或是其它電補償。
然而，藉由電作用力所進行的補償對在感測器裡面需要精確相位控制或大電壓以及分離結構的感測器的電子元件來說係一難題。
此些微型化的感測器、致動器、以及結構能夠全部和積體電路(微電子元件)被合併在一共同的矽基板上或是分離的矽基板上。當利用積體電路(Integrated Circuit)製程序列來製作該些電子元件時，該些微機械器件則利用會選擇性蝕除一矽半導體晶圓的一部分或是加入新結構層的微加工製程來製作，以便形成該些機械式及機電式裝置。該晶圓會被圖樣化並且蝕刻，以便在該半導體層中定義該感測器的結構性特徵圖樣。該晶圓充當用於被建構在該晶圓之中與上方的微電子裝置的基板，並且，除了圖樣化與蝕刻之外，還會進行許多其它微製作製程步驟，例如，摻雜或是離子植入以及沉積各種材料。最後，該些獨特的微電路會被分離成多個晶粒並且被封裝。
晶粒係指該半導體材料的其中一個小方塊，其上會製作一給定的功能電路、晶片。於該些微電子裝置的製造中，每一個獨特的晶粒皆含有該些積體電路中的其中一者。在製造期間，一具有高達數千個電路的 晶圓會被切割成多個矩形工件，每一個工件皆稱為晶粒。該些積體電路成批地被生產在單一晶圓中。
蝕刻係一種非常重要的製程模組，而且每一個晶圓都會在完成之前進行許多蝕刻步驟。在許多蝕刻步驟中，該晶圓的一部分會受到一防止蝕刻的「遮罩(masking)」材料的保護，避免受到蝕刻劑的破壞。舉例來說，該遮罩材料為一已經利用光微影術圖樣化過的光阻。該圖樣作業顯示該晶圓中應該被蝕刻的部分。
於各向異性蝕刻(anisotropic etching)中，水平方向與垂直方向中的蝕刻速率並不相同。偏差(bias)為遮罩上的特徵圖樣和因下方削切(其係指在該遮罩下面被蝕除的部分)所造成的實際蝕刻圖樣之間的橫向尺寸差異。
該些經蝕刻的結構的輪廓對該微機電系統裝置的效能有很大的衝擊。在特殊的已深反應式離子蝕刻(Deep Reactive Ion Etched，DRIE)的結構中會造成問題的典型不理想情況為某些蝕刻會下方削切該遮罩層並且形成具有傾斜側壁的溝槽。下方削切的距離便稱為偏差。如果在該結構裡面的下方削切的程度不同的話，該下方削切問題會更難解決。
下方削切能夠被定義為預期被用來定義蝕刻邊界的遮罩以及實際蝕刻尺寸之間的差異。
下方削切經常會利用遮罩偏差來補償，其意義為讓該些遮罩尺寸大於預期的溝槽尺寸，以便補償該下方削切。然而，該遮罩的偏差作用並沒有提供完整的解決方案，因為DRIE下方削切在該晶圓中會改變。這係因為有來自於該DRIE工具的幾何形狀的徑向散佈的關係。再者，某些微 機電系統裝置(如Z軸陀螺儀)對單一晶粒裡面的尺寸精確性的挑剔性更大於晶粒至晶粒變異。這係因為單一晶粒裡面的樑柱變異會導致主要運動不同於經過設計的方向，從而造成所謂的正交信號。一Z軸陀螺儀的正交信號於尺寸變化速率(其為位置的函數)為最高的晶圓區域處為最高。
在美國專利案第8,210,039號中試圖提供一種角速度的振動感測器的結構，其中所揭示的正交信號的補償係直接藉由機械性設計來施行，而沒有電作用力。
美國專利案第8,043,973號揭示一種藉由製程設計達成遮罩伸出縮減的方法，其包括使用兩個遮罩層來減少橫向基板下方削切。
美國專利案第7,214,559號揭示一種藉由利用數道蝕刻步驟來製作垂直偏移結構的方法。
本發明的目的係提供一種藉由消弭晶圓裡面的不均勻性而利用改良的方法來補償正交信號的結構。
本發明的方法關於一種藉由使用一遮罩層來定義一微機電系統裝置之結構性特徵圖樣以選擇性蝕刻一要被圖樣化之矽晶圓而創造微機電系統結構。該方法包括於一矽晶圓上沉積與圖樣化一第一遮罩，以便定義該晶圓中要被蝕刻的所希望的第一區域。第一溝槽會在第一溝槽蝕刻中被蝕刻在該晶圓中沒有被該第一遮罩覆蓋的部分中。該第一溝槽接著會被一沉積層填充。該沉積層的一部分會在要被蝕刻的所希望的第二區域中被移除，而它的其餘部分則殘留在要充當一第二遮罩的區域中，以便定義最終的結構。在該些所希望的第二區域中的晶圓部分會在第二溝槽蝕刻中 被蝕刻，並且該第二遮罩會被移除。
本發明的方法能夠藉由設計適合陀螺儀的結構尺寸而被用來製造陀螺儀，或者藉由設計適合加速器的結構尺寸而被用來製造加速器。
本發明的方法的較佳實施例具有子專利項的特徵。
於其中一實施例中，該第一遮罩係在該第一溝槽蝕刻之後被移除，或者其能夠在要移除該第二遮罩的一部分時一起被移除。
第三遮罩會在該第一溝槽已經被一沉積層填充之後被沉積並且和該第二遮罩一起被移除，或者，該第三遮罩亦能夠移除該沉積層的一部分之後被沉積。
一光阻能夠被充當該第一遮罩材料及/或第二遮罩材料及/或第三遮罩材料，因而可以使用光微影術作為該遮罩圖樣化方法。二氧化矽或金屬亦能夠被用來作為該第一遮罩材料及/或第二遮罩材料及/或第三遮罩材料。該第一遮罩及/或第二遮罩及/或第三遮罩會藉由液態光阻剝除機或電漿灰化(plasma ashing)來移除。
較佳的係，在該些蝕刻步驟中使用各向異性蝕刻製程(例如，深反應式離子蝕刻，DRIE)。該第一溝槽蝕刻經常會造成0.4μm至5μm的淺溝槽，而第二溝槽蝕刻則會造成2μm至100μm深的溝槽。
一介電材料(例如，二氧化矽(SiO2))會被用來作為該沉積材料層。於此情況中，較佳的係，使用化學氣相沉積(Chemical Vapor Deposition，CVD)來沉積該沉積層。當使用金屬作為該沉積材料層時，用於沉積該沉積層的較佳沉積方法為物理氣相沉積(Physical Vapor Deposition，PVD)、電極沉積、或是無電極沉積。
於某些實施例中，該部分的沉積層會藉由回蝕程序以化學方 式移除或者藉由化學機械平坦化(Chemical-Mechanical Planarization，CMP)來移除。
本發明藉由本發明的方法來達成藉由針對該遮罩與該結構兩者使用蝕刻而補償下方削切的晶圓級不均勻性，俾使得下方削切會被抵消。
在本發明中已經得到結論，在單一晶粒裡面的樑柱尺寸變異係起源於該蝕刻輪廓的徑向晶圓散佈。Z軸陀螺儀最容易受到此誤差影響。
現在將參考數個較佳實施例並且參考圖式來更詳細說明本發明的實施例。本發明並不受限於此些實施例的細節。
1‧‧‧頂層晶圓
1'‧‧‧第二結構
1a‧‧‧結構
1b‧‧‧結構
2‧‧‧遮罩層
3‧‧‧溝槽
3a‧‧‧第一溝槽
3b‧‧‧第一溝槽
4‧‧‧溝槽填充層
4'‧‧‧第二遮罩
4"‧‧‧(未定義)
5‧‧‧第三遮罩
6‧‧‧第二溝槽
9‧‧‧空氣凹腔
10‧‧‧二氧化矽(SiO2)層
11‧‧‧底部晶圓
A‧‧‧遮罩尺寸
B1‧‧‧下方削切尺寸
B2‧‧‧下方削切尺寸
C1‧‧‧結構尺寸
C2‧‧‧結構尺寸
圖1a與1b將不均勻性簡化表示為經DRIE蝕刻的結構中造成尺寸變異的現象。
圖2a至2r所示的係主要用來補償晶圓級不均勻性的本發明的方法。
圖3a至3e大體上顯示用於提供一種完整的凹腔絕緣體上矽(Silicon-On-Insulator，SOI)結構的本發明的方法的第一部分。
圖4a至4d所示的係用於提供一種完整的凹腔SOI結構的本發明的方法的第二部分的第一實施例。
圖5a至5d所示的係用於提供一種完整的凹腔SOI結構的本發明的方法的第二部分的第二實施例。
圖1a與1b大體上所示的係微機電系統結構中造成尺寸變異的經DRIE蝕刻的結構中的下方削切中的不均勻性的簡化表示圖。
一頂層矽晶圓的一部分已經在沒有被一遮罩層2覆蓋的裸露表面中被DRIE蝕刻，以便在該頂層晶圓中形成結構1a與1b。圖1a與1b僅顯示該頂層晶圓的結構1a與1b至蝕刻的深度，且所以，圖中已形成的溝槽3僅會被看成空間。
圖3至5呈現頂層晶圓1如何利用一用於從該頂層晶圓1的一部分處所形成之功能結構的空氣凹腔9而實際上被黏結至一底部晶圓11。下文中將該頂層晶圓1稱為晶圓1。
圖1a所示的係一頂層晶圓中靠近該晶圓中心的結構1a；而圖1b所示的係一頂層晶圓1中位在該晶圓邊緣處的結構1b。
在圖1a與1b中，A為晶圓1的實際被覆蓋部分上的遮罩2的水平尺寸；而尺寸C1與C2為從該頂層晶圓處所形成的結構的水平尺寸；以及尺寸B1與B2為被定義為A與C1/C2之間的差異的下方削切的距離，其為非刻意從該遮罩底下被蝕除的部分的尺寸。整個下方削切被定義為2×B1或2×B2，因為B1/B2僅為其中一側的下方削切的距離。理想上，A應該對應於C1/C2；但是，該下方削切卻會造成B1/B2。
下方削切能夠被定義為預期用以定義蝕刻邊界的遮罩尺寸A以及實際蝕刻尺寸之間的差異。下方削切的距離被稱為偏差並且其在該些結構中的程度在晶圓1裡面會不同。因此，該蝕刻製程在晶圓邊緣處造成的下方削切B2會大於在晶圓中心，其中，下方削切B1為較小。所以，在晶圓邊緣處的結構尺寸C2小於在晶圓1的中心的結構尺寸C1。
實際上，在該遮罩底下的溝槽有傾斜及/或不平坦的側壁，因為該下方削切傾向於不會在該遮罩正下方。然而，為簡化起見，在圖1a與1b中所示的溝槽3有筆直的側壁。
圖2a至2r主要逐個步驟連續性圖解本發明的方法，其會補償晶圓級的不均勻性。圖2a、2c、2e、2g、2i、2k、2m、2o、以及2q在該晶圓中心處的一部分晶圓處連續性圖解該方法；而圖2b、2d、2f、2h、2j、2l、2n、2p、以及2r則在該晶圓邊緣處的一部分晶圓中連續性圖解該方法。
如同圖1a與1b的情況，圖2a至2r僅顯示頂層晶圓1，其實際上利用一用於功能結構的空氣凹腔而被黏結至一底部晶圓，如圖3至5中所示。
於圖2a至2r的實施例的第一步驟中，一第一遮罩2被沉積在該晶圓1上，用以在該晶圓中定義所希望的區域並且阻隔其餘的區域，如圖2a與2b所示。在將第一遮罩2沉積於該晶圓1上之後，該遮罩2會被圖樣化。該圖樣化顯示該晶圓中的哪些部分應該被蝕刻。
晶圓1必須被圖樣化並且蝕刻，以便於其半導體層中定義一感測器的結構性特徵圖樣。於蝕刻中必須用到遮罩，俾使得該蝕刻應該僅影響該晶圓的特定區域並且阻隔不希望蝕刻的區域。
該遮罩能夠藉由圖樣化一已沉積的遮罩材料來實施或是藉由沉積一已圖樣化的遮罩材料於該晶圓上來實施。
為圖樣化一已沉積的遮罩材料，能夠使用已知的製程，例如，光微影術(亦稱為光學微影術)。光微影術涉及利用一光阻(PhotoResist，PR)材料作為遮罩材料，以便在該晶圓的表面產生該特定圖樣，也就是，用 以在晶圓1上定義微加工結構的形狀。
於一替代例中亦能夠利用二氧化矽(SiO2)膜作為遮罩材料。
光阻(PR)為一光敏材料，其能夠藉由曝露在具有所希望圖樣的形狀的光能量中而被處理為一特定的圖樣。一光阻的圖樣化係藉由曝露該材料於紫外線(UltraViolet，UV)光中而進行。一旦該PR已經被圖樣化，該晶圓將僅會在特定的區域中被該PR覆蓋，而該晶圓的其餘部分則沒有被覆蓋。光微影術相當實用，因為其能夠非常快速地將該圖樣轉印至晶圓表面。亦能夠使用直接寫入法(Direct-write method)，其雷同於被用來創造光學遮罩的方法；但是，速度較慢。
於某些情況中，光阻的化學強度會不夠高，無法耐受該矽晶圓的特有蝕刻。於此些情況中，一由比較穩定材料(如同二氧化矽)製成的額外層會被加入在該光阻與該晶圓之間。這被稱為硬遮罩。
圖中的尺寸A定義沒有被該遮罩覆蓋要被蝕刻的區域。其目的為依照尺寸A在該晶圓的中心部分(如圖2a所示)以及在晶圓邊緣處的部分(如圖2b所示)蝕刻相等的區域。
沒有被遮罩2覆蓋的部分接著會在本發明的方法的第二步驟中被蝕刻，如圖2c與2d所示，以便形成大小為ca 0.5μm至5μm的淺第一溝槽3a與3b，舉例來說，2μm。該蝕刻會從晶圓1的表面處移除材料。
舉例來說，該些蝕刻步驟能夠藉由電漿輔助乾式蝕刻、反應式離子蝕刻(Reactive Ion Etching，RIE)、或深反應式離子蝕刻(DRIE)來實施。DRIE係一種特殊的RIE。其係一種高度各向異性的蝕刻製程，經常被用來在晶圓/基板中創造深穿透、陡峭側邊的孔洞與溝槽。然而，RIE「深度」則 端視應用而定。在微機電系統中，DRIE通常被用於從數微米至0.5mm的任何深度。於此製程中會達成具有幾乎垂直的側壁的數百微米蝕刻深度。亦能夠利用於反應劑中交替使用兩種不同氣體組成物的技術。
圖2c與2d所示的係已經在沒有被遮罩層2覆蓋的裸露表面被DRIE蝕刻的矽晶圓結構1的部分。
步驟2的淺溝槽蝕刻造成由矽晶圓1的第一結構1a與1b以及第一溝槽3a與3b所組成的圖樣。該晶圓的一部分因而已經被蝕除(在由溝槽3a與3b所定義的範圍中)並且該第一結構1a與1b為矽晶圓1的一部分。該些溝槽通常不會深於2μm，以避免最終的結構會不必要的過低。
圖2c與2d所示的係此生成的不均勻性，如大體上在圖1a與1b中已說明過。DRIE蝕刻在晶圓邊緣處造成的下方削切B2大於在晶圓中心，其中，下方削切B1比較小。在圖2c與2d的階段中，A為沒有被第一遮罩覆蓋的晶圓部分的尺寸。B1與B2為該下方削切的距離，其為在該第一遮罩2底下被蝕除的部分的尺寸。實際上，在遮罩2底下的溝槽傾向有傾斜的側壁，因為該下方削切不會在該遮罩正下方；然而，在圖2c與2d中簡化顯示該些溝槽3為具有筆直的側壁。
下方削切的距離稱為偏差並且其在該結構裡面中的程度會不同。因此，該蝕刻製程在晶圓邊緣處(如在圖2d中所看見)造成的下方削切偏差B2會大於在晶圓中心(如在圖2c中所看見)，其中，下方削切B1為較小。所以，在晶圓邊緣處的溝槽尺寸寬於在該晶圓的中心的溝槽尺寸，且同樣地，在晶圓邊緣處的結構尺寸會小於在該晶圓的中心的結構尺寸。
該製程接著在遮罩剝除中繼續進行本發明的第三步驟，以便 如圖2e與2f中所示般地從該基板處移除該第一遮罩2。倘若使用光阻作為該遮罩的話，則會使用液體「光阻剝除機」，其會以化學方式改變該遮罩，俾使得其不再黏著至該基板。或者，該光阻遮罩可以藉由一含氧電漿來移除，其會將其氧化。此製程稱為電漿灰化並且類似乾式蝕刻。
於SiO2遮罩的情況中，其會藉由氫氟酸(HF)來移除；或者，該SiO2遮罩不會於此階段處被移除，而係在後面被移除。
一或更多個遮罩材料(例如，二氧化矽)接著會在圖2a與2h中所示的第四步驟中藉由化學氣相沉積(CVD)被沉積為層4，用以填充溝槽3a與3b。在CVD中，二氧化矽(SiO2)因為其保形沉積特性的關係而為一理想的材料。於此步驟中，該晶圓(基板)裸露至一或更多個揮發性前驅體，其會在該基板表面上反應及/或分解，用以產生所希望的SiO2沉積。
金屬同樣為一可能的遮罩材料，並且於此情況中係使用包含濺鍍的物理氣相沉積(PVD)，而非CVD。用於金屬沉積的其它可能的方法為電極沉積或是無電極沉積。
為取得二氧化矽(SiO2)，舉例來說，較佳的係，四乙基正矽酸鹽(TEtraethyl OrthoSilicate，TEOS)會被用來作為前軀體，因為TEOS有卓越的分解特性，可分解為二氧化矽。四乙基正矽酸鹽係化學式為Si(OC2H5)4的化學化合物。
矽烷亦能夠作為二氧化矽的前驅體並且能夠藉由CVD在乾燥非質子性的條件下被塗敷至基板，其有利於單層沉積。
矽烷為飽和的矽氫化合物，通用化學式為SinH2n+2。最簡單的矽烷為具有化學式SiH4的無機化合物。矽烷亦可以表示許多含矽的化合物， 例如，三氯矽烷(SiHCl3)以及四甲基矽烷(Si(CH3)4)。在適當的條件下，幾乎所有矽烷皆能夠在該氣相中被塗敷至基板。
取而代之的係，能夠使用旋轉式玻璃沉積(Spin-On-Glass deposition)來取代CVD。旋轉式玻璃(Spin-on Glass，SOG)係一種被用來作為絕緣層與平坦化層的層間薄膜介電材料。其會被旋塗在一矽晶圓上，用以在平坦化該些表面時以預金屬與金屬水平來均勻填充次微米間隙。在乾燥以及固化/燒結之後，該經旋塗的液體膜會變成效能雷同於SiO2的Si-O網絡薄膜材料。
圖2i與2j所示的係此實施例的第五步驟，其中，一第三遮罩5會在選定的區域上被沉積在二氧化矽溝槽填充層4上成為一中間遮罩。該第三遮罩5會保護該溝槽填充層4中不應該進行蝕刻來定義最終結構的部分。
於第六步驟中，如圖2k與21中所示，圖2i與2j中所示的二氧化矽組成的溝槽填充層4的一部分會約略被移除至結構1a與1b的頂端表面，以便顯露要被蝕刻的區域上的該頂表面。原來的溝槽3a與3b現在會被剩餘的二氧化矽氧化物填充。其殘留在所希望的第二區域上，充當一第二遮罩(4')，以便定義如受到第三遮罩5保護的最終結構。下面的某些合宜技術皆能夠用於該移除作業，例如：化學機械平坦化或是微影術以及回蝕該二氧化矽。
圖2m至2n所示的係用於製作最終結構的DRIE蝕刻步驟，其為本發明的方法的第七步驟。該第七步驟的DRIE蝕刻會形成第二溝槽6以及第二結構1'。
如能夠在圖2m與2n中所看見，第二遮罩4'部分的寬度係在現在面積比較大的原來溝槽之中，其中，DRIE蝕刻導致較大的下方削切，也就是，在晶圓邊緣處(因為原來的溝槽3b在晶圓邊緣處比較大)。此遮罩過大尺寸補償在DRIE蝕刻期間會形成的下方削切，且理想上，最終結構1'(以及第二溝槽6)會在對應區域中變成等寬。
本發明的方法能夠被視為利用先前技術方法的反向遮罩。第一遮罩2主要保護晶圓中不要被蝕刻的區域並且定義不要被蝕刻的第一結構；但是，實務上，該第一遮罩2最後卻間接定義最終結構1'，使其尺寸變成最終溝槽6的寬度。
圖2o至2p所示的係此實施例的第八步驟，其包含藉由與第二遮罩4'分開或同步的方式剝除第三遮罩5來清洗該晶圓。
圖2q至2r所示的係第九步驟，如果第二遮罩4'沒有配合移除該第三遮罩5而被移除的話，其包含，舉例來說，藉由氫氟酸(HF)來剝除該第二遮罩4'以清洗該晶圓。
該些可移動的結構1'會藉由清洗而被拋光並且它們會在對應於第一溝槽蝕刻深度的範圍中保持低於該晶圓1的表面的其餘部分。
圖3a至3e以及圖4a至4d或圖5a至5d一起大體上顯示用於藉由建構一矽晶圓而連續性地逐個步驟提供一種完整的凹腔絕緣體上矽(SOI)結構的本發明的方法。
圖3a所示的係具有一空氣凹腔9的預蝕刻SOI晶圓1的中心部分，其為一種適合用於微機電系統裝置的各種應用中(例如，電容式慣性感測器、陀螺儀、以及加速器)的垂直移動結構與水平移動結構的平台。 一矽質底部晶圓11會被熱氧化，用以形成一二氧化矽(SiO2)層10。
預期用於微機電系統應用中的圖3至5的密封凹腔9係藉由將兩個矽晶圓1、11黏結在一起所形成，底部或「搬運」晶圓11有預蝕刻的淺凹腔9(圖3至5僅顯示具有一凹腔的晶圓的一部分，但是，整個晶圓中有數個凹腔)。在黏結之後，該頂層或「有作用的」晶圓1會被薄化，以便在凹腔9上方形成一懸浮的隔膜。該有作用的晶圓1在圖3至5中為一SOI晶圓。該矽氧化物層10在晶圓黏結之後充當一蝕刻阻止層。
圖3b(對應於圖2a至2b)所示的係本發明的方法的第一步驟，其中，第一遮罩2會被沉積在晶圓1上，其沉積圖樣用以定義該晶圓上要被蝕除的區域並且用以阻隔避免被蝕刻的其餘區域。
沒有被遮罩2覆蓋的部分接著會在本發明的方法的第二步驟中被蝕刻，如圖3c(對應於圖2c至2d)所示，以便形成大小為ca 2μm的淺第一溝槽3a。
圖3a至3e以及圖4a至4d和圖5a至5d的目的僅係大體上圖解用於提供一種完整的凹腔絕緣體上矽(SOI)結構的本發明的實施例。此處並沒有處理配合圖1與2所討論的下方削切問題並且圖中僅呈現該晶圓中間的溝槽。
蝕刻會從晶圓1的表面處移除材料。圖3c所示的係已經在沒有被一遮罩層2覆蓋的裸露表面上被DRIE蝕刻的晶圓的一部分。
步驟2的淺溝槽蝕刻造成矽晶圓1的第一溝槽3a以及第一結構1a。該晶圓的一部分因而已經被蝕除並且該第一結構1a為矽晶圓1的一部分。
該製程接著會在遮罩剝除中繼續進行此實施例的第三步驟，以便如圖3d(對應於圖2e與2f)中所示般地從該基板處移除該第一遮罩2。
一或更多個遮罩材料(例如，二氧化矽)接著會在圖3e(對應於圖2g與2h)所示的第四步驟中藉由化學氣相沉積被沉積為層4，用以填充溝槽3a。
在最終結構之前的接續步驟中，在圖4a至4d以及圖5a至5d中分別呈現兩個不同的替代例。
圖4a至4d所呈現的第一實施例替代例為回蝕程序，其中，被沉積為一溝槽填充層4的遮罩材料的一部分係以化學方式被移除，以便露出結構1'的頂表面。
於該第一實施例中，圖4a(對應於圖2i與2j)所示的係本發明的方法的第五步驟，其中，一第三遮罩5會在不允許蝕刻的選定區域上被沉積在二氧化矽溝槽填充層4上。
於下一道且為第六步驟中，如圖4b所示(對應於圖2k與2l)，該遮罩材料填充層4的一部分會利用特定合宜的技術(例如，回蝕)被移除。該第三遮罩5保護用以定義最終結構並且不允許進行最終結構蝕刻的區域上的遮罩材料填充層4。
圖4c(對應於圖2m至2n)所示的係用於製作最終結構的DRIE蝕刻步驟，其為本發明的方法的第七步驟。剩餘的填充層4'充當第二與最終結構遮罩並且該第七步驟的DRIE蝕刻會形成第二溝槽6以及第二結構1'。
圖4d(對應於圖2o至2r)所示的係該方法的第八步驟與第九 步驟的結果，其包含藉由剝除該第三與中間遮罩5以及剩餘的填充層4'(其充當一第二與最終結構遮罩4')來清洗該晶圓。該些可移動的結構1'會被拋光並且它們會在對應於第一溝槽蝕刻深度的範圍中保持低於該晶圓1的其餘表面。
圖5a呈現一替代性的第五步驟，其跟隨在圖3e所示的第四步驟後面，其中，一或更多個介電材料(例如，二氧化矽)會被沉積為層4，用以填充該些溝槽3a。
於圖5a至5d中所示的第二實施例替代例中係利用化學機械研磨/平坦化(Chemical Mechanical Polishing/Planarization，CMP)來平滑化晶圓的表面並且移除要被蝕刻的區域上的填充層4。殘留的填充層4'會如圖5a所示般地填充該些溝槽3a。化學機械研磨/平坦化係一種結合化學藥劑與機械作用力來平滑化表面的製程。其能夠被視為一種化學蝕刻與游離磨料研磨的組合。圖5a所示的第五步驟利用上面提及的CMP製程來平滑化晶圓的表面，藉以讓該二氧化矽層4的一部分仍然被沉積在該晶圓上作為具有溝槽3a的形狀的剩餘填充層4'。
至此為止，在如圖5b所示的第二實施例的第六步驟中，一第三遮罩5會被沉積作為一中間遮罩，用以定義該最終結構，以便保護不允許蝕刻最終結構的區域。
圖5c至5d的步驟對應於圖4c至4d。
因此，圖5c所示的係用於製作最終結構的DRIE蝕刻步驟。剩餘的填充層4'充當第二與最終結構遮罩並且該DRIE蝕刻會形成第二溝槽6以及第二結構1'。
圖5d所示的係藉由剝除該第三遮罩5以及剩餘的填充層(其充當一第二遮罩4')來清洗該晶圓。該些可移動的結構1'會被拋光並且它們會在對應於第一溝槽蝕刻深度的範圍中保持低於該晶圓1的其餘表面。
本發明的實施例會造成低於表面的結構，其雖然不構成任何問題，但卻有好處，因為無論如何總是會需要用於結構運動的空間。該方法可能沒有提供非常精確的間隙深度控制；但是，這在Z軸陀螺儀中並不是問題，其沒有在垂直方向中測量任何事物。所以，本發明提出的製程非常適用於Z軸陀螺儀；但是，亦同樣能夠用於加速器。
本發明的實施例僅在理想且簡化的案例中提供完整的補償，其中，在矽中的蝕刻輪廓被假設為具有筆直的側壁。實際上還有其它種類的非現實性使得該側壁輪廓會並非筆直。所以，此概念實務上僅可部分補償。然而，因為正交信號的非理想性在Z軸陀螺儀中為最大，所以，可以減低該效應的任何改良都會有好處。該蝕刻製程亦能夠被調整為具有比較垂直的側壁，以便提高該補償的效果。該補償的效果亦能夠藉由讓該第一溝槽蝕刻的深度為較深而提高。此概念還因放鬆最小下方削切的必要條件而有助於蝕刻製程最佳化。這使得該製程在缺陷中更耐用，因為允許特定的下方削切會降低受到因顆粒缺陷所造成的微遮罩作用影響的製程靈敏性。
1‧‧‧頂層晶圓
1'‧‧‧第二結構
3a‧‧‧第一溝槽
4'‧‧‧第二遮罩
5‧‧‧第三遮罩
9‧‧‧空氣凹腔
10‧‧‧二氧化矽(SiO2)層
11‧‧‧底部晶圓

Claims (20)

  1. 一種藉由使用遮罩層來定義一微機電系統裝置之結構性特徵圖樣以選擇性蝕刻要被圖樣化之一矽晶圓而創造微機電系統結構的方法，該方法包括：a)於一矽晶圓(1)上沉積與圖樣化一第一遮罩(2)，以便定義該晶圓(1)中要在第一溝槽蝕刻中被蝕刻的所希望的第一區域，b)在第一溝槽蝕刻中於該晶圓(1)中沒有被該第一遮罩(2)覆蓋的部分中蝕刻第一溝槽(3a、3b)，c)利用一沉積層(4)填充該第一溝槽(3a、3b)，其特徵在於d)移除要在第二溝槽蝕刻中被蝕刻的所希望的第二區域中的該沉積層(4)的一部分並且在要充當第二遮罩(4')的區域中留下該沉積層，用以定義最終可移動的結構，e)在第二溝槽蝕刻中藉由蝕刻第二溝槽(6)以形成最終可移動的結構到該些所希望的第二區域中的該晶圓(1)的一部分，以及f)移除該第二遮罩(4')。
  2. 根據申請專利範圍第1項的方法，其進一步包含在步驟b)之後移除該第一遮罩(2)。
  3. 根據申請專利範圍第1項的方法，其中，配合步驟d)移除該第一遮罩(2)以及該第二遮罩(4')的一部分。
  4. 根據申請專利範圍第1、2、或3項的方法，其進一步包含在步驟c)之後沉積一第三遮罩(5)，用以保護位在定義最終可移動的結構的區域中的沉積層(4)以及在步驟f)中移除該第三遮罩(5)以及該第二遮罩(4')。
  5. 根據申請專利範圍第1、2、或3項的方法，其進一步包括在步驟d)之後沉積一第三遮罩(5)，用以保護位在定義最終可移動的結構的區域中的沉積層(4)以及在步驟f)中移除該第三遮罩(5)以及該第二遮罩(4')。
  6. 根據申請專利範圍第1或2項的方法，其進一步包含利用一光阻作為該第一、第二及第三遮罩材料(2、4'、5)中之至少一者並且利用光微影術作為遮罩圖樣化方法。
  7. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用二氧化矽或金屬作為該第一、第二及第三遮罩材料中之至少一者。
  8. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用各向異性蝕刻製程作為步驟b)及e)中之至少一者的蝕刻方法。
  9. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用深反應式離子蝕刻(DRIE)作為步驟b)及e)中之至少一者的蝕刻方法。
  10. 根據申請專利範圍第1、2、或3項的方法，其中該第一溝槽蝕刻會造成0.4μm至5μm的淺溝槽(3a、3b)。
  11. 根據申請專利範圍第1、2、或3項的方法，其進一步包含藉由液體光阻剝除機或電漿灰化來移除該第一、第二及第三遮罩中之至少一者。
  12. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用介電材料或金屬作為該沉積材料層(4)。
  13. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用二氧化矽(SiO2)或金屬作為該沉積材料層(4)。
  14. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用化學氣相沉積(CVD)來沉積該沉積層(4)。
  15. 根據申請專利範圍第1、2、或3項的方法，其進一步包含利用金屬作為該沉積材料層(4)，從而利用物理氣相沉積(PVD)、電極沉積、或是無電極沉積在來沉積該沉積層(4)。
  16. 根據申請專利範圍第1、2、或3項的方法，其中該第二溝槽蝕刻會造成2μm至100μm的溝槽(3a、3b)。
  17. 根據申請專利範圍第1、2、或3項的方法，其進一步包含在步驟d)藉由回蝕程序以化學方式移除該部分的沉積層(4)。
  18. 根據申請專利範圍第1、2、或3項的方法，其進一步包含在步驟d)藉由化學機械平坦化(CMP)移除該部分的沉積層(4)。
  19. 根據申請專利範圍第1、2、或3項的方法，其中所述方法是藉由設計適合陀螺儀的結構尺寸來製造陀螺儀。
  20. 根據申請專利範圍第1、2、或3項的方法，其中所述方法是藉由設計適合加速器的結構尺寸來製造加速器。
TW104115724A 2014-05-20 2015-05-18 製造微機電系統結構的方法 TWI612010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20145454A FI127168B (en) 2014-05-20 2014-05-20 Process for preparing a MEMS structure and using the method
??20145454 2014-05-20

Publications (2)

Publication Number Publication Date
TW201604123A TW201604123A (zh) 2016-02-01
TWI612010B true TWI612010B (zh) 2018-01-21

Family

ID=53298567

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104115337A TWI628138B (zh) 2014-05-20 2015-05-15 一種製造一微機電系統結構的方法
TW104115724A TWI612010B (zh) 2014-05-20 2015-05-18 製造微機電系統結構的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104115337A TWI628138B (zh) 2014-05-20 2015-05-15 一種製造一微機電系統結構的方法

Country Status (5)

Country Link
US (2) US9556021B2 (zh)
EP (2) EP3145857B1 (zh)
FI (1) FI127168B (zh)
TW (2) TWI628138B (zh)
WO (2) WO2015177681A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105445495B (zh) * 2014-07-16 2018-11-02 中国科学院地质与地球物理研究所 一种对称的mems加速度敏感芯片及其制造工艺
CN106672896B (zh) * 2017-01-12 2017-11-07 广东工业大学 一种任意三维微结构的加工方法
US10807863B2 (en) 2017-05-30 2020-10-20 Murata Manufacturing Co., Ltd. Method for manufacturing micromechanical structures in a device wafer
EP3656733A1 (en) * 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Method for etching recessed structures
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
CN110161282B (zh) * 2019-05-22 2021-03-30 龙微科技无锡有限公司 基于son结构的压阻式加速度传感器的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998776B1 (en) * 2010-06-10 2011-08-16 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film thereof with improved etching process

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045898A (en) * 1988-08-30 1991-09-03 At&T Bell Laboratories CMOS integrated circuit having improved isolation
US5919548A (en) * 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
US6811853B1 (en) 2000-03-06 2004-11-02 Shipley Company, L.L.C. Single mask lithographic process for patterning multiple types of surface features
US6627096B2 (en) 2000-05-02 2003-09-30 Shipley Company, L.L.C. Single mask technique for making positive and negative micromachined features on a substrate
KR100373739B1 (ko) 2001-05-07 2003-02-26 조동일 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
TW521062B (en) 2002-03-05 2003-02-21 Walsin Lihwa Corp Corner compensation method and structure constructed by the same
TWI234819B (en) 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method
KR100574465B1 (ko) 2004-05-21 2006-04-27 삼성전자주식회사 수직 단차 구조물의 제작 방법
US7449355B2 (en) 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
JP2007219303A (ja) 2006-02-17 2007-08-30 Hitachi Ltd マイクロレンズ用型の製造方法
EP2098822B8 (en) 2008-03-05 2015-08-12 Colibrys S.A. Vibrating gyroscope with quadrature signals reduction
US8043973B2 (en) 2008-05-22 2011-10-25 Texas Instruments Incorporated Mask overhang reduction or elimination after substrate etch
JP5838156B2 (ja) 2010-05-25 2015-12-24 ローム株式会社 圧力センサおよび圧力センサの製造方法
CN201828268U (zh) * 2010-09-28 2011-05-11 深迪半导体(上海)有限公司 一种超小型mems陀螺仪传感器
US8394718B1 (en) 2011-09-12 2013-03-12 International Business Machines Corporation Methods of forming self-aligned through silicon via
TW201322366A (zh) 2011-11-18 2013-06-01 Chuan-Wei Wang 感測器製程
CN102602881B (zh) 2012-04-01 2014-04-09 杭州士兰集成电路有限公司 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
US8673765B2 (en) * 2012-06-01 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998776B1 (en) * 2010-06-10 2011-08-16 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film thereof with improved etching process

Also Published As

Publication number Publication date
US20150336794A1 (en) 2015-11-26
TW201604123A (zh) 2016-02-01
EP3145857B1 (en) 2018-08-29
WO2015177694A1 (en) 2015-11-26
EP3145858A1 (en) 2017-03-29
FI20145454A (fi) 2015-11-21
US9334160B2 (en) 2016-05-10
TWI628138B (zh) 2018-07-01
EP3145858B1 (en) 2019-03-27
WO2015177681A1 (en) 2015-11-26
FI127168B (en) 2017-12-29
EP3145857A1 (en) 2017-03-29
TW201609522A (zh) 2016-03-16
US9556021B2 (en) 2017-01-31
US20150336793A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
TWI612010B (zh) 製造微機電系統結構的方法
TWI637900B (zh) 多層微機械結構的製造方法
TWI395257B (zh) 在高深寬比微機電系統中寬溝槽及窄溝槽之形成
KR100599124B1 (ko) 부유 구조체 제조방법
US20090025477A1 (en) Sensor with position-independent drive electrodes in multi-layer silicon on insulator substrate
JP2007309936A (ja) 改善された振動性能をもつｍｅｍｓ垂直櫛形駆動装置
JP2007210083A (ja) Ｍｅｍｓ素子及びその製造方法
US6694504B2 (en) Method of fabricating an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer
TWI636949B (zh) 多層微機械結構
US20080237757A1 (en) Micro movable device, wafer, and method of manufacturing wafer
KR100613604B1 (ko) Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법
KR100620288B1 (ko) 갭 필러를 이용한 진공 부유 구조체 및 이의 형성방법
FI126516B (en) A multi-level micromechanical structure
KR100643402B1 (ko) 마이크로 센서의 부양체 및 그 제조방법
CN117342516A (zh) 一种mems垂直电极结构的制造方法
Mori Silicon-on-insulator (SOI) technology for micro-electromechanical systems (MEMS) and nano-electromechanical systems (NEMS) sensors
JP2011038781A (ja) 半導体装置及び半導体装置の製造方法