JP2019008356A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータ Download PDFInfo
- Publication number
- JP2019008356A JP2019008356A JP2017120631A JP2017120631A JP2019008356A JP 2019008356 A JP2019008356 A JP 2019008356A JP 2017120631 A JP2017120631 A JP 2017120631A JP 2017120631 A JP2017120631 A JP 2017120631A JP 2019008356 A JP2019008356 A JP 2019008356A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- output
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 238000010586 diagram Methods 0.000 description 9
- 230000009466 transformation Effects 0.000 description 3
- 101001020552 Rattus norvegicus LIM/homeobox protein Lhx1 Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
以下、図を参照してボルテージレギュレータ1の実施形態について説明する。
図1は、第1実施形態に係るボルテージレギュレータ1の構成を示す回路図である。
ボルテージレギュレータ1は、P型トランジスタ101〜106と、N型トランジスタ107と、抵抗201〜206と、増幅器301と、増幅器302と、誤差増幅器303と、基準電圧回路401と、電流源402と、入力端子501と、出力端子502とを備えている。
P型トランジスタ103〜106と、N型トランジスタ107と、抵抗201〜204と、増幅器301〜302と、電流源402とで過電流保護回路を構成している。また、P型トランジスタ103と、N型トランジスタ107と、抵抗204とで出力電流制御回路を構成する。また、抵抗201、202とで電圧検出抵抗回路を構成する。
抵抗205は、一方の端子が出力端子502に接続されている。抵抗206は、一方の端子が抵抗205の他方の端子に接続され、他方の端子が接地されている。誤差増幅器303は、一方の入力端子が抵抗205と抵抗206との接続点508に接続されている。基準電圧回路401は、一方の端子が誤差増幅器303の他方の入力端子に接続され、他方の端子が接地されている。出力トランジスタ101は、ゲート端子が経路506を介して誤差増幅器303の出力端子に接続されている。
出力電流検出トランジスタ102は、出力トランジスタ101に並列に接続されている。詳細には、出力電流検出トランジスタ102は、ゲート端子が出力トランジスタ101のゲート端子に接続され、ソース端子が出力トランジスタ101のソース端子に接続され、ドレイン端子が接続点504に接続されている。
第1電圧検出抵抗である抵抗201は、一方の端子が入力端子501に接続され、他方の端子が接続点507に接続されている。第2電圧検出抵抗である抵抗202は、一方の端子が接続点507に接続され、他方の端子が接続点503に接続されている。
つまり、トランジスタ103のゲート端子には、抵抗204に発生する電圧が入力される。
クランプトランジスタ104は、ソース端子が接続点507に接続され、ドレイン端子が接地され、ゲート端子が出力端子502に接続されている。
接続点505に発生し、トランジスタ107のゲート端子に印加される電圧が、閾値を超えると、トランジスタ107は電流を流す。トランジスタ107が流した電流が、抵抗204に流れることにより発生した電圧は、トランジスタ103のゲート端子に印加される。それにより、トランジスタ103が電流を流し、出力トランジスタ101のゲート端子の電圧および出力電流検出トランジスタ102のゲート端子の電圧が、引き上げられる。その結果、出力電流は制限される。
(Vio2<Vio)…(式2−2)
(Vio1≦Vio≦Vio2)…(式3)
図2に示すように、第1実施形態のボルテージレギュレータ1では、入出力電圧差Vin−Voutが電圧値Vio1より小さい場合、入出力電圧差が小さくなるほど出力電流が大きくなるのではなく、出力電流Ioutは一定値Ilim1に制限される。
入出力電圧差Vin−Voutが電圧値Vio1以上電圧値Vio2以下の場合、入出力電圧差Vin−Voutが大きくなるほど出力電流Ioutが小さくなる。
入出力電圧差Vin−Voutが電圧値Vio2より大きい場合、出力電流Ioutは一定値Ilim2になる。
つまり、第1実施形態のボルテージレギュレータ1は、制限電流の上限値Ilim1と下限値Ilim2とを個別に設定することができる。
図3は、第2実施形態に係るボルテージレギュレータ1の構成を示す回路図である。
ボルテージレギュレータ1は、図1に示す構成要素の他に、P型の電流遮断用トランジスタ103−2を備えている。電流遮断用トランジスタ103−2は、出力トランジスタ101に並列に接続されている。詳細には、電流遮断用トランジスタ103−2は、ソース端子が入力端子501に接続されている。電流遮断用トランジスタ103−2は、ドレイン端子が抵抗201に接続されている。電流遮断用トランジスタ103−2は、ゲート端子が誤差増幅器303の出力端子に接続されている。
電流遮断用トランジスタ103−2は、出力端子502に電流が流れた場合のみ抵抗201および抵抗202に電流が流れるように、構成されている。
ボルテージレギュレータ1は、無負荷の場合、電流遮断用トランジスタ103−2がオフすることによって、抵抗201および抵抗202に流れる電流を遮断する。その結果、低消費電流動作を実現することができる。
第1電圧調整回路5−1および第2電圧調整回路5−2は、P型のトランジスタ105と、P型のトランジスタ106と、P型のトランジスタ110と、P型のトランジスタ111と、P型のトランジスタ112と、電流源410と、電流源411と、電流源412とを備えている。
より最適な動作状態を得るためには、差動段を構成するトランジスタ110、111、112が、同一のサイズに設定される。電流源410の電流値と、電流源411の電流値とは、同一に設定される。電流源412の電流値は、電流源410の電流値の3倍に設定される。
このように設定することによって、差動段を構成するトランジスタ110、111、112を同一のバイアス状態に設定でき、接続点503の電圧と出力端子502の電圧とが同一になるように、第2電圧調整回路5−2は動作する。同様に、接続点504の電圧と出力端子502の電圧とが同一になるように、第1電圧調整回路5−1は動作する。
第1電圧調整回路5−1および第2電圧調整回路5−2は、P型のトランジスタ105と、P型のトランジスタ106と、P型のトランジスタ120と、P型のトランジスタ121と、P型のトランジスタ122と、N型のトランジスタ123と、N型のトランジスタ124と、電流源421と、電流源422とを備えている。
トランジスタ123と、トランジスタ124とは、カレントミラーを構成する。トランジスタ120の出力電流は、トランジスタ121を介してトランジスタ123に入力する。電流源422、421は、トランジスタ121、122、123、124によって構成される回路のゼロバイアス動作点を回避する。この回路によって出力電流に応じたゲート端子ソース端子電圧がトランジスタ122に発生し、トランジスタ105、106のサイズを調整することによって、接続点503、504の電位と、出力端子502の電位とを略同じにすることができる。
5−1…第1電圧調整回路
5−2…第2電圧調整回路
301、302…増幅器
303…誤差増幅器
401…基準電圧回路
Claims (3)
- 入力端子と、
出力端子と、
前記出力端子の電圧を一定に保つ出力トランジスタと、
前記出力端子の電圧に基づいた電圧と基準電圧との差を出力して、前記出力トランジスタのゲートを制御する誤差増幅器と、
前記出力トランジスタに並列に接続された出力電流検出トランジスタと、
前記出力電流検出トランジスタのドレイン端子に、前記出力端子の電圧と等しい電圧がかかるように接続された第1電圧調整回路と、
直列に接続された第1電圧検出抵抗および第2電圧検出抵抗を備え、前記入力端子に一方の端子が接続された電圧検出抵抗回路と、
前記電圧検出抵抗回路の他方の端子に、前記出力端子の電圧と等しい電圧がかかるように接続された第2電圧調整回路と、
前記第1電圧調整回路と前記第2電圧調整回路とを接続する第1接続点に接続され、前記第1接続点から出力される電流を電圧に変換する抵抗と、
前記出力トランジスタのゲート端子に接続され、前記抵抗の電圧にも続いて基づいて前記出力端子の電流を制御する出力電流制御回路と、
を備えたことを特徴とするボルテージレギュレータ。 - 前記電圧検出抵抗回路を流れた電流を分流する電流源と、
前記第1電圧検出抵抗と前記第2電圧検出抵抗とを接続する第2接続点にソース端子が接続されたクランプトランジスタとを更に備え、
前記クランプトランジスタのゲート端子は、前記出力端子に接続される、
請求項1に記載のボルテージレギュレータ。 - 前記電圧検出抵抗回路への電流を遮断する電流遮断用トランジスタを更に備え、
前記電流遮断用トランジスタは、ソース端子が前記入力端子に接続され、ドレイン端子が前記電圧検出抵抗回路に接続される、
請求項1または請求項2に記載のボルテージレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017120631A JP6882090B2 (ja) | 2017-06-20 | 2017-06-20 | ボルテージレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017120631A JP6882090B2 (ja) | 2017-06-20 | 2017-06-20 | ボルテージレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019008356A true JP2019008356A (ja) | 2019-01-17 |
JP6882090B2 JP6882090B2 (ja) | 2021-06-02 |
Family
ID=65026751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017120631A Active JP6882090B2 (ja) | 2017-06-20 | 2017-06-20 | ボルテージレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6882090B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003029856A (ja) * | 2001-07-13 | 2003-01-31 | Seiko Instruments Inc | ボルテージレギュレータの過電流保護回路 |
JP2003216252A (ja) * | 2001-11-15 | 2003-07-31 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2008276477A (ja) * | 2007-04-27 | 2008-11-13 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2017037493A (ja) * | 2015-08-10 | 2017-02-16 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
-
2017
- 2017-06-20 JP JP2017120631A patent/JP6882090B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003029856A (ja) * | 2001-07-13 | 2003-01-31 | Seiko Instruments Inc | ボルテージレギュレータの過電流保護回路 |
JP2003216252A (ja) * | 2001-11-15 | 2003-07-31 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2008276477A (ja) * | 2007-04-27 | 2008-11-13 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2017037493A (ja) * | 2015-08-10 | 2017-02-16 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
Also Published As
Publication number | Publication date |
---|---|
JP6882090B2 (ja) | 2021-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4953246B2 (ja) | ボルテージレギュレータ | |
JP6130112B2 (ja) | ボルテージレギュレータ | |
JP6205142B2 (ja) | 定電圧回路 | |
JP5977963B2 (ja) | ボルテージレギュレータ | |
US9831757B2 (en) | Voltage regulator | |
JP2014067394A (ja) | ボルテージレギュレータ | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
JP6498503B2 (ja) | 電流検出回路 | |
JP2018073288A (ja) | ボルテージレギュレータ | |
JP2014197383A (ja) | ボルテージレギュレータ | |
KR102483031B1 (ko) | 전류 생성 회로 | |
CN107171650B (zh) | 可变增益放大电路 | |
JP6700550B2 (ja) | レギュレータ | |
JP2018173868A (ja) | 過電流保護回路及びボルテージレギュレータ | |
JP6624979B2 (ja) | ボルテージレギュレータ | |
JP4892366B2 (ja) | 過電流保護回路およびボルテージレギュレータ | |
JP2019008356A (ja) | ボルテージレギュレータ | |
JP2016015076A (ja) | レギュレータ回路 | |
JP2014164702A (ja) | ボルテージレギュレータ | |
JP2017129929A (ja) | ボルテージレギュレータ | |
KR20170097121A (ko) | 차동 비교기 | |
JP2017068472A (ja) | ボルテージレギュレータ | |
JP2007304850A (ja) | 電圧生成回路及びそれを備えた電気機器 | |
US10474180B1 (en) | Current balance circuit | |
TWI573391B (zh) | 可變增益放大電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6882090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |