JP2019008356A - ボルテージレギュレータ - Google Patents

Abstract

【課題】入出力電圧差が小さい場合でも出力電流を正確に制限することが可能なボルテージレギュレータを提供する。【解決手段】ボルテージレギュレータは、出力トランジスタに並列に接続された出力電流検出トランジスタと、出力電流検出トランジスタのドレイン端子に出力端子の電圧と等しい電圧がかかるように接続された第１電圧調整回路と、入力端子に一方の端子が接続された電圧検出抵抗回路の他方の端子に出力端子の電圧と等しい電圧がかかるように接続された第２電圧調整回路と、第１電圧調整回路と第２電圧調整回路との接続点から出力される電流を電圧に変換する抵抗と、抵抗の電圧に基づいて出力端子の電流を制御する出力電流制御回路と、を備える。【選択図】図１

Description

本発明は、ボルテージレギュレータに関する。

従来、出力トランジスタの流す負荷電流を検出するセンストランジスタを有する過電流保護回路を備え、過電流保護回路は、センストランジスタの動作状態を出力トランジスタと常に同じにすることで、ボルテージレギュレータの入力電圧と出力電圧の差が小さい場合でも正常に動作する、というボルテージレギュレータが知られている（例えば、特許文献１を参照）。

特開２００３−０２９８５６号公報

特許文献１に記載されたボルテージレギュレータには、出力トランジスタのソース端子とドレイン端子との間にかかる入出力電圧差に比例した電流を流すように接続された構成要素が設けられていない。そのため、特許文献１に記載されたボルテージレギュレータでは、入力電圧が高く、且つ出力電流が大きい場合に、出力端子から出力される出力電流を正確に制限することが出来ず、十分な保護機能を果たせない。

本発明は、入力電圧が高く、且つ出力電流が大きい場合であっても出力端子から出力される出力電流を正確に制限することができるボルテージレギュレータを提供することを目的とする。

本発明のボルテージレギュレータは、出力トランジスタと、出力端子の電圧に基づいた電圧と基準電圧との差を出力して出力トランジスタのゲートを制御する誤差増幅器と、出力トランジスタに並列に接続された出力電流検出トランジスタと、出力電流検出トランジスタのドレイン端子に出力端子の電圧と等しい電圧がかかるように接続された第１電圧調整回路と、入力端子に一方の端子が接続された電圧検出抵抗回路と、電圧検出抵抗回路の他方の端子に出力端子の電圧と等しい電圧がかかるように接続された第２電圧調整回路と、第１電圧調整回路と第２電圧調整回路とを接続する第１接続点から出力される電流を電圧に変換する抵抗と、抵抗の電圧に基づいて出力端子の電流を制御する出力電流制御回路と、を備えたことを特徴とする。

本発明によれば、入力電圧が高く、且つ出力電流が大きい場合であっても、出力端子から出力される出力電流を正確に制限することができるボルテージレギュレータを提供できる。

第１実施形態に係るボルテージレギュレータの構成を示す回路図である。 入出力電圧差と出力電流との関係を示した図である。 第２実施形態に係るボルテージレギュレータの構成を示す回路図である。 第１実施形態および第２実施形態の第１電圧調整回路および第２電圧調整回路の具体例を示す回路図である。 第１実施形態および第２実施形態の第１電圧調整回路および第２電圧調整回路の他の具体例を示す回路図である。

［第１実施形態］
以下、図を参照してボルテージレギュレータ１の実施形態について説明する。
図１は、第１実施形態に係るボルテージレギュレータ１の構成を示す回路図である。
ボルテージレギュレータ１は、Ｐ型トランジスタ１０１〜１０６と、Ｎ型トランジスタ１０７と、抵抗２０１〜２０６と、増幅器３０１と、増幅器３０２と、誤差増幅器３０３と、基準電圧回路４０１と、電流源４０２と、入力端子５０１と、出力端子５０２とを備えている。
Ｐ型トランジスタ１０３〜１０６と、Ｎ型トランジスタ１０７と、抵抗２０１〜２０４と、増幅器３０１〜３０２と、電流源４０２とで過電流保護回路を構成している。また、Ｐ型トランジスタ１０３と、Ｎ型トランジスタ１０７と、抵抗２０４とで出力電流制御回路を構成する。また、抵抗２０１、２０２とで電圧検出抵抗回路を構成する。

出力トランジスタ１０１は、ソース端子に入力端子５０１が接続され、ドレイン端子に出力端子５０２が接続されている。出力トランジスタ１０１のソース端子とドレイン端子との間に、入出力電圧差がかかる。
抵抗２０５は、一方の端子が出力端子５０２に接続されている。抵抗２０６は、一方の端子が抵抗２０５の他方の端子に接続され、他方の端子が接地されている。誤差増幅器３０３は、一方の入力端子が抵抗２０５と抵抗２０６との接続点５０８に接続されている。基準電圧回路４０１は、一方の端子が誤差増幅器３０３の他方の入力端子に接続され、他方の端子が接地されている。出力トランジスタ１０１は、ゲート端子が経路５０６を介して誤差増幅器３０３の出力端子に接続されている。
出力電流検出トランジスタ１０２は、出力トランジスタ１０１に並列に接続されている。詳細には、出力電流検出トランジスタ１０２は、ゲート端子が出力トランジスタ１０１のゲート端子に接続され、ソース端子が出力トランジスタ１０１のソース端子に接続され、ドレイン端子が接続点５０４に接続されている。

トランジスタ１０６は、ソース端子が接続点５０４に接続され、ドレイン端子が接続点５０５に接続され、ゲート端子が増幅器３０１の出力端子に接続されている。増幅器３０１は、一方の入力端子が接続点５０４に接続され、他方の入力端子が出力端子５０２に接続されている。トランジスタ１０６と増幅器３０１とによって、第１電圧調整回路５−１が構成される。第１電圧調整回路５−１によって、接続点５０４の電圧と、出力端子５０２の電圧とが等しくなる。つまり、第１電圧調整回路５−１によって、出力電流検出トランジスタ１０２のソース端子とドレイン端子との間には、入力端子５０１と出力端子５０２との間にかかる入出力電圧差と等しい電圧がかかる。
第１電圧検出抵抗である抵抗２０１は、一方の端子が入力端子５０１に接続され、他方の端子が接続点５０７に接続されている。第２電圧検出抵抗である抵抗２０２は、一方の端子が接続点５０７に接続され、他方の端子が接続点５０３に接続されている。

トランジスタ１０５は、ソース端子が接続点５０３に接続され、ドレイン端子が接続点５０５に接続され、ゲート端子が増幅器３０２の出力端子に接続されている。増幅器３０２は、一方の入力端子が接続点５０３に接続され、他方の入力端子が出力端子５０２に接続されている。トランジスタ１０５と増幅器３０２とによって、第２電圧調整回路５−２が構成される。第２電圧調整回路５−２によって、接続点５０３の電圧と、出力端子５０２の電圧とが等しくなる。つまり、第２電圧調整回路５−２によって、電圧検出抵抗回路（抵抗２０１および抵抗２０２）には、入力端子５０１と出力端子５０２との間にかかる入出力電圧差と等しい電圧がかかる。そのため、直列に接続された抵抗２０１および抵抗２０２には、入力端子５０１と出力端子５０２との間にかかる入出力電圧差に比例した電流が流れる。

第１電圧調整回路５−１と第２電圧調整回路５−２とは、接続点５０５を介して接続される。また、抵抗２０３は、一方の端子が接続点５０５に接続され、他方の端子が接地されている。抵抗２０３は、接続点５０５から出力される電流を電圧に変換する。また、トランジスタ１０７は、ゲート端子が接続点５０５に接続され、ソース端子が接地され、ドレイン端子が抵抗２０４の一方の端子に接続されている。また、トランジスタ１０３は、ゲート端子が抵抗２０４の一方の端子に接続され、他方の端子が入力端子５０１に接続されている。
つまり、トランジスタ１０３のゲート端子には、抵抗２０４に発生する電圧が入力される。

電流源４０２は、一方の端子が接続点５０３に接続され、他方の端子が接地されている。電流源４０２は、抵抗２０１および抵抗２０２を流れた電流を分流する。
クランプトランジスタ１０４は、ソース端子が接続点５０７に接続され、ドレイン端子が接地され、ゲート端子が出力端子５０２に接続されている。

電源（図示せず）の電圧が、入力端子５０１に入力される。出力端子５０２は、所定の電圧を出力する。出力トランジスタ１０１は、出力端子５０２の電圧を一定に保つ。抵抗２０５および抵抗２０６は、出力端子５０２の電圧を分圧する。基準電圧回路４０１は、基準電圧を発生する。誤差増幅器３０３は、基準電圧と、分圧電圧（接続点５０８の電圧）とを比較する。出力トランジスタ１０１は、誤差増幅器３０３の出力端子から出力される出力電圧によって制御される。出力トランジスタ１０１に並列に接続された出力電流検出トランジスタ１０２は、出力電流検出回路として機能する。

出力電流検出トランジスタ１０２は、出力トランジスタ１０１との比により、出力電流に比例した電流を流す。出力電流検出トランジスタ１０２の流す電流と、抵抗２０２を流れる電流との加算値から、電流源４０２が流す電流値を引いた電流が、抵抗２０３に流れ、接続点５０５に電圧を発生させる。
接続点５０５に発生し、トランジスタ１０７のゲート端子に印加される電圧が、閾値を超えると、トランジスタ１０７は電流を流す。トランジスタ１０７が流した電流が、抵抗２０４に流れることにより発生した電圧は、トランジスタ１０３のゲート端子に印加される。それにより、トランジスタ１０３が電流を流し、出力トランジスタ１０１のゲート端子の電圧および出力電流検出トランジスタ１０２のゲート端子の電圧が、引き上げられる。その結果、出力電流は制限される。

入力端子５０１と出力端子５０２の間にかかる入出力電圧差をＶｉｏで示し、出力電流検出トランジスタ１０２と出力トランジスタ１０１との比をαで示す。抵抗２０１の抵抗値をＲ１で示し、抵抗２０２の抵抗値をＲ２で示す。電流源４０２が流す電流値をＩｂで示し、抵抗２０３の抵抗値をＲｌｉｍで示す。トランジスタ１０７の閾値電圧をＶｔｎで示し、クランプトランジスタ１０４の閾値電圧をＶｔｐで示す。

Ｖｉｏ１＝（Ｒ１＋Ｒ２）×Ｉｂ…（式１−１）

入出力電圧差Ｖｉｏが上記の式１−１で得られる電圧値Ｖｉｏ１より小さい場合、抵抗２０２に流れる電流は電流源４０２の電流値Ｉｂよりも小さい。そのため、抵抗２０２は、抵抗２０３に電流を流すことができず、抵抗２０３に流れる電流は、すべて出力電流検出トランジスタ１０２から流れ出す電流のみとなる。その結果、出力端子５０２から出力できる電流値の最大値Ｉｌｉｍ１は、以下の式１−２で表される。

Ｉｌｉｍ１＝１／α×Ｖｔｎ／Ｒｌｉｍ （Ｖｉｏ＜Ｖｉｏ１）…（式１−２）

Ｖｉｏ２＝（Ｒ１＋Ｒ２）／Ｒ２×Ｖｔｐ…（式２−１）

一方、出力電圧差Ｖｉｏが上記の式２−１で得られる電圧値Ｖｉｏ２より大きい場合、クランプトランジスタ１０４のソース端子とゲート端子との間にかかる電圧はＶｔｐとなり、クランプトランジスタ１０４はオン状態となる。そのため、抵抗２０２の両端に印加される電圧はＶｔｐでクランプされた状態となる。その結果、このとき出力端子５０２から出力できる電流値の最大値Ｉｌｉｍ２は、以下の式２−２で表される。

Ｉｌｉｍ２＝１／α×（Ｖｔｎ／Ｒｌｉｍ−Ｖｔｐ／Ｒ２＋Ｉｂ）
（Ｖｉｏ２＜Ｖｉｏ）…（式２−２）

出力電圧差Ｖｉｏが、電圧値Ｖｉｏ１以上、電圧値Ｖｉｏ２以下の場合、出力端子５０２から出力できる電流値の最大値Ｉｌｉｍは、Ｉｌｉｍ１とＩｌｉｍ２の間を、出力電圧差Ｖｉｏに従って以下の式３のように線形に変化する。

Ｉｌｉｍ＝１／α×（Ｖｔｎ／Ｒｌｉｍ−Ｖｉｏ／（Ｒ１＋Ｒ２）＋Ｉｂ）
（Ｖｉｏ１≦Ｖｉｏ≦Ｖｉｏ２）…（式３）

図２は入出力電圧差Ｖｉｎ−Ｖｏｕｔ（Ｖｉｏ）と出力電流Ｉｏｕｔ（出力端子５０２から出力できる電流値の最大値Ｉｌｉｍ）との関係を示した図である。詳細には、図２は、上記の式１−２、式２−２、式３に示す入出力電圧差Ｖｉｏと、出力端子５０２から出力できる電流値の最大値Ｉｌｉｍとの関係を図示したものである。
図２に示すように、第１実施形態のボルテージレギュレータ１では、入出力電圧差Ｖｉｎ−Ｖｏｕｔが電圧値Ｖｉｏ１より小さい場合、入出力電圧差が小さくなるほど出力電流が大きくなるのではなく、出力電流Ｉｏｕｔは一定値Ｉｌｉｍ１に制限される。
入出力電圧差Ｖｉｎ−Ｖｏｕｔが電圧値Ｖｉｏ１以上電圧値Ｖｉｏ２以下の場合、入出力電圧差Ｖｉｎ−Ｖｏｕｔが大きくなるほど出力電流Ｉｏｕｔが小さくなる。
入出力電圧差Ｖｉｎ−Ｖｏｕｔが電圧値Ｖｉｏ２より大きい場合、出力電流Ｉｏｕｔは一定値Ｉｌｉｍ２になる。
つまり、第１実施形態のボルテージレギュレータ１は、制限電流の上限値Ｉｌｉｍ１と下限値Ｉｌｉｍ２とを個別に設定することができる。

［第２実施形態］
図３は、第２実施形態に係るボルテージレギュレータ１の構成を示す回路図である。
ボルテージレギュレータ１は、図１に示す構成要素の他に、Ｐ型の電流遮断用トランジスタ１０３−２を備えている。電流遮断用トランジスタ１０３−２は、出力トランジスタ１０１に並列に接続されている。詳細には、電流遮断用トランジスタ１０３−２は、ソース端子が入力端子５０１に接続されている。電流遮断用トランジスタ１０３−２は、ドレイン端子が抵抗２０１に接続されている。電流遮断用トランジスタ１０３−２は、ゲート端子が誤差増幅器３０３の出力端子に接続されている。
電流遮断用トランジスタ１０３−２は、出力端子５０２に電流が流れた場合のみ抵抗２０１および抵抗２０２に電流が流れるように、構成されている。
ボルテージレギュレータ１は、無負荷の場合、電流遮断用トランジスタ１０３−２がオフすることによって、抵抗２０１および抵抗２０２に流れる電流を遮断する。その結果、低消費電流動作を実現することができる。

図４は第１実施形態および第２実施形態の第１電圧調整回路５−１および第２電圧調整回路５−２の具体例を示す図である。
第１電圧調整回路５−１および第２電圧調整回路５−２は、Ｐ型のトランジスタ１０５と、Ｐ型のトランジスタ１０６と、Ｐ型のトランジスタ１１０と、Ｐ型のトランジスタ１１１と、Ｐ型のトランジスタ１１２と、電流源４１０と、電流源４１１と、電流源４１２とを備えている。

電流源４１２は、一方の端子が入力端子５０１に接続され、他方の端子がトランジスタ１１０のソース端子とトランジスタ１１１のソース端子とトランジスタ１１２のソース端子とに接続されている。トランジスタ１１０は、ドレイン端子が電流源４１０の一方の端子に接続され、ゲート端子が接続点５０３に接続されている。トランジスタ１０５は、ソース端子が接続点５０３に接続され、ドレイン端子が接続点５０５に接続され、ゲート端子が電流源４１０の一方の端子に接続されている。電流源４１０は、他方の端子が接地されている。トランジスタ１１１は、ドレイン端子が電流源４１１の一方の端子に接続され、ゲート端子が接続点５０４に接続されている。トランジスタ１０６は、ソース端子が接続点５０４に接続され、ドレイン端子が接続点５０５に接続され、ゲート端子が電流源４１１の一方の端子に接続されている。電流源４１１は、他方の端子が接地されている。トランジスタ１１２は、ドレイン端子が接地され、ゲート端子が出力端子５０２に接続されている。

トランジスタ１１０、１１１、１１２は、差動段を構成する。電流源４１０、４１１、４１２は、トランジスタ１１０、１１１、１１２に電流を供給する。トランジスタ１０５は、トランジスタ１１０と電流源４１０との接続点の電圧をソース端子フォロワする。トランジスタ１０６は、トランジスタ１１１と電流源４１１との接続点の電圧をソース端子フォロワする。
より最適な動作状態を得るためには、差動段を構成するトランジスタ１１０、１１１、１１２が、同一のサイズに設定される。電流源４１０の電流値と、電流源４１１の電流値とは、同一に設定される。電流源４１２の電流値は、電流源４１０の電流値の３倍に設定される。
このように設定することによって、差動段を構成するトランジスタ１１０、１１１、１１２を同一のバイアス状態に設定でき、接続点５０３の電圧と出力端子５０２の電圧とが同一になるように、第２電圧調整回路５−２は動作する。同様に、接続点５０４の電圧と出力端子５０２の電圧とが同一になるように、第１電圧調整回路５−１は動作する。

図５は第１実施形態および第２実施形態の第１電圧調整回路５−１および第２電圧調整回路５−２の他の具体例を示す図である。
第１電圧調整回路５−１および第２電圧調整回路５−２は、Ｐ型のトランジスタ１０５と、Ｐ型のトランジスタ１０６と、Ｐ型のトランジスタ１２０と、Ｐ型のトランジスタ１２１と、Ｐ型のトランジスタ１２２と、Ｎ型のトランジスタ１２３と、Ｎ型のトランジスタ１２４と、電流源４２１と、電流源４２２とを備えている。

トランジスタ１０５のゲート端子と、トランジスタ１０６のゲート端子とが、電流源４２２の一方の端子に接続されている。また、電流源４２２の一方の端子は、トランジスタ１２１のゲート端子と、トランジスタ１２２のゲート端子と、トランジスタ１２２のドレイン端子と、トランジスタ１２４のドレイン端子とに接続されている。電流源４２２は、他方の端子が接地されている。トランジスタ１０５は、ソース端子が接続点５０３に接続されている。トランジスタ１０６は、ソース端子が接続点５０４に接続されている。トランジスタ１０５のドレイン端子と、トランジスタ１０６のドレイン端子とは、接続点５０５に接続されている。トランジスタ１２２は、ソース端子が出力端子５０２に接続されている。

トランジスタ１２０は、ゲート端子が経路５０６を介して出力トランジスタ１０１のゲート端子に接続され、ソース端子が入力端子５０１に接続され、ドレイン端子がトランジスタ１２１のソース端子に接続されている。トランジスタ１２１は、ドレイン端子が、電流源４２１の一方の端子と、トランジスタ１２３のドレイン端子及びゲート端子と、トランジスタ１２４のゲート端子とに接続されている。電流源４２１の他方の端子と、トランジスタ１２３のソース端子と、トランジスタ１２４のソース端子とは、接地されている。
トランジスタ１２３と、トランジスタ１２４とは、カレントミラーを構成する。トランジスタ１２０の出力電流は、トランジスタ１２１を介してトランジスタ１２３に入力する。電流源４２２、４２１は、トランジスタ１２１、１２２、１２３、１２４によって構成される回路のゼロバイアス動作点を回避する。この回路によって出力電流に応じたゲート端子ソース端子電圧がトランジスタ１２２に発生し、トランジスタ１０５、１０６のサイズを調整することによって、接続点５０３、５０４の電位と、出力端子５０２の電位とを略同じにすることができる。

以上、本発明の実施形態及びその変形を説明したが、これらの実施形態及びその変形は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態及びその変形は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。

１…ボルテージレギュレータ
５−１…第１電圧調整回路
５−２…第２電圧調整回路
３０１、３０２…増幅器
３０３…誤差増幅器
４０１…基準電圧回路

Claims (3)

1. 入力端子と、
   出力端子と、
   前記出力端子の電圧を一定に保つ出力トランジスタと、
   前記出力端子の電圧に基づいた電圧と基準電圧との差を出力して、前記出力トランジスタのゲートを制御する誤差増幅器と、
   前記出力トランジスタに並列に接続された出力電流検出トランジスタと、
   前記出力電流検出トランジスタのドレイン端子に、前記出力端子の電圧と等しい電圧がかかるように接続された第１電圧調整回路と、
   直列に接続された第１電圧検出抵抗および第２電圧検出抵抗を備え、前記入力端子に一方の端子が接続された電圧検出抵抗回路と、
   前記電圧検出抵抗回路の他方の端子に、前記出力端子の電圧と等しい電圧がかかるように接続された第２電圧調整回路と、
   前記第１電圧調整回路と前記第２電圧調整回路とを接続する第１接続点に接続され、前記第１接続点から出力される電流を電圧に変換する抵抗と、
   前記出力トランジスタのゲート端子に接続され、前記抵抗の電圧にも続いて基づいて前記出力端子の電流を制御する出力電流制御回路と、
   を備えたことを特徴とするボルテージレギュレータ。
2. 前記電圧検出抵抗回路を流れた電流を分流する電流源と、
   前記第１電圧検出抵抗と前記第２電圧検出抵抗とを接続する第２接続点にソース端子が接続されたクランプトランジスタとを更に備え、
   前記クランプトランジスタのゲート端子は、前記出力端子に接続される、
   請求項１に記載のボルテージレギュレータ。
3. 前記電圧検出抵抗回路への電流を遮断する電流遮断用トランジスタを更に備え、
   前記電流遮断用トランジスタは、ソース端子が前記入力端子に接続され、ドレイン端子が前記電圧検出抵抗回路に接続される、
   請求項１または請求項２に記載のボルテージレギュレータ。

Images