JP2019004085A - 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 - Google Patents
貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Download PDFInfo
- Publication number
- JP2019004085A JP2019004085A JP2017119029A JP2017119029A JP2019004085A JP 2019004085 A JP2019004085 A JP 2019004085A JP 2017119029 A JP2017119029 A JP 2017119029A JP 2017119029 A JP2017119029 A JP 2017119029A JP 2019004085 A JP2019004085 A JP 2019004085A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- substrate
- hole
- electrode substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】貫通電極基板は、第１面１３及び第１面の反対側に位置する第２面１４を含むとともに貫通孔２０が設けられた基板１２と、基板の貫通孔に位置する貫通電極２２と、を備える。貫通電極は、貫通孔の側壁２１に位置し、銅又はニッケルを含む第１層を少なくとも含む中間層２４と、中間層上に位置し、銅を含む本体層２５と、を有する。【効果】シード層として機能する物理成膜法による貫通孔側壁の中間層が、第一面から離れるにつれて薄くなることが原因の、貫通電極本体厚不足を防止できる。【選択図】図２
Description
本開示の実施形態は、貫通電極を備える貫通電極基板に関する。また、本開示は、貫通電極基板を備える実装基板、及び貫通電極基板の製造方法に関する。
第１面及び第２面を含む基板と、基板に設けられた複数の貫通孔と、貫通孔の内部に位置する貫通電極と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている。例えば、貫通電極基板は、ＬＳＩの実装密度を高めるために複数のＬＳＩチップを積層させる際に２つのＬＳＩチップの間に介在させるインターポーザとして利用される。また、貫通電極基板は、ＬＳＩチップなどの素子とマザーボードなどの実装基板との間に介在されることもある。
貫通電極の例としては、いわゆるフィルドビアやコンフォーマルビアが知られている。フィルドビアの場合、貫通電極は、貫通孔の内部に充填された銅などの導電性材料を含む。コンフォーマルビアの場合、貫通電極は、孔の側壁に沿って広がる側壁導電層を含む。
貫通電極を形成する方法としては、例えば特許文献１に開示されているように、まず、貫通孔の側壁にシード層を形成し、続いて、電解めっき法によってシード層上にめっき層を形成する方法が知られている。
スパッタリング法や蒸着法などの物理成膜法によって貫通孔の側壁にシード層を形成する場合、位置によってシード層の厚みがばらつくことが考えられる。例えば、基板の第１面側から物理成膜法を実施する場合、貫通孔の側壁上のシード層の厚みが、第１面から離れるにつれて小さくなることが考えられる。この結果、シード層上のめっき層の厚みが不足する部分が生じ得る。
本開示の実施形態は、このような課題を効果的に解決し得る貫通電極基板を提供することを目的とする。
本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板と、前記基板の前記貫通孔に位置する貫通電極と、を備え、前記貫通電極は、前記貫通孔の側壁に位置し、銅又はニッケルを含む第１層を少なくとも含む中間層と、前記中間層上に位置し、銅を含む本体層と、を有する、貫通電極基板である。
本開示の一実施形態による貫通電極基板において、前記第１層は、少なくとも部分的に、前記第１面上又は前記第２面上にまで広がっていてもよい。
本開示の一実施形態による貫通電極基板において、前記第１層は、８０質量％以上の銅を含み、０．０１μｍ以上且つ２．０μｍ以下の厚みを有していてもよい。
本開示の一実施形態による貫通電極基板において、前記第１層は、８０質量％以上のニッケルを含み、０．０１μｍ以上且つ２．０μｍ以下の厚みを有していてもよい。
本開示の一実施形態による貫通電極基板において、前記中間層は、前記第１層と前記本体層との間に位置し、８０質量％以上の銅を含み、０．０１μｍ以上且つ２μｍ以下の厚みを有する第２層を更に備えていてもよい。
本開示の一実施形態による貫通電極基板において、前記第１層は、前記貫通孔の前記側壁に接触していてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記貫通孔の前記側壁と前記第１層との間に位置し、パラジウムを含む触媒を更に有していてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記貫通孔の前記側壁と前記第１層との間に位置し、導電性を有する下地層を更に有していてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通電極は、前記下地層と前記第１層との間に位置し、パラジウムを含む触媒を更に有していてもよい。
本開示の一実施形態による貫通電極基板において、前記貫通孔は、少なくとも部分的に、前記基板の前記第１面から前記第２面に向かうにつれて幅が小さくなる形状を有し、
前記貫通電極のうち、前記基板の前記第１面に対応する部分を第１部分と称し、前記貫通孔の幅が最小となる位置に対応する部分を第２部分と称する場合、下記の関係式（１）及び（２）が成立していてもよい。
（Ｘ２／Ｙ２）＜（Ｘ１／Ｙ１）・・・（１）
（Ｘ２／Ｚ２）＜（Ｘ１／Ｚ１）・・・（２）
Ｘ１は、前記第１部分における前記下地層の厚みを表す。
Ｙ１は、前記第１部分における前記中間層の厚みを表す。
Ｚ１は、前記第１部分における前記本体層の厚みを表す。
Ｘ２は、前記第２部分における前記下地層の厚みを表す。
Ｙ２は、前記第２部分における前記中間層の厚みを表す。
Ｚ２は、前記第２部分における前記本体層の厚みを表す。
前記貫通電極のうち、前記基板の前記第１面に対応する部分を第１部分と称し、前記貫通孔の幅が最小となる位置に対応する部分を第２部分と称する場合、下記の関係式（１）及び（２）が成立していてもよい。
（Ｘ２／Ｙ２）＜（Ｘ１／Ｙ１）・・・（１）
（Ｘ２／Ｚ２）＜（Ｘ１／Ｚ１）・・・（２）
Ｘ１は、前記第１部分における前記下地層の厚みを表す。
Ｙ１は、前記第１部分における前記中間層の厚みを表す。
Ｚ１は、前記第１部分における前記本体層の厚みを表す。
Ｘ２は、前記第２部分における前記下地層の厚みを表す。
Ｙ２は、前記第２部分における前記中間層の厚みを表す。
Ｚ２は、前記第２部分における前記本体層の厚みを表す。
本開示の一実施形態による貫通電極基板において、前記貫通孔の幅は、前記基板の厚み方向における中央部分で最小になってもよい。
本開示の一実施形態による貫通電極基板において、前記貫通孔の幅は、前記基板の前記第２面に対応する部分で最小になってもよい。
本開示の一実施形態による貫通電極基板において、前記本体層の厚みは、５μｍ以上且つ２０μｍ以下であってもよい。
本開示の一実施形態による貫通電極基板において、前記基板は、ガラスを含んでいてもよい。
本開示の一実施形態による貫通電極基板は、前記貫通電極に電気的に接続された第１導電層と、前記第１導電層上に位置し、無機材料を含み、絶縁性を有する第１無機層と、前記第１無機層上に位置する第２導電層と、を有するキャパシタを更に備えていてもよい。
本開示の一実施形態による貫通電極基板は、前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第１面側に位置する導電層と、前記貫通電極に電気的に接続されるとともに前記第２面側に位置する導電層と、を有するインダクタを更に備えていてもよい。
本開示の一実施形態は、上記記載の貫通電極基板と、前記貫通電極基板に搭載された素子と、を備える、実装基板である。
本開示の一実施形態は、上記記載の貫通電極基板の製造方法であって、前記基板を準備する工程と、前記基板の前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、を備え、前記貫通電極形成工程は、無電解めっき法によって前記第１層を形成する工程と、前記第１層を含む前記中間層上に電解めっき法によって前記本体層を形成する工程と、を有する、貫通電極基板の製造方法である。
本開示の一実施形態による貫通電極基板の製造方法は、前記第１層上に電解めっき法によって銅を含む第２層を形成する工程を更に備えていてもよい。
本開示の一実施形態による貫通電極基板の製造方法において、前記基板は、ガラスを含んでいてもよい。
本開示の実施形態によれば、貫通電極の厚みが不足する部分が生じることを抑制することができる。
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
貫通電極基板
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板１０の構成について説明する。図１は、貫通電極基板１０を示す断面図である。
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板１０の構成について説明する。図１は、貫通電極基板１０を示す断面図である。
貫通電極基板１０は、基板１２、貫通電極２２、第１配線構造部３０及び第２配線構造部４０を備える。以下、貫通電極基板１０の各構成要素について説明する。
（基板）
基板１２は、第１面１３、及び、第１面１３の反対側に位置する第２面１４を含む。また、基板１２には、第１面１３から第２面１４に至る複数の貫通孔２０が設けられている。
基板１２は、第１面１３、及び、第１面１３の反対側に位置する第２面１４を含む。また、基板１２には、第１面１３から第２面１４に至る複数の貫通孔２０が設けられている。
基板１２は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
基板１２で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のＥＮ−Ａ１や、コーニング製のイーグルＸＧなどを挙げることができる。基板１２がガラスを含む場合、基板１２の厚みＴは、例えば０．２５ｍｍ以上且つ０．４５ｍｍ以下である。基板１２がガラスを含むことにより、基板１２の絶縁性を高めることができる。これにより、後述するように第１配線構造部３０の一部によってキャパシタ１５が形成されている場合に、キャパシタ１５の耐電圧特性を高めることができる。
図１において、符号Ｓ１は、貫通孔２０が第１面１３と接続される位置における貫通孔２０の幅を表す。幅Ｓ１は、例えば４０μｍ以上且つ１５０μｍ以下である。また、貫通孔２０の幅Ｓ１に対する貫通孔２０の長さの比、すなわち貫通孔２０のアスペクト比は、例えば４以上且つ１０以下である。
基板１２に形成された貫通孔２０は、少なくとも部分的に、基板１２の第１面１３から第２面１４に向かうにつれて幅が小さくなる形状を有していてもよい。図１に示す例において、貫通孔２０は、基板１２の第１面１３及び第２面１４から基板１２の厚み方向における中央部分に向かうにつれて幅が小さくなる形状を有している。この結果、貫通孔２０の幅は、図１において符号Ｓ２で示すように、基板１２の厚み方向における中央部分で最小になる。なお「中央部分」とは、基板１２の厚み方向における中間位置、並びに、中間位置から第１面１３側へ０．１×Ｔまでの範囲、及び中間位置から第２面１４側へ０．１×Ｔまでの範囲を含む。符号Ｔは、上述のように基板１２の厚みを表す。
（貫通電極）
貫通電極２２は、貫通孔２０の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極２２の厚みは、貫通孔２０の幅よりも小さく、このため、貫通孔２０の内部には、貫通電極２２が存在しない空間がある。すなわち、貫通電極２２は、いわゆるコンフォーマルビアである。貫通電極２２の厚みは、例えば５．１μｍ以上且つ２２μｍ以下である。
貫通電極２２は、貫通孔２０の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極２２の厚みは、貫通孔２０の幅よりも小さく、このため、貫通孔２０の内部には、貫通電極２２が存在しない空間がある。すなわち、貫通電極２２は、いわゆるコンフォーマルビアである。貫通電極２２の厚みは、例えば５．１μｍ以上且つ２２μｍ以下である。
図２は、貫通孔２０に設けられた貫通電極２２を拡大して示す断面図である。貫通電極２２は、下地層２３、中間層２４及び本体層２５を少なくとも有する。
下地層２３は、貫通孔２０の側壁２１上に少なくとも部分的に位置し、導電性を有する層である。下地層２３は、スパッタリング法や蒸着法などの物理成膜法や、ゾルゲル法などによって側壁２１上に形成される。好ましくは、下地層２３は、スパッタリング法によって側壁２１上に形成される。これによって、側壁２１に対して下地層２３を強固に密着させることができる。なお、図示はしないが、側壁２１には、下地層２３が形成されていない部分が存在していてもよい。例えば、貫通孔２０の厚み方向における中央部分において、下地層２３が形成されていなくてもよく、あるいは、下地層２３を構成する材料が点在していてもよい。下地層２３の厚みは、例えば０．０５μｍ以上且つ１．０μｍ以下である。
物理成膜法によって下地層２３を形成する場合、下地層２３を構成する材料としては、チタン、クロム、銅などの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。また、ゾルゲル法によって下地層２３を形成する場合、下地層２３を構成する材料としては、酸化亜鉛などを用いることができる。なお、下地層２３は、ゾルゲル法によって形成されたゾルゲル層に加えて、無電解めっき法によってゾルゲル層上に形成された銅を含む無電解めっき層を更に有していてもよい。
中間層２４は、無電解めっき法又は電解めっき法を用いることにより、若しくは、無電解めっき法及び電解めっき法の両方を用いることにより形成される、導電性を有する層である。中間層２４は、電解めっき法によって本体層２５を形成する際のシード層として機能する。中間層２４は、少なくとも第１層２４１を含む。第１層２４１は、下地層２３上に位置し、導電性を有する層である。第１層２４１は、主成分としての銅を含む。例えば、第１層２４１は、８０質量％以上の銅を含む。第１層２４１は、無電解めっき法によって下地層２３上に形成される。第１層２４１の組成を分析する方法としては、例えばＴＥＭ（透過型電子顕微鏡）またはＥＤＳ（エネルギー分散型Ｘ線分光器）を採用することができる。第１層２４１が８０質量％以上の銅を含む場合、第１層２４１の厚みは、例えば０．０１μｍ以上且つ２μｍ以下である。
図示はしないが、第１層２４１の一部が、貫通孔２０の側壁２１に直接的に接触していてもよい。例えば、下地層２３が物理成膜法によって形成される場合、貫通孔２０の側壁２１の一部には、下地層２３を構成する導電性物質が到達できず、このため下地層２３が存在しない部分が生じ得る。この場合、側壁２１のうち下地層２３が存在しない部分において、第１層２４１の一部が貫通孔２０の側壁２１に接触し得る。
また、図示はしないが、貫通電極２２は、下地層２３と第１層２４１との間に位置する触媒を有していてもよい。触媒は、下地層２３への第１層２４１の析出を促進するためのものである。触媒は、例えばパラジウムを含む。
本体層２５は、中間層２４上に位置する、導電性を有する層である。本体層２５は、例えば主成分としての銅を含み、より具体的には８０質量％以上の銅を含む。本体層２５は、電解めっき法によって中間層２４上に形成される。本体層２５の組成を分析する方法としては、例えばＴＥＭ（透過型電子顕微鏡）またはＥＤＳ（エネルギー分散型Ｘ線分光器）を採用することができる。本体層２５の厚みは、例えば５μｍ以上且つ２０μｍ以下である。なお、中間層２４と本体層２５との間に、後述するシード層２７などの他の導電層が設けられていてもよい。
次に、貫通電極２２を構成する各導電層の厚みについて更に詳細に説明する。図３は、図２の貫通電極２２を更に拡大して示す図である。
図３において、符号Ｒ１は、貫通電極２２のうち基板１２の第１面１３に対応する第１部分を表す。第１部分Ｒ１は、基板１２の厚み方向において第１面１３から第２面１４側へ０．２×Ｔまでの範囲に位置する、貫通電極２２の一部分である。また、図３において、符号Ｒ２は、貫通電極２２のうち貫通孔２０の幅が最小となる位置に対応する第２部分Ｒ２を表す。第２部分Ｒ２は、貫通孔２０の幅が最小の幅Ｓ２になる最小幅位置、並びに、最小幅位置から第１面１３側へ０．２×Ｔまでの範囲、及び最小幅位置から第２面１４側へ０．２×Ｔまでの範囲に位置する、貫通電極２２の一部分である。
第１面１３側からの物理成膜法によって貫通孔２０の側壁２１に下地層２３を形成する場合、貫通孔２０の側壁２１に形成される下地層２３の厚みは、第１面１３から遠ざかるにつれて小さくなる。例えば、第２部分Ｒ２における下地層２３の厚みＸ２は、第１部分Ｒ１における下地層２３の厚みＸ１よりも小さくなる。この場合、下地層２３上に電解めっき法によって本体層２５を形成すると、第２部分Ｒ２の下地層２３上に形成される本体層２５の厚みも小さくなり、第２部分Ｒ２における導電性が不適切なものとなる可能性がある。言い換えると、第２部分Ｒ２において、本体層２５の厚みや貫通電極２２全体の厚みが不足する可能性がある。中間層２４を設けることにより、このような下地層２３の厚み不足によって生じ得る課題を解決することができる。
図３において、符号Ｙ１は、第１部分Ｒ１における中間層２４の厚みを表し、符号Ｚ１は、第１部分Ｒ１における本体層２５の厚みを表す。また、符号Ｙ２は、第２部分Ｒ２における中間層２４の厚みを表し、符号Ｚ２は、第２部分Ｒ２における本体層２５の厚みを表す。本実施の形態において、中間層２４の厚みは、第１層２４１の厚みに等しい。好ましくは、第１部分Ｒ１と第２部分Ｒ２との間で、下記の関係式（１）が成立する。
（Ｘ２／Ｙ２）＜（Ｘ１／Ｙ１）・・・（１）
関係式（１）は、Ｙ２＞（Ｘ２／Ｘ１）*Ｙ１に書き換えられ得る。関係式（１）が成立するように中間層２４を形成することにより、第２部分Ｒ２における下地層２３の厚みの不足を、中間層２４によって補償することができる。これにより、下記の関係式（２）が成立するように本体層２５を形成することができる。
（Ｘ２／Ｚ２）＜（Ｘ１／Ｚ１）・・・（２）
関係式（２）は、Ｚ２＞（Ｘ２／Ｘ１）*Ｚ１に書き換えられ得る。
（Ｘ２／Ｙ２）＜（Ｘ１／Ｙ１）・・・（１）
関係式（１）は、Ｙ２＞（Ｘ２／Ｘ１）*Ｙ１に書き換えられ得る。関係式（１）が成立するように中間層２４を形成することにより、第２部分Ｒ２における下地層２３の厚みの不足を、中間層２４によって補償することができる。これにより、下記の関係式（２）が成立するように本体層２５を形成することができる。
（Ｘ２／Ｚ２）＜（Ｘ１／Ｚ１）・・・（２）
関係式（２）は、Ｚ２＞（Ｘ２／Ｘ１）*Ｚ１に書き換えられ得る。
（第１配線構造部）
次に、第１配線構造部３０について説明する。第１配線構造部３０は、基板１２の第１面１３側に電気的な回路を構成するよう第１面１３側に設けられた導電層や絶縁層などの層を有する。後述するように、第１配線構造部３０の一部によって、キャパシタ１５が構成されている。また、第１配線構造部３０の一部によって、インダクタ１６の一部が構成されている。本実施の形態において、第１配線構造部３０は、第１面第１導電層３１、第１面第１無機層３２、第１面第２導電層３３、第１面第１有機層３４、第１面第３導電層３５及び第１面第２有機層３６を有する。
次に、第１配線構造部３０について説明する。第１配線構造部３０は、基板１２の第１面１３側に電気的な回路を構成するよう第１面１３側に設けられた導電層や絶縁層などの層を有する。後述するように、第１配線構造部３０の一部によって、キャパシタ１５が構成されている。また、第１配線構造部３０の一部によって、インダクタ１６の一部が構成されている。本実施の形態において、第１配線構造部３０は、第１面第１導電層３１、第１面第１無機層３２、第１面第２導電層３３、第１面第１有機層３４、第１面第３導電層３５及び第１面第２有機層３６を有する。
〔第１面第１導電層〕
第１面第１導電層３１は、基板１２の第１面１３上に位置する、導電性を有する層である。第１面第１導電層３１は、貫通電極２２に電気的に接続されていてもよい。また、第１面第１導電層３１は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第１面第１導電層３１は、貫通電極２２と同様に、基板１２の第１面１３上に順に積層された下地層２３、中間層２４及び本体層２５を含んでいてもよい。また、第１面第１導電層３１は、下地層２３、中間層２４及び本体層２５のうちの一部の導電層のみを含んでいてもよい。これらの場合、下地層２３、中間層２４の第１層２４１及び本体層２５などは、少なくとも部分的に、貫通孔２０の側壁２１上から第１面１３上にまで連続的に広がっていてもよい。第１面第１導電層３１を構成する材料は、貫通電極２２を構成する材料と同様である。第１面第１導電層３１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。
第１面第１導電層３１は、基板１２の第１面１３上に位置する、導電性を有する層である。第１面第１導電層３１は、貫通電極２２に電気的に接続されていてもよい。また、第１面第１導電層３１は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第１面第１導電層３１は、貫通電極２２と同様に、基板１２の第１面１３上に順に積層された下地層２３、中間層２４及び本体層２５を含んでいてもよい。また、第１面第１導電層３１は、下地層２３、中間層２４及び本体層２５のうちの一部の導電層のみを含んでいてもよい。これらの場合、下地層２３、中間層２４の第１層２４１及び本体層２５などは、少なくとも部分的に、貫通孔２０の側壁２１上から第１面１３上にまで連続的に広がっていてもよい。第１面第１導電層３１を構成する材料は、貫通電極２２を構成する材料と同様である。第１面第１導電層３１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。
下地層２３が少なくとも第１面１３及び第１部分Ｒ１に形成されていることにより、第１面１３及び第１部分Ｒ１に対する第１面第１導電層３１の密着性が向上する。これにより、例えば、下地層２３の不要部分を除去するためのエッチングにおいて、貫通孔２０の中央部分に位置する下地層２３に比べてエッチャントに強く曝される、第１面１３及び第１部分Ｒ１に位置する下地層２３が剥離してしまうことを抑制できる。
図４は、貫通電極基板１０の貫通電極２２及び後述する第１面第１導電層３１を第１面１３側から見た場合を示す平面図である。第１面第１導電層３１は、後述するキャパシタ１５及びインダクタ１６を少なくとも構成するように基板１２の第１面１３側に設けられている。なお、図４においては、第１面第１導電層３１上に積層される後述する第１面第１無機層３２などの層が省略されている。また、図１は、図４や後述する図５に示す貫通電極基板１０を線Ａ−Ａに沿って切断した場合の断面図に相当する。
〔第１面第１無機層〕
第１面第１無機層３２は、少なくとも部分的に第１面第１導電層３１上及び基板１２の第１面１３上に位置し、無機材料を含み、且つ絶縁性を有する層である。第１面第１無機層３２の無機材料としては、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、第１面第１無機層３２の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第１面第１無機層３２の無機材料の比誘電率は、例えば３以上且つ５０以下である。また、第１面第１無機層３２の厚みは、例えば５０ｎｍ以上且つ４００ｎｍ以下である。第１面第１無機層３２は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
第１面第１無機層３２は、少なくとも部分的に第１面第１導電層３１上及び基板１２の第１面１３上に位置し、無機材料を含み、且つ絶縁性を有する層である。第１面第１無機層３２の無機材料としては、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、第１面第１無機層３２の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第１面第１無機層３２の無機材料の比誘電率は、例えば３以上且つ５０以下である。また、第１面第１無機層３２の厚みは、例えば５０ｎｍ以上且つ４００ｎｍ以下である。第１面第１無機層３２は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
第１面第１無機層３２は、第１面第１導電層３１を部分的に覆っていてもよい。例えば、第１面第１無機層３２は、キャパシタ１５を構成する第１面第１導電層３１の端部３１ｅを覆っていてもよい。これによって、第１面第２導電層３３、第１面第１有機層３４などを形成する工程において用いる薬液によって第１面第１導電層３１が損傷してしまうことを抑制することができる。なお「覆う」とは、図１に示すように、基板１２の第１面１３の法線方向に沿って貫通電極基板１０を見た場合に、第１面第１導電層３１の端部３１ｅと第１面第１無機層３２とが重なっていることを意味する。
〔第１面第２導電層〕
第１面第２導電層３３は、第１面第１無機層３２上に位置する、導電性を有する層である。図１に示すように、第１面第２導電層３３の端部３３ｅは、第１面第１無機層３２上に位置する。上述の第１面第１導電層３１と、第１面第１導電層３１上に位置する上述の第１面第１無機層３２と、第１面第１無機層３２上に位置する第１面第２導電層３３とによって、キャパシタ１５が構成されている。
第１面第２導電層３３は、第１面第１無機層３２上に位置する、導電性を有する層である。図１に示すように、第１面第２導電層３３の端部３３ｅは、第１面第１無機層３２上に位置する。上述の第１面第１導電層３１と、第１面第１導電層３１上に位置する上述の第１面第１無機層３２と、第１面第１無機層３２上に位置する第１面第２導電層３３とによって、キャパシタ１５が構成されている。
第１面第２導電層３３は、貫通電極２２や第１面第１導電層３１と同様に、第１面第１無機層３２上に順に積層された複数の導電層を含んでいてもよい。第１面第２導電層３３を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様である。第１面第２導電層３３の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。
図５は、貫通電極基板１０の第１面第１導電層３１、第１面第１無機層３２及び第１面第２導電層３３を第１面１３側から見た場合を示す平面図である。図５においては、第１面第２導電層３３上に積層される後述する第１面第１有機層３４，第１面第３導電層３５などの層が省略されている。また、図５においては、第１面第１無機層３２によって覆われている構成要素が点線で表されている。
図５に示すように、第１面第１無機層３２は、基板１２の第１面１３及び第１面第１導電層３１を広域にわたって覆っている。例えば、第１面第１無機層３２は、キャパシタ１５を構成する第１面第１導電層３１の少なくとも端部３１ｅを覆っている。第１面第１無機層３２が基板１２の第１面１３及び第１面第１導電層３１を広域にわたって覆うことにより、貫通電極基板１０の製造工程において基板１２の第１面１３や第１面第１導電層３１が損傷することを抑制することができる。
図５に示すように、第１面第１無機層３２には開口部３２ａが形成されている。開口部３２ａは、貫通孔２０の位置及び第１面第１導電層３１と第１面第３導電層３５の接続位置などの限られた位置に形成されている。
〔第１面第１有機層〕
第１面第１有機層３４は、第１面第１無機層３２上及び第１面第２導電層３３に位置し、有機材料を含み、且つ絶縁性を有する層である。第１面第１有機層３４の有機材料としては、ポリイミド、エポキシなどを用いることができる。第１面第１有機層３４の有機材料は、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第１面第１有機層３４を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号が第１面第１有機層３４を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。
第１面第１有機層３４は、第１面第１無機層３２上及び第１面第２導電層３３に位置し、有機材料を含み、且つ絶縁性を有する層である。第１面第１有機層３４の有機材料としては、ポリイミド、エポキシなどを用いることができる。第１面第１有機層３４の有機材料は、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第１面第１有機層３４を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号が第１面第１有機層３４を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。
〔第１面第３導電層〕
第１面第３導電層３５は、第１面第１導電層３１上、又は第１面第２導電層３３上に位置する、導電性を有する層である。図１に示す例において、第１面第３導電層３５は、キャパシタ１５の一方の電極である第１面第１導電層３１に接続された部分、及び、キャパシタ１５の他方の電極である第１面第２導電層３３に接続された部分を含む。
第１面第３導電層３５は、第１面第１導電層３１上、又は第１面第２導電層３３上に位置する、導電性を有する層である。図１に示す例において、第１面第３導電層３５は、キャパシタ１５の一方の電極である第１面第１導電層３１に接続された部分、及び、キャパシタ１５の他方の電極である第１面第２導電層３３に接続された部分を含む。
第１面第３導電層３５は、貫通電極２２や第１面第１導電層３１と同様に、順に積層された複数の導電層を含んでいてもよい。第１面第３導電層３５を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様である。
〔第１面第２有機層〕
第１面第２有機層３６は、第１面第１有機層３４上及び第１面第３導電層３５上に位置し、有機材料を含み、且つ絶縁性を有する層である。第１面第２有機層３６は、第１面第１有機層３４と同様に、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。第１面第２有機層３６の有機材料としては、第１面第１有機層３４と同様に、ポリイミド、エポキシなどを用いることができる。
第１面第２有機層３６は、第１面第１有機層３４上及び第１面第３導電層３５上に位置し、有機材料を含み、且つ絶縁性を有する層である。第１面第２有機層３６は、第１面第１有機層３４と同様に、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。第１面第２有機層３６の有機材料としては、第１面第１有機層３４と同様に、ポリイミド、エポキシなどを用いることができる。
（第２配線構造部）
次に、第２配線構造部４０について説明する。第２配線構造部４０は、基板１２の第２面１４側に電気的な回路を構成するよう第２面１４側に設けられた導電層や絶縁層などの層を有する。第２配線構造部４０の一部と、上述の第１配線構造部３０の一部及び貫通電極２２とによって、インダクタ１６が構成されている。本実施の形態において、第２配線構造部４０は、第２面第１導電層４１及び第２面第１有機層４３を有する。
次に、第２配線構造部４０について説明する。第２配線構造部４０は、基板１２の第２面１４側に電気的な回路を構成するよう第２面１４側に設けられた導電層や絶縁層などの層を有する。第２配線構造部４０の一部と、上述の第１配線構造部３０の一部及び貫通電極２２とによって、インダクタ１６が構成されている。本実施の形態において、第２配線構造部４０は、第２面第１導電層４１及び第２面第１有機層４３を有する。
〔第２面第１導電層〕
第２面第１導電層４１は、基板１２の第２面１４上に位置する、導電性を有する層である。第２面第１導電層４１は、貫通電極２２に電気的に接続されていてもよい。
第２面第１導電層４１は、基板１２の第２面１４上に位置する、導電性を有する層である。第２面第１導電層４１は、貫通電極２２に電気的に接続されていてもよい。
第２面第１導電層４１は、貫通電極２２や第１面第１導電層３１と同様に、基板１２の第２面１４上に順に積層された下地層２３、中間層２４及び本体層２５を含んでいてもよい。また、第２面第１導電層４１は、下地層２３、中間層２４及び本体層２５のうちの一部の導電層のみを含んでいてもよい。これらの場合、下地層２３、中間層２４の第１層２４１及び本体層２５などは、少なくとも部分的に、貫通孔２０の側壁２１上から第２面１４上にまで連続的に広がっていてもよい。第２面第１導電層４１を構成する材料は、貫通電極２２を構成する材料と同様である。第２面第１導電層４１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。
〔第２面第１有機層〕
第２面第１有機層４３は、第２面第１導電層４１上及び基板１２の第２面１４上に位置し、有機材料を含み、且つ絶縁性を有する層である。第２面第１有機層４３は、第１面第１有機層３４や第１面第２有機層３６と同様に、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。第２面第１有機層４３の有機材料としては、第１面第１有機層３４や第１面第２有機層３６と同様に、ポリイミド、エポキシなどを用いることができる。
第２面第１有機層４３は、第２面第１導電層４１上及び基板１２の第２面１４上に位置し、有機材料を含み、且つ絶縁性を有する層である。第２面第１有機層４３は、第１面第１有機層３４や第１面第２有機層３６と同様に、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。第２面第１有機層４３の有機材料としては、第１面第１有機層３４や第１面第２有機層３６と同様に、ポリイミド、エポキシなどを用いることができる。
（貫通孔の変形例）
図６は、貫通孔２０の一変形例を示す断面図である。図６に示すように、貫通電極基板１０は、貫通電極２２よりも貫通孔２０の中心側に位置する有機層２６を備えていてもよい。なお、「中心側」とは、貫通孔２０の内部において、有機層２６と側壁２１との間の距離が貫通電極２２と側壁２１との間の距離よりも大きいことを意味する。有機層２６は、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。有機層２６の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて有機層２６を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号の一部が有機層２６を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。
図６は、貫通孔２０の一変形例を示す断面図である。図６に示すように、貫通電極基板１０は、貫通電極２２よりも貫通孔２０の中心側に位置する有機層２６を備えていてもよい。なお、「中心側」とは、貫通孔２０の内部において、有機層２６と側壁２１との間の距離が貫通電極２２と側壁２１との間の距離よりも大きいことを意味する。有機層２６は、好ましくは０．０３以下、より好ましくは０．０２以下、更に好ましくは０．０１以下の誘電正接を有する有機材料を含む。有機層２６の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて有機層２６を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号の一部が有機層２６を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。
また、図示はしないが、貫通電極２２は、貫通孔２０に充填されたフィルドビアであってもよい。この場合、貫通電極２２は、第１面１３の面方向において少なくとも部分的に貫通孔２０の中心点にまで広がっている。
貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図７乃至図１４を参照して説明する。
以下、貫通電極基板１０の製造方法の一例について、図７乃至図１４を参照して説明する。
（貫通孔形成工程）
まず、基板１２を準備する。次に、第１面１３又は第２面１４の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔２０に対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図７に示すように、基板１２に貫通孔２０を形成することができる。基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
まず、基板１２を準備する。次に、第１面１３又は第２面１４の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔２０に対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図７に示すように、基板１２に貫通孔２０を形成することができる。基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
なお、基板１２にレーザを照射することによって基板１２に貫通孔２０を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち貫通孔２０が形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に貫通孔２０を形成することができる。その他にも、基板１２に研磨材を吹き付けるブラスト処理によって基板１２に貫通孔２０を形成してもよい。
第１面１３側及び第２面１４側の両方から基板１２を加工することにより、図７に示す、基板１２の厚み方向の中央部分に向かうにつれて幅が小さくなる形状を有する貫通孔２０を形成することができる。
（貫通電極形成工程）
次に、貫通孔２０の側壁２１に貫通電極２２を形成する。本実施の形態においては、貫通電極２２と同時に、基板１２の第１面１３の一部分上に第１面第１導電層３１を形成し、基板１２の第２面１４の一部分上に第２面第１導電層４１を形成する例について説明する。
次に、貫通孔２０の側壁２１に貫通電極２２を形成する。本実施の形態においては、貫通電極２２と同時に、基板１２の第１面１３の一部分上に第１面第１導電層３１を形成し、基板１２の第２面１４の一部分上に第２面第１導電層４１を形成する例について説明する。
まず、図８に示すように、基板１２の第１面１３、第２面１４及び側壁２１に、物理成膜法又はゾルゲル法によって下地層２３を形成する。好ましくは物理成膜法によって、特に好ましくはスパッタリング法によって、下地層２３を形成する。これによって、基板１２の第１面１３、第２面１４及び側壁２１に下地層２３を強固に密着させることができる。スパッタリング法や蒸着法などの物理成膜法は、好ましくは、第１面１３側及び第２面１４側の両方から実施される。この場合、貫通孔２０の側壁２１には、第１面１３側から飛来する導電性物質、及び第２面１４側から飛来する導電性物質が付着する。
続いて、下地層２３の表面に触媒を付着させる触媒付着工程を実施する。触媒付着工程は、例えば、パラジウムなどの触媒を含む触媒溶液の中に、下地層２３が設けられた基板１２を浸漬させる工程を含む。
触媒溶液は、例えば、塩化パラジウムを塩酸に溶解させた溶液を水で希釈することによって得られる。触媒溶液は、塩化第一錫を更に含んでいてもよい。
触媒溶液が塩化第一錫を含む場合、触媒付着工程の後、基板１２から錫を除去する錫除去工程を実施してもよい。錫除去工程においては、例えば、硫酸、有機酸及び水、並びに必要に応じて添加される添加剤を含む処理液を用いる。
触媒付着工程を実施する前に、基板１２を洗浄する洗浄工程を実施してもよい。洗浄工程においては、例えば、アルカリ性の洗浄液を用いて基板１２の脱脂処理を行う。アルカリ性の洗浄液は、例えば、炭酸ナトリウム、水酸化ナトリウム、モノエタノールアミン及び水、並びに必要に応じて添加される添加剤を含む。
続いて、図９に示すように、下地層２３上に部分的にレジスト層３７を形成する。レジスト層３７の材料としては、アクリル樹脂を含むドライフィルムレジストなど、感光性を有する材料が用いられ得る。
続いて、図１０に示すように、下地層２３上に無電解めっき法によって第１層２４１を形成する。例えば、銅を含む無電解めっき液の中に基板１２を浸漬させる。これによって、レジスト層３７によって覆われていない下地層２３上に第１層２４１を析出させることができる。
無電解めっき液は、例えば、硫酸銅及び水、並びに必要に応じて添加される添加剤を含む。添加剤としては、例えば、蟻酸、酢酸、プロピオン酸、コハク酸などのカルボン酸類を含む錯化剤を用いることができる。錯化剤を無電解めっき液に添加することにより、一般的な無電解めっき処理の後に実施される、フッ化物を用いたエッチング処理を不要にすることができる。
無電解めっき液の組成の具体例を下記に示す。
・硫酸銅 0.02mol/dm3
・EDTA 0.1mol/dm3
・ポリエチレングリコール1000 0.1mol/dm3
このような組成の無電解めっき液に基板１２を１分間浸漬させることにより、約０．１μｍの厚みを有する第１層２４１を下地層２３上に析出させることができる。
・硫酸銅 0.02mol/dm3
・EDTA 0.1mol/dm3
・ポリエチレングリコール1000 0.1mol/dm3
このような組成の無電解めっき液に基板１２を１分間浸漬させることにより、約０．１μｍの厚みを有する第１層２４１を下地層２３上に析出させることができる。
続いて、図１１に示すように、第１層２４１を含む中間層２４上に電解めっき法によって本体層２５を形成する。例えば、銅を含む電解めっき液の中に基板１２を浸漬させる。また、下地層２３及び中間層２４に電流を流す。これによって、中間層２４上に本体層２５を析出させることができる。
（レジスト及び導電層除去工程）
その後、図１２に示すように、レジスト層３７を除去する。また、下地層２３のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、下地層２３、中間層２４及び本体層２５を含む貫通電極２２、第１面第１導電層３１及び第２面第１導電層４１を形成することができる。これにより、第２面第１導電層４１と、第２面第１導電層４１に電気的に接続された貫通電極２２と、貫通電極２２に電気的に接続された第１面第１導電層３１とを備えるインダクタ１６を構成することができる。なお、本体層２５などの導電層をアニールする工程を実施してもよい。
その後、図１２に示すように、レジスト層３７を除去する。また、下地層２３のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、下地層２３、中間層２４及び本体層２５を含む貫通電極２２、第１面第１導電層３１及び第２面第１導電層４１を形成することができる。これにより、第２面第１導電層４１と、第２面第１導電層４１に電気的に接続された貫通電極２２と、貫通電極２２に電気的に接続された第１面第１導電層３１とを備えるインダクタ１６を構成することができる。なお、本体層２５などの導電層をアニールする工程を実施してもよい。
（表面処理工程）
次に、第１面第１導電層３１の表面をＮＨ３プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第１面第１導電層３１の表面の酸化物を除去することができる。例えば、第１面第１導電層３１が銅を含む場合、第１面第１導電層３１の表面の酸化銅を除去することができる。このことにより、第１面第１導電層３１と、第１面第１導電層３１上に形成される第１面第１無機層３２との間の密着性を高めることができる。
次に、第１面第１導電層３１の表面をＮＨ３プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第１面第１導電層３１の表面の酸化物を除去することができる。例えば、第１面第１導電層３１が銅を含む場合、第１面第１導電層３１の表面の酸化銅を除去することができる。このことにより、第１面第１導電層３１と、第１面第１導電層３１上に形成される第１面第１無機層３２との間の密着性を高めることができる。
（第１面第１無機層及び第１面第２導電層の形成工程）
次に、図１３に示すように、第１面第１導電層３１上、及び基板１２の第１面１３上に第１面第１無機層３２を形成する。第１面第１無機層３２を形成する方法としては、例えば、プラズマＣＶＤ、スパッタリングなどを採用することができる。好ましくは、第１面第１無機層３２を形成する工程は、第１面第１導電層３１を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。これらの工程は、好ましくは、第１面第１導電層３１が酸化することが抑制された雰囲気下で、例えばアンモニアガスなどの還元ガスの雰囲気下で実施される。また、図１３に示すように、第１面第１無機層３２の一部分上に第１面第２導電層３３を形成する。これにより、第１面第１導電層３１と、第１面第１導電層３１上の第１面第１無機層３２と、第１面第１無機層３２上の第１面第２導電層３３と、を備えるキャパシタ１５を構成することができる。第１面第２導電層３３を形成する工程は、第１面第１導電層３１を形成する工程と同様であるので、説明を省略する。
次に、図１３に示すように、第１面第１導電層３１上、及び基板１２の第１面１３上に第１面第１無機層３２を形成する。第１面第１無機層３２を形成する方法としては、例えば、プラズマＣＶＤ、スパッタリングなどを採用することができる。好ましくは、第１面第１無機層３２を形成する工程は、第１面第１導電層３１を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。これらの工程は、好ましくは、第１面第１導電層３１が酸化することが抑制された雰囲気下で、例えばアンモニアガスなどの還元ガスの雰囲気下で実施される。また、図１３に示すように、第１面第１無機層３２の一部分上に第１面第２導電層３３を形成する。これにより、第１面第１導電層３１と、第１面第１導電層３１上の第１面第１無機層３２と、第１面第１無機層３２上の第１面第２導電層３３と、を備えるキャパシタ１５を構成することができる。第１面第２導電層３３を形成する工程は、第１面第１導電層３１を形成する工程と同様であるので、説明を省略する。
なお、第１面第１無機層３２が図１３に示す形状となるように第１面第１無機層３２をパターニングするタイミングは任意である。例えば、第１面第１無機層３２上に第１面第２導電層３３を形成する前に第１面第１無機層３２をパターニングしてもよく、第１面第２導電層３３を形成した後に第１面第１無機層３２をパターニングしてもよい。また、図示はしないが、第１面第２導電層３３上に後述する図１４に示す第１面第１有機層３４を形成した後、第１面第１有機層３４をマスクとして第１面第１無機層３２をパターニングしてもよい。
（第１面第１有機層の形成工程）
次に、図１４に示すように、第１面第２導電層３３の一部分上及び第１面第１無機層３２の一部分上に第１面第１有機層３４を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する、図示しない第１面側フィルムを、基板１２の第１面１３側に貼り付ける。続いて、第１面側フィルムに露光処理及び現像処理を施す。これによって、第１面側フィルムの感光層からなり、開口部３４ａが形成された第１面第１有機層３４を、基板１２の第１面１３側に形成することができる。この際、第１面第１有機層３４の場合と同様にして、図１５に示すように、基板１２の第２面１４の一部分上及び第２面第１導電層４１の一部分上に第２面第１有機層４３を形成してもよい。
次に、図１４に示すように、第１面第２導電層３３の一部分上及び第１面第１無機層３２の一部分上に第１面第１有機層３４を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する、図示しない第１面側フィルムを、基板１２の第１面１３側に貼り付ける。続いて、第１面側フィルムに露光処理及び現像処理を施す。これによって、第１面側フィルムの感光層からなり、開口部３４ａが形成された第１面第１有機層３４を、基板１２の第１面１３側に形成することができる。この際、第１面第１有機層３４の場合と同様にして、図１５に示すように、基板１２の第２面１４の一部分上及び第２面第１導電層４１の一部分上に第２面第１有機層４３を形成してもよい。
第１面第１有機層３４の開口部３４ａは、第１面第３導電層３５と第１面第１導電層３１とが接続される位置、第１面第３導電層３５と第１面第２導電層３３とが接続される位置などにおいて、第１面第１無機層３２上に形成される。
なお、第１面第１有機層３４や第２面第１有機層４３の形成方法が、フィルムを用いる方法に限られることはない。例えば、まず、ポリイミドなどの有機材料を含む液を、スピンコート法などによって塗布し、乾燥させることによって有機層を形成する。続いて、有機層に露光処理及び現像処理を施すことにより、第１面第１有機層３４や第２面第１有機層４３を形成することもできる。
また、第１面第１有機層３４の一部や第２面第１有機層４３の一部を貫通孔２０の内部にまで到達させることにより、図１４に示すように、貫通孔２０の内部に有機層２６を形成してもよい。なお、第１面第１有機層３４や第２面第１有機層４３とは別の工程で貫通孔２０の内部に有機層２６を形成してもよい。
その後、図示はしないが、第１面第１有機層３４の開口部３４ａを介して第１面第１導電層３１又は第１面第２導電層３３に接続される上述の第１面第３導電層３５を形成してもよい。また、第１面第１有機層３４の一部分上及び第１面第３導電層３５の一部分上に上述の第１面第２有機層３６を形成してもよい。
以下、本実施の形態によってもたらされる作用について説明する。
本実施の形態においては、上述のように、貫通孔２０の側壁２１に下地層２３を形成した後、下地層２３に無電解めっき法によって第１層２４１を形成する。このため、側壁２１のうち下地層２３を構成する導電性物質が到達し難い部分、例えば基板１２の厚み方向における中央部分に、第１層２４１を形成することができる。これにより、貫通孔２０の中央部分における下地層２３の厚みの不足を、第１層２４１によって補償することができる。従って、その後の電解めっき処理において、貫通孔２０の中央部分に十分な厚みを有する本体層２５を形成することができる。このことにより、貫通孔２０の中央部分において貫通電極２２の厚みが不足することを抑制することができる。従って、第１面１３側から第２面１４側に至る貫通電極２２の電気抵抗を十分に低減することができる。このことにより、キャパシタ１５やインダクタ１６などの部品の電気特性を向上させることができる。
また、本実施の形態においては、貫通孔２０の側壁２１と第１層２４１との間に、少なくとも部分的に下地層２３が存在する。下地層２３は、第１層２４１に比べて側壁２１に対する高い密着性を有する。このため、貫通電極２２が下地層２３を含まない場合に比べて、側壁２１に対する貫通電極２２の密着性を高めることができる。
また、本実施の形態においては、無電解めっき法によって第１層２４１を形成するためのめっき液として、銅を含むめっき液を用いる。すなわち、電解めっき法によって形成される本体層２５と同一の材料を用いて、第１層２４１を構成する。このため、第１層２４１を構成する材料と本体層２５を構成する材料とが異なる場合に比べて、第１層２４１に対する本体層２５の密着性を高めることができる。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
（貫通電極基板の第１の変形例）
上述の実施の形態においては、基板１２の面方向における貫通孔２０の幅が、基板１２の第１面１３及び第２面１４から基板１２の厚み方向における中央部分に向かうにつれて小さくなる例を示した。しかしながら、これに限られることはなく、図１５に示すように、貫通孔２０の幅が、第１面１３側から第２面１４側に向かうにつれて小さくなっていてもよい。図１５に示す例において、貫通孔２０の幅は、基板１２の第２面１４に対応する部分で最小になる。なお、「第２面１４に対応する部分」とは、基板１２の厚み方向において第２面１４から第１面１３側へ０．２×Ｔまでの範囲内の部分である。
上述の実施の形態においては、基板１２の面方向における貫通孔２０の幅が、基板１２の第１面１３及び第２面１４から基板１２の厚み方向における中央部分に向かうにつれて小さくなる例を示した。しかしながら、これに限られることはなく、図１５に示すように、貫通孔２０の幅が、第１面１３側から第２面１４側に向かうにつれて小さくなっていてもよい。図１５に示す例において、貫通孔２０の幅は、基板１２の第２面１４に対応する部分で最小になる。なお、「第２面１４に対応する部分」とは、基板１２の厚み方向において第２面１４から第１面１３側へ０．２×Ｔまでの範囲内の部分である。
本変形例においても、上述の実施の形態と同様に、貫通電極２２の第１部分Ｒ１と第２部分Ｒ２との間で、下地層２３、中間層２４及び本体層２５に関する上述の関係式（１）、（２）が成立していてもよい。なお、図１５に示す例において、第２部分Ｒ２は、基板１２の厚み方向において第２面１４から第１面１３側へ０．２×Ｔまでの範囲に位置する、貫通電極２２の一部分である。貫通電極２２の第１部分Ｒ１の定義は、上述の実施の形態の場合と同一である。
（貫通電極基板の第２の変形例）
上述の実施の形態においては、貫通電極２２の第２部分Ｒ２を、貫通電極２２のうち貫通孔２０の幅が最小となる位置に対応する部分として定義した。一方、物理成膜法によって貫通孔２０の側壁２１に下地層２３を形成する場合、貫通孔２０の形状に依らず一般に、基板１２の厚み方向における貫通孔２０の中間位置において、下地層２３が形成され難くなると考えられる。例えば、基板１２の第１面１３側及び第２面１４側の両方から物理成膜法を行う場合、基板１２の厚み方向における貫通孔２０の中間位置において、下地層２３の厚みが最小になる確率が高い。このような点を考慮し、貫通電極２２の第２部分Ｒ２を、基板１２の厚み方向における貫通孔２０の中間位置に対応する部分として定義してもよい。例えば、第２部分Ｒ２を、基板１２の厚み方向における中間位置、並びに、中間位置から第１面１３側へ０．２×Ｔまでの範囲、及び中間位置から第２面１４側へ０．２×Ｔまでの範囲に位置する、貫通電極２２の一部分として定義してもよい。この場合にも、好ましくは、第１部分Ｒ１と第２部分Ｒ２との間で、下地層２３、第１層２４１及び本体層２５に関する上述の関係式（１）、（２）が成立している。
上述の実施の形態においては、貫通電極２２の第２部分Ｒ２を、貫通電極２２のうち貫通孔２０の幅が最小となる位置に対応する部分として定義した。一方、物理成膜法によって貫通孔２０の側壁２１に下地層２３を形成する場合、貫通孔２０の形状に依らず一般に、基板１２の厚み方向における貫通孔２０の中間位置において、下地層２３が形成され難くなると考えられる。例えば、基板１２の第１面１３側及び第２面１４側の両方から物理成膜法を行う場合、基板１２の厚み方向における貫通孔２０の中間位置において、下地層２３の厚みが最小になる確率が高い。このような点を考慮し、貫通電極２２の第２部分Ｒ２を、基板１２の厚み方向における貫通孔２０の中間位置に対応する部分として定義してもよい。例えば、第２部分Ｒ２を、基板１２の厚み方向における中間位置、並びに、中間位置から第１面１３側へ０．２×Ｔまでの範囲、及び中間位置から第２面１４側へ０．２×Ｔまでの範囲に位置する、貫通電極２２の一部分として定義してもよい。この場合にも、好ましくは、第１部分Ｒ１と第２部分Ｒ２との間で、下地層２３、第１層２４１及び本体層２５に関する上述の関係式（１）、（２）が成立している。
（貫通電極基板の製造方法の第１変形例）
上述の実施の形態においては、レジスト層３７を形成した後に中間層２４を形成する例を示した。本変形例及び後述する第２変形例においては、レジスト層３７を形成する前に中間層２４を形成する例について説明する。
上述の実施の形態においては、レジスト層３７を形成した後に中間層２４を形成する例を示した。本変形例及び後述する第２変形例においては、レジスト層３７を形成する前に中間層２４を形成する例について説明する。
まず、上述の実施の形態の場合と同様にして、上述の図８に示す、貫通孔２０の側壁２１に下地層２３が形成された基板１２を準備する。続いて、下地層２３上に触媒を付着させ、その後、銅を含むめっき液の中に基板１２を浸漬させる。これによって、図１６に示すように、下地層２３の全域上に無電解めっき法によって第１層２４１を形成する。
続いて、図１６に示すように、第１層２４１上に電解めっき法によって、導電性を有する第２層２４２を形成してもよい。第２層２４２は、例えば主成分としての銅を含み、より具体的には８０質量％以上の銅を含む。第１層２４１上に更に第２層２４２を形成することにより、貫通孔２０の側壁２１を全域にわたってより確実に覆うことができる。言い換えると、側壁２１が中間層２４から部分的に露出してしまうことを抑制することができる。
中間層２４が第１層２４１及び第２層２４２を含む場合、第１層２４１の厚みは、例えば０．０１μｍ以上且つ２μｍ以下であり、０．１μｍ以上且つ２μｍ以下であってもよい。また、第２層２４２の厚みは、例えば０．０１μｍ以上且つ２μｍ以下であり、０．１μｍ以上且つ２μｍ以下であってもよい。
続いて、図１７に示すように、中間層２４上に部分的にレジスト層３７を形成する。その後、図１７に示すように、中間層２４上に電解めっき法によって本体層２５を形成する。その後、図示はしないが、レジスト層３７を除去する。また、下地層２３及び中間層２４のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、図１２に示す上述の実施の形態の場合と同様に、下地層２３、中間層２４及び本体層２５を含む貫通電極２２、第１面第１導電層３１及び第２面第１導電層４１を形成することができる。
その後、上述の実施の形態の場合と同様にして、第１面第１無機層３２、第１面第２導電層３３、第１面第１有機層３４、第１面第３導電層３５、第１面第２有機層３６、第２面第１有機層４３などを形成する。
本変形例においても、貫通孔２０の側壁２１に下地層２３を形成した後、下地層２３に中間層２４を形成することにより、特定の位置において貫通電極２２の厚みが不足することを抑制することができる。また、側壁２１に対する貫通電極２２の密着性を高めることができる。
（貫通電極基板の製造方法の第２変形例）
上述の実施の形態においては、貫通電極２２が、側壁２１と中間層２４との間に位置する下地層２３を有する例を示した。しかしながら、これに限られることはなく、側壁２１と中間層２４との間に下地層２３が設けられていなくてもよい。例えば、図１８に示すように、中間層２４の第１層２４１が側壁２１に接触していてもよい。この場合、パラジウムを含む触媒は、貫通孔２０の側壁２１と第１層２４１との間に位置する。
上述の実施の形態においては、貫通電極２２が、側壁２１と中間層２４との間に位置する下地層２３を有する例を示した。しかしながら、これに限られることはなく、側壁２１と中間層２４との間に下地層２３が設けられていなくてもよい。例えば、図１８に示すように、中間層２４の第１層２４１が側壁２１に接触していてもよい。この場合、パラジウムを含む触媒は、貫通孔２０の側壁２１と第１層２４１との間に位置する。
無電解めっき法を用いて側壁２１上に第１層２４１を形成した後、図１８に示すように、電解めっき法を用いて第１層２４１上に第２層２４２を形成することが好ましい。これにより、下地層２３が存在しない場合であっても、側壁２１が中間層２４から部分的に露出してしまうことを抑制することができる。
続いて、図１９に示すように、中間層２４上に部分的にレジスト層３７を形成する。その後、図１９に示すように、中間層２４上に電解めっき法によって本体層２５を形成する。その後、図示はしないが、レジスト層３７を除去する。また、下地層２３及び中間層２４のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、中間層２４及び本体層２５を含む貫通電極２２、第１面第１導電層３１及び第２面第１導電層４１を形成することができる。
（貫通電極基板の製造方法の第３変形例）
以下、図２０乃至図２４を参照して、貫通電極基板の製造方法の第３変形例について説明する。
以下、図２０乃至図２４を参照して、貫通電極基板の製造方法の第３変形例について説明する。
まず、上述の第１変形例の場合と同様にして、上述の図１６に示す、貫通孔２０の側壁２１に下地層２３及び中間層２４が形成された基板１２を準備する。続いて、図２０に示すように、貫通孔２０を覆うレジスト層３８を第１面１３上及び第２面１４上に形成する。その後、図２１に示すように、第１面１３上の下地層２３及び中間層２４のうちレジスト層３８によって覆われていない部分、並びに、第２面１４上の下地層２３及び中間層２４のうちレジスト層３８によって覆われていない部分を、例えばウェットエッチングにより除去する。その後、図２１に示すように、レジスト層３８を除去する。
続いて、図２２に示すように、基板１２の第１面１３上、第２面１４上及び第１層２４１上にシード層２７を形成する。シード層２７を形成する方法としては、スパッタリング法や蒸着法などの物理成膜法や、ゾルゲル法などを採用することができる。シード層２７を構成する材料や層構成としても、下地層２３の場合と同様の材料や層構成を採用することができる。
続いて、図２３に示すように、第１面１３及び第２面１４のシード層２７上に部分的にレジスト層３７を形成する。その後、図２３に示すように、レジスト層３７によって覆われていないシード層２７上に、電解めっき法によって本体層２５を形成する。
その後、図２４に示すように、レジスト層３７を除去する。また、シード層２７のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。この場合、貫通電極２２は、図２４に示すように、貫通孔２０の側壁２１に少なくとも部分的に位置する下地層２３と、下地層２３上に位置する中間層２４と、第１層２４１上に位置するシード層２７と、シード層２７上に位置する本体層２５と、を有する。一方、第１面第１導電層３１及び第２面第１導電層４１は、シード層２７と、シード層２７上に位置する本体層２５と、を有する。
その後、上述の実施の形態の場合と同様にして、第１面第１無機層３２、第１面第２導電層３３、第１面第１有機層３４、第１面第３導電層３５、第１面第２有機層３６、第２面第１有機層４３などを形成する。
本変形例においても、貫通孔２０の側壁２１に下地層２３を形成した後、下地層２３上に中間層２４を形成することにより、特定の位置において貫通電極２２の厚みが不足することを抑制することができる。また、側壁２１に対する貫通電極２２の密着性を高めることができる。
（貫通電極基板の貫通電極の材料の変形例）
上述の実施の形態においては、中間層２４の第１層２４１が、主成分としての銅を含む例を示した。しかしながら、これに限られることはなく、中間層２４の第１層２４１は、主成分としてのニッケルを含んでいてもよい。例えば、第１層２４１は、８０質量％以上のニッケルを含んでいてもよい。ニッケルを含む第１層２４１の厚みは、例えば０．０１μｍ以上且つ１．０μｍ以下である。
上述の実施の形態においては、中間層２４の第１層２４１が、主成分としての銅を含む例を示した。しかしながら、これに限られることはなく、中間層２４の第１層２４１は、主成分としてのニッケルを含んでいてもよい。例えば、第１層２４１は、８０質量％以上のニッケルを含んでいてもよい。ニッケルを含む第１層２４１の厚みは、例えば０．０１μｍ以上且つ１．０μｍ以下である。
中間層２４の第１層２４１は、上述の実施の形態の場合と同様に、無電解めっき法により形成される。無電解めっき液は、例えば、硫酸ニッケル６水和物及び水、並びに必要に応じて添加される添加剤を含む。添加剤としては、例えば、蟻酸、酢酸、プロピオン酸、コハク酸などのカルボン酸類を含む錯化剤を用いることができる。錯化剤を無電解めっき液に添加することにより、一般的な無電解めっき処理の後に実施される、フッ化物を用いたエッチング処理を不要にすることができる。
無電解めっき液の組成の具体例を下記に示す。
・ニッケルイオン ６ｇ／Ｌ
・ジ亜リン酸ナトリウム ２５ｇ／Ｌ
・酢酸 ４０ｇ／Ｌ
実装基板
図２５は、貫通電極基板１０と、貫通電極基板１０に搭載された素子５０と、を備える実装基板６０の一例を示す断面図である。素子５０は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子５０は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。図２３に示すように、素子５０は、貫通電極基板１０の第１面第３導電層３５などの導電層に電気的に接続された端子５１を有する。
・ニッケルイオン ６ｇ／Ｌ
・ジ亜リン酸ナトリウム ２５ｇ／Ｌ
・酢酸 ４０ｇ／Ｌ
実装基板
図２５は、貫通電極基板１０と、貫通電極基板１０に搭載された素子５０と、を備える実装基板６０の一例を示す断面図である。素子５０は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子５０は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。図２３に示すように、素子５０は、貫通電極基板１０の第１面第３導電層３５などの導電層に電気的に接続された端子５１を有する。
通電極基板が搭載される製品の例
図２６は、本開示の実施形態に係る貫通電極基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
図２６は、本開示の実施形態に係る貫通電極基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
１０ 貫通電極基板
１２ 基板
１３ 第１面
１４ 第２面
１５ キャパシタ
１６ インダクタ
１７ 第１配線
１８ 第１端子
２０ 貫通孔
２１ 側壁
２２ 貫通電極
２３ 下地層
２４ 中間層
２４１ 第１層
２４２ 第２層
２５ 本体層
２６ 有機層
２７ シード層
３０ 第１配線構造部
３１ 第１面第１導電層
３２ 第１面第１無機層
３３ 第１面第２導電層
３４ 第１面第１有機層
３５ 第１面第３導電層
３６ 第１面第２有機層
３７ レジスト層
３８ レジスト層
４０ 第２配線構造部
４１ 第２面第１導電層
４３ 第２面第１有機層
５０ 素子
５１ 端子
６０ 実装基板
１２ 基板
１３ 第１面
１４ 第２面
１５ キャパシタ
１６ インダクタ
１７ 第１配線
１８ 第１端子
２０ 貫通孔
２１ 側壁
２２ 貫通電極
２３ 下地層
２４ 中間層
２４１ 第１層
２４２ 第２層
２５ 本体層
２６ 有機層
２７ シード層
３０ 第１配線構造部
３１ 第１面第１導電層
３２ 第１面第１無機層
３３ 第１面第２導電層
３４ 第１面第１有機層
３５ 第１面第３導電層
３６ 第１面第２有機層
３７ レジスト層
３８ レジスト層
４０ 第２配線構造部
４１ 第２面第１導電層
４３ 第２面第１有機層
５０ 素子
５１ 端子
６０ 実装基板
Claims (20)
- 第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板と、
前記基板の前記貫通孔に位置する貫通電極と、を備え、
前記貫通電極は、
前記貫通孔の側壁に位置し、銅又はニッケルを含む第１層を少なくとも含む中間層と、
前記中間層上に位置し、銅を含む本体層と、を有する、貫通電極基板。 - 前記第１層は、少なくとも部分的に、前記第１面上又は前記第２面上にまで広がっている、請求項１に記載の貫通電極基板。
- 前記第１層は、８０質量％以上の銅を含み、０．０１μｍ以上且つ２．０μｍ以下の厚みを有する、請求項１又は２に記載の貫通電極基板。
- 前記第１層は、８０質量％以上のニッケルを含み、０．０１μｍ以上且つ２．０μｍ以下の厚みを有する、請求項１又は２に記載の貫通電極基板。
- 前記中間層は、前記第１層と前記本体層との間に位置し、８０質量％以上の銅を含み、０．０１μｍ以上且つ２μｍ以下の厚みを有する第２層を更に備える、請求項１乃至４のいずれか一項に記載の貫通電極基板。
- 前記第１層は、前記貫通孔の前記側壁に接触している、請求項１乃至５のいずれか一項に記載の貫通電極基板。
- 前記貫通電極は、前記貫通孔の前記側壁と前記第１層との間に位置し、パラジウムを含む触媒を更に有する、請求項６に記載の貫通電極基板。
- 前記貫通電極は、前記貫通孔の前記側壁と前記第１層との間に位置し、導電性を有する下地層を更に有する、請求項１乃至５のいずれか一項に記載の貫通電極基板。
- 前記貫通電極は、前記下地層と前記第１層との間に位置し、パラジウムを含む触媒を更に有する、請求項８に記載の貫通電極基板。
- 前記貫通孔は、少なくとも部分的に、前記基板の前記第１面から前記第２面に向かうにつれて幅が小さくなる形状を有し、
前記貫通電極のうち、前記基板の前記第１面に対応する部分を第１部分と称し、前記貫通孔の幅が最小となる位置に対応する部分を第２部分と称する場合、下記の関係式（１）及び（２）が成立し、
（Ｘ２／Ｙ２）＜（Ｘ１／Ｙ１）・・・（１）
（Ｘ２／Ｚ２）＜（Ｘ１／Ｚ１）・・・（２）
Ｘ１は、前記第１部分における前記下地層の厚みを表し、
Ｙ１は、前記第１部分における前記中間層の厚みを表し、
Ｚ１は、前記第１部分における前記本体層の厚みを表し、
Ｘ２は、前記第２部分における前記下地層の厚みを表し、
Ｙ２は、前記第２部分における前記中間層の厚みを表し、
Ｚ２は、前記第２部分における前記本体層の厚みを表す、
請求項８又は９に記載の貫通電極基板。 - 前記貫通孔の幅は、前記基板の厚み方向における中央部分で最小になる、請求項１０に記載の貫通電極基板。
- 前記貫通孔の幅は、前記基板の前記第２面に対応する部分で最小になる、請求項１０に記載の貫通電極基板。
- 前記本体層の厚みは、５μｍ以上且つ２０μｍ以下である、請求項１乃至１２のいずれか一項に記載の貫通電極基板。
- 前記基板は、ガラスを含む、請求項１乃至１３のいずれか一項に記載の貫通電極基板。
- 前記貫通電極に電気的に接続された第１導電層と、前記第１導電層上に位置し、無機材料を含み、絶縁性を有する第１無機層と、前記第１無機層上に位置する第２導電層と、を有するキャパシタを更に備える、請求項１乃至１４のいずれか一項に記載の貫通電極基板。
- 前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第１面側に位置する導電層と、前記貫通電極に電気的に接続されるとともに前記第２面側に位置する導電層と、を有するインダクタを更に備える、請求項１乃至１５のいずれか一項に記載の貫通電極基板。
- 請求項１乃至１６のいずれか一項に記載の貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備える、実装基板。 - 請求項１に記載の貫通電極基板の製造方法であって、
前記基板を準備する工程と、
前記基板の前記貫通孔に前記貫通電極を形成する貫通電極形成工程と、を備え、
前記貫通電極形成工程は、
無電解めっき法によって前記第１層を形成する工程と、
前記第１層を含む前記中間層上に電解めっき法によって前記本体層を形成する工程と、を有する、貫通電極基板の製造方法。 - 前記第１層上に電解めっき法によって銅を含む第２層を形成する工程を更に備える、請求項１８に記載の貫通電極基板の製造方法。
- 前記基板は、ガラスを含む、請求項１８又は１９に記載の貫通電極基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017119029A JP6965589B2 (ja) | 2017-06-16 | 2017-06-16 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
| JP2021171053A JP7236059B2 (ja) | 2017-06-16 | 2021-10-19 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017119029A JP6965589B2 (ja) | 2017-06-16 | 2017-06-16 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021171053A Division JP7236059B2 (ja) | 2017-06-16 | 2021-10-19 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019004085A true JP2019004085A (ja) | 2019-01-10 |
| JP6965589B2 JP6965589B2 (ja) | 2021-11-10 |
Family
ID=65004867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017119029A Active JP6965589B2 (ja) | 2017-06-16 | 2017-06-16 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6965589B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013150940A1 (ja) * | 2012-04-05 | 2013-10-10 | 旭硝子株式会社 | 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法 |
| JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
| JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
-
2017
- 2017-06-16 JP JP2017119029A patent/JP6965589B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013150940A1 (ja) * | 2012-04-05 | 2013-10-10 | 旭硝子株式会社 | 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法 |
| JP2015082598A (ja) * | 2013-10-23 | 2015-04-27 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
| JP2015095590A (ja) * | 2013-11-13 | 2015-05-18 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6965589B2 (ja) | 2021-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7447982B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2010171377A (ja) | 貫通電極基板及びその製造方法 | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| JP7279769B2 (ja) | 有孔基板及び実装基板 | |
| JP2017204527A (ja) | 配線回路基板及びその製造方法 | |
| JP2010283318A (ja) | セラミック基板の電極パターン形成方法 | |
| JP2018195766A (ja) | 配線基板及び実装基板 | |
| JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2018074134A (ja) | 高周波部品及びその製造方法 | |
| JP2023120327A (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
| JP2011082531A (ja) | 貫通電極基板及びその製造方法 | |
| JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2023040125A (ja) | 電子部品搭載基板およびその製造方法 | |
| JP6965589B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
| JP7405183B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
| JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| JP6962052B2 (ja) | 電子部品搭載基板およびその製造方法 | |
| JP7182084B2 (ja) | 貫通電極基板およびその製造方法 | |
| JP2021145125A (ja) | 電子部品およびその製造方法 | |
| JP2020096005A (ja) | 半導体パッケージ基板 | |
| JP2022050582A (ja) | 実装基板及びその製造方法 | |
| JP2018160525A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6965589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |