JP2019003997A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019003997A
JP2019003997A JP2017116094A JP2017116094A JP2019003997A JP 2019003997 A JP2019003997 A JP 2019003997A JP 2017116094 A JP2017116094 A JP 2017116094A JP 2017116094 A JP2017116094 A JP 2017116094A JP 2019003997 A JP2019003997 A JP 2019003997A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
sealing
film
suction hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017116094A
Other languages
English (en)
Other versions
JP6984808B2 (ja
Inventor
康平 白倉
Kohei Shirokura
康平 白倉
敏史 寺崎
Satoshi Terasaki
敏史 寺崎
芳雄 藤井
Yoshio Fujii
芳雄 藤井
緒方 敏洋
Toshihiro Ogata
敏洋 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2017116094A priority Critical patent/JP6984808B2/ja
Publication of JP2019003997A publication Critical patent/JP2019003997A/ja
Application granted granted Critical
Publication of JP6984808B2 publication Critical patent/JP6984808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】生産性を上げることができる半導体装置の製造方法を提供する。【解決手段】複数の半導体素子1を基材3に搭載して一括封止する際、金型4、5の内面側に配置するフィルム9を吸引するための吸引孔7を樹脂封止部の切断予定領域内に配置し、この吸引孔にフィルムを吸着させ、基材に搭載した半導体素子を樹脂封止する。一括封止した樹脂封止部の切断予定領域内に、樹脂突起部が一体成形された場合でも、半導体装置への個片化により、切断予定領域の封止樹脂部と一緒に除去されるため、各半導体装置に残ることはない。【選択図】図1

Description

本発明は、複数の半導体素子を基材上に搭載し、一括で樹脂封止してから、封止樹脂と共に基材を切断して、個々の半導体装置に個片化する半導体装置の製造方法に関する。
近年、電子機器の小型化に伴い、電子機器に搭載される半導体装置も小型化が要求され、リードフレーム、セラミック基板や有機基板等の基材に複数の半導体素子を搭載して、一括樹脂封止し、封止樹脂と基材を切断して個々の半導体装置を製造するMAP(Mold Array Package)方式が採られている。
一般的にMAP方式においては、封止金型の内面側に樹脂フィルム等を密着させ、半導体素子を搭載した基材を封止金型で挟持して封止樹脂を注入する。ここで樹脂フィルム等は封止金型の汚染を予防し、封止金型の内面を清浄に保つことができ、また高密着タイプの封止樹脂を用いることができることから広く用いられている。
図7および図8は、従来のMAP方式の半導体装置の製造方法を説明する図である。図7に示すように、封止金型の一方となる上型4のキャビティの内面側に、図示しない外部の減圧装置が接続された減圧ライン8に連通する吸引孔7が開口している。樹脂フィルム等から選ばれるフィルム9は、この吸引孔7を通して吸引され、上型4の内面側に密着する。上型と、上型と対になる封止金型の他方となる下型5とで、半導体素子1を搭載しワイヤ2で接続を形成したリードフレーム等の基材3を挟持する。その後、キャビティ6に封止樹脂を注入して圧縮成形することにより、図8に示すように基材3に搭載した半導体素子1を封止樹脂部12で樹脂封止した半導体装置中間体を形成することができる。その後、切断予定領域14に沿ってダイシングソーを用いた切断等を行い個片化し、個々の半導体装置が完成する。
ところで、樹脂封止するときに金型内面に吸引孔7のような凹部が存在すると、樹脂フィルムが凸状に変形し、この凸部に封止樹脂が入り込み、封止樹脂部12に突起が形成される可能性がある。半導体装置の表面上に突起が形成されてしまうと、外観検査工程において外観不良となる問題が生じる(特許文献1)。そのため、図7に示すように吸引孔7を半導体装置が形成される領域外に配置する。この結果、図8に示すように樹脂突起部13は、半導体装置中間体を個片化するための切断予定領域14のうち、周縁部の切断予定領域14の更に外側の領域にある封止樹脂部12の表面上に形成される。そして半導体装置中間体の周縁部の切断予定領域14を切断することにより、樹脂突起部13は除去され、完成する半導体装置には含まれないようにしていた。
特開2002−190488号公報
従来の製造方法によると、半導体装置の表面上に樹脂突起部13が形成されると外観検査工程において外観不良となる。そのため、樹脂突起部13が発生する領域を個片化工程において切断し、除去することにより完成品としての半導体装置に樹脂突起部13が残ることはなく、半導体装置の表面は平坦な形状としていた。
ところで、半導体装置が小型化するに従い、従来は切断し、除去していた領域も半導体装置の形成領域とすることにより、生産性を上げて、製造コストを下げることが望まれるようになってきた。
本発明は、上記実状に鑑み、従来よりも生産性を上げることができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本願請求項1の発明に係る半導体装置の製造方法は、複数の半導体素子を基材に搭載して一括樹脂封止し、個片化する半導体装置の製造方法において、半導体素子を基材に搭載した半導体素子搭載基材を準備する工程と、第一の封止金型と、前記第一の封止金型と対になりキャビティに吸引孔が開口する第二の封止金型を準備する工程と、前記吸引孔から吸引することにより、フィルムを前記キャビティの内面側に密着させ、前記半導体素子搭載基材を前記第一の封止金型と前記第二の封止金型で挟持し、前記キャビティ内に封止樹脂を充填し、樹脂封止部を形成する工程と、前記樹脂封止部および前記基材を切断し、個々の半導体装置に個片化する工程と、を含み、前記吸引孔を、前記樹脂封止部の切断予定領域内に配置することと、前記封止樹脂部の切断予定領域を切断し、半導体装置に個片化することを特徴とする。
本願請求項2の発明に係る半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記吸引孔を隣接する半導体装置形成領域の切断予定領域に相応する前記キャビティの内面に開口するように配置し、前記吸引孔に前記フィルムを吸引させ、凸状に変形して形成される前記フィルムの凸部に充填される前記封止樹脂からなる樹脂突起部は、前記個片化のための切断により除去することを特徴とする。
本発明の製造方法によれば、吸引孔を封止樹脂部の切断予定領域に配置し、樹脂突起部が形成された場合でも、個片化の際、半導体装置の上面に形成された樹脂突起部を切断することにより樹脂突起部を除去する構成とすることで、従来は切断し、除去していた領域に半導体装置を形成できるため、生産性を上げることが可能となる。
本発明の製造方法は、一般的なMAP方式において使用されるフィルムを上型に密着させる際、吸引孔を設ける位置のみを変更し、通常通り樹脂封止すればよいので、追加の工程を必要とせず、製造コストの増加を招くこともない。
また、上型に設ける吸引孔は、上型とブロック状の入れ子により形成することができ、吸引孔の位置は、上型と組み合わせるブロック状の入れ子の大きさにより簡便に設定可能である。そのため、半導体装置の大きさ毎に所定の位置に吸引孔を有する上型を準備する必要がなくなり、半導体装置の製造コストを抑えることが可能となる。
更に、吸引孔は複数個分の半導体装置毎に配置してもよいので、半導体装置毎に配置する場合と比べて上型に組み合わせる入れ子の個数が減少し、作業性を向上させることもできる。
また、従来の製造方法と比較して、フィルムを吸引する吸引孔の数や配置を適宜設定することができるため、フィルムを上型の内面側に確実に密着させることができる。その結果、フィルムが上型から剥離することや、密着が不十分となる領域がなくなり、半導体素子の接続のために形成するワイヤへ接触することによるワイヤの変形、断線等が発生することも防ぐことが可能となる。
本発明の第1の実施例に係る半導体装置の製造方法を説明する図である。 本発明の第1の実施例に係る半導体装置の製造方法を説明する図である。 本発明の第1の実施例に係る半導体装置の製造方法により形成した半導体装置中間体の断面を示す図である。 本発明の第1の実施例に係る半導体装置の製造方法を示し、ダイシングソーで個片化した状態を説明する図である。 本発明の第2の実施例に係る半導体装置の製造方法を説明する図である。 本発明の第2の実施例に係る半導体装置の製造方法により形成した半導体装置中間体の断面を示す図である。 従来の半導体装置の製造方法の一例を説明する図である。 従来の半導体装置の製造方法により形成した半導体装置中間体の一例の断面を示す図である。
本発明の半導体装置の製造方法は、複数の半導体素子を基材に搭載して一括樹脂封止する際、上型の内面側に配置するフィルムを吸引するための吸引孔を、半導体装置形成領域であり封止樹脂部の切断予定領域内に配置する構成とし、従来の製造方法のように個片化後に切断し、除去される半導体装置形成領域以外の領域を形成しない。吸引孔にフィルムを吸引させると、吸引孔にフィルムが入り込み、フィルムは凸状に変形しフィルム凸部となる。続いて封止樹脂により樹脂封止すると、このフィルム凸部にも封止樹脂が入り込み、樹脂突起部として半導体装置の上面に一体成形される。しかしこの樹脂突起部は、個片化のための切断工程により除去するので、完成した半導体装置の表面上に残ることはない。以下、本発明の実施例について詳細に説明する。
本発明の第1の実施例について、図1乃至図4を用いて説明する。図1に示すように、封止金型の一方となる上型4には、フィルム9を吸引する吸引孔7とこの吸引孔7に連通し、外部に設けた減圧装置(図示省略)と繋がった減圧ライン8が設けてある。上型4と対になる封止金型の他方となる下型5側には半導体素子1を搭載し、ワイヤ2等によって接続した基材3(半導体素子搭載基材に相当)を載置する。
基材3は、複数の半導体素子が搭載できるリードフレーム、セラミック基板、有機基板等が用いられる。
吸引孔7は、上型4とブロック状の入れ子を組み合わせることにより所定の位置に配置する。具体的には半導体装置形成領域の半導体装置と半導体装置との間の切断予定領域14に当接する位置に配置する。
フィルム9を上型4に密着させる際、例えば160℃に加熱した上型4にフィルム9を当接させて、フィルム9を軟化状態にしながら、減圧ライン8を通じて吸引孔7から吸引することにより、フィルム9を上型4の内面側の形状に追従させて密着させることができる。
上記工程において用いるフィルム9は、上型4への追従性、熱可塑性、樹脂封止工程における耐熱性等の熱特性、フィルムが破断しない等の機械特性又は半導体素子1への電気的破壊を生じさせない電気絶縁性等を有することが好ましい。更には上型4、封止樹脂部12又は樹脂突起部13との離型性をも併せ持つシリコーン系やフッ素樹脂系の樹脂フィルムが好ましい。
本発明によると、フィルム9は上型4の内面側の形状に追従して密着し、吸引孔7の中にフィルム9が入り込む。このとき、フィルム凸部10が形成される。このフィルム凸部10は、フィルム9の厚さ、フィルム9が軟化する温度、フィルム9の引張り強度や吸引孔7の開口寸法等により、その高さや幅が変わるが、少なくとも個片化の際、切断し、除去される切断予定領域14内に形成すればよい。
次に、フィルム9を介して上型4と下型5で、半導体素子1を搭載しワイヤ2で接続を形成した基材3を挟持する。図2に示すように、吸引孔7は、半導体装置が形成される領域の上部(上型4内)に形成している。
続いて、キャビティ6に封止樹脂を注入し圧縮成形を行う。このときに、吸引孔7の位置に形成されるフィルム凸部10の中にも封止樹脂が入り込む。その結果、図3に示すように樹脂封止部12の上面の切断予定領域14内に樹脂突起部13が一体成形される。図3に示すように、本発明の半導体装置中間体は、3個の半導体素子1が基材3に搭載され、樹脂封止部12で封止されている。これは、図8で説明した従来例において、切断し、除去していた領域にも半導体装置を形成できるためである。
その後、図4に示すように切断予定領域14を周知の方法により切断し、個片化すると半導体装置が完成する。このとき、樹脂突起部13をダイシングソーを用いて切断することにより除去される大きさとすることで、半導体装置の表面上には残らない構成とすることができる。なお、個片化する際に図3において左右方向に存在する切断予定領域も切断することになるが、この切断予定領域内に当接する位置に吸引孔7を配置することは、必須ではない。
また、個片化の方法は、ダイシングソーを用いる代わりにレーザ光を照射して切断する等、変更可能である。
次に第2の実施例について説明する。上記第1の実施例では、切断予定領域14毎に吸引孔7を配置する半導体装置の製造方法について説明したが、吸引孔7は全ての切断予定領域に配置する必要はない。
図5および図6は本発明の第2の実施例の説明図であり、上述の第1の実施例で説明した図2及び図3に相当する図である。本実施例では、半導体装置中間体の外縁部に存在する切断予定領域14内に吸引孔7を配置すればよい。つまり、上述の第1の実施例では、各切断予定領域14内に吸引孔7を配置していたが、本実施例では一部の切断予定領域14内に吸引孔7を配置してもよい。
所望する切断予定領域14内に吸引孔7を配置するときは、所望の形状の入れ子を準備して上型4と組み合わせればよい。なお、吸引孔7の配置は図5に示すように半導体装置中間体の外縁部に存在する切断予定領域14に限らず、適宜設定すればよい。
以上説明したように本発明によれば、封止金型への吸引孔7の配置を切断予定領域14内とすることにより、封止樹脂部12の上面に樹脂突起部13が形成された場合でも、切断予定領域14内に含まれるために、個片化の際、樹脂突起部13を切断し、除去することができる。樹脂突起部13は、吸引孔7の形状、フィルムの厚さ等の条件によりその形状は種々変化する。例えば、吸引孔7の開口径を小さくすると、上述の実施例で説明したような樹脂突起部13の形状に限らず、フィルム凸部10が非常に小さくなるために樹脂突起部13の形状が非常に小さい針状形状となったり、あるいは、樹脂突起部13が確認できない場合もあり、樹脂突起部の形成は必須ではない。なお、吸引孔7の開口径を小さくしてもその配置や数を適宜設定すれば、フィルム9を上型4の内面側に密着させることは可能である。
なお本発明は、上記実施例に限定されるものではないことは言うまでもない。例えば上述の実施例では、吸引孔を配置する位置を個片化の際の切断予定領域に沿って廷出する場合について説明したが、廷出する長さが短い吸引孔を断続的に配置したり、切断予定領域同士が略直角に交わる領域に配置される吸引孔の形状をL字状または、十字状としたり種々変更可能である。
1…半導体素子、2…ワイヤ、3…基材、4…上型、5…下型、6…キャビティ、7…吸引孔、8…減圧ライン、9…フィルム、10…フィルム凸部、12…樹脂封止部、13…樹脂突起部、14…切断予定領域。

Claims (2)

  1. 複数の半導体素子を基材に搭載して一括樹脂封止し、個片化する半導体装置の製造方法において、
    半導体素子を基材に搭載した半導体素子搭載基材を準備する工程と、
    第一の封止金型と、前記第一の封止金型と対になりキャビティに吸引孔が開口する第二の封止金型を準備する工程と、
    前記吸引孔から吸引することにより、フィルムを前記キャビティの内面側に密着させ、前記半導体素子搭載基材を前記第一の封止金型と前記第二の封止金型で挟持し、前記キャビティ内に封止樹脂を充填し、樹脂封止部を形成する工程と、
    前記樹脂封止部および前記基材を切断し、個々の半導体装置に個片化する工程と、を含み、
    前記吸引孔を、前記樹脂封止部の切断予定領域内に配置することと、
    前記封止樹脂部の切断予定領域を切断し、半導体装置に個片化することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、前記吸引孔を隣接する半導体装置形成領域の切断予定領域に相応する前記キャビティの内面に開口するように配置し、前記吸引孔に前記フィルムを吸引させ、凸状に変形して形成される前記フィルムの凸部に充填される前記封止樹脂からなる樹脂突起部は、前記個片化のための切断により除去することを特徴とする半導体装置の製造方法。
JP2017116094A 2017-06-13 2017-06-13 半導体装置の製造方法 Active JP6984808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017116094A JP6984808B2 (ja) 2017-06-13 2017-06-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017116094A JP6984808B2 (ja) 2017-06-13 2017-06-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019003997A true JP2019003997A (ja) 2019-01-10
JP6984808B2 JP6984808B2 (ja) 2021-12-22

Family

ID=65006267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017116094A Active JP6984808B2 (ja) 2017-06-13 2017-06-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6984808B2 (ja)

Also Published As

Publication number Publication date
JP6984808B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
US20080286901A1 (en) Method of Making Integrated Circuit Package with Transparent Encapsulant
TWI690096B (zh) 導線架、封裝體及發光裝置、與該等之製造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2015046578A (ja) リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
US20170221802A1 (en) Semiconductor Device Packaging Assembly, Lead Frame Strip and Unit Lead Frame with Molding Compound Channels
JP6984808B2 (ja) 半導体装置の製造方法
KR101598688B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
JP6856199B2 (ja) 半導体装置の製造方法
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP2010141261A (ja) 半導体装置の中間構造体及び中間構造体の製造方法
TWI740350B (zh) 半導體裝置之製造方法
JP6981617B2 (ja) 半導体装置の製造方法
TWI689063B (zh) 半導體裝置及其製造方法
JP2011192683A (ja) 半導体装置用パッケージ、半導体装置およびそれらの製造方法
JP2020009976A (ja) 樹脂封止金型および半導体装置の製造方法
JP5660801B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP2012221964A (ja) Ledパッケージ用基板の製造方法
KR100526846B1 (ko) 반도체패키지용 금형
JP2008060193A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
KR101816368B1 (ko) 칩스케일 led 패키지 및 그 제조방법
TWI502653B (zh) 半導體晶片封裝方法
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211110

R150 Certificate of patent or registration of utility model

Ref document number: 6984808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150