JP2018517300A - シャロートレンチアイソレーション構造（ｓｔｉ）を形成する方法 - Google Patents

シャロートレンチアイソレーション構造（ｓｔｉ）を形成する方法 Download PDF

Info

Publication number
JP2018517300A
JP2018517300A JP2017563194A JP2017563194A JP2018517300A JP 2018517300 A JP2018517300 A JP 2018517300A JP 2017563194 A JP2017563194 A JP 2017563194A JP 2017563194 A JP2017563194 A JP 2017563194A JP 2018517300 A JP2018517300 A JP 2018517300A
Authority
JP
Japan
Prior art keywords
trench
oxide
layer
etch
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017563194A
Other languages
English (en)
Other versions
JP2018517300A5 (ja
Inventor
ジャスティン ヒロキ サトウ，
ジャスティン ヒロキ サトウ，
グレゴリー アレン ストム，
グレゴリー アレン ストム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JP2018517300A publication Critical patent/JP2018517300A/ja
Publication of JP2018517300A5 publication Critical patent/JP2018517300A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

集積回路のためのトレンチアイソレーション（例えば、ＳＴＩ）を形成する方法は、半導体基板にわたって、パッド酸化物層、次いで、窒化物層を形成するステップと、構造を通してトレンチエッチングを行い、トレンチを形成するステップと、構造にわたってトレンチ酸化物層を堆積し、充填されたトレンチを形成するステップと、堆積された酸化物にわたって、トレンチ酸化物層に対してエッチング選択的である、犠牲平坦化層を堆積するステップと、犠牲平坦化層を除去し、トレンチ酸化物層の上側表面内の表面変動を減少させる、平坦化エッチングプロセスを行うステップと、トレンチ酸化物層に選択的であって、充填されたトレンチの外側のトレンチ酸化物層の残りの部分を除去する、酸化物エッチングプロセスを行うステップと、残りの窒化物層を除去するステップとを含む。

Description

本開示は、半導体集積回路（ＩＣ）加工に関し、より具体的には、例えば、相補的金属酸化膜半導体（ＣＭＯＳ）素子のためのシャロートレンチアイソレーション構造（ＳＴＩ）を形成する方法に関する。
シャロートレンチアイソレーション（ＳＴＩ）は、隣接する半導体素子構成要素間の電流漏出を防止する、集積回路特徴である。ＳＴＩ構造は、一般に、ＣＭＯＳ素子において使用され、典型的には、トランジスタが形成される前に、半導体素子加工プロセスの初期に形成される。従来のＳＴＩプロセスの重要なステップは、シリコン基板内にトレンチのパターンをエッチングすることと、１つまたはそれを上回る誘電材料（例えば、二酸化ケイ素）を堆積し、トレンチを充填することと、化学機械的平坦化（ＣＭＰ）を使用して、過剰な誘電体を除去することとを伴う。
しかしながら、従来のＳＴＩ形成に伴うＣＭＰ処理は、１つまたはそれを上回る関連問題を生じさせ得る。例えば、ＣＭＰプロセスは、有意な中心／縁間バイアスを生産し、ウエハを横断して瑕疵を生じさせるために十分な変動をもたらし得る。別の実施例として、ＣＭＰは、局在不均一性およびフィールド酸化物のディッシングを生じさせ得る。さらに、ＣＭＰプロセスは、酸化物残留物を最大活性面積上に残し得、これは、収率損失をもたらす、ＳｉＮ残留物を生じさせ得る。最後に、ＣＭＰを使用した従来のＳＴＩ形成処理は、比較的多数のステップを伴う。
本開示の教示によると、トレンチアイソレーション構造、例えば、シャロートレンチアイソレーション（ＳＴＩ）が、ＣＭＰを使用せずに、および／または従来の技法と比較して減少された数のステップを用いて形成されることができる。
一実施形態では、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成する方法は、半導体基板にわたって薄パッド酸化物層、次いで、窒化物層を形成するステップと、窒化物層、パッド酸化物、および半導体基板の一部を通してトレンチエッチングプロセスを行い、トレンチを形成するステップと、窒化物層の残りの部分にわたってトレンチ酸化物層を堆積し、トレンチの中に延在させ、充填されたトレンチを形成するステップと、堆積された酸化物にわたって犠牲平坦化層を堆積するステップであって、犠牲平坦化層は、トレンチ酸化物層に対してエッチング選択的である、ステップと、犠牲平坦化層を除去し、トレンチ酸化物層の上側表面内の表面変動を減少させる、平坦化エッチングプロセスを行うステップと、充填されたトレンチの外側のトレンチ酸化物層の残りの部分を除去するためにトレンチ酸化物層に対して選択的である、酸化物エッチングプロセスを行うステップと、充填されたトレンチの残りの酸化物が、半導体基板の暴露された上側表面の上方に突出するトレンチアイソレーション構造を画定するように、窒化物層の残りの部分を除去する、窒化物除去プロセスを行うステップとを含む。本技法は、当然ながら、所望に応じて、複数のトレンチアイソレーション構造を形成するために使用されることができる。
別の実施形態では、半導体ダイは、半導体基板と、半導体基板にわたって薄パッド酸化物層、次いで、窒化物層を形成するステップと、窒化物層、パッド酸化物、および半導体基板の一部を通してトレンチエッチングプロセスを行い、複数のトレンチを形成するステップと、窒化物層の残りの部分にわたってトレンチ酸化物層を堆積し、トレンチの中に延在させ、複数の充填されたトレンチを形成するステップと、堆積された酸化物にわたって犠牲平坦化層を堆積するステップであって、犠牲平坦化層は、トレンチ酸化物層に対してエッチング選択的である、ステップと、犠牲平坦化層を除去し、トレンチ酸化物層の上側表面内の表面変動を減少させる、平坦化エッチングプロセスを行うステップと、充填されたトレンチの外側のトレンチ酸化物層の残りの部分を除去するためにトレンチ酸化物層に対して選択的である、酸化物エッチングプロセスを行うステップと、各充填されたトレンチの残りの酸化物が、半導体基板の暴露された上側表面の上方に突出するトレンチアイソレーション構造を画定するように、窒化物層の残りの部分を除去する、窒化物除去プロセスを行うステップとを含む、プロセスによって、半導体基板内に形成される複数のトレンチアイソレーション構造（例えば、ＳＴＩ）とを含んでもよい。
他の実施形態では、ＣＭＯＳ素子は、前述のように形成される複数のトレンチアイソレーション構造を含む、半導体構造を含む。
いくつかの実施形態では、犠牲平坦化層は、有機ケイ酸塩を含む。特定の実施形態では、犠牲平坦化層は、例えば、化学式ＲｘＣＨ３ｙＳｉＯｚによる、有機シロキサン系ポリマーを含み、Ｒは、有機発色団である。例えば、いくつかの実施形態では、犠牲平坦化層は、１０１ Ｃｏｌｕｍｂｉａ Ｒｄ， Ｍｏｒｒｉｓｔｏｗｎ， ＮＪ ０７９６０に所在地を有する、Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓによって供給される、ＤＵＯ（ＴＭ）１９３またはＤＵＯ（ＴＭ）２４８反射防止コーティングを含んでもよい。
例示的実施形態が、図面を参照して以下に議論される。
図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図１Ａ−１Ｈは、本発明の例示的実施形態による、例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。
図２は、例示的実施形態による、図１Ａ−１Ｈに図示されるプロセスに対応する、集積回路、例えば、ＣＭＯＳ素子のためのシャロートレンチアイソレーションを形成する例示的方法のフローチャートである。
図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。 図３Ａ−３Ｈは、本発明の例示的実施形態による、別の例示的半導体集積回路の断面図を図示し、集積回路のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するステップ毎のプロセスを示す。
図４は、例示的実施形態による、図３Ａ−３Ｈに図示されるプロセスに対応する、集積回路、例えば、ＣＭＯＳ素子のためのシャロートレンチアイソレーションを形成する例示的方法のフローチャートである。
本開示の教示によると、レンチアイソレーション構造、例えば、シャロートレンチアイソレーション（ＳＴＩ）が、ＣＭＰを使用せずに、および／または従来の技法と比較して減少された数のステップを用いて、形成されることができる。そのようなプロセスは、ＣＭＰ処理に関連する１つまたはそれを上回る問題を低減もしくは排除し得、および／またはＳＴＩを形成するコストならびに複雑性を低減させ得る。
ここで図面を参照すると、具体的例示的実施形態の詳細が、概略的に図示される。図面中の同様の要素は、同様の番号によって表され、類似要素は、異なる小文字添字を伴う同様の番号によって表されるであろう。
図１Ａ−１Ｈは、例示的実施形態による、集積回路、例えば、ＣＭＯＳ素子のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するス例示的プロセスのステップを図示する。
図１Ａに示されるように、集積回路構造１０は、ウエハ表面上に形成される、半導体基板１２、例えば、シリコン（Ｓｉ）基板を含む。酸化物層１３、例えば、二酸化ケイ素（ＳｉＯ２）の薄パッド酸化物層が、半導体基板１２にわたって形成または堆積され、基板に対する窒化物の応力／接着を支援する。窒化物層１６、例えば、窒化ケイ素（ＳｉＮ）が、パッド酸化物層１３にわたって堆積され、トレンチエッチングプロセス、例えば、ＳＴＩエッチングが、任意の好適なフォトリソグラフィ技法を使用して、窒化物層１６、パッド酸化物層１３、および半導体基板１２の一部を通して行われ、１つまたはそれを上回るトレンチ２０を形成する。酸化物層１３は、窒化物層１６に先立って形成または堆積され、基板に対する窒化物の応力／接着を支援し、堆積された窒化物層１６の厚さの約１／１０の厚さを有してもよい。エッチング後、線形酸化は、線形酸化物層１４を半導体基板１２の暴露された表面上に形成し得る。
図１Ｂに示されるように、トレンチ酸化物層２４、例えば、二酸化ケイ素（ＳｉＯ２）が、構造にわたって堆積され、エッチングトレンチ２０の中に延在し、充填されたトレンチを形成する。いくつかの実施形態では、トレンチ酸化物層２４は、高密度プラズマ化学蒸着（ＨＤＰ ＣＶＤ）によって堆積される。示されるように、堆積されたトレンチ酸化物層２４は、例えば、下層構造のトポグラフィに起因して、非平坦トポグラフィを有し得る。特に、トレンチ酸化物層２４のトポグラフィは、いくつかの上向きに突出または延在する特徴または領域２６を画定し得る。
図１Ｃに示されるように、犠牲平坦化層３０が、トレンチ酸化物層２４にわたって堆積される。犠牲平坦化層３０は、トレンチ酸化物層２４に対してエッチング選択的である。いくつかの実施形態では、平坦化層は、有機ケイ酸塩を含む。例えば、平坦化層３０は、有機シロキサン系ポリマー、例えば、化学式ＲｘＣＨ３ｙＳｉＯｚを伴う有機シロキサン系ポリマーを含んでもよく、Ｒは、有機発色団である。例示的実施形態では、犠牲平坦化層３０は、１０１ Ｃｏｌｕｍｂｉａ Ｒｄ， Ｍｏｒｒｉｓｔｏｗｎ， ＮＪ ０７９６０に所在地を有する、Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓによって供給される、ＤＵＯ（ＴＭ）１９３またはＤＵＯ（ＴＭ）２４８反射防止コーティングを含む。平坦化層３０は、任意の好適な様式で堆積されてもよい。いくつかの実施形態では、平坦化層３０は、トレンチ酸化物層２４にわたってスピンコーティングされ、これは、部分的平坦化効果を提供する。
平坦化エッチングプロセスが、次いで、例えば、上向きに突出または延在する特徴または領域２６を低減もしくは排除することによって、犠牲平坦化層３０を除去し、トレンチ酸化物層２４の上側表面内の表面変動を減少させるために行われる。平坦化エッチングプロセスは、単一エッチングプロセスまたは一連の異なるエッチングプロセスを含んでもよい。以下に議論される実施例では、図１Ｄおよび１Ｅに示される平坦化エッチングプロセスは、３つの異なるエッチングを伴う。
図１Ｄを参照すると、ウエハは、最初に、平坦化層を開放するための調整エッチング、次いで、トレンチ酸化物層２４に対して選択的である短い酸化物エッチングを伴う、酸化物エッチング剤中でエッチングされる。第２のエッチングは、上向きに突出する酸化物面積２６をエッチングさせるであろう一方、酸化物層２４の下側フィールド面積は、犠牲平坦化層３０によって保護される。一実施形態では、第２のエッチングは、最高点２６がバルク平坦化層３０と略同じ高さになると停止される。
本書では、第２の物質／層より高速の第１の物質／層を通してエッチングするエッチングプロセスは、第２の物質／層より第１の物質／層「に対して選択的である」と言われる。
図１Ｅを参照すると、第３のエッチングが、次いで、行われ、これは、トレンチ酸化物層２４および犠牲平坦化層３０に対して非選択的であって、平坦化層３０が除去されるまで、トレンチ酸化物層２４および犠牲平坦化層３０を類似率で除去する。本エッチングは、図１Ｅに示されるように、窒化物層１６に到達する前に停止され得る。
図１Ｆに示されるように、トレンチ酸化物層２４に対して高度に選択的である酸化物エッチングが、次いで、行われ、充填されたトレンチ２０の外側のトレンチ酸化物層２４の残りの部分を除去し、それによって、フィールド酸化物４０を各トレンチ２０内に画定する。いくつかの実施形態では、画定された量のオーバーエッチングが、行われ、フィールド酸化物４０を掘溝し、残りの窒化物層１６上のいかなる残留物も一掃し得る。
図１Ｇに示されるように、随意の湿式エッチングが、行われ、窒化物層１６上の酸化物残留物を除去する、および／またはフィールド酸化物４０の高さを制御する。湿式エッチングは、図１Ｇに距離Ｄ１として示される、基板１２の上部に対するフィールド酸化物４０の画定された高さを提供するように設計されてもよく、その高さは、後続処理ステップと関連付けられた高さ減少の知識に基づいて、図１Ｈに距離Ｄ２として示される、フィールド酸化物４０の最終高さを提供するために選択されてもよい。
図１Ｈに示されるように、窒化物層１６は、次いで、任意の好適な除去プロセスを使用して、例えば、フィールド酸化物４０および基板１２の材料より窒化物層１６に対して選択的であるエッチングによって、除去される。示されるように、残りのフィールド酸化物４０、すなわち、トレンチアイソレーション構造は、Ｄ２に示される標的ステップ高さ、すなわち、基板１２の上部表面５２に対するフィールド酸化物４０の上部表面の高さだけ、半導体基板１２の暴露された上側表面の上方に突出し得る。いくつかの実施形態では、フィールド酸化物４０のステップ高さＤ２および／または上部形状は、所望に応じて、任意の好適なプロセス、例えば、プラズマエッチング、湿式エッチングを行うことによって、または長期湿式除去プロセス（例えば、湿式ＳｉＮ除去）を実行することによって、窒化物層１６の残りの部分を除去するように制御されてもよい。
したがって、いくつかの実施形態では、トレンチアイソレーション構造４０（例えば、ＳＴＩ）は、任意の化学機械的平坦化（ＣＭＰ）プロセスを使用せずに形成され得、これは、前述のように、種々の利点を提供し得る。窒化物除去ステップはまた、随意の湿式エッチングがスキップさる場合、平坦化エッチングの残りを用いて、原位置で行われてもよく、それによって、ステップの総数をさらに減少させる。
図２は、図１Ａ−１Ｈに対応する例示的実施形態による、集積回路、例えば、ＣＭＯＳ素子のためのシャロートレンチアイソレーションを形成する例示的方法１００のフローチャートである。ステップ１０２では、シリコン基板が、ウエハ上に形成される。ステップ１０４では、パッド酸化プロセスが、シリコン基板の表面にわたってパッド酸化物を形成する。ステップ１０６では、窒化ケイ素層が、シリコン基板にわたって堆積される。ステップ１０８では、トレンチエッチング、例えば、ＳＴＩエッチングが、行われ、複数のトレンチを形成する。ステップ１０９では、線形酸化プロセスが、線形酸化物を形成されたトレンチ内に形成する。ステップ１１０では、二酸化ケイ素層（トレンチ酸化物層）が、高密度プラズマ化学蒸着（ＨＤＰ ＣＶＤ）によって、ウエハにわたって堆積され、エッチングされたトレンチを充填する。堆積された二酸化ケイ素層は、例えば、下層構造のトポグラフィに起因して、非平面トポグラフィを有し得る。特に、二酸化ケイ素層は、いくつかの上向きに突出または延在する特徴もしくは領域を画定し得る。
ステップ１１２では、有機シロキサン系ポリマー（例えば、ＤＵＯ（ＴＭ）１９３またはＤＵＯ（ＴＭ）２４８）の犠牲平坦化層が、二酸化ケイ素層にわたって堆積される。ステップ１１４では、調整エッチングが、犠牲平坦化層を開放するために行われ、その後、ステップ１１６において、二酸化ケイ素層に対して選択的である短い酸化物エッチングが続く。ステップ１１６におけるエッチングは、少なくとも部分的に、二酸化ケイ素の上向きに突出する面積をエッチングし得る一方、二酸化ケイ素の下側面積は、犠牲平坦化層によって保護される。ステップ１１８では、非選択的エッチングが、犠牲平坦化層が除去されるまで、二酸化ケイ素層および犠牲平坦化層を通して類似率でエッチングするために行われる。本エッチングは、下層窒化ケイ素層に到達する前に、停止され得る。
ステップ１２０では、二酸化ケイ素に対して高度に選択的である酸化物エッチングが、次いで、行われ、充填されたトレンチの上方および外側の二酸化ケイ素層の部分を除去し、それによって、フィールド酸化物を各トレンチ内に画定する。いくつかの実施形態では、画定された量のオーバーエッチングが、行われ、これは、フィールド酸化物を掘溝し、残りの窒化ケイ素層上のいかなる残留物も一掃し得る。ステップ１２２では、随意の湿式エッチングが、行われ、残りの窒化ケイ素層上の酸化物残留物を除去し、および／またはフィールド酸化物の高さを制御する。ステップ１２４では、窒化ケイ素層は、任意の好適な除去プロセス、例えば、二酸化ケイ素フィールド酸化物およびシリコン基板より窒化ケイ素に対して選択的であるエッチングを使用して除去される。残りのフィールド酸化物、すなわち、トレンチアイソレーション構造が、標的ステップ高さだけ、シリコン基板の暴露された上側表面の上方に突出し得、これは、所望に応じて、任意の好適な仕上げプロセスを使用して、制御または成形されてもよい。
したがって、このように、シャロートレンチアイソレーションは、任意の化学機械的平坦化（ＣＭＰ）プロセスを使用せずに形成され得、これは、前述のように、種々の利点を提供し得る。
図３Ａ−３Ｈは、集積回路、例えば、ＣＭＯＳ素子のためのトレンチアイソレーション構造（例えば、ＳＴＩ）を形成するためのプロセスの別の例示的実施形態のステップを図示する。
プロセスの初期ステップは、前述の実施形態のものに類似し得る。したがって、図３Ａ−３Ｃに対応するステップは、前述の図１Ａ−１Ｃのものに類似し得る。
図３Ａに示されるように、集積回路構造１０は、ウエハ表面上に形成される、半導体基板１２、例えば、シリコン（Ｓｉ）基板を含む。酸化物層１３、例えば、二酸化ケイ素（ＳｉＯ２）の薄パッド酸化物層が、半導体基板１２にわたって形成または堆積され、基板への窒化物の応力／接着を支援する。窒化物層１６、例えば、窒化ケイ素（ＳｉＮ）が、パッド酸化物層１３にわたって堆積され、トレンチエッチングプロセス、例えば、ＳＴＩエッチングが、窒化物層１６、パッド酸化物層１３、および半導体基板１２の一部を通して行われ、例えば、図１Ａを参照して前述のように、任意の好適なフォトリソグラフィ技法を使用して、１つまたはそれを上回るトレンチ２０を形成する。エッチング後、線形酸化は、線形酸化物層１４を半導体基板１２の暴露された表面上に形成し得る。
図３Ｂに示されるように、トレンチ酸化物層２４、例えば、二酸化ケイ素（ＳｉＯ２）が、構造にわたって堆積され、各トレンチ２０の中に延在し、充填されたトレンチを形成する。いくつかの実施形態では、トレンチ酸化物層２４は、高密度プラズマ化学蒸着（ＨＤＰ ＣＶＤ）によって堆積される。示されるように、堆積されたトレンチ酸化物層２４は、例えば、下層構造のトポグラフィに起因して、非平面トポグラフィを有し得る。特に、トレンチ酸化物層２４のトポグラフィは、いくつかの上向きに突出または延在する特徴または領域２６を画定し得る。
図３Ｃに示されるように、犠牲平坦化層３０が、トレンチ酸化物層２４にわたって堆積される。犠牲平坦化層３０は、トレンチ酸化物層２４に対してエッチング選択的である。いくつかの実施形態では、平坦化層は、有機ケイ酸塩を含む。例えば、平坦化層３０は、有機シロキサン系ポリマー、例えば、化学式ＲｘＣＨ３ｙＳｉＯｚを伴う有機シロキサン系ポリマーを含んでもよく、Ｒは、有機発色団である。例示的実施形態では、犠牲平坦化層３０は、例えば、図１Ａを参照して前述のように、ＤＵＯ（ＴＭ）１９３またはＤＵＯ（ＴＭ）２４８反射防止コーティングを含む。平坦化層３０は、任意の好適な様式で堆積されてもよい。いくつかの実施形態では、平坦化層３０は、トレンチ酸化物層２４にわたってスピンコーティングされ、これは、部分的平坦化効果を提供する。
一連のエッチングが、次いで、以下に議論されるように、トレンチアイソレーション構造をトレンチ２０内に形成するために行われ、これは、トレンチアイソレーション構造を形成するプロセスにおいて、犠牲平坦化層３０を除去し、例えば、上向きに突出または延在する特徴または領域２６を低減もしくは排除することによって、トレンチ酸化物層２４の上側表面内の表面変動を減少させる。
図３Ｄを参照すると、概して、非選択的エッチング（例えば、ＤＵＯ（ＴＭ）コーティングを使用する実施形態では、ＤＵＯエッチングと称され得る）が、行われ、これは、トレンチ酸化物層２４および犠牲平坦化層３０、例えば、ＤＵＯ（ＴＭ）コーティング（および関連する場合、窒化物層１６）を同一または略同一率でエッチングする。本略非選択的エッチングは、図３Ｄに示されるように、犠牲平坦化層３０の一部を構造の低位面積、例えば、トレンチ２０の上方に残し得る。エッチングは、トレンチ酸化物層２４の上向きに突出する酸化物面積２６の部分を除去し得る一方、酸化物層２４の下側フィールド面積は、犠牲平坦化層３０によって保護される。一実施形態では、第２のエッチングは、最高点２６がバルク平坦化層３０と略同じ高さになると停止される。
図３Ｅを参照すると、酸化物エッチングが、行われ、これは、犠牲平坦化層３０および窒化物層１６よりトレンチ酸化物層２４に対して選択的である。示されるように、酸化物エッチングは、犠牲平坦化層３０をトレンチ面積にわたって残し得る一方、図３Ｄに示される領域２６（例えば、窒化物層１６の上方領域）は、犠牲平坦化層３０の下方の深度までエッチングされる。
図３Ｆを参照すると、第２の非選択的または略非選択的一掃エッチングが、次いで、行われ、これは、特に、トレンチ２０（フィールド酸化物）にわたって平面化し、残りの犠牲平坦化層３０を全面積から除去し得る。いくつかの実施形態では、本エッチングは、図３Ｅに示されるように、窒化物層１６に到達する前に停止され得る。
図３Ｇに示されるように、犠牲平坦化層３０および窒化物層１６よりトレンチ酸化物層２４に対して選択的である、酸化物エッチングが、次いで、行われ、充填されたトレンチ２０の外側のトレンチ酸化物層２４の残りの部分を除去し、それによって、フィールド酸化物４０を各トレンチ２０内に画定する。いくつかの実施形態では、画定された量のオーバーエッチングが、行われ、これは、フィールド酸化物４０を掘溝し、それによって、最終フィールド酸化物高さを設定し、残りの窒化物層１６上のいかなる残留物も一掃し得る。
図３Ｈに示されるように、窒化物層１６が、次いで、任意の好適な除去プロセスを使用して、例えば、フィールド酸化物４０および基板１２の材料より窒化物層１６に対して選択的であるエッチング（例えば、ＳｉＮエッチング）によって、除去される。示されるように、残りのフィールド酸化物４０、すなわち、トレンチアイソレーション構造は、Ｄ２に示される標的ステップ高さ、すなわち、基板１２の上部表面５２に対するフィールド酸化物４０の上部表面の高さだけ、半導体基板１２の暴露された上側表面の上方に突出し得る。いくつかの実施形態では、フィールド酸化物４０のステップ高さＤ２および／または上部形状は、所望に応じて、任意の好適なプロセス、例えば、プラズマエッチング、湿式エッチングを行うことによって、または長期湿式除去プロセス（例えば、湿式ＳｉＮ除去）を実行することによって、窒化物層１６の残りの部分を除去するように制御されてもよい。
したがって、いくつかの実施形態では、トレンチアイソレーション構造４０（例えば、ＳＴＩ）は、任意の化学機械的平坦化（ＣＭＰ）プロセスを使用せずに形成され得、これは、前述のように、種々の利点を提供し得る。窒化物除去ステップはまた、随意の湿式エッチングがスキップされる場合、平坦化エッチングの残りを用いて、原位置で行われてもよく、それによって、ステップの総数をさらに減少させる。
図３Ｇに示される酸化物エッチングが、スキップされる、または平坦化エッチングプロセスに含まれる、いくつかの実施形態では、図３Ｈに示される最終窒化物エッチングは、平坦化エッチングプロセスを用いて、原位置で完了されることができる。
図４は、図３Ａ−３Ｈに対応する例示的実施形態による、集積回路、例えば、ＣＭＯＳ素子のためのシャロートレンチアイソレーションを形成する例示的方法２００のフローチャートである。
ステップ２０２−２１０におけるステップ２０２では、シリコン基板が、ウエハ上に形成される。ステップ２０４では、パッド酸化プロセスが、シリコン基板の表面にわたってパッド酸化物を形成する。ステップ２０６では、窒化ケイ素層が、シリコン基板にわたって堆積される。ステップ２０８では、トレンチエッチング、例えば、ＳＴＩエッチングが、行われ、複数のトレンチを形成する。ステップ２０９では、線形酸化プロセスが、線形酸化物を形成されたトレンチ内に形成する。ステップ２１０では、二酸化ケイ素層（トレンチ酸化物層）が、高密度プラズマ化学蒸着（ＨＤＰ ＣＶＤ）によって、ウエハにわたって堆積され、エッチングされたトレンチを充填する。堆積された二酸化ケイ素層は、例えば、下層構造のトポグラフィに起因して、非平面トポグラフィを有し得る。特に、二酸化ケイ素層は、いくつかの上向きに突出または延在する特徴もしくは領域を画定し得る。
ステップ１１２では、有機シロキサン系ポリマー（例えば、ＤＵＯ（ＴＭ）１９３またはＤＵＯ（ＴＭ）２４８）の犠牲平坦化層が、二酸化ケイ素層にわたって堆積される。ステップ２１４では、非選択的エッチング（例えば、ＤＵＯエッチング）が、行われ、二酸化ケイ素層の高いまたは上向きに突出する領域を除去し、犠牲平坦化層の部分的深度を除去する。ステップ２１４におけるエッチングは、少なくとも部分的に、二酸化ケイ素の上向きに突出する面積をエッチングし得る一方、二酸化ケイ素の下側面積は、犠牲平坦化層によって保護される。ステップ２１６では、選択的酸化物エッチングが、行われ、二酸化ケイ素層の一部を残りの犠牲平坦化層の下方のある深度までエッチングする。ステップ２１８では、非選択的「一掃」エッチングが、行われ、特に、トレンチ（フィールド酸化物）にわたって構造を平面化し、犠牲平坦化層の任意の残りの部分を除去する。本エッチングは、下層窒化ケイ素層に到達する前に、停止され得る。
ステップ２２０では、二酸化ケイ素に対して高度に選択的である酸化物エッチングが、次いで、行われ、充填されたトレンチの上方および外側の二酸化ケイ素層の部分を除去し、それによって、フィールド酸化物を各トレンチ内に画定する。いくつかの実施形態では、画定された量のオーバーエッチングが、行われ、これは、フィールド酸化物を掘溝し、残りの窒化ケイ素層上のいかなる残留物も一掃し得る。ステップ２２４では、窒化ケイ素層が、任意の好適な除去プロセス、例えば、二酸化ケイ素フィールド酸化物およびシリコン基板より窒化ケイ素に対して選択的であるＳｉＮエッチングを使用して除去される。残りのフィールド酸化物、すなわち、トレンチアイソレーション構造が、標的ステップ高さだけ、シリコン基板の暴露された上側表面の上方に突出し得、これは、所望に応じて、任意の好適な仕上げプロセスを使用して、制御または成形されてもよい。
したがって、このように、シャロートレンチアイソレーションは、任意の化学機械的平坦化（ＣＭＰ）プロセスを使用せずに形成され得、これは、前述のように、種々の利点を提供し得る。
開示される実施形態は、本開示において詳細に説明されるが、種々の変更、代用、および改変が、その精神および範囲から逸脱することなく、実施形態に行われることができることを理解されたい。

Claims (28)

  1. 集積回路のためのトレンチアイソレーション構造を形成する方法であって、
    半導体基板にわたって窒化物層を形成するステップと、
    前記窒化物層および前記半導体基板の一部を通してトレンチエッチングプロセスを行い、トレンチを形成するステップと、
    前記窒化物層の残りの部分にわたってトレンチ酸化物層を堆積し、前記トレンチの中に延在させ、充填されたトレンチを形成するステップと、
    前記トレンチ酸化物層にわたって犠牲平坦化層を堆積するステップであって、前記犠牲平坦化層は、前記トレンチ酸化物層に対してエッチング選択的である、ステップと、
    多重ステップエッチングプロセスを行うステップであって、
    前記犠牲平坦化層を除去し、前記トレンチ酸化物層の上側表面内の表面変動を減少させ、
    前記充填されたトレンチの外側の前記トレンチ酸化物層の残りの部分を除去する、ステップと、
    前記充填されたトレンチの残りの酸化物が、前記半導体基板の暴露された上側表面の上方に突出するトレンチアイソレーション構造を画定するように、前記窒化物層の残りの部分を除去するステップと
    を含む、方法。
  2. 多重ステップエッチングプロセスは、
    （ａ）前記犠牲平坦化層を除去し、前記トレンチ酸化物層の上側表面内の表面変動を減少させる、平坦化エッチングプロセスと、
    （ｂ）前記充填されたトレンチの外側の前記トレンチ酸化物層の残りの部分を除去するために前記トレンチ酸化物層に対して選択的である、酸化物エッチングプロセスと
    を含む、請求項１に記載の方法。
  3. 前記トレンチエッチングプロセスは、複数のトレンチを形成し、
    前記トレンチ酸化物層は、前記複数のトレンチの中に堆積され、複数の充填されたトレンチを形成し、
    前記酸化物エッチングプロセスは、前記複数の充填されたトレンチの外側の前記トレンチ酸化物層の残りの部分を除去し、
    前記窒化物除去プロセスは、前記複数の充填されたトレンチのそれぞれの前記残りの酸化物が、前記半導体基板の暴露された上側表面の上方に突出するトレンチアイソレーション構造を画定するように、前記窒化物層の残りの部分を除去する、請求項１または請求項２に記載の方法。
  4. 前記平坦化エッチングプロセスは、
    前記トレンチ酸化物層にわたる前記平坦化層に対して選択的である、第１のエッチングと、
    前記平坦化層にわたる前記トレンチ酸化物層に対して選択的である、第２のエッチングと、
    前記第１のエッチングより選択的ではない、第３のエッチングと
    を含み、
    前記第２のエッチングは、前記平坦化層が除去されるまで、前記トレンチ酸化物層および前記平坦化層を類似率で除去する、請求項２または請求項３に記載の方法。
  5. 前記酸化物エッチングプロセスは、酸化物充填トレンチの上部表面が、前記酸化物充填トレンチに隣接する前記窒化物層の残りの部分の上部表面の下方に所定の距離までエッチングされるまで行われる、請求項２−４のいずれか１項に記載の方法。
  6. 前記酸化物エッチングプロセスは、酸化物充填トレンチの上部表面が、前記酸化物充填トレンチに隣接する前記半導体基板の上部表面の上方に所定の距離までエッチングされるまで行われる、請求項２−４のいずれか１項に記載の方法。
  7. 前記多重ステップエッチングプロセスは、多重ステップ平坦化エッチングプロセスを含み、
    前記窒化物層の残りの部分を除去するステップは、前記多重ステップ平坦化エッチングプロセスによって行われる、前記請求項のいずれか１項に記載の方法。
  8. 多重ステップエッチングプロセスは、４ステップ平坦化エッチングプロセスを含む、請求項７に記載の方法。
  9. 前記多重ステップ平坦化エッチングプロセスは、酸化物充填トレンチの上部表面が、前記酸化物充填トレンチに隣接する前記半導体基板の上部表面の上方に所定の距離までエッチングされるまで行われる、酸化物に対して選択的であるエッチングを含む、請求項７に記載の方法。
  10. 前記平坦化層は、有機ケイ酸塩を含む、前記請求項のいずれか１項に記載の方法。
  11. 前記平坦化層は、有機シロキサン系ポリマーを含む、前記請求項のいずれか１項に記載の方法。
  12. 前記有機ケイ酸塩は化学式ＲｘＣＨ３ｙＳｉＯｚを伴う有機シロキサン系ポリマーを含み、Ｒは、有機発色団である、前記請求項のいずれか１項に記載の方法。
  13. 前記平坦化層は、前記堆積された酸化物にわたってスピンコーティングされる、前記請求項のいずれか１項に記載の方法。
  14. 前記方法は、化学機械的平坦化（ＣＭＰ）プロセスを伴わずに行われる、前記請求項のいずれか１項に記載の方法。
  15. 半導体基板にわたって前記窒化物層を形成するステップは、前記半導体基板にわたって薄パッド酸化物を形成し、続いて、前記薄パッド酸化物にわたって前記窒化物層を形成するステップを含む、前記請求項のいずれか１項に記載の方法。
  16. 半導体ダイであって、
    半導体基板と、
    複数のトレンチアイソレーション構造と
    を備え、
    前記複数のトレンチアイソレーション構造は、
    前記半導体基板にわたって窒化物層を形成するステップと、
    前記窒化物層および前記半導体基板の一部を通してトレンチエッチングプロセスを行い、複数のトレンチを形成するステップと、
    前記窒化物層の残りの部分にわたってトレンチ酸化物層を堆積し、前記複数のトレンチの中に延在させ、複数の充填されたトレンチを形成するステップと、
    前記堆積された酸化物にわたって犠牲平坦化層を堆積するステップであって、前記犠牲平坦化層は、前記トレンチ酸化物層に対してエッチング選択的である、ステップと、
    多重ステップエッチングプロセスを行うステップであって、
    前記犠牲平坦化層を除去し、前記トレンチ酸化物層の上側表面内の表面変動を減少させ、
    前記複数の充填されたトレンチの外側の前記トレンチ酸化物層の残りの部分を除去する、ステップと、
    各充填されたトレンチの残りの酸化物が、前記半導体基板の暴露された上側表面の上方に突出するトレンチアイソレーション構造を画定するように、前記窒化物層の残りの部分を除去するステップと
    を含むプロセスによって、前記半導体基板内に形成される、半導体ダイ。
  17. 多重ステップエッチングプロセスは、
    （ｃ）前記犠牲平坦化層を除去し、前記トレンチ酸化物層の上側表面内の表面変動を減少させる、平坦化エッチングプロセスと、
    （ｄ）前記充填されたトレンチの外側の前記トレンチ酸化物層の残りの部分を除去するために前記トレンチ酸化物層に対して選択的である、酸化物エッチングプロセスと
    を含む、請求項１６に記載の半導体ダイ。
  18. 前記平坦化エッチングプロセスは、
    前記トレンチ酸化物層にわたる前記平坦化層に対して選択的である、第１のエッチングと、
    前記平坦化層にわたる前記トレンチ酸化物層に対して選択的である、第２のエッチングと、
    前記第１のエッチングより選択的ではない、第３のエッチングと
    を含み、
    前記第２のエッチングは、前記平坦化層が除去されるまで、類似率で前記トレンチ酸化物層および前記平坦化層を除去する、請求項１７に記載の半導体ダイ。
  19. 前記酸化物エッチングプロセスは、酸化物充填トレンチの上部表面が、前記酸化物充填トレンチに隣接する前記窒化物層の残りの部分の上部表面の下方に所定の距離までエッチングされるまで行われる、請求項１７に記載の半導体ダイ。
  20. 前記酸化物エッチングプロセスは、酸化物充填トレンチの上部表面が、前記酸化物充填トレンチに隣接する前記半導体基板の上部表面の上方に所定の距離までエッチングされるまで行われる、請求項１７に記載の半導体ダイ。
  21. 前記多重ステップエッチングプロセスは、多重ステップ平坦化エッチングプロセスを含み、
    前記窒化物層の残りの部分を除去するステップは、前記多重ステップ平坦化エッチングプロセスによって行われる、
    請求項１６−２０のいずれか１項に記載の半導体ダイ。
  22. 多重ステップエッチングプロセスは、４ステップ平坦化エッチングプロセスを含む、請求項１６−２１のいずれか１項に記載の半導体ダイ。
  23. 前記多重ステップ平坦化エッチングプロセスは、酸化物充填トレンチの上部表面が、前記酸化物充填トレンチに隣接する前記半導体基板の上部表面の上方に所定の距離までエッチングされるまで行われる、酸化物に対して選択的であるエッチングを含む、請求項２１に記載の半導体ダイ。
  24. 前記平坦化層は、有機シロキサン系ポリマーを含む、請求項１６−２３のいずれか１項に記載の半導体ダイ。
  25. 前記有機ケイ酸塩は、化学式ＲｘＣＨ３ｙＳｉＯｚを伴う有機シロキサン系ポリマーを含み、Ｒは、有機発色団である、請求項１６−２４のいずれか１項に記載の半導体ダイ。
  26. 前記方法は、化学機械的平坦化（ＣＭＰ）プロセスを伴わずに行われる、請求項１６−２５のいずれか１項に記載の半導体ダイ。
  27. 相補的金属酸化物半導体（ＣＭＯＳ）素子であって、
    半導体基板と、
    複数のトレンチアイソレーション構造と
    を備える半導体構造を備え、
    前記複数のトレンチアイソレーション構造は、
    前記半導体基板にわたって窒化物層を形成するステップと、
    前記窒化物層および前記半導体基板の一部を通してトレンチエッチングプロセスを行い、複数のトレンチを形成するステップと、
    前記窒化物層の残りの部分にわたってトレンチ酸化物層を堆積し、前記複数のトレンチの中に延在させ、複数の充填されたトレンチを形成するステップと、
    前記堆積された酸化物にわたって犠牲平坦化層を堆積するステップであって、前記犠牲平坦化層は、前記トレンチ酸化物層に対してエッチング選択的である、ステップと、
    多重ステップエッチングプロセスを行うステップであって、
    前記犠牲平坦化層を除去し、前記トレンチ酸化物層の上側表面内の表面変動を減少させ、
    前記複数の充填されたトレンチの外側の前記トレンチ酸化物層の残りの部分を除去する、ステップと、
    各充填されたトレンチの残りの酸化物が、前記半導体基板の暴露された上側表面の上方に突出するトレンチアイソレーション構造を画定するように、前記窒化物層の残りの部分を除去するステップと
    を含むプロセスによって、前記半導体基板内に形成される、ＣＭＯＳ素子。
  28. 前記平坦化層は、有機シロキサン系ポリマーを含む、請求項２７に記載のＣＭＯＳ素子。
JP2017563194A 2015-06-10 2016-06-03 シャロートレンチアイソレーション構造（ｓｔｉ）を形成する方法 Withdrawn JP2018517300A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/735,359 2015-06-10
US14/735,359 US9627246B2 (en) 2015-06-10 2015-06-10 Method of forming shallow trench isolation (STI) structures
PCT/US2016/035785 WO2016200693A1 (en) 2015-06-10 2016-06-03 Method of forming shallow trench isolation (sti) structures

Publications (2)

Publication Number Publication Date
JP2018517300A true JP2018517300A (ja) 2018-06-28
JP2018517300A5 JP2018517300A5 (ja) 2019-06-13

Family

ID=56131655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017563194A Withdrawn JP2018517300A (ja) 2015-06-10 2016-06-03 シャロートレンチアイソレーション構造（ｓｔｉ）を形成する方法

Country Status (7)

Country Link
US (2) US9627246B2 (ja)
EP (1) EP3308394B1 (ja)
JP (1) JP2018517300A (ja)
KR (1) KR20180015628A (ja)
CN (1) CN107690692B (ja)
TW (1) TW201703194A (ja)
WO (1) WO2016200693A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017161B (zh) * 2017-05-31 2020-01-24 上海华力微电子有限公司 一种减小sti-cmp过程中碟型凹陷的方法
JP2019169581A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置の製造方法
CN110707045B (zh) * 2018-10-09 2023-05-12 联华电子股份有限公司 一种制作半导体元件的方法
CN110148579A (zh) * 2019-04-15 2019-08-20 上海华力集成电路制造有限公司 浅沟槽隔离层的制造方法
CN110660839B (zh) * 2019-11-13 2022-04-29 京东方科技集团股份有限公司 一种显示面板及其制备方法
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN115346912B (zh) * 2022-10-19 2023-01-03 广州粤芯半导体技术有限公司 浅沟槽隔离结构的制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026666A (en) * 1989-12-28 1991-06-25 At&T Bell Laboratories Method of making integrated circuits having a planarized dielectric
JPH05235184A (ja) * 1992-02-26 1993-09-10 Nec Corp 半導体装置の多層配線構造体の製造方法
JP3311044B2 (ja) * 1992-10-27 2002-08-05 株式会社東芝 半導体装置の製造方法
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
US6020621A (en) * 1998-01-28 2000-02-01 Texas Instruments - Acer Incorporated Stress-free shallow trench isolation
US6197658B1 (en) * 1998-10-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US20010053583A1 (en) 1999-12-22 2001-12-20 Simon Fang Shallow trench isolation formation process using a sacrificial layer
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
TW492143B (en) 2001-05-11 2002-06-21 Macronix Int Co Ltd Manufacturing method of shallow trench isolation structure
US6664190B2 (en) 2001-09-14 2003-12-16 Chartered Semiconductor Manufacturing Ltd. Pre STI-CMP planarization scheme
KR100406179B1 (ko) * 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법
KR20030053958A (ko) * 2001-12-24 2003-07-02 동부전자 주식회사 반도체 소자의 트랜지스터 제조방법
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
US7265014B1 (en) * 2004-03-12 2007-09-04 Spansion Llc Avoiding field oxide gouging in shallow trench isolation (STI) regions
US8017493B2 (en) 2008-05-12 2011-09-13 Texas Instruments Incorporated Method of planarizing a semiconductor device
CN102386084B (zh) * 2010-09-01 2014-01-08 中芯国际集成电路制造(上海)有限公司 平坦化晶圆表面的方法
US8629514B2 (en) * 2011-01-18 2014-01-14 Wafertech, Llc Methods and structures for customized STI structures in semiconductor devices
US8629008B2 (en) * 2012-01-11 2014-01-14 International Business Machines Corporation Electrical isolation structures for ultra-thin semiconductor-on-insulator devices
CN105280545A (zh) * 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法

Also Published As

Publication number Publication date
KR20180015628A (ko) 2018-02-13
WO2016200693A1 (en) 2016-12-15
CN107690692A (zh) 2018-02-13
US9627246B2 (en) 2017-04-18
US20160365272A1 (en) 2016-12-15
EP3308394B1 (en) 2022-07-27
EP3308394A1 (en) 2018-04-18
CN107690692B (zh) 2022-01-25
TW201703194A (zh) 2017-01-16
US20170229340A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
JP2018517300A (ja) シャロートレンチアイソレーション構造（ｓｔｉ）を形成する方法
TW536775B (en) Manufacturing method of shallow trench isolation structure
US8936995B2 (en) Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
JP2018517300A5 (ja)
JPH11340317A (ja) 分離構造形成方法
CN104064510A (zh) 一种浅沟槽隔离结构的制备方法
KR100451518B1 (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
KR100620707B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
CN103258777B (zh) 用于制造具有均匀梯状高度的隔离区的半导体装置的方法
JP4756926B2 (ja) 素子分離構造部の製造方法
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
JP2017535075A5 (ja)
US9490141B2 (en) Method for planarizing semiconductor device
KR100868655B1 (ko) 반도체 소자 및 그 제조방법
KR100751686B1 (ko) 낸드 플래쉬 메모리 소자의 소자분리막 형성방법
KR100760829B1 (ko) 액티브 영역 식각 공정을 이용한 듀얼 트랜치 소자 분리공정 및 플래쉬 메모리 소자의 제조 방법
TWI538097B (zh) 半導體裝置的製造方法
KR20100078251A (ko) 반도체 소자의 제조방법
KR20060079323A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050067316A (ko) 소자 분리막 형성 방법
KR20060005132A (ko) 반도체 소자의 제조방법
KR20060020378A (ko) 반도체 소자의 소자 분리막 형성방법
KR20100074523A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190805