JP2018503239A - 薄膜化基板の貼り合わせ方法 - Google Patents

薄膜化基板の貼り合わせ方法 Download PDF

Info

Publication number
JP2018503239A
JP2018503239A JP2016525094A JP2016525094A JP2018503239A JP 2018503239 A JP2018503239 A JP 2018503239A JP 2016525094 A JP2016525094 A JP 2016525094A JP 2016525094 A JP2016525094 A JP 2016525094A JP 2018503239 A JP2018503239 A JP 2018503239A
Authority
JP
Japan
Prior art keywords
substrate
fixing
support
substrates
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016525094A
Other languages
English (en)
Other versions
JP6509208B2 (ja
Inventor
フェーキューラー アンドレアス
フェーキューラー アンドレアス
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2018503239A publication Critical patent/JP2018503239A/ja
Application granted granted Critical
Publication of JP6509208B2 publication Critical patent/JP6509208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1825—Handling of layers or the laminate characterised by the control or constructional features of devices for tensioning, stretching or registration
    • B32B38/1833—Positioning, e.g. registration or centering
    • B32B38/1841—Positioning, e.g. registration or centering during laying up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1858—Handling of layers or the laminate using vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0224—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75734—Magnetic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75735—Magnetic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8002—Applying permanent coating to the bonding area in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80091—Under pressure
    • H01L2224/80093—Transient conditions, e.g. gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80209—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80213—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明は、第１の基板（４）及び／又は第２の基板（４′）が、貼り合わせの前に薄膜化されている／薄膜化される、第１の基板（４）を第２の基板（４′）と貼り合わせる方法に関する。この基板（４，４′）は、ウェハ、半導体基板、金属基板、鉱物基板、殊にサファイア基板、ガラス基板又はポリマー基板であることができる。第１の基板（４）及び／又は第２の基板（４′）を、薄膜化及び／又は貼り合わせのために、支持体（３，３′）の、殊に環状フレーム（２）を有する支持体（３，３′）の支持体面（３ｏ，３ｏ′）に固定する。第１の基板（４）及び第２の基板（４′）を、貼り合わせの前に、これらの基板（４，４′）の対応するアライメントマークに基づいて互いにアライメントし、引き続き、殊に磁気的に、予備固定する。基板固定部材は、それぞれの１つの基板（４，４′）を固定するためのそれぞれ１つの基板固定面（９）と、基板固定部材を相互に固定するための、この基板固定面（９）を取り囲むそれぞれ１つの支持体固定面（８）又は支持体固定領域を有し、ここで、殊にこの支持体固定面（８）又は支持体固定領域は、磁化されているか若しくは磁化可能であり、又はこれとは別に基板固定部材は、接着剤、クランプ、コネクタシステム又は静電気により相互に固定可能である。

Description

本発明は、請求項１に記載の貼り合わせ方法に関する。
半導体工業では、基板を相互に、いわゆる貼り合わせプロセスによって、持続的に又は一時的に結合する。
貼り合わせプロセスによって、例えば異なる機能性ユニットを備えた基板、例えばメモリチップを備えた基板とマイクロコントローラを備えた基板とを相互に積層することができる。異なる特性を備えた複数の基板の積層及び持続的な固定により、複合的な特性を備えた基板スタックが得られる。このようにして生じた基板スタックは、数百マイクロメートルの厚さを有する。
しかしながら、貼り合わせ技術は、基板及び／又は基板スタックの一時的な固定のためにも使用することができる。この場合、この製品基板は、接着剤によって支持体基板に、加圧及び／又は加熱しながら固定される。製品基板の加工後に、この製品基板は再び支持体基板から取り外される。
先行技術における最大の問題は、複数の極端に薄い基板のアライメント及び持続的な固定にある。この種の薄い基板の積層により、基板スタック、いわゆる「マルチスタック（multi-stack）」が製造される。薄い基板の困難でかつ面倒な取り扱いを避けるために、所定の標準厚さを有する基板に対するアライメントプロセス及び貼り合わせプロセスが行われる。第２の基板を第１の基板に貼り合わせた後に、第２の基板の裏面薄膜化を行う。この裏面薄膜化によって、厚かった基板から薄い基板を製造する。この裏面薄膜化された第２の基板上に、場合により、更なる第３の厚い基板を貼り合わせ、この基板の厚さを更なる裏面薄膜化プロセスで薄くする。この理論的に任意に何度も繰り返されるこのプロセスによって、任意の機能の基板スタックを製造できる。
技術的問題は、持続的な貼り合わせは逆行して行うことができないため、誤ったアライメント及び／又は損傷の場合に、これまで構築した基板スタックの全体が使用できなくなる点にある。複数の基板からなる基板スタックは、数万ユーロの値段であることもある。
従って、本発明の基礎となる課題は、上述の問題を少なくとも部分的に解消する、好ましくは大部分解消する方法を提供することである。更に、本発明の課題は、低コストで、特にできる限り欠陥品が生じない貼り合わせ製造を可能にすることである。
この課題は、請求項１の特徴部により解決される。本発明の好ましい実施形態は、従属請求項に記載されている。明細書、特許請求の範囲及び／又は図面に記載された特徴の少なくとも２つからなる全ての組み合わせも、本発明の範囲に含まれる。値の範囲が記載されている場合には、記載された境界の内側にある値も限界値として開示されているものとし、かつ任意の組み合わせも請求できるものとする。
本願発明の基本思想は、貼り合わされる基板の少なくとも１つ、好ましくは全てを、今までの実地に反して、特に持続的な貼り合わせの前に、裏面薄膜化することである。
従って、本発明は、特に既に薄膜化された基板を貼り合わせる方法に関する。この場合、本発明は、好ましくは、薄膜化基板、好ましくはウェハを、支持体、特にフレームに張設されたシート（基板固定部材）に固定し、この状態で輸送し、アライメントしかつ貼り合わせるという思想に基づく。従って、この基板は、輸送及び／又はアライメント及び／又は貼り合わせ工程の間に、好ましくは所定の厚さに薄膜化されている。特別な本発明による実施態様の場合に、厚い基板を支持体に固定し、（好ましくは）アライメントの直前に又は貼り合わせの直前に初めて裏面薄膜化するため、所定の区間にわたり厚い基板の輸送が可能である。以後簡素化のために、この基板は全ての時点で既に薄膜化されていることを前提とし、たとえそうであったとしても、これは明確に他の状態をも記述しているものとする。
好ましい実施態様の場合に、薄膜化基板を薄膜化されていない基板に、又は、更に好ましくは、基板スタックに貼り合わせることができる。欠陥のある基板スタックを更に適切に避けるために、本発明の場合には、薄膜化基板だけを互いに貼り合わせることができる。
本発明の好ましい実施態様によると、第１の基板及び／又は第２の基板を、１０００μｍ未満、特に５００μｍ未満、好ましくは１００μｍ未満、更に好ましくは５０μｍ未満、最も好ましくは３０μｍ未満の厚さに薄膜化する。
本発明の実施形態の場合に、第１の基板及び／又は第２の基板は、薄膜化及び／又は貼り合わせのために、支持体の、特に環状フレームを備えた支持体の支持体面上に固定されている／固定されることが予定される。特に、この支持体を使用する場合には、薄膜化及び貼り合わせのために、支持体の交換を省くことができるので、薄い基板は常に支持されていて、従って、損傷を、特に薄膜化後の損傷を避けることができる。
好ましくは、本発明の一実施態様の場合に、第１の基板及び／又は第２の基板は、特に、少なくとも、貼り合わせ面に対して平行の、第１の基板及び／又は第２の基板のそれぞれ１つの断面に関して、好ましくは全く同一形状である及び／又は類似の形状寸法を有することが予定されている。特に、本発明は、ウェハ−ツー−ウェハ（Wafer-to-Wafer）法（Ｗ２Ｗ）として利用され、これにより加工速度及びスループットについての利点が生じる。
第１の基板及び第２の基板を、貼り合わせの前に、基板の対応するアライメントマークによって、特に、１００μｍより良好な、好ましくは５０μｍより良好な、更に好ましくは１μｍより良好な、最も好ましくは５００ｎｍより良好な、更に最も好ましくは２００ｎｍより良好なアライメント精度で互いにアライメントし、引き続き、特に磁気的に予備固定する場合に、支持体相互のアライメントの影響を実際に解消することができる。
ただし、複数の小さな第２の基板を１つの支持体上に、特に規則的に配置し、かつ、これらを同時に１つの第１の基板に貼り合わせるために、特に裏面薄膜化することも考えられる。それにより、本発明によるダイ−ツー−ウェハ（Die-to-Wafer）法（Ｄ２Ｗ）が達成され、この場合、小さな基板は、半導体工業の専門用語では、以後、チップ（英語：die）といわれるが、この小さな基板は、必ずしもチップである必要はなく、つまり必ずしも電気的な機能性を有する必要もない。これらの小さな基板は、特に貼り合わせの前に本発明の場合に裏面薄膜化される。
本発明による特別な第３の実施態様の場合には、それどころか、複数の小さな基板を複数の小さな基板に同時に貼り合わせすることも可能であり、これはチップ−ツー−チップ（chip-to-chip）（Ｃ２Ｃ）法に相当する。これらの小さな基板は、特に貼り合わせの前に本発明の場合に裏面薄膜化される。
以後簡素化のために、専ら、本発明の場合に取り扱われる２つの大きな、特に形状が一致する基板について述べる。
好ましくは、本発明の場合に、薄膜化基板を直接貼り合わせることができる。更に好ましくは、輸送及び／又はアライメント及び／又は貼り合わせの前に１つ以上の次の処理工程が実施される：
− 研削及び／又は
− ポリシング及び／又は
− エッチング及び／又は
− ダイシング（英語：Dicen）
− 洗浄
− 被覆、特に
・ 物理的方法による、特に
・ ＰＶＤ
・ 化学的方法による、特に
・ ＣＶＤ、ＰＥ−ＣＶＤ
− 機能性付与、特に電子構造の作製及び／又は特に
・ レジスト被覆
・ リソグラフィー
・ エンボス加工
・ 現像
− 試験。
好ましくは、無欠陥の（つまり上述の工程後に試験して）薄膜化基板だけが、新たに貼り合わせるべき基板スタックの一部となる。欠陥を有する薄膜化基板、特に大部分の、又はそれどころか全ての機能性ユニットが機能しない、機能性付与された薄膜化基板は、このプロセスラインから取り除くことができる。それにより、全体の基板スタックが損傷する確率は著しく低下する。本発明によるプロセスによって、基板スタックの損傷は、アライメント工程及び／又は貼り合わせ工程の場合にむしろ多く生じる。もちろんこの両方の工程は、先行技術の場合にも基板スタックを製造するために使用され、従って、この貼り合わせの後の付加的なプロセス工程はない。
特に、本発明の場合に、特に、基板固定部材の支持体に薄膜化基板を固定するために構成された基板固定部材が予定される。
基板の種類
本発明の場合に、慣用の全ての基板タイプが適していて、特にウェハが適している。この基板は、全ての任意の形状を有することができるが、好ましくは円形である。基板の直径は、特に工業的に規格化されている。ウェハについては、工業的に通常の直径、１インチ、２インチ、３インチ、４インチ、５インチ、６インチ、８インチ、１２インチ及び１８インチである。特に、本発明による方法は、長方形の基板、特にガラス基板又はサファイア基板の加工のためにも有望である。
基板は、半導体基板、金属基板、セラミック基板、鉱物基板、特にサファイア基板、ガラス基板又はポリマー基板であることができる。セラミック基板又は鉱物基板の場合に、好ましくはサファイア基板が使用される。
本発明の場合に、薄膜化基板の固定又は、複数の既に互いにアライメントされかつ相互に貼り合わせられた薄膜化基板から構成されている基板スタックの固定が可能である。従って、以後、基板は、基板スタックと同義であるとも解釈される。
基板固定部材
本発明の一実施形態の場合に、基板固定部材は、フレーム（英語で：frame）と、支持体として、このフレームに張設された弾性シート（英語で：tape）とからなる。
このシートは、特に粘着性の、基板固定面を形成し、この基板固定面に基板を固定可能である。このシートは固定エレメントである。フレームは、基板固定部材を第２の、特に対応する基板固定部材に固定するために、支持体固定面、特に磁性作用する支持体固定面（支持体固定領域）を形成する。
従って、第１の好ましい実施態様の場合に、これらの基板固定部材は、磁気的に相互に固定可能である。従って、好ましくは、このフレームは磁性を有するか又は磁化可能である。フレームの磁束密度は、特に１０-5Ｔ超、好ましくは１０-4Ｔ超、更に好ましくは１０-3Ｔ、最も好ましくは１０-1Ｔ、更に最も好ましくは１Ｔ超である。
好ましくは、相互に付着する２つの磁性フレームにより、基板の接触面で生じる圧力は、１０-5Ｎ／ｍ2超、好ましくは１０-3Ｎ／ｍ2超、更に好ましくは１Ｎ／ｍ2超、最も好ましくは１０1Ｎ／ｍ2、更に最も好ましくは１０3Ｎ／ｍ2である。
本発明による第２の実施態様の場合に、基板固定部材は、特に外側から、クランプによって相互に固定可能である。
本発明による第３の実施態様の場合に、基板固定部材は、コネクタシステムによって相互に固定可能である。このコネクタシステムは、好ましくは、全体の円周に沿って、コネクタエレメントと、対峙する基板固定部材のコネクタエレメントを収容するために利用される凹所とが交互に配置されるように構成される。
本発明による第４の実施態様の場合に、基板固定部材は、静電気的に相互に固定可能である。この場合、複数の相応するプレートが存在し、これらの対応するプレートは電位を付与することができ、かつ、これらの相応するプレートは、基板固定部材に沿って均一に分布している。これらのプレートは、好ましくは、残りの基板固定部材から絶縁されている。
本発明の一実施形態の場合に、基板固定部材は、強固な基体を有し、この基体は、基体の平坦な基板固定面に基板を固定するために固定エレメントを、特に制御可能な固定エレメントを有する。更に、基板固定部材は、上述の本発明の実施態様に従って相互に固定することができる。
一実施形態の場合に、基板固定部材は磁気的に相互に固定可能である。従って、この基体は、その基板固定面で特に磁性を有するか又は磁化可能である。基体の磁束密度は、特に支持体固定領域内で、特に１０-5Ｔ超、好ましくは１０-4Ｔ超、更に好ましくは１０-3Ｔ超、最も好ましくは１０-1Ｔ超、更に最も好ましくは１Ｔ超である。
好ましくは、磁気的に相互に付着する２つの基板固定部材により、基板の接触面で生じる圧力は、１０-5Ｎ／ｍ2超、好ましくは１０-3Ｎ／ｍ2超、更に好ましくは１Ｎ／ｍ2超、最も好ましくは１０3Ｎ／ｍ2超、更に最も好ましくは１０3Ｎ／ｍ2超である。
２つの所属する基体、フレーム及び／又は基板固定部材の間の、支持体固定面又は支持体固定領域での付着のための、基体、フレーム及び／又は基板固定部材を固定する特性、特に磁気特性は、好ましくは、次に挙げる、基板を固定するための固定エレメントの固定特性とは無関係である。
本発明による第１の実施態様によると、固定エレメントは、少なくとも１つの粘着性の面である。この粘着性の面は、好ましくは、電気的及び／又は磁気的に切り替え可能であるので、粘着性が高い状態と、粘着性が低い状態との間で、特に制御装置によって切り替えることができる。
本発明による第２の実施態様の場合に、固定エレメントは、基板固定面での少なくとも１つの真空固定部である。この真空固定部は、好ましくは、支持体面に貫通する複数の真空導管からなる。この真空導管は、好ましくは、基板固定部材又は支持体中に存在する真空室と連結している。この真空室は、弁によって流体力学的に周囲環境から分離可能な導管によって、好ましくは制御装置によって閉鎖することができる。これにより、本発明の場合に、基板、特に裏面薄膜化された基板を、支持体面に、真空の印加によって固定しかつ真空引き工程の間に弁を閉鎖することが可能である。それにより、真空導管及び真空室内に任意の負圧が生じる。従って、外側から作用する常圧は、支持体中の負圧領域との関連で正圧であり、こうして基板を支持体に固定する。
本発明による第３の実施態様の場合に、固定エレメントは少なくとも１つの静電気固定部である。この静電気的固定部は、特に複数の、特別に成形された、互いに整列しかつ位置決めされた電極からなり、この電極に電線を通して所定の電位を設定することができる。生じた電荷分離によって、固定されるべき基板の導電性領域内で電荷分離、特に静電誘導を生じさせることができ、この静電誘導が基板固定面に接する支持体と基板との間で静電気的引き合いを生じさせる。この静電気的引き合いは、特に制御装置によって制御可能である。
本発明による第４の実施態様の場合に、固定エレメントは、少なくとも１つの磁気的固定部である。この磁気的固定部は、好ましくは切り替え可能であり、特に基体の永久磁気とは区別される。切り替え可能な磁気的固定部は、好ましくは、電流によって、基板を基板固定面に固定するための磁場を形成する磁気コイルである。従って、固定されるべき基板は少なくとも部分的に磁性特性を有する。
本発明による第５の実施態様の場合に、固定エレメントは少なくとも１つの機械的固定部である。この機械的固定部は、特にクランプエレメントからなる。このクランプエレメントは、貼り合わせるべき基板面に沿って基板を固定する。このクランプエレメントは、本発明によるアライメントプロセスの間に、更にそれどころか両方の基板を相互に近接する間にも、固定位置に残留することができる。このクランプエレメントは、基板の接触の直前、接触の間又はそれどころか接触の直後に除去することができる。
この基板固定部材は、つまり好ましくは、基板固定面と、この基板固定面を取り囲む支持体固定面（又は支持体固定領域）を有する。
この基板を、基板固定部材に固定する前及び／又は固定した後に裏面薄膜化することができる。基板固定部材に固定する前の基板を裏面薄膜化する場合、この基板固定部材は汚染されない。しかしながら、次いで、裏面薄膜化された基板を基板固定部材に移さなければならない。基板を基板固定部材に固定した後に裏面薄膜化する場合、この基板固定部材を好ましくは裏面薄膜化の後に洗浄する。しかしながら、裏面薄膜化すべき基板を即座に固定することにより、安定性の利点が生じる。更に、裏面薄膜化された基板を本発明による基板固定部材に移す必要はない。
プロセス
本発明によるプロセスの第１の実施態様によると、貼り合わせるべき２つの薄膜化基板は、本発明による第１の固定部によって、まず基板の接触面が接触しないか又は一時的に結合（プレボンド）しないように相互に間隔を開けて配置する。その後、この基板を、特に基板固定部材の対峙する、対応する基板固定面にそれぞれ固定する。
第１のプロセス工程で、基板のアライメントマークに基づいて、互いに２つの基板のアライメントを行う。本発明による基板固定部材に固定された基板を、その基板のアライメントマークによってアライメントするにもかかわらず、この基板固定部材がそれぞれの基板種類と同一にアライメントされていない限り、本発明による基板固定部材の相互の全く完全なアライメントを行うことはできない。このアライメントは、例えば、US 6,214,692 B1、PCT/EP 2013/075831又はPCT/EP 2013/062473に記載の装置の一つを用いて行うことができる。複数の小さな基板を大きな基板に対してアライメントする場合又は複数の小さな基板を複数の小さな基板に対してアライメントする場合、このアライメントプロセスは、基板固定部材の最適なアライメント、ひいてはその上にある小さな基板の最適なアライメントを誤差最小化によって行う誤差最小化プロセスの影響下に置くことができる。この種のプロセスは、文献WO 2013/182236 A1に記載されている。
特に、後続の加工は、配向角が、対応する２つの基板固定部材の法線を中心としてそれぞれ、特に５°未満、最も好ましくは１°未満、更に好ましくは０．１°未満、最も好ましくは０．０１°未満、更に最も好ましくは０．０００１°未満であり及び／又は対応する２つの基板固定部材の相互の並進方向のずれは、特に５ｍｍ未満、好ましくは１ｍｍ未満、更に好ましくは１００μｍ未満、最も好ましくは１μｍ未満、更に最も好ましくは１００ｎｍ未満である場合に行う。上述の値は、試験装置によって測定することができる。
本発明による第２のプロセス工程の場合に、本発明による基板固定部材を相互に近接させる。この近接の際に、任意に、基板相互の又は他の印に対するアライメントマーク及び／又は特徴的な印を連続的に検査することができるので、近接期間の間の基板の位置の連続的な点検を行うことができる。それにより、近接期間の間に両方の基板の相互のずれが起こらないことが保証される。このプロセス工程の最後に、基板固定部材の、特に磁性基板固定部材の表面、ここでフレームは、支持体固定面が接触する。このフレームは相互に固定される。この固定は、好ましくは、両方のフレームの少なくとも一方の磁化、特に固有の磁化によって、少なくとも支持体固定面で行う。しかしながら、支持体固定面の少なくとも一方に施された接着剤による固定も考えられる。他に考えられる固定方法は、外側に取り付けられるクランプエレメントを用いたクランプである。
本発明による第３のプロセス工程の場合に、支持体上の基板固定面に固定された両方の基板を相互に近接することによりにプリボンド又は貼り合わせ工程を行う。両方の基板の近接による貼り合わせ工程は、特に近接するための手段によっても、特に中心に配置された加圧装置によって、特にロッドによって、本発明による基板固定部材の背面側から行うことができる。近接のためのこの種の手段、及び特に基板固定部材の支持のために適したサンプルホルダは、文献PCT/EP 2011/064353に詳細に記載されている。
この実施態様の場合に、この近接を、支持体の変形、特にフレームに張設されたシートの変形によって行う。このシートは、中心に配置された加圧装置又はローラによって、シートの、基板とは反対側から変形させることができる。文献WO 2014037044 A1には、ローラを用いる装置が記載されていて、このローラによってエンボシングを行うことができる。当業者は、文献WO 2014037044 A1の装置から、本発明による基板固定部材、特にシートの対応する線形負荷を作り出し、それにより相応する接触工程及び／又は貼り合わせ工程を行う装置を作製することができる。特に、本発明による実施態様の場合に、両方の基板の一方を支持体の変形によって第２の、特に平坦に保持された基板に対して近接されることだけが、目的の達成に有用である。特に、中心負荷、殊にピン（英語：pin）を用いた中心負荷が、自動的に伝播する結合波（Bondwelle）を生じさせるために考慮することができる。この本発明による実施態様の場合には、特に、フュージョンボンディング工程によって互いに結合される基板のプリボンド又は貼り合わせのために適している。
本発明によるプロセスの第２の実施態様の場合に、両方の基板を、上述の第２の基板固定部材を用いて相互に固定する。
第１のプロセス工程で、基板のアライメントマークに基づいて２つの基板のアライメントを相互に行う。このプロセスの第１の実施態様について上述したことは、特にこの第２の実施態様についても通用する。第１の実施態様において、シートが機械的負荷及び／又は熱的負荷によりゆがむ場合に、基板の固定後に、フレームに対して基板のずれが生じることがあるが、第２の実施態様の場合にこのずれは実際に排除される。
第２のプロセス工程は、第１の実施態様と同様に行うが、ここで、基板固定部材の固定は、（支持体固定面を直接接触させる代わりに）、好ましくは支持体固定領域に、特に互いに間隔を置いて好ましくは磁気的に行う。
この両方の基板を相互にプレボンドによって予備固定するのが好ましい場合に、本発明では、両方の基板に、付加的な、特に全面的及び均一な圧力荷重をかけるために、熱処理の前及び／又は熱処理の間に付加的な全面の貼り合わせを実施することを予定することができる。この加えられる力は、この場合、特に１００Ｎ超、好ましくは１ｋＮ超、更に好ましくは１０ｋＮ超、最も好ましくは１００ｋＮ超、更に最も好ましくは１０００ｋＮ超である。この圧力は、加えられる力を、貼り合わせられる基板の面積で割り算することにより算出される。２００ｍｍの円形基板に作用する圧力は、１Ｎの圧力荷重の際に、従って、約３．２Ｐａ ｂａｒであり、１０ｋＮの圧力荷重の際に、約３２００００Ｐａである。
この基板固定部材は、サンプルホルダ及び／又はロボットによって取り扱うことができ、かつ異なるプロセス及びステーション間を輸送することができる。
熱処理
基板固定部材の本発明による全ての実施態様は、好ましくは、特に貼り合わせのために、熱処理プロセスを克服するために適している。第１の実施態様は、確かに、特に支持体がシートである場合に、支持体又は基板固定部材の最大使用温度により制限されることがある。
持続的な結合（permanenter Bond）を生じさせるために、基板を熱処理することができる。この持続的な結合の結合力は、特に、１．０Ｊ／ｍ2超、好ましくは１．５Ｊ／ｍ2超、更に好ましくは２．０Ｊ／ｍ2超、最も好ましくは２．５Ｊ／ｍ2以上である。ここで、本発明の場合に、複数の基板が本発明による基板固定部材上に存在する場合が好ましい。それにより、つまり、基板固定部材を１つの量産プロセス（英語：batch process）で加熱することが可能になる。この加熱は、好ましくは連続炉中で行う。別の実施態様の場合に、熱処理は、一列のモジュールからなるクラスタのモジュールの形で行う。本発明の場合に、ホットプレート上での貼り合わせも考慮できる。この種の熱処理プロセスの場合に使用される温度は、特に７００℃未満、好ましくは５００℃未満、更に好ましくは３００℃未満、最も好ましくは１００℃未満、更に最も好ましくは５０℃未満である。固定された基板が特別に準備された表面を有する特別な場合に、これらの基板は、室温での接触の際に既に、付加的な熱処理がもはや必要ないほど互いに強固に貼り合わせることができる。
本発明による基板固定部材が強磁性材料を有する場合、本発明による基板固定部材の磁性特性を失わないために、好ましくはキュリー温度を上回らない。
しかしながら、本発明による他の実施態様の場合に、キュリー温度を越える場合の本発明による基板固定部材の強磁性の消失がまさに、本発明の他の観点を示すこともできる。２つの基板間の持続的な結合の結合力が、その最大値の所定の温度を超えて初めて達成する場合及びこの温度が少なくともキュリー温度付近にある場合、キュリー温度を越える更なる加熱によって、強磁性の消失による基板固定部材の自動的分離を行うことができる。好ましくは、本発明による基板ホルダを、キュリー温度を再び下回り、それにより強磁性が戻る前に分離するか、又は少なくとも他の分離エレメントによって、キュリー温度を下回る際に少なくとももはや相互に結合しないように又は少なくとも容易に分離できるように、互いに分離する。この種の自動分離工程は、特に完全自動化のバッチプロセスの場合に有利である。
本発明の他の利点、特徴及び詳細は、好ましい実施例の次の記載並びに図面により明らかにされ、これらをそれぞれ略図で示す：
本発明による装置の第１の実施態様の、寸法通りではない略示断面図を示す。 本発明による装置の第２の実施態様の、寸法通りではない略示断面図を示す。 本発明によるプロセスの第１の実施態様の第１のプロセス工程の、寸法通りでない略示断面図を示す。 第１の実施態様の第２のプロセス工程の、寸法通りでない略示断面図を示す。 第１の実施態様の第３のプロセス工程の、寸法通りでない略示断面図を示す。 本発明によるプロセスの第２の実施態様の第１のプロセス工程の、寸法通りでない略示断面図を示す。 第２の実施態様の第２のプロセス工程の、寸法通りでない略示断面図を示す。
図面中で、同じ部材又は同じ機能を有する部材は、同じ符号が付けられている。
図１ａによる第１の実施態様は、フレーム２と、このフレーム２に張設された支持体３（ここでは弾性シート）とから形成された基板固定部材１である。この張設された支持体３は極めて薄いが、支持されていない状態では曲がらず、従って、シートとして解釈せずにプレートであると考慮できる。この支持体３は、次いで特にその支持体面３ｏから荷重によって弾性的に変形することができる。基板固定部材１は、支持体面３ｏに基板固定面９（又は基板固定領域）及びこの基板固定面９を取り囲む、特に環状の支持体固定面８（又は支持体固定領域）を有する。
フレーム２と支持体３とは、一緒に、特に薄膜化された第１の基板４を収容するための、収容領域を形成し、ここで、第１の基板４の、支持体３に対して反対側は、支持体固定面８よりも、好ましくは後退している。
この裏面薄膜化された第１の基板４は、フレーム２に張設された支持体３（ここでは弾性シート）の基板固定面９（ここではシート面）に固定される。この支持体面３ｏは、第１の基板４の固定のため、及び支持体３のフレーム２への固定のために粘着性である。
図１ｂによる実施態様の場合に、特に一体型の基板固定部材１′が示されている。この基板固定部材１′は、支持体面３ｏ′を備えた剛性の支持体３′を有し、この基板固定部材１′は、固定エレメント５として真空固定部を有する。
この固定エレメント５は、（図示されたように）真空通路を有していてもよいが、その代わりに静電気固定部、磁気固定部、粘着面又は機械的クランプを有していてもよい。特に、この固定エレメント５は、支持体３′の輸送の際でも、長距離／長時間にわたって機能する。第１の基板４の固定のために真空を用いる場合、真空室及び／又は真空通路内の真空は弁６の閉鎖によって維持することができる。本発明による他の固定部材の場合に、この弁６は、一般に制御ユニットと解釈することができ、この制御ユニットは制御装置によって制御される。この代わりに、静電気固定部及び／又は磁気固定部の場合には、電流用の導線であることも考えられる。
薄膜化された第１の基板４の層厚は、第１の基板４の損傷を避けるために本発明による支持体３，３′による第１の基板４の安定化が好ましいほど薄い。
第１の基板について上述のことが、第２の基板４′又は更なる基板についても、これらが同一に構成されている限り当てはまる。第２の基板又は更なる基板にとって、上述の基板固定部材１，１′の組み合わせを使用することもできる。
次の図中で、本発明によるプロセスを２つの実施例を用いて説明し、ここで、貼り合わせられる基板（第１の基板、第２の基板及び場合による更なる基板）及び基板固定部材は、それぞれ同一に構成されている。本発明の場合に、第１の基板４及び第２の基板４′又は更なる基板にとって、多様な基板固定部材及び／又は多様な基板を使用することも考えられる。
図２ａは、アライメント工程を示し、この場合、２つの基板４，４′は、基板固定部材１の、対峙して配置された支持体３にそれぞれ固定されていて、かつ相互にアライメントされる。このアライメントは、好ましくは、図示されていないアライメント装置（英語：aligner）によって行う。このアライメントは、自体公知の様式で、好ましくは基板４，４′の基板面４ｏ，４ｏ′の対応するアライメントマーク間で行う。
基板４，４′のアライメントマークについてアライメントを行う場合に、基板固定部材１を互いにずらすことができる。このずらし動作は、確かに通常では僅かであり、かつ省略できる。特に、このずらし動作は，本発明の場合に、５ｍｍ未満、好ましくは１ｍｍ未満、更に好ましくは１００μｍ未満、最も好ましくは１０μｍ未満、更に最も好ましくは１μｍ未満である。この場合、対応する支持体固定領域又は支持体固定面８は、基板固定部材１を相互に固定するために十分な力の伝達が可能となるように対峙していることが重要である。
図２ｂは、接触工程を示し、この場合、両方のフレーム２の表面２ｏ（支持体固定面８）が互いに接触する。この両方のフレーム２は、特に、固有の磁力（磁力線７によって示す）によって相互に接して直接固定される。基板面４ｏが表面２ｏを越えることも考えられる。この場合、基板面４ｏは表面２ｏの前に接触する。この表面２ｏは、これとは無関係に、特に磁力によって互いに閉じられる。
図２ｃによる方法工程で、両方の基板４，４′の接触が行われる。この接触は、基板４，４′に反対方向の力を作用させる任意のエレメントによって、特に中心の放射対称の加圧エレメント又はローラによって行うことができる。この力の作用によって、弾性の支持体３は対峙する支持体３の方向に伸びる。特に、図示されているように、両方の支持体３が相対して変形することも考えられる。基板面４ｏが表面２ｏよりも突出している場合には、このプロセス工程において、外側のフレーム２の接触を行う。この接触は、特に磁性フレームの場合に、もちろんその磁力による引き合いによって行う。
図３ａには、図１ｂによる基板固定部１′を用いる、図２ａと同様のアライメント工程が示されている。
図３ｂには、接触工程が示されていて、この場合、基板固定部材１′が接触する前に、両方の基板４，４′の基板面４ｏ，４ｏ′が互いに接触する。従って，この実施態様の場合には、基板固定部材１′は、接触しないで作業される。こうして形成された基板積層体は、特に支持体３′の固有の磁力によって固定される。
本発明の場合に、両方の基板４，４′の少なくとも一方が、薄膜化基板４，４′である。従って、この貼り合わせ工程は、もはや、厚い形状安定性の基板の使用に限定されない。
１，１′ 基板固定部材
２ フレーム
２ｏ 表面
３，３′ 支持体
３ｏ，３ｏ′ 支持体面
４，４′ 基板
４ｏ，４ｏ′ 基板面
５ 固定エレメント、特に真空固定部
６ 制御ユニット、特に弁
７ 磁力線
８ 支持体固定領域／支持体固定面
９ 基板固定面

Claims (7)

  1. 第１の基板（４）及び／又は第２の基板（４′）が、貼り合わせの前に薄膜化されている／薄膜化されることを特徴とする、第１の基板（４）を第２の基板（４′）と貼り合わせる方法。
  2. 第１の基板（４）及び／又は第２の基板（４′）は、１０００μｍ未満、殊に５００μｍ未満、好ましくは１００μｍ未満、更に特に５０μｍ未満、最も好ましくは３０μｍ未満の厚さに薄膜化されている／薄膜化される、請求項１に記載の方法。
  3. 第１の基板（４）及び／又は第２の基板（４′）を、薄膜化及び／又は貼り合わせのために、支持体（３，３′）の、特に環状フレーム（２）を備えた支持体（３，３′）の支持体面（３ｏ，３ｏ′）に固定されている／固定される、請求項１又は２に記載の方法。
  4. 第１の基板（４）及び第２の基板（４′）は、殊に、少なくとも、貼り合わせ面に対して平行のそれぞれの断面に関して、好ましくは全く同一形状である及び／又は類似の形状寸法を有する、請求項１から３までのいずれか１項に記載の方法。
  5. 第１の基板（４）及び第２の基板（４′）は、貼り合わせの前に、前記基板の対応するアライメントマークに基づいて、殊に、１００μｍより良好な、好ましくは５０μｍより良好な、更に特に１μｍより良好な、最も好ましくは５００ｎｍより良好な、更に最も好ましくは５０ｎｍより良好なアライメント精度で互いにアライメントされ、引き続き、殊に磁気的に、予備固定する、請求項１から４までのいずれか１項に記載の方法。
  6. 基板固定部材は、それぞれの１つの基板（４，４′）を固定するためのそれぞれ１つの基板固定面（９）と、前記基板固定部材を相互に固定するための、前記基板固定面（９）を取り囲むそれぞれ１つの支持体固定面（８）又は支持体固定領域とを有する、請求項１から５までのいずれか１項に記載の方法。
  7. 前記支持体固定面（８）又は支持体固定領域は、磁化されているか又は磁化可能である、請求項６に記載の方法。
JP2016525094A 2014-12-18 2014-12-18 薄膜化基板の貼り合わせ方法 Active JP6509208B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2014/078585 WO2016096025A1 (de) 2014-12-18 2014-12-18 Verfahren zum bonden von gedünnten substraten

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019070521A Division JP2019145811A (ja) 2019-04-02 2019-04-02 薄膜化基板の貼り合わせ方法

Publications (2)

Publication Number Publication Date
JP2018503239A true JP2018503239A (ja) 2018-02-01
JP6509208B2 JP6509208B2 (ja) 2019-05-08

Family

ID=52282714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016525094A Active JP6509208B2 (ja) 2014-12-18 2014-12-18 薄膜化基板の貼り合わせ方法

Country Status (9)

Country Link
US (2) US9859246B2 (ja)
JP (1) JP6509208B2 (ja)
KR (1) KR102115067B1 (ja)
CN (1) CN105960706B (ja)
AT (1) AT518738B1 (ja)
DE (1) DE112014003660B4 (ja)
SG (1) SG11201603148VA (ja)
TW (2) TWI720613B (ja)
WO (1) WO2016096025A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339905B2 (ja) 2020-03-13 2023-09-06 キオクシア株式会社 貼合装置および貼合方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201603148VA (en) * 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates
US10964562B2 (en) * 2016-09-29 2021-03-30 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
KR20200134708A (ko) 2019-05-23 2020-12-02 삼성전자주식회사 웨이퍼 본딩 장치
KR102415588B1 (ko) * 2021-02-25 2022-06-30 아주대학교산학협력단 판 부재 정렬 장치 및 이를 구비하는 판 부재 적층 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194265A (ja) * 2008-02-18 2009-08-27 Nikon Corp 基板貼り合わせ方法
WO2011010452A1 (ja) * 2009-07-21 2011-01-27 株式会社ニコン 基板ホルダシステム、基板接合装置およびデバイスの製造方法
JP2013008804A (ja) * 2011-06-23 2013-01-10 Nikon Corp 基板貼り合わせ装置、基板貼り合わせ方法および積層半導体装置の製造方法
JP2013505592A (ja) * 2009-09-22 2013-02-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板を位置合わせするための装置
JP2014501440A (ja) * 2010-12-14 2014-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを保持しマウントするための保持装置
JP2014529885A (ja) * 2011-08-12 2014-11-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング装置及び方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US6399143B1 (en) * 1996-04-09 2002-06-04 Delsys Pharmaceutical Corporation Method for clamping and electrostatically coating a substrate
AT405775B (de) 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
US7160105B2 (en) * 2001-06-01 2007-01-09 Litrex Corporation Temperature controlled vacuum chuck
JP2005093528A (ja) * 2003-09-12 2005-04-07 Canon Inc 近接場露光用マスクの支持固定構造、該支持固定構造を有する近接場露光装置
WO2007047536A2 (en) * 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
US7611671B2 (en) 2005-10-14 2009-11-03 Aperon Biosystems Corp. Reduction of carbon monoxide interference in gaseous analyte detectors
KR100832696B1 (ko) * 2008-01-18 2008-05-28 임권현 진공척
US9390974B2 (en) * 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
EP2706562A3 (de) * 2009-09-01 2014-09-03 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Halbleiterwafers von einem Trägersubstrat mittels Kippens eines Filmrahmens
EP2325121B1 (de) * 2009-11-18 2013-06-05 EV Group E. Thallner GmbH Transportsystem zur Aufnahme und zum Transport von flexiblen Substraten
US9064686B2 (en) * 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
EP2381464B1 (de) * 2010-04-23 2012-09-05 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
WO2012147343A1 (ja) * 2011-04-26 2012-11-01 株式会社ニコン 基板貼り合わせ装置、基板保持装置、基板貼り合わせ方法、基盤保持方法、積層半導体装置および重ね合わせ基板
KR20130016682A (ko) * 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
JP5485958B2 (ja) * 2011-09-16 2014-05-07 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
US9012265B2 (en) * 2012-03-26 2015-04-21 Ge Yi Magnet assisted alignment method for wafer bonding and wafer level chip scale packaging
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
KR102074534B1 (ko) 2012-06-06 2020-03-02 에베 그룹 에. 탈너 게엠베하 정렬 오차를 결정하기 위한 장치 및 방법
CN110874012A (zh) 2012-09-06 2020-03-10 Ev 集团 E·索尔纳有限责任公司 用于压印的结构印模、装置以及方法
EP2979298B9 (de) 2013-03-27 2017-07-26 EV Group E. Thallner GmbH Aufnahmeeinrichtung, vorrichtung und verfahren zur handhabung von substratstapeln
CN105283950B (zh) 2013-06-17 2018-03-13 Ev 集团 E·索尔纳有限责任公司 用于衬底对准的装置及方法
US9851645B2 (en) 2013-12-06 2017-12-26 Ev Group E. Thallner Gmbh Device and method for aligning substrates
KR101640743B1 (ko) * 2014-10-14 2016-07-19 안성룡 자유변형 흡착척
SG11201603148VA (en) * 2014-12-18 2016-07-28 Ev Group E Thallner Gmbh Method for bonding substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194265A (ja) * 2008-02-18 2009-08-27 Nikon Corp 基板貼り合わせ方法
WO2011010452A1 (ja) * 2009-07-21 2011-01-27 株式会社ニコン 基板ホルダシステム、基板接合装置およびデバイスの製造方法
JP2013505592A (ja) * 2009-09-22 2013-02-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板を位置合わせするための装置
JP2014501440A (ja) * 2010-12-14 2014-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを保持しマウントするための保持装置
JP2013008804A (ja) * 2011-06-23 2013-01-10 Nikon Corp 基板貼り合わせ装置、基板貼り合わせ方法および積層半導体装置の製造方法
JP2014529885A (ja) * 2011-08-12 2014-11-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板のボンディング装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339905B2 (ja) 2020-03-13 2023-09-06 キオクシア株式会社 貼合装置および貼合方法

Also Published As

Publication number Publication date
TWI720613B (zh) 2021-03-01
CN105960706A (zh) 2016-09-21
WO2016096025A1 (de) 2016-06-23
US20160358881A1 (en) 2016-12-08
DE112014003660A5 (de) 2016-09-29
AT518738A5 (de) 2017-12-15
CN105960706B (zh) 2021-07-23
DE112014003660B4 (de) 2019-06-13
SG11201603148VA (en) 2016-07-28
KR20170096938A (ko) 2017-08-25
JP6509208B2 (ja) 2019-05-08
TW201634289A (zh) 2016-10-01
TW202023835A (zh) 2020-07-01
KR102115067B1 (ko) 2020-05-26
US9859246B2 (en) 2018-01-02
AT518738B1 (de) 2023-06-15
US20180096962A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US10347523B2 (en) Receptacle device, device and method for handling substrate stacks
US20180096962A1 (en) Substrate attachment for attaching a substrate thereto
US7682933B1 (en) Wafer alignment and bonding
KR20110089334A (ko) 웨이퍼 메이팅이 개선된 웨이퍼 본딩 방법 및 그 장치
CN109585354A (zh) 具有多区域控制的静电卡盘
JP2011071331A (ja) 基板剥離方法及び基板剥離装置
US20190103532A1 (en) Laminating structure of electronic device using transferring element, transferring apparatus for fabricating the electronic device and method for fabricating the electronic device
EP3483925A1 (en) Chuck plate for semiconductor post-processing, chuck structure having same chuck plate and chip separating apparatus having same chuck structure
JP4967078B1 (ja) ウェーハ保持具
JP2019145811A (ja) 薄膜化基板の貼り合わせ方法
JP4886909B1 (ja) ウェーハ保持具
JP6516889B2 (ja) 基板スタックを取り扱うための、収容システム及び装置及び方法
US8776363B2 (en) Method for supporting semiconductor wafer and wafer supporting assembly
JP2010153645A (ja) 積層半導体装置の製造方法
KR101366360B1 (ko) 자력을 이용한 반도체 웨이퍼 탈착 방법
JP2011096949A (ja) 加熱装置および積層電子デバイス装置の製造方法
JP2014045199A (ja) 接合装置、接合方法
JP5970909B2 (ja) クランプ機構及び基板貼り合わせ装置
JP2012079818A (ja) 基板貼り合せ装置、加熱装置、積層半導体装置の製造方法及び積層半導体装置
JP2012253273A (ja) 基板貼り合わせ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190402

R150 Certificate of patent or registration of utility model

Ref document number: 6509208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250