JP2018502487A - Am復調 - Google Patents

Am復調 Download PDF

Info

Publication number
JP2018502487A
JP2018502487A JP2017527632A JP2017527632A JP2018502487A JP 2018502487 A JP2018502487 A JP 2018502487A JP 2017527632 A JP2017527632 A JP 2017527632A JP 2017527632 A JP2017527632 A JP 2017527632A JP 2018502487 A JP2018502487 A JP 2018502487A
Authority
JP
Japan
Prior art keywords
output
detector
edge detector
signal
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017527632A
Other languages
English (en)
Other versions
JP6769961B2 (ja
Inventor
ウンナイム、ルーベン
ブルセット、オーラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordic Semiconductor ASA
Original Assignee
Nordic Semiconductor ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordic Semiconductor ASA filed Critical Nordic Semiconductor ASA
Publication of JP2018502487A publication Critical patent/JP2018502487A/ja
Application granted granted Critical
Publication of JP6769961B2 publication Critical patent/JP6769961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

振幅変調された無線信号を復調する方法が開示される。この方法は、変調された信号302を位相検出器308およびエッジ検出器314の両方に誘導することと、位相検出器308およびエッジ検出器314のそれぞれの出力信号310、318、320を用いて信号302における変調シンボル340の境界を判定することと、を含む。【選択図】図3

Description

本発明は、振幅変調(AM)された信号、特に、例えば短距離データ通信に用いられるような無線信号の復調に関する。
信号を復調するときに、変調シンボルのエッジを正確に判定することがしばしば必要とされる。例えば、無線通信システムは、変調シンボルによって変調された周期的搬送波信号を含むAM信号を送信機が受信機に送信するように構成され、該受信機は該信号内に含まれる情報またはデータを元に戻すために該AM信号を復調する必要がある。例えば、信号が、振幅が2つの所定のレベル間で変化する繰り返しパターンの搬送波を含むデジタルデータを伝送する場合、各変調シンボルの境界の正確なタイミングは、システムの動作、特に、応答の開始点を厳密なある時点に設定するのに用いられるタイマを開始することに関して重要となり得る。
変調された信号からAM変調シンボルを復調するときに、包絡線検出器を用いて、一般的には変調された信号を生成した複数の変調シンボルをなぞる、変調信号の全体的な形状を伝える信号包絡線を抽出することが知られている。このような包絡線検出器は、単純な整流器をしばしば備え、この場合、整流器の出力信号は、アナログフィルタを用いてフィルタされてから、比較器に送られ復調済みの信号として出力される。
このような解決策に用いられるアナログフィルタは、通常、実際の包絡線の不正確な検出と、変調シンボルのエッジが出現するタイミングの不確実性につながる可能性がある、工程変動(製造プロセスに起因するデバイス間の差異)に悩まされる。
信号の変調にAM技術だけが用いられている場合に、復調目的で位相ロックループ(PLL)を用いることも公知である。このようなシステムでは、変調された信号および局部発振器信号の両方が位相検出器に送られる。入力信号が搬送波をなくして変調されれば、位相検出器は基準入力上に何も信号を感知せず、PLLは位相ロックできなくなるであろう。復調は、当業者にそれ自体が公知の単純なロック検出器回路を用いることによって達成することができる。
PLLを用いることの欠点は、位相ロックを検出するのに必要とされる時間が、通常それ自体がアナログコンポーネントのアナログ工程変動に依存する、発振器の自走周波数に依存することである。
本発明は、代替的手法を提供しようとするものである。
第1の態様から、本発明は、振幅変調された無線信号を復調する方法を提供するものであって、前記方法は、変調された前記無線信号を位相検出器およびエッジ検出器の両方に誘導することと、前記位相検出器および前記エッジ検出器のそれぞれの出力信号を用いて前記無線信号における変調シンボルの境界を判定することと、を含む。
第2の態様から、本発明は、振幅変調された無線信号を復調するように構成された受信機を提供するものであって、前記受信機は、変調された前記無線信号を受信するように両方とも構成された位相検出器およびエッジ検出器を備え、前記位相検出器および前記エッジ検出器のそれぞれの出力信号を用いて、変調された前記無線信号における変調シンボルの境界を判定するように構成される。
したがって、本発明によれば、受信機は、変調された無線信号を、変調された信号の包絡線を得るための位相検出器、および、変調された信号のエッジを判定することができるエッジ検出器の両方に誘導することが当業者には分かるであろう。両方の検出器からの出力を用いて変調シンボルの境界を判定することによって、復調済みの信号を出力することができる。
位相検出器およびエッジ検出器の両方を用いることによって、エッジ検出器のない従来のシステムと比べたときに変調シンボルの境界に関する不確実性が減少した、復調済みの信号を得ることができる。
当該技術分野でそれ自体が公知のいくつかの位相検出器回路が存在する。いくつかの一連の実施形態において、位相検出器は、位相ロックループとロック検出器と、を備える。
変調シンボルが存在するかどうかを判定するために、慣習的には正弦波である入力信号を、位相検出器に入力として提供する前に、矩形波に変換することが有利である。いくつかの一連の実施形態において、変調された信号は、正弦波−矩形波コンバータに送られる。
上述した矩形波の出力を用いて、変調された信号上に変調シンボルが存在する時点を判定することができる。いくつかの別の一連の実施形態において、正弦波−矩形波コンバータの出力は、変調シンボルが存在しないときの矩形波と、変調シンボルが存在するときの一定値と、を含む。
正弦波−矩形波コンバータ回路の性質に起因して、変調シンボルが存在するときに矩形波出力が論理ハイ値または論理ロー値のどちらを含むことになるかは、通常は常に前もって分かるとは限らない。正弦波−矩形波コンバータ(シュミットトリガを用いるものなど)がヒステリシスを有することはよくあることであり、ゆえに、入力が前述のヒステリシスを克服するのに必要とされる閾値電圧を下回るときに出力がどのような値をとることになるかは分からない。
変調された信号上に存在する変調シンボルの境界は、エッジ検出器の入力値の第1一定値から第2一定値への変化を監視することによって判定してもよい。いくつかの一連の実施形態において、エッジ検出器は、エッジ検出器への入力が第1閾値を上回るときに第1レベルにラッチする第1出力と、エッジ検出器への入力が第2閾値を下回るときに第2レベルにラッチする第2出力と、を含む。第1閾値および第2閾値は、同じであってもよいが、通常、これらは異なる。
エッジ検出器は、出力を継続的に生成することもできる。しかしながら、一連の実施形態において、エッジ検出器は、代わりに、変調された信号上にこのような変調シンボルが現在存在することが分かると、変調シンボルの境界のみを監視する。したがって、いくつかの一連の実施形態において、位相検出器が変調シンボルを検出した後にエッジ検出器をリセットするように構成された結合器が提供される。
変調された信号上に変調シンボルが存在するとともにエッジ検出器がリセットされていると判定されたときは、変調シンボルの境界を監視することが有利である。正弦波−矩形波コンバータ上に存在する上記のヒステリシス効果に起因して、変調シンボルの境界がローからハイへの遷移またはハイからローへの遷移のいずれによって示されることになるかは通常は事前には分からないが、信号の現在レベルを判定して、対応する反対レベルへの変化を監視することは可能である。いくつかの一連の実施形態において、結合器は、エッジ検出器をリセットした後にエッジ検出器の第1出力が第1出力値にラッチするのを検出するように構成されて、エッジ検出器の第2出力が第2出力値にラッチするのを監視する。
やがて、変調シンボルは終わり、正弦波−矩形波コンバータからの出力はもはや一定のままではなくなる。別の一連の実施形態において、エッジ検出器の第2出力が第2出力値にラッチすることを利用して、変調シンボルの境界を示してもよい。
一般に、所与の復調スキームのいずれにおいてもエラーが発生する可能性があり、ある状況下では、変調シンボルの検出された境界を検証しこの境界が真であることを保証することによって、これらのエラーを減らすことが有利である。いくつかの一連の実施形態において、エッジ検出器によって検出されたエッジは、エッジの後に続く位相検出器出力がハイになることを確認することによって検証される。
いくつかの一連の実施形態において、復調器は、バッテリ駆動の集積回路内に実装される。
本発明が幅広い通信技術での用途を有することを当業者は理解するであろう。いくつかの一連の実施形態において、当該復調は、近距離無線通信(NFC)システムで用いるために提供される。
本発明に関連して言及される搬送波は、正弦波の波形に限定されず、矩形波、鋸波、三角波、または他の周期的波形を含むがこれらに限定されない他の波形を含むこともできることも当業者は理解するであろう。
次に、ほんの一例として、添付図を参照しながら本発明の実施形態を説明する。
(a)は従来のアナログ包絡線検出器型復調器のブロック図であり、(b)は従来の位相ロックループ型復調器のブロック図である。 従来の単純なアナログ包絡線検出器型復調器と従来の位相ロックループ型復調器のタイミング図である。 本発明の典型的な実施形態のブロック図である。 本発明の典型的な実施形態のタイミング図である。
図1(a)は、従来のアナログ包絡線検出器型復調装置100のブロック図を示す。入来する変調された信号102は、アナログ包絡線検出器104へ送られる。この包絡線検出器104は、単純な整流器の形態をとることもできる。包絡線検出器104は、出力として包絡線信号106を生成する。この包絡線信号106は、変調された入力信号102の包絡線に忠実に従う形状を有する。結果的に生じる包絡線信号106は、次いで、復調済みの信号110を生成するために包絡線信号106を閾値と比較する比較器108に送られる。
図1(b)は、従来の位相ロックループ型復調装置200のブロック図を示す。入来する変調された信号202は、出力として矩形波206を生成する正弦波−矩形波コンバータ204へ送られる。この矩形波206は、図2を参照してさらに詳述するように、入来する変調された信号202との固定の位相関係を有する。ロック検出器付き位相ロックループ208は、矩形波206を第1入力として取り入れ、整合した周波数の局部発振器207を第2入力として取り入れる。変調シンボルが続く間、矩形波206と発振器207との間の位相関係はもはや存在せず、そのため、位相ロックループはロックを失う。位相ロックループがロックを有するとき、および、有さないときを示す信号が、出力として復調済みの信号210をもたらす。
図2は、図1(a)にある従来のアナログ包絡線検出器型復調装置100および図1(b)にある位相検出器型復調装置200のタイミング図を示しており、時間関数としてこれらの装置と関係付けられた信号の特性を示す。
変調された信号102、202は、振幅変調(AM)技術を用いて変調された搬送波信号(この例では、搬送波信号は正弦波の波形である)で構成され、結果として変調された信号102、202の包絡線は、この場合2つの別個の信号レベルのシンボルを伝送する。シンボル120、220の長さは、信号レベルが所与の閾値を下回った状態の持続時間である。
アナログ包絡線検出器型復調装置100を用いるとき、変調された信号102は、包絡線検出器104によって処理され、復調済みの信号110が得られる。ここで、復調済みの信号110の包絡線は、変調された信号102の包絡線をなぞり、閾値演算を経てシンボルのエッジが定義される。しかしながら、図面で分かるように、エッジ検出器のコンポーネントでの避けられない工程変動に起因して、変調シンボルの境界におけるある程度の不確実性122が存在し、この結果、復調済みの信号110に存在するシンボルの長さが、変調された信号102に元々存在するシンボル120の長さとは異なることになる。
位相ロックループ型復調装置200を用いるとき、変調された信号202は、矩形波に変換された信号206を生成する正弦波−矩形波コンバータ204によって処理される。変調シンボル220が存在しないと、矩形波に変換された信号206は、変調された信号202と同じ周波数を有する。しかし、変調シンボル220が続く間、矩形波に変換された信号206は、矩形波シンボルの持続時間214にわたり一定のままである。矩形波に変換された信号206は、変調シンボル220が続く間はハイまたはローにラッチするが、どちらとなるかは予測可能ではなく、毎回変化する場合がある。
この従来の位相ロックループ型復調装置200(図1(b))において、矩形波に変換された信号206は、次いで、ロック検出器付き位相ロックループ208に入力される。ロック検出器付き位相ロックループ208は自走式局部発振器207を有し、自走式局部発振器207は、搬送波の周波数で動作して、局部発振器207の信号を矩形波に変換された信号206と比較し2つの信号間の位相関係を判定することによって、出力信号210を生成する。
出力信号210は、位相ロックループがロックを確立する(すなわち、局部発振器信号と矩形波に変換された信号206との間に固定の位相関係がある)とハイになる。対照的に、出力信号210は、ロックを確立することができないとローになるが、この現象は、変調シンボル220が存在して、矩形波に変換された信号206が矩形波シンボルの持続時間214にわたり一定のままとなり、矩形波に変換された信号206と局部発振器信号との間の位相関係がなくなるときに起こる。出力信号210は、変調された信号202を形成した変調信号の一般的形状をなぞることによって、復調済みの信号となる。しかし、復調済みの出力信号210は、ロックを再確立するのにかかる可変時間に起因して、変調シンボルの境界の位置に関しある程度の不確実性212を有する。
図3は、例えば双方向無線通信システムで用いられる、本発明の典型的な実施形態のブロック図を示す。アンテナ328は、入来する信号326を受信し、受信した信号330を増幅器332に提供する。受信した信号330は、増幅器332によって増幅されて、復調器300による使用のために十分な振幅を提供する。増幅された信号334は、次いで、ダウンコンバータ336によって処理されて、復調に適切な変調された信号入力302を生成する。例えば近距離通信(NFC)の実装など他の実施形態では、ダウンコンバータおよび/または増幅器は必要ではない場合がある。入来する変調された信号302は、矩形波に変換された信号306を生成する正弦波−矩形波コンバータ304へ誘導される。
矩形波に変換された信号306は、次いで、ロック検出器付き位相ロックループ308に入力される。ロック検出器付き位相ロックループ308は自走型局部発振器309を有し、自走型局部発振器309は、搬送波の周波数で動作して、この局部発振器信号を矩形波に変換された信号306と比較し2つの信号間の位相関係を判定することによって、ロック検出信号310を生成する。
矩形波に変換された信号306は、エッジ検出器314にも入力される。エッジ検出器314は2つのラッチを備え、第1ラッチは、矩形波に変換された信号306が所定の閾値を上回ると論理ハイ値にラッチする正のエッジ信号318を提供する一方で、第2ラッチは、矩形波に変換された信号306が別の所定の閾値を下回ると論理ハイ値にラッチする負のエッジ信号320を提供する。
ロック検出信号310は結合器312に入力され、結合器312は、変調シンボルの存在を監視して、エッジ検出器314にラッチリセット信号316を提供する。この結合器312は、図4を参照してさらに後述するように、正のエッジ信号318および負のエッジ信号320を取り入れこれらの入力をロック検出信号310と結合することによって、復調済みの出力信号322を生成する。
図4は、図3に示した本発明の典型的な実施形態のタイミング図であり、時間関数として本発明のさまざまなコンポーネントと関係付けられた信号の特性を示す。
変調された信号302は、振幅変調(AM)技術を用いて変調された搬送波信号(この例では、搬送波信号は正弦波の波形である)で構成され、結果として変調された信号302の包絡線は、この場合2つの別個の信号レベルのシンボルを伝送する。シンボル340の長さは、信号レベルが所与の閾値を下回った状態の持続時間である。
位相ロックループ型復調装置300を用いるとき、変調された信号302は、矩形波に変換された信号306を生成する正弦波−矩形波コンバータ304によって処理される。変調シンボル340が存在しないと、矩形波に変換された信号306は、変調された信号302と同じ周波数を有する。しかし、変調シンボル340が続く間、矩形波に変換された信号306は、矩形波シンボルの持続時間314にわたり一定のままである。正弦波−矩形波コンバータ304に存在するヒステリシスに起因して、矩形波に変換された信号306は、変調シンボル340が続く間はハイまたはローにラッチするが、どちらとなるかは予測可能ではなく、毎回変化する場合がある。
ロック検出器付き位相ロックループ308のロック検出信号310は、位相ロックループがロックを確立する(すなわち、局部発振器信号と矩形波に変換された信号306との間に固定の位相関係がある)とハイになる。対照的に、ロック検出信号310は、ロックを確立することができないとローになるが、この現象は、変調シンボル340が存在して、矩形波に変換された信号306が矩形波シンボルの持続時間314にわたり一定のままとなり、矩形波に変換された信号306と局部発振器信号との間の位相関係がなくなるときに起こる。出力信号310は、変調された信号302を形成した変調信号の一般的形状をなぞることによって、復調済みの信号となる。しかし、ロック検出信号310は、変調シンボルの境界の位置に関しある程度の不確実性346を有する。
結合器312は、ロック検出信号310を監視する。ロック検出信号310が所定の時間の長さにわたりローであれば(変調シンボル340が存在することを示す)、結合器312は、ラッチリセット信号316をエッジ検出器314に提供し、エッジ検出器314は両方のラッチを論理ロー値352にリセットする。ラッチリセット信号316が除去されるとすぐに閾値に関してラッチがかかるので、直ちに2つのうち1つのラッチがかかることになるが、上述のように、正弦波−矩形波コンバータ304におけるヒステリシスに起因して、どちらのラッチがかかることになるかは前もって分からない。結合器312は、第1ラッチがかかるのを検出すると第2ラッチがかかるのを監視し、これが起こると変調シンボル340の境界を意味することになる。
この時点で、矩形波に変換された信号306はハイなので、正のエッジ信号318は直ちに論理ハイ値354になり、結合器312は、負のエッジ信号320が後の時点356で論理ハイ値になるよう監視すべきであることを意味する。
ロック検出信号310は、次いで、検出されたより正確な負のエッジ信号320と組み合わされて、図1(b)の従来の位相ロックループ型復調装置で用いられる場合のロック検出信号310と関係付けられた不確実性346と比べると不確実性348の窓がより狭い復調済み出力信号322を生成する。
次いで、負のエッジ信号が論理ハイ値356になった後にロック検出信号310が論理ハイ値に戻ることを確認することによって、検出されたエッジの検証が可能である。この検証の結果、検証無しの復調済み信号322と比べると僅かに時間遅延がある、検証有りの復調済み信号324が生成される。
したがって、シンボルエッジを従来の方法よりもアナログ工程変動が少ない状態で判定することができる、変調された信号を復調するための方法が説明されたことが分かるであろう。
特定の実施形態が詳細に説明されているが、本発明の範囲内での多くの変異例および変形例が可能である。

Claims (20)

  1. 振幅変調された無線信号を復調する方法であって、
    変調された前記無線信号を位相検出器およびエッジ検出器の両方に誘導することと、
    前記位相検出器および前記エッジ検出器のそれぞれの出力信号を用いて前記無線信号における変調シンボルの境界を判定することと、を含む
    ことを特徴とする方法
  2. 前記位相検出器が、位相ロックループとロック検出器と、を備える
    ことを特徴とする、請求項1に記載の方法。
  3. 変調された前記無線信号を正弦波−矩形波コンバータに送ることを含む
    ことを特徴とする、請求項1または請求項2に記載の方法。
  4. 前記正弦波−矩形波コンバータの出力は、変調シンボルが存在しないときの矩形波と、変調シンボルが存在するときの一定値と、を含む
    ことを特徴とする、請求項3に記載の方法。
  5. 前記エッジ検出器は、前記エッジ検出器への入力が第1閾値を上回るときに第1レベルにラッチする第1出力と、前記エッジ検出器への入力が第2閾値を下回るときに第2レベルにラッチする第2出力とを含む
    ことを特徴とする、請求項1乃至請求項4のいずれかに記載の方法。
  6. 前記位相検出器が変調シンボルを検出した後に前記エッジ検出器をリセットすることを含む
    ことを特徴とする、請求項1乃至請求項5のいずれかに記載の方法。
  7. 前記エッジ検出器をリセットした後に第1の出力値にラッチする前記エッジ検出器の第1出力を検出し、第2の出力値にラッチする前記エッジ検出器の第2出力を監視することを含む
    ことを特徴とする、請求項1乃至請求項6のいずれかに記載の方法。
  8. 前記第2の出力値にラッチする前記エッジ検出器の第2出力を、前記変調シンボルの境界を示すのに用いることを含む
    ことを特徴とする、請求項7に記載の方法。
  9. 前記エッジ検出器によって検出されたエッジを、前記エッジの後に続く前記位相検出器出力がハイになるかをチェックすることによって検証することを含む
    ことを特徴とする、請求項1乃至請求項8のいずれかに記載の方法。
  10. 前記復調器がバッテリ駆動の集積回路内に実装される
    ことを特徴とする、請求項1乃至請求項9のいずれかに記載の方法。
  11. 振幅変調された無線信号を復調するように構成された受信機であって、前記受信機は、
    変調された前記無線信号を受信するように両方とも構成された位相検出器およびエッジ検出器を備え、
    前記位相検出器および前記エッジ検出器のそれぞれの出力信号を用いて、変調された前記無線信号における変調シンボルの境界を判定するように構成される
    ことを特徴とする、受信機。
  12. 前記位相検出器が、位相ロックループとロック検出器と、を備える
    ことを特徴とする、請求項11に記載の受信機。
  13. 変調された前記無線信号を正弦波−矩形波コンバータに送る
    ことを特徴とする、請求項11または請求項12に記載の受信機。
  14. 前記正弦波−矩形波コンバータの出力は、変調シンボルが存在しないときの矩形波と、変調シンボルが存在するときの一定値と、を含む
    ことを特徴とする、請求項13に記載の受信機。
  15. 前記エッジ検出器は、前記エッジ検出器への入力が第1閾値を上回るときに第1レベルにラッチする第1出力と、前記エッジ検出器への入力が第2閾値を下回るときに第2レベルにラッチする第2出力とを含む
    ことを特徴とする、請求項11乃至請求項14のいずれかに記載の受信機。
  16. 前記位相検出器が変調シンボルを検出した後に前記エッジ検出器をリセットするように構成されたコンバイナを備える
    ことを特徴とする、請求項11乃至請求項15のいずれかに記載の受信機。
  17. 結合器または前記結合器は、前記エッジ検出器をリセットした後に第1の出力値にラッチする前記エッジ検出器の第1出力を検出し、第2の出力値にラッチする前記エッジ検出器の第2出力を監視するように構成される
    ことを特徴とする、請求項11乃至請求項16のいずれかに記載の受信機。
  18. 前記第2の出力値にラッチする前記エッジ検出器の第2出力を、前記変調シンボルの境界を示すのに用いる
    ことを特徴とする、請求項17に記載の受信機。
  19. 前記エッジ検出器によって検出されたエッジを、前記エッジの後に続く前記位相検出器出力がハイになるかをチェックすることによって検証する
    ことを特徴とする、請求項11乃至請求項18のいずれかに記載の受信機。
  20. 前記復調器がバッテリ駆動の集積回路内に実装される
    ことを特徴とする、請求項11乃至請求項19のいずれかに記載の受信機。
JP2017527632A 2014-11-21 2015-11-20 Am復調 Active JP6769961B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1420711.2A GB2532491A (en) 2014-11-21 2014-11-21 AM demodulation
GB1420711.2 2014-11-21
PCT/GB2015/053543 WO2016079534A1 (en) 2014-11-21 2015-11-20 Am demodulation with phase and symbol edge detection

Publications (2)

Publication Number Publication Date
JP2018502487A true JP2018502487A (ja) 2018-01-25
JP6769961B2 JP6769961B2 (ja) 2020-10-14

Family

ID=52292325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017527632A Active JP6769961B2 (ja) 2014-11-21 2015-11-20 Am復調

Country Status (8)

Country Link
US (1) US10153927B2 (ja)
EP (1) EP3222016B1 (ja)
JP (1) JP6769961B2 (ja)
KR (1) KR102415697B1 (ja)
CN (1) CN107005510B (ja)
GB (1) GB2532491A (ja)
TW (1) TWI675561B (ja)
WO (1) WO2016079534A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447350B2 (en) 2017-01-11 2019-10-15 Mediatek Singapore Pte. Ltd. High-speed circuits for active load modulation and related methods
US10491437B2 (en) 2017-01-11 2019-11-26 Mediatek Singapore Pte. Ltd. Circuits for amplitude demodulation and related methods
US10374848B2 (en) * 2017-01-11 2019-08-06 Mediatek Singapore Pte. Ltd. Amplitude demodulators and related methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002535A (ko) * 1988-07-11 1990-02-28 지대훈 A-d 변환기를 이용한 진폭변조방식
US4947407A (en) * 1989-08-08 1990-08-07 Siemens-Pacesetter, Inc. Sample-and-hold digital phase-locked loop for ask signals
DE19858099C2 (de) * 1998-12-16 2000-12-07 Texas Instruments Deutschland Demodulatorschaltung
KR100655784B1 (ko) * 2001-02-08 2006-12-12 넥스원퓨처 주식회사 디지털 중간 주파수 다운 컨버터를 포함하는 복조기
CN100588188C (zh) * 2001-07-20 2010-02-03 Nxp股份有限公司 用于识别信号边沿的方法和装置
KR100434501B1 (ko) * 2002-04-25 2004-06-05 삼성전자주식회사 듀티 정정을 기반으로 하는 주파수 체배기
US7099400B2 (en) * 2003-01-22 2006-08-29 Agere Systems Inc. Multi-level pulse amplitude modulation receiver
US7477716B2 (en) * 2003-06-25 2009-01-13 Mosaid Technologies, Inc. Start up circuit for delay locked loop
KR100656339B1 (ko) * 2003-12-26 2006-12-11 한국전자통신연구원 초광대역 송수신을 위한 펄스신호 발생기 및 이를포함하는 송수신장치
US8145139B2 (en) * 2004-10-25 2012-03-27 Avaak, Inc. Simplified radio frequency receiver
US9794096B2 (en) * 2005-06-27 2017-10-17 John W. Bogdan Direct synchronization of synthesized clock
WO2008093254A1 (en) * 2007-01-31 2008-08-07 Nxp B.V. Demodulation circuit for ask coded or amplitude modulated signals as well as nfc and rfid devices comprising the same
US8401092B1 (en) * 2010-07-30 2013-03-19 Broadlogic Network Technologies Inc. Multi-reference clock synchronization techniques
JP5653791B2 (ja) * 2011-02-18 2015-01-14 ラピスセミコンダクタ株式会社 Fsk復調回路
TWI451700B (zh) * 2011-12-05 2014-09-01 Global Unichip Corp 時脈資料回復電路
CN103905370B (zh) * 2012-12-27 2017-05-24 展讯通信(上海)有限公司 正交振幅调制信号的软解调方法和装置、移动终端
CN103346988B (zh) * 2013-06-13 2016-03-23 电子科技大学 一种fsk数字解调器
US9553717B2 (en) * 2014-03-18 2017-01-24 Analog Devices Global Systems and methods for clock and data recovery

Also Published As

Publication number Publication date
KR20170088913A (ko) 2017-08-02
KR102415697B1 (ko) 2022-06-30
WO2016079534A1 (en) 2016-05-26
GB201420711D0 (en) 2015-01-07
EP3222016B1 (en) 2020-10-07
US10153927B2 (en) 2018-12-11
TW201620261A (zh) 2016-06-01
JP6769961B2 (ja) 2020-10-14
GB2532491A (en) 2016-05-25
CN107005510A (zh) 2017-08-01
US20180183637A1 (en) 2018-06-28
EP3222016A1 (en) 2017-09-27
CN107005510B (zh) 2020-09-25
TWI675561B (zh) 2019-10-21

Similar Documents

Publication Publication Date Title
US10187100B2 (en) Apparatus and method for direct radio frequency (RF) sampling in near field communication (NFC) devices
JP6769961B2 (ja) Am復調
US20160315646A1 (en) Wireless receiver and method
KR101414289B1 (ko) 이산 위상 편이 변조 신호를 상측대역과 하측대역으로 분리하고 편이하여 결합한 저전력용 비동기식 고속 bpsk 복조 방법 및 그 회로
US8638884B2 (en) Data processing unit and signal receiver including the data processing unit
JP6530986B2 (ja) 無線受信装置、電子機器、及び無線受信方法
JP2006261826A (ja) 受信装置及び受信方法
CN107667549B (zh) 用于发送和接收包括导频信号和信息信号的广播信号的方法
CN106685633B (zh) 全数字移相微信号锁相检测方法及设备
KR102484067B1 (ko) 두개의 상태 기호들의 시퀀스에 의해 변조된 위상 또는 주파수 신호를 수신하는 방법 및 장치
JP2007292613A (ja) 標準電波の受信回路
CN108183876B (zh) 一种fsk信号解调及脉冲恢复系统及方法
CN108023588B (zh) 基于fpga的时钟恢复电路
US8519825B2 (en) RFID transponder
JP3833259B2 (ja) Fsk受信器における周波数制御信号の生成
CN116155668A (zh) 一种抗频偏载波恢复方法、系统及存储介质
JP2009278602A (ja) デジタル通信方式及び無線機
JP2016149603A (ja) 同期判定システム、通信システム、および同期判定方法
JP2007292614A (ja) 標準電波の受信装置
BR112017027888B1 (pt) Método para recepção de um sinal modulado em fase ou em frequência por uma sequência de símbolos de dois estados, memória lida por computador e dispositivo receptor
JP2014003528A (ja) Fsk復調器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200924

R150 Certificate of patent or registration of utility model

Ref document number: 6769961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250