JP2018207059A - 可変容量コンデンサ - Google Patents
可変容量コンデンサ Download PDFInfo
- Publication number
- JP2018207059A JP2018207059A JP2017114087A JP2017114087A JP2018207059A JP 2018207059 A JP2018207059 A JP 2018207059A JP 2017114087 A JP2017114087 A JP 2017114087A JP 2017114087 A JP2017114087 A JP 2017114087A JP 2018207059 A JP2018207059 A JP 2018207059A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- upper electrode
- upper electrodes
- film
- variable capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】誘電体膜の絶縁破壊を抑制すること。【解決手段】基板10と、前記基板上に設けられた下部電極12と、前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜14と、前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極16と、を備え、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続し、前記界面における前記複数の上部電極および前記溝の側面は、前記上部電極の幅が前記溝間の前記誘電体膜の幅より狭くなるように傾斜している可変容量コンデンサ。【選択図】図1
Description
本発明は、可変容量コンデンサに関し、例えばペロブスカイト構造化合物を有する誘電体膜を備える可変容量コンデンサに関する。
ペロブスカイト構造化合物を有する強誘電体を用いたコンデンサが知られている(例えば特許文献1から5)。強誘電体を用いたコンデンサは、例えば可変容量コンデンサに用いられている(例えば特許文献1から4)。誘電体膜の欠陥に起因したリーク電流の増加や短絡故障を抑制するため、欠陥を樹脂絶縁体で埋め込むことが知られている(例えば特許文献1)。耐圧性能を向上させるため上部電極の側面を傾斜させることや誘電体膜に形成された溝の側面を傾斜させることが知られている(例えば特許文献6から8)。
可変容量コンデンサでは、高電界による誘電体膜の絶縁破壊を抑制することが求められている。特許文献1では、欠陥に起因したリーク電流の増加や短絡故障を抑制することができる。しかし、樹脂絶縁体を形成するため製造工程が複雑になる。特許文献6から8による耐圧性能の向上は十分ではない。
本発明は、上記課題に鑑みなされたものであり、誘電体膜の絶縁破壊を抑制することを目的とする。
前述した課題を解決する主たる本発明は、基板と、前記基板上に設けられた下部電極と、前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜と、前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極と、を備え、前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続し、前記界面における前記複数の上部電極および前記溝の側面は、前記上部電極の幅が前記溝間の前記誘電体膜の幅より狭くなるように傾斜している可変容量コンデンサであることを特徴とする。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
本発明によれば、誘電体膜の絶縁破壊を抑制することができる。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)は、実施例1に係る可変容量コンデンサの平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)および図1(b)に示すように、支持基板10上に下部電極12が設けられている。単一の下部電極12上に複数の誘電体膜14が設けられている。複数の誘電体膜14上にそれぞれ複数の上部電極16が設けられている。誘電体膜14および上部電極16の側面は下部電極12の上面に対し傾斜している。支持基板10上に下部電極12、誘電体膜14および上部電極16を覆うように層間絶縁膜18が設けられている。層間絶縁膜18を貫通する貫通孔19が設けられている。貫通孔19は、下部電極12および上部電極16に繋がるように設けられている。貫通孔19内および層間絶縁膜18上に配線20aおよび20bが設けられている。配線20aは複数の上部電極16に共通に接続されている。配線20bは下部電極12に接続されている。複数の誘電体膜14および上部電極16間には溝22が設けられている。配線20aと20bとの間には複数の上部電極16が互いに並列に接続されている。
支持基板10は、例えばシリコン(Si)基板等の導電性体基板、石英基板、アルミナ基板、サファイア基板またはガラス基板等の絶縁基板である。支持基板10として導電性基板を用いる場合、導電性基板上に絶縁膜を設けることが好ましい。例えば、支持基板10がシリコン基板の場合、シリコン基板上に熱酸化等により形成された酸化シリコン膜(SiO2)が設けられていることが好ましい。また、シリコン基板は高抵抗基板であることが好ましい。
下部電極12および上部電極16としては、白金(Pt)、イリジウム(Ir)もしくはルテニウム(Ru)等の貴金属、またはルテニウム酸ストロンチウム(SrRuO3)、酸化ルテニウム(RuO2)もしくは酸化イリジウム(IrO2)等の導電性酸化物を用いることができる。下部電極12と支持基板10との密着性向上のため、下部電極12にチタン(Ti)または酸化チタン(TiO2)等の密着層を設けてもよい。
誘電体膜14は、ペロブスカイト構造化合物(好ましくはペロブスカイト構造酸化物)であり、例えばBST(BaSrTiO3)またはPZT(PbZrTiO3)である。BaとSrとの元素組成比またはPbとZrの元素組成比は任意に設定できる。ペロブスカイト構造化合物には、リーク電流および/または破壊電界強度の改善のためマンガン(Mn)またはニオブ(Nb)等の元素を微量添加してもよい。誘電体膜14の膜厚は例えば10nmから500nmである。
層間絶縁膜18としては、ポリイミド樹脂もしくはBCB(Benzocyclobutene)樹脂等の有機絶縁膜、酸化シリコン、窒化シリコン(SiN)もしくは酸化アルミニウム(Al2O3)等の無機絶縁膜、または、これらの絶縁膜の複合膜を用いることができる。
配線20aおよび20bとしては、銅(Cu)、アルミニウム(Al、SiまたはCu等が添加されていてもよい)等の導電性材料を用いる。上部電極16と配線20aおよび20bとの間に、チタン、タンタル(Ta)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化珪化チタン(TiSiN)もしくは窒化珪化タンタル(TaSiN)等の窒化物、ルテニウム酸ストロンチウムもしくは酸化イルジウム等の酸化膜、またはこれらの複合膜を用いることができる。配線20aおよび20b上に端子電極を設けてもよい。端子電極として、銅、金または半田等を用いることができる。
図2(a)から図2(c)は、実施例1に係る可変容量コンデンサの製造方法を示す断面図である。図2(a)に示すように、支持基板10上に下部電極12、誘電体膜14および上部電極16を形成する。下部電極12、誘電体膜14および上部電極16の形成には、スパッタリング法、CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法またはPLD(Pulsed Laser Deposition)法等を用いることができる。
図2(b)に示すように、上部電極16上にマスク30を形成する。マスク30は例えばフォトレジストであり、開口32が設けられている。開口32の側面は傾斜している。マスク30がフォトレジストの場合、フォトレジスト塗布後露光前のプリベーク温度および現像後のポストベーク温度を調整することで、開口32の側面の傾斜角度を調整できる。図2(c)に示すように、マスク30をマスクに上部電極16および誘電体膜14をエッチングする。エッチングには、例えば塩素系ガスを用いたドライエッチング法を用いる。これにより、上部電極16および誘電体膜14が複数に分割される。上部電極16および誘電体膜14の側面は下部電極12の上面に対して傾斜する。図2(b)における開口32の側面の傾斜角度および/または上部電極16および誘電体膜14のエッチング条件を調整することで、上部電極16および誘電体膜14の側面の傾斜角度を調整できる。上部電極16および誘電体膜14には下部電極12に達する溝22が形成される。
その後、下部電極12を所望の形状に加工する。支持基板10上に層間絶縁膜18を形成する。層間絶縁膜18に貫通孔19を形成する。貫通孔19および層間絶縁膜18上に配線20aおよび20bを形成する。これにより図1(a)および図1(b)の可変容量コンデンサが作製される。
[破壊電界強度の測定]
実施例1に係る可変容量コンデンサを作製し破壊電界を測定した。比較のため比較例1から3に係る可変容量コンデンサを作製した。図3(a)から図3(c)は、それぞれ比較例1から3に係る可変容量コンデンサの断面図である。図3(a)に示すように、比較例1では、単一の下部電極12に単一の上部電極16が設けられている。誘電体膜14の側面は上部電極16の側面の外側に位置している。その他の構成は実施例1と同じであり説明を省略する。
実施例1に係る可変容量コンデンサを作製し破壊電界を測定した。比較のため比較例1から3に係る可変容量コンデンサを作製した。図3(a)から図3(c)は、それぞれ比較例1から3に係る可変容量コンデンサの断面図である。図3(a)に示すように、比較例1では、単一の下部電極12に単一の上部電極16が設けられている。誘電体膜14の側面は上部電極16の側面の外側に位置している。その他の構成は実施例1と同じであり説明を省略する。
図3(b)に示すように、比較例2では、上部電極16と誘電体膜14の側面が連続して設けられている。その他の構成は比較例1と同じであり説明を省略する。図3(c)に示すように、比較例3では、単一の下部電極12に対し複数の上部電極16が設けられている。誘電体膜14は分割されていない。その他の構成は実施例1と同じであり説明を省略する。
以下、コンデンサの作製条件を示す。
支持基板10:上面に熱酸化膜が形成されたシリコン基板
下部電極12:膜厚が10nmのTiO2膜および膜厚が250nmのPt膜
誘電体膜14:膜厚が90nmのMnを添加したBST(Ba0.5Sr0.5TiO3)膜
上部電極16:膜厚が100nmのPt膜
層間絶縁膜18:ポリイミド膜
配線20aおよび20b:Al層
端子電極:配線20aおよび20b側からAl膜、Ni膜およびAu膜
複数の上部電極16の合計の面積:0.64mm2
上部電極16および誘電体膜14の側面の傾斜角度:20°
マスク30:膜厚が0.98μmのポジ型フォトレジスト
プリベーク温度:110℃
ポストペーク温度:150℃
上部電極16および誘電体膜14エッチング方法:RIE(Reactive Ion Etching)
エッチングガス:塩素(Cl2)含有ガス
支持基板10:上面に熱酸化膜が形成されたシリコン基板
下部電極12:膜厚が10nmのTiO2膜および膜厚が250nmのPt膜
誘電体膜14:膜厚が90nmのMnを添加したBST(Ba0.5Sr0.5TiO3)膜
上部電極16:膜厚が100nmのPt膜
層間絶縁膜18:ポリイミド膜
配線20aおよび20b:Al層
端子電極:配線20aおよび20b側からAl膜、Ni膜およびAu膜
複数の上部電極16の合計の面積:0.64mm2
上部電極16および誘電体膜14の側面の傾斜角度:20°
マスク30:膜厚が0.98μmのポジ型フォトレジスト
プリベーク温度:110℃
ポストペーク温度:150℃
上部電極16および誘電体膜14エッチング方法:RIE(Reactive Ion Etching)
エッチングガス:塩素(Cl2)含有ガス
誘電体膜14としては、内部応力がほぼ0のサンプルAと引張応力のサンプルBを準備した。サンプルAおよびサンプルBは成膜設定温度がそれぞれ560℃および750℃のスパッタリング法を用い成膜した。
誘電体膜14の内部応力
サンプルAの比較例1および3:0.07GPa
サンプルAの実施例1および比較例2:0.09GPa
サンプルBの比較例1および3:−0.68GPa
サンプルBの実施例および比較例2:−0.64GPa
なお、応力は正を圧縮応力とし負を引張応力とする。基板上に薄膜が成膜されているときの内部応力は、一般的に、成膜面が中心に収縮する力を引張応力といい、成膜面が外側に伸長しようとする力を圧縮応力という。本願における引張応力は、支持基板10の一方主面に誘電体膜14が成膜されているとき、支持基板10の他方主面が下に凸となるように反りを生じさせる応力である。
誘電体膜14の内部応力
サンプルAの比較例1および3:0.07GPa
サンプルAの実施例1および比較例2:0.09GPa
サンプルBの比較例1および3:−0.68GPa
サンプルBの実施例および比較例2:−0.64GPa
なお、応力は正を圧縮応力とし負を引張応力とする。基板上に薄膜が成膜されているときの内部応力は、一般的に、成膜面が中心に収縮する力を引張応力といい、成膜面が外側に伸長しようとする力を圧縮応力という。本願における引張応力は、支持基板10の一方主面に誘電体膜14が成膜されているとき、支持基板10の他方主面が下に凸となるように反りを生じさせる応力である。
サンプルAおよびBの比較例1から3および実施例1について、平均破壊電界強度を測定した。図4は、サンプルAおよびBの比較例1から3および実施例1に係るコンデンサの1個当たりの上部電極面積に対する平均破壊電界強度を示す図である。1個当たりの上部電極面積は、比較例1および2では上部電極16の面積に対応し、比較例3および実施例1では複数の上部電極16のうち1個の上部電極16の面積を示す。1個の上部電極面積の小さいコンデンサは多くの上部電極16を備えることになる。1個当たりの上部電極面積は2500、10000、40000、160000および640000μm2である。平均破壊電界強度は、5個のコンデンサの配線20aと20bの間に電圧を印加し破壊される電界強度の平均とした。なお、コンデンサに加える電界を大きくしていくと、コンデンサは破壊電圧で一気に破壊される。
図4に示すように、サンプルAおよびBともに1個当たりの上部電極面積が小さくなると平均破壊電界強度が大きくなる。同じ上部電極面積では、サンプルAはサンプルBに比べ平均破壊電界強度が大きい。サンプルAの比較例3と実施例1では、同じ上部電極面積における平均破壊電界強度はほぼ同じである。一方、サンプルBの実施例1では、比較例3に比べ同じ上部電極面積における平均破壊電界強度が大きい。特にサンプルBの実施例3では上部電極面積が小さくなると平均破壊電界強度が急激に大きくなる。
図5(a)および図5(b)は、サンプルBの比較例3と実施例1の破壊されたコンデンサのSEM(Scanning Electron Microscope)画像を示す図である。図5(a)に示すように、サンプルBの比較例3では、ほとんど破壊は上部電極16の端部で生じている。一方、図5(b)に示すように、サンプルBの実施例1は、多くの破壊は上部電極16の内部で生じている。このように、実施例1は比較例3より大きい電界が印加されても端部に破壊が生じておらず、通常印加される程度の電界では破壊されない。
上記のような振る舞いの理由は明確ではないが、例えば以下のように考えられる。比較例1および2のように、上部電極16の面積が大きいと、上部電極16の端部40および42(図3(a)および図3(b)参照)において誘電体膜14に応力(例えば誘電体膜14と上部電極16との内部応力差に起因する応力)が加わる。この応力のため破壊電界強度が小さくなると考えられる。サンプルBはサンプルAより誘電体膜14の内部応力が大きいため、端部40および42に加わる応力が大きく、破壊電界強度が小さくなる。比較例3および実施例1のように、上部電極16を複数に分割する。これにより、上部電極16の端部44および46(図3(c)および図1(b)参照)において応力が分散し破壊電界強度が大きくなる。
比較例1では図3(a)のように誘電体膜14と上部電極16の界面において側面が不連続である。このため上部電極16の端部40において誘電体膜14に応力が集中する。これにより、比較例1の破壊電界強度が小さくなる。比較例2では図3(b)のように、誘電体膜14と上部電極16の界面の端部42において側面が連続である。これにより、比較例1のように誘電体膜14内に応力が集中し難く、破壊電界強度が大きくなると考えられる。
比較例3では図3(c)のように上部電極16が分割されているため応力は分散される。しかし、サンプルBでは誘電体膜14の応力が大きいため、上部電極16の端部44において誘電体膜14に応力が集中する。このため、図5(a)のように、誘電体膜14は端部44で破壊してしまい、上部電極16を分割しても破壊電界強度はあまり大きくならないと考えられる。実施例1では図1(b)のように上部電極16が分割されているため応力は分散される。さらに、溝22における誘電体膜14と上部電極16の界面の端部46において側面が連続である。すなわち、界面の端部46に段差が形成されていない。これにより、誘電体膜14の内部応力が大きいサンプルBでも、誘電体膜14内に応力が集中し難い。よって、図5(b)のように、端部46における誘電体膜14の破壊が抑制され、破壊電界強度が大きくなると考えられる。
サンプルAの比較例3では、誘電体膜14の内部応力が小さいため、上部電極16の端部44において誘電体膜14に応力が集中し難い。このため、サンプルAでは実施例1と比較例3とで、同じ上部電極面積における破壊電界強度が同程度と考えられる。
図6(a)および図6(b)は、それぞれ比較例4および実施例1における上部電極および誘電体膜の側面付近を拡大した断面図である。図6(a)に示すように、比較例4では、上部電極16および誘電体膜14の側面は下部電極12の上面に対し垂直である。すなわち、下部電極12の上面と上部電極16および誘電体膜14の側面のなす角度θは90°である。この場合、誘電体膜14の内部応力が大きいと、上部電極16と誘電体膜14との界面の端部46aおよび誘電体膜14と下部電極12との界面の端部46bともに応力が集中しやすい。
図6(b)に示すように、実施例1では、上部電極16および誘電体膜14の側面は下部電極12の上面に対し、上側の上部電極16および誘電体膜14の幅が下側の上部電極16および誘電体膜14の幅より小さくなるように傾斜している。すなわち、角度θは90°より小さい。この場合、誘電体膜14の内部応力が大きくても、端部46aおよび端部46bには応力が集中し難い。よって、破壊電界強度を大きくできる。
[実施例1の変形例1]
図7は、実施例1の変形例1に係る可変容量コンデンサの断面図である。図7に示すように、溝22は、誘電体膜14の上部に形成されている。溝22の面は誘電体膜14の途中に位置している。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例1においても、誘電体膜14内に応力が集中し難く、破壊電界強度を高くすることができる。
図7は、実施例1の変形例1に係る可変容量コンデンサの断面図である。図7に示すように、溝22は、誘電体膜14の上部に形成されている。溝22の面は誘電体膜14の途中に位置している。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例1においても、誘電体膜14内に応力が集中し難く、破壊電界強度を高くすることができる。
実施例1およびその変形例1によれば、誘電体膜14に複数の上部電極16間に対応し溝22が設けられ、誘電体膜14と複数の上部電極16との界面において、複数の上部電極16の側面と溝22の側面とは連続する。例えば、上部電極16の側面の下端と溝22の誘電体膜14の側面の上端は略一致する。さらに、この界面における上部電極16および溝22の側面は、上部電極16の幅が溝22間の誘電体膜14の幅より狭くなるように傾斜している。これにより、可変容量コンデンサの破壊電界強度を大きくすることができる。
誘電体膜14と複数の上部電極16との界面における上部電極16および溝22の側面と支持基板10の上面とのなす角度θは、45°以下が好ましく、30°以下がより好ましい。これにより、図6(a)および図6(b)の端部46aおよび46bへの応力の集中を緩和でき、破壊電界強度をより大きくできる。角度θが0°となると、比較例3と実質的に同じである。よって、角度θは10°以上が好ましい。
図4のように、比較例3では、サンプルAとサンプルBとの比較のように、誘電体膜14の内部応力が変化すると破壊電界強度が大きく変化する。誘電体膜14の内部応力が大きくなると破壊電界強度が低下する。一方、実施例1では、誘電体膜14の内部応力が変化しても破壊電界強度はあまり変化しない。誘電体膜14の内部応力は誘電体膜14の比誘電率を高くしようとすると大きくなることがある。また、製造工程により誘電体膜14の内部応力がばらついてしまう。実施例1およびその変形例1では、誘電体膜14の内部応力によらず誘電体膜14の絶縁破壊を抑制できる。
誘電体膜14の膜質を向上(例えば誘電率を高くする)するためには、例えば誘電体膜14の成膜温度を高くすることが考えられる。このように、誘電体膜14の膜質を向上させると、誘電体膜14の内部応力は引張応力となることがある。サンプルBのように誘電体膜14の内部応力が引張応力の場合、比較例3では上部電極16を分割しても破壊電界強度はあまり高くならない。よって、誘電体膜14の内部応力が引張応力の場合、実施例1およびその変形例1とすることが好ましい。これにより、誘電体膜14の膜質を向上させかつ誘電体膜14の絶縁破壊を抑制できる。誘電体膜14の内部応力は、圧縮応力を正としたとき、−0.3GPa以下が好ましく、−0.5GPa以下がより好ましい。
実施例1のように、溝22は誘電体膜14を複数に分割するように誘電体膜14を貫通していてもよいし、実施例1の変形例1のように溝22下に誘電体膜14が残存してもよい。
誘電体膜14の下部電極12近傍は、成長初期の膜のため結晶性が低く誘電率が低い膜質となることがある。このような膜質では破壊電界強度は大きい。そこで、誘電体膜14内で応力が集中しやすい箇所は下部電極12の近傍が好ましい。このような観点から溝22は誘電体膜14を貫通していることが好ましい。また、溝22下に誘電体膜14が残存している場合でも残存する誘電体膜14の膜厚は、上部電極16下の誘電体膜14の膜厚の1/2以下が好ましく、1/4以下がより好ましい。
可変容量コンデンサは複数の上部電極16を共通に接続する配線20aを備える。これにより、複数の上部電極16を互いに並列に接続することができる。
図2(a)のように、支持基板10上に下部電極12を、下部電極12上に誘電体膜14を、誘電体膜14上に上部電極16を形成する。図2(b)のように、上部電極16上に開口32を有するマスク30を形成する。図2(c)のように、上部電極16を複数の上部電極16に分割し、誘電体膜14に複数の上部電極16の間に対応し溝22が設けられるように、マスク30を用い上部電極16および誘電体膜14をエッチングする。これにより、複数の上部電極16の側面と溝22の側面とを連続させることができる。
図8は、実施例2に係る可変容量コンデンサの回路図である。図8に示すように、信号端子Ts1とTs2との間にキャパシタC1からC4が直列に接続されている。キャパシタC1からC4は各々実施例1およびその変形例に係るコンデンサである。
キャパシタC1の信号端子Ts1側のノードN1と固定端子Tgとの間に抵抗R1が接続されている。キャパシタC1とC2との間のノードN2と可変端子Tpとの間に抵抗R2が接続されている。キャパシタC2とC3との間のノードN3と固定端子Tgとの間に抵抗R3が接続されている。キャパシタC3とC4との間のノードN4と可変端子Tpとの間に抵抗R4が接続されている。キャパシタC4の信号端子Ts2側のノードN5と固定端子Tgとの間に抵抗R5が接続されている。
信号端子Ts1およびTs2には、例えば13.56MHz等の交流信号が入出力する。可変端子Tpには、直流バイアス電圧として可変電圧が印加される。固定端子Tgにはグランド電圧等の固定電圧が印加される。キャパシタC1からC4の誘電体膜14は周波数の高い信号では誘電率が変化しないが周波数の低い電圧が印加されると誘電率が変化する。これにより、可変端子Tpに印加する可変電圧を変化させると、交流信号に対するキャパシタC1からC4の容量値が変化する。信号端子Ts1とTs2との間の容量値は、各キャパシタC1からC4の容量値をC1からC4とすると、1/(1/C1+1/C2+1/C3+1/C4)となる。キャパシタC1からC4が同じ容量値C0を有する場合、信号端子Ts1とTs2との間の容量値は、1/4×C0となる。
実施例2のように、実施例1およびその変形例に係るコンデンサを下部電極12と複数の上部電極16との間に電圧を印加することで、容量値が変化する可変容量コンデンサに用いることができる。実施例2では、キャパシタC1からC4の個数が4個の例を説明したが、キャパシタC1からC4の個数は任意に設定できる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 支持基板
12 下部電極
14 誘電体膜
16 上部電極
18 層間絶縁膜
19 貫通孔
20a、20b 配線
22 溝
30 マスク
32 開口
12 下部電極
14 誘電体膜
16 上部電極
18 層間絶縁膜
19 貫通孔
20a、20b 配線
22 溝
30 マスク
32 開口
Claims (7)
- 基板と、
前記基板上に設けられた下部電極と、
前記下部電極上に設けられたペロブスカイト構造化合物を含む誘電体膜と、
前記誘電体膜上に単一の前記下部電極に対し複数設けられ、互いに並列に接続された複数の上部電極と、
を備え、
前記誘電体膜に前記複数の上部電極間に対応し溝が設けられ、前記誘電体膜と前記複数の上部電極との界面において、前記複数の上部電極の側面と前記溝の側面とは連続し、
前記界面における前記複数の上部電極および前記溝の側面は、前記上部電極の幅が前記溝間の前記誘電体膜の幅より狭くなるように傾斜している可変容量コンデンサ。 - 前記誘電体膜の内部応力は、引張応力である請求項1に記載の可変容量コンデンサ。
- 前記界面における前記複数の上部電極および前記溝の側面と前記基板の上面とのなす角度は45°以下である請求項1または2に記載の可変容量コンデンサ。
- 前記溝は前記誘電体膜を複数に分割するように前記誘電体膜を貫通する請求項1から3のいずれか一項に記載の可変容量コンデンサ。
- 前記溝下に前記誘電体膜が残存する請求項1から3のいずれか一項に記載の可変容量コンデンサ。
- 前記複数の上部電極を共通に接続する配線を備える請求項1から5のいずれか一項に記載の可変容量コンデンサ。
- 前記誘電体膜は、BSTまたはPZTである請求項1から6のいずれか一項に記載の可変容量コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017114087A JP2018207059A (ja) | 2017-06-09 | 2017-06-09 | 可変容量コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017114087A JP2018207059A (ja) | 2017-06-09 | 2017-06-09 | 可変容量コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018207059A true JP2018207059A (ja) | 2018-12-27 |
Family
ID=64957409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017114087A Pending JP2018207059A (ja) | 2017-06-09 | 2017-06-09 | 可変容量コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018207059A (ja) |
-
2017
- 2017-06-09 JP JP2017114087A patent/JP2018207059A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6102376B2 (ja) | 薄膜コンデンサ | |
KR100269310B1 (ko) | 도전성확산장벽층을사용하는반도체장치제조방법 | |
US10153092B2 (en) | Thin-film capacitor | |
JP2006310744A (ja) | 薄膜キャパシタ及び半導体装置 | |
US20130094120A1 (en) | Thin-film capacitor | |
JP4703349B2 (ja) | アモルファス膜の成膜方法 | |
US20220044875A1 (en) | Thin film capacitor | |
JP4438963B2 (ja) | 強誘電体キャパシタ | |
US10319524B2 (en) | Thin-film capacitor | |
JP2018207059A (ja) | 可変容量コンデンサ | |
JP5208349B2 (ja) | 容量素子とその製造方法 | |
JP2018170349A (ja) | コンデンサおよびその製造方法 | |
JP6284859B2 (ja) | 可変容量デバイス及びアンテナ装置 | |
US20070057300A1 (en) | Semiconductor device | |
JP2009071142A (ja) | 強誘電体メモリ装置の製造方法 | |
JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JPH0620866A (ja) | 誘電体素子 | |
US10069206B2 (en) | Variable capacitance device and antenna device | |
JP2008277425A (ja) | コンデンサ | |
JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
KR100496864B1 (ko) | 반도체 장치의 캐퍼시터 형성 방법 | |
JP2006100603A (ja) | 薄膜キャパシタ | |
JP5269112B2 (ja) | アモルファス膜を備える半導体装置、及び半導体装置の製造方法 | |
JP2003218214A (ja) | 半導体装置及びその製造方法 | |
JP2020102505A (ja) | キャパシタユニット |