JP2018200429A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2018200429A
JP2018200429A JP2017105791A JP2017105791A JP2018200429A JP 2018200429 A JP2018200429 A JP 2018200429A JP 2017105791 A JP2017105791 A JP 2017105791A JP 2017105791 A JP2017105791 A JP 2017105791A JP 2018200429 A JP2018200429 A JP 2018200429A
Authority
JP
Japan
Prior art keywords
substrate
display device
semiconductor layer
electrode
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017105791A
Other languages
English (en)
Other versions
JP6917779B2 (ja
Inventor
功 鈴村
Isao Suzumura
功 鈴村
創 渡壁
So Watakabe
創 渡壁
明紘 花田
Akihiro Hanada
明紘 花田
裕一 渡邊
Yuichi Watanabe
裕一 渡邊
陽平 山口
Yohei Yamaguchi
陽平 山口
真里奈 塩川
Marina Shiokawa
真里奈 塩川
遼太郎 木村
Ryotaro Kimura
遼太郎 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017105791A priority Critical patent/JP6917779B2/ja
Priority to US15/978,464 priority patent/US10580801B2/en
Publication of JP2018200429A publication Critical patent/JP2018200429A/ja
Application granted granted Critical
Publication of JP6917779B2 publication Critical patent/JP6917779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】半導体層を十分な温度でアニールすることが可能であり、信頼性の高いフレキシブル表示装置を実現する。
【解決手段】基板１００に画素電極１２と半導体層１６を有するＴＦＴが形成された表示装置であって、前記半導体層１６のソースはソース電極２４と接続し、前記半導体層１６のドレインはドレイン電極２３と接続し、前記画素電極１２は前記ソース電極２４と接続し、前記ドレイン電極２３は映像信号線と接続し、前記ドレイン電極２３と前記ソース電極２４は前記半導体層１６よりも前記基板１００側に存在し、前記ドレイン電極と前記ソース電極は前記半導体層よりも前記基板側に存在し、前記画素電極１２は、前記半導体層１６に対し、前記基板１００とは逆側の層に形成されていることを特徴とする表示装置。
【選択図】図３

Description

本発明は表示装置に係り、特に、基板にポリイミド等の樹脂を用いたフレキシブル表示装置であって、かつ、高い信頼性を持ったアクティブ素子を有する表示装置に関する。
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
液晶表示装置においても、基板に樹脂を用いることによって、可撓姓を有する表示装置とする要求が存在する。しかし、樹脂基板にＴＦＴ等のアクティブ素子を形成するには、耐熱性が問題になる。
引用文献１には、ガラス等の製造元基板の上に駆動回路層を形成し、この駆動回路層を樹脂等で形成されたフレキシブル基板上に転写し、その上に表示装置を形成する構成が記載されている。特許文献２には、電気泳動インクを封入したマイクロカプセルを制御して画像を形成する表示装置において、基板上に直接ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）による画素電極とＴＦＴを形成し、画素電極とＴＦＴのドレイン電極を直接積層させて電気的に導通させる構成が記載されている。
特開２００８−２８１９８６ 特開２００６−２２２４３３
樹脂を用いたフレキシブル表示装置は製造工程における耐熱性が問題である。すなわち、ポリシリコンを用いたＴＦＴの場合、高温でアニールすることが必要である。エキシマレーザを照射することによって、ａ−Ｓｉ（非晶質シリコン）からｐｏｌｙ−Ｓｉ（多結晶シリコン）に変換するＬＴＰＳ(Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ−Ｓｉ)においても、アニール温度として４００℃乃至４５０℃の高温でアニールする必要がある。
酸化物半導体を用いたＴＦＴはアニール温度が３５０℃程度でも、製造することが出来るが、より信頼性を向上させるには、４００℃乃至４５０℃でアニールできることが望ましい。なお、酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。
一方、液晶表示装置はバックライトを用いて表示を行うので、基板は透明である必要がある。しかし、透明なポリイミド等の樹脂は耐熱温度は３５０℃程度が限度である場合が多い。
本発明の目的は、製造工程におけるアニール温度を４００℃乃至４５０℃程度とすることが可能な、樹脂基板を用いたフレキシブル表示装置を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
（１）基板に画素電極と半導体層を有するＴＦＴが形成された表示装置であって、前記半導体層のソースはソース電極と接続し、前記半導体層のドレインはドレイン電極と接続し、前記画素電極は前記ソース電極と接続し、前記ドレイン電極は映像信号線と接続し、前記ドレイン電極は前記半導体層よりも前記基板側に存在し、前記画素電極は、前記半導体層に対し、前記基板とは逆側の層に形成されていることを特徴とする表示装置。
（２）第１の基板に画素電極と半導体層を有するＴＦＴが形成され、第２の基板との間に液晶が挟持された液晶表示装置であって、前記第１の基板と前記第２の基板において、前記液晶と接する面には配向膜が形成され、前記配向膜は、前記画素電極と前記と前記ＴＦＴを接続するスルーホール内には形成されていないことを特徴とする液晶表示装置。
（３）第１の基板に画素電極と半導体層を有するＴＦＴが形成された表示装置の製造方法であって、第２の基板に画素電極を形成し、その後、前記画素電極とは別な層に前記半導体層を形成し、その後、前記半導体層を覆って前記第１の基板を形成し、その後、前記第２の基板を除去することを特徴とする表示装置の製造方法。
液晶表示装置の平面図である。 画素領域の平面図である。 画素領域の断面図である。 ガラス基板に耐熱性ポリイミドを形成した状態の断面図である。 画素電極を形成した状態の断面図である。 容量絶縁膜を形成した状態の断面図である。 コモン電極を形成した状態の断面図である。 第１層間絶縁膜を形成した状態の断面図である。 ＬＴＰＳを形成した状態の断面図である。 ゲート絶縁膜を形成した状態の断面図である。 ゲート電極を形成した状態の断面図である。 第２層間絶縁膜を形成した状態の断面図である。 スルーホールを形成した状態の断面図である。 ソース電極とドレイン電極を形成した状態の断面図である。 バリア膜を形成した状態の断面図である。 透明ポリイミド基板を形成した状態の断面図である。 プラスチック基板を形成した状態の断面図である。 ガラス基板をはく離している状態の断面図である。 耐熱性ポリイミドを除去した状態の断面図である。 画素電極の上に配向膜を形成した状態の断面図である。 耐熱性ポリイミドの上に目合わせマークを形成した状態の断面図である。 画素電極を形成した状態の断面図である。 容量絶縁膜を形成した状態の断面図である。 実施例３の構成を示す断面図である。 実施例３において、第１層間絶縁膜まで形成した状態の断面図である。 第１ゲート電極を形成した状態の断面図である。 第１ゲート絶縁膜及び第２ゲート絶縁膜を形成した状態の断面図である。 酸化物半導体を形成した状態の断面図である。 第３ゲート絶縁膜及び第２ゲート電極を形成した状態の断面図である。 第２層間絶縁膜を形成した状態の断面図である。 実施例４の構成を示す断面図である。 耐熱性ポリイミドの上に第１の層間絶縁膜とＬＴＰＳを形成した状態の断面図である。 ゲート絶縁膜及びゲート電極を形成した状態の断面図である。 第２層間絶縁膜を形成した状態の断面図である。 ソース電極およびドレイン電極を形成した状態の断面図である。 透明ポリイミド基板およびプラスチック基板を形成した状態の断面図である。 ガラス基板および耐熱性ポリイミド基板を除去した状態の断面図である。
以下、実施例によって本発明の内容を詳細に説明する。
図１は液晶表示装置の例を示す平面図である。図１はフレキシブル表示装置の液晶表示装置の例である。図１において、画素電極やＴＦＴが形成されたＴＦＴ基板１００と対向基板２００が周辺に形成されたシール材１５０によって接着し、内部に液晶が封入されている。シール材１５０より内側には表示領域５００が形成されている。
表示領域５００において、横方向（ｘ方向）に走査線１が延在し、縦方向（ｙ方向）に配列している。また、映像信号線２が縦方向に延在して横方向に配列している。走査線１と映像信号線２で囲まれた領域に画素３が形成されている。
図１において、ＴＦＴや画素電極が形成されたＴＦＴ基板１００は、ポリイミド等の樹脂で形成されている。ポリイミドは、耐熱性、機械的強度等からフレキシブル表示装置の基板として優れた特性を有している。以後、樹脂基板はポリイミドで代表させて説明する。但し、樹脂はポリイミドに限る必要はない。なお、図１では対向基板２００もポリイミドで形成されている。
図１において、ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００と対向基板２００が重なっていない部分は端子部１７０となっており、この部分にドライバＩＣ１６０が配置している。また、端子部１７０には、液晶表示装置に電源や信号を供給するフレキシブル配線基板を接続するための端子が形成されている。
図２は、ＴＦＴ基板１００の表示領域５００における画素部分の平面図である。図２において、走査線１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線２が縦方向に延在して、横方向に配列している。図２では走査線１のほうが映像信号線２よりも上層に形成されている。走査線１と映像信号線２で囲まれた領域に画素電極１２が存在し、また、ＴＦＴが形成されている。
図２において、ＴＦＴのアクティブ素子（半導体層）はＬＴＰＳ１６で形成されている。映像信号線２がＴＦＴのドレイン電極を兼ねており、映像信号線２とＬＴＰＳ１６はスルーホール２０で接続している。また、ＬＴＰＳ１６の他方はスルーホール２１を介してソース電極２４と接続している。ソース電極２４は映像信号線２と同層で形成されている。図２において、ゲート電極１８は走査線１が分岐したものである。
ソース電極２４はスルーホール２２を介して画素電極１２と接続している。画素電極１２はストライプ状である。画素電極１２の下層には、容量絶縁膜を介して平面状にコモン電極１４が形成されている。コモン電極１４はスルーホール２２の部分を避けてほぼ全面に形成されている。画素電極１２に映像信号が印加されると、コモン電極１４との間に液晶層を通過して電気力線が発生し、液晶分子を回転させて画素毎に透過率を制御する。図２のＴＦＴは１例である。ＴＦＴは製品によっては、ダブルゲート方式となる場合もある。
図２の例は、画素の横方向の径が約３０μｍと、小さいために、画素電極１２は１本のストライプで形成されている。しかし、画素の横径がもっと大きい場合は、画素電極１２は例えば、内側にスリットを有する櫛歯状となる。図２はいわゆるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置である。
図３は図１の表示領域の断面図である。図３は本発明の特徴的な構成であり、通常の液晶表示装置の断面構造とは大きく異なっている。したがって、図３では概略構成を説明し、詳細は、製造工程の説明において述べる。
図３におけるＴＦＴ基板１００側において、画素電極１２からプラスチック基板１０１までは、後で述べるように、ガラス基板に形成された耐熱性ポリイミドの上に形成され、その後、ガラス基板及び耐熱性ポリイミド基板を剥離する。その後、配向膜を形成する。
図３において、透明ポリイミドで形成された対向基板２００の内側にカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３の役割は、カラーフィルタ２０１の顔料が液晶層３００を汚染することを防止することである。オーバーコート膜２０３を覆って配向膜２０４が形成されている。
ＴＦＴ基板１００と対向基板２００の間に液晶層３００が存在している。図３はいわゆるＩＰＳ方式の液晶表示装置である。本明細書では、ＩＰＳ方式の液晶表示装置について説明するが、本発明の他の液晶表示装置についても適用することが出来る。
図４乃至図２０によって、図３に示すＴＦＴ基板側の構成に対する製造プロセスを説明する。図４はガラス基板１０の上に耐熱性ポリイミド１１を塗布して焼成した状態を示す断面図である。耐熱性ポリイミド基板１１は４５０℃程度の高温に耐えるが一般には着色している。したがって、耐熱性ポリイミド１１は最終製品では除去される。本明細書ではこの耐熱性ポリイミド１１を着色ポリイミドと呼ぶこともある。
耐熱性ポリイミド１１は、スピナー、スリットコーター等によって塗布されるが、厚さは２μｍ程度でよい。すなわち、ポリイミドは、後でアッシング等で除去可能なような厚さに抑えておく。この場合の表面の凹凸は、いわゆる有機パッシベーション膜と同程度である。
後で説明するように、最終製品には後で形成される透明ポリイミド基板が存在している。透明ポリイミドは、光の透過率は耐熱性ポリイミドよりも大きいが耐熱性は３５０℃程度が限度である。耐熱性ポリイミドと透明ポリイミドの耐熱性の比較は例えば、４００℃におけるガス放出量を比較し、ガスの発生が少ないポリイミドが耐熱性であると定義することが出来る。あるいは、４００℃において、ポリイミドが分解するか否かを比較し、４００℃において、分解する量が少ない場合を耐熱性ポリイミドと定義することも出来る。
また、透明ポリイミドか着色ポリイミドかは可視光で比較をする。例えば緑の波長である５００ｎｍにおける透過率を比較し、透過率の高いほうが透明ポリイミドであると定義することが出来る。
図５は耐熱性ポリイミド基板１１の上に透明酸化物導電膜、例えばＩＴＯによる画素電極１２を形成した状態を示す。耐熱性ポリイミド基板１１の上にＩＴＯをスパッタリングによって形成し、パターニングしたものである。画素電極１２は図２に示すように、ストライプ状か櫛歯状にパターニングされる。
図６は、画素電極１２を覆って容量絶縁膜１３を形成した状態を示す断面図である。容量絶縁膜１３は窒化ケイ素（ＳｉＮ）をスパッタリングあるいはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成したものであり、厚さは７０ｎｍから１５０ｎｍ程度である。
図７は、容量絶縁膜１３の上に透明酸化物導電膜、例えばＩＴＯによるコモン電極１４を形成した状態を示す断面図である。コモン電極１４は後で説明するスルーホール部分を除いて、表示領域全面に平面状に形成される。容量絶縁膜１３を挟んでコモン電極１４と画素電極１２との間に画素容量が形成される。
図８は、コモン電極１４及び容量絶縁膜１３を覆って第１層間絶縁膜１５を形成した状態を示す断面図である。第１層間絶縁膜１５は酸化ケイ素（ＳｉＯ）または窒化ケイ素（ＳｉＯ）、あるいは、ＳｉＯとＳｉＮの積層膜で形成される。第１層間絶縁膜１５はＣＶＤによって形成される。
図９は、第１層間絶縁膜１５の上にＴＦＴのアクティブ層（半導体層）であるＬＴＰＳ１６を形成した状態を示す断面図である。ＬＴＰＳ１６は次のようにして形成される。まず、ａ−ＳｉをＣＶＤによって形成し、その後、４００℃乃至４５０℃程度で脱水素アニールを行う。その後、このａ−Ｓｉに対してエキシマレーザを照射してｐｏｌｙ−Ｓｉ化し、その後、パターニングを行う。
ＬＴＰＳ１６のパターニングは、フォトリソグラフィの後、ドライエッチングで行われる。ａ−Ｓｉをｐｏｌｙ−Ｓｉに変換する前に、４００℃乃至４５０℃程度で脱水素アニールを行うが、使用されている仮基板である、耐熱性ポリイミド１１は４５０℃まで耐えることが出来る。
図１０は、例えば、ＴＥＯＳ(Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）を原料とするＳｉＯによってゲート絶縁膜１７を形成した状態を示す断面図である
図１１は、ゲート絶縁膜１７の上にゲート電極１８を形成した状態を示す断面図である。ゲート電極１８は、Ｍｏ、Ｗ、Ａｌ、Ｔｉあるいはこれらの合金をスパッタリング等によって形成し、その後パターニングしたものである。ゲート電極１８をパターニングした後、ゲート電極１８をマスクにして、イオンインプランテーションによってリン（Ｐ）、ボロン（Ｂ）等をＬＴＰＳ１６に打ち込み、ＬＴＰＳ１６に導電性を付与する。イオンインプランテーションによって、ＬＴＰＳ１６に与えられたダメージから回復させるために、ＬＴＰＳ１６に対して活性化アニールを４５０℃で１時間程度行う。
図１２は、ゲート電極１８を覆って第２層間絶縁膜１９を形成した状態を示す断面図である。第２層間絶縁膜１９はＳｉＯ、ＳｉＮ、あるいは、ＳｉＯとＳｉＮの積層膜で形成される。第２層間絶縁膜１９を形成後、ＬＴＰＳ１６を水素で終端するための終端アニールを４００℃乃至４５０℃で１０分程度行う。このように、ＬＴＰＳ１６を含むプロセスでは、頻繁に高４５０℃程度までの高温にさらされるが、耐熱性ポリイミド基板１１を使用しているので、この熱工程に耐えることが出来る。
図１３は、ドレイン電極とＬＴＰＳの接続のためのスルーホール２０、ソース電極とＬＴＰＳの接続のためのスルーホール２１、ソース電極と画素電極の接続のためのスルーホール２２を形成した状態を示す断面図である。
図１４は、スルーホール２０にドレイン電極２３を形成し、スルーホール２１および２２にソース電極２４を形成した状態を示す断面図である。ドレイン電極２３、ソース電極２４はアルミニウム（Ａｌ）、チタン（Ｔｉ）、あるいはこれらの合金で形成される。例えば、ＡｌをＴｉによってサンドイッチした構成である。
図１５はドレイン電極２３、ソース電極２４及び第２層間絶縁膜等１９を覆ってバリア膜２５を形成した状態を示す断面図である。バリア膜２５はＬＴＰＳ１６が不純物によって汚染されないように保護する。バリア膜２５はＳｉＮあるいは酸化Ａｌ（ＡｌＯｘ）等で形成される。または、ＳｉＮ、あるいは、ＡｌＯｘとＳｉＯの積層膜で形成される。
図１６はバリア膜を覆ってＴＦＴ基板１００となる透明ポリイミド基板１００を形成した状態を示す断面図である。透明ポリイミド材料はバリア膜２５上にスリットコーター等で塗布後、焼成して形成される。透明ポリイミドは耐熱性が３５０℃程度であるが、透明ポリイミド基板１００を形成後は、ＬＴＰＳ１６のアニールのような高温工程は無いので、耐熱性は問題なく、また、透明度も維持することが出来る。
透明ポリイミド基板１００の上にプラスチック基板１０１が形成される場合とされない場合がある。プラスチック基板１０１が形成される場合は、透明ポリイミド基板１００の厚さは２乃至３μｍ程度でよい。プラスチック基板１０１が形成されない場合は、透明ポリイミド基板１００は２０μｍ程度の厚さで形成される。本実施例ではプラスチック基板１０１が形成される。
図１７は、透明ポリイミド基板１００の上にプラスチック基板１０１が形成された例である。プラスチック基板１０１は支持基板としての役割を有しているので、約０．５ｍｍ程度と、厚く形成される。なお、プラスチック基板１０１の厚さは表示装置に必要なフレキシビリティに応じて変化させればよい。プラスチック基板１０１は、ＰＥＴ、アクリル等の透明な材料で形成され、透明ポリイミド基板１００に接着材で貼り付ける。
なお、液晶表示装置ではＴＦＴ基板１００の下に下偏光板、対向基板２００の上に上偏光板が貼り付けられる。製品によっては、プラスチック基板１０１の代わりに、下偏光板を貼り付ける場合もある。
ガラス基板１０および耐熱性ポリイミド基板１１は、ＴＦＴ基板１００上に必要な要素を形成するために、製造工程を通すために必要なものであり、ＴＦＴ基板１００側に必要な要素が形成された後は剥離される。図１８は、ガラス基板１０をはく離している状態を示す断面図である。ガラス基板１０と耐熱性ポリイミド基板１１は界面にレーザを照射する、いわゆるレーザアブレーションによって除去する。
図１９は、ガラス基板１０を除去した後、耐熱性ポリイミド基板１１を除去した状態を示す断面図である。耐熱性ポリイミド基板１１は、厚さが２μｍ程度なので、プラズマアッシング等によって除去することが出来る。また、アッシングによって表面を清浄化することが出来る。この状態において、バリア膜２５の上に形成された透明ポリイミドがＴＦＴ基板１００となる。
本実施例ではガラス基板１０上に耐熱性ポリイミド基板１１を形成した後各層を積層してＴＦＴ基板を形成しているが、最終的にガラス基板１０も耐熱性ポリイミド基板１１も除去してしまうものであるため、耐熱性を満足するものであれば、耐熱性ポリイミド以外の材料を使用することも可能であるし、場合によっては耐熱性ポリイミドを省略することもできる。
図２０は、図１９の状態をひっくり返し、画素電極１２および容量絶縁膜１３の上に配向膜２８を形成した状態を示す断面図である。配向膜２８はポリイミドで形成され、液晶を初期配向させるために、ラビングあるいは紫外線を用いた光配向によって配向処理される。本発明においては配向膜を平坦に形成することができるので、液晶の配向方向の制御性の向上に効果があり、界面の凹凸に起因する配向乱れの抑制にも効果がある。
図２０でＴＦＴ基板１００側は完成する。その後、図３に示すように、別途形成した対向基板２００と貼り合わせ、また、内部に液晶を注入して液晶表示パネルが完成する。図２０に示す本発明の特徴は次のとおりである。
（１）画素電極１２とソース電極２４を、スルーホール２２を介して接続しているが、ソース電極２４が画素電極１２よりもＴＦＴ基板１００側に形成されている。また、ＬＴＰＳ１６と接続するドレイン電極２３はＬＴＰＳ１６よりもＴＦＴ基板１００側に形成されている。
（２）有機平坦化膜が存在していない。有機平坦化膜が存在していないために、有機平坦化膜にスルーホールを形成する必要がない。通常、有機平坦化膜は２乃至４μｍと厚く形成されるので、スルーホールも大きくなり、スルーホールにより透過率が低下する。本発明では、有機パッシベーション膜におけるスルーホールが無いために、透過率を向上させることが出来る。
（３）図２０では、ゲート電極１８がＴＦＴに対する遮光膜の役割を有しているので、別途遮光膜を形成する必要がない。
（４）配向膜２８がスルーホールの凹部に形成されていない。すなわち、スルーホールの凹部の開口は配向膜が形成される面とは反対側に存在している。したがって、スルーホールの凹部に起因する配向膜２８の塗布むらの問題は生じない。
（５）図２０におけるスルーホール２０、２１、２２は、ＴＦＴ基板１００側を下側として視ると逆テーパとなっている。ここで逆テーパ形状とは上部より下部が広いことを意味している。ＴＦＴ基板１００に形成された各層は、製造プロセスの時点とは、上下ひっくり返して使用されるからである。
以上説明したように、本発明では、ＬＴＰＳ１６のアニール等は、透明ポリイミド基板１００等はまだ形成されておらず、耐熱性のポリイミド基板１１が形成された状態で行うので、十分な高温で行うことが出来る。したがって、信頼性の高いＴＦＴを形成することが出来、高画質のフレキシブル表示装置を製造することが出来る。
ＴＦＴ基板を形成するには、多くのフォトリソグラフィ工程を経るので、多くの工程においてマスク合わせが必要である。実施例１における、マスク合わせのための目合わせマークは画素電極１２を形成するＩＴＯによって形成することが出来るが、ＩＴＯは透明なので、マークが見にくい場合がある。本実施例では、ＩＴＯによる画素電極１２の形成前に金属による目合わせマーク３０を形成するものである。
図２１は、ガラス基板１０上に耐熱性ポリイミド基板１１を形成し、その後、金属による目合わせマーク３０を形成した状態を示す断面図である。目合わせマークであるから、金属であれば、特に限定されない。例えば、ゲート電極に使用されるＭｏ、Ｗ、Ａｌ、Ｔｉ等をスパッタリング等で形成した後、パターニングすればよい。
その後、図２２に示すように、画素電極１２を形成する。その後、図２３に示すように、容量絶縁膜１３を形成する。その後の工程は実施例１と同じであるので、説明を省略する。
ＬＴＰＳは移動度が高く、特に、駆動回路をＴＦＴで形成する場合には好適である。一方、リーク電流が大きいので、画素のスイッチングとして使用する場合は充分でない場合がある。酸化物半導体はリーク電流が小さいので、画素におけるスイッチングＴＦＴとしての使用に適している。
酸化物半導体は比較的低温である３５０℃程度で形成することが出来る。しかし、特性を安定させるためには、４５０℃程度までの温度でアニールすることが望ましい。本発明を用いることによってこれを実現することが出来る。
図２４は酸化物半導体４３によるＴＦＴを有するＴＦＴ基板１００側の構成を示す断面図である。なお、本実施例においても、対向基板２００側は実施例１で説明したのと同様である。図２４において、酸化物半導体４３を用いたＴＦＴは酸化物半導体４３の上下にゲート電極を有するデュアルゲート方式となっている。しかし、本発明は、ゲート電極が酸化物半導体４３の上のみ、あるいは下のみに存在するシングルゲート方式の場合についても適用することが出来る。
図２５乃至図２９は、図２４に示す構成を実現するためのプロセスの説明図である。図２５は本実施例において、第１層間絶縁膜１５を形成した状態の断面図である。各層の形成方法は実施例１で説明したのと同じである。なお、図２５の第１層間絶縁膜１５は製品によっては省略することが出来る。すなわち、次に形成されるゲート電極を容量絶縁膜１３の上に直接形成することも出来る。
図２６は第１層間絶縁膜１５の上に第１ゲート電極４０を形成した状態である。第１ゲート電極４０は、Ｍｏ、Ｗ、Ａｌ、Ｔｉあるいはこれらの合金をスパッタリング等によって形成し、その後パターニングしたものである。
図２７は、第１ゲート電極４０を覆って、ゲート絶縁膜を形成した状態を示す断面図である。図２７において、ゲート絶縁膜は２層構造となっており、下層の第１ゲート絶縁膜４１がＳｉＮ層、上層の第２ゲート絶縁膜４２がＳｉＯ層である。第２ゲート絶縁膜４２の上に形成される酸化物半導体を還元しないようにするために、上層である第２ゲート絶縁膜４２はＳｉＯ層になっている。
図２８は第２ゲート絶縁膜４２の上にＩＧＺＯ等の酸化物半導体４３を形成した状態を示す断面図である。酸化物半導体４３は例えばスパッタリングによって形成し、パターニングしたものである。酸化物半導体４３の厚さは例えば、１０ｎｍから１００ｎｍ程度である。
図２９は、酸化物半導体４３の上に第３ゲート絶縁膜４４および第２ゲート電極４５を形成した状態を示す断面図である。第３ゲート絶縁膜４４を成膜した後、第２ゲート電極４５をスパッタリング等によって成膜する。第２ゲート電極４５も第１ゲート電極４０と同様な金属あるいは合金で形成することが出来る。第２ゲート電極４５をパターニングした後、続けて第３ゲート絶縁膜４４のパターニングを行う。第２ゲート電極４５をマスクにして第３ゲート絶縁膜４４をパターニングすることも出来る。
酸化物半導体４３において、第３ゲート絶縁膜４４が形成された部分は、酸化物半導体４３のチャネル部となっている。酸化物半導体４３に酸素を供給するために、第３ゲート絶縁膜４４は例えば酸素を多く含んだＳｉＯ膜となっている。
その後、酸化物半導体４３を３００℃乃至４００℃でアニールし、チャネル部の特性を安定化させる。本発明では、アニール工程では、耐熱性ポリイミド１１が用いられているので、アニール温度を３００℃乃至４００℃まで上げることが出来るため、ＴＦＴの特性を安定化させることが出来る。
図３０は、第２ゲート電極４５や酸化物半導体４３を覆って第２層間絶縁膜１９を形成した状態を示す断面図である。第２層間絶縁膜１９はＳｉＯ、ＳｉＮ、あるいは、ＳｉＯとＳｉＮの積層膜で形成される。以後の工程は実施例１説明したのと同様であるので、説明を省略する。
図２４に示した本実施例も、図２０について説明した実施例１と同様な特徴を有している。
図３１は、実施例４におけるＴＦＴ基板側の構成を示す断面図である。図３１が実施例１と異なる点は、画素電極１２およびコモン電極１４をガラス基板１０および耐熱性ポリイミド基板１１を剥離後に形成する点である。図３２乃至図３７は図３１の構成を実現するプロセスである。
図３２は、ガラス基板１０の上に耐熱性ポリイミド基板１１を形成し、その上に第１層間絶縁膜１５を形成し、その上にＬＴＰＳ１６が形成されている状態を示す断面図である。実施例１とは、耐熱性ポリイミド基板１１の上に、画素電極、容量絶縁膜、コモン電極を形成せず、ただちに層間絶縁膜１５を形成する点で異なっている。第１層間絶縁膜１５、ＬＴＰＳ１６の形成方法は実施例１で説明したのと同様である。つまり、ａ−Ｓｉをｐｏｌｙ−Ｓｉに変換する前に、４００℃乃至４５０℃程度で脱水素アニールを行うが、この時点では耐熱性ポリイミド基板１１が使用されているので耐熱的には問題ない。
図３３はＬＴＰＳ１６を覆ってゲート絶縁膜１７、ゲート電極１８を形成した状態を示す断面図である。ゲート絶縁膜１７、ゲート電極１８の形成方法は実施例１で説明したのと同様である。ＬＴＰＳ１６に対して活性化アニールを４００℃乃至４５０℃で行うが、この時点では、耐熱性ポリイミド基板１１が使用されているので耐熱的には問題ない。
図３４は、ゲート電極１８、ＬＴＰＳ１６を覆って第２層間絶縁膜１９を形成した状態を示す断面図である。第２層間絶縁膜１９も実施例１で説明したのと同様に形成する。また、このプロセスにおいて、ＬＴＰＳ１６を水素で終端するための終端アニールを４００℃乃至４５０℃で行うが、この時点では、耐熱性ポリイミド基板１１が使用されているので耐熱的には問題ない。
図３５は、第２層間絶縁膜１９、ゲート絶縁膜１８、第１層間絶縁膜１５等にスルーホール２０、２１、２２を形成して、ドレイン電極２３、ソース電極２４等を形成した状態を示す断面図である。スルーホール２０、２１、２２の形成、ドレイン電極２３、ソース電極２４等は実施例１で説明したのと同様である。
図３６は、第２層間絶縁膜１９を覆ってＴＦＴ基板１００となる透明ポリイミドを形成し、その上に接着材によってプラスチック基板１０１を貼り付けた状態を示す断面図である。図３６では、ドレイン電極２３、ソース電極２４、第２層間絶縁膜１９等を覆うバリア膜は存在していないが、必要に応じて形成することはできる。透明ポリイミド基板１００、プラスチック基板１０１は実施例１で説明したのと同様である。
図３７は、図３６の構成から、ガラス基板１０および耐熱性ポリイミド基板１１を剥離した状態を示す断面図である。ガラス基板１０および耐熱性ポリイミド基板１１の剥離は実施例１で説明したのと同様である。この時点において、第１層間絶縁膜１５と第１層間絶縁膜のスルーホール２２に形成されたソース電極２４が表面に露出している。
その後、図３１に示すように、第１層間絶縁膜１５の上に有機パッシベーション膜５０を形成し、この有機パッシベーション膜５０に対し、ソース電極２４に対応する部分にスルーホール５１を形成する。有機パッシベーション膜５０は２乃至４μｍの厚さに形成される。
その後、有機パッシベーション膜５０の上にＩＴＯによってコモン電極１４を形成し、その上に容量絶縁膜１３を形成する。容量絶縁膜１３の上にＩＴＯによって画素電極１２を形成する。その後、画素電極１２を覆って配向膜を形成し、ＴＦＴ基板が完成する。
その後、別途形成した対向基板をシール材によってＴＦＴ基板と貼り合わせ、また、液晶をＴＦＴ基板と対向基板の間に封入することは実施例１で説明したのと同様である。本実施例においても、ＬＴＰＳのアニールプロセスは、透明ポリイミドを形成する前の、耐熱性ポリイミド基板が存在する時点で行われるので、高温で行うことが出来、信頼性の高いＴＦＴを形成することが出来る。
実施例４では有機パッシベーション膜５０を使用しているが、第１層間絶縁膜１５は平坦になっているので、有機パッシベーション膜５０の膜厚を大きくする必要がない場合もある。有機パッシベーション膜５０が薄ければスルーホール５１の径も小さくすることが出来る。さらには、有機パッシベーション膜５０を使用せずに、ＳｉＯあるいはＳｉＮ等の無機絶縁膜を使用することも出来る。この場合、スルーホールの径はさらに小さくすることが出来る。
実施例１および実施例４では、ＬＴＰＳによるＴＦＴの場合について、実施例３では、酸化物半導体によるＴＦＴの場合について説明した。ＬＴＰＳは移動度が大きいので、周辺駆動回路をＴＦＴで形成する場合に、ＬＴＰＳが適している。一方、酸化物半導体によるＴＦＴはリーク電流が小さいので、画素領域のスイッチングＴＦＴに有利である。
したがって、ＬＴＰＳによるＴＦＴを周辺回路に、酸化物半導体によるＴＦＴを画素領域に形成すると効率的である。ＬＴＰＳによるＴＦＴと酸化物半導体によるＴＦＴを同じ基板に形成する方式をハイブリッド方式と呼んでいる。実施例１乃至４で説明したように、本発明によれば、ＬＴＰＳ、酸化物半導体いずれの場合も透明ポリイミドを形成する前に形成することが出来るので、高温プロセスを用いることが出来る。したがって、ハイブリッド方式においても、本発明を適用することによって、信頼性の高い表示装置を実現することが出来る。
本発明は、液晶表示装置について説明した。一方、有機ＥＬ表示装置はトップエミッション型とボトムエミッション型が存在する。ボトムエミッション型は、表示領域からの光は基板を通過するので、本発明を適用することによって、高温プロセスを用いて、かつ、透明な樹脂基板有するボトムエミッション型有機ＥＬ表示装置を実現することが出来る。なお、有機ＥＬ表示装置では、発光層にたいするアノードが画素電極に対応することが多い。
また、実施例１乃至３では、有機パッシベーション膜を必ずしも必要としない。つまり、有機パッシベーション膜に形成する大きなスルーホールも不要である。したがって、実施例１乃至３の構成をトップエミッションの有機ＥＬ表示装置に適用することにより、画素の大きさを小さくすることが出来るので、高精細な有機ＥＬ表示装置を実現することが出来る。また、実施例４においても、膜厚の小さな有機パッシベーション膜を使用するか、有機パッシベーション膜の代わりに、無機絶縁膜を使用することによって、スルーホールの径を小さくして、高精細な表示領域を形成することが出来る。
１…走査線、 ２…映像信号線、 ３…画素、 １０…ガラス基板、 １１…耐熱性ポリイミド基板、 １２…画素電極、 １３…容量絶縁膜、 １４…コモン電極、 １５…第１層間絶縁膜、 １６…ＬＴＰＳ、 １７…ゲート絶縁膜、 １８…ゲート電極、 １９…第２層間絶縁膜、 ２０…スルーホール、 ２１…スルーホール、 ２２…スルーホール、 ２３…ドレイン電極、 ２４…ソース電極、 ２５…バリア膜、 ２８…配向膜、 ３０…目合わせマーク、 ４０…第１ゲート電極、 ４１…第１ゲート絶縁膜、 ４２…第２ゲート絶縁膜、 ４３…酸化物半導体、 ４４…第３ゲート絶縁膜、 ４５…第２ゲート電極、 ５０…有機パッシベーション膜、 ５１…スルーホール、 １００…透明ポリイミド基板、ＴＦＴ基板、 １０１…プラスチック基板、 １５０…シール材、 １６０…ドライバＩＣ、 １７０…端子部、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ５００…表示領域

Claims (20)

  1. 基板に画素電極および半導体層を有するＴＦＴが形成された表示装置であって、
    前記半導体層のソース領域はソース電極と接続し、前記半導体層のドレイン領域はドレイン電極と接続し、前記画素電極は前記ソース電極と接続し、前記ドレイン電極は映像信号線と接続し、
    前記ドレイン電極は前記半導体層よりも前記基板側に存在し、
    前記半導体層は、前記画素電極と前記基板との間の層に形成されていることを特徴とする表示装置。
  2. 前記ドレイン電極は前記半導体層と第１のスルーホールで接続し、
    前記ソース電極は前記半導体層と第２のスルーホールで接続し、
    前記画素電極は前記ソース電極と第３のスルーホールで接続し、
    前記第１のスルーホール、第２のスルーホール、第３のスルーホールは前記基板側の開口がそれぞれ前記半導体層側、前記画素電極側の開口よりも広いことを特徴とする請求項１に記載の表示装置。
  3. 前記半導体層はｐｏｌｙ−Ｓｉであり、前記ＴＦＴを構成するゲート電極が前記ＴＦＴのチャネル部に対する遮光膜として作用することを特徴とする請求項１に記載の表示装置。
  4. 前記半導体層は酸化物半導体であり、前記ＴＦＴを構成するゲート電極が前記ＴＦＴのチャネル部に対する遮光膜として作用することを特徴とする請求項１に記載の表示装置。
  5. 前記半導体層は酸化物半導体であり、前記ＴＦＴを構成するゲート電極が前記酸化物半導体の上下に存在するデュアルゲートとなっていることを特徴とする請求項１に記載の表示装置。
  6. 前記基板はポリイミドで形成されていることを特徴とする請求項１に記載の表示装置。
  7. 前記表示装置は液晶表示装置であることを特徴とする請求項１に記載の表示装置。
  8. 前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置。
  9. 第１の基板に画素電極および半導体層を有するＴＦＴが形成され、第２の基板との間に液晶が挟持された液晶表示装置であって、
    前記第１の基板と前記第２の基板において、前記液晶と接する面には配向膜が形成され、
    前記配向膜は、前記画素電極と前記と前記ＴＦＴを接続するスルーホール内には形成されていないことを特徴とする液晶表示装置。
  10. 前記半導体層のソースはソース電極と接続し、前記半導体層のドレインはドレイン電極と接続し、前記画素電極は前記ソース電極と接続し、前記ドレイン電極は映像信号線と接続し、
    前記ドレイン電極は前記半導体層よりも前記基板側に存在していることを特徴とする請求項９に記載の表示装置。
  11. 前記ドレイン電極は前記半導体層と第１のスルーホールで接続し、
    前記ソース電極は前記半導体層と第２のスルーホールで接続し、
    前記画素電極は前記ソース電極と第３のスルーホールで接続し、
    前記第１のスルーホール、第２のスルーホール、第３のスルーホールは前記基板側の開口がそれぞれ前記半導体層側、前記画素電極側の開口よりも広いことを特徴とする請求項１０に記載の液晶表示装置。
  12. 前記半導体層はｐｏｌｙ−Ｓｉであり、前記ＴＦＴを構成するゲート電極が前記ＴＦＴのチャネル部に対する遮光膜として作用することを特徴とする請求項９に記載の液晶表示装置。
  13. 前記半導体層は酸化物半導体であり、前記ＴＦＴを構成するゲート電極が前記ＴＦＴのチャネル部に対する遮光膜として作用することを特徴とする請求項９に記載の液晶表示装置。
  14. 前記基板はポリイミドで形成されていることを特徴とする請求項９に記載の表示装置。
  15. 第１の基板に画素電極および半導体層を有するＴＦＴが形成された表示装置の製造方法であって、
    第２の基板に画素電極を形成し、その後、前記画素電極とは別な層に前記半導体層を形成し、
    その後、前記半導体層を覆って前記第１の基板を形成し、
    その後、前記第２の基板を除去することを特徴とする表示装置の製造方法。
  16. 前記第２の基板の耐熱性は前記第１の基板よりも高いことを特徴とする請求項１５に記載の表示装置の製造方法。
  17. 前記第２の基板は着色ポリイミドであることを特徴とする請求項１５に記載の表示装置の製造方法。
  18. 前記第１の基板の波長５００ｎｍの光に対する透過率は、前記第２の基板よりも大きいことを特徴とする請求項１５に記載の表示装置の製造方法。
  19. 前記半導体層はｐｏｌｙ−Ｓｉで形成され、前記ｐｏｌｙ−Ｓｉは４００℃乃至４５０℃でアニールされ、前記アニール工程では、前記ｐｏｌｙ−Ｓｉは前記第２の基板に形成されていることを特徴とする請求項１５に記載の表示装置の製造方法。
  20. 前記半導体層は酸化物半導体で形成され、前記酸化物半導体は３００℃乃至４００℃でアニールされ、前記アニール工程では、前記ｐｏｌｙ−Ｓｉは前記第２の基板に形成されていることを特徴とする請求項１５に記載の表示装置の製造方法。
JP2017105791A 2017-05-29 2017-05-29 表示装置 Active JP6917779B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017105791A JP6917779B2 (ja) 2017-05-29 2017-05-29 表示装置
US15/978,464 US10580801B2 (en) 2017-05-29 2018-05-14 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017105791A JP6917779B2 (ja) 2017-05-29 2017-05-29 表示装置

Publications (2)

Publication Number Publication Date
JP2018200429A true JP2018200429A (ja) 2018-12-20
JP6917779B2 JP6917779B2 (ja) 2021-08-11

Family

ID=64400276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017105791A Active JP6917779B2 (ja) 2017-05-29 2017-05-29 表示装置

Country Status (2)

Country Link
US (1) US10580801B2 (ja)
JP (1) JP6917779B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147495A1 (zh) * 2019-01-14 2020-07-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375685B1 (ko) 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2019083226A (ja) * 2017-10-27 2019-05-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
CN110112171B (zh) * 2019-05-21 2021-08-20 京东方科技集团股份有限公司 一种显示面板的制作方法及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2002176178A (ja) 2000-12-07 2002-06-21 Seiko Epson Corp 表示装置及びその製造方法
JP4449916B2 (ja) 2006-02-13 2010-04-14 セイコーエプソン株式会社 半導体素子の製造方法、表示装置の製造方法、半導体素子、及び表示装置
JP5076925B2 (ja) 2007-04-11 2012-11-21 セイコーエプソン株式会社 アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP5408848B2 (ja) * 2007-07-11 2014-02-05 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP5648437B2 (ja) * 2010-11-15 2015-01-07 セイコーエプソン株式会社 電気光学装置および投射型表示装置
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101947166B1 (ko) * 2012-11-19 2019-02-13 삼성디스플레이 주식회사 기판 및 상기 기판을 포함하는 표시장치
US9806197B1 (en) * 2016-07-13 2017-10-31 Innolux Corporation Display device having back gate electrodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147495A1 (zh) * 2019-01-14 2020-07-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US11573467B2 (en) 2019-01-14 2023-02-07 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
US11914253B2 (en) 2019-01-14 2024-02-27 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Also Published As

Publication number Publication date
US10580801B2 (en) 2020-03-03
JP6917779B2 (ja) 2021-08-11
US20180342536A1 (en) 2018-11-29

Similar Documents

Publication Publication Date Title
EP3343616B1 (en) Substrate for display device and display device including the same
US9177974B2 (en) Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
US8957418B2 (en) Semiconductor device and display apparatus
TWI446530B (zh) 顯示裝置及製造其之方法
JP2018074076A (ja) 表示装置
JP6917779B2 (ja) 表示装置
JP6668160B2 (ja) 表示装置の製造方法
US8049952B2 (en) Electrophoretic display and the manufacturing method thereof
WO2019146264A1 (ja) 表示装置及びその製造方法
WO2020021938A1 (ja) 表示装置
CN102696112A (zh) 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
US8698152B2 (en) Display panel and thin film transistor substrate
WO2011080879A1 (ja) アクティブマトリクス基板及びその製造方法
US20110177639A1 (en) Method for manufacturing a thin film transistor array panel
US20130092923A1 (en) Active matrix substrate and method for manufacturing the same
JP2018046140A (ja) 表示装置及びその製造方法
US20220262825A1 (en) Display device and manufacturing method thereof
US9224824B2 (en) Display device substrate and display device equipped with same
CN111512356A (zh) 显示装置
US10804406B2 (en) Thin-film transistor substrate, liquid crystal display device including the same, and method for producing thin-film transistor substrate
WO2017043516A1 (ja) アクティブマトリクス基板及びその製造方法
JP2022159307A (ja) 表示装置
US20130009160A1 (en) Active matrix substrate
KR101193448B1 (ko) 액정표시소자
JP2015138867A (ja) 薄膜トランジスタ搭載基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210720

R150 Certificate of patent or registration of utility model

Ref document number: 6917779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150