以下に本発明を具体化した実施形態について、図面を参照して説明する。以下は、本発明の一実施形態であって、本発明を限定するものではない。なお、以下の各図においては、説明を分かりやすくするため、実際とは異なる尺度で記載している場合がある。
(第1実施形態)
[MEMS素子]
先ず、第1実施形態に係るMEMS素子1について、図1、図2A、図2B、図2C、および図2Dを参照して説明する。図1は、第1実施形態に係るMEMS素子1の構成を示す概略平面図であり、図2Aは、図1に示すP1−P1線における概略断面図である。図2Bは、図2AのQ1部を示す拡大図である。図2Cは、図2AのQ2部を示す拡大図である。図2Dは、貫通孔を構成する第1の孔部と第2の孔部との平面配置例を示す拡大図。なお、図1において、MEMS素子1の内部の構成を説明する便宜上、蓋部5を取り外した状態を図示している。また、図2A、図2B、および図2Cにおいて、断面の背景を示す線は省略されている。
本実施形態に係る電子デバイスの一例としてのMEMS素子1は、図1、図2A、図2B、および図2Cに示すように、素子20を気密封止し、内封可能な蓋体としての蓋部5と、素子20が形成された基板としてのSOI(Silicon on Insulator)基板10と、を含み構成されている。
蓋体としての蓋部5は、単結晶シリコン等で構成され、SOI基板10側に開口する凹状のキャビティー7を有している。蓋部5は、キャビティー7が設けられた側の面をSOI基板10の素子20が形成されている側の面に当接させ、SOI基板10に接合されている。
基板としてのSOI基板10は、シリコン層11と、BOX(Buried Oxide)層12と、表面シリコン層13とが、この順で積層された基板である。例えば、シリコン層11および表面シリコン層13は、単結晶シリコンで構成され、BOX層12は、酸化ケイ素層(SiO2等)で構成される。なお、本実施形態において、シリコン層11は支持基板に相当し、BOX層12は酸化膜に相当し、表面シリコン層13は素子基板に相当する。
基板としてのSOI基板10には、表面シリコン層13のシリコンで構成された素子20と、表面シリコン層13上に形成された電極パッド50と、素子20を駆動するための素子電極と電極パッド50とを接続する複数の配線46(図2A参照、図1では図示せず)と、電極パッド50と接続し素子20が形成されている側とは反対側の外面11rに電極を引き出す第1の配線電極56および第2の配線電極57や配線電極58と、第1の配線電極56および第2の配線電極57や配線電極58を形成するための第1の配線用貫通孔52および第2の配線用貫通孔54と、蓋部5のキャビティー7およびSOI基板10に形成されたキャビティー8により構成される内部空間を気密封止するための貫通孔と、が配設されている。
なお、本実施形態において、SOI基板10と、蓋部5と、蓋部5のキャビティー7およびSOI基板10に形成されたキャビティー8により構成される内部空間を気密封止するための貫通孔を構成する第2の孔部62および第2の孔部62に連通する第1の孔部60と、第2の孔部62側に配設されて第1の孔部60と第2の孔部62との連通部を塞ぐ封止膜の第1の層としての第1の配線電極56と、を少なくとも含む構成が、本発明に係る封止構造の一例に相当する。
素子20は、BOX層12によって支持された基部21と、BOX層12が除去された領域上において、溝13aによって基部21以外の周囲のシリコンから分離された振動部22と、を有している。本実施形態で例示する素子20は、3つの振動部22を有している。振動部22に対向する位置におけるシリコン層11およびBOX層12には、内部空間を構成するキャビティー8が設けられている。また、素子20の蓋部5側の面である表面シリコン層13の上面13fには、素子20の所定の領域や内部空間を気密封止するための貫通孔の外周領域に配設されたシリコン酸化膜である素子調整層30と、素子調整層30の少なくとも一部を覆う圧電駆動部40と、が設けられている。
素子調整層30は、振動部22の共振周波数の温度特性を補正するために設けられている。シリコンは、温度が高くなるにつれて低下する共振周波数を有しており、一方、シリコン酸化膜は、温度が高くなるにつれて上昇する共振周波数を有している。従って、シリコンの素子20上にシリコン酸化膜である素子調整層30を配設することにより、素子20の振動部22と素子調整層30とで構成される複合体の共振周波数の温度特性をフラットに近付けることができる。
圧電駆動部40は、第1の保護膜41と、第1の電極42と、圧電体層43と、第2の電極44と、を含んでいる。なお、本実施形態において、第1の電極42および第2の電極44は素子電極に相当する。
第1の保護膜41は、不純物がドープされていないポリシリコンで構成されているが、アモルファスシリコンで構成されてもよい。また、第1の保護膜41は、ポリシリコンとアモルファスシリコンの積層膜であってもよい。本実施形態において、第1の保護膜41は、素子20上に配設されている素子調整層30を覆うように設けられている。このように、第1の保護膜41と素子20との間に素子調整層30があることによって、第1の保護膜41が、圧電駆動部40の周囲のシリコン酸化膜のエッチングから素子調整層30を保護することができる。
第1の電極42および第2の電極44は、圧電体層43を挟むように配設されている。本実施形態に示す例においては、3つの振動部22に対応して、3組の第1の電極42、圧電体層43および第2の電極44が配設されている。
複数の配線46は、隣り合う振動部22を逆相で振動させるように、第1の電極42および第2の電極44に電気的に接続されている。また、複数の配線46は、電極パッド50と電気的に接続されており、2つの電極パッド50間に第1の配線電極56や配線電極58を介して外部から電圧を印加することにより、隣り合う振動部22を逆相で振動させることができる。
なお、これらを構成する材料としては、例えば、圧電体層43は、窒化アルミニウム(AlN)等で構成され、第1の電極42および第2の電極44は、窒化チタン(TiN)等で構成され、複数の配線46および電極パッド50は、アルミニウム(Al)または銅(Cu)等で構成されている。
2つの電極パッド50を介して、第1の電極42と第2の電極44との間に電圧が印加されると、それによって圧電体層43が伸縮して振動部22が振動する。その振動は固有の共振周波数において大きく励起されて、インピーダンスが最小となる。その結果、このMEMS素子1を発振回路に接続することで、主に振動部22の共振周波数によって決定される発振周波数で発振する。
第1の配線用貫通孔52は、図1に示すように、平面視で、蓋部5のキャビティー7の領域で、素子20の両側に一つずつ配設され、表面シリコン層13の電極パッド50と重なる位置に配設されている。また、第2の配線用貫通孔54は、第1の配線用貫通孔52に連通し、シリコン層11およびBOX層12に配設されている。
電極パッド50は、平面視で、第1の配線用貫通孔52と重なる位置では、第1の配線用貫通孔52および第2の配線用貫通孔54に配設された第1の配線電極56(第2の配線電極57)や配線電極58と、配線46を介して電気的に接続されるよう配設されている。また、電極パッド50は、第1の配線用貫通孔52と重ならない位置では、表面シリコン層13上に素子調整層30、第1の保護膜41および配線46を介して配設されている。このような構成により、電極パッド50と第1の配線電極56(第2の配線電極57)や配線電極58とが電気的に接続され、第1の電極42および第2の電極44を、シリコン層11の素子20が形成されている側とは反対側の外面11rに引き出すことができる。なお、第1の配線電極56(第2の配線電極57)や配線電極58を構成する材料としては、チタニウム(Ti)やタングステン(W)や銅(Cu)等で構成されており、第1の配線電極56および第2の配線電極57はスパッタ法により成膜したスパッタ層で、配線電極58はメッキ法により形成されたメッキ層であり、スパッタ層(第2の配線電極57)にメッキ層(配線電極58)が積層されている。
蓋部5のキャビティー7とSOI基板10のキャビティー8とにより構成される内部空間を気密封止するための封止孔として機能する貫通孔は、支持基板としてのシリコン層11および酸化膜としてのBOX層12を貫通する第2の孔部62と、素子基板としての表面シリコン層13を貫通して第2の孔部62に連通する第1の孔部60と、を含み構成されている。以下、図2C、および図2Dも併せて参照しながら貫通孔、および貫通孔の封止構造の詳細について説明する。
貫通孔は、平面視で、蓋部5のキャビティー7の領域で、基部21に対して振動部22が設けられている側と反対側に配設されている。貫通孔を構成する第2の孔部62は、表面シリコン層13に設けられている第1の孔部60と重なる位置に配設されている。また、貫通孔を構成する第1の孔部60は、第2の孔部62に連通するようにシリコン層11およびBOX層12に配設されている。
第2の孔部62は、シリコン層11の外面11rからシリコン層11およびBOX層12を貫通している。第2の孔部62によって外面11r側と反対側に開口する開口部には、第1の孔部60と第2の孔部62との連通部に含まれる表面シリコン層13の裏面部13rが対向している。第1の孔部60は、平面視で、短手方向の第1の開口幅W1と長手方向の開口長Lとを有する略矩形のスリット状の開口形状をなし、表面シリコン層13の内部空間側(キャビティー7側)と第2の孔部62とが連通されるように貫通している。
このように、支持基板としてのシリコン層11および酸化膜としてのBOX層12を貫通する第2の孔部62と、素子基板としての表面シリコン層13を貫通する第1の孔部60との連通部が、表面シリコン層13のシリコン層11側の面である裏面部13rを含むことから、第1の孔部60を塞ぐ封止膜である後述の第1の配線電極56の配設される表面積を大きくすることができる。これにより、封止膜(第1の配線電極56)の接合強度を高めることができることから、封止信頼性を向上させることができる。
第1の孔部60は、図2Dに示すように、第1の開口幅W1が第2の孔部62の第2の開口幅(内径)W2より小さく、第2の孔部62と平面視で重なる位置に配設されている。本実施形態では、二つのスリット状の第1の孔部60が、長手方向が対向するように並行して設けられている。なお、本実施形態において、二つの第1の孔部60を配設した例を示しているが、これに限定されることはなく、第1の孔部60は、一つ以上であればよい。
また、第1の孔部60は、図2Dに示すように、平面視で、第2の孔部62の中央部に位置し、第2の開口幅W2の1/10の幅(内径)W3を有する配置領域R内に配設されていることが好ましい。ここで、第2の孔部62の中央部に位置する配置領域Rは、第2の孔部62の中心Gを含み、中心Gを中心として第2の孔部62と概ね同心円をなす領域である。第2の孔部62のように、孔径と孔幅のアスペクト比の大きい孔部の孔底に成膜される成膜層(本形態では、封止膜に相当し、例えば第1の配線電極56)の厚みは、孔部の開口周囲の表面に成膜される成膜層の厚みに対し、1/2から1/10程度になるとされている。図3は、第2の孔部62の底部(連通部としての裏面部13r)に形成される「成膜層の厚さ」と、「第2の開口幅W2/第2の孔部の深さ」との相関を示すグラフであり、図3に示されているように、例えば、第2の孔部62の形成されるシリコン層11の板厚と開口幅との比率が40%のとき、孔底に成膜される成膜層の厚みと、孔部の開口周囲の表面に成膜される成膜層の厚みとが1/10(10%)程度となることが分かる。なお、第2の孔部62は、シリコン層11とBOX層12とを貫通して形成される。したがって、第2の孔部62の深さは、孔底に成膜される成膜層の厚みと、孔部の開口周囲の表面に成膜される成膜層の厚みとの合計となるが、シリコン層11の厚みがBOX層12の厚みに比べ大きい為(本例では100倍以上)、開口幅との比率の計算にはシリコン層11の厚み(板厚)のみを用いた。
第2の孔部62の内側に後述する封止膜(第1の配線電極56や第2の配線電極57)をスパッタ法などによって形成する場合、第2の孔部62の内側に向かって飛翔する金属材料の粒子は、第2の孔部62の壁面の影響により、第2の孔部62の中央部に付着し易く、壁面に近い部分には付着し難くい。これにより、封止膜は、第2の孔部62の中央部が厚くなる。したがって、第1の孔部60を、平面視における第2の孔部62の中央部に位置し、第2の開口幅W2の1/10の幅(内径)W3を有する配置領域R内に第1の孔部60を配置することにより、第1の孔部60を塞ぐ封止膜の厚みを周縁部と比して厚くさせ、封止膜を堅固とすることができることから、封止性を高めた封止膜を安定的に構成することができる。なお、周縁部とは、本例では配置領域Rの外側の部分である。また、本形態の説明で参照している図面において、封止膜は、図面の煩雑さを避けるため、中央部の膜厚と周縁部の膜厚との差の記載を省略している。
また、図2Cに示すように、第1の孔部60は、貫通する表面シリコン層13の厚さ寸法である深さtと、第1の開口幅W1とのアスペクト比が、1以上且つ100以下の範囲内となるように構成されることが好ましい。
第1の孔部60の深さtの寸法は、所望される封止構造の厚さや機能素子の性能維持などから、2μmから10μmが好適とされている。また、第1の孔部60の形成においては、第1の孔部60の第1の開口幅W1の寸法が0.02μm以上であることが好ましい。但し、第1の開口幅の寸法W1が2μmを超えると、孔のサイズが大き過ぎて封止部を構成する封止膜の形成(成膜)に係る安定性が低下し、封止信頼性が低下する虞がある。換言すれば、第1の開口幅W1の寸法を、0.02μm以上2μm以下の寸法として第1の孔部60を形成することにより、第1の孔部60を塞ぐ封止膜(第1の配線電極56や第2の配線電極57)を安定的に配設することができる。これらから、上述のように、深さtと第1の開口幅W1とのアスペクト比を、1以上且つ100以下とすることにより、所望の厚みを確保しつつ、且つ封止の信頼性を損ねることのない封止構造を得ることができる。
なお、第1の孔部60は、貫通する表面シリコン層13の厚さ寸法である深さtと、第1の開口幅W1とのアスペクト比を、2.5以上且つ100以下の範囲内として構成することが、更に好適である。
このように、第1の開口幅W1は変えずに、更に高い剛性を得ることができる表面シリコン層13の厚さ、即ち第1の孔部60の深さtを5μmから10μmとし、深さtと第1の開口幅W1とのアスペクト比を、2.5以上100以下とすることにより、封止の信頼性を確保するとともに、封止構造の剛性をより高めることができる。
なお、上述した第1の孔部60の第1の開口幅W1は、スリット状の第1の孔部60の短手方向の幅(幅寸法)を示しているが、対向する長辺と長辺とが平行でない場合や長辺が直線でない場合などでは、対向する長辺と長辺との間の距離が最も小さな位置の幅寸法を示す。また、第1の孔部60がスリット状でなく、例えば円形の場合の開口幅は、円の直径、もしくは真円でない場合の開口幅は、内周縁間の距離が最も小さな位置の寸法を示すこととしてもよい。
図2Aおよび図2Cに示すように、第1の孔部60の内面、第2の孔部62の内面、および表面シリコン層13の裏面部13rには、孔幅調整層としてのシリコン酸化膜32が設けられている。また、シリコン酸化膜32の内面(表面)には、第1の下地層56uが配設されている。第1の孔部60は、封止膜(第1の配線電極56や第2の配線電極57)をスパッタ法などによって形成する場合の成膜を容易にするために、第1の開口幅W1を狭くすることが必要となるが、狭い開口幅の貫通孔を形成することは難しい。しかしながら、孔幅調整層としてのシリコン酸化膜32を設けることにより、第1の孔部60を比較的広い開口幅で形成した後、シリコン酸化膜32を配設することによって開口幅を狭め、所望の開口幅(第1の開口幅W1)とすることができる。このように、シリコン酸化膜32を配設することによって、容易に第1の孔部60の第1の開口幅W1を、所望される狭幅の開口幅とすることができる。
表面シリコン層13の裏面部13rの表面、および第1の孔部60の内側に配置された下地層56uの表面には、第1の層としてスパッタ層からなる第1の配線電極56が配設され、さらに第1の配線電極56に第2の層としてスパッタ層からなる第2の配線電極57が積層された封止膜が配設されている。そして、第1の配線電極56と、第1の下地層56uに積層された第2の配線電極57とによって、蓋部5のキャビティー7とSOI基板10に形成されたキャビティー8とで構成される内部空間を気密封止している。つまり、封止膜は、第1の層としての第1の配線電極56、および第2の層としての第2の配線電極57を含んでいる。第2の孔部62内には、第2の配線電極57内に積層するメッキ層からなる配線電極58が配設されている。
表面シリコン層13の裏面部13rの表面、および第1の孔部60の内側に封止膜として設けられる第1の配線電極56は、表面シリコン層13の裏面部13rに一方が開口する第1の孔部60を塞ぐように成膜される。ここで、第1の孔部60の第1の開口幅W1は、第2の孔部62の第2の開口幅W2より狭い幅で構成されているため、第1の配線電極56によって第1の孔部60の開口を容易に塞ぐ(封止する)ことができる。また、第1の配線電極56の成膜では、第1の孔部60の第1の開口幅W1が狭いため、成膜される金属の第1の孔部60への侵入が阻害され、第1の配線電極56は、第1の孔部60の中途まで配設された埋設部56pが設けられる。このように、第1の孔部60の一部に第1の配線電極56が充填された埋設部56pが設けられることから、容易に所望の封止効果を得ることができる。さらに、第1の孔部60に第1の配線電極56の充填されない部分が存在することから、表面シリコン層13と第1の配線電極56との線膨張係数の違いによって生じる応力の解放が行なわれ易くなり、封止信頼性の低下を抑制することができる。
なお、本実施形態では、封止膜の第1の層としての第1の配線電極56の内側に、封止膜の第2の層としての第2の配線電極57が積層されている。このように、第1の配線電極56と第2の配線電極57の二つの層を設けることにより、封止の信頼性を更に高めることができる。以下、このことについて、図4を参照して詳細に説明する。なお、図4は、第1の孔部60の存在に起因して封止膜(第1の配線電極56)に生じる虞のある膜欠陥を説明するための図であり、図2Bに相当する拡大図である。
図4に示すように、前述した封止膜としての第1の配線電極56の形成では、図4に示すように、表面シリコン層13の裏面部13rに一方が開口する第1の孔部60を塞ぐように成膜される。しかしながら、第1の配線電極56の成膜において、通常は容易に第1の孔部60を塞ぐように成膜することができるが、特定の成膜条件などによっては、第1の孔部60の存在に起因し、第1の孔部60と重なる位置の第1の配線電極56に、封止膜の不完全な部分としての欠陥部Dを生じる虞を有していた。欠陥部Dは、第1の配線電極56の内部空間側から第2の孔部62の内部空間側に連通する虞があり、この場合、欠陥部Dによって、キャビティー7とキャビティー8とにより構成される内部空間とのエアーリーク現象を生じてしまい、所望の気密封止を行うことができない虞があった。
このような欠陥部Dが、第1の孔部60から第2の孔部62の内部空間へ連通することを抑制するためには、第1の配線電極56の第2の孔部62の空間側に第2の配線電極57を積層することが好適であり、以下に詳述する。第1の配線電極56の内側に設けられている第2の配線電極57は、第1の配線電極56の成膜条件と異なる成膜条件で成膜することができる。即ち、第1の配線電極56の成膜条件と第2の配線電極57の成膜条件とを変えることができる。
換言すれば、成膜層としての第1の配線電極56および第2の配線電極57を、例えば真空蒸着法やスパッタ法などによって成膜する場合、温度条件や成膜環境(真空度など)の違いによってそれぞれの成膜層の結晶粒界の成長などが異なる。したがって、第1の配線電極56および第2の配線電極57を含む成膜層を設けることにより、第1の配線電極56の層を第1の孔部60側に配設した場合に、第1の孔部60に影響されて第1の配線電極56に生じる虞のある成膜の不完全な部分としての欠陥部Dが、第2の配線電極57では成膜層の結晶粒界の成長の違いなどによってキャンセルされて生じなくなる。これにより、封止膜を、例えば第1の配線電極56および第2の配線電極57のように、少なくとも二層の積層構造とすることにより、容易に封止膜の欠陥の出現を抑制することが可能となり、封止信頼性をより高めることができる。
なお、第1の孔部60、および第2の孔部62の内面と第1の配線電極56との間、本実施形態では、第1の孔部60および第2の孔部62の内面に設けられているシリコン酸化膜32と第1の配線電極56との間には、第1の下地層56uが配設されている。このように第1の下地層56uが配設されていることにより、第1の孔部60、および第2の孔部62の内面に配設されているシリコン酸化膜32と、第1の配線電極56との密着性を高めることができる。つまり、第1の孔部60、および第2の孔部62の内面と、第1の層としての第1の配線電極56との密着性を高めることができ、封止の信頼性を向上させることができる。
また、第1の配線電極56と成膜条件の異なる第1の下地層56uを設けることにより、第1の孔部60に影響されて第1の配線電極56に生じる虞のある封止膜(金属層)の欠陥の出現を抑制することができ、封止膜として一層の第1の配線電極56を設ける構成においても所望の封止効果を得ることができる。
また、第1の配線電極56と第2の配線電極57との間には、第2の下地層57uが配設されている。このように第2の下地層57uが配設されていることにより、第1の配線電極56と第2の配線電極57との密着性を高めることができるとともに、第1の孔部60に影響されて第1の配線電極56に生じる虞のある封止膜(金属層)の欠陥の第2の配線電極57への影響を防ぐことができる。
第1の下地層56u、および第2の下地層57uを構成する材料としては、チタニウム(Ti)、タングステン(W)、ニッケル(Ni)、クロム(Cr)などの金属、もしくはチタン‐タングステン(TiW)などの合金で構成されている。なお、第1の下地層56u、および第2の下地層57uは、スパッタ法や蒸着法などによって形成することができる。
以上述べたように、本実施形態に係る封止構造を備えたMEMS素子1によれば、第2の孔部62と、該第2の孔部62の第2の開口幅W2よりも狭い第1の開口幅W1を有する第1の孔部60との連通部において第1の孔部60の開口が、第2の孔部62側に配設された封止膜である第1の配線電極56、もしくは第1の配線電極56および第2の配線電極57によって封止される。このように、第2の孔部62側に配設された封止膜によって、狭い第1の開口幅W1の第1の孔部60の開口を容易に塞ぐ(封止する)ことができる。また、封止膜としての第1の配線電極56の成膜では、第1の開口幅W1が狭いため、成膜される金属の第1の孔部60への侵入が阻害される。これにより、第1の配線電極56は、第1の孔部60の中途まで配設(図2Cに示す埋設部56p)され、第1の孔部60の一部に第1の配線電極56が充填されることから、容易に所望の封止効果を得ることができる。さらに、第1の孔部60に第1の配線電極56の充填されない部分が存在することから、表面シリコン層13と第1の配線電極56との線膨張係数の違いによって生じる応力の解放が行なわれ易くなり、封止に係る応力の影響を低減することができることから、封止信頼性の低下を抑制することができる。このように、内部空間の気密封止を容易に実現可能な封止構造を備えたMEMS素子1を提供することができる。
また、シリコン層11およびBOX層12に、第1の孔部60に連通する第2の孔部62が配設されているので、素子20が形成された表面シリコン層13の機械的強度を増した状態で、内部空間を封止することができる。また、表面シリコン層13と蓋部5とを接合後に、内部空間を気密封止することができ、高価な装置を必要とせず製造が容易となる。
また、第1の配線電極56と同じ金属層によって、第1の孔部60を封止しているため、第1の配線用貫通孔52および第2の配線用貫通孔54に第1の配線電極56を配設する際に、同時に第1の孔部60を塞ぎ、内部空間を気密空間、例えば真空雰囲気(減圧雰囲気)に封止することができる。
なお、本明細書における実施形態では、第1の孔部60の封止膜として、第1の層としての第1の配線電極56、および第2の層としての第2の配線電極57の積層された二層の金属層による構成で説明したがこれに限らない。第1の孔部60の封止構造としては、第1の孔部60の封止膜として、第2の配線電極57を設けずに、第1の層としての第1の配線電極56(第1の下地層56uを含む)のみによって第1の孔部60を気密封止する構成とすることもできる。
また、第1の下地層56u、および第2の下地層57uは、両方が設けられていなくてもよく、第1の下地層56u、および第2の下地層57uの少なくとも一方が設けられていてもよい。
[製造方法]
次に、本実施形態に係る封止構造を含むMEMS素子1の製造工程について、図5A〜図5Rを参照して説明する。図5A〜図5Rは、本実施形態に係るMEMS素子1の製造工程を示す図1のP1−P1線の位置に相当する概略断面図である。なお、断面の背景を示す線は省略されている。
先ず、準備工程として、シリコン層11と、BOX層12と、表面シリコン層13とが、この順で積層されたSOI基板10とキャビティー7を有する蓋部5を用意する(図2A参照)。なお、SOI基板10は、シリコン層11上にBOX層12を形成し、BOX層12上に表面シリコン層13を形成して作製してもよい。
第1の工程において、図5Aに示すように、SOI基板10の表面シリコン層13に、素子20の振動部22となる領域を素子20の基部21となる領域以外の周囲のシリコンから分離するトレンチ13bおよび第1の孔部60を形成する。その際に、SOI基板10の表面シリコン層13のトレンチ13bによって素子20の振動部22から分離される領域に、スリット13cが形成されてもよい。このようなスリット13cを設けることにより、溝13a(図1参照)の幅が広い領域において、後に行われる振動部22の周囲のシリコンのリリースエッチングを容易にすることができる。
トレンチ13bおよび第1の孔部60の形成は、表面シリコン層13上にレジスト14を塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジスト14をマスクとして表面シリコン層13をエッチングすることにより、図5Aに示すように、表面シリコン層13に、素子20の振動部22となる領域を素子20の基部21となる領域以外の周囲のシリコンから分離するトレンチ13bおよび第1の孔部60を形成する。なお、SOI基板10の表面シリコン層13の表面を熱酸化することにより、シリコン酸化膜を形成し、フォトリソグラフィー法によってシリコン酸化膜によるマスクを形成し、表面シリコン層13をエッチングすることで、トレンチ13bおよび第1の孔部60を形成しても構わない。
第2の工程において、図5Bに示すように、表面シリコン層13の上面、トレンチ13b内の側壁および第1の孔部60内の側壁に、シリコン酸化膜である素子調整層30を形成する。例えば、SOI基板10の表面シリコン層13を熱酸化することにより、表面シリコン層13の上面、トレンチ13b内の側壁および第1の孔部60内の側壁に、熱酸化膜(シリコン酸化膜)が形成される。熱酸化膜の厚さは、例えば、0.2μm〜0.3μm程度である。この熱酸化膜は、後に行われる振動部22の周囲のシリコンのリリースエッチングから振動部22および圧電駆動部40を保護する保護壁となる。
次に、表面シリコン層13のトレンチ13bおよび第1の孔部60を埋めるシリコン酸化膜を、CVD(Chemical Vapor Deposition;化学蒸着)法によって形成する。その際に、トレンチ13bおよび第1の孔部60内のシリコン酸化膜に「す」が発生しても、熱酸化膜が強固なので問題はない。また、加工によって形成された表面シリコン層13のトレンチ13bおよび第1の孔部60がシリコン酸化膜によって埋められて表面がほぼ平坦となるため、この後のフォトリソグラフィー工程への段差による悪影響を排除することができる。
従って、表面シリコン層13を熱酸化することにより形成された熱酸化膜と、CVD法によって形成されたシリコン酸化膜と、が図2Aに示す素子調整層30となる。なお、第2の工程において、熱酸化膜を形成せずに、熱CVD法によってシリコン酸化膜を形成してもよいし、または、熱CVD法とプラズマCVD法との2段階のCVD法によってシリコン酸化膜を形成してもよい。
第3の工程において、素子調整層30の上にレジストを塗布し、フォトリソグラフィー法によって、第1の孔部60および振動部22を含む素子20等の所定の領域を保護するマスクパターンを形成し、レジストをマスクとして素子調整層30をエッチングすることにより、表面シリコン層13に達するトレンチ13dを形成する。その後、図5Cに示すように、素子調整層30の上面とトレンチ13dに第1の保護膜41をCVD法により形成する。
第4の工程において、第1の保護膜41上にレジストを塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジストをマスクとして第1の保護膜41をエッチングする。それにより、図5Dに示すように、振動部22を含む素子20の所定の領域に形成された素子調整層30の側面を含む領域に第1の保護膜41が形成される。
第1の保護膜41は、素子20との間で素子調整層30を覆っており、第1の保護膜41の厚さは、例えば、0.2μm程度である。CVD法による第1の保護膜41の埋め込み性は良好なので、後に行われる振動部22および圧電駆動部40の周囲のシリコン酸化膜のリリースエッチングから素子調整層30を保護する強固な第1の保護膜41の壁を、小さい厚さで形成することができる。
第5の工程において、図5Eに示すように、素子20の所定の領域に形成された第1の保護膜41上に第1の電極42、圧電体層43、および第2の電極44を、この順でフォトリソグラフィー法により形成する。なお、第1の保護膜41〜第2の電極44は、圧電駆動部40を構成する。また、第1の電極42および第2の電極44を形成する際は、第1の電極42と電極パッド50とを接続するための配線46および第2の電極44と電極パッド50とを接続するための配線46も同時に形成する。
第6の工程において、圧電駆動部40が形成されたSOI基板10上に、シリコン酸化膜33をCVD法により形成する。その後、図5Fに示すように、電極パッド50を形成する位置が開口したマスクパターンをフォトリソグラフィー法によって形成し、シリコン酸化膜33をマスクとしてスパッタ法によりアルミニウム(Al)または銅(Cu)等を電極パッド50を形成する位置に成膜し、電極パッド50を形成する。
第7の工程において、図5Gに示すように、電極パッド50やシリコン酸化膜33が形成されたSOI基板10上に、CVD法によりシリコン酸化膜34を形成する。その後、シリコン酸化膜34上にレジストを塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジストをマスクとしてシリコン酸化膜34をエッチングする。それにより、表面シリコン層13に達するトレンチ13dに対応する所定の領域が開口するシリコン酸化膜34が形成される。
第8の工程において、図5Hに示すように、シリコン酸化膜34上にレジスト16を塗布し、フォトリソグラフィー法によってマスクパターンを形成し、レジスト16をマスクとして、トレンチ13dに対応するシリコン酸化膜34、素子調整層30、BOX層12の順でエッチングする。それにより、振動部22、圧電駆動部40および電極パッド50を保護するシリコン酸化膜34や素子調整層30を残しつつ、振動部22の周囲を囲むような形状で、シリコン層11に達する深さの開口を形成する。このとき、表面シリコン層13に相対するトレンチ13dと、トレンチ13d上に形成される第1の保護膜41は、エッチング液によるサイドエッチングから、振動部22や圧電駆動部40等を保護する第2の保護膜としての機能を有する。
第9の工程において、図5Iに示すように、レジスト16を剥離した後に、シリコン酸化膜34、素子調整層30、表面シリコン層13、BOX層12の開口を通して、振動部22の周囲のシリコンをエッチングする(リリースエッチング)。その際に、シリコン層11のシリコンの一部をエッチングして、振動部22の下方におけるシリコン層11にキャビティー8を形成する。第9の工程においては、ウエットエッチングが行われ、エッチング液としては、例えば、TMAH(水酸化テトラメチルアンモニウム)が用いられる。
第10の工程において、図5Jに示すように、振動部22、圧電駆動部40、電極パッド50、第1の孔部60の周囲のシリコン酸化膜34、素子調整層30およびBOX層12がエッチングされる(リリースエッチング)。それにより、振動部22上に素子調整層30が残る。第10の工程においては、ウエットエッチングが行われ、エッチング液としては、例えば、BHF(バッファードフッ酸)が用いられる。その後、SOI基板10の素子20が形成された面(表面シリコン層13上面)に蓋部5のキャビティー7を有する面を配置し、接合する。なお、接合方法としては、接合面を活性化させて行う直接接合や低融点ガラス等の接合部材を用いた方法等がある。
第11の工程において、図5Kに示すように、SOI基板10のシリコン層11およびBOX層12に第2の配線用貫通孔54と第2の孔部62を形成する。第2の配線用貫通孔54および第2の孔部62の形成は、SOI基板10において、シリコン層11のBOX層12の配置されている側と反対側の表面を熱酸化することにより、シリコン酸化膜36を形成し、フォトリソグラフィー法によってシリコン酸化膜36によるマスクを形成し、シリコン層11とBOX層12とをエッチングすることにより行う。
第12の工程において、図5Lに示すように、フイルムレジスト18をシリコン酸化膜36上に貼り、フォトリソグラフィー法によって第2の配線用貫通孔54を開口するパターンを形成し、表面シリコン層13をエッチングして、第1の配線用貫通孔52を形成する。
第13の工程において、図5Mに示すように、フイルムレジスト18を除去した後、第1の配線用貫通孔52と第1の孔部60に露出した素子調整層30をエッチングする。
第14の工程において、図5Nに示すように、CVD法によりシリコン層11のBOX層12の配置されている側と反対側の表面と、第1の配線用貫通孔52、第2の配線用貫通孔54、第1の孔部60および第2の孔部62内の側壁と、にシリコン酸化膜32を成膜する。その後、第1の配線用貫通孔52および第1の孔部60の第1の保護膜41に成膜されたシリコン酸化膜32を、反応性イオンエッチング(RIE; Reactive Ion Etching)等の異方性ドライエッチングにより除去する。
第15の工程において、図5Oに示すように、スパッタ装置等の前処理室で、真空(減圧)雰囲気において、第1の配線用貫通孔52および第1の孔部60に露出した第1の保護膜41をエッチングする。これにより、第1の配線用貫通孔52上の第1の保護膜41が除去され、第1の配線用貫通孔52に配線46が露出する。また、第1の孔部60上の第1の保護膜41が除去され、第1の孔部60上の第1の保護膜41に貫通孔を作成する。その後、キャビティー7,8で構成される内部空間を前処理室と同等の圧力とし、連続処理にて第1の下地層56u(図5Oでは不図示:図2Bおよび図2C参照)となるチタニウム(Ti)、タングステン(W)、ニッケル(Ni)、クロム(Cr)、チタン‐タングステン(TiW)等の金属層、および第1の配線電極56となるチタニウム(Ti)やタングステン(W)や銅(Cu)等の金属層をスパッタする。
第16の工程において、図5Pに示すように、さらにキャビティー7,8で構成される内部空間を前処理室と同等の圧力とし、第1の配線電極56の表面に、連続処理にて第2の下地層57u(図5Pでは不図示:図2Bおよび図2C参照)となるチタニウム(Ti)、タングステン(W)、ニッケル(Ni)、クロム(Cr)、チタン‐タングステン(TiW)等の金属層、および第2の配線電極57となるチタニウム(Ti)やタングステン(W)や銅(Cu)等の金属層をスパッタする。
第15および第16の工程により、シリコン層11の、素子20が形成されている側とは反対側の外面11rに第1の電極42および第2の電極44と接続する第1の配線電極56および第2の配線電極57を含む配線電極を形成することができる。また、本工程では、第1の配線電極56および第2の配線電極57が第1の孔部60を塞ぐため、素子20が形成されているキャビティー7,8で構成される内部空間を真空雰囲気(減圧雰囲気)に封止することができる。従って、第1の配線用貫通孔52および第2の配線用貫通孔54に第1の配線電極56および第2の配線電極57を形成する工程と、第1の配線電極56および第2の配線電極57で第1の孔部60を塞ぎ内部空間を気密封止する工程と、を同時に行うことができる。
第17の工程において、図5Qに示すように、第2の配線電極57の表面にメッキ法等で第2の配線電極57に用いた金属層と同等の金属層を積層し配線電極58を作成する。第1の配線用貫通孔52、第2の配線用貫通孔54および第2の孔部62を完全に塞ぐことにより、気密封止性、および導通性や機械的強度が向上し信頼性が向上する。なお、第1の配線電極56および第2の配線電極57はスパッタ層であり、配線電極58はメッキ層と言える。
第18の工程において、図5Rに示すように、SOI基板10の蓋部5が接合された面とは反対側の面を研磨装置等で平坦化加工することで、気密封止性を向上させた封止構造を備え、信頼性に優れたMEMS素子1が完成する。
なお、上述の製造方法の説明では、第1の配線電極56(第1の下地層56uを含む)および第2の配線電極57(第2の下地層57uを含む)の二つの成膜層を設ける工程を例示して説明したが、これに限らない。成膜層は、一つであってもよく、その場合は、上述した第16の工程は不要となり、上述の第15の工程において成膜層として第1の配線電極56(第1の下地層56u)を形成し、その後、上述の第17の工程に移行すればよい。
(第2実施形態)
[MEMS素子]
次に、本発明の第2実施形態に係るMEMS素子1aについて、図6を参照して説明する。図6は、第2実施形態に係るMEMS素子1aの構成を示す図1のP1−P1線の位置に相当する概略断面図である。なお、上述した実施形態との相違点を中心に説明し、同様の構成には、同一の符号を附してあり、同様の事項については、その説明を省略する。
第2実施形態に係る電子デバイスの一例としてのMEMS素子1aは、第1実施形態に係るMEMS素子1と比較し、第2の配線用貫通孔54aと第2の孔部62aとの構造が異なる。
本実施形態のMEMS素子1aは、図6に示すように、シリコン層11とBOX層12とに配設された第2の配線用貫通孔54aおよび第2の孔部62aがシリコン層11およびBOX層12の表面シリコン層13を支持する面と対向する面に向かって広がるテーパー部を有している。本実施形態では、テーパー部がシリコン層11とBOX層12とに設けられているが、シリコン層11だけでも構わない。また、シリコン層11の途中から設けられていても構わない。
以上述べたように、本実施形態に係るMEMS素子1aによれば、第2の配線用貫通孔54aに表面シリコン層13と対向する面に向かって広がるテーパー部を有しているので、第1の配線用貫通孔52および電極パッド50と接続する配線46に第1の配線電極56を配設し易くなる。また、第2の孔部62aに同様のテーパー部を有しているので、第1の孔部60に封止膜となる第1の配線電極56を到達させ封止し易くなる。
なお、本実施形態に係るMEMS素子1aにおいても、第2の配線用貫通孔54aと第2の孔部62aとに配設される封止膜として、第1の配線電極56に加えて前述の第1実施形態と同様に、第2の配線電極57を設ける構成とすることができる。また、第1の下地層56u、および第2の下地層57uの少なくとも一方が設けられている構成とすることができる。
[電子機器]
次に、本発明の一実施形態に係るMEMS素子1,1aを適用した電子機器について、図7、図8および図9を参照して説明する。なお、以下では、MEMS素子1を適用した構成を例示して説明する。
図7は、本実施形態に係るMEMS素子1を備える電子機器としてのモバイル型(またはノート型)のパーソナルコンピューターの構成の概略を示す斜視図である。この図において、パーソナルコンピューター1100は、キーボード1102を備えた本体部1104と、ディスプレイ1000を備えた表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター1100には、基準クロック等として機能するMEMS素子1が内蔵されている。
図8は、本発明の一実施形態に係るMEMS素子1を備える電子機器としての携帯電話機(PHS(Personal Handyhone System)やスマートフォンも含む)の構成の概略を示す斜視図である。この図において、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206を備え、操作ボタン1202と受話口1204との間には、ディスプレイ1000が配置されている。このような携帯電話機1200には、基準クロック等として機能するMEMS素子1が内蔵されている。
図9は、本発明の一実施形態に係るMEMS素子1を備える電子機器としてのデジタルスチールカメラの構成の概略を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。デジタルスチールカメラ1300は、被写体の光像をCCD(Charge Coupled Device)等の撮像素子により光電変換して撮像信号(画像信号)を生成する。
デジタルスチールカメラ1300におけるケース(ボディー)1302の背面には、ディスプレイ1000が設けられ、CCDによる撮像信号に基づいて表示を行なう構成になっており、ディスプレイ1000は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCD等を含む受光ユニット1304が設けられている。
デジタルスチールカメラ1300では、撮影者がディスプレイ1000に表示された被写体像を確認し、シャッターボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。また、このデジタルスチールカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図示されるように、ビデオ信号出力端子1312にはテレビモニター1330が、データ通信用の入出力端子1314にはパーソナルコンピューター1340が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー1308に格納された撮像信号が、テレビモニター1330や、パーソナルコンピューター1340に出力される構成になっている。このようなデジタルスチールカメラ1300には、基準クロック等として機能するMEMS素子1が内蔵されている。
上述したように、電子機器に、信頼性に優れたMEMS素子1が活用されることにより、より高性能の電子機器を提供することができる。
なお、本発明の一実施形態に係るMEMS素子1は、図7のパーソナルコンピューター1100(モバイル型パーソナルコンピューター)、図8の携帯電話機1200、図9のデジタルスチールカメラ1300の他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンター)、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS(Point of Sale)端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター等の電子機器に適用することができる。
[移動体]
次に、本発明の一実施形態に係るMEMS素子1,1aを適用した移動体について、図10を参照して説明する。図10は、本発明の移動体の一例としての自動車1400を概略的に示す斜視図である。なお、以下では、MEMS素子1を適用した構成を例示して説明する。
自動車1400には、MEMS素子1が搭載されている。MEMS素子1は、キーレスエントリー、イモビライザー、ナビゲーションシステム、エアコン、アンチロックブレーキシステム(ABS:Antilock Brake System)、エアバック、タイヤプレッシャーモニタリングシステム(TPMS:Tire Pressure Monitoring System)、エンジンコントロール、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム等の電子制御ユニット(ECU:Electronic Control Unit)1410に広く適用できる。
上述したように、移動体に、信頼性に優れたMEMS素子1が活用されることにより、より高性能の移動体を提供することができる。
以上、本発明のMEMS素子1,1a、電子機器(1100,1200,1300)、および移動体(1400)について、図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、前述した各実施形態を適宜組み合わせてもよい。
また、上述の実施形態では、平面視で、矩形形状のSOI基板10の一つの対角線の方向に沿って基部21や振動部22が延在するように素子20が配設されている例で説明したが、これに限らない。他の配置例としては、平面視で、矩形形状のSOI基板10の何れかの外縁に沿って基部21や振動部22が延在するように素子20が配設されている構成などであってもよい。
また、上述では電子デバイスの一例として、基部21や振動部22などを含む機能素子としての素子20を備えているMEMS素子1,1aを示して説明したが、これに限らない。上述の封止構造を備えた他の電子デバイスとしては、機能素子として加速度の検出機能を備えている加速度センサー素子、角速度の検出機能を備えている角速度センサー素子、圧力検出機能を備えている圧力センサー素子、重量検出機能を備えている重量センサー素子や、これらの機能素子が複合した複合センサーなどを備えているMEMS素子(センサーデバイス)であってもよい。また、電子デバイスは、機能素子として振動素子を備えた振動子、発振器、周波数フィルターなどであってもよい。