JP2018190761A - 半導体パッケージ用基板およびその製造方法 - Google Patents
半導体パッケージ用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2018190761A JP2018190761A JP2017089499A JP2017089499A JP2018190761A JP 2018190761 A JP2018190761 A JP 2018190761A JP 2017089499 A JP2017089499 A JP 2017089499A JP 2017089499 A JP2017089499 A JP 2017089499A JP 2018190761 A JP2018190761 A JP 2018190761A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor package
- forming
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 229
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000463 material Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 77
- 239000011347 resin Substances 0.000 claims description 57
- 229920005989 resin Polymers 0.000 claims description 57
- 239000011521 glass Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 6
- 125000000524 functional group Chemical group 0.000 claims description 4
- 238000010030 laminating Methods 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 230000035882 stress Effects 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 21
- 239000010949 copper Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000006087 Silane Coupling Agent Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000000654 additive Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000011135 tin Substances 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 238000004381 surface treatment Methods 0.000 description 6
- 238000003754 machining Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000007645 offset printing Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000976 ink Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
て、コア基板の切断面に信頼性に影響するような破壊を生じることのない配線基板を提供することを課題とする。
半導体パッケージ用基板の側端部において、コア基板と絶縁層の間に応力緩和構造が備えられていることを特徴とする半導体パッケージ用基板である。
密着層は、絶縁層に含まれる有機物の官能基と反応する層であり、
樹脂層は、密着層と反応する無機物の含有濃度を調整した層であることを特徴とする請求項1に記載の半導体パッケージ用基板である。
基板パネルの表裏面に配線層を形成する工程と、
基板パネルの半導体パッケージ用基板の周縁部となる位置に、樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法である。
貫通穴を形成した基板パネルの表裏面に配線層を形成する工程と、
基板パネルの半導体パッケージ用基板の周縁部となる位置に、剥離もしくは溶解可能な樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、
半導体パッケージ用基板を個片化した後、剥離もしくは溶解可能な樹脂層を剥離もしくは溶解可能な処理を行うことにより、その樹脂層を除去する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法である。
本発明のパッケージ用基板の第1の実施形態である構造1について説明する。
図1は、請求項1、3、6のパッケージ用基板の第1の実施形態である構造1の概略構成を示す切断部端面図である。本実施形態におけるパッケージ用基板100は、コア基板10とコア基板10の厚さ方向の両面に積層された配線層20と絶縁層30で構成されたビルドアップ層50とを含む。
コア基板10の材料は、基板パネル(図示省略)および基板パネルを個片化した後のパッケージ用基板100の電気特性を向上させる材料であれば特に限定する必要はない。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものであってもよく、フッ酸で処理したものであってもよく、また、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板10に用いるガラス基板は表面に下地層(図示せず)を形成してもよい。
上記コア基板10に、まず貫通穴70を形成する。貫通穴70の形成方法は、放電加工によるもの、レーザー加工によるもの、フッ酸などの薬液処理によるもの、またはその組合せによるものなどが上げられるが、何れの方法でも良く、またそれらに限定されるものでもない。
次に配線層20を形成する。配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。前記の金属層を形成する手段としては、めっき、真空蒸着、イオンプレーティング、スパッタリングなど、各種の製膜方法を使用することができる。導電性樹脂による配線層については、各種の導電性インキを、各種の印刷法(インクジェット法、スクリーン印刷、グラビアオフセット印刷、など)を使用して形成することができる。配線層20の材料としては、取り扱い易い事、導電性が高い事、およびコストの点から、好ましくは銅が用いられる。配線形成方法は限定しないが、当分野で一般的に行われている方法により形成することができる。例えば各種の金属材料を用いたサブトラクティブ法やCuめっきを用いたフルアディティブ工法を使用することも可能であるが、セミアディティブ工法によるCuめっき配線を好適に使用できる。サブトラクティブ法におけるエッチングレジストのパターン形成方法としては、感光性のエッチングレジストを用いた場合は、通常のフォトリソ工程によって実施できる。非感光性のエッチングレジストを使用する場合は、インクジェット法、スクリーン印刷、グラビアオフセット印刷、など各種の印刷法を使用してパターン形成を実施可能である。
次に樹脂層60を形成する。樹脂層60の形成方法としては、感光性レジストを用いたパターン形成、液状レジストの印刷パターニングなどが挙げられるが、それらに限定されるものではない。この樹脂層60を形成する位置は、パッケージ用基板100を多面付けした基板パネルのパッケージ用基板100の周縁部である。基板パネルをダイシング加工して個片化することによりパッケージ用基板となるが、そのパッケージ用基板100の側端部(ダイシング加工によって切り出された側断面)に、樹脂層60が露出する位置に形成する。
この樹脂層60の上に密着層1が形成された構造は、密着層1が、絶縁層30との密着力を弱め、応力を緩和可能とすることができる。そのため、パッケージ用基板100の側端部に応力がかかっても、応力が緩和される応力緩和構造300として機能する。
能な材料である。
ビルドアップ層50は、コア基板10の厚さ方向の表面上に形成される。ビルドアップ層50は、配線層20と絶縁層30から成り、一対の層であってもよく、またその対の層が複数層であってもよい。
最外層の形成方法、材料は特に限定されるものではないが、ソルダーレジストと呼ばれる感光性の樹脂材料40を形成することが多い。また、配線層の表面処理として、OSP(Organic Solderarability Preservatives、熱
による銅の酸化を防止するための耐熱表面処理の一種)処理、金めっき処理、Snめっき処理などを形成することがあるが、これらに限定するものではない。
次に、パッケージ用基板100が多面付けされた基板パネルをダイシング加工して個片化し、パッケージ用基板100を得る。この時に、コア基板10との界面付近にクラックが発生し易い。これは、ダイシング加工の際に発生する衝撃により、コア基板10の端面に微小なクラックが発生し、これに配線層20と絶縁層30の熱応力がコア基板10に引っ張り応力を発生させ、コア基板10の側端面においてクラックを拡大させるためである。
しかしながら本発明によれば、微小クラックが発生する領域のコア基板10と樹脂層60は密着していないか、もしくは微小な応力で剥離する状態となっている。そのため配線層10および樹脂層60が引っ張り応力を発生させ、コア基板10の側端面におけるクラックを拡大させるという現象を抑制できる。
図2は請求項2、4、5のパッケージ用基板の第2の実施形態である構造2の概略構成を示す切断部端面図である。本実施形態におけるパッケージ用基板101は、コア基板10とコア基板10の厚さ方向の両面に積層された配線層20と絶縁層30で構成されたビルドアップ層50とを含む。
コア基板10は、コア基板10を多面付けした基板パネルおよび基板パネルを個片化した後のパッケージ用基板100の電気特性を向上させる材料であればよい。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものであってもよく、フッ酸で処理したものであってもよく、また、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板10に用いるガラス基板は表面に下地層(図示せず)を形成してもよい。
まず、上記コア基板10に貫通穴70を形成する。貫通穴70の形成方法は、放電加工によるもの、レーザー加工によるもの、フッ酸などの薬液処理によるもの、またはその組合せによるものなどが上げられるが、それらに限定されるものではない。
次に配線層20を形成する。配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン
、導電性樹脂などを用いて形成することができる。好ましくは銅が用いられる。配線形成方法は限定しない。配線形成方法としては例えばセミアディティブ工法によるCuめっき配線などがある。
請求項2または4の構造、請求項5の製造方法においては、次に後工程で簡単に除去可能な樹脂61を、例えばアルカリ現像型感光性レジストで形成する。このとき剥離もしくは溶解可能な樹脂層61の厚みは5μm以下が望ましい。5μm以下とすることで除去した後の溝の厚みを5μm以下とすることができ、部分的に段差ができていることでダイシング時に絶縁層が欠けてしまう不具合を抑制することができる。この剥離もしくは溶解可能な樹脂層61を形成する位置は、パッケージ用基板101を多面付けした基板パネルのパッケージ用基板101の周縁部である。基板パネルをダイシング加工して個片化することによりパッケージ用基板101となるが、そのパッケージ用基板101の側端部(ダイシング加工によって切り出された側断面)に、樹脂層61が露出する位置に形成する。
パッケージ用基板101に個片化した後、この樹脂層61を除去して形成される溝または空間が応力緩和構造301となる。
ビルドアップ層50は、コア基板10の厚さ方向の表面上に形成される。ビルドアップ層50は、配線層20と絶縁層30から成り、一対の層であってもよく、またその対の層が複数層であってもよい。
最外層の形成方法、材料は特に限定されるものではないが、ソルダーレジストと呼ばれ
る感光性の樹脂材料40を形成することが多い。また、配線層の表面処理として、OSP処理、金めっき処理、Snめっき処理などを形成することがあるがこちらも限定されない。
次に、パッケージ用基板101が多面付けされた基板パネルを個片化し、パッケージ用基板101を得る。
構造2においては、個片化後に露出した除去可能な樹脂61を除去する。アルカリ現像型感光性ドライフィルムレジストを用いた場合には、アミン系剥離液、水酸化ナトリウム水溶液など一般的にパターン形成時の剥離工程で用いられる材料で除去可能である。
本発明によれば、コア基板10の側端面において微小クラックが発生する領域のコア基板10と絶縁層30の層間に溝(空間)が形成されている。そのため配線層20と絶縁層30が引っ張り応力を発生させ、コア基板10のクラックを拡大させるという現象を抑制できる。この溝(空間)が、応力緩和構造301として機能する。
まず、図3に示すように板厚寸法を300μmの基板パネル201(アルミノ珪酸塩ガラス)を準備し、基板パネル201に貫通穴70を形成した。貫通穴70は放電加工によ
り形成した。
10 コア基板
20 配線層
30 絶縁層
40 ソルダーレジスト
50 ビルドアップ層
60 樹脂層
61 剥離もしくは溶解可能な樹脂層
70 貫通穴
80 接合パッド
90 ダイシングブレード
100 パッケージ用基板(構造1)
101 パッケージ用基板(構造2)
200 基板パネル(構造1)
201 基板パネル(構造2)
300 応力緩和構造(構造1)
301 応力緩和構造(構造2)
Claims (7)
- 脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板であって、
半導体パッケージ用基板の側端部において、コア基板と絶縁層の間に応力緩和構造が備えられていることを特徴とする半導体パッケージ用基板。 - 前記応力緩和構造が、前記コア基板の上に備えられた樹脂層と、その樹脂層の上に前記絶縁層に接して備えられた密着層を備えており、
密着層は、絶縁層に含まれる有機物の官能基と反応する層であり、
樹脂層は、密着層と反応する無機物の含有濃度を調整した層であることを特徴とする請求項1に記載の半導体パッケージ用基板。 - 前記応力緩和構造が、前記コア基板と前記絶縁層の間に形成された溝または空間であることを特徴とする請求項1に記載の半導体パッケージ用基板。
- 脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板の製造方法であって、
基板パネルの表裏面に配線層を形成する工程と、
基板パネルの半導体パッケージ用基板の周縁部となる位置に、樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法。 - 脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板の製造方法であって、
貫通穴を形成した基板パネルの表裏面に配線層を形成する工程と、
基板パネルの半導体パッケージ用基板の周縁部となる位置に、剥離もしくは溶解可能な樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、
半導体パッケージ用基板を個片化した後、剥離もしくは溶解可能な樹脂層を剥離もしくは溶解可能な処理を行うことにより、その樹脂層を除去する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法。 - 前記脆性材料がガラスであることを特徴とする請求項1〜3に記載の半導体パッケージ用基板。
- 前記半導体パッケージ用基板の厚さ方向の前記溝または前記空間の厚さが5μm以下であることを特徴とする請求項3に記載の半導体パッケージ用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017089499A JP6904044B2 (ja) | 2017-04-28 | 2017-04-28 | 半導体パッケージ用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017089499A JP6904044B2 (ja) | 2017-04-28 | 2017-04-28 | 半導体パッケージ用基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018190761A true JP2018190761A (ja) | 2018-11-29 |
JP6904044B2 JP6904044B2 (ja) | 2021-07-14 |
Family
ID=64480405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017089499A Active JP6904044B2 (ja) | 2017-04-28 | 2017-04-28 | 半導体パッケージ用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6904044B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117607A (ja) * | 2007-11-06 | 2009-05-28 | Shinko Electric Ind Co Ltd | 配線基板と半導体装置及びその製造方法 |
JP2015231005A (ja) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP2015231004A (ja) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | 配線基板 |
-
2017
- 2017-04-28 JP JP2017089499A patent/JP6904044B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117607A (ja) * | 2007-11-06 | 2009-05-28 | Shinko Electric Ind Co Ltd | 配線基板と半導体装置及びその製造方法 |
JP2015231005A (ja) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP2015231004A (ja) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6904044B2 (ja) | 2021-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
JP6158684B2 (ja) | プリント回路基板の製造方法 | |
KR101043540B1 (ko) | 인쇄회로기판의 제조방법 | |
CN104701189B (zh) | 三层封装基板的制作方法及三层封装基板 | |
JP2007214427A (ja) | 配線基板の製造方法 | |
JP6891815B2 (ja) | パッケージ用基板、およびその製造方法 | |
JP2022078155A (ja) | パッケージ用基板 | |
KR101095211B1 (ko) | 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법 | |
US20150262927A1 (en) | Electronic package, package carrier, and methods of manufacturing electronic package and package carrier | |
KR101896555B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2017050464A (ja) | 配線基板積層体、その製造方法及び半導体装置の製造方法 | |
US11081368B2 (en) | Method of dicing wiring substrate, and packaging substrate | |
JP6805511B2 (ja) | 配線基板、およびその製造方法 | |
JP2007013048A (ja) | 多層配線基板の製造方法 | |
JP2018190761A (ja) | 半導体パッケージ用基板およびその製造方法 | |
JP2017220647A (ja) | パッケージ用基板 | |
KR102281457B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
JP6155420B2 (ja) | 薄膜キャパシタシートの製造方法 | |
JP6354130B2 (ja) | 両面配線基板の製造方法、両面配線基板、半導体装置 | |
JP2017147395A (ja) | パッケージ用基板、およびその製造方法 | |
KR101067063B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
KR101156776B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2024009740A (ja) | 多層配線基板およびその製造方法 | |
JP2019009151A (ja) | パッケージ用基板、およびその製造方法 | |
KR101173397B1 (ko) | 인쇄회로기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6904044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |