JP2018190761A - 半導体パッケージ用基板およびその製造方法 - Google Patents

半導体パッケージ用基板およびその製造方法 Download PDF

Info

Publication number
JP2018190761A
JP2018190761A JP2017089499A JP2017089499A JP2018190761A JP 2018190761 A JP2018190761 A JP 2018190761A JP 2017089499 A JP2017089499 A JP 2017089499A JP 2017089499 A JP2017089499 A JP 2017089499A JP 2018190761 A JP2018190761 A JP 2018190761A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor package
forming
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017089499A
Other languages
English (en)
Other versions
JP6904044B2 (ja
Inventor
優樹 梅村
Yuki Umemura
優樹 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2017089499A priority Critical patent/JP6904044B2/ja
Publication of JP2018190761A publication Critical patent/JP2018190761A/ja
Application granted granted Critical
Publication of JP6904044B2 publication Critical patent/JP6904044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】脆性材料からなるコア基板に、絶縁層と配線層を積層した配線基板の個片化および温度変化によって、コア基板の切断面に信頼性に影響するような破壊を生じることのない配線基板を提供することを課題とする。【解決手段】脆性材料からなるコア基板10の表裏面に、少なくとも一対の配線層20と絶縁層30とが、この順に積層されたビルドアップ層50を備えている半導体パッケージ用基板100であって、半導体パッケージ用基板の側端部において、コア基板と絶縁層の間に応力緩和構造が備えられていることを特徴とする半導体パッケージ用基板。【選択図】図1

Description

本発明は半導体パッケージ用基板およびその製造方法に関する。
半導体パッケージ用基板(以後、単にパッケージ用基板とも称する。)の製造方法は、まずコア基板の表裏面に配線層と絶縁層を積層することにより、パッケージ用基板を多面付けした大判の配線基板(基板パネル)を形成した後、その配線基板をダイシングしてパッケージ用基板に個片化するのが通常である。
近年のパッケージ用基板のコア基板には、ガラス基板に代表される、電気的特性には優れるものの、切断面が脆弱な材料により形成されたものが使用されている。また、配線基板を作製する際に、コア基板上に、コア基板と線膨張係数の異なる樹脂層と、配線層と、を複数積層するため、温度変化があると線膨張係数の差により、コア基板と樹脂層と配線層で膨張量が異なるため、コア基板の外周部に応力が発生することが知られている。そのため、コア基板が割れの起きやすいガラス基板のような脆性材料の場合、コア基板の割れが生じる(非特許文献1)場合がある。コア基板をガラス基板とする積層体の場合、数十μmより厚いガラス基板では、その端面から裂ける問題が起き易い。
このコア基板の断面のクラックは、ダイシング直後またはその後の工程で、傷部分からコア基板の内部に蓄積された内部応力が開放され、コア基板が裂ける方向に割れが生じる可能性がある。
この問題を解決する技術として、特許文献1には、ガラス基板などの脆性材料により形成されたコア基板の表裏面に、コア基板と線膨張係数の異なる樹脂層と配線層を複数層積層された配線基板が開示されている。この配線基板は、コア基板の周縁端部と接する樹脂層の配線基板の側面の表面から内部に向って溝部を形成することによって、コア基板の周縁端部を樹脂層と離間させることで、コア基板の周縁端部に熱的な応力が発生しない様にしている。
しかしながら、この技術においては、コア基板上の金属層をダイシングブレードで切断するため、ダイシングブレードの目詰まりによる切削力の低下から、コア基板の断面に多くのクラックを発生させてしまう懸念がある。また、ダイシング工程により個片化した直後にコア基板の破壊が発生する懸念がある。
特開2015−231005号公報
"Empirical investigations on Die Edge Defects Glass-Panel Based Interposer for Advanced Packaging"Frank Wei, et,al, 2015 Electronic Components & Technology Conference(2015)
そこで本願発明は、脆性材料からなるコア基板に、絶縁層と配線層を積層した(絶縁層と配線層の積層体を以降ビルドアップ層と記載)配線基板を個片化および温度変化によっ
て、コア基板の切断面に信頼性に影響するような破壊を生じることのない配線基板を提供することを課題とする。
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板であって、
半導体パッケージ用基板の側端部において、コア基板と絶縁層の間に応力緩和構造が備えられていることを特徴とする半導体パッケージ用基板である。
また請求項2に記載の発明は、前記応力緩和構造が、前記コア基板の上に備えられた樹脂層と、その樹脂層の上に前記絶縁層に接して備えられた密着層を備えており、
密着層は、絶縁層に含まれる有機物の官能基と反応する層であり、
樹脂層は、密着層と反応する無機物の含有濃度を調整した層であることを特徴とする請求項1に記載の半導体パッケージ用基板である。
また請求項3に記載の発明は、前記応力緩和構造が、前記コア基板と前記絶縁層の間に形成された溝または空間であることを特徴とする請求項1に記載の半導体パッケージ用基板である。
また請求項4に記載の発明は、脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板の製造方法であって、
基板パネルの表裏面に配線層を形成する工程と、
基板パネルの半導体パッケージ用基板の周縁部となる位置に、樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法である。
また請求項5に記載の発明は、脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板の製造方法であって、
貫通穴を形成した基板パネルの表裏面に配線層を形成する工程と、
基板パネルの半導体パッケージ用基板の周縁部となる位置に、剥離もしくは溶解可能な樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、
半導体パッケージ用基板を個片化した後、剥離もしくは溶解可能な樹脂層を剥離もしくは溶解可能な処理を行うことにより、その樹脂層を除去する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法である。
また請求項6に記載の発明は、前記脆性材料がガラスであることを特徴とする請求項1〜3に記載の半導体パッケージ用基板である。
また請求項7に記載の発明は、前記半導体パッケージ用基板の厚さ方向の前記溝または前記空間の厚さが5μm以下であることを特徴とする請求項3に記載の半導体パッケージ用基板である。
本発明の半導体パッケージ基板によれば、脆性材料からなるコア基板を使用しているにも拘わらず、パッケージ基板の側端部に応力緩和構造を備えているため、パッケージ基板を多面付けしたパネル基板をダイシング加工して個片化することによって、パッケージ基板を作製した時点においても、またパッケージ基板が様々な熱履歴を経ても、脆性材料からなるコア基板が損傷したり、破損することがなく、信頼性が高い半導体パッケージ基板を提供することができる。
また、本発明の半導体パッケージ基板の製造方法によれば、本発明の半導体パッケージ基板の製造可能とすることができる。
本発明のパッケージ用基板(構造1)の概略構成を例示する断面図である。 本発明のパッケージ用基板(構造2)の概略構成を例示する断面図である。 本発明のパッケージ用基板(構造1、2)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造1、2)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造1)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造1)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造1)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造1)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造1)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造2)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造2)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造2)の製造工程を説明する断面図である。 本発明のパッケージ用基板(構造2)の製造工程を説明する断面図である。
以下、本発明にかかる配線基板とその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。
本明細書において、「パッケージ用基板」とは、個片化された積層体をいう。また、「基板パネル」とは、ダイシングにより個片化される前のパッケージ用基板が連結(多面付け)された状態のものをいう。一般的には基板製造段階においては、基板パネルの状態で作製し、その後ダイシング工程にて個片化し、パッケージ用基板を得る。
<構造1>
本発明のパッケージ用基板の第1の実施形態である構造1について説明する。
図1は、請求項1、3、6のパッケージ用基板の第1の実施形態である構造1の概略構成を示す切断部端面図である。本実施形態におけるパッケージ用基板100は、コア基板10とコア基板10の厚さ方向の両面に積層された配線層20と絶縁層30で構成されたビルドアップ層50とを含む。
(コア基板)
コア基板10の材料は、基板パネル(図示省略)および基板パネルを個片化した後のパッケージ用基板100の電気特性を向上させる材料であれば特に限定する必要はない。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものであってもよく、フッ酸で処理したものであってもよく、また、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板10に用いるガラス基板は表面に下地層(図示せず)を形成してもよい。
コア基板10の厚さは、特に限定されないが、好ましくは100μm〜500μmである。
(貫通穴形成)
上記コア基板10に、まず貫通穴70を形成する。貫通穴70の形成方法は、放電加工によるもの、レーザー加工によるもの、フッ酸などの薬液処理によるもの、またはその組合せによるものなどが上げられるが、何れの方法でも良く、またそれらに限定されるものでもない。
(配線層形成)
次に配線層20を形成する。配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。前記の金属層を形成する手段としては、めっき、真空蒸着、イオンプレーティング、スパッタリングなど、各種の製膜方法を使用することができる。導電性樹脂による配線層については、各種の導電性インキを、各種の印刷法(インクジェット法、スクリーン印刷、グラビアオフセット印刷、など)を使用して形成することができる。配線層20の材料としては、取り扱い易い事、導電性が高い事、およびコストの点から、好ましくは銅が用いられる。配線形成方法は限定しないが、当分野で一般的に行われている方法により形成することができる。例えば各種の金属材料を用いたサブトラクティブ法やCuめっきを用いたフルアディティブ工法を使用することも可能であるが、セミアディティブ工法によるCuめっき配線を好適に使用できる。サブトラクティブ法におけるエッチングレジストのパターン形成方法としては、感光性のエッチングレジストを用いた場合は、通常のフォトリソ工程によって実施できる。非感光性のエッチングレジストを使用する場合は、インクジェット法、スクリーン印刷、グラビアオフセット印刷、など各種の印刷法を使用してパターン形成を実施可能である。
(応力緩和構造形成)
次に樹脂層60を形成する。樹脂層60の形成方法としては、感光性レジストを用いたパターン形成、液状レジストの印刷パターニングなどが挙げられるが、それらに限定されるものではない。この樹脂層60を形成する位置は、パッケージ用基板100を多面付けした基板パネルのパッケージ用基板100の周縁部である。基板パネルをダイシング加工して個片化することによりパッケージ用基板となるが、そのパッケージ用基板100の側端部(ダイシング加工によって切り出された側断面)に、樹脂層60が露出する位置に形成する。
次に密着層1を形成する。密着層1としてはシランカップリング剤などが挙げられるが、それに限定されるものではない。この工程により部分的に密着性の異なるコア基板/樹脂層界面を側端面に有したパッケージ用基板100を得ることができる。
この樹脂層60の上に密着層1が形成された構造は、密着層1が、絶縁層30との密着力を弱め、応力を緩和可能とすることができる。そのため、パッケージ用基板100の側端部に応力がかかっても、応力が緩和される応力緩和構造300として機能する。
そのように機能する密着層1としては、上記のシランカプリング剤のような材料が適用可能である。シランカプリング剤は、一端に有機材料と結合する官能基を持ち、もう一方の端部に無機材料と結合可能な官能基を備えているために、それらを結び付けることが可
能な材料である。
このような、有機材料層/シランカプリング剤層/無機材料層なる構造においては、有機材料層とシランカプリング剤層との結合力、またはシランカプリング剤層と無機材料層との結合力、を有機材料層の内部での結合力または無機材料層内部での結合力と比べて小さくすることが可能である。
そのように、有機材料層/シランカプリング剤層の間、またはシランカプリング剤層/無機材料層の間、の結合力を弱くしておくことによって、応力が加わった場合に、それらの間でずりが生じたり、層間の剥離が起こることにより、応力を緩和することができる。
例えば、樹脂層60に添加する無機材料の添加濃度を調整することにより、層間の結合力を弱めることが可能である。この様にして応力緩和構造300を形成することができる。
(ビルドアップ層形成)
ビルドアップ層50は、コア基板10の厚さ方向の表面上に形成される。ビルドアップ層50は、配線層20と絶縁層30から成り、一対の層であってもよく、またその対の層が複数層であってもよい。
配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。好ましくは銅が用いられる。
また、配線層20は、当分野で一般的に行われている方法により形成することができる。配線層20の形成方法は、これらに限定されないが、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができる。好ましくはセミアディティブ法である。
絶縁層30は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、絶縁層30は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。本発明の絶縁層30を形成する絶縁性材料には線膨張係数が7〜130ppmのエポキシ配合樹脂が一般的に入手し易く好ましい。
また、絶縁性材料は、液状であっても、フィルム状であってもよい。絶縁性材料が液状の場合、絶縁層30は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法により絶縁層30を形成することができる。上記のように形成された絶縁層30は、加熱または光照射により硬化させてもよい。
また、前記した貫通穴70の充填を絶縁層形成時に行ってもよい。貫通穴70の充填は前記配線形成時にCuめっきで埋める方法、配線形成後に電導ペーストで充填する方法、樹脂で埋める方法などがあり、どの方法でもかまわない。
(SR形成、表面処理)
最外層の形成方法、材料は特に限定されるものではないが、ソルダーレジストと呼ばれる感光性の樹脂材料40を形成することが多い。また、配線層の表面処理として、OSP(Organic Solderarability Preservatives、熱
による銅の酸化を防止するための耐熱表面処理の一種)処理、金めっき処理、Snめっき処理などを形成することがあるが、これらに限定するものではない。
最外層の形成方法、材料は特に限定されるものではないが、ソルダーレジストと呼ばれる感光性の樹脂材料40を形成することが多い。また、配線層の表面処理として、OSP処理、金めっき処理、Snめっき処理などを形成することがあるが、こちらも限定されない。
(個片化)
次に、パッケージ用基板100が多面付けされた基板パネルをダイシング加工して個片化し、パッケージ用基板100を得る。この時に、コア基板10との界面付近にクラックが発生し易い。これは、ダイシング加工の際に発生する衝撃により、コア基板10の端面に微小なクラックが発生し、これに配線層20と絶縁層30の熱応力がコア基板10に引っ張り応力を発生させ、コア基板10の側端面においてクラックを拡大させるためである。
しかしながら本発明によれば、微小クラックが発生する領域のコア基板10と樹脂層60は密着していないか、もしくは微小な応力で剥離する状態となっている。そのため配線層10および樹脂層60が引っ張り応力を発生させ、コア基板10の側端面におけるクラックを拡大させるという現象を抑制できる。
次に、本発明のパッケージ用基板の第2の実施形態である構造2について説明する。
<構造2>
図2は請求項2、4、5のパッケージ用基板の第2の実施形態である構造2の概略構成を示す切断部端面図である。本実施形態におけるパッケージ用基板101は、コア基板10とコア基板10の厚さ方向の両面に積層された配線層20と絶縁層30で構成されたビルドアップ層50とを含む。
(コア基板)
コア基板10は、コア基板10を多面付けした基板パネルおよび基板パネルを個片化した後のパッケージ用基板100の電気特性を向上させる材料であればよい。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものであってもよく、フッ酸で処理したものであってもよく、また、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板10に用いるガラス基板は表面に下地層(図示せず)を形成してもよい。
コア基板10の厚さは、特に限定されないが、好ましくは100μm〜500μmである。
(貫通穴形成)
まず、上記コア基板10に貫通穴70を形成する。貫通穴70の形成方法は、放電加工によるもの、レーザー加工によるもの、フッ酸などの薬液処理によるもの、またはその組合せによるものなどが上げられるが、それらに限定されるものではない。
(配線層形成)
次に配線層20を形成する。配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン
、導電性樹脂などを用いて形成することができる。好ましくは銅が用いられる。配線形成方法は限定しない。配線形成方法としては例えばセミアディティブ工法によるCuめっき配線などがある。
(応力緩和構造形成)
請求項2または4の構造、請求項5の製造方法においては、次に後工程で簡単に除去可能な樹脂61を、例えばアルカリ現像型感光性レジストで形成する。このとき剥離もしくは溶解可能な樹脂層61の厚みは5μm以下が望ましい。5μm以下とすることで除去した後の溝の厚みを5μm以下とすることができ、部分的に段差ができていることでダイシング時に絶縁層が欠けてしまう不具合を抑制することができる。この剥離もしくは溶解可能な樹脂層61を形成する位置は、パッケージ用基板101を多面付けした基板パネルのパッケージ用基板101の周縁部である。基板パネルをダイシング加工して個片化することによりパッケージ用基板101となるが、そのパッケージ用基板101の側端部(ダイシング加工によって切り出された側断面)に、樹脂層61が露出する位置に形成する。
パッケージ用基板101に個片化した後、この樹脂層61を除去して形成される溝または空間が応力緩和構造301となる。
(ビルドアップ層形成)
ビルドアップ層50は、コア基板10の厚さ方向の表面上に形成される。ビルドアップ層50は、配線層20と絶縁層30から成り、一対の層であってもよく、またその対の層が複数層であってもよい。
配線層20は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層20は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。好ましくは銅が用いられる。
また、配線層20は、当分野で一般的に行われている方法により形成することができる。配線層20の形成方法は、これらに限定されないが、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができる。好ましくはセミアディティフ法である。
絶縁層30は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、絶縁層30は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。本発明の絶縁層30を形成する絶縁性材料には線膨張係数が7〜130ppmのエポキシ配合樹脂が一般的に入手し易く好ましい。
また、絶縁性材料は、液状であっても、フィルム状であってもよい。絶縁性材料が液状の場合、絶縁層30は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法により絶縁層30を形成することができる。上記のように形成された絶縁層30は、加熱または光照射により硬化させてもよい。
また、前記した貫通穴70の充填を絶縁層形成時に行ってもよい。貫通穴70の充填は前記配線形成時にCuめっきで埋める方法、配線形成後に電導ペーストで充填する方法、樹脂で埋める方法などがあり、どの方法でもかまわない。
(SR形成、表面処理)
最外層の形成方法、材料は特に限定されるものではないが、ソルダーレジストと呼ばれ
る感光性の樹脂材料40を形成することが多い。また、配線層の表面処理として、OSP処理、金めっき処理、Snめっき処理などを形成することがあるがこちらも限定されない。
(個片化)
次に、パッケージ用基板101が多面付けされた基板パネルを個片化し、パッケージ用基板101を得る。
(溝形成:応力緩和構造形成)
構造2においては、個片化後に露出した除去可能な樹脂61を除去する。アルカリ現像型感光性ドライフィルムレジストを用いた場合には、アミン系剥離液、水酸化ナトリウム水溶液など一般的にパターン形成時の剥離工程で用いられる材料で除去可能である。
本発明によれば、コア基板10の側端面において微小クラックが発生する領域のコア基板10と絶縁層30の層間に溝(空間)が形成されている。そのため配線層20と絶縁層30が引っ張り応力を発生させ、コア基板10のクラックを拡大させるという現象を抑制できる。この溝(空間)が、応力緩和構造301として機能する。
以下、本発明および効果について具体的な例を用いて説明するが、実施例は本発明の適用範囲を限定するものではない。
<実施例1>
まず、図3に示すように板厚300μmの基板パネル200(アルミノ珪酸塩ガラス)を準備し、必要な箇所に貫通穴70を形成した。貫通穴70は放電加工により形成した。
次に、図4に示すように基板パネル200の厚さ方向の表面に銅めっきにより10μmの厚みの配線層20を形成した。配線層20の形成にはセミアディティブ法を使用した。
次に、図5に示す様に、配線層20を形成した基板パネル200の表裏面に感光性材料であるソルダーレジストを塗布し、フォトリソグラフィによりピース(パッケージ用基板100)外周部に相当する位置にパターニングすることにより樹脂層60を形成した。
次に、図6に示す様に、密着層1としてシランカップリング剤を塗布した。
次に、図7に示す様に、配線層20の形成と絶縁層30の形成および層間の導通を得る為のビア加工を繰り返すことで、ビルドアップ層50を得た。
次に、図8に示す様に、ソルダーレジスト40を形成し、フォトリソグラフィープロセスにより、接合パッド80を露出させた。
次に、図9に示す様に、ダイシングブレード90によって基板パネル200をダイシング加工することにより図1に示すパッケージ用基板100を得た。ダイシングブレード90の先端の幅は、150μmだった。
このようにして作製したパッケージ用基板100は、ダイシング加工後及び熱的な履歴を経ても、コア基板10の側端面から割れたり、破損することは無かった。
(実施例2)
まず、図3に示すように板厚寸法を300μmの基板パネル201(アルミノ珪酸塩ガラス)を準備し、基板パネル201に貫通穴70を形成した。貫通穴70は放電加工によ
り形成した。
次に図4に示すように基板パネル201の厚さ方向の表面に銅めっきにより10μmの厚みの配線層20を形成した。配線層20の形成にはセミアディティブ法を使用した。
次に、図10に示すように、基板パネル201の表裏面に感光性材料である液状レジストを5μm厚で塗布し、フォトリソグラフィによりピース(パッケージ用基板101)外周部に相当する位置に、剥離もしくは溶解可能な樹脂層61をパターニングした。
次に、図11に示す様に、配線層20の形成と絶縁層30の形成および層間の導通を得る為のビア加工を繰り返すことで、ビルドアップ層50を得た。
次に、図12に示す様に、ソルダーレジスト40を形成し、フォトリソグラフィープロセスにより、接合パッド80を露出させた。
次に、図13に示す様に、ダイシングブレード90によって基板パネル201をダイシング加工した。ダイシングブレード90の先端の幅は、150μmだった。次に露出した剥離もしくは溶解可能な樹脂層61をアミン系剥離液で除去し、図2に示すパッケージ用基板101を得た。
このようにして作製したパッケージ用基板101は、ダイシング加工後及び熱的な履歴を経ても、コア基板10の側端面から割れたり、破損することは無かった。
1 密着層
10 コア基板
20 配線層
30 絶縁層
40 ソルダーレジスト
50 ビルドアップ層
60 樹脂層
61 剥離もしくは溶解可能な樹脂層
70 貫通穴
80 接合パッド
90 ダイシングブレード
100 パッケージ用基板(構造1)
101 パッケージ用基板(構造2)
200 基板パネル(構造1)
201 基板パネル(構造2)
300 応力緩和構造(構造1)
301 応力緩和構造(構造2)

Claims (7)

  1. 脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板であって、
    半導体パッケージ用基板の側端部において、コア基板と絶縁層の間に応力緩和構造が備えられていることを特徴とする半導体パッケージ用基板。
  2. 前記応力緩和構造が、前記コア基板の上に備えられた樹脂層と、その樹脂層の上に前記絶縁層に接して備えられた密着層を備えており、
    密着層は、絶縁層に含まれる有機物の官能基と反応する層であり、
    樹脂層は、密着層と反応する無機物の含有濃度を調整した層であることを特徴とする請求項1に記載の半導体パッケージ用基板。
  3. 前記応力緩和構造が、前記コア基板と前記絶縁層の間に形成された溝または空間であることを特徴とする請求項1に記載の半導体パッケージ用基板。
  4. 脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板の製造方法であって、
    基板パネルの表裏面に配線層を形成する工程と、
    基板パネルの半導体パッケージ用基板の周縁部となる位置に、樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
    基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法。
  5. 脆性材料からなるコア基板の表裏面に、少なくとも一対の配線層と絶縁層とが、この順に積層されたビルドアップ層を備えている半導体パッケージ用基板の製造方法であって、
    貫通穴を形成した基板パネルの表裏面に配線層を形成する工程と、
    基板パネルの半導体パッケージ用基板の周縁部となる位置に、剥離もしくは溶解可能な樹脂層を形成し、その樹脂層を含む基板パネルの全面に密着層を形成することにより応力緩和構造を形成する工程と、
    基板パネルの所定の位置をダイシング加工することにより、半導体パッケージ用基板を個片化する工程と、
    半導体パッケージ用基板を個片化した後、剥離もしくは溶解可能な樹脂層を剥離もしくは溶解可能な処理を行うことにより、その樹脂層を除去する工程と、を備えていることを特徴とする半導体パッケージ用基板の製造方法。
  6. 前記脆性材料がガラスであることを特徴とする請求項1〜3に記載の半導体パッケージ用基板。
  7. 前記半導体パッケージ用基板の厚さ方向の前記溝または前記空間の厚さが5μm以下であることを特徴とする請求項3に記載の半導体パッケージ用基板。
JP2017089499A 2017-04-28 2017-04-28 半導体パッケージ用基板およびその製造方法 Active JP6904044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017089499A JP6904044B2 (ja) 2017-04-28 2017-04-28 半導体パッケージ用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017089499A JP6904044B2 (ja) 2017-04-28 2017-04-28 半導体パッケージ用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018190761A true JP2018190761A (ja) 2018-11-29
JP6904044B2 JP6904044B2 (ja) 2021-07-14

Family

ID=64480405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017089499A Active JP6904044B2 (ja) 2017-04-28 2017-04-28 半導体パッケージ用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP6904044B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117607A (ja) * 2007-11-06 2009-05-28 Shinko Electric Ind Co Ltd 配線基板と半導体装置及びその製造方法
JP2015231005A (ja) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 配線基板およびその製造方法
JP2015231004A (ja) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117607A (ja) * 2007-11-06 2009-05-28 Shinko Electric Ind Co Ltd 配線基板と半導体装置及びその製造方法
JP2015231005A (ja) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 配線基板およびその製造方法
JP2015231004A (ja) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP6904044B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
JP6158684B2 (ja) プリント回路基板の製造方法
KR101043540B1 (ko) 인쇄회로기판의 제조방법
CN104701189B (zh) 三层封装基板的制作方法及三层封装基板
JP2007214427A (ja) 配線基板の製造方法
JP6891815B2 (ja) パッケージ用基板、およびその製造方法
JP2022078155A (ja) パッケージ用基板
KR101095211B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
US20150262927A1 (en) Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2017050464A (ja) 配線基板積層体、その製造方法及び半導体装置の製造方法
US11081368B2 (en) Method of dicing wiring substrate, and packaging substrate
JP6805511B2 (ja) 配線基板、およびその製造方法
JP2007013048A (ja) 多層配線基板の製造方法
JP2018190761A (ja) 半導体パッケージ用基板およびその製造方法
JP2017220647A (ja) パッケージ用基板
KR102281457B1 (ko) 인쇄회로기판 및 이의 제조방법
JP6155420B2 (ja) 薄膜キャパシタシートの製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP2017147395A (ja) パッケージ用基板、およびその製造方法
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
JP2024009740A (ja) 多層配線基板およびその製造方法
JP2019009151A (ja) パッケージ用基板、およびその製造方法
KR101173397B1 (ko) 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6904044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250