JP6891815B2 - パッケージ用基板、およびその製造方法 - Google Patents
パッケージ用基板、およびその製造方法 Download PDFInfo
- Publication number
- JP6891815B2 JP6891815B2 JP2017562887A JP2017562887A JP6891815B2 JP 6891815 B2 JP6891815 B2 JP 6891815B2 JP 2017562887 A JP2017562887 A JP 2017562887A JP 2017562887 A JP2017562887 A JP 2017562887A JP 6891815 B2 JP6891815 B2 JP 6891815B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- layer
- core substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 167
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000004806 packaging method and process Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 37
- 238000000926 separation method Methods 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 163
- 239000000463 material Substances 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- 238000005336 cracking Methods 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Dicing (AREA)
Description
本発明はパッケージ用基板、およびその製造方法に関する。
電子部品等のパッケージ用基板は、コア基板に配線層と絶縁層とを積層して多数の配線パターンを備えた大判の配線基板を形成した後、配線基板を所要寸法にダイシングしてパッケージ用基板に個片化することにより製造される。また、配線基板を作成する際に、コア基板上にコア基板とは線膨張係数の異なる樹脂層（絶縁層）と配線層とを複数積層するため、温度変化があると、線膨張係数の差により樹脂層、配線層、コア基板で膨張差が大きくなり、コア基板外周部に応力が発生することが知られている。
また、近年のパッケージ用基板で用いられるコア基板には、電気的特性には優れるものの脆弱な材料により形成されたものがある。コア基板が割れの起きやすい脆性材料で構成されている場合、ダイシングによってコア基板を切断する際に発生する衝撃によりコア基板の切断面に微小なクラックが生じることがある。このコア基板断面の微小なクラックにより、ダイシング直後またはその後の工程での温度変化により、クラック部分からコア基板内部に蓄積された温度変化による内部応力が開放されるため、コア基板が裂ける方向に割れが広がる可能性がある。コア基板をガラス基板とする積層体の場合、数十μｍより厚いガラス基板では、その端面から裂ける問題が起き易い。
このような割れを発生させない個片化法としては、例えばコア基板のパッケージ用基板外周部にあたる部分に金属層を形成し、個片化後に露出した金属層をエッチング処理により取り除き、コア基板と絶縁層で確定される溝部を作製する方法がある。この溝部により、コア基板の外周付近に応力が加わることを抑制することができるため、コア基板に破壊が生じることを、簡易な構成によって効果的に抑制することができる。（例えば、特許文献１参照）。
しかしながら、この方法では、コア基板上の金属層をダイシングブレードで切断するため、ダイシングブレードの目詰まりによる切削力の低下から、コア基板断面にかえって多くのクラックを発生させてしまう懸念がある。そのため、ダイシング工程により個片化した直後にコア基板の破壊が発生する懸念があった。
そこで、本願発明は、コア基板上に絶縁層と配線層とを積層した配線基板を個片化してパッケージ用基板を作製する際または作製後に、温度変化によって、コア基板の切断面に破壊が生じることを抑制可能なパッケージ用基板及びその製造方法を提供することを目的としている。
本発明の一態様は、ガラスで構成されるコア基板と、前記コア基板の片面又は両面上に形成された絶縁層と、前記絶縁層上及び／又は前記絶縁層に埋め込まれるように形成された１又は複数の配線層と、を含むパッケージ用基板であって、前記パッケージ用基板は、前記絶縁層の外周部分に、前記絶縁層が部分的に薄くなった薄層部分を有し、前記薄層部分が階段状部分で形成される、パッケージ用基板である。
本発明の他の態様では、前記薄層部分は、前記薄層部分の端部から前記絶縁層の段差面までの間の幅ｗ３［ｍ］を有し、
前記配線層及び前記絶縁層の線膨張係数をα［ｐｐｍ／Ｋ］、前記配線層及び前記絶縁層のヤング率をＥ［Ｐａ］、所定の温度差を△Ｔ［Ｋ］、前記配線層及び前記絶縁層の合成厚みをｄ［ｍ］、および前記薄層部分の端部から反対側の薄層部分の端部までの長さをＬ［ｍ］とすると、
前記ｗ３は、以下の式：
から求まる値である。
前記配線層及び前記絶縁層の線膨張係数をα［ｐｐｍ／Ｋ］、前記配線層及び前記絶縁層のヤング率をＥ［Ｐａ］、所定の温度差を△Ｔ［Ｋ］、前記配線層及び前記絶縁層の合成厚みをｄ［ｍ］、および前記薄層部分の端部から反対側の薄層部分の端部までの長さをＬ［ｍ］とすると、
前記ｗ３は、以下の式：
本発明の他の態様では、前記ｗ３は、１２０μｍ以上である。
本発明のさらに他の態様では、当該パッケージ用基板の製造方法を提供する。
本発明に係るパッケージ用基板及びその製造方法によれば、配線基板を個片化することにより作製されたパッケージ用基板に対し、作製時や実装時において大きな温度変化がかかっても、コア基板断面の割れが発生することを抑制可能な信頼性の高いパッケージ用基板を提供することができる。
以下、本発明に係るパッケージ用基板及びその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。
本明細書において、「パッケージ用基板」とは、配線基板を個片化した積層体をいう。また、「配線基板」とは、ダイシングにより個片化される前のパッケージ用基板が連結された状態のものをいう。
上述のように、コア基板上に絶縁層及び配線層を形成し、ダイシングを行った場合、ダイシングの際に発生する衝撃によりコア基板の切断面に微小なクラックが発生し易いことが知られている。絶縁層及び配線層の熱応力がコア基板に引っ張り応力を発生させ、この引っ張り応力がコア基板のクラックを拡大させることでコア基板の割れにつながる。
そこで、本発明者は、コア基板の切断面付近においてコア基板上に形成された絶縁層を部分的に除去することでコア基板の表面上に薄層部分を設けることにより、コア基板に加わる引っ張り応力を軽減してコア基板に割れが発生することを抑制できることを見出し、本発明に至った。
（パッケージ用基板）
図１は、本発明に係るパッケージ用基板の断面図である。図１に示されるように、パッケージ用基板２００は、コア基板１０と、絶縁層２０と、コア基板１０の厚さ方向の両面に積層された１又は複数の配線層３０と、を含む。パッケージ用基板２００は、絶縁層２０において絶縁層２０の厚さが部分的に薄くなるように構成された薄層部分２１を有する。
図１は、本発明に係るパッケージ用基板の断面図である。図１に示されるように、パッケージ用基板２００は、コア基板１０と、絶縁層２０と、コア基板１０の厚さ方向の両面に積層された１又は複数の配線層３０と、を含む。パッケージ用基板２００は、絶縁層２０において絶縁層２０の厚さが部分的に薄くなるように構成された薄層部分２１を有する。
図２は、本発明に係るパッケージ用基板２００の上面図である。図２に示すように、薄層部分２１は、絶縁層２０の外周部分に設けられている。なお、図２では、配線層３０は簡略化のため省略している。
図３は、本発明に係る配線基板の断面図である。図３に示す配線基板１００を、後述の方法によって個片化することにより、パッケージ用基板２００を作製することができる。
（コア基板）
コア基板１０は、配線基板１００およびパッケージ用基板２００の電気特性を向上させる材料で構成することができる。例えば、コア基板１０としては、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等の脆性材料を用いることができる。コア基板１０は、例えば、ソーダライムガラスやアルミノ珪酸塩ガラスなどで構成されたガラス基板とすることが好ましい。本発明のコア基板１０に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよく、例えば、表面に粗化処理を行ったもの、フッ酸で処理したもの、または、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板１０に用いるガラス基板は表面に下地層（図示せず）を形成してもよい。コア基板１０の厚さは、特に限定されないが、好ましくは５０μｍ〜７００μｍである。
コア基板１０は、配線基板１００およびパッケージ用基板２００の電気特性を向上させる材料で構成することができる。例えば、コア基板１０としては、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等の脆性材料を用いることができる。コア基板１０は、例えば、ソーダライムガラスやアルミノ珪酸塩ガラスなどで構成されたガラス基板とすることが好ましい。本発明のコア基板１０に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよく、例えば、表面に粗化処理を行ったもの、フッ酸で処理したもの、または、ガラス基板表面にシリコン処理を施したものであってもよい。本発明の一態様において、コア基板１０に用いるガラス基板は表面に下地層（図示せず）を形成してもよい。コア基板１０の厚さは、特に限定されないが、好ましくは５０μｍ〜７００μｍである。
（配線層）
配線層３０は、コア基板１０の厚さ方向の表面上並びに／または絶縁層２０の表面上及び／若しくは内部に形成される。本発明の一態様において、少なくとも一部の配線層３０はコア基板１０に接するように形成される。また、本発明の他の態様において、配線層３０はコア基板と接しなくてもよい。配線層３０は一層であってもよく、また複数の層であってもよい。
配線層３０は、コア基板１０の厚さ方向の表面上並びに／または絶縁層２０の表面上及び／若しくは内部に形成される。本発明の一態様において、少なくとも一部の配線層３０はコア基板１０に接するように形成される。また、本発明の他の態様において、配線層３０はコア基板と接しなくてもよい。配線層３０は一層であってもよく、また複数の層であってもよい。
配線層３０は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層３０は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。配線層３０としては、好ましくは銅が用いられる。また、配線層３０は、当分野で一般的に行われている方法により形成することができる。例えば、配線層３０の形成方法は、これらに限定されないが、サブトラクティブ法、セミアディティブ法、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができる。配線層３０の形成方法は、好ましくはセミアディティブ法とすることができる。配線層３０の厚さは、コア基板１０および絶縁層２０に比べ、基本的に小さい。配線層３０の厚さの合計は、形成方法によるが、例えば、１μｍ〜１００μｍである。
（絶縁層）
本発明の一態様において、絶縁層２０は配線層３０を埋め込むようにコア基板１０及び配線層３０上に形成される。絶縁層２０は一層であってもよく、また複数の層であってもよい。
本発明の一態様において、絶縁層２０は配線層３０を埋め込むようにコア基板１０及び配線層３０上に形成される。絶縁層２０は一層であってもよく、また複数の層であってもよい。
絶縁層２０は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、絶縁層２０は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。絶縁層２０を形成する絶縁性材料としては、線膨張係数が７〜１３０ｐｐｍ／Ｋのエポキシ配合樹脂が一般的に入手し易く好ましい。
また、絶縁層２０を形成する絶縁性材料は、液状であっても、フィルム状であってもよい。絶縁性材料が液状の場合、絶縁層２０は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法により絶縁層２０を形成することができる。上記のように形成された絶縁層２０は、加熱または光照射により硬化させてもよい。絶縁層２０の厚さｄ１は、形成方法によるが、例えば、１μｍ〜２００μｍである。
（パッケージ用基板の形成）
本発明の一態様のパッケージ用基板２００は、これらに限定されるものではないが、図３〜図９に示す工程にしたがって形成することができる。まず、図３に示すように、コア基板１０の厚さ方向の表面に、上述した方法を用いて配線層３０と絶縁層２０を形成して、配線基板１００を形成する。
本発明の一態様のパッケージ用基板２００は、これらに限定されるものではないが、図３〜図９に示す工程にしたがって形成することができる。まず、図３に示すように、コア基板１０の厚さ方向の表面に、上述した方法を用いて配線層３０と絶縁層２０を形成して、配線基板１００を形成する。
次いで、図４及び図５に示すように、配線基板１００における絶縁層２０の所定の位置に、先端の幅ｗ１を有する第１のダイシングブレード５０を用いて片側面から、深さｄｍの分離溝４０を形成する。先端の幅ｗ１を有する第１のダイシングブレード５０を用いることにより、底面の幅ｗ１の分離溝４０を形成することができる。第１のダイシングブレード５０の先端付近がテーパー状になっている場合、最も幅が広い箇所の幅をダイシングブレードの先端の幅とみなすことにする。これは後述の第２のダイシングブレード６０においても同様である。
第１のダイシングブレード５０は、一般的なダイシング方法に用いられる物であればよく、例えば樹脂などにダイヤモンド砥粒を埋没させたダイヤモンドブレードである。コア基板１０に残った絶縁層２０の薄層部分２１の厚みｄｓは、例えば０＜ｄｓ≦４５μｍである。厚みｄｓ分、絶縁層２０をコア基板１０上に残すことで、コア基板１０の表面を保護し、ダイシングによるコア基板材料のチッピングを抑制することができる。図１に示すように、ｄｍとｄｓの和は、絶縁層２０の厚みｄ１と等しい。
次に、図６に示すように、裏面も同様にして、分離溝４０を形成する。
その後、図７及び図８に示すように分離溝４０の底面の溝幅内の中央部分の位置で、第２のダイシングブレード６０によって絶縁層２０及びコア基板１０をダイシングして配線基板１００を個片化する。第２のダイシングブレード６０の先端の幅ｗ２は、第１のダイシングブレード５０の先端の幅ｗ１、すなわち分離溝４０の底面の幅ｗ１よりも小さい。
分離溝４０の底面部分では絶縁層２０が薄くなっているため、分離溝４０の中央部分で配線基板１００を切断することにより作製されたパッケージ用基板２００は、絶縁層２０の外周部分の表面上に絶縁層２０が部分的に薄くなった薄層部分２１を有する。薄層部分２１における絶縁層２０の端部から、絶縁層２０における厚層部分の表面と薄層部分２１の表面との間の段差面２０ａまでの幅ｗ３は、絶縁層２０及び配線層３０の厚みや材質によって変わるが、後述するように１２０μｍ以上が好ましいことが分かった。ここで、表裏面で、薄層部分２１の幅ｗ３が異なるように構成してもよい。
以上のようにして、配線基板１００を分離溝４０の中央部分でダイシングして個片化することにより、図９に示すようなパッケージ用基板２００が複数形成されることになる。
ｗ３を厳密に推定することは難しいが、配線層３０と絶縁層２０の積層体を一体の材料とみなした場合の線膨張係数α［ｐｐｍ／Ｋ］およびそのヤング率Ｅ［Ｐａ］、温度変化を与える温度サイクル試験（ＴＣＴ）において絶縁層２０に最も高温をかけるラミネート時の絶縁層２０の温度と当該試験における絶縁層２０の最低温度との温度差△Ｔ［Ｋ］、薄層部分２１の端部から反対側の薄層部分２１の端部までのパッケージ用基板２００の一辺の長さＬ［ｍ］、コア基板１０に積層された配線層３０と絶縁層２０の厚みを合計した合成厚みｄ［ｍ］、コア基板１０の強度に基づくコア基板１０が耐え得る応力の代表値Ｆ［Ｐａ］の影響を受けることが予想される。本発明では、実験結果に合うように、ｗ３［ｍ］の下限値は、無次元量であるα・Ｅ・△Ｔ／Ｆの平方根に比例し、かつＬ・ｄの平方根にそれぞれ比例するとみなした。つまり、以下の（式１）が近似的に成り立つとした。
ここで、ΔＴは、例えば、後述の温度サイクル試験（ＴＣＴ）における規格として定められた１２５℃から−５５℃の温度変化を適用して、ΔＴ＝１８０Ｋとすることができる。また、Ｆは、パッケージ用基板についての温度サイクル試験（ＴＣＴ）の評価結果から求めたｗ３の下限値から、（式１）を用いて逆算的に求めることができる。
幅ｗ３を算出するためのαとＥの計算方法は以下の表１に示す条件と、以下の（式２）から（式４）を用いた。
絶縁層２０と配線層３０の合成物性値α、Ｅ、ｄを以下の（式２）から（式４）を用いて計算すればよい。配線層３０は絶縁層２０内に埋め込まれているため、ｄは以下の（式２）で表される。
ｄ＝ｄ１ （式２）
ｄ＝ｄ１ （式２）
（式２）に示されるように、絶縁層２０の厚みｄ１を絶縁層２０及び配線層３０の厚みを合計した合成厚みｄとみなすことができる。
ここで、配線層３０は配線パターンに従って形成されているため、実際には表面の全面には形成されていないが、一般化のため計算では表面の全面に形成されているものとすると（全面にあると仮定したほうがコア基板の割れの発生に対してはより厳しい条件となる）、厚みｄ１及びｄ２の比率は絶縁層２０及び配線層３０の体積比と等しいため、合成ヤング率Ｅは、以下の（式３）を用いて求めることができる。
各層が表面の全面に形成されているものと仮定した場合の絶縁層２０及び配線層３０のそれぞれの体積Ｖ１、Ｖ２とし、絶縁層２０及び配線層３０のそれぞれのポアソン比をν１、ν２とすると、合成線膨張係数（ＣＴＥ）αは、以下の（式４）で表される。
Ｆを実験的に求めた後、（式１）において上記の（式２）から（式４）を用いることにより、配線層３０及び絶縁層２０の線膨張係数、ヤング率、厚み、ポアソン比及び体積に応じた幅ｗ３を求めることができる。
このようなパッケージ用基板２００とすることにより、コア基板１０と、絶縁層２０と、配線層３０の熱応力差による、コア基板１０の端面に対する引っ張り応力を低減し、応力によるコア基板１０の割れの発生を低減することができる。また、絶縁層２０の外周部分をコア基板１０上に厚みｄｓで残した薄層部分２１を設けることで、コア基板１０の表裏面を保護し、コア基板１０のチッピングを抑制することができる。
（実施例）
以下、本発明の実施例について説明するが、以下の実施例は本発明の適用範囲を限定するものではない。
以下、本発明の実施例について説明するが、以下の実施例は本発明の適用範囲を限定するものではない。
（実施例１）
コア基板１０をアルミノ珪酸塩ガラスで構成し、コア基板１０の板厚寸法を３００μｍとした。セミアディティブ法を使用してコア基板１０の厚さ方向の両面に銅めっきにより５μｍの厚みの配線層３０を形成した。コア基板１０に配線層３０を積層した後は、コア基板１０の両面からエポキシ配合樹脂である絶縁性材料を１９０℃で真空ラミネートすることにより積層し、絶縁層２０を形成した。さらに、配線層３０の形成と絶縁層２０の形成を繰り返すことで、コア基板１０の両面に、４層の配線層３０と３層の絶縁層２０を積層することにより図３に示す配線基板１００を得た。コア基板１０の両面ともに、絶縁層２０の厚みｄ１は６０μｍであった。
コア基板１０をアルミノ珪酸塩ガラスで構成し、コア基板１０の板厚寸法を３００μｍとした。セミアディティブ法を使用してコア基板１０の厚さ方向の両面に銅めっきにより５μｍの厚みの配線層３０を形成した。コア基板１０に配線層３０を積層した後は、コア基板１０の両面からエポキシ配合樹脂である絶縁性材料を１９０℃で真空ラミネートすることにより積層し、絶縁層２０を形成した。さらに、配線層３０の形成と絶縁層２０の形成を繰り返すことで、コア基板１０の両面に、４層の配線層３０と３層の絶縁層２０を積層することにより図３に示す配線基板１００を得た。コア基板１０の両面ともに、絶縁層２０の厚みｄ１は６０μｍであった。
次に、図４及び図５に示すように、配線基板１００を個片化するための絶縁層２０の所定の位置で、先端の幅ｗ１が３９０μｍの第１のダイシングブレード５０を用いて、片面側から、底面の溝幅ｗ１が３９０μｍ、深さが４５μｍの分離溝４０を絶縁層２０に設けた。また、図６に示すように、裏面側からも、幅ｗ１が３９０μｍ、深さが４５μｍの分離溝４０を絶縁層２０に設けた。
分離溝４０の作製後、図７及び図８に示すように分離溝４０の溝幅内の中央部分の位置で、先端の幅ｗ２が１５０μｍの第２のダイシングブレード６０を用いて絶縁層２０及びコア基板１０をダイシングして配線基板１００を個片化することにより、パッケージ用基板２００を得た。パッケージ用基板２００の大きさは１０ｍｍ×１０ｍｍ（Ｌ＝１０ｍｍ）とした。その結果、薄層部分２１の幅ｗ３は１２０μｍ、薄層部分２１の厚みｄｓは１５μｍだった。
実施例１では、線膨張係数、ヤング率、厚み、ポアソン比及び体積について、以下の表２の値を用いた。
ΔＴは、後述の温度サイクル試験（ＴＣＴ）における規格として定められた１２５℃から−５５℃の温度変化を適用して、ΔＴ＝１８０Ｋとし、薄層部分２１の幅ｗ３は１２０μｍとした。
実施例１において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える温度サイクル試験（ＴＣＴ）ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。
（実施例２）
実施例２では、実施例１で用いた配線基板と同じ条件の配線基板１００に対して、第１のダイシングブレード５０の先端の幅ｗ１を４５０μｍに変更し、第２のダイシングブレード６０の先端の幅等の条件を含めその他の条件は実施例１と同じにした。その結果、実施例２では、両面の分離溝４０の幅ｗ１が４５０μｍ、薄層部分２１の幅ｗ３が１５０μｍのパッケージ用基板２００を得た。
実施例２では、実施例１で用いた配線基板と同じ条件の配線基板１００に対して、第１のダイシングブレード５０の先端の幅ｗ１を４５０μｍに変更し、第２のダイシングブレード６０の先端の幅等の条件を含めその他の条件は実施例１と同じにした。その結果、実施例２では、両面の分離溝４０の幅ｗ１が４５０μｍ、薄層部分２１の幅ｗ３が１５０μｍのパッケージ用基板２００を得た。
実施例２において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える温度サイクル試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。
（実施例３）
実施例３では、実施例１で用いた配線基板と同じ条件の配線基板１００に対して、第１のダイシングブレード５０の先端の幅ｗ１を７５０μｍに変更し、第２のダイシングブレード６０の先端の幅等の条件を含めその他の条件は実施例１と同じにした。その結果、実施例３では、分離溝４０の幅ｗ１が７５０μｍ、薄層部分２１の幅ｗ３が３００μｍのパッケージ用基板２００を得た。
実施例３では、実施例１で用いた配線基板と同じ条件の配線基板１００に対して、第１のダイシングブレード５０の先端の幅ｗ１を７５０μｍに変更し、第２のダイシングブレード６０の先端の幅等の条件を含めその他の条件は実施例１と同じにした。その結果、実施例３では、分離溝４０の幅ｗ１が７５０μｍ、薄層部分２１の幅ｗ３が３００μｍのパッケージ用基板２００を得た。
実施例３において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える温度サイクル試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。
（実施例４）
実施例４では、ｄｓを３０μｍとした以外は、実施例１と同様にすることにより、パッケージ用基板２００を得た。
実施例４では、ｄｓを３０μｍとした以外は、実施例１と同様にすることにより、パッケージ用基板２００を得た。
実施例４において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える温度サイクル試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。
（実施例５）
実施例５では、ｄｓを４５μｍとした以外は、実施例１と同様にすることにより、パッケージ用基板２００を得た。
実施例５では、ｄｓを４５μｍとした以外は、実施例１と同様にすることにより、パッケージ用基板２００を得た。
実施例５において作製した１０個のパッケージ用基板２００に対し、１２５℃から−５５℃の温度変化を与える温度サイクル試験ＭＩＬ−ＳＴＤ−８８３Ｈを１０００サイクル行った。その結果、作製したパッケージ用基板２００においてコア基板１０の割れなど信頼性の低下は起きなかった。
（比較例）
（比較例１）
分離溝４０を形成しない、すなわち薄層部分２１を形成しない以外は、実施例１と同様にして、１０ｍｍ×１０ｍｍのパッケージ用基板を得た。比較例１において作製したパッケージ用基板を３日常温で放置したところ、１０個の内７個コア基板の割れが起きた。
（比較例１）
分離溝４０を形成しない、すなわち薄層部分２１を形成しない以外は、実施例１と同様にして、１０ｍｍ×１０ｍｍのパッケージ用基板を得た。比較例１において作製したパッケージ用基板を３日常温で放置したところ、１０個の内７個コア基板の割れが起きた。
（比較例２）
比較例２では、薄層部分２１の幅ｗ３を６０μｍ、ｄｍを５５μｍ、ｄｓを５μｍとした以外は、実施例１と同様にして、１０ｍｍ×１０ｍｍのパッケージ用基板を得た。
比較例２では、薄層部分２１の幅ｗ３を６０μｍ、ｄｍを５５μｍ、ｄｓを５μｍとした以外は、実施例１と同様にして、１０ｍｍ×１０ｍｍのパッケージ用基板を得た。
比較例２において作製したパッケージ用基板を３日常温で放置したところ、１０個の内７個コア基板の割れが起きた。
（評価結果）
以下の表３は各実施例及び比較例の評価結果をまとめたものである。
以下の表３は各実施例及び比較例の評価結果をまとめたものである。
表３に示されるように、実施例１乃至５のようなコア基板１０、絶縁層２０及び配線層３０の条件では、薄層部分２１の幅ｗ３を１２０μｍ以上とすることにより、コア基板の切断面に破壊が生じることを抑制可能なパッケージ用基板を提供することができると考えられる。
ここで、上記評価結果から薄層部分２１の幅ｗ３の下限値を１２０μｍとし、上記（式１）を用いてｗ３＝１２０μｍを代入してＦを逆算すると、Ｆ＝６３７×１０７［Ｐａ］となった。従って、コア基板１０がガラスで構成されている場合、上記（式１）にＦ＝６３７×１０７［Ｐａ］を代入することにより、薄層部分２１の幅ｗ３を以下の（式５）に従って求めることができる。
コア基板１０がガラスで構成されている場合、上記（式５）を利用することで、絶縁層２０及び配線層３０の積層体の条件が変わっても、薄層部分２１の幅ｗ３を見積もることが可能であると考えられる。
以上のように、パッケージ用基板２００において、絶縁層２０の外周部分を部分的に除去することにより薄層部分２１を形成した本発明のパッケージ用基板２００は、コア基板１０の割れにつながる微小なクラックの、熱応力による拡大を抑制させることができたと考えられる。
なお、図２では、パッケージ用基板２００は、上面側から見た場合に正方形となるように示したが、これに限定されず、上面側から見た場合に例えば長方形となるように構成してもよい。
１０ コア基板
２０ 絶縁層
２１ 薄層部分
３０ 配線層
４０ 分離溝
５０ 第１のダイシングブレード
６０ 第２のダイシングブレード
１００ 配線基板
２００ パッケージ用基板
２０ 絶縁層
２１ 薄層部分
３０ 配線層
４０ 分離溝
５０ 第１のダイシングブレード
６０ 第２のダイシングブレード
１００ 配線基板
２００ パッケージ用基板
Claims (5)
- ガラスで構成されているコア基板と、
前記コア基板の片面又は両面上に形成された絶縁層と、
前記絶縁層上及び／又は前記絶縁層に埋め込まれるように形成された１又は複数の配線層と、
を含むパッケージ用基板であって、
前記パッケージ用基板は、前記絶縁層の外周部分に、前記絶縁層が部分的に薄くなった薄層部分を有し、前記薄層部分が階段状部分で形成される、パッケージ用基板。 - 前記薄層部分は、前記薄層部分の端部から前記絶縁層の段差面までの間の幅ｗ3［ｍ］を有し、
前記配線層及び前記絶縁層の線膨張係数をα［ｐｐｍ／Ｋ］、前記配線層及び前記絶縁層のヤング率をＥ［Ｐａ］、所定の温度差を△Ｔ［Ｋ］、前記配線層及び前記絶縁層の合成厚みをｄ［ｍ］、および前記薄層部分の端部から反対側の薄層部分の端部までの長さをＬ［ｍ］とすると、
前記ｗ3は、以下の式：
- 前記ｗ 3 は、１２０μｍ以上である、請求項２に記載のパッケージ用基板。
- パッケージ用基板の製造方法であって、
コア基板の片面又は両面に配線層及び絶縁層を形成して、配線基板を形成する工程と、
前記絶縁層の所定の位置に、第１のダイシングブレードを用いてダイシングすることにより、前記絶縁層が部分的に薄くなるように分離溝を形成する工程と、
前記分離溝の底面の溝幅の中央部分において、前記第１のダイシングブレードよりも先端の幅が狭い第２のダイシングブレードを用いてダイシングして前記絶縁層及び前記コア基板を切断することにより、前記絶縁層が部分的に薄くなった薄層部分を有する複数のパッケージ用基板を得る工程と、
を含む、パッケージ用基板の製造方法。 - 前記コア基板はガラスで構成されている、請求項４に記載のパッケージ用基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016010931 | 2016-01-22 | ||
| JP2016010931 | 2016-01-22 | ||
| PCT/JP2017/001744 WO2017126606A1 (ja) | 2016-01-22 | 2017-01-19 | パッケージ用基板、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017126606A1 JPWO2017126606A1 (ja) | 2018-11-08 |
| JP6891815B2 true JP6891815B2 (ja) | 2021-06-18 |
Family
ID=59362244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017562887A Active JP6891815B2 (ja) | 2016-01-22 | 2017-01-19 | パッケージ用基板、およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10204854B2 (ja) |
| EP (1) | EP3407379B1 (ja) |
| JP (1) | JP6891815B2 (ja) |
| TW (1) | TWI738706B (ja) |
| WO (1) | WO2017126606A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101605172B1 (ko) * | 2015-04-07 | 2016-03-22 | 삼성전자주식회사 | 패키지 기판 및 그 제조방법 |
| KR102179165B1 (ko) * | 2017-11-28 | 2020-11-16 | 삼성전자주식회사 | 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법 |
| DE102018104521B4 (de) * | 2018-02-28 | 2022-11-17 | Rogers Germany Gmbh | Metall-Keramik-Substrate |
| CN113439331A (zh) * | 2019-01-16 | 2021-09-24 | 凸版印刷株式会社 | 封装用基板及其制造方法 |
| CN115172176B (zh) * | 2022-09-06 | 2023-09-22 | 合肥圣达电子科技实业有限公司 | 陶瓷基板及其制备方法、微波器件及其封装外壳结构 |
| CN116884964B (zh) * | 2023-08-04 | 2024-03-26 | 江苏诚盛科技有限公司 | 一种led芯片封装方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62142396A (ja) * | 1985-12-17 | 1987-06-25 | アルプス電気株式会社 | 薄膜回路基板 |
| TWI405242B (zh) * | 2004-04-28 | 2013-08-11 | Semiconductor Energy Lab | 基板上配線，半導體裝置及其製造方法 |
| JP4614278B2 (ja) * | 2005-05-25 | 2011-01-19 | アルプス電気株式会社 | 電子回路ユニット、及びその製造方法 |
| JP2007019394A (ja) * | 2005-07-11 | 2007-01-25 | Toshiba Corp | 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ |
| JP2008288285A (ja) * | 2007-05-15 | 2008-11-27 | Sharp Corp | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 |
| JP2010016291A (ja) * | 2008-07-07 | 2010-01-21 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置の製造方法 |
| US20140035935A1 (en) * | 2012-08-03 | 2014-02-06 | Qualcomm Mems Technologies, Inc. | Passives via bar |
| JP6158676B2 (ja) * | 2013-10-15 | 2017-07-05 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| US9478472B2 (en) * | 2014-05-19 | 2016-10-25 | Dyi-chung Hu | Substrate components for packaging IC chips and electronic device packages of the same |
| JP2015231005A (ja) * | 2014-06-06 | 2015-12-21 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
-
2017
- 2017-01-19 TW TW106101782A patent/TWI738706B/zh active
- 2017-01-19 JP JP2017562887A patent/JP6891815B2/ja active Active
- 2017-01-19 WO PCT/JP2017/001744 patent/WO2017126606A1/ja active Application Filing
- 2017-01-19 EP EP17741483.6A patent/EP3407379B1/en active Active
-
2018
- 2018-06-13 US US16/007,490 patent/US10204854B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201737426A (zh) | 2017-10-16 |
| EP3407379B1 (en) | 2024-08-14 |
| TWI738706B (zh) | 2021-09-11 |
| US20180294217A1 (en) | 2018-10-11 |
| JPWO2017126606A1 (ja) | 2018-11-08 |
| US10204854B2 (en) | 2019-02-12 |
| EP3407379A1 (en) | 2018-11-28 |
| EP3407379A4 (en) | 2019-10-09 |
| WO2017126606A1 (ja) | 2017-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6891815B2 (ja) | パッケージ用基板、およびその製造方法 | |
| JP6427817B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP2022078155A (ja) | パッケージ用基板 | |
| JP6863458B2 (ja) | 積層型電子部品 | |
| JP6168567B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP6019999B2 (ja) | 積層セラミックス基板の分断方法 | |
| JP6805511B2 (ja) | 配線基板、およびその製造方法 | |
| JP2017220647A (ja) | パッケージ用基板 | |
| JP6724775B2 (ja) | 配線基板の個片化方法及びパッケージ用基板 | |
| JP6904044B2 (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JP2017147395A (ja) | パッケージ用基板、およびその製造方法 | |
| WO2020149374A1 (ja) | パッケージ用基板、およびその製造方法 | |
| JP6638386B2 (ja) | パッケージ基板の製造方法 | |
| JP2019009151A (ja) | パッケージ用基板、およびその製造方法 | |
| TW201637524A (zh) | 印刷布線板及其製造方法 | |
| TWI576020B (zh) | Printed wiring board and manufacturing method thereof | |
| KR102428653B1 (ko) | 절단이 용이한 다층 세라믹 기판 및 그의 제조 방법 | |
| JP3949665B2 (ja) | 半導体装置の製造方法 | |
| US20150156891A1 (en) | Printed circuit board and manufacturing method thereof | |
| JP2019004077A (ja) | 配線基板 | |
| WO2012108229A1 (ja) | セラミック基板およびその製造方法 | |
| JP2010153558A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210510 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6891815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |