JP2018182819A - チャージポンプ回路 - Google Patents

Abstract

【課題】回路面積の増加を抑制しつつ、通常時におけるノイズの発生を抑制するとともに低電圧時の昇圧能力を向上する。
【解決手段】段数切替部５は、入力端子Ｐｉおよび出力端子Ｐｏの間に直列に接続される昇圧回路１１〜１３の数である昇圧段数と、入力端子Ｐｉおよび出力端子Ｐｏの間に並列に接続される昇圧回路１１〜１３の数である並列数とを切り替える。周波数切替部４は、駆動回路６、７に供給される駆動信号Ｓｇ１、Ｓｇ２の周波数である駆動周波数を切り替える。駆動回路６、７が備える速度切替部は、駆動回路６、７の駆動用スイッチング素子をスイッチングする速度であるスイッチング速度を切り替える。検出部２は、入力電圧ＶＢの大きさに対応した検出電圧Ｖｄを出力する。切替制御部３は、検出電圧Ｖｄに基づいて、段数切替部５、周波数切替部４および速度切替部による切替動作を制御する。
【選択図】図１

Description

本発明は、入力端子を通じて入力される入力電圧を昇圧して出力端子を介して出力するチャージポンプ回路に関する。

従来、チャージポンプ回路において、入力電圧の変動にかかわらず所望の出力電圧を得るため、入力端子と出力端子の間に直列に接続するダイオードおよびコンデンサなどからなる昇圧回路の数である昇圧段数を切り替える方法、チャージポンプ回路の駆動周波数を切り替える方法などが考案されている（例えば、特許文献１、２参照）。

特開２００７−３３６７２２号公報 特許第４１２２９７８号公報

昇圧段数を切り替える方法には、次のような課題がある。すなわち、入力電圧が低下したとき（以下、低電圧時と呼ぶ）、昇圧段数を増やすように切り替えを行うことが考えられるが、この場合、入力電圧が定常範囲の値であるとき（以下、通常時と呼ぶ）には使用されない駆動回路などが存在することとなり、回路の使用効率が悪くなり、回路面積が増大するといった問題が生じる。

駆動周波数を切り替える方法には、次のような課題がある。すなわち、通常時の駆動周波数を従来よりも低い値に設定するとともに、低電圧時の駆動周波数を従来と同程度に設定すると、通常時の駆動周波数が従来の駆動周波数よりも低くなることから、出力電圧の変動（リップル）が大きくなり、出力電圧の最小値が低下する問題が生じる。

一方、通常時の駆動周波数を従来と同程度に設定するとともに、低電圧時の駆動周波数を従来よりも高い値に設定すると、駆動回路の駆動能力としては、従来よりも高い能力が必要となる。しかも、この場合、通常時には駆動回路の駆動能力が過大になることから、ノイズが増加する問題が生じる。

このような問題を解消するため、特許文献２記載の技術では、２つの駆動回路を並列に設け、低電圧時にだけ２つの駆動回路を並列動作させることにより、低電圧時における昇圧能力の向上と、通常時におけるノイズの低減とを図っている。しかし、この場合、通常時に動作しない回路が多くなることから、回路の使用効率が悪くなり、回路面積が増大するといった問題が生じる。

本発明は上記事情に鑑みてなされたものであり、その目的は、回路面積の増加を抑制しつつ、通常時におけるノイズの発生を抑制するとともに低電圧時の昇圧能力を向上することができるチャージポンプ回路を提供することにある。

請求項１に記載のチャージポンプ回路（１、４１、５１）は、入力端子（Ｐｉ）および出力端子（Ｐｏ）の間に接続可能な複数の昇圧回路（１１〜１３）を備え、入力端子を通じて入力される入力電圧を昇圧して出力端子を介して出力する。昇圧回路は、複数のスイッチング素子（Ｄ１〜Ｄ５）と、複数のスイッチング素子同士が接続された接続点に対して一方の端子が接続されたコンデンサ（Ｃ１、Ｃ２）とを備えた構成である。そして、チャージポンプ回路は、駆動回路（６、７、２１、３１）、段数切替部（５、４３、５２）、周波数切替部（４）、速度切替部（２６、３４）、検出部（２）および切替制御部（３、４２）を備えている。

駆動回路は、コンデンサの他方の端子の接続状態を切り替える駆動用スイッチング素子（Ｑｎ１、Ｑｎ２）を備え、駆動信号に基づいて駆動用スイッチング素子を駆動することによりコンデンサの他方の端子に第１の電圧と第２の電圧を交互に印加する。段数切替部は、入力端子および出力端子の間に直列に接続される昇圧回路の数である昇圧段数と、入力端子および出力端子の間に並列に接続される昇圧回路の数である並列数とを切り替える。周波数切替部は、駆動信号の周波数である駆動周波数を切り替える。速度切替部は、駆動回路の駆動用スイッチング素子をスイッチングする速度であるスイッチング速度を切り替える。検出部は、入力電圧、出力端子の電圧である出力電圧または出力端子に接続される負荷の大きさに対応した検出信号を出力する。切替制御部は、検出信号に基づいて、段数切替部、周波数切替部および速度切替部による切替動作を制御する。

このように、上記構成では、昇圧段数、並列数、駆動周波数を切り替えることができ、それらの切り替えにより、チャージポンプ回路の昇圧能力を所望する能力に適宜設定することが可能となる。さらに、上記構成では、スイッチング速度も切り替えることができるため、通常時、駆動回路の駆動能力が過大にならないようにスイッチング速度を切り替えることにより、ノイズを低く抑えることが可能となる。つまり、この場合、２つの駆動回路を並列に設けることなく、通常時のノイズを低減できるため、従来技術に比べ、回路面積を小さく抑えることができる。したがって、上記構成によれば、回路面積の増加を抑制しつつ、通常時におけるノイズの発生を抑制するとともに低電圧時の昇圧能力を向上することができるという優れた効果が得られる。

第１実施形態に係るチャージポンプ回路の構成を模式的に示す図 第１実施形態に係る駆動回路の具体的な構成を模式的に示す図その１ 第１実施形態に係る駆動回路の具体的な構成を模式的に示す図その２ 第１実施形態に係る動作モードの切り替えを説明するための図 第１実施形態に係る駆動回路の出力電圧の波形を模式的に示す図 第１実施形態に係る通常時の入力電流および出力電圧の波形を模式的に示す図 第１実施形態に係る低電圧時の入力電流および出力電圧の波形を模式的に示す図 第２実施形態に係るチャージポンプ回路の構成を模式的に示す図 第２実施形態に係る動作モードの切り替えを説明するための図 第３実施形態に係るチャージポンプ回路の構成を模式的に示す図 第３実施形態に係る動作モードの切り替えを説明するための図 第３実施形態に係る切替信号のデューティを説明するための図 第３実施形態に係る動作モードの切り替えの変形例を説明するための図

以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１〜図７を参照して説明する。

図１に示すチャージポンプ回路１は、例えば車両に搭載される電子制御装置などに設けられるものであり、入力端子Ｐｉを通じて入力される入力電圧ＶＢを昇圧して出力端子Ｐｏを介して出力する。入力電圧ＶＢは、例えば車両に搭載されたバッテリから供給されるバッテリ電圧である。出力端子Ｐｏから出力される出力電圧Ｖboostは、図示しない負荷回路に供給される。チャージポンプ回路１は、検出部２、切替制御部３、周波数切替部４、段数切替部５、ダイオードＤ１〜Ｄ５、コンデンサＣ１、Ｃ２、Ｃｏ、駆動回路６、７などを備えている。

検出部２は、入力電圧ＶＢを検出するものであり、抵抗Ｒ１、Ｒ２を備えている。抵抗Ｒ１、Ｒ２は、入力端子Ｐｉと回路の基準電位（０Ｖ）が与えられるグランド線Ｌｇとの間に直列接続され、分圧回路を構成している。この場合、抵抗Ｒ１、Ｒ２の相互接続ノードＮ１から入力電圧ＶＢを分圧して得られる検出電圧Ｖｄが出力される。なお、検出電圧Ｖｄは、入力電圧ＶＢに対応した検出信号に相当する。

切替制御部３は、検出電圧Ｖｄに基づいて周波数切替部４、段数切替部５などによる切替動作を制御するものであり、抵抗Ｒ３、Ｒ４およびコンパレータＣＰ１を備えている。抵抗Ｒ３、Ｒ４は、回路の電源電圧ＶＤＤ（例えば＋５Ｖ）が与えられる電源線Ｌｄとグランド線Ｌｇとの間に直列接続され、分圧回路を構成している。

この場合、抵抗Ｒ３、Ｒ４の相互接続ノードＮ２から電源電圧ＶＤＤを分圧して得られる基準電圧Ｖｒが出力される。基準電圧Ｖｒは、入力電圧ＶＢの低下を判定するためものであり、入力電圧ＶＢが所定値（例えば、通常電圧範囲の下限値など）まで低下した際の検出電圧Ｖｄに対応した電圧となるように設定されている。

コンパレータＣＰ１は、ヒステリシス付きコンパレータであり、非反転入力端子に入力される検出電圧Ｖｄと、反転入力端子に入力される基準電圧Ｖｒとを比較して切替信号ＳＥＬを出力する。なお、コンパレータＣＰ１としては、ヒステリシス無しのコンパレータを用いてもよい。上記構成によれば、切替信号ＳＥＬは、入力電圧ＶＢが低下していない通常時にはハイレベル（例えば＋５Ｖ）となり、入力電圧ＶＢが低下している低電圧時にはロウレベル（例えば０Ｖ）となる。

周波数切替部４は、駆動回路６、７に供給される駆動信号Ｓｇ１、Ｓｇ２の周波数である駆動周波数を切り替えるものであり、マルチプレクサ８により構成されている。マルチプレクサ８の一方の入力端子［０］には、クロック信号ＣＬＫ１が入力され、その他方の入力端子［１］にはクロック信号ＣＬＫ２が入力されている。クロック信号ＣＬＫ１の周波数ｆ１は、クロック信号ＣＬＫ２の周波数ｆ２よりも高くなっている。本実施形態では、周波数ｆ１は、例えば、周波数ｆ２の２倍に設定されている。

マルチプレクサ８の選択制御端子には、切替信号ＳＥＬが入力されている。マルチプレクサ８は、選択制御端子にロウレベル（以下、Ｌレベルと省略する）の信号が与えられると一方の入力端子［０］に入力された信号、つまりクロック信号ＣＬＫ１を出力する。また、マルチプレクサ８は、選択制御端子にハイレベル（以下、Ｈレベルと省略する）の信号が与えられると他方の入力端子［１］に入力された信号、つまりクロック信号ＣＬＫ２を出力する。マルチプレクサ８の出力信号は、駆動信号Ｓｇ１となる。

段数切替部５は、後述する昇圧段数および並列数を切り替えるものであり、反転バッファ９、１０およびスイッチＳＷ１を備えている。反転バッファ９は、切替信号ＳＥＬを入力し、その反転信号を出力する。反転バッファ１０は、駆動信号Ｓｇ１を入力し、その反転信号である駆動信号Ｓｇ２を出力する。

スイッチＳＷ１は、昇圧段数および並列数を切り替えるために設けられており、その接続態様については後述する。スイッチＳＷ１のオンとオフの切り替えを制御するための制御端子には、反転バッファ９の出力信号が入力されている。スイッチＳＷ１は、制御端子にＨレベルの信号が与えられるとオンし、制御端子にＬレベルの信号が与えられるとオフする。

入力端子Ｐｉおよび出力端子Ｐｏの間には、入力端子Ｐｉ側をアノードとしてダイオードＤ１、Ｄ２が直列に接続されている。また、入力端子Ｐｉおよび出力端子Ｐｏの間には、入力端子Ｐｉ側をアノードとしてダイオードＤ３、Ｄ４が直列に接続されている。ダイオードＤ１、Ｄ２同士が接続された接続点であるノードＮａには、コンデンサＣ１の一方の端子が接続されている。

ダイオードＤ３、Ｄ４同士が接続された接続点であるノードＮｂには、コンデンサＣ２の一方の端子が接続されている。出力端子Ｐｏとグランド線Ｌｇとの間には、平滑用のコンデンサＣｏが接続されている。また、ノードＮｂには、ダイオードＤ５のカソードが接続されている。ダイオードＤ５のアノードは、段数切替部５のスイッチＳＷ１を介してノードＮａに接続されている。

コンデンサＣ１の他方の端子には、駆動回路６の動作により、第１電圧と第２電圧が交互に与えられる。コンデンサＣ２の他方の端子には、駆動回路７の動作により、第１電圧と第２電圧が交互に与えられる。本実施形態において、第１電圧は、入力電圧ＶＢ、または駆動回路６、７の出力振幅の最大値を制限するために所定の制限が加えられた電圧（以下、制限電圧とも呼ぶ）などである。また、第２電圧は、第１電圧より低い電圧であり、例えば０Ｖである。なお、ダイオードＤ１〜Ｄ５は、入力端子Ｐｉと出力端子Ｐｏとの間に直列に接続された複数のスイッチング素子に相当する。

上記構成では、入力端子Ｐｉおよび出力端子Ｐｏの間に接続可能な複数の昇圧回路１１〜１３が存在する。すなわち、スイッチＳＷ１がオフの期間、ダイオードＤ１、Ｄ２およびコンデンサＣ１により１段の昇圧回路１１が構成されるとともに、ダイオードＤ３、Ｄ４およびコンデンサＣ２により１段の昇圧回路１２が構成される。また、スイッチＳＷ１がオンの期間、ダイオードＤ１、Ｄ５、Ｄ４およびコンデンサＣ１、Ｃ２により２段の昇圧回路１３が構成される。

前述した昇圧段数とは、入力端子Ｐｉおよび出力端子Ｐｏの間に直列接続される昇圧回路１１〜１３の段数のことである。また、前述した並列数は、入力端子Ｐｉおよび出力端子Ｐｏの間に並列接続される昇圧回路１１〜１３の数のことである。本実施形態では、スイッチＳＷ１がオフのとき、入力端子Ｐｉおよび出力端子Ｐｏの間に昇圧回路１１、１２がそれぞれ接続された状態となるため、昇圧段数が「１」となり、並列数が「２」となる。以下、このような回路形態のことを、１段昇圧×２並列の回路形態と呼ぶこととする。

また、スイッチＳＷ１がオンのとき、入力端子Ｐｉおよび出力端子Ｐｏの間に昇圧回路１３が接続された状態となるため、昇圧段数が「２」となり、並列数が「１」となる。以下、このような回路形態のことを、２段昇圧×１並列の回路形態と呼ぶこととする。このような回路形態の切り替えは、段数切替部５により行われる。すなわち、通常時、切替信号ＳＥＬがＨレベルとなってスイッチＳＷ１がオフし、これにより１段昇圧×２並列の回路形態となる。また、低電圧時、切替信号ＳＥＬがＬレベルとなってスイッチＳＷ１がオンし、これにより２段昇圧×１並列の回路形態となる。なお、１段昇圧×２並列の回路形態に切り替えられた状態は第２の切替状態に相当し、２段昇圧×１並列の回路形態に切り替えられた状態は第１の切替状態に相当する。

駆動回路６は、その出力段にコンデンサＣ１の他方の端子の接続状態を切り替える駆動用スイッチング素子を備え、駆動信号Ｓｇ１に基づいて上記駆動用スイッチング素子を駆動する。また、駆動回路７は、その出力段にコンデンサＣ２の他方の端子の接続状態を切り替える駆動用スイッチング素子を備え、駆動信号Ｓｇ１を反転バッファ１０により反転させた信号である駆動信号Ｓｇ２、つまり駆動信号Ｓｇ１の位相を１８０度異ならせた信号に基づいて上記駆動用スイッチング素子を駆動する。つまり、駆動回路６、７は、互いに逆位相で動作する。したがって、本実施形態では、反転バッファ１０は、入力端子Ｐｉおよび出力端子Ｐｏの間に並列接続された２つの昇圧回路１１、１２に対応する駆動回路６、７について、互いの駆動信号Ｓｇ１、Ｓｇ２の位相を１８０度異ならせる位相変更部として機能する。

駆動回路６、７には、切替信号ＳＥＬが与えられている。駆動回路６、７は、切替信号ＳＥＬに基づいて、上記駆動用スイッチング素子をスイッチングする速度であるスイッチング速度を切り替える速度切替部としての機能を有している。この場合、駆動回路６、７では、切替信号ＳＥＬがＨレベルの期間、スイッチング速度が低速となるように切り替えが行われる。また、駆動回路６、７では、切替信号ＳＥＬがＬレベルの期間、スイッチング速度が高速となるように切り替えが行われる。

上記構成において、切替制御部３は、検出電圧Ｖｄに基づいて、入力電圧ＶＢが低いほど、昇圧段数を多くし、駆動信号Ｓｇ１、Ｓｇ２の周波数を高くし、且つ駆動回路６、７のスイッチング速度を速くするように、周波数切替部４、段数切替部５および上記速度切替部による切替動作を制御する。

すなわち、上記構成によれば、通常時、切替信号ＳＥＬがＨレベルとなるため、１段昇圧×２並列の回路形態に切り替えられ、また比較的低い周波数ｆ２の駆動信号Ｓｇ１、Ｓｇ２が駆動回路６、７に供給され、さらに駆動回路６、７のスイッチング速度が低速に切り替えられる。以下では、このような状態のことを第１動作モードと呼ぶこととする。

また、低電圧時、切替信号ＳＥＬがＬレベルとなるため、２段昇圧×１並列の回路形態に切り替えられ、また比較的高い周波数ｆ１の駆動信号Ｓｇ１、Ｓｇ２が駆動回路６、７に供給され、さらに駆動回路６、７のスイッチング速度が高速に切り替えられる。以下では、このような状態のことを第２動作モードと呼ぶこととする。

スイッチング速度を切り替える速度切替部としての機能を有する駆動回路６、７の具体的な構成としては、例えば図２および図３に示すような構成を採用することができる。なお、図２および図３では、駆動回路６に適用した場合の具体的な構成例を示しているが、駆動回路７についても同様の構成を適用することができる。

図２に示す駆動回路２１は、Ｎチャネル型のＭＯＳトランジスタＱｎ１〜Ｑｎ５、Ｐチャネル型のＭＯＳトランジスタＱｐ１〜Ｑｐ３、ツェナーダイオードＺＤ１、ＺＤ２、抵抗Ｒ５〜Ｒ９、反転バッファ２２、２３、ＯＲ回路２４およびバッファ２５を備えている。トランジスタＱｎ１のドレインは入力端子Ｐｉに接続され、そのソースはトランジスタＱｎ２のドレインに接続されている。

トランジスタＱｎ２のソースはグランド線Ｌｇに接続されている。トランジスタＱｎ１、Ｑｎ２の相互接続ノードは、駆動回路２１の出力端子となり、コンデンサＣ１の他方の端子に接続されている。したがって、トランジスタＱｎ１、Ｑｎ２は、コンデンサＣ１の他方の端子の接続状態を切り替える駆動用スイッチング素子に相当する。

反転バッファ２２は、切替信号ＳＥＬを入力し、その反転信号を出力する。反転バッファ２２の出力端子は、トランジスタＱｎ３のゲートに接続されている。トランジスタＱｎ３のソースはグランド線Ｌｇに接続され、そのドレインは抵抗Ｒ５の一方の端子に接続されている。抵抗Ｒ５の他方の端子は、ツェナーダイオードＺＤ１を順方向に介してノードＮａに接続されている。

ツェナーダイオードＺＤ１のアノードは、トランジスタＱｐ１のゲートに接続されている。トランジスタＱｐ１のソースはノードＮａに接続され、そのドレインは抵抗Ｒ６を介してトランジスタＱｎ１のゲートに接続されている。抵抗Ｒ７は、ノードＮａとトランジスタＱｎ１のゲートとの間に接続されている。

ツェナーダイオードＺＤ２のカソードはトランジスタＱｎ１のゲートに接続され、そのアノードはグランド線Ｌｇに接続されている。これにより、トランジスタＱｎ１がオンした際にコンデンサＣ１の他方の端子に与えられる電圧、つまり第１電圧は、ツェナーダイオードＺＤ２のツェナー電圧よりトランジスタＱｎ１の閾値電圧だけ低い電圧に制限される。このように、ツェナーダイオードＺＤ２により、駆動回路６の出力振幅の最大値が制限されるようになっている。トランジスタＱｎ４のドレインはトランジスタＱｎ１のゲートに接続され、そのソースはグランド線Ｌｇに接続されている。トランジスタＱｎ４のゲートは、反転バッファ２３の出力端子に接続されている。

ＯＲ回路２４の各入力端子には、切替信号ＳＥＬおよび駆動信号Ｓｇ１がそれぞれ入力されている。ＯＲ回路２４の出力端子は、トランジスタＱｐ２のゲートに接続されている。トランジスタＱｐ２のソースは電源電圧ＶＤＤ（例えば＋５Ｖ）が与えられる電源線Ｌｄに接続され、そのドレインは抵抗Ｒ８を介してトランジスタＱｎ２のゲートに接続されている。

バッファ２５には、駆動信号Ｓｇ１が入力されている。バッファ２５の出力端子は、トランジスタＱｐ３、Ｑｎ５の各ゲートに接続されている。トランジスタＱｐ３のソースは電源線Ｌｄに接続され、そのドレインは抵抗Ｒ９を介してトランジスタＱｎ２のゲートに接続されている。トランジスタＱｎ５のドレインはトランジスタＱｎ２のゲートに接続され、そのソースはグランド線Ｌｇに接続されている。

上記構成では、反転バッファ２２、ＯＲ回路２４、トランジスタＱｐ１、Ｑｐ２、抵抗Ｒ５およびツェナーダイオードＺＤ１により、トランジスタＱｎ１、Ｑｎ２をスイッチングする速度であるスイッチング速度を切り替える速度切替部２６が構成され、その他の回路素子により、駆動信号Ｓｇ１に基づいてトランジスタＱｎ１、Ｑｎ２を駆動する駆動部２７が構成される。速度切替部２６は、トランジスタＱｎ１、Ｑｎ２のゲート抵抗、つまり駆動部２７の駆動能力を切り替えることにより、スイッチング速度の切り替えを実現する構成となっている。

具体的には、切替信号ＳＥＬがＨレベルのとき、トランジスタＱｐ１、Ｑｐ２がオフとなる。これにより、トランジスタＱｎ１のゲート電流の供給経路には抵抗Ｒ７だけが介在する状態となり、トランジスタＱｎ１のゲート抵抗が比較的高い状態となる。また、トランジスタＱｎ２のゲート電流の供給経路には抵抗Ｒ９だけが介在する状態となり、トランジスタＱｎ２のゲート抵抗も比較的高い状態となる。したがって、切替信号ＳＥＬがＨレベルのとき、駆動回路２１のスイッチング速度は低速となる。

一方、切替信号ＳＥＬがＬレベルのとき、トランジスタＱｐ１、Ｑｐ２がオンとなる。これにより、トランジスタＱｎ１のゲート電流の供給経路には、抵抗Ｒ６、Ｒ７の並列合成抵抗が介在する状態となり、トランジスタＱｎ１のゲート抵抗が比較的低い状態となる。また、トランジスタＱｎ２のゲート電流の供給経路には、抵抗Ｒ８、Ｒ９の並列合成抵抗が介在する状態となり、トランジスタＱｎ２のゲート抵抗も比較的低い状態となる。したがって、切替信号ＳＥＬがＬレベルのとき、駆動回路２１のスイッチング速度は高速となる。

図３に示す駆動回路３１は、図２に示した駆動回路２１に対し、トランジスタＱｎ３、Ｑｐ１〜Ｑｐ３、ツェナーダイオードＺＤ１、抵抗Ｒ５〜Ｒ９、反転バッファ２２およびＯＲ回路２４に代えて、可変電流源である電流源３２、３３を備えている点などが異なる。この場合、トランジスタＱｎ１のゲートは、電流源３２を介してノードＮａに接続されている。また、トランジスタＱｎ２のゲートは、電流源３３を介して電源線Ｌｄに接続されている。

電流源３２、３３は、切替信号ＳＥＬに基づいて、出力する電流の値を比較的大きい第１電流値および比較的小さい第２電流値の２段階に切り替える。具体的には、電流源３２、３３は、切替信号ＳＥＬがＬレベルのときに第１電流値の電流を出力するとともに、切替信号ＳＥＬがＨレベルのときに第２電流値の電流を出力する。

上記構成では、電流源３２、３３により、トランジスタＱｎ１、Ｑｎ２をスイッチングする速度であるスイッチング速度を切り替える速度切替部３４が構成され、その他の回路素子により、駆動信号Ｓｇ１に基づいてトランジスタＱｎ１、Ｑｎ２を駆動する駆動部３５が構成される。速度切替部３４は、トランジスタＱｎ１、Ｑｎ２に供給するゲート電流の電流値、つまり駆動部３５の駆動能力を切り替えることにより、スイッチング速度の切り替えを実現する構成となっている。

具体的には、切替信号ＳＥＬがＨレベルのとき、電流源３２、３３から比較的小さい第２電流値の電流がトランジスタＱｎ１、Ｑｎ２の各ゲートへと出力される。したがって、切替信号ＳＥＬがＨレベルのとき、駆動回路３１のスイッチング速度は低速となる。一方、切替信号ＳＥＬがＬレベルのとき、電流源３２、３３から比較的大きい第１電流値の電流がトランジスタＱｎ１、Ｑｎ２の各ゲートへと出力される。したがって、切替信号ＳＥＬがＬレベルのとき、駆動回路３１のスイッチング速度は高速となる。

次に、上記構成の作用について参照して説明する。
［１］動作モードの切り替え
上記構成のチャージポンプ回路１は、入力電圧ＶＢの検出値を表す検出電圧Ｖｄに基づいて動作モードが切り替えられる。すなわち、図４に示すように、入力電圧ＶＢが通常電圧範囲よりも低い電圧値である期間、切替信号ＳＥＬがＬレベルとなり、チャージポンプ回路１は第２動作モードに切り替えられる。また、入力電圧ＶＢが通常電圧範囲の電圧値である期間、切替信号ＳＥＬがＨレベルとなり、チャージポンプ回路１は第１動作モードに切り替えられる。

［２］駆動回路６、７の出力端子の電圧波形
第１動作モード時、駆動回路６、７の出力端子の電圧（以下、駆動回路の出力電圧とも呼ぶ）、つまりコンデンサＣ１、Ｃ２の他方の端子電圧は、図５の上段に実線で示すように、クロック信号ＣＬＫ２と同様の比較的長い周期で変化する波形となる。この場合、駆動回路６、７のスイッチング速度が低速になっているものの、駆動信号Ｓｇ１、Ｓｇ２の周波数も比較的低い周波数ｆ２である。そのため、駆動回路の出力電圧は、所望する振幅を有する波形、つまり第２電圧（例えば０Ｖ）から第１電圧（例えば入力電圧ＶＢまたは制限電圧）まで変化する波形となっている。

第２動作モード時、駆動回路の出力電圧は、図５の下段に実線で示すように、クロック信号ＣＬＫ１と同様の比較的短い周期で変化する波形となる。この場合、駆動信号Ｓｇ１、Ｓｇ２の周波数が比較的高い周波数ｆ１であるものの、駆動回路６、７のスイッチング速度が高速になっているため、駆動回路の出力電圧は、所望する振幅を有する波形、つまり第２電圧（例えば０Ｖ）から第１電圧（例えば入力電圧ＶＢまたは制限電圧）まで変化する波形となっている。

なお、第２動作モード時、駆動回路６、７のスイッチング速度の切り替えを行わず、駆動回路６、７のスイッチング速度を低速のままとした場合（以下、比較例と呼ぶ）、図５の下段に破線で示すように、駆動回路の出力電圧は、所望する振幅を有する波形ではなく、鈍った波形となる。

このような比較例の場合、コンデンサＣ１、Ｃ２に対する充放電が不十分となってチャージポンプ回路１の効率が低下し、出力電圧Ｖboostの低下を招いてしまう。本実施形態では、上述したように、駆動信号Ｓｇ１、Ｓｇ２の周波数が高速に設定される際には駆動回路６、７のスイッチング速度も同様に高速に設定されるため、比較例で生じるような問題が生じることはない。

［３］通常時の入力電流および出力電圧Ｖboost
通常時、チャージポンプ回路１の入力電流および出力電圧Ｖboostの波形は、図６に示すようなものとなる。この場合、チャージポンプ回路１が第１動作モードに切り替えられるため、並列動作する昇圧回路１１、１２毎の負荷電流が小さくなるとともに、それら昇圧回路１１、１２が互いに逆位相で動作する。また、この場合、駆動信号Ｓｇ１、Ｓｇ２の周波数は、比較的低い周波数ｆ２に設定されており、それに伴い駆動回路６、７のスイッチング速度も低速に設定されている。

そのため、入力電流のピーク値が比較的低い値に抑えられるとともに、出力電圧Ｖboostのリップルが小さく抑えられている。このように、通常時、チャージポンプ回路１が第１動作モードに切り替えられることにより、入力電流のピークが低減されるとともに、ノイズが低く抑えられている。また、この場合、入力電流のピークの周期は、クロック信号ＣＬＫ２の周期と同様の周期となる。

［４］低電圧時の入力電流および出力電圧Ｖboost
低電圧時、チャージポンプ回路１の入力電流および出力電圧Ｖboostの波形は、図７に示すようなものとなる。この場合、チャージポンプ回路１が第２動作モードに切り替えられるため、昇圧能力が高まることから出力電圧Ｖboostを所望する値まで上昇させることができる。また、この場合、駆動信号Ｓｇ１、Ｓｇ２の周波数が比較的高い周波数ｆ１に設定されるとともに駆動回路６、７のスイッチング速度が高速に設定されるため、出力電圧Ｖboostのリップルが小さく抑えられている。なお、この場合、入力電流は、クロック信号ＣＬＫ１の周期と同様の周期で変化しているが、そのピークの周期は、通常時と同様、クロック信号ＣＬＫ２の周期と同様の周期となる。

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態のチャージポンプ回路１では、昇圧段数、並列数、駆動周波数を切り替えることができ、それらの切り替えにより、チャージポンプ回路１の昇圧能力を所望する能力に適宜設定することが可能となる。さらに、上記構成では、スイッチング速度も切り替えることができるため、通常時、駆動回路６、７の駆動能力が過大にならないようにスイッチング速度を切り替えることにより、ノイズを低く抑えることが可能となる。つまり、この場合、従来技術のように２つの駆動回路を並列に設けることなく、通常時のノイズを低減できるため、従来技術に比べ、回路面積を小さく抑えることができる。したがって、上記構成によれば、回路面積の増加を抑制しつつ、通常時におけるノイズの発生を抑制するとともに低電圧時の昇圧能力を向上することができるという優れた効果が得られる。

なお、本実施形態では、入力電圧ＶＢが通常電圧範囲の電圧値である通常時、チャージポンプ回路１は、１段昇圧×２並列の回路形態であり、駆動周波数が低速であり、且つ駆動回路６、７のスイッチング速度が低速である第１動作モードに切り替えられる。また、入力電圧ＶＢが通常電圧範囲よりも低い電圧値である低電圧時、チャージポンプ回路１は、２段昇圧×１並列の回路形態であり、駆動周波数が高速であり、且つ駆動回路６、７のスイッチング速度が高速である第２動作モードに切り替えられる。つまり、本実施形態では、入力電圧ＶＢが低いほど、昇圧段数を多くし、駆動周波数を高くし、且つスイッチング速度を速くするように動作モードの切り替えが行われるため、上述した効果が確実に得られる。

また、本実施形態では、第１動作モード時、入力端子Ｐｉおよび出力端子Ｐｏの間に並列接続された２つの昇圧回路１１、１２に対応する駆動回路６、７について、互いの駆動信号Ｓｇ１、Ｓｇ２の位相を１８０度異ならせるようになっている。このようにすれば、入力電流のピークを小さく抑えるとともに、通常時における出力電圧Ｖboostのリップルを低減することができ、その結果、通常時におけるエミッションノイズの低減を図ることができる。

本実施形態では、車両に搭載されたバッテリから供給されるバッテリ電圧である入力電圧ＶＢの検出値に基づいて動作モードの切り替えが行われるようになっている。このようにすれば、次のような効果が得られる。すなわち、一般に、車両に搭載されたバッテリから供給されるバッテリ電圧は、変動し易くなっている。そこで、本実施形態のように、バッテリ電圧である入力電圧ＶＢに基づいて動作モードの切り替えを行えば、バッテリ電圧の変動に追従して最適な昇圧能力が実現される。その結果、チャージポンプ回路１は、バッテリ電圧が変動したとしても、その変動の影響が最小限に抑えられ、所望する出力電圧Ｖboostを出力することができる。したがって、本実施形態によれば、バッテリ電圧が変動したとしても、出力電圧Ｖboostの供給先の回路動作に影響を与えることを防止することができるという効果が得られる。

速度切替部２６、３４は、駆動信号Ｓｇ１、Ｓｇ２に基づいて駆動用スイッチング素子であるトランジスタＱｎ１、Ｑｎ２を駆動する駆動部２７、３５の駆動能力を切り替えることによりスイッチング速度の切り替えを実現する構成となっている。このような構成によれば、例えば複数の駆動用スイッチング素子を並列に設けておき、それらを並列駆動することでスイッチング速度を高速化する、といった構成に比べ、回路規模を小さく抑えることができる。

また、本実施形態では、チャージポンプ回路１の入力電流のピークの周期は、動作モードの切り替えの前後で変化することがないため、次のような効果が得られる。すなわち、一般に、バッテリ電圧である入力電圧ＶＢが供給される入力端子Ｐｉには、チャージポンプ回路１など、バッテリ電圧が供給される回路の入力電流に伴うノイズの拡散を防ぐためのフィルタが設けられる。

したがって、動作モードの切り替えなどによって入力電流のリップルの周期（ピークの周期）が変化すると、想定した特定のリップルの周期に最適化されたフィルタでは、その周期から外れたリップルノイズを除去できなくなるおそれがある。本実施形態では、動作モードが切り替えられても、入力電流のピークの周期、つまりリップルの周期は変化しないため、入力端子Ｐｉに設けられるフィルタの設計が容易となり、そのフィルタの作用によりノイズの拡散を確実に抑制することができる。

（第２実施形態）
以下、第２実施形態について図８および図９を参照して説明する。
図８に示すように、本実施形態のチャージポンプ回路４１は、第１実施形態のチャージポンプ回路１に対し、切替制御部３および段数切替部５に代えて切替制御部４２および段数切替部４３を備えている点などが異なる。

切替制御部４２は、抵抗Ｒ４１〜Ｒ４３およびコンパレータＣＰ４１、ＣＰ４２を備えている。抵抗Ｒ４１〜Ｒ４３は、電源線Ｌｄとグランド線Ｌｇとの間に直列接続され、分圧回路を構成している。この場合、抵抗Ｒ４２、Ｒ４３の相互接続ノードＮ４１から基準電圧Ｖｒ１が出力され、抵抗Ｒ４１、Ｒ４２の相互接続ノードＮ４２から基準電圧Ｖｒ２が出力される。

基準電圧Ｖｒ１は、入力電圧ＶＢの低下を判定するためのものであり、第１実施形態の基準電圧Ｖｒと同様の値に設定されている。また、基準電圧Ｖｒ２は、入力電圧ＶＢの上昇を判定するためのものであり、入力電圧ＶＢが所定値（例えば、通常電圧範囲の上限値など）まで上昇した際の検出電圧Ｖｄに対応した電圧となるように設定されている。

コンパレータＣＰ４１は、ヒステリシス付きコンパレータであり、非反転入力端子に入力される検出電圧Ｖｄと、反転入力端子に入力される基準電圧Ｖｒ１とを比較して切替信号ＳＥＬ１を出力する。コンパレータＣＰ４２は、ヒステリシス付きコンパレータであり、非反転入力端子に入力される検出電圧Ｖｄと、反転入力端子に入力される基準電圧Ｖｒ２とを比較して切替信号ＳＥＬ２を出力する。

なお、コンパレータＣＰ４１、ＣＰ４２としては、ヒステリシス無しのコンパレータを用いてもよい。上記構成によれば、切替信号ＳＥＬ１は、第１実施形態の切替信号ＳＥＬと同様、入力電圧ＶＢが通常電圧範囲内の電圧値である通常時にはＨレベルとなり、入力電圧ＶＢが通常電圧範囲よりも低下している低電圧時にはＬレベルとなる。また、切替信号ＳＥＬ２は、入力電圧ＶＢが通常電圧範囲よりも上昇している高電圧時にはＨレベルとなり、通常時または低電圧時にはＬレベルとなる。

この場合、周波数切替部４のマルチプレクサ８の選択制御端子には、切替信号ＳＥＬ１が入力されている。したがって、本実施形態の周波数切替部４は、第１実施形態と同様に、駆動信号Ｓｇ１、Ｓｇ２の周波数の切り替えを行う。また、この場合、駆動回路６、７には、切替信号ＳＥＬ１が与えられている。したがって、本実施形態の駆動回路６、７では、第１実施形態と同様に、スイッチング速度の切り替えが行われる。

段数切替部４３は、段数切替部５が備える構成に加え、反転バッファ４４およびＡＮＤ回路４５を備えている。この場合、反転バッファ９は、切替信号ＳＥＬ１を入力し、その反転信号をスイッチＳＷ１の制御端子に出力する。したがって、本実施形態のスイッチＳＷ１のオンとオフは、第１実施形態と同様に切り替えられる。

反転バッファ４４は、切替信号ＳＥＬ２を入力し、その反転信号を出力する。ＡＮＤ回路４５の各入力端子には、駆動信号Ｓｇ１および反転バッファ４４の出力信号が入力されている。ＡＮＤ回路４５の出力信号は、反転バッファ１０に入力されている。反転バッファ１０の出力信号は、駆動信号Ｓｇ２として駆動回路７に与えられる。

このような構成によれば、入力電圧ＶＢが通常電圧範囲よりも上昇して切替信号ＳＥＬ２がＨレベルになると、ＡＮＤ回路４５の出力信号はＬレベルに固定される。そうすると、駆動回路７に入力される駆動信号Ｓｇ２はＨレベルに固定され、駆動回路７の動作、つまりコンデンサＣ２の他方の端子の接続状態を切り替える動作が停止される。

つまり、上記構成では、高電圧時、入力端子Ｐｉおよび出力端子Ｐｏの間に昇圧回路１１、１２がそれぞれ接続された状態となっているものの、昇圧回路１２は機能しない状態となる。したがって、上記構成では、高電圧時、１段昇圧×１並列の回路形態となる。なお、１段昇圧×１並列の回路形態に切り替えられた状態は第３の切替状態に相当する。

上記構成のチャージポンプ回路４１は、第１実施形態のチャージポンプ回路１と同様、通常時、１段昇圧×２並列の回路形態であり、駆動周波数が低速であり、且つスイッチング速度が低速である第１動作モードに切り替えられ、低電圧時、２段昇圧×１並列の回路形態であり、駆動周波数が高速であり、且つスイッチング速度が高速である第２動作モードに切り替えられる。さらに、上記構成のチャージポンプ回路４１は、高電圧時、１段昇圧×１並列の回路形態であり、駆動周波数が低速であり、且つスイッチング速度が低速である第３動作モードに切り替えられる。

次に、上記構成の作用についても参照して説明する。
上記構成のチャージポンプ回路４１は、入力電圧ＶＢの検出値を表す検出電圧Ｖｄに基づいて動作モードが切り替えられる。すなわち、図９に示すように、入力電圧ＶＢが通常電圧範囲よりも低い電圧値である期間（低電圧時）、切替信号ＳＥＬ１、ＳＥＬ２がいずれもＬレベルになるため、チャージポンプ回路４１は第２動作モードに切り替えられる。

また、入力電圧ＶＢが通常電圧範囲の電圧値である期間（通常時）、切替信号ＳＥＬ１がＨレベルになるとともに切替信号ＳＥＬ２がＬレベルになるため、チャージポンプ回路４１は第１動作モードに切り替えられる。さらに、入力電圧ＶＢが通常電圧範囲よりも高い電圧値である期間（高電圧時）、切替信号ＳＥＬ１、ＳＥＬ２がいずれもＨレベルになるため、チャージポンプ回路４１は第３動作モードに切り替えられる。

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態のチャージポンプ回路４１は、第１実施形態のチャージポンプ回路１と同様、通常時には第１動作モードに切り替えられるとともに、低電圧時には第２動作モードに切り替えられる。したがって、本実施形態によっても、第１実施形態と同様の効果が得られる。

また、本実施形態によれば、次のような効果も得られる。すなわち、入力電圧ＶＢが通常電圧範囲よりも高い期間である高電圧時、チャージポンプ回路４１の昇圧能力は低くとも問題は生じない。そこで、チャージポンプ回路４１は、高電圧時、１段昇圧×１並列の回路形態であり、駆動周波数が低速であり、且つスイッチング速度が低速である第３動作モードに切り替えられる。このようにすれば、高電圧時、出力電圧Ｖboostの電圧値を目標値に維持しつつ、駆動回路７および昇圧回路１２の動作が停止される分だけチャージポンプ回路４１での電力損失を低減することができる。

（第３実施形態）
以下、第３実施形態について図１０〜図１３を参照して説明する。
上記各実施形態では、第１動作モードから第２動作モードへと直接遷移するとともに、第２動作モードから第１動作モードへと直接遷移するようになっていた。しかし、それら動作モードの遷移期間に、１段昇圧×２並列の回路形態と、２段昇圧×１並列の回路形態と、が交互に繰り返される動作モードである第４動作モードに切り替えられるようにしてもよい。

図１０は、このような第４動作モードへの切り替えを実現するための構成例を示している。図１０に示すチャージポンプ回路５１は、第２実施形態のチャージポンプ回路４１に対し、段数切替部４３に代えて段数切替部５２を備えている点などが異なる。

段数切替部５２は、段数切替部４３に対し、反転バッファ９に代えて信号生成回路５３およびマルチプレクサ５４を備えている点、反転バッファ４４およびＡＮＤ回路４５が削除されている点などが異なる。この場合、反転バッファ１０は、駆動信号Ｓｇ１を入力し、その反転信号である駆動信号Ｓｇ２を駆動回路７に出力する。信号生成回路５３は、分周回路を含む構成であり、クロック信号ＣＬＫ１を用いてパルス信号Ｓａを生成する。信号生成回路５３は、生成するパルス信号Ｓａの周期およびデューティを変更する機能を有している。

マルチプレクサ５４の第１入力端子［００］は電源線Ｌｄに接続され、その第３入力端子［１１］はグランド線Ｌｇに接続されている。つまり、マルチプレクサ５４の第１入力端子［００］にはＨレベルの信号が常時与えられ、その第３入力端子［１１］にはＬレベルの信号が常時与えられている。また、マルチプレクサ５４の第２入力端子［１０］には、パルス信号Ｓａが与えられている。

マルチプレクサ５４の第１選択制御端子および第２選択制御端子には、それぞれ切替信号ＳＥＬ１、ＳＥＬ２が入力されている。マルチプレクサ５４は、第１選択制御端子および第２選択制御端子の双方にＬレベルの信号が与えられると、第１入力端子に入力された信号、つまりＨレベルの信号を出力する。

マルチプレクサ５４は、第１選択制御端子にＨレベルの信号が与えられるとともに第２選択制御端子にＬレベルの信号が与えられると第２入力端子に入力された信号、つまりパルス信号Ｓａを出力する。マルチプレクサ５４は、第１選択制御端子および第２選択制御端子の双方にＨレベルの信号が与えられると第３入力端子に入力された信号、つまりＬレベルの信号を出力する。マルチプレクサ５４の出力信号は、スイッチＳＷ１の制御端子に入力されている。

なお、この場合、基準電圧Ｖｒ１、Ｖｒ２は、それぞれ入力電圧ＶＢが第１電圧値、第２電圧値であるときの検出電圧Ｖｄに対応した電圧となるように設定されている。なお、第１電圧値および第２電圧値は、いずれも通常電圧範囲の下限付近の値となっている。

このような構成によれば、入力電圧ＶＢが第１電圧値よりも低い期間、切替信号ＳＥＬ１、ＳＥＬ２がいずれもＬレベルとなって、スイッチＳＷ１が常時オンされることから、２段昇圧×１並列の回路形態となる。また、入力電圧ＶＢが第１電圧値よりも高く且つ第２電圧値未満である期間、切替信号ＳＥＬ１がＨレベルとなり且つ切替信号ＳＥＬ２がＬレベルとなって、スイッチＳＷ１のオンとオフが交互に繰り返される。これにより、当該期間には、２段昇圧×１並列の回路形態と、１段昇圧×２並列の回路形態とが交互に切り替えられる。なお、このような切替状態が第４の切替状態に相当する。さらに、入力電圧ＶＢが第２電圧値以上である期間、切替信号ＳＥＬ１、ＳＥＬ２がいずれもＨレベルとなって、スイッチＳＷ１が常時オフされることから、１段昇圧×２並列の回路形態となる。

次に、上記構成の作用について参照して説明する。
［１］動作モードの切り替え
図１１に示すように、入力電圧ＶＢが第１電圧値よりも低い電圧値である期間（以下、低電圧時と呼ぶ）、切替信号ＳＥＬ１、ＳＥＬ２がいずれもＬレベルとなる。そのため、低電圧時、チャージポンプ回路５１は、２段昇圧×１並列の回路形態であり、駆動周波数が高速であり、且つスイッチング速度が高速である第２動作モードに切り替えられる。

また、入力電圧ＶＢが第１電圧値よりも高く且つ第２電圧値より低い期間（以下、遷移期間と呼ぶ）、切替信号ＳＥＬ１がＨレベルとなり且つ切替信号ＳＥＬ２がＬレベルとなる。そのため、遷移期間、チャージポンプ回路５１は、２段昇圧×１並列の回路形態と１段昇圧×２並列の回路形態とが交互に繰り返される第４動作モードに切り替えられる。この第４動作モードでは、駆動周波数が比較的低い周波数ｆ２に設定されるとともにスイッチング速度が低速に設定される。なお、第４動作モードにおいて、駆動周波数を比較的高い周波数ｆ１に設定するとともに、スイッチング速度を高速に設定するように変更してもよい。

さらに、入力電圧ＶＢが第２電圧値以上である期間（以下、通常時と呼ぶ）、切替信号ＳＥＬ１、ＳＥＬ２がいずれもＨレベルとなる。そのため、通常時、チャージポンプ回路５１は、１段昇圧×２並列の回路形態であり、駆動周波数が低速であり、且つスイッチング速度が低速である第１動作モードに切り替えられる。

［２］第４動作モードにおける昇圧能力
第４動作モード時の昇圧能力、ひいては出力電圧Ｖboostの平均電圧値は、パルス信号Ｓａのデューティに応じて変化する。なお、ここで言うデューティとは、図１２に示すように、パルス信号Ｓａの１周期Ｔに対するＨレベルの期間Ｔonの割合のこと、つまりオンデューティのこととする。

パルス信号Ｓａのデューティが０％の場合、常時、１段昇圧×２並列の回路形態となるため、チャージポンプ回路５１の昇圧能力は第１動作モードと同程度となる。一方、パルス信号Ｓａのデューティが１００％の場合、常時、２段昇圧×２並列の回路形態となるため、チャージポンプ回路５１の昇圧能力は第２動作モードと同程度のとなる。パルス信号Ｓａのデューティが０％より高く、且つ１００％未満である場合、チャージポンプ回路５１の昇圧能力は、パルス信号Ｓａのデューティが高いほど高くなり、デューティが低いほど低くなる。

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態のチャージポンプ回路５１は、第１実施形態のチャージポンプ回路１と同様、通常時には第１動作モードに切り替えられるとともに、低電圧時には第２動作モードに切り替えられる。したがって、本実施形態によっても、第１実施形態と同様の効果が得られる。

また、本実施形態によれば、次のような効果も得られる。すなわち、チャージポンプ回路５１は、第１動作モードと第２動作モードの遷移期間に、１段昇圧×２並列の回路形態と、２段昇圧×１並列の回路形態と、が交互に繰り返される動作モードである第４動作モードに切り替えられるようになっている。このような第４動作モードにおける昇圧能力は、第１動作モードにおける昇圧能力と第２動作モードにおける昇圧能力の中間程度のものとなる。したがって、本実施形態によれば、動作モードの切り替え時における出力電圧Ｖboostの変化量を小さく抑えることができる。

上述したように、第４動作モード時の昇圧能力はパルス信号Ｓａのデューティに応じて変化する。そこで、第４動作モード時、パルス信号Ｓａのデューティを段階的に切り替えることにより、チャージポンプ回路５１の昇圧能力を段階的に切り替えることが可能となる。例えば、図１３に示すように、第４動作モード時、パルス信号Ｓａのデューティを７５％、５０％、２５％という具合に３段階に切り替えれば、第４動作モード時の昇圧能力を「大」、「中」および「小」の３段階に切り替えることができる。このようにすれば、動作モードの切り替え時における出力電圧Ｖboostの変化量を一層小さく抑えることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
動作モードの切り替えは、出力電圧Ｖboostまたは負荷電流に基づいて行ってもよい。例えば、出力電圧Ｖboostの大きさに対応した検出信号を出力する検出部と、その検出信号に基づいて段数切替部、周波数切替部および速度切替部による切替動作を制御する切替制御部と、を備える構成としてもよい。この場合、切替制御部は、出力電圧Ｖboostが低いほど、昇圧段数を多くし、駆動周波数を高くし、且つスイッチング速度を速くするように切替動作を制御すればよい。また、出力端子Ｐｏに接続される負荷回路に流れる負荷電流の大きさに対応した検出信号を出力する検出部と、その検出信号に基づいて段数切替部、周波数切替部および速度切替部による切替動作を制御する切替制御部と、を備える構成としてもよい。この場合、切替制御部は、負荷電流が大きいほど、昇圧段数を多くし、駆動周波数を高くし、且つスイッチング速度を速くするように切替動作を制御すればよい。

段数切替部５、周波数切替部４および速度切替部２６、３４による各切り替えは、いずれも２段階に限らずともよく、３段階以上に切り替えてもよい。
段数切替部５は、昇圧段数を２とし且つ並列数を１とする第１の切替状態（２段昇圧×１並列の回路形態）と、昇圧段数を１とし且つ並列数を２とする第２の切替状態（１段昇圧×２並列の回路形態）と、に切り替えるようになっていたが、第１および第２の切替状態における昇圧段数および並列数は適宜変更可能である。すなわち、段数切替部５は、正の整数をＮ、Ｍとするとともに２以上の整数をｎとすると、少なくとも、昇圧段数をｎ×Ｎとし且つ並列数をＭとする第１の切替状態と、昇圧段数をＮとし且つ並列数をｎ×Ｍとする第２の切替状態とに切り替えるようにすればよい。また、段数切替部４３は、さらに、昇圧段数を１とし且つ並列数を１とする第３の切替状態（１段昇圧×１並列の回路形態）に切り替えるようになっていたが、第３の切替状態における昇圧段数および並列数は適宜変更可能である。すなわち、段数切替部４３は、さらに、昇圧段数をＮとし且つ並列数をＭとする第３の切替状態に切り替えるようにすればよい。

駆動回路６、７の具体的な構成は、図２および図３に示した構成に限らずともよく、スイッチング速度を切り替える機能を有する構成であれば適宜変更可能である。例えば、出力段に駆動用スイッチング素子を複数並列に設け、駆動する駆動用スイッチング素子の数を変更することによりスイッチング速度を切り替える構成であってもよい。また、図２および図３では、駆動回路６、７の出力振幅の最大値を制限するためにツェナーダイオードＺＤ２が設けられているが、その他の構成により出力振幅の最大値を制限してもよい。さらに、入力電圧ＶＢ、出力電圧Ｖboostの電圧値などに応じて、制限する値を切り替えるような構成を採用してもよい。なお、駆動回路６、７の出力振幅の最大値を制限する必要が無ければ、それを制限するための構成（ツェナーダイオードＺＤ２など）を省くことも可能である。

昇圧回路を構成する複数のスイッチング素子としては、ダイオードＤ１〜Ｄ５に限らずともよく、例えばＭＯＳトランジスタなどのスイッチング素子に置き換えてもよい。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１、４１、５１…チャージポンプ回路、２…検出部、３、４２…切替制御部、４…周波数切替部、５、４３、５２…段数切替部、６、７、２１、３１…駆動回路、１０…反転バッファ、１１〜１３…昇圧回路、２６、３４…速度切替部、２７、３５…駆動部、Ｃ１、Ｃ２…コンデンサ、Ｄ１〜Ｄ５…ダイオード、Ｑｎ１、Ｑｎ２…駆動用スイッチング素子。

Claims (9)

1. 入力端子（Ｐｉ）および出力端子（Ｐｏ）の間に接続可能な複数の昇圧回路（１１〜１３）を備え、前記入力端子を通じて入力される入力電圧を昇圧して前記出力端子を介して出力するチャージポンプ回路（１、４１、５１）であって、
   前記昇圧回路は、複数のスイッチング素子（Ｄ１〜Ｄ５）と、前記複数のスイッチング素子同士が接続された接続点に対して一方の端子が接続されたコンデンサ（Ｃ１、Ｃ２）とを備えた構成であり、
   前記コンデンサの他方の端子の接続状態を切り替える駆動用スイッチング素子（Ｑｎ１、Ｑｎ２）を備え、駆動信号に基づいて前記駆動用スイッチング素子を駆動することにより前記コンデンサの他方の端子に第１の電圧と第２の電圧を交互に印加する駆動回路（６、７、２１、３１）と、
   前記入力端子および前記出力端子の間に直列に接続される前記昇圧回路の段数である昇圧段数と、前記入力端子および前記出力端子の間に並列に接続される前記昇圧回路の数である並列数と、を切り替える段数切替部（５、４３、５２）と、
   前記駆動信号の周波数である駆動周波数を切り替える周波数切替部（４）と、
   前記駆動回路の前記駆動用スイッチング素子をスイッチングする速度であるスイッチング速度を切り替える速度切替部（２６、３４）と、
   前記入力電圧、前記出力端子の電圧である出力電圧または前記出力端子に接続される負荷の大きさに対応した検出信号を出力する検出部（２）と、
   前記検出信号に基づいて、前記段数切替部、前記周波数切替部および前記速度切替部による切替動作を制御する切替制御部（３、４２）と、
   を備えるチャージポンプ回路。
2. 前記切替制御部は、前記検出信号に基づいて、前記入力電圧または前記出力電圧が低いほど、もしくは、前記負荷が大きいほど、前記昇圧段数を多くし、前記駆動周波数を高くし、且つ前記スイッチング速度を速くするように、前記切替動作を制御する請求項１に記載のチャージポンプ回路。
3. 前記段数切替部は、正の整数をＮ、Ｍとするとともに２以上の整数をｎとすると、少なくとも、前記昇圧段数をｎ×Ｎとし且つ前記並列数をＭとする第１の切替状態と、前記昇圧段数をＮとし且つ前記並列数をｎ×Ｍとする第２の切替状態と、に切り替える請求項１または２に記載のチャージポンプ回路。
4. 前記段数切替部（４３）は、さらに、前記昇圧段数をＮとし且つ前記並列数をＭとする第３の切替状態に切り替える請求項３に記載のチャージポンプ回路。
5. 前記段数切替部（５２）は、さらに、前記第１の切替状態と前記第２の切替状態とを交互に繰り返す第４の切替状態に切り替える請求項３または４に記載のチャージポンプ回路。
6. さらに、前記入力端子および前記出力端子の間に並列接続された複数の前記昇圧回路のうち少なくとも２つに対応する前記駆動回路について、互いの前記駆動信号の位相を異ならせる位相変更部（１０）を備えている請求項１から５のいずれか一項に記載のチャージポンプ回路。
7. 前記位相変更部は、前記段数切替部が前記並列数を２とした場合、前記入力端子および前記出力端子の間に並列接続された２つの前記昇圧回路に対応する２つの前記駆動回路の互いの前記駆動信号の位相を１８０度異ならせる請求項６に記載のチャージポンプ回路。
8. 前記入力電圧は、車両に搭載されたバッテリから供給されるバッテリ電圧であり、
   前記検出部は、前記入力電圧に対応した検出信号を出力する請求項１から７のいずれか一項に記載のチャージポンプ回路。
9. 前記駆動回路は、前記駆動信号に基づいて前記駆動用スイッチング素子を駆動する駆動部（２７、３５）を備え、
   前記速度切替部は、前記駆動部の駆動能力を切り替えることにより前記スイッチング速度を切り替える請求項１から８のいずれか一項に記載のチャージポンプ回路。

Images