JP2018160596A - 外部電極及び外部電極の製造方法 - Google Patents
外部電極及び外部電極の製造方法 Download PDFInfo
- Publication number
- JP2018160596A JP2018160596A JP2017057755A JP2017057755A JP2018160596A JP 2018160596 A JP2018160596 A JP 2018160596A JP 2017057755 A JP2017057755 A JP 2017057755A JP 2017057755 A JP2017057755 A JP 2017057755A JP 2018160596 A JP2018160596 A JP 2018160596A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- metal
- phase
- layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
【課題】高温環境下における耐熱性を有しながらコストを抑制する。【解決手段】電子部品1の外部電極は、素体10と、素体10の表面に形成された下地層21と、第1めっき層22及び第2めっき層23と、第2めっき層23の上に積層され、30質量%以上のNi−Sn相を含む外部電極層24と、を有する。外部電極層は、Fe−Sn相をさらに含むことが好ましいく、Ni−Sn相及び前記Fe−Sn相以外はSn主体相であることがより好ましい。【選択図】図1
Description
本発明は、電子部品の外部電極及びこの外部電極の製造方法に関する。
積層セラミックコンデンサ等の電子部品の外部電極としては、特許文献1記載のようにSn(スズ)系の材料が用いられている。近年は、電子部品を高温環境下で使用するというニーズがある。そのため、従来からのSn(スズ)系の外部電極に代えて、例えば、特許文献2記載のように、融点の高い貴金属により表面を覆った構成が検討されている。
しかしながら、特許文献2記載のように貴金属を外部電極に使用すると、外部電極の耐熱性は向上するが外部電極が高価になるという問題がある。
本発明は上記を鑑みてなされたものであり、高温環境下における耐熱性を有しながらコストが抑制された外部電極及び外部電極の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一形態に係る電子部品の外部電極は、素体と、前記素体の表面に形成された下地層と、前記下地層の上に積層されためっき層と、前記めっき層の上に積層され、30質量%以上のNi−Sn相を含む外部電極層と、を有する。
上記の電子部品の外部電極によれば、下地層及びめっき層上に積層された外部電極層にNi−Sn相が30質量%以上含まれている。Ni−Sn相は、200℃〜250℃のような高温環境下においても溶融せず外部電極層の形状が保持される。したがって、高温環境下における耐熱性が向上する。また、上記の外部電極は、貴金属等の高価な材料が用いられていないため、コストの増大も抑制しながら、耐熱性の向上を実現することができる。
ここで、前記外部電極層は、1質量%以上15質量%以下のFe−Sn相をさらに含む態様とすることができる。上記のように、外部電極層にFe−Sn相が含まれ、その割合が1質量%以上15質量%以下であると、耐熱性がさらに向上される。
また、前記外部電極層のうち、前記Ni−Sn相及び前記Fe−Sn相以外はSn主体相である態様とすることができる。外部電極層のうちNi−Sn相及びFe−Sn相以外はSn主体相であることで、外部電極層の濡れ性が向上し、外部電極としての接続信頼性が向上する。
本発明の一形態に係る電子部品の外部電極の製造方法は、電子部品の外部電極の製造方法であって、素体の表面に下地層を形成する工程と、前記下地層上にめっき層を形成する工程と、Snを主成分とする第1金属と、Niを主成分とする第2金属とを含む金属材料を混合する工程と、混合された前記金属材料から形成される導電ペーストを、前記めっき層上に塗布する工程と、前記導電ペーストの熱処理を行う工程と、を有する。
上記の電子部品の外部電極の製造方法によれば、下地層及びめっき層上に積層される外部電極層にNi−Sn相を形成することができる。Ni−Sn相は、200℃〜250℃のような高温環境下においても溶融せず外部電極層の形状が保持される。したがって、高温環境下における耐熱性が向上する。また、上記の外部電極は、貴金属等の高価な材料が用いられていないため、コストの増大も抑制しながら、耐熱性の向上を実現することができる。
ここで、前記金属材料を混合する工程において、Feを主成分とする第3金属をさらに混合する、態様とすることができる。金属材料を混合する工程において、Feを主成分とする第3金属をさらに混合する構成とすることで、熱処理後の外部電極層にFe−Sn相が含まれる構成とすることができる。そのため、外部電極層の耐熱性をさらに向上させることができる。
また、前記金属材料を混合する工程において、前記第2金属と前記第3金属からNi−Fe合金を形成し、前記Ni−Fe合金を前記第1金属と混合する態様とすることができる。第2金属と第3金属とからNi−Fe合金を形成した後に、Ni−Fe合金と第1金属とを混合する工程とすることで、熱処理後にNi−Sn相及びFe−Sn相等の金属間化合物が形成されやすくなり、耐熱性がさらに向上された外部電極層を含む外部電極を製造することができる。
本発明によれば、高温環境下における耐熱性を有しながらコストが抑制された外部電極及び外部電極の製造方法が提供される。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る電子部品1である積層セラミックコンデンサを説明する概略断面図である。本実施形態に係る電子部品1は、素体10と、素体10の表面に対して取り付けられた一対の外部電極20A,20B(20)と、を有する。
素体10は、複数のセラミックグリーンシートを積層して一体化することによって略直方体形状に構成されている。素体10は、図1にも示されているように、一対の端面10a,10bと、一対の主面10c,10dと、を有している。一対の端面10a,10bは、素体10の長手方向に対向している。一対の主面10c,10dは、一対の端面10a,10b間を連結するように伸び且つ互いに対向している。さらに、素体10は、一対の主面10c,10dを連結するように伸び且つ互いに対向している一対の側面(図示省略)を有している。
電子部品1は、たとえば、縦方向の長さが0.2mm〜6mm程度に設定され、横方向の長さが0.1mm〜5mm程度に設定され、厚みが0.1mm〜5mm程度に設定されている。
素体10は、図1に示されるように、複数の長方形状の誘電体層11と、それぞれ複数の内部電極12及び内部電極13とが積層された積層体として構成されている。内部電極12と内部電極13とは、素体2内において誘電体層11の積層方向(以下、単に「積層方向」と称する。)に沿ってそれぞれ一層ずつ配置されている。内部電極12と内部電極13とは、少なくとも一層の誘電体層11を挟むように対向配置されている。
各誘電体層11は、たとえば誘電体セラミック(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体10では、各誘電体層11の間の境界が視認できない程度に一体化されている。
内部電極12,13は、例えばNiやCuなどの導電材を含んでいる。内部電極12,13の厚みは、たとえば0.5μm〜3μm程度である。内部電極12,13は、積層方向から見て互いに重なりあう領域を有するような形状であれば、特に形状は限定されない。内部電極12,13は、たとえば矩形状などの形状を呈している。内部電極12,13は、上記導電性材料を含む導電性ペーストの焼結体として構成される。内部電極12は外部電極20Aと電気的且つ物理的に接続されており、内部電極13は外部電極20Bと電気的且つ物理的に接続されている。
外部電極20Aは、素体10の一表面である端面10a側に形成されている。外部電極20Aは、一方の端面10aと、端面2aと直交する二つの主面2c,2d及び二つの側面の各縁部の一部と、を覆うように形成されている。すなわち、外部電極20Aは、端面10a上に位置する電極部分と、各主面10c,10dの一部上に位置する電極部分と、各側面の一部上に位置する電極部分と、を有している五面電極構造である。
外部電極20Bは、素体10の一表面である端面10b側に形成されている。外部電極20Bは、他方の端面10bと、端面10bと直交する二つの主面10c,10d及び二つの側面の各縁部の一部と、を覆うように形成されている。すなわち、外部電極20Bは、端面10b上に位置する電極部分と、各主面10c,10dの一部上に位置する電極部分と、各側面の一部上に位置する電極部分と、を有している五面電極構造である。
外部電極20A,20Bは、素体10の外表面から外方に向かうにつれて、下地層21、第1めっき層22、第2めっき層23、及び、外部電極層24がこの順に積層されている4層構造である。外部電極層24は、外部電極20A,20Bの表面層を構成している。
下地層21は、素体10と外部電極層24との間に設けられる下地層である。下地層21は、例えば、Cu(銅)又はNi(ニッケル)を主成分とする導電材料からなるペーストを塗布した後に所定温度にて焼き付けることで形成することができる。ただし、下地層21の形成方法は特に限定されない。なお、本実施形態において、主成分とは、材料のうち当該成分が占める割合が50%以上であることをいう。
第1めっき層22は、例えば、ニッケル(Ni)又はNi合金により形成される。第1めっき層22は、Cuを主成分とする下地層21の保護のために設けられる。第1めっき層22は、電気めっきにより形成される。
第2めっき層23は、例えば、スズ(Sn)又はSn合金により形成される。第2めっき層23は、第1めっき層22と外部電極層24との密着性を高めるために設けられる。第2めっき層23は、電気めっきにより形成される。
下地層21の厚さは、例えば、5μm〜200μm程度である。また、第1めっき層22の厚さは、例えば、0.5μm〜5μm程度である。また、第2めっき層23の厚さは、例えば、1μm〜10μm程度である。
なお、下地層21、第1めっき層22及び第2めっき層23の材料及び組み合わせは上記に限定されない。第2めっき層23は設けられていなくてもよく、第1めっき層22上に外部電極層24が積層される構成であってもよい。また、下地層は複数層であってもよい。下地層が複数層である場合、最外層の下地層の材料は、その表面に形成されるめっき層と密着性を考慮して選択されることが好ましい。
外部電極層24は、Ni−Sn相が30質量%以上含まれる層である。外部電極層24の形成方法について詳細は後述するが、Snを主成分とする第1金属と、Niを主成分とする第2金属とを混合して熱処理を行うことにより形成される。したがって、熱処理後の外部電極層24には、Ni−Sn相が形成される。
図2は、外部電極層24を構成する各成分を模式的に示したものである。図2に示すように、外部電極層24は、例えば、Ni−Sn相31内にSn主体相32及びFe−Sn相33が分散して存在している状態となっている。なお、Ni−Sn相31とSn主体相との界面の形状、及び、Ni−Sn相31とFe−Sn相33との界面の形状は図2に示すような球状に限定されない。図2に示されるFe−Sn相33は、外部電極層24を製造する際に、Fe(鉄)を主成分とする第3金属をさらに混合して熱処理を行った場合の例である。第3金属を混合せずに外部電極層24を製造した場合、Fe−Sn相33は形成されない。
なお、本実施形態におけるNi−Sn相とは、NiとSnとにより形成された合金相をいう。すなわち、Ni−Sn相には、Ni3−Sn4、Ni3.08−Sn4、Ni2.67−Sn2、Ni2.7−Sn2、Ni0.575−Sn0.425、Ni3−Sn2、Ni1.523−Sn、Ni3−Sn、Ni2.97−Sn2、Ni−Sn、Ni0.92−Sn0.08、Ni3.39−Sn4、及び、Ni1.5−Sn等による合金相が含まれる。
また、本実施形態におけるSn主体相とは、Sn相と、Snが主体的に存在しNiもしくはFe(Feを混合した場合)がSnと金属間化合物とはならない比率(例えば、Snが全量に対して90質量%〜100質量%未満)で混在している相をいう。
また、本実施形態におけるFe−Sn相とは、FeとSnとにより形成された合金相をいう。すなわち、Fe−Sn相には、Fe−Sn2、Fe0.92−Sn0.08、Fe5−Sn3、Fe−3Sn、Fe1.3−Sn、Fe−Sn、Fe2−Sn等による合金相が含まれる。
外部電極層24は、Ni−Sn相31の割合が外部電極層24全量に対して30質量%以上となる。Ni−Sn相31の比率が上記の範囲であることで、外部電極層24の高温環境下での耐熱性が向上する。耐熱性向上の観点からは、Ni−Sn相31の比率は30質量%以上とされ、50質量%以上であると好ましく、70質量%以上であるとさらに好ましい。
また、Fe−Sn相33は、外部電極層24に存在していなくてもよいが、外部電極層24全量に対して15質量%以下の範囲で存在していることが好ましい。Fe−Sn相33が上記の範囲で存在していることで、外部電極層24に含まれるSnが高温環境下で溶融することを防ぐことができる。なお、Fe−Sn相33が1質量%以上存在していると、高温環境下での溶融を防ぐ効果が好適に得られる。
Sn主体相32は、外部電極層24のうちNi−Sn相31及びFe−Sn相33以外の部分を形成する。したがって、外部電極層24全量に対してSn主体相32が占める割合は、70質量%未満とされる。ただし、耐熱性の向上の観点からは、Sn主体相32の比率は45質量%未満であると好ましく、40質量%未満であるとさらに好ましい。
外部電極層24は、Ni−Sn相31、Sn主体相32、及びFe−Sn相33のほかに、例えば、Fe−Ni相、Fe−Ni−Sn相等が含まれていてもよい。Fe−Ni相は、Fe及びNiによる合金相である。また、Fe−Ni−Sn相は、Fe−Ni−Sn相は、Fe,Ni及びSnによる合金相である。なお、Fe相、Ni相等が外部電極層24の構成成分の分析は、X線回折装置を用いて行うことができる。また、Sn主体相32が形成されていなくてもよい。すなわち、外部電極層24には、少なくともNi−Sn相が30質量%以上含まれていればよく、他の相については特に限定されない。外部電極層24に含まれる他の相としては、例えば、後述の外部電極層24の製造方法に示すように、外部電極層を製造する際の材料に合金が含まれる場合には、当該合金に対応する相等が挙げられる。
次に、上記の外部電極層24を含む電子部品の製造方法について、図3を参照しながら説明する。図3は、電子部品の製造方法を説明するフローチャートである。図3は、電子部品のうち、特に外部電極層24の製造方法に特化して説明している。したがって、素体10、下地層21、第1めっき層22及び第2めっき層23の形成方法については説明を省略している。素体10、下地層21、第1めっき層22及び第2めっき層23の形成方法は公知の方法を用いることができる。
外部電極の製造方法は、素体の表面に下地層を形成する工程と、下地層上にめっき層を形成する工程と、金属材料を混合する工程と、混合された金属材料から形成される導電ペーストを下地層上に塗布する工程と、導電ペーストに対して熱処理を行う工程と、が含まれる。図4では、下地層を形成する工程及びめっき層を形成する工程については記載を省略し、外部電極層を形成する工程について説明している。
金属材料を混合する工程(S01)では、少なくともSnを主成分とする第1金属と、Niを主成分とする第2金属とが混合される。また、Feを主成分とする第3金属も使用する場合には、第1〜第3金属がここで混合される。
第1金属は、Snを主成分とする金属であるが、Sn−Ag(銀)、Sn―Cu(銅)、Sn−Bi(ビスマス)、Sn−Zn(亜鉛)、及び、Sn−In等の合金であってもよい。これらの合金は所謂Pb(鉛)フリーはんだとして知られている材料である。すなわち、第1金属として、Snを主成分とするPbフリーはんだとして用いられる材料を利用することができる。なお、第1金属におけるSnの含有量は、90質量%以上であることが好ましい。ただし、Snの含有量が90質量%未満であっても、外部電極層を製造するための材料として用いることができる。
第2金属は、Niを主成分とする金属材料である。第2金属はNiのほかにCu等が含まれていてもよい。なお、第2金属としてNiの含有量が95質量%以上の純Niが好適に用いられるが、Niの含有量が95質量%未満であっても、外部電極層を製造するための材料として用いることができる。
第3金属は、Feを主成分とする金属材料である。第3金属はFeのほかにSi(ケイ素)、Cr(クロム)、Mn(マンガン)等が含まれていてもよい。なお、第3金属としてFeの含有量が95質量%以上の純Feが好適に用いられるが、Feの含有量が95質量%未満であっても、外部電極層を製造するための材料として用いることができる。
第2金属の添加量は、混合後の金属の材料の総量に対して4質量%〜34質量%とすることが好ましい。第2金属の添加量を上記の範囲とすることで、第2金属が外部電極層の耐熱性向上に効果的にはたらく。また、第2金属の添加量が4質量%以上であることで、外部電極層の形状保持が好適になる。また、第2金属の添加量が34質量%以下であることで、外部電極層の濡れ性が向上し、外部電極層と他の導電材料等の接続性が向上する。
第3金属を添加する場合、その添加量は、混合後の金属の材料の総量に対して6質量%以下とすることが好ましい。第3金属の添加量を上記の範囲とすることで、第3金属が外部電極層の高温環境下での形状保持に効果的にはたらく。なお、第3金属の添加量が6質量%以下であることで、外部電極層の耐久性が特に向上する。
金属材料を混合する工程では、第1金属、第2金属、及び第3金属(第3金属を含む場合)を混合すればよい。ただし、図3に示すように、第2金属と第3金属とにより先にNi−Fe合金を作成し(S02)、その後に、第2金属と第3金属とによるNi−Fe合金と第1金属とを混合する(S03)工程としてもよい。Ni−Fe合金と第1金属とを混合することで金属材料を混合する構成とした場合、熱処理後にNi−Sn相31及びFe−Sn相33等の金属間化合物が形成されやすくなる。
なお、Ni−Fe合金を作成する場合には、Ni−Fe合金に含まれるFeの含有量が5質量%〜16質量%であることが好ましい。Ni−Fe合金に含まれるFeの含有量を上記の範囲とすることで、熱処理中の金属間化合物の形成が促進される。ただし、Ni−Fe合金におけるFeの含有量は上記範囲に限定されない。
また、Ni−Fe合金を形成した後にNi−Fe合金と第1金属とを混合する場合、Ni−Fe合金の添加量は、混合後の金属の材料の総量に対して5質量%〜35質量%とすることが好ましい。Ni−Fe合金の添加量を上記の範囲とすることで、Ni−Fe合金が外部電極層の耐熱性向上に効果的にはたらく。なお、Ni−Fe合金の添加量が5質量%以上とすることで、外部電極層の形状保持が好適になる。また、Ni−Fe合金の添加量が35質量%以下であることで、外部電極層の濡れ性が向上し、外部電極層と他の導電材料等の接続性が向上する。ただし、Ni−Fe合金の添加量は上記範囲に限定されない。
次に、混合した金属材料をビヒクルと混合することで、導電ペーストを作成する(S04)。導電ペーストを作成する際のビヒクルは特に限定されず、Pbフリーはんだに用いられるフラックスとして用いられる材料を適宜選択して用いることができる。
その後、素体10、下地層21、第1めっき層22及び第2めっき層23により形成された素地に対して導電ペーストを塗布する(S05)。導電ペーストは、第2めっき層23を覆うように塗布される。また、導電ペーストの塗布には公知の塗布方法を用いることができる。
次に、素地に対して塗布された導電ペーストの熱処理を行う。具体的には、熱処理により、塗布された導電ペーストについて、脱バインダ(S06)、リフロー(S07)、及び、アニール(S08)を行う。脱バインダ処理、リフロー処理及びアニール処理は、個別に行うことも可能であるが、加熱温度を変化させながら熱処理を行うことで一度に行う構成であってもよい。
図4は、脱バインダ処理、リフロー処理を行う場合の加熱温度の変化及び処理時間を説明する図である。図4に示すように、60秒〜120秒の間に、150℃〜180℃から170℃〜200℃へ加温しながらのプリヒート工程と、220℃を超えて232℃〜250℃に加熱した状態を30秒〜60秒維持するリフロー工程と、を含む熱処理を行うことで、脱バインダ処理及びリフロー処理を行うことができる。
また、アニール処理は、例えば、150℃〜250℃の温度範囲で0.5時間〜8時間加熱することにより行われる。
なお、脱バインダ処理、リフロー処理及びアニール処理を行う際の温度条件及び処理時間は適宜変更することができる。ただし、熱処理の条件により、熱処理後の外部電極層の相構成が変化する。したがって、熱処理後の外部電極層24を構成する各相が上記の構成となるように、熱処理条件は設定される。
以上の手順を行うことで、上述の外部電極層24を含む電子部品が製造される。
本実施形態に係る外部電極によれば、外部電極層24にNi−Sn相31が30質量%以上含まれることで、外部電極20A,20Bは200℃以上の高温環境下における耐熱性を有する。
従来は、電子部品の外部電極の材料としてSn又はSn−Pb合金が用いられている。しかしながら、Snの融点は231.9℃であり、Sn−Pb合金の融点は183℃である。そのため、近年ニーズが高まっている200℃〜250℃程度の高温環境下において電子部品を使用すると、外部電極が溶融するという問題が発生する。そこで、貴金属等の融点が高い材料により表面を覆うことで、外部電極の溶融を防止することが検討されているが、貴金属は高価であるため、外部電極にかかるコストが高くなり、電子部品の製造コストも増大する。
これに対して、本実施形態に係る電子部品1の外部電極20(20A,20B)によれば、外部電極層24にNi−Sn相31が含まれていて、外部電極層24中の30質量%以上となっている。Ni−Sn相31は、上記の高温環境下においても溶融せず外部電極層24の形状が保持される。したがって、高温環境下における耐熱性が向上する。また、本実施形態に係る外部電極20(20A,20B)は、貴金属等の高価な材料を用いずに製造することができる。したがって、コストの増大を抑制しながら、耐熱性の向上を実現することができる。
また、上記実施形態で説明したように、外部電極層24にFe−Sn相33が含まれ、その割合が1質量%以上15質量%以下であると、耐熱性がさらに向上される。
さらに、外部電極層24のうちNi−Sn相31及びFe−Sn相33以外はSn主体相32であることで、外部電極層24の濡れ性が向上し、外部電極20としての接続信頼性が向上する。
また、本実施形態に係る電子部品1の外部電極20(20A,20B)の製造方法は、素体10の表面に下地層を形成する工程と、Snを主成分とする第1金属とNiを主成分とする第2金属とを含む金属材料を混合する工程と、混合された金属材料から形成される導電ペーストを素体に対して設けられた下地層上に塗布する工程と、導電ペーストに対して熱処理を行う工程と、を有する。このような構成とすることで得られる外部電極20の外部電極層24には、Ni−Sn相31が含まれる。Ni−Sn相31は、上記の高温環境下においても溶融せず外部電極層24の形状が保持される。したがって、高温環境下における耐熱性が向上する。また、上記の製造方法によれば、貴金属等の高価な材料を用いずに外部電極を製造することができるため、コストの増大を抑制しながら、耐熱性の向上を実現することができる。
また、本実施形態に係る電子部品1の外部電極20(20A,20B)の製造方法では、金属材料を混合する工程において、Feを主成分とする第3金属をさらに混合する構成とすることで、熱処理後の外部電極層24がFe−Sn相33を含む構成とすることができる。そのため、外部電極層24の耐熱性をさらに向上させることができる。
また、上記の電子部品1の外部電極20(20A,20B)の製造方法のうち、金属材料を混合する工程において、第2金属と第3金属とからNi−Fe合金を形成した後に、Ni−Fe合金と第1金属とを混合する工程とすることで、熱処理後にNi−Sn相31及びFe−Sn相33等の金属間化合物が形成されやすくなり、耐熱性がさらに向上された外部電極層を含む外部電極を製造することができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態では、電子部品として積層セラミックコンデンサを例に説明したが、本発明はこれに限られることなく、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、又は積層複合部品などの他の電子部品にも適用できる。
本実施形態では、電子部品として5面電極構造である電子部品1を例に挙げたが、本発明はこれに限るものではない。たとえば、チップ抵抗のような、素体10の主面10c,10d又は図示していない側面のいずれかの面に外部電極が形成されない、いわゆるコの字型の3面電極構造や、端面10a,10bと主面10c,10d又は側面のいずれか一面のみとに外部電極が形成されたL字型の2面電極構造である電子部品においても、同様の効果が得られる。積層コンデンサアレイや、チップ型3端子貫通積層コンデンサアレイ等の、多端子外部電極を有する電子部品においても、同様の効果が得られる。
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
(実施例1)
Snからなる第1金属を準備すると共に、Niからなる第2金属と、Feからなる第3金属とを準備した。第2金属と第3金属とからNi−Fe合金を形成した後に、これを第1金属と混合した。Ni−Fe合金は、Ni90質量%、Fe10質量%の比率で形成されたものである。また、混合後の金属材料において、Snが95質量%であり、Ni−Fe合金が5質量%となるように、第1金属とNi−Fe合金とを混合した。
Snからなる第1金属を準備すると共に、Niからなる第2金属と、Feからなる第3金属とを準備した。第2金属と第3金属とからNi−Fe合金を形成した後に、これを第1金属と混合した。Ni−Fe合金は、Ni90質量%、Fe10質量%の比率で形成されたものである。また、混合後の金属材料において、Snが95質量%であり、Ni−Fe合金が5質量%となるように、第1金属とNi−Fe合金とを混合した。
混合した金属材料をビヒクルと混合し、導電ペーストを作成した。この導電ペーストを、アルミナ基板上に、下地層、第1めっき層及び第2めっき層がこの順で積層された素地の上に、それらを覆うように、厚さの最大値が200μmとなるように塗布した。下地層はCuを主成分とする層であり、第1めっき層はNiを主成分とする層であり、第2めっき層はSnを主成分とする層であった。また、各層の厚さは、下地層が50μmであり、第1めっき層が2μmであり、第2めっき層が5μmであった。
その後、図4に示す温度条件で脱バインダ処理及びリフロー処理を行った。さらに、リフロー処理後の積層体を240℃の条件でアニール処理を行い、実施例1に係る外部電極層を含む外部電極を作成した。
(実施例2〜8及び比較例1)
実施例1と同様に、Snからなる第1金属を準備すると共に、Niからなる第2金属と、Feからなる第3金属とを準備し、第1金属とNi−Fe合金とを混合して金属材料を準備した。Ni−Fe合金は、Ni90質量%、Fe10質量%の比率で形成されたものである。混合後の金属材料におけるSn及びNi−Fe合金の割合と、積層体のアニール時間をそれぞれ変化させた以外は実施例1と同様の方法で、実施例2〜8及び比較例1に係る外部電極層を含む外部電極を作成した。金属材料に含まれる各金属の比率及びアニール時間については、表1に示す。
実施例1と同様に、Snからなる第1金属を準備すると共に、Niからなる第2金属と、Feからなる第3金属とを準備し、第1金属とNi−Fe合金とを混合して金属材料を準備した。Ni−Fe合金は、Ni90質量%、Fe10質量%の比率で形成されたものである。混合後の金属材料におけるSn及びNi−Fe合金の割合と、積層体のアニール時間をそれぞれ変化させた以外は実施例1と同様の方法で、実施例2〜8及び比較例1に係る外部電極層を含む外部電極を作成した。金属材料に含まれる各金属の比率及びアニール時間については、表1に示す。
(実施例9〜11)
Snからなる第1金属と、Niからなる第2金属と、を準備してこれらを所定比で混合し、混合後の金属材料を準備した。混合後の金属材料におけるSn及びNiの割合と、積層体のアニール時間をそれぞれ変化させた以外は実施例1と同様の方法で、実施例9〜11に係る外部電極層を含む外部電極を作成した。金属材料に含まれる各金属の比率及びアニール時間については、表1に示す。
Snからなる第1金属と、Niからなる第2金属と、を準備してこれらを所定比で混合し、混合後の金属材料を準備した。混合後の金属材料におけるSn及びNiの割合と、積層体のアニール時間をそれぞれ変化させた以外は実施例1と同様の方法で、実施例9〜11に係る外部電極層を含む外部電極を作成した。金属材料に含まれる各金属の比率及びアニール時間については、表1に示す。
(実施例12,13)
Snからなる第1金属と、Niからなる第2金属と、Feからなる第3金属と、を準備してこれらを所定比で混合し、混合後の金属材料を準備した。混合後の金属材料におけるSn及びNiの割合と、積層体のアニール時間をそれぞれ変化させた以外は実施例1と同様の方法で、実施例12,13に係る外部電極層を含む外部電極を作成した。金属材料に含まれる各金属の比率及びアニール時間については、表1に示す。
Snからなる第1金属と、Niからなる第2金属と、Feからなる第3金属と、を準備してこれらを所定比で混合し、混合後の金属材料を準備した。混合後の金属材料におけるSn及びNiの割合と、積層体のアニール時間をそれぞれ変化させた以外は実施例1と同様の方法で、実施例12,13に係る外部電極層を含む外部電極を作成した。金属材料に含まれる各金属の比率及びアニール時間については、表1に示す。
(評価)
(1.外部電極層の成分評価)
実施例1〜13及び比較例1に係る外部電極層について、研磨して表面を内面を露出させた後、X線回折装置(PANalytical社製)により4°/minの速度でX線回折を行い、外部電極層の組成分析を行った。
(1.外部電極層の成分評価)
実施例1〜13及び比較例1に係る外部電極層について、研磨して表面を内面を露出させた後、X線回折装置(PANalytical社製)により4°/minの速度でX線回折を行い、外部電極層の組成分析を行った。
分析結果を表2に示す。表2に示すように、Ni−Sn相については、Ni3−Sn4成分とNi3.08−Sn4成分とが含まれることが確認された。また、Fe−Sn相としては、Fe−Sn2成分が確認された。また、Sn主体相については、Sn相と、Sn−α相(Snと他の成分とが混在する相)とが含まれることが確認された。
(2.耐熱性評価)
実施例1〜13及び比較例1に対応する導電ペーストを、3216サイズの積層セラミックコンデンサの端面に、下地層、第1めっき層及び第2めっき層がこの順で積層された素地の上に、それらを覆うように、厚さの最大値が100μmとなるように塗布した。下地層はCuを主成分とする層であり、第1めっき層はNiを主成分とする層であり、第2めっき層はSnを主成分とする層であった。また、各層の厚さは、下地層が50μmであり、第1めっき層が2μmであり、第2めっき層が5μmであった。
実施例1〜13及び比較例1に対応する導電ペーストを、3216サイズの積層セラミックコンデンサの端面に、下地層、第1めっき層及び第2めっき層がこの順で積層された素地の上に、それらを覆うように、厚さの最大値が100μmとなるように塗布した。下地層はCuを主成分とする層であり、第1めっき層はNiを主成分とする層であり、第2めっき層はSnを主成分とする層であった。また、各層の厚さは、下地層が50μmであり、第1めっき層が2μmであり、第2めっき層が5μmであった。
その後、図4に示す各温度条件で脱バインダ処理及びリフロー処理を行った。さらに、リフロー処理後の積層体を240℃240分の条件でアニール処理を行い、実施例1〜13及び比較例1に係る外部電極層を含む外部電極を作成した。
外部電極層を含む外部電極を、250℃の条件下で1000時間放置した。その後、実施例1〜13及び比較例1に係る外部電極層について、形状変化の有無を評価した。
評価結果を表2に示す。評価結果において、評価Aは外部電極層の形状に変化がなかったもの(形状良好)、評価Bは外部電極層の形状保持は可能であったが表面形状等に若干の変化が見られたもの、評価Cは外部電極層の形状保持が困難であったもの(変形が見られたもの)を示している。
1…電子部品、10…素体、20,20A,20B…外部電極、21…下地層、22…第1めっき層、23…第2めっき層、24…外部電極層。
Claims (6)
- 電子部品の外部電極であって、
素体と、
前記素体の表面に形成された下地層と、
前記下地層の上に積層されためっき層と、
前記めっき層の上に積層され、30質量%以上のNi−Sn相を含む外部電極層と、
を有する、外部電極。 - 前記外部電極層は、1質量%以上15質量%以下のFe−Sn相をさらに含む、請求項1記載の外部電極。
- 前記外部電極層のうち、前記Ni−Sn相及び前記Fe−Sn相以外はSn主体相である、請求項2記載の外部電極。
- 電子部品の外部電極の製造方法であって、
素体の表面に下地層を形成する工程と、
前記下地層上にめっき層を形成する工程と、
Snを主成分とする第1金属と、Niを主成分とする第2金属とを含む金属材料を混合する工程と、
混合された前記金属材料から形成される導電ペーストを、前記めっき層上に塗布する工程と、
前記導電ペーストの熱処理を行う工程と、
を有する、外部電極の製造方法。 - 前記金属材料を混合する工程において、Feを主成分とする第3金属をさらに混合する、請求項4記載の外部電極の製造方法。
- 前記金属材料を混合する工程において、前記第2金属と前記第3金属からNi−Fe合金を形成し、前記Ni−Fe合金を前記第1金属と混合する、請求項5記載の外部電極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017057755A JP2018160596A (ja) | 2017-03-23 | 2017-03-23 | 外部電極及び外部電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017057755A JP2018160596A (ja) | 2017-03-23 | 2017-03-23 | 外部電極及び外部電極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018160596A true JP2018160596A (ja) | 2018-10-11 |
Family
ID=63795094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017057755A Pending JP2018160596A (ja) | 2017-03-23 | 2017-03-23 | 外部電極及び外部電極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018160596A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113728406A (zh) * | 2019-04-26 | 2021-11-30 | 株式会社村田制作所 | 电子部件和安装结构体 |
-
2017
- 2017-03-23 JP JP2017057755A patent/JP2018160596A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113728406A (zh) * | 2019-04-26 | 2021-11-30 | 株式会社村田制作所 | 电子部件和安装结构体 |
CN113728406B (zh) * | 2019-04-26 | 2023-05-23 | 株式会社村田制作所 | 电子部件和安装结构体 |
US11776754B2 (en) | 2019-04-26 | 2023-10-03 | Murata Manufacturing Co., Ltd. | Electronic component and mounting structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6623574B2 (ja) | 積層セラミックコンデンサ | |
JP6011574B2 (ja) | 積層セラミックコンデンサ | |
JP2019102578A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2019125794A (ja) | 積層型キャパシター及びその製造方法 | |
KR102139753B1 (ko) | 세라믹 전자 부품 및 이의 제조방법 | |
TWI592960B (zh) | A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded | |
JP2018182274A (ja) | 積層型キャパシタ | |
JP6270509B2 (ja) | 積層型コイル部品 | |
JP2019091927A (ja) | 電子部品 | |
JP2017005221A (ja) | 複合電子部品 | |
JP6223924B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
TW201346959A (zh) | 電子零件 | |
JP2021048388A (ja) | 積層セラミック電子部品 | |
TW200913805A (en) | Ceramic electronic component | |
US20130155573A1 (en) | Electronic component and manufacturing method thereof | |
JP7003889B2 (ja) | 積層セラミック電子部品およびその実装構造 | |
JP6911754B2 (ja) | 電子部品および積層セラミックコンデンサ | |
JP7437866B2 (ja) | セラミック電子部品およびその製造方法 | |
JP2019096862A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP2000124007A (ja) | チップ型サーミスタおよびその製造方法 | |
JP2018160596A (ja) | 外部電極及び外部電極の製造方法 | |
JP6777066B2 (ja) | 積層電子部品 | |
JP7505679B2 (ja) | 積層型キャパシタ | |
JP6777065B2 (ja) | 積層電子部品 | |
JP5108162B1 (ja) | 積層インダクタ |