JP2018148237A - 半導体装置及びトランジスタ - Google Patents

半導体装置及びトランジスタ Download PDF

Info

Publication number
JP2018148237A
JP2018148237A JP2018117778A JP2018117778A JP2018148237A JP 2018148237 A JP2018148237 A JP 2018148237A JP 2018117778 A JP2018117778 A JP 2018117778A JP 2018117778 A JP2018117778 A JP 2018117778A JP 2018148237 A JP2018148237 A JP 2018148237A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
transistor
semiconductor layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018117778A
Other languages
English (en)
Other versions
JP6602918B2 (ja
Inventor
桑原　秀明
Hideaki Kuwabara
秀明 桑原
佑太 遠藤
Yuta Endo
佑太 遠藤
真理 立石
Mari Tateishi
真理 立石
高橋　正弘
Masahiro Takahashi
正弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018148237A publication Critical patent/JP2018148237A/ja
Application granted granted Critical
Publication of JP6602918B2 publication Critical patent/JP6602918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体を用いた信頼性の高い半導体装置を提供する。【解決手段】酸化物半導体層及び酸化物半導体層と接する絶縁層を含む積層構造を含み、酸化物半導体層は、チャネルが形成される第１の層と、第１の層と絶縁層との間に設けられ、第１の層の伝導帯下端のエネルギーよりも真空準位に近い伝導帯下端のエネルギーを有する第２の層とを含む。上記において、第２の層は、酸化物半導体層と接する絶縁層と、チャネルとの間に欠陥準位が形成されることを抑制するバリア層として機能する。また、第１の層及び第２の層は、それぞれ巨視的には原子配列に周期性が見られない程度、又は、巨視的には長距離秩序性が見られない程度に極微細な結晶部を含む。例えば、１ｎｍ以上１０ｎｍ以下の範囲で原子配列に周期性が確認される結晶部を含む。【選択図】図１

Description

本明細書で開示する発明は、半導体装置および半導体装置の作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路、表示装置、発光装置及び電子機器はすべて半導
体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注
目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特
性を示す金属酸化物（酸化物半導体）が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いて
トランジスタを作製する技術が特許文献１で開示されている。
特開２００６−１６５５２９号公報
酸化物半導体を用いたトランジスタは、比較的容易にトランジスタ特性を得られるものの
、物性が不安定になりやすく、信頼性の確保が困難である。
そこで、本発明の一態様は、酸化物半導体を含み、信頼性の高い半導体装置を提供するこ
とを課題の一とする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。上記以外の課題は、
明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題
を抽出することが可能である。
開示する発明の一態様は、酸化物半導体層及び酸化物半導体層と接する絶縁層を含む積層
構造を含み、酸化物半導体層は、チャネルが形成される第１の層と、第１の層と絶縁層と
の間に設けられ、第１の層の伝導帯下端のエネルギーよりも真空準位に近い伝導帯下端の
エネルギーを有する第２の層とを含む。上記において、第２の層は、酸化物半導体層と接
する絶縁層と、チャネルとの間に欠陥準位が形成されることを抑制するバリア層として機
能する。また、第１の層及び第２の層は、それぞれ巨視的には原子配列に周期性が見られ
ない程度に極微細な結晶部を含む。例えば、１ｎｍ以上１０ｎｍ以下の範囲で原子配列に
周期性が確認される結晶部を含む。結晶部を含む第１の層及び第２の層は、非晶質酸化物
半導体層と比較して欠陥準位密度が低減された酸化物半導体層であり、該酸化物半導体層
を適用することで、欠陥準位密度に起因するトランジスタの電気特性の変動を抑制するこ
とができる。
より具体的には、例えば以下の構成とすることができる。
本発明の一態様は、酸化物半導体層と、酸化物半導体層と互いに重なるゲート電極層と、
酸化物半導体層とゲート電極層の間のゲート絶縁層と、酸化物半導体層と電気的に接続す
るソース電極層及びドレイン電極層と、酸化物半導体層を介してゲート絶縁層と互いに重
なる絶縁層と、を有し、酸化物半導体層は、チャネルが形成される第１の層と、第１の層
と絶縁層との間の第２の層との積層構造を含み、第１の層及び第２の層はそれぞれ、１０
ｎｍ以下のサイズの結晶を含み、第１の層及び第２の層はそれぞれ、Ｉｎ−Ｍ−Ｚｎ酸化
物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）で表記される酸化
物半導体層であり、且つ、第２の層のインジウムに対するＭの原子数比は第１の層のイン
ジウムに対するＭの原子数比よりも高いことを特徴とする半導体装置である。
また、本発明の一態様は、酸化物半導体層と、酸化物半導体層と互いに重なるゲート電極
層と、酸化物半導体層とゲート電極層の間のゲート絶縁層と、酸化物半導体層と電気的に
接続するソース電極層及びドレイン電極層と、酸化物半導体層を介してゲート絶縁層と互
いに重なる絶縁層と、を有し、酸化物半導体層は、チャネルが形成される第１の層と、第
１の層と絶縁層との間の第２の層と、第１の層とゲート絶縁層との間の第３の層と、を含
み、第１の層乃至第３の層はそれぞれ、１０ｎｍ以下のサイズの結晶を含み、第１の層、
第２の層及び第３の層はそれぞれ、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ
、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）で表記される酸化物半導体層であり、且つ、第２の
層のインジウムに対するＭの原子数比及び第３の層のインジウムに対するＭの原子数比は
それぞれ、第１の層のインジウムに対するＭの原子数比よりも高いことを特徴とする半導
体装置である。
上記の半導体装置において、第３の層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下
に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された
複数のスポットが観察される。
また、上記の半導体装置において、第１の層及び第２の層は、電子線のプローブ径を１ｎ
ｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、
円周状に配置された複数のスポットが観察される。
また、上記の半導体装置において、第２の層の伝導帯下端のエネルギーは、第１の層の伝
導帯下端のエネルギーよりも０．０５ｅＶ以上２ｅＶ以下の範囲で真空準位に近いことが
好ましい。
また、上記の半導体装置において、絶縁層は、酸化物半導体層上に接して設けられ、絶縁
層に設けられたコンタクトホール（開口部とも呼ぶ）において、酸化物半導体層と、ソー
ス電極層又はドレイン電極層とが電気的に接続してもよい。この場合、ソース電極層及び
ドレイン電極層は、絶縁層に及び第２の層に設けられたコンタクトホールにおいて、第１
の層と電気的に接続することが好ましい。
また、上記の半導体装置において、ソース電極層及びドレイン電極層は、第１の層の側面
及び上面の一部と接するように設けられ、第３の層は、ソース電極層及びドレイン電極層
から露出した第１の層の一部と接するように、ソース電極層及びドレイン電極層上に設け
られていてもよい。
本発明の一態様によって、信頼性の高い半導体装置を提供することができる。
本発明の一態様の半導体装置に含まれる積層構造の一例及びそのバンド図を示す模式図。 本発明の一態様の半導体装置に含まれる積層構造の一例及びそのバンド図を示す模式図。 本発明の一態様の半導体装置に含まれる積層構造の一例及びそのバンド図を示す模式図。 ナノ結晶酸化物半導体層の断面ＴＥＭ像及びナノビーム電子線回折パターンを示す図。 参考例の試料の作製方法を示す模式図。 ナノ結晶酸化物半導体層のナノビーム電子線回折パターンを示す図。 ナノ結晶酸化物半導体層の断面ＴＥＭ像を示す図。 ナノ結晶酸化物半導体層のナノビーム電子線回折パターンを示す図。 石英ガラス基板のナノビーム電子線回折パターンを示す図。 ナノ結晶酸化物半導体層のナノビーム電子線回折パターンを示す図。 ナノ結晶酸化物半導体層のＸＲＤスペクトルの測定結果を示す図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製方法の一例を示す図。 本発明の一態様の半導体装置の回路図。 本発明の一態様の半導体装置の回路図及び概念図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る電子機器のブロック図を説明する図。 実施の形態に係る電子機器の外観図を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以
下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易
に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈される
ものではない。
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場
合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭
化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるもので
あり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の
」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載
されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場
合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体層について、図
１乃至図１１を参照して説明する。
図１（Ａ）は、本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図であ
る。本発明の一態様の半導体装置は、ゲート電極層１０２と、ゲート電極層１０２上のゲ
ート絶縁層１０４と、ゲート絶縁層１０４上の酸化物半導体層１０６と、酸化物半導体層
１０６上の絶縁層１０８と、の積層構造を含む。
酸化物半導体層１０６は、第１の層１０６ａと、第１の層１０６ａと絶縁層１０８との間
の第２の層１０６ｂとの積層構造を有する。
第１の層１０６ａ及び第２の層１０６ｂは、巨視的には原子配列に周期性が見られない程
度に極微細な結晶部を含む酸化物半導体層である。具体的には、第１の層１０６ａ及び第
２の層１０６ｂはそれぞれ、１ｎｍ以上１０ｎｍ以下、又は１ｎｍ以上３ｎｍ以下のサイ
ズの結晶部（以下、本明細書等においてナノ結晶（ｎｃ：ｎａｎｏ ｃｒｙｓｔａｌ）と
も表記する。）を含む。
第１の層１０６ａ及び第２の層１０６ｂに含まれる結晶部は、当該結晶部の大きさに近い
、又は結晶部の大きさよりも小さいプローブ径（例えば、１ｎｍ以上３０ｎｍ以下）の電
子線を照射して得られる電子線回折パターンにおいて、円を描くように（リング状に）輝
度の高い領域を有し、且つ輝度の高い領域内に複数のスポット（輝点）が観察される。複
数のスポットが円周状に配置されることで、リング状に輝度の高い領域を形成している、
と言い換えることもできる。
また、電子線回折による測定範囲を、平面方向及び奥行き方向ともに、含まれる結晶部の
大きさに近い範囲以下、又は結晶部の大きさよりも小さい範囲以下に縮小することで、電
子線回折パターンにおいて、結晶状態を示す規則性を有するスポットが観察される場合が
ある。平面方向の測定範囲を縮小するには、電子線のプローブ径を縮小（例えば、１ｎｍ
以上３０ｎｍ以下）すればよい。また、奥行き方向の測定範囲を縮小するには、例えば、
イオンミリング加工等によって１０ｎｍ以下に薄片化された領域を測定すればよい。
なお、第１の層１０６ａ及び第２の層１０６ｂともに、断面方向及び平面方向の双方の電
子線回折パターンにおいて、上述のリング状の輝度の高い領域内に配置された複数のスポ
ットを確認することが可能である。結晶部が、断面方向または平面方向の指向性を持たず
に膜中にランダムに含まれることで、断面方向の電子線回折パターンで確認されるスポッ
トと、平面方向の電子線回折パターンで確認されるスポットとは、同様の傾向を示す。
なお、酸化物半導体層中に含まれる結晶部が、１０ｎｍ以下であって用いるプローブ径よ
りも大きい結晶部を有すると、断面方向と平面方向との電子線回折パターンにおいて異な
る傾向がみられる場合がある。例えば、断面方向にプローブ径よりも大きい原子配列の周
期性を有し、平面方向にプローブ径と同等又はプローブ径よりも小さい原子配列の周期性
を有する結晶部を測定する場合、断面方向の電子線回折パターンで確認されるスポットは
、平面方向の電子線回折パターンで確認されるスポットよりもブロードとなることがある
。また、第１の層１０６ａ及び第２の層１０６ｂはそれぞれ、断面方向及び平面方向の電
子線回折パターンの傾向が同様である領域と、異なる傾向がみられる領域と、を有する場
合がある。例えば、第１の層１０６ａにおいて、第２の層１０６ｂとの界面近傍において
は、断面方向及び平面方向の電子線回折パターンに異なる傾向が見られ、ゲート絶縁層１
０４との界面近傍においては、断面方向及び平面方向の電子線回折パターンが同様の傾向
を示す場合がある。
なお、上述したように、第１の層１０６ａ及び第２の層１０６ｂにおいて原子配列に周期
性を有する領域は、例えば１ｎｍ以上１０ｎｍ以下と微小な範囲であり、また、異なる結
晶部間では結晶方位に秩序性が見られない。したがって、第１の層１０６ａ及び第２の層
１０６ｂはそれぞれ膜全体では配向性が見られない。そのため、酸化物半導体層１０６の
分析方法によっては、第１の層１０６ａ及び第２の層１０６ｂに含まれる結晶部を解析す
ることができずに、非晶質酸化物半導体層と区別がつかない場合ある。
例えば、結晶部を含む第１の層１０６ａ又は第２の層１０６ｂをそれぞれ、断面方向及び
平面方向から透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｅ）によって観察しても、結晶構造を明確には確認することが困難
である。
また、酸化物半導体層１０６に対して、第１の層１０６ａ及び第２の層１０６ｂに含まれ
る結晶部よりも大きい径のＸ線を用いるＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃ
ｔｉｏｎ）装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では
、結晶面を示すピークが検出されない。
さらに、第１の層１０６ａ又は第２の層１０６ｂに対して、結晶部よりも大きいプローブ
径（例えば、１００ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともい
う。）では、ハローパターンのような回折パターンが観測される場合がある。
また、電子線のプローブ径を大きくするに伴って、上述したリング状の輝度の高い領域が
ブロードとなり、リングの幅が広くなることが確認される。また、プローブ径を例えば、
５０ｎｍ以上とすると、リング状の輝度の高い領域内にスポットを観察することが困難と
なる。
本実施の形態で示すナノ結晶を含む酸化物半導体層（以下、ナノ結晶酸化物半導体層とも
表記する。）は、非晶質酸化物半導体層と比較して、膜密度が高く緻密な膜である。酸化
物半導体層は、欠陥が少ない程、又は、水素等の不純物濃度が低い程、膜密度が高くなる
。酸化物半導体層にとって、酸素欠陥及び／又は水素等の不純物は、欠陥準位の生成要因
となるため、ナノ結晶を含む第１の層１０６ａ及び第２の層１０６ｂは、非晶質酸化物半
導体層と比較して欠陥準位密度が低減された領域であるといえる。なお、本明細書等にお
いて非晶質酸化物半導体層とは、例えば、原子配列が無秩序であり、結晶成分を有さない
酸化物半導体層を指す。
また、第１の層１０６ａと、第２の層１０６ｂには、少なくともインジウム及び亜鉛を構
成元素として有する金属酸化物を用いることが好ましい。また、第１の層１０６ａと第２
の層１０６ｂの構成元素を同一とし、両者の組成を異ならせてもよい。
なお、本実施の形態において、第１の層１０６ａ及び第２の層１０６ｂはともに少なくと
もインジウム及び亜鉛を含むナノ結晶酸化物半導体層であり、材料や成膜条件によっては
、各領域同士の界面が不明確になる場合もある。よって、図１においては、第１の層１０
６ａと第２の層１０６ｂの界面を模式的に点線で図示している。これは以降の各図面にお
いても同様である。
第１の層１０６ａがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、
Ｌａ、Ｃｅ又はＨｆ）で表記される酸化物半導体層である場合、第２の層１０６ｂとして
は、第１の層１０６ａと同様にＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚ
ｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）で表記され、第１の層１０６ａよりもインジウムに対す
るＭの原子数比が高い酸化物半導体層とすることが好ましい。
より具体的には、第２の層１０６ｂとして、第１の層１０６ａよりも前述の元素を１．５
倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導
体層を適用する。前述の元素Ｍは、インジウムよりも酸素と強く結合するため、インジウ
ムに対するＭの原子数比の高い酸化物半導体は、膜中での酸素欠損が生じにくい。すなわ
ち、第２の層１０６ｂは、第１の層１０６ａよりも酸素欠損が生じにくい酸化物半導体層
である。なお、インジウムに対するＭの原子数比が高い程、酸化物半導体層のエネルギー
ギャップ（バンドギャップ）が大きくなるため、インジウムに対するＭの原子数比が高す
ぎると、第２の層１０６ｂは絶縁層として機能する。従って、第２の層１０６ｂが半導体
層として機能しうる程度にインジウムに対するＭの原子数比を調整することが好ましい。
第１の層１０６ａ及び第２の層１０６ｂがそれぞれ、少なくともインジウム、亜鉛および
Ｍ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含む
Ｉｎ−Ｍ−Ｚｎ酸化物であるとき、第１の層１０６ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ
１［原子数比］、第２の層１０６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］と
すると、ｙ２／ｘ２をｙ１／ｘ１よりも大きくすることが好ましい。ｙ２／ｘ２はｙ１／
ｘ１よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。この
とき、第１の層１０６ａにおいて、ｙ１がｘ１以上であるとトランジスタの電気特性を安
定させることができる。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効
果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であることが好ましい。
なお、第１の層１０６ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩ
ｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ
％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満
とする。また、第２の層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除
いてのＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔ
ｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉ
ｃ％以上とする。
また、第２の層１０６ｂは、伝導帯下端のエネルギーが第１の層１０６ａよりも、０．０
５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１
ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形
成することが好ましい。
このような構造において、ゲート電極層１０２に電界を印加すると、酸化物半導体層１０
６のうち、伝導帯下端のエネルギーが最も小さい層である第１の層１０６ａがキャリアの
主な移動経路（チャネル）となる。ここで、チャネル形成領域（第１の層１０６ａ）と絶
縁層１０８との間に第２の層１０６ｂを含むことにより、酸化物半導体層１０６と絶縁層
１０８との界面において不純物及び欠陥により形成されうるトラップ準位と、チャネル形
成領域との間には隔たりがある。この結果、第１の層１０６ａを流れる電子がトラップ準
位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電
界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子
がマイナスの固定電荷となり、トランジスタのしきい値電圧の変動要因となる。しかしな
がら、第１の層１０６ａとトラップ準位との間に隔たりがあるため、トラップ準位におけ
る電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる
。
なお、第１の層１０６ａ及び第２の層１０６ｂは、各層を単に積層するのではなく連続接
合（ここでは特に伝導帯の下端のエネルギーが各層の間で連続的に変化する構造）が形成
されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥
準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された第１
の層１０６ａと第２の層１０６ｂとの間に不純物が混在していると、エネルギーバンドの
連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう
。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって不
純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプ
を用いて高真空排気（５×１０−７Ｐａ〜１×１０−４Ｐａ程度まで）することが好まし
い。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー
内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
図１（Ｂ）は、図１（Ａ）の積層構造のＤ１−Ｄ２におけるバンド構造の一部を模式的に
示している。ここでは、酸化物半導体層１０６と接する絶縁層であるゲート絶縁層１０４
及び絶縁層１０８として酸化シリコン層を設けた場合について説明する。なお、図１（Ｂ
）において、Ｅｖａｃは真空準位のエネルギーを示し、Ｅｃは伝導帯下端のエネルギーを
示す。
図１（Ｂ）に示すように、第１の層１０６ａ及び第２の層１０６ｂにおいて、伝導帯下端
のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいう
ことができる。これは、第１の層１０６ａと第２の層１０６ｂが共通の元素を含み、双方
の領域間で、酸素が相互に移動することで混合層が形成されるためであるということがで
きる。
図１（Ｂ）より、酸化物半導体層１０６において第１の層１０６ａがウェル（井戸）とな
り、チャネル領域が第１の層１０６ａに形成されることがわかる。なお、酸化物半導体層
１０６は、伝導帯下端のエネルギーが連続的に変化しているため、第１の層１０６ａと第
２の層１０６ｂとが連続接合している、ともいえる。
第２の層１０６ｂと絶縁層１０８との界面近傍には、絶縁層１０８の構成元素（例えばシ
リコン）または炭素等の不純物や、欠陥に起因したトラップ準位が形成され得るものの、
チャネルが形成される第１の層１０６ａとの間に第２の層１０６ｂが設けられることによ
り、第１の層１０６ａとトラップ準位とを遠ざけることができる。ただし、第１の層１０
６ａと第２の層１０６ｂとのエネルギー差が小さい場合、第１の層１０６ａの電子が該エ
ネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲される
ことで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス
方向にシフトしてしまう。したがって、第１の層１０６ａと第２の層１０６ｂの伝導帯下
端のエネルギー差を、０．０５ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トラン
ジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
酸化物半導体層を用いた半導体装置において、信頼性の向上のためにはチャネルとして機
能する酸化物半導体層およびその界面の欠陥準位密度を低減する必要がある。特に、酸化
物半導体層を用いたトランジスタのしきい値電圧のマイナス方向への変動は、チャネルと
して機能する酸化物半導体層及びその界面の酸素欠損に起因する欠陥準位が原因であると
考えられる。
そこで、本実施の形態に示すように、非晶質酸化物半導体層と比較して欠陥準位密度の低
減された第１の層１０６ａ及び第２の層１０６ｂを含む酸化物半導体層をトランジスタに
用いることで、当該トランジスタの、可視光や紫外光の照射による電気特性の変動を低減
することが可能である。よって、当該トランジスタの信頼性を向上させることができる。
図２（Ａ）は、本発明の一態様の半導体装置に含まれる積層構造の他の一例を示す模式図
である。図２（Ａ）に示す積層構造は、図１（Ａ）の積層構造と同様に、ゲート電極層１
０２と、ゲート電極層１０２上のゲート絶縁層１０４と、ゲート絶縁層１０４上の酸化物
半導体層１１６と、酸化物半導体層１１６上の絶縁層１０８と、を含み、酸化物半導体層
１１６は、チャネルが形成される第１の層１１６ａと、第１の層１１６ａと絶縁層１０８
との間の第２の層１１６ｂと、第１の層１１６ａとゲート絶縁層１０４との間の第３の層
１１６ｃと、を含む。
図２（Ａ）に含まれる酸化物半導体層１１６は、チャネルとして機能する第１の層１１６
ａとゲート絶縁層１０４との間に、第３の層１１６ｃを含む点で、図１（Ａ）に示した酸
化物半導体層１０６と相違し、その他の構成は、図１（Ａ）と同様とすることができる。
例えば、酸化物半導体層１１６の第１の層１１６ａは、先に示した酸化物半導体層１０６
の第１の層１０６ａについての説明を参酌することができ、酸化物半導体層１１６の第２
の層１１６ｂは、先に示した酸化物半導体層１０６の第２の層１０６ｂについての説明を
参酌することができる。
酸化物半導体層１１６に含まれる第１の層１１６ａ、第２の層１１６ｂ及び第３の層１１
６ｃは、それぞれナノ結晶を含む酸化物半導体層である。また、第３の層１１６ｃは、第
１の層１１６ａ及び第２の層１１６ｂと同様に、少なくともインジウム及び亜鉛を構成元
素として有する金属酸化物を用いることが好ましい。また、第１の層１１６ａ乃至第３の
層１１６ｃの構成元素を同一とし、それぞれの組成を異ならせてもよい。
第１の層１１６ａがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、
Ｌａ、Ｃｅ又はＨｆ）で表記される酸化物半導体層である場合、第３の層１１６ｃとして
は、第１の層１１６ａと同様にＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚ
ｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）で表記され、第１の層１１６ａよりもインジウムに対す
るＭの原子数比が高い酸化物半導体層とすることが好ましい。すなわち、第３の層１１６
ｃは、第１の層１１６ａよりも酸素欠損が生じにくい酸化物半導体層である。より具体的
には、第３の層１１６ｃとして、第１の層１１６ａよりも前述の元素を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を適用
する。
また、第３の層１１６ｃ、第１の層１１６ａ、及び第２の層１１６ｂが、少なくともイン
ジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨ
ｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、第３の層１１６ｃをＩｎ：Ｍ：Ｚ
ｎ＝ｘ３：ｙ３：ｚ３［原子数比］、第１の層１１６ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：
ｚ１［原子数比］、第２の層１１６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］
とすると、ｙ３／ｘ３およびｙ２／ｘ２がｙ１／ｘ１よりも大きくなることが好ましい。
ｙ３／ｘ３およびｙ２／ｘ２はｙ１／ｘ１よりも１．５倍以上、好ましくは２倍以上、さ
らに好ましくは３倍以上とする。このとき、第１の層１１６ａにおいて、ｙ１がｘ１以上
であるとトランジスタの電気特性を安定させることができる。ただし、ｙ１がｘ１の３倍
以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍
未満であることが好ましい。
なお、第３の層１１６ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩ
ｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ
％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上
とする。また、第１の層１１６ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除
いてのＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。また、第２の層１１６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎおよ
びＯを除いてのＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが
５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａ
ｔｏｍｉｃ％以上とする。
なお、第３の層１１６ｃと、第２の層１１６ｂとは、異なる構成元素を含む層としてもよ
いし、同じ構成元素を同一の原子数比で、又は異なる原子数比で含む層としてもよい。
また、第３の層１１６ｃ及び第２の層１１６ｂは、伝導帯下端のエネルギーが第１の層１
１６ａよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上
であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に
近い酸化物半導体で形成することが好ましい。
図２（Ａ）の積層構造のＤ３−Ｄ４におけるバンド構造の模式図を図２（Ｂ）に示す。
図２（Ｂ）に示すように、酸化物半導体層１１６において第１の層１１６ａがウェル（井
戸）となり、チャネル領域が第１の層１１６ａに形成される。なお、酸化物半導体層１１
６は、伝導帯下端のエネルギーが連続的に変化しているため、第３の層１１６ｃと第１の
層１１６ａと第２の層１１６ｂとが連続接合している、ともいえる。
チャネルとして機能する第１の層１１６ａの上層又は下層に設けられる第３の層１１６ｃ
又は第２の層１１６ｂはバリア層として機能し、酸化物半導体層１１６に接する絶縁層（
ゲート絶縁層１０４及び絶縁層１０８）と、酸化物半導体層１１６との界面に形成される
トラップ準位の影響が、トランジスタのキャリアの主な経路（キャリアパス）となる第１
の層１０６ａへと及ぶことを抑制することができる。
例えば、酸化物半導体層に含まれる酸素欠損は、酸化物半導体のエネルギーギャップ内の
深いエネルギー位置に存在する局在準位として顕在化する。このような局在準位にキャリ
アがトラップされることで、トランジスタの信頼性が低下するため、酸化物半導体層に含
まれる酸素欠損を低減することが必要となる。図２に示す積層構造においては、第１の層
１１６ａと比較して酸素欠損の生じにくい酸化物半導体層である第３の層１１６ｃ及び第
２の層１１６ｂを第１の層１１６ａの上下に接して設けることで、チャネルとして機能す
る第１の層１１６ａにおける酸素欠損を低減することができる。
また、酸化物半導体層１１６が、構成元素の異なる絶縁層（例えば、酸化シリコン膜を含
む下地絶縁層）と接する場合、２層の界面に界面準位が形成され、該界面準位はチャネル
を形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出
現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、図
２に示す積層構造を含むトランジスタにおいては第１の層１１６ａ乃至第３の層１１６ｃ
はそれぞれ、少なくともインジウム及び亜鉛を含んで構成されるため、チャネルとして機
能する第１の層１１６ａの界面に界面準位を形成しにくくなる。よって、トランジスタの
しきい値電圧などの電気特性のばらつきを低減することができる。
また、ゲート絶縁層１０４と酸化物半導体層１１６との界面にチャネルが形成される場合
、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら
、本実施の形態の積層構造を含むトランジスタにおいては、チャネルが形成される第１の
層１１６ａとゲート絶縁層１０４との間に、酸化物半導体を含んでなる第３の層１１６ｃ
が設けられており、第３の層１１６ｃと第１の層１１６ａとの界面ではキャリアの散乱が
起こりにくい。よって、該トランジスタの電界効果移動度を高くすることができる。
また、第３の層１１６ｃ及び第２の層１１６ｂはそれぞれ、ゲート絶縁層１０４及び絶縁
層１０８の構成元素が、チャネルが形成される第１の層１１６ａへ混入して、不純物によ
る準位が形成されることを抑制するためのバリア層としても機能する。
なお、図２（Ｂ）では、第３の層１１６ｃの伝導帯下端のエネルギーが、第２の層１１６
ｂの伝導帯下端のエネルギーよりも真空準位に近い場合を例に示したが、本発明の一態様
はこれに限れられるものではない。第３の層１１６ｃ及び第２の層１１６ｂは、それぞれ
が少なくとも第１の層１１６ａの伝導帯下端のエネルギーよりも真空準位に近い伝導帯下
端のエネルギーを有していればよく、第３の層１１６ｃは第２の層１１６ｂの伝導帯下端
のエネルギーのよりも真空準位から離れた伝導帯下端のエネルギーを有していてもよいし
、両者が同じエネルギーであってもよい。
また、以上の説明においては、少なくとも第１の層及び第２の層を含む酸化物半導体層が
ゲート絶縁層を介してゲート電極層上に設けられたボトムゲート構造について述べたが、
本発明の一態様はこれに限られるものではない。
図３（Ａ）に、本発明の一態様の半導体装置に含まれる積層構造の他の一例を示す模式図
を示す。図３（Ａ）に示す積層構造は、絶縁層１０８と、絶縁層１０８上の酸化物半導体
層１１６と、酸化物半導体層１１６上のゲート絶縁層１０４と、ゲート絶縁層１０４上の
ゲート電極層１０２と、を含み、酸化物半導体層１１６は、チャネルが形成される第１の
層１１６ａと、第１の層１１６ａと絶縁層１０８との間の第２の層１１６ｂと、第１の層
１１６ａとゲート絶縁層１０４との間の第３の層１１６ｃと、を含む。
また、図３（Ａ）の積層構造のＤ５−Ｄ６におけるバンド構造の一部を図３（Ｂ）に模式
的に図示する。
図３に示す積層構造は、図２に示す積層構造の積層順を逆としてトップゲート構造とした
場合を例に示している。各々の層の構成は先の説明と同様とすることができる。図３に示
すトップゲート構造の詳細は、図２についての説明を参酌することができ、同様の効果を
奏することが可能である。
なお、図３においては、第１の層１１６ａの上下に重なる第２の層１１６ｂ及び第３の層
１１６ｃがそれぞれ設けられたトップゲート型の構造を示したが、本発明の一態様はこれ
に限られない。例えば、第１の層１１６ａ上に重なる酸化物半導体層を設けて２層とし、
その２層の酸化物半導体層上方にゲート電極層を有するトップゲート型の構造に適用して
もよい。
以上示したように、本実施の形態の積層構造を含むトランジスタは、酸化物半導体層にお
いてチャネルが形成される第１の層と絶縁層との間に、第２の層を有することで、酸化物
半導体層の界面とチャネルを遠ざけることができるため、界面準位のチャネルへの影響を
抑制することが可能となる。
また、第１の層１１６ａ乃至第３の層１１６ｃは、非晶質酸化物半導体と比較して欠陥準
位密度の低減されたナノ結晶酸化物半導体で構成される。欠陥準位密度の低減された第１
の層乃至第３の層を含む酸化物半導体層をトランジスタに用いることで、当該トランジス
タの、電気特性の変動を低減し、信頼性を向上させることができる。
（参考例）
本参考例では、本実施の形態の酸化物半導体層に含まれるナノ結晶について、ナノビーム
電子線回折パターンを用いて説明する。
≪酸化物半導体層の断面方向のナノビーム電子線回折パターン≫本参考例で用いる試料１
の作製方法を以下に示す。試料１では、第１の層に相当する酸化物半導体層の一例として
、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚５０ｎｍで成膜した。その成膜
条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いて、
酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基
板温度を室温とした。また、酸化物半導体層を成膜後、４５０℃で窒素雰囲気下にて１時
間の第１の加熱処理、及び、４５０℃で窒素及び酸素雰囲気下にて１時間の第２の加熱処
理を行った。
第２の加熱処理後の酸化物半導体層を、Ａｒイオンを用いたイオンミリング法によって５
０ｎｍ程度（４０ｎｍ±１０ｎｍ）に薄片化した。はじめに、薄片化の補強のために酸化
物半導体層が成膜された石英ガラス基板をダミー基板と貼り合わせた後、切断及び研磨に
よって、厚さ約５０μｍまで薄片化した。その後、図５に示すように、酸化物半導体層２
０４が設けられた石英ガラス基板２００及びダミー基板２０２に対して、低角度（およそ
３°）からアルゴンイオンを照射して、イオンミリングを行い、５０ｎｍ程度（４０ｎｍ
±１０ｎｍ）に薄片化された領域２１０ａを形成し、その断面を観察した。
第１及び第２の加熱処理後の酸化物半導体層を、５０ｎｍ程度（４０ｎｍ±１０ｎｍ）に
薄片化した試料１の断面ＴＥＭ像を図４（Ａ）に示す。また、図４（Ａ）に示す断面を、
ナノビーム電子線回折によって測定した電子線回折パターンを図４（Ｂ）〜図４（Ｅ）に
示す。図４（Ｂ）は、プローブ径を１ｎｍに収束させた電子線を照射した電子線回折パタ
ーンである。図４（Ｃ）は、プローブ径を１０ｎｍに収束させた電子線を照射した電子線
回折パターンである。図４（Ｄ）は、プローブ径を２０ｎｍに収束させた電子線を照射し
た電子線回折パターンである。そして、図４（Ｅ）は、プローブ径を３０ｎｍに収束させ
た電子線を照射した電子線回折パターンである。
図４（Ｂ）に示すように、試料１の断面方向の電子線回折パターンにおいて、リング状の
輝度の高い領域を有し、且つ輝度の高い領域内に複数のスポット（輝点）が観察される。
また、図４（Ｃ）〜図４（Ｅ）より、電子線のプローブ径を大きくして測定範囲を広げる
と、当該複数のスポットは徐々にブロードとなり、リング状の輝度の高い領域の幅も広が
っていくことが確認される。
本参考例の試料１に含まれる結晶部の大きさが１０ｎｍ以下、又は５ｎｍ以下である場合
、酸化物半導体層を５０ｎｍ程度に薄片化した試料１では、奥行き方向の測定範囲が該結
晶部の大きさよりも大きくなるため、測定範囲内に複数の結晶部が含まれることがある。
そこで、試料１と同じ作製方法で作製した酸化物半導体層を１０ｎｍ以下、好ましくは５
ｎｍ以下、より好ましくは３ｎｍ以下に薄片化した領域を試料２とし、その断面をナノビ
ーム電子線回折によって観察した。
Ａｒイオンを用いてイオンミリングを行い、図５に示すように、１０ｎｍ以下、例えば５
〜１０ｎｍに薄片化された領域２１０ｂを形成し、その断面を観察した。
図６（Ａ）〜図６（Ｄ）に、１０ｎｍ以下に薄片化した試料２の任意の４点を、プローブ
径を１ｎｍに収束させた電子線を用いて測定したナノビーム電子線回折パターンを示す。
図６（Ａ）及び図６（Ｂ）では、特定の面に配向した結晶状態を示す規則性を有するスポ
ットが観察される。ここから、本実施の形態に係る酸化物半導体層は、確かに結晶部を有
していることがわかる。一方で、図６（Ｃ）及び図６（Ｄ）では、リング状の輝度の高い
領域内に配置された複数のスポットが観察される。
上述したように、ナノ結晶酸化物半導体層に含まれる結晶部の大きさは、例えば、１０ｎ
ｍ以下、または５ｎｍ以下と極微細である。よって、例えば、試料を１０ｎｍ以下に薄片
化し、且つ電子線を１ｎｍに収束して、測定範囲を平面方向及び奥行き方向ともに縮小（
例えば、一つの結晶部の大きさよりも小さい領域まで縮小）した場合、測定する領域によ
っては、特定の面に配向した結晶状態を示す規則性を有するスポットを観察することがで
きる。また、測定する領域に複数の結晶部が含まれると、結晶部を透過した電子線が結晶
の大きさよりも大きく広がることで、奥行き方向の結晶のスポットが観測されうる。この
場合、ナノビーム電子線回折パターンにおいて複数のスポットが観測されると考えること
ができる。
次に、試料１及び試料２とは組成の異なる酸化物半導体層を、試料３として作製し、ナノ
ビーム電子線を照射して電子線回折パターンを確認した。試料３は、本実施の形態の酸化
物半導体層において第２の層又は第３の層に相当する酸化物半導体層の一例である。
試料３の作製方法を以下に示す。試料３では、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス
基板上に膜厚１００ｎｍで成膜した。その成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（
原子数比）である酸化物ターゲットを用いて、酸素及びアルゴン雰囲気下（Ａｒ流量３０
ｓｃｃｍ、酸素流量１５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基
板温度を室温とした。
成膜した酸化物半導体層を、５０ｎｍ程度（４０ｎｍ±１０ｎｍ）に薄片化した試料３の
断面ＴＥＭ像を図７に示す。また、図７に示す断面を、ナノビーム電子線回折によって測
定した電子線回折パターンを図８（Ａ）、図８（Ｂ）、図８（Ｃ）、図８（Ｄ）、図８（
Ｅ）及び図８（Ｆ）に示す。図８（Ａ）は、プローブ径を１ｎｍに収束させた電子線を照
射した電子線回折パターンである。図８（Ｂ）は、プローブ径を１０ｎｍに収束させた電
子線を照射した電子線回折パターンである。図８（Ｃ）は、プローブ径を２０ｎｍに収束
させた電子線を照射した電子線回折パターンである。図８（Ｄ）は、プローブ径を３０ｎ
ｍに収束させた電子線を照射した電子線回折パターンである。図８（Ｅ）は、プローブ径
を５０ｎｍに収束させた電子線を照射した電子線回折パターンである。そして、図８（Ｆ
）は、プローブ径を１００ｎｍに収束させた電子線を照射した電子線回折パターンである
。
図８に示すように、試料１と組成の異なる試料３においても、断面方向の電子線回折パタ
ーンにおいて、リング状の輝度の高い領域を有し、且つ輝度の高い領域内に複数のスポッ
ト（輝点）が観察される。また、図８（Ａ）、図８（Ｂ）、図８（Ｃ）、図８（Ｄ）、図
８（Ｅ）及び図８（Ｆ）より、電子線のプローブ径を大きくして測定範囲を広げると、当
該複数のスポットは徐々にブロードとなり、リング状の輝度の高い領域の幅も広がってい
くことが確認される。
≪石英ガラス基板におけるナノビーム電子線回折パターン≫図９に、石英ガラス基板にお
けるナノビーム電子線回折パターンを示す。図９の測定条件は、図４（Ｂ）及び図８（Ａ
）と同様とし、電子線のプローブ径を１ｎｍに収束させた。
図９より、非晶質構造を有する石英ガラス基板では、特定のスポットに回折されずメイン
スポットから輝度が連続的に変化するハローパターンが観測される。このように、非晶質
構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、本実施の形態
の酸化物半導体層で観察されるような円周状に配置された複数のスポットが観察されない
。従って、本参考例の試料１乃至試料３で観察される円周状に配置された複数のスポット
は、本参考例の酸化物半導体層に特有のものであることが確認される。
≪酸化物半導体層の断面方向及び平面方向のナノビーム電子線回折パターン≫次いで、成
膜した酸化物半導体層について、断面方向及び平面方向からそれぞれ電子線を照射した電
子線回折パターンを比較した。比較に用いた試料４の作製方法を以下に示す。
試料４では、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚５０ｎｍで成膜した
。その成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲット
を用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．
５ｋＷ、基板温度を室温とした。
成膜した酸化物半導体層に対して平面方向から電子線を照射したナノビーム電子線回折パ
ターンを図１０（Ａ）に示す。また、酸化物半導体層を５０ｎｍ程度に薄片化した後、断
面方向に電子線を照射したナノビーム電子線回折パターンを図１０（Ｂ）に示す。図１０
（Ａ）及び図１０（Ｂ）は、ともにプローブ径を１ｎｍに収束させた電子線を照射した電
子線回折パターンである。
図１０（Ａ）及び図１０（Ｂ）に示すように、平面方向の電子線回折パターンにおいても
、断面方向の電子線回折パターンと同様にリング状の輝度の高い領域を有し、且つ輝度の
高い領域内に複数のスポット（輝点）が観察された。したがって、本参考例の試料４では
、膜中の断面方向または平面方向に偏ることなく、略一様に結晶部を含むことが確認され
た。
≪Ｘ線回折による分析≫次いで、石英ガラス基板上に酸化物半導体層が設けられた試料５
をＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析した。図１１
にｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、
試料５の作製方法は、上述の試料４と同様とした。
図１１において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．
）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ
−８ ＡＤＶＡＮＣＥを用いた。
図１１に示すように、２θ＝２０〜２３°近傍に石英に起因するピークが観察されるもの
の、酸化物半導体層に含まれる結晶部に起因するピークは確認できない。したがって、図
１１の結果からも、本参考例の酸化物半導体層に含まれる結晶部は、極微細な結晶部であ
ることが示唆される。
以上示したように、本実施の形態に係る酸化物半導体層に含まれる結晶部の大きさは、例
えば、１０ｎｍ以下、または５ｎｍ以下であることが推測される。本実施の形態に係る酸
化物半導体層は、例えば、１ｎｍ以上１０ｎｍ以下の結晶部（ナノ結晶（ｎｃ：ｎａｎｏ
ｃｒｙｓｔａｌ））を含む酸化物半導体層である。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した積層構造を有する半導体装置について、図１２
乃至図１７を参照して説明する。
＜トランジスタの構成例１＞
図１２に半導体装置の構成例を示す。図１２では、半導体装置の一例として、ボトムゲー
ト構造のトランジスタを図示している。図１２（Ａ）は、トランジスタ４５０の平面図で
あり、図１２（Ｂ）は、図１２（Ａ）のＶ１−Ｗ１における断面図であり、図１２（Ｃ）
は、図１２（Ａ）のＸ１−Ｙ１における断面図である。なお、図１２（Ａ）では煩雑にな
ることを避けるため、構成要素の一部（例えば、絶縁層４０８等）を省略して図示してい
る。これは以降の平面図においても同様である。
図１２に示すトランジスタ４５０は、基板４００上に設けられたゲート電極層４０２と、
ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４上に設けられ、ゲー
ト電極層４０２と互いに重なる酸化物半導体層４０６と、酸化物半導体層４０６と電気的
に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、酸化物半導体層４０６
を介してゲート絶縁層４０４と互いに重なる絶縁層４０８と、を含む。
トランジスタ４５０に含まれる酸化物半導体層４０６は、チャネルが形成される第１の層
４０６ａと、第１の層４０６ａと絶縁層４０８との間の第２の層４０６ｂとの積層構造を
含む。第１の層４０６ａ及び第２の層４０６ｂはそれぞれナノ結晶を含む酸化物半導体層
であり、図１で示した第１の層１０６ａ及び第２の層１０６ｂにそれぞれ相当する。
上述したように、第１の層４０６ａ及び第２の層４０６ｂは、それぞれインジウム及び亜
鉛を構成元素として含み、且つ、第２の層４０６ｂの伝導帯下端のエネルギーは、第１の
層４０６ａの伝導帯下端のエネルギーよりも０．０５ｅＶ以上２ｅＶ以下の範囲で真空準
位に近い。
第１の層４０６ａ及び第２の層４０６ｂがナノ結晶を含むことで、酸化物半導体層４０６
は非晶質酸化物半導体と比較して欠陥準位密度の低減された酸化物半導体層とすることが
できる。また、酸化物半導体層４０６においてチャネルが形成される第１の層４０６ａと
絶縁層４０８との間に第２の層４０６ｂを含むことで、酸化物半導体層４０６と絶縁層４
０８との間に形成されうるトラップ準位が、チャネルに与える影響を低減又は抑制するこ
とが可能となる。従って、トランジスタ４５０の電気特性を安定化させることができる。
また、酸化物半導体層４０６においてチャネルが形成される第１の層４０６ａは、水素が
可能な限り低減されていることが好ましい。具体的には、第１の層４０６ａにおいて、二
次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ま
しくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、１×１０１９ａｔｏｍｓ／ｃｍ３以下、５
×１０１８ａｔｏｍｓ／ｃｍ３以下、１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１
７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とす
る。
トランジスタ４５０においてゲート絶縁層４０４は、絶縁層４０４ａ及び絶縁層４０４ｂ
の積層構造を有する。絶縁層４０４ａ及び絶縁層４０４ｂはそれぞれ、酸化窒化シリコン
、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化ア
ルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系
金属酸化物などを用いることができる。なお、本実施の形態では、絶縁層４０４ａ及び絶
縁層４０４ｂの積層構造でなるゲート絶縁層４０４を設ける場合を例に示すが、これに限
られず、単層構造のゲート絶縁層としてもよいし、三層以上の積層構造を含むゲート絶縁
層としてもよい。
ゲート絶縁層４０４において、ゲート電極層４０２に接する絶縁層４０４ａとして、窒化
シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁
膜を形成することで、ゲート電極層４０２を構成する金属元素の拡散を防ぐことができる
ため好ましい。
また、絶縁層４０４ａとして、窒化シリコン膜又は窒化酸化シリコン膜を用いることがよ
り好ましい。窒化シリコン膜又は窒化酸化シリコン膜は、酸化シリコン膜と比較して比誘
電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的
に厚膜化することができる。例えば、絶縁層４０４ａの膜厚を３００ｎｍ以上４００ｎｍ
以下とすることができる。よって、トランジスタ４５０の絶縁耐圧の低下の抑制又は絶縁
耐圧を向上させることができ、半導体装置の静電破壊を抑制することができる。
また、絶縁層４０４ａとして好適に用いることのできる窒化物絶縁膜は、緻密な膜を形成
可能でゲート電極層４０２の金属元素の拡散を防ぐことができる一方で、欠陥準位密度や
内部応力が大きいので、酸化物半導体層４０６との界面を形成するとしきい値電圧の変動
を引き起こす恐れがある。よって、絶縁層４０４ａとして窒化物絶縁膜を形成する場合に
は、酸化物半導体層４０６との間に絶縁層４０４ｂとして酸化シリコン、酸化窒化シリコ
ン、酸化アルミニウム、酸化窒化アルミニウム等の酸化物絶縁膜を設けることが好ましい
。酸化物半導体層４０６と窒化物絶縁膜でなる絶縁層４０４ａとの間に酸化物絶縁膜でな
る絶縁層４０４ｂを形成することで、ゲート絶縁層４０４と酸化物半導体層４０６の界面
を安定化することが可能となる。
絶縁層４０４ｂの膜厚は、例えば２５ｎｍ以上１５０ｎｍ以下とすることができる。なお
、酸化物半導体層４０６と接する絶縁層４０４ｂに酸化物絶縁膜を用いることで、酸化物
半導体層４０６に酸素を供給することも可能である。酸化物半導体中に含まれる酸素欠損
は、酸化物半導体をｎ型化し、電気特性の変動を引き起こすため、絶縁層４０４ｂから酸
素を供給し、酸素欠損を補填することは、信頼性の向上に有効である。
または、ゲート絶縁層４０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添
加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムア
ルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ
−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、トランジスタ４５０において、酸化物半導体層４０６の上層に接して設けられる絶
縁層４０８としては、酸素を含む絶縁層（酸化物絶縁層）、換言すると酸素を放出するこ
とが可能な絶縁層を含むことが好ましい。絶縁層４０８から酸素を放出することで、酸化
物半導体層４０６（より具体的にはチャネルが形成される第１の層４０６ａ）へ酸素を供
給し、酸化物半導体層４０６の膜中又は界面の酸素欠損を補填することが可能となるため
である。なお、酸素を放出することが可能な絶縁層としては、酸化シリコン層、酸化窒化
シリコン層、又は酸化アルミニウム層を適用することができる。
本実施の形態では、絶縁層４０８を、絶縁層４０８ａ及び絶縁層４０８ｂの積層構造とし
、絶縁層４０８ａとして、酸化物半導体の酸素欠損を低減することが可能な酸化物絶縁膜
を用い、絶縁層４０８ｂとして外部からの不純物が酸化物半導体層４０６に移動するのを
防ぐことが可能な窒化物絶縁膜を用いている。以下に、絶縁層４０８ａとして好適に用い
ることが可能な酸化物絶縁膜、及び絶縁層４０８ｂとして好適に用いることが可能な窒化
物絶縁膜の詳細について説明する。
酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加
熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８
ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸
化物絶縁膜である。なお、上記ＴＤＳ分析時における基板温度としては１００℃以上７０
０℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁層４０８ａとして用いることが可能な酸化物絶縁膜としては、厚さが３０ｎｍ以上５
００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリ
コン等を用いることができる。
絶縁層４０８ｂとして用いることが可能な窒化物絶縁膜は、酸素、水素、水、アルカリ金
属、アルカリ土類金属等のブロッキング効果を有する。絶縁膜１２４として窒化物絶縁膜
を設けることで、半導体層１１０からの酸素の外部への拡散と、外部から半導体層１１０
への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化
酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、
水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わ
りに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素
、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸
化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イ
ットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
＜トランジスタの構成例２＞
図１３に、トランジスタ４５０の変形例としてトランジスタ４６０を図示する。図１３（
Ａ）は、トランジスタ４６０の平面図であり、図１３（Ｂ）は、図１３（Ａ）のＶ２−Ｗ
２における断面図であり、図１３（Ｃ）は、図１３（Ａ）のＸ２−Ｙ２における断面図で
ある。
図１３に示すトランジスタ４６０は、基板４００上に設けられたゲート電極層４０２と、
ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４上に設けられ、ゲー
ト電極層４０２と互いに重なる酸化物半導体層４０６と、酸化物半導体層を介してゲート
絶縁層４０４と互いに重なる絶縁層４０８と、絶縁層４０８に設けられたコンタクトホー
ルにおいて酸化物半導体層４０６と電気的に接続するソース電極層４１０ａ及びドレイン
電極層４１０ｂとを含む。トランジスタ４６０において、ゲート絶縁層４０４は、絶縁層
４０４ａ及び絶縁層４０４ｂを含む。また、絶縁層４０８は、絶縁層４０８ａ及び絶縁層
４０８ｂを含む。
図１３に示すトランジスタ４６０は、ソース電極層４１０ａ及びドレイン電極層４１０ｂ
と、絶縁層４０８との積層順が、図１２に示すトランジスタ４５０と相違する。すなわち
、トランジスタ４５０では、島状の酸化物半導体層４０６を覆うようにソース電極層４１
０ａ及びドレイン電極層４１０ｂとなる導電膜を形成後、該導電膜を加工してソース電極
層４１０ａ及びドレイン電極層４１０ｂを形成し、ソース電極層４１０ａ及びドレイン電
極層４１０ｂから露出した酸化物半導体層４０６の一部を覆うようにソース電極層４１０
ａ及びドレイン電極層４１０ｂ上に絶縁層４０８を形成する。従って、トランジスタ４５
０では島状の酸化物半導体層４０６の側面及び上面の一部に接するように、ソース電極層
４１０ａ及びドレイン電極層４１０ｂが形成される。
一方、トランジスタ４６０では、島状の酸化物半導体層４０６を覆うように絶縁層４０８
を形成し、絶縁層４０８にコンタクトホールを形成した後、該コンタクトホールにおいて
酸化物半導体層４０６と接続するソース電極層４１０ａ及びドレイン電極層４１０ｂを形
成する。従って、トランジスタ４６０では、酸化物半導体層４０６の上面の一部に接する
ようにソース電極層４１０ａ及びドレイン電極層４１０ｂが形成される。但し、絶縁層４
０８へのコンタクトホールの形成条件によっては、酸化物半導体層４０６の一部が同時に
エッチングされる場合がある。例えば、第２の層４０６ｂと絶縁層４０８にコンタクトホ
ールが形成され、ソース電極層４１０ａ及びドレイン電極層４１０ｂと第１の層４０６ａ
とが接する場合がある。
トランジスタ４６０に含まれるその他の構成は、トランジスタ４５０と同様の構成とする
ことができる。
＜トランジスタの作製方法１＞
以下に、トランジスタ４６０の作製方法の一例について、図１４を参照して説明する。
まず、基板４００上に、ゲート電極層４０２（これと同じ層で形成される配線を含む）を
形成し、ゲート電極層４０２上にゲート絶縁層４０４を形成する（図１４（Ａ）参照）。
基板４００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板４００として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、Ｓ
ＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたもの
を、基板４００として用いてもよい。なお、基板４００として、ガラス基板を用いる場合
、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）
、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）
、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表
示装置を作製することができる。
また、基板４００として、可撓性基板を用い、可撓性基板上に直接、トランジスタ４６０
を形成してもよい。本発明の一態様の半導体装置に含まれる酸化物半導体層は、室温で成
膜することが可能であるため、耐熱性の低い可撓性基板であっても好適に用いることが可
能である。または、基板４００とトランジスタ４６０との間に剥離層を設けてもよい。剥
離層は、その上に半導体装置を一部あるいは全部完成させた後、基板４００より分離し、
他の基板に転載するのに用いることができる。その際、トランジスタ４６０は耐熱性の劣
る基板や可撓性の基板にも転載できる。
ゲート電極層４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて形成することができる。また、ゲート電極層４０２としてリン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシ
リサイド膜を用いてもよい。ゲート電極層４０２は単層構造としてもよいし、積層構造と
してもよい。ゲート電極層４０２はテーパ形状としてもよく、例えばテーパ角を１５°以
上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当
該層の底面との間の角度を指す。
また、ゲート電極層４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸
化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
または、ゲート電極層４０２の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素
を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸
化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウ
ム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これら
の材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極
層４０２を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノー
マリオフのスイッチングトランジスタを実現できる。
ゲート絶縁層４０４としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリ
コン層、酸化窒化シリコン層、窒化酸化シリコン層、窒化シリコン層、酸化アルミニウム
層、酸化ハフニウム層、酸化イットリウム層、酸化ジルコニウム層、酸化ガリウム層、酸
化タンタル層、酸化マグネシウム層、酸化ランタン層、酸化セリウム層、及び酸化ネオジ
ム層を一種以上含む絶縁層を用いることができる。なお、ゲート絶縁層４０４は、上述の
絶縁層の材料を用いた積層構造としてもよい。
なお、後に形成される酸化物半導体層４０６と接する絶縁層４０４ｂは、酸化物絶縁層で
あることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）
を有することがより好ましい。絶縁層４０４ｂに酸素過剰領域を形成するには、例えば酸
素雰囲気下にて絶縁層４０４ｂを形成すればよい。又は、成膜後の絶縁層４０４ｂに酸素
を導入して酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イ
オンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることが
できる。
本実施の形態では、絶縁層４０４ａとして、窒化シリコン膜を形成し、絶縁層４０４ｂと
して酸化窒化シリコン膜を形成する。
次いで、ゲート絶縁層４０４上に第１の層４０６ａとなる第１の酸化物半導体膜４０７ａ
と、第２の層４０６ｂとなる第２の酸化物半導体膜４０７ｂとを積層する。
本実施の形態において第１の酸化物半導体膜４０７ａには、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは
Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）で表記される酸化物半導
体を用いる。また、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未
満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、
Ｍが７５ａｔｏｍｉｃ％以上とする。
また、本実施の形態において第２の酸化物半導体膜４０７ｂには、Ｉｎ−Ｍ−Ｚｎ酸化物
（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表
記され、第１の酸化物半導体膜４０７ａよりもインジウムに対するＭの原子数比が高い酸
化物半導体を適用する。具体的には、第１の酸化物半導体膜４０７ａよりも元素Ｍを１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半
導体を用いることが好ましい。元素Ｍはインジウムよりも酸素と強く結合するため、酸素
欠損が生じることを抑制する機能を有する。よって、第２の酸化物半導体膜４０７ｂは第
１の酸化物半導体膜４０７ａよりも酸素欠損が生じにくい酸化物半導体膜とすることがで
きる。
また、第２の酸化物半導体膜４０７ｂとして、伝導帯下端のエネルギーが第１の酸化物半
導体膜４０７ａよりも真空準位に近い酸化物半導体を適用する。例えば、第２の酸化物半
導体膜４０７ｂの伝導帯下端のエネルギーと、第１の酸化物半導体膜４０７ａの伝導帯下
端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、また
は０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ
以下とすることが好ましい。
例えば、第２の酸化物半導体膜４０７ｂにおいて、ＩｎとＭの原子数比率は、好ましくは
、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉ
ｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、例えば、第１の酸化物半導体膜４０７ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１また
は３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、第２の
酸化物半導体膜４０７ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６
、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることがで
きる。なお、第１の酸化物半導体膜４０７ａ、及び第２の酸化物半導体膜４０７ｂの原子
数比はそれぞれ、上記の原子数比のプラスマイナス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、第１の酸化物半導体膜４０７ａ、第２の酸化物
半導体膜４０７ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、
原子間距離、密度等を適切なものとすることが好ましい。
第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂの成膜方法は、スパッ
タリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、
パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等
を適宜用いることができる。
なお、成膜後の酸化物半導体膜中の酸素欠損を低減させるために、酸素を含む雰囲気下に
て第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂを形成することが好
ましい。また、第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂの界面
に不純物が混入しないように、第１の酸化物半導体膜４０７ａを成膜後、大気開放するこ
となく連続的に第２の酸化物半導体膜４０７ｂを成膜することが好ましい。
例えば、多結晶を含有するスパッタリングターゲットを用いて、スパッタリング法によっ
て第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂを形成することで、
ナノ結晶を含む第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂを形成
することができる。
また、第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂを成膜する際、
できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させる
には、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気す
るのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガス
やアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１
００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化
物半導体膜２０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオ
ポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、
ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、
例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物、炭素原子を含む化合物、等
の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれ
る不純物の濃度を低減できる。
また、第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂをスパッタリン
グ法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％
以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸
化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
なお、第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂは、室温下にて
成膜することが好ましい。第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０
７ｂを室温下にて成膜することで、生産性よくナノ結晶を含有する酸化物半導体膜を形成
することが可能となる。
次いで、第１の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂを所望の領域
に加工することで、第１の層４０６ａ及び第２の層４０６ｂを含む島状の酸化物半導体層
４０６を形成する。なお、酸化物半導体層４０６への加工の際に、ゲート絶縁層４０４の
一部（第１の層４０６ａ及び第２の層４０６ｂから露出した領域）がエッチングされ膜厚
が減少することがある。
島状の酸化物半導体層４０６を形成後、熱処理を行うことが好ましい。熱処理は、２５０
℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以
上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、
又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行
った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行っても
よい。ここでの加熱処理によって、ゲート絶縁層４０４及び酸化物半導体層４０６の少な
くとも一から水素や水などの不純物を除去することができる。なお、当該熱処理は、第１
の酸化物半導体膜４０７ａ及び第２の酸化物半導体膜４０７ｂを島状に加工する前に行っ
てもよい。
次に、酸化物半導体層４０６上に絶縁層４０８を形成する（図１４（Ｃ）参照）。
絶縁層４０８としては、先のゲート絶縁層４０４と同様の材料を単層で又は積層で用いる
ことができる。
本実施の形態では、絶縁層４０８を酸化物絶縁層でなる絶縁層４０８ａ及び窒化物絶縁層
でなる絶縁層４０８ｂの積層構造とし、絶縁層４０８ａとして酸化窒化シリコン膜、絶縁
層４０８ｂとして窒化シリコン膜を形成する。なお、絶縁層４０８ａは、化学量論的組成
よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。
絶縁層４０８ａを形成後に熱処理を行うことが好ましい。熱処理によって、絶縁層４０８
ａに含まれる酸素の一部を酸化物半導体層４０６に移動させ、酸化物半導体層４０６中の
酸素欠損を補填することが可能である。熱処理の条件は、酸化物半導体層４０６を形成後
の熱処理と同様とすることができる。
次に、絶縁層４０８を所望の領域に加工することで、酸化物半導体層４０６に達するコン
タクトホール４０９を形成する（図１４（Ｄ）参照）。
なお、コンタクトホール４０９は、酸化物半導体層４０６の一部が露出するように形成す
る。コンタクトホール４０９の形成時に、酸化物半導体層４０６の第２の層４０６ｂを少
なくとも一部を除去して、該コンタクトホール４０９と重なる第２の層４０６ｂの膜厚を
低減することが好ましい。または、コンタクトホール４０９の形成時に第１の層４０６ａ
の一部が露出するように第２の層４０６ｂにコンタクトホールを形成することが好ましい
。
第２の層４０６ｂの一部を除去、又は第２の層４０６ｂにコンタクトホールを形成するこ
とで、酸化物半導体層４０６において、後に形成されるソース電極層４１０ａ及びドレイ
ン電極層４１０ｂと接する位置の膜厚をその他の膜厚よりも低減することができる。これ
によって、酸化物半導体層４０６とソース電極層４１０ａ及びドレイン電極層４１０ｂと
のコンタクト抵抗を低減することができるため好ましい。上述したように、第２の層４０
６ｂは、第１の層４０６ａと比較して、インジウムに対して元素Ｍ（Ｍは、Ａｌ、Ｇａ、
Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）の原子数比が高い領域である。インジウム
に対する元素Ｍの原子数比が高い程、酸化物半導体層のエネルギーギャップ（バンドギャ
ップ）が大きくなるため、第２の層４０６ｂは、第１の層４０６ａよりも絶縁性の高い酸
化物膜である。従って、後に形成されるソース電極層４１０ａ及びドレイン電極層４１０
ｂと、酸化物半導体層４０６とのコンタクト抵抗を低減するためには、第２の層４０６ｂ
の膜厚を低減又は第２の層４０６ｂを一部除去することは有効である。
コンタクトホール４０９の形成方法としては、例えば、ドライエッチング法を用いること
ができる。ただし、コンタクトホール４０９の形成方法としては、これに限定されず、ウ
エットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた
形成方法としてもよい。
次いで、コンタクトホール４０９及び絶縁層４０８上に導電膜を形成し、これを加工する
ことで、ソース電極層４１０ａ及びドレイン電極層４１０ｂを形成する（図１４（Ｅ）参
照）。
ソース電極層４１０ａ及びドレイン電極層４１０ｂとなる導電膜の材料としては、アルミ
ニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀
、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単
層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜
を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウ
ム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、
そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらに
その上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリ
ブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または
銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造
等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いても
よい。また、導電膜は、例えば、スパッタリング法を用いて形成することができる。
以上の工程によって、チャネル保護型のトランジスタ４６０を形成することができる。
＜半導体装置の構成例３＞
図１５にトランジスタ３５０の構成例を示す。トランジスタ３５０は、実施の形態１で図
３を用いて説明した積層構造を有するトップゲート構造のトランジスタである。図１５（
Ａ）は、トランジスタ３５０の平面図であり、図１５（Ｂ）は図１５（Ａ）のＶ３−Ｗ３
における断面図であり、図１５（Ｃ）は図１５（Ａ）のＸ３−Ｙ３における断面図である
。
なお、トランジスタ３５０の構成要素は、積層順が異なる以外は多くの部分で先に示した
トップゲート構造のトランジスタと共通している。よって、詳細な構成については、先の
説明を参酌することが可能であるため記載を省略することがある。
図１５に示すトランジスタ３５０は、基板３００上に設けられた絶縁層３０８上に、島状
の酸化物半導体層３１６と、酸化物半導体層３１６と電気的に接続するソース電極層３１
０ａ及びドレイン電極層３１０ｂと、ソース電極層３１０ａ及びドレイン電極層３１０ｂ
から露出した酸化物半導体層３１６の一部と接するゲート絶縁層３０４と、ゲート絶縁層
３０４を介して酸化物半導体層３１６と互いに重なるゲート電極層３０２と、を含む。
トランジスタ３５０に含まれる酸化物半導体層３１６は、チャネルが形成される第１の層
３１６ａと、第１の層３１６ａと絶縁層３０８との間の第２の層３１６ｂと、第１の層３
１６ａとゲート絶縁層３０４との間の第３の層３１６ｃと、の積層構造を含む。第１の層
３１６ａ、第２の層３１６ｂ及び第３の層３１６ｃはそれぞれナノ結晶を含む酸化物半導
体層であり、実施の形態１で示した第１の層１０６ａ、第２の層１０６ｂ及び第３の層１
０６ｃにそれぞれ相当する。
また、第１の層３１６ａ、第２の層３１６ｂ及び第３の層３１６ｃは、それぞれインジウ
ム及び亜鉛を構成元素として含み、且つ、第２の層３１６ｂ及び第３の層３１６ｃの伝導
帯下端のエネルギーは、それぞれ第１の層３１６ａの伝導帯下端のエネルギーよりも０．
０５ｅＶ以上２ｅＶ以下の範囲で真空準位に近い。
トランジスタ３５０において、下地絶縁層として機能する絶縁層３０８は、基板３００か
らの不純物の拡散を防止する役割を有する他、第２の層３１６ｂ及び／又は第１の層３１
６ａに酸素を供給する役割を担う。よって、絶縁層３０８には酸素を含む絶縁層を用いる
ものとする。詳細は、絶縁層４０８ａと同様の構成とすることができる。絶縁層３０８か
ら酸素が供給されることで、酸化物半導体層３１６における酸素欠損を低減することが可
能となる。なお、基板３００に他の半導体素子が形成されている場合、絶縁層３０８は、
層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅ
ｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うこと
が好ましい。
＜半導体装置の構成例４＞
図１６にトランジスタ３６０の構成例を示す。トランジスタ３６０は、トランジスタ３５
０とは一部が異なる構成を有するトップゲート構造のトランジスタである。図１６（Ａ）
は、トランジスタ３６０の平面図であり、図１６（Ｂ）は図１６（Ａ）のＶ４−Ｗ４にお
ける断面図であり、図１６（Ｃ）は図１６（Ａ）のＸ４−Ｙ４における断面図である。
図１６に示すトランジスタ３６０は、基板３００上に設けられた絶縁層３０８上に、島状
の酸化物半導体層３１６と、酸化物半導体層３１６と電気的に接続するソース電極層３１
０ａ及びドレイン電極層３１０ｂと、酸化物半導体層３１６と接するゲート絶縁層３０４
と、ゲート絶縁層３０４を介して酸化物半導体層３１６と互いに重なるゲート電極層３０
２と、を含む。
酸化物半導体層３１６は、第１の層３１６ａ、第２の層３１６ｂ及び第３の層３１６ｃを
含む。第２の層３１６ｂは絶縁層３０８上に接して設けられ、第１の層３１６ａは第２の
層３１６ｂ上に接して設けられる。ソース電極層３１０ａ及びドレイン電極層３１０ｂは
、島状の第２の層３１６ｂ及び第１の層３１６ａの一側面及び第１の層３１６ａの上面の
一部を覆うように設けられる。また、第３の層３１６ｃは、ソース電極層３１０ａ及びド
レイン電極層３１０ｂ上に位置し、ソース電極層３１０ａ及びドレイン電極層３１０ｂか
ら露出した第１の層３１６ａの一部と接している。
図１６（Ｂ）に示すように、トランジスタ３６０はＷ長方向の断面において、島状の第２
の層３１６ｂ及び第１の層３１６ａの側面を第３の層３１６ｃが覆い、さらに第３の層３
１６ｃの側面をゲート絶縁層３０４によって覆う構成を有する。当該構成とすることで、
酸化物半導体層３１６のＷ長方向端部において生じうる寄生チャネルの影響を低減するこ
とができる。
また、図１６（Ａ）及び図１６（Ｃ）に示すように、第３の層３１６ｃ及びゲート絶縁層
３０４は、ゲート電極層３０２と同一の平面形状を有しており、換言すると、断面図にお
いて第３の層３１６ｃの上端部は、ゲート絶縁層３０４の下端部と一致し、ゲート絶縁層
３０４の上端部は、ゲート電極層３０２の下端部と一致する。このような形状は、ゲート
電極層３０２をマスクとして（または、ゲート電極層３０２を形成したマスクと同じマス
クを用いて）、第３の層３１６ｃ及びゲート絶縁層３０４を加工することで、形成するこ
とができる。なお、本明細書等において「同一」又は「一致」の表現は、厳密に同一、又
は一致であることを要しない趣旨で用いるものであり、略同一又は略一致を範疇に含む。
例えば、同一のマスクを用いたエッチングによって得られた形状における一致の程度を包
含する。
＜半導体装置の作製方法２＞
図１６に示すトランジスタ３６０の作製方法の一例を図１７を用いて説明する。
まず、基板３００上に、絶縁層３０８及び第２の層３１６ｂとなる第２の酸化物半導体膜
３１７ｂ及び第１の層３１６ａとなる第１の酸化物半導体膜３１７ａを形成する（図１７
（Ａ）参照）。
絶縁層３０８は、単層としても積層としてもよい。但し、少なくとも後に形成される酸化
物半導体層３１６と接する領域は、酸素を含む材料で形成する。また、過剰に酸素を含む
層とすることが好ましい。
また、絶縁層３０８は、膜中の水素濃度が低減されていることが好ましい。よって、絶縁
層３０８を成膜後、水素の除去を目的とした熱処理（脱水化処理又は脱水素化処理）を行
うことが好ましい。なお、熱処理によって絶縁層３０８から酸素が脱離することがある。
そのため、脱水化又は脱水素化処理を行った絶縁層３０８に対して酸素を導入する処理を
行うことが好ましい。
第２の酸化物半導体膜３１７ｂは、第２の酸化物半導体膜４０７ｂと同様の材料及び方法
で形成することができる。また、第１の酸化物半導体膜３１７ａは、第１の酸化物半導体
膜４０７ａと同様の材料及び方法で形成することができる。
第２の酸化物半導体膜３１７ｂ及び第１の酸化物半導体膜３１７ａを形成後、熱処理を行
うことが好ましい。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５０
０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減
圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後
に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。
次いで、第２の酸化物半導体膜３１７ｂ及び第１の酸化物半導体膜３１７ａを加工して島
状の第２の層３１６ｂ及び第１の層３１６ａを形成する。ここでは、第２の層３１６ｂ及
び第１の層３１６ａは同一のマスクを用いたエッチングによって加工することができる。
よって、第２の層３１６ｂと第１の層３１６ａの平面形状は同一であり、第２の層３１６
ｂの上端部と第１の層３１６ａの下端部とは一致している。
なお、第２の層３１６ｂ及び第１の層３１６ａへの加工の際に、第２の酸化物半導体膜３
１７ｂのオーバーエッチングによって絶縁層３０８の一部（島状の第２の層３１６ｂから
露出した領域）がエッチングされ膜厚が減少することがある。
次に、第１の層３１６ａ上に導電膜を形成し、該導電膜を加工してソース電極層３１０ａ
及びドレイン電極層３１０ｂを形成する（図１７（Ｂ）参照）。
なお、本実施の形態において、ソース電極層３１０ａ及びドレイン電極層３１０ｂの端部
は階段状に複数の段を設けた形状とする。当該端部の加工は、アッシングによってレジス
トマスクを後退させる工程とエッチングの工程を交互に複数回行うことで形成することが
できる。
なお、本実施の形態においては、ソース電極層３１０ａ及びドレイン電極層３１０ｂの端
部に二つの段を設けた形状を例示しているが、段数は三つ以上であってもよいし、加工途
中にレジストのアッシングを行わずに段数を１つとしてもよい。ソース電極層３１０ａ及
びドレイン電極層３１０ｂの膜厚が厚いほど、当該段数を増やすことが好ましい。なお、
ソース電極層３１０ａ及びドレイン電極層３１０ｂの端部は対称的でなくともよい。また
、各階段形状の上面と断面との間に任意の曲率半径を有する曲面が形成されていてもよい
。
ソース電極層３１０ａ及びドレイン電極層３１０ｂを上記のような複数の段を設けた形状
とすることで、それらの上方に形成される膜、具体的には、第３の層３１６ｃ、ゲート絶
縁層３０４などの被覆性が向上し、トランジスタの電気特性や長期信頼性を向上させるこ
とができる。
なお、ソース電極層３１０ａ及びドレイン電極層３１０ｂの加工の際に、導電膜のオーバ
ーエッチングによって、絶縁層３０８の一部及び第１の層３１６ａの一部（ソース電極層
３１０ａ及びドレイン電極層３１０ｂから露出した領域）がエッチングされ膜厚が減少す
ることがある。
なお、ソース電極層３１０ａ及びドレイン電極層３１０ｂとなる導電膜が残渣物として第
１の層３１６ａ上に残存すると、該残渣物が第１の層３１６ａ中又は界面において不純物
準位を形成することがある。または、該残渣物によって、第１の層３１６ａから酸素が引
き抜かれてしまい、酸素欠損が形成されることがある。
よって、ソース電極層３１０ａ及びドレイン電極層３１０ｂを形成後、第１の層３１６ａ
表面に該残渣物除去処理を施してもよい。残渣物除去処理は、エッチング（例えば、ウェ
ットエッチング）による処理、もしくは、酸素又は一酸化二窒素を用いたプラズマ処理に
よって行うことができる。当該残渣物除去処理によって、ソース電極層３１０ａ及びドレ
イン電極層３１０ｂ間に露出した第１の層３１６ａの一部の膜厚が１ｎｍ以上３ｎｍ以下
程度減少することがある。
次いで、ソース電極層３１０ａ及びドレイン電極層３１０ｂ上に第３の層３１６ｃとなる
第３の酸化物半導体膜３１７ｃ及びゲート絶縁層３０４となるゲート絶縁膜３０３を積層
して形成する（図１７（Ｃ）参照）。
なお、第３の酸化物半導体膜３１７ｃとゲート絶縁膜３０３とを大気に開放せずに連続的
に形成すると、第３の酸化物半導体膜３１７ｃ表面に水素や水分などの不純物が吸着する
ことを防止することができるため、好ましい。
第３の酸化物半導体膜３１７ｃは、第２の酸化物半導体膜３１７ｂと同様の材料及び方法
を用いて形成することができる。
ゲート絶縁膜３０３は、ゲート絶縁層４０４と同様の材料及び方法を用いて形成すること
ができる。
次いで、ゲート絶縁膜４０３上にゲート電極層３０２を形成する。その後、該ゲート電極
層３０２をマスクとして第３の酸化物半導体膜３１７ｃ及びゲート絶縁膜３０３を加工し
て、第３の層３１６ｃ及びゲート絶縁層３０４を形成する（図１７（Ｄ）参照）。ゲート
電極層３０２をマスクとして自己整合的に第３の層３１６ｃ及びゲート絶縁層３０４の加
工を行うと、マスク枚数を増加することがないため好適である。
ゲート電極層３０２は、ゲート電極層４０２と同様の材料及び方法を用いて形成すること
ができる。
第３の酸化物半導体膜３１７ｃを第３の層３１６ｃへと加工することで、第３の層３１６
ｃに含有されるインジウムの外方拡散を抑制することができる。インジウムの外方拡散は
、トランジスタの電気特性の変動を引き起こす要因や、工程中の成膜室内の汚染要因とな
るため、ゲート電極層３０２をマスクとした第３の層３１６ｃへの加工は効果的である。
以上によって、トランジスタ３６０を作製することができる。
本実施の形態で示すトランジスタは、実施の形態１の積層構造を含み、酸化物半導体層に
おいてチャネルが形成される第１の層と絶縁層との間に、第３の層を有することで、酸化
物半導体層の界面とチャネルを遠ざけることができるため、界面準位のチャネルへの影響
を抑制することが可能となる。また、第１の層乃至第３の層は、非晶質酸化物半導体と比
較して欠陥準位密度の低減されたナノ結晶酸化物半導体で構成される。欠陥準位密度の低
減された第１の層乃至第３の層を含む酸化物半導体層をトランジスタに用いることで、当
該トランジスタの電気特性の変動を低減し、信頼性を向上させることができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本発明の一態様に係る半導体装置の一例として、論理回路であるＮＯＲ型回路の回路図の
一例を図１８（Ａ）に示す。図１８（Ｂ）はＮＡＮＤ型回路の回路図である。
図１８（Ａ）に示すＮＯＲ型回路において、ｐチャネル型トランジスタであるトランジス
タ８０１、８０２は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリ
コンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８
０３、８０４は、酸化物半導体を含み実施の形態２で示すトランジスタと同様な構造を有
するトランジスタを用いる。
シリコンなどの半導体材料を用いたトランジスタは高速動作が容易である。一方、酸化物
半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８０３、８
０４は、ｐチャネル型のトランジスタであるトランジスタ８０１、８０２上に積層される
ことが好ましい。例えば、単結晶シリコン基板を用いてトランジスタ８０１、８０２を形
成し、絶縁層を介してトランジスタ８０１、８０２上にトランジスタ８０３、８０４を形
成することが可能である。
また、図１８（Ｂ）に示すＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトラン
ジスタ８１１、８１４は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、
シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジス
タ８１２、８１３は、酸化物半導体層を含み、上記実施の形態２で示すトランジスタと同
様な構造を有するトランジスタを用いる。
また、図１８（Ａ）に示すＮＯＲ回路と同様に、論理回路の小型化のために、ｎチャネル
型のトランジスタであるトランジスタ８１２、８１３は、ｐチャネル型のトランジスタで
あるトランジスタ８１１、８１４上に積層されることが好ましい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、消費電力を十分に低減することができる
。
また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化
を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製
方法を提供することができる。
また、本発明の一態様に係る酸化物半導体層を含むトランジスタの構成を適用することで
、信頼性が高く、安定した特性を示すＮＯＲ型回路とＮＡＮＤ型回路を提供することがで
きる。
なお、本実施の形態では、実施の形態２に示すトランジスタを使用したＮＯＲ型回路とＮ
ＡＮＤ型回路の例を示したが、特に限定されず、実施の形態２に示すトランジスタを使用
したＡＮＤ型回路やＯＲ回路などを形成することもできる。
または、本実施の形態や、別の実施の形態で述べたトランジスタと、表示素子とを組み合
わせて、表示装置を構成することが可能である。例えば、表示素子、表示素子を有する装
置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態
を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又
は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物
を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑
色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電
子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬ
Ｖ）、プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭ
Ｄ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によ
り、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又は
ＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌ
ｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装
置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプ
レイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）な
どがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパー
などがある。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２に示すトランジスタを使用し、電力が供給されない状況
でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置
）の一例を、図面を用いて説明する。
図１９（Ａ）は、本実施の形態の半導体装置を示す回路図である。
図１９（Ａ）に示すトランジスタ２６０は、酸化物半導体以外の半導体材料（例えば、シ
リコンなど）を用いたトランジスタを適用することができ、高速動作が容易である。また
、トランジスタ２６２には本発明の一態様の酸化物半導体層を含み実施の形態２で示すト
ランジスタと同様な構造を有するトランジスタを適用することができ、その特性により長
時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、本実施の形態に示す半導体装置に用いるトランジスタとしては、ｐチャネル型トラ
ンジスタを用いることもできる。
図１９（Ａ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース
電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２６０
のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ
）とトランジスタ２６２のソース電極層又はドレイン電極層の一方とは、電気的に接続さ
れ、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ２６２のゲート電極層とは、電気
的に接続されている。そして、トランジスタ２６０のゲート電極層と、トランジスタ２６
２のソース電極層又はドレイン電極層の他方は、容量素子２６４の電極の一方と電気的に
接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子２６４の電極の他方は電気的に
接続されている。
図１９（Ａ）に示す半導体装置では、トランジスタ２６０のゲート電極層の電位が保持可
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
２６２がオン状態となる電位にして、トランジスタ２６２をオン状態とする。これにより
、第３の配線の電位が、トランジスタ２６０のゲート電極層、および容量素子２６４に与
えられる。すなわち、トランジスタ２６０のゲート電極層には、所定の電荷が与えられる
（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷
、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線
の電位を、トランジスタ２６２がオフ状態となる電位にして、トランジスタ２６２をオフ
状態とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷が保持され
る（保持）。
トランジスタ２６２のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極層
の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート
電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極層にＨｉｇｈレベ
ル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲ
ート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより
低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン
状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線
の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０
のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレ
ベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば
、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合に
は、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ
状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を
読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態
にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈ
より小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずト
ランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位
を第５の配線に与えればよい。
図１９（Ｂ）に異なる記憶装置の構造の一形態の例を示す。図１９（Ｂ）は、半導体装置
の回路構成の一例を示し、図１９（Ｃ）は半導体装置の一例を示す概念図である。まず、
図１９（Ｂ）に示す半導体装置について説明を行い、続けて図１９（Ｃ）に示す半導体装
置について、以下説明を行う。
図１９（Ｂ）に示す半導体装置において、ビット線ＢＬとトランジスタ２６２のソース電
極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ２６２のゲー
ト電極層とは電気的に接続され、トランジスタ２６２のソース電極またはドレイン電極と
容量素子２５４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ２６２は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ２６２をオフ状態とすることで、容量素子２５４の第１
の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって
保持することが可能である。
次に、図１９（Ｂ）に示す半導体装置（メモリセル２５０）に、情報の書き込み及び保持
を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ２６２がオン状態となる電位として、トラン
ジスタ２６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ２
６２がオフ状態となる電位として、トランジスタ２６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。
トランジスタ２６２のオフ電流は極めて小さいため、容量素子２５４の第１の端子の電位
（あるいは容量素子に蓄積された電荷）を長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ２６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積され
た電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
このように、図１９（Ｂ）に示す半導体装置は、トランジスタ２６２のオフ電流が極めて
小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持するこ
とができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻
度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。ま
た、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能で
ある。
次に、図１９（Ｃ）に示す半導体装置について、説明を行う。
図１９（Ｃ）に示す半導体装置は、上部に記憶回路として図１９（Ｂ）に示したメモリセ
ル２５０を複数有するメモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂを有し、
下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５
１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メ
モリセルアレイ２５１と電気的に接続されている。
図１９（Ｃ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１
（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）の直下に設けることができ
るため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ２６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高
速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能で
ある。
なお、図１９（Ｃ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセ
ルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層
するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層す
る構成としてもよい。
トランジスタ２６２として、本発明の一態様の酸化物半導体層をチャネル形成領域に用い
るトランジスタを適用することによって、長期にわたり記憶内容を保持することが可能で
ある。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極
めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減すること
ができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示パネルの構成について、図２０を参照しながら
説明する。
図２０（Ａ）は、本発明の一態様の表示パネルの上面図であり、図２０（Ｂ）は、本発明
の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を
説明するための回路図である。また、図２０（Ｃ）は、本発明の一態様の表示パネルの画
素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図
である。
画素部に配置するトランジスタは、実施の形態２に従って形成することができる。また、
当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル
型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基
板上に形成する。このように、画素部や駆動回路に実施の形態３に示すトランジスタを用
いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図２０（Ａ）に示す。表示装置の
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第
２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
図２０（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。
＜液晶パネル＞
また、画素の回路構成の一例を図２０（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの
画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線として
機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジスタ
５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形態
２で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表
示パネルを提供することができる。
トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電気
的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素
電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる
形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ５１６のゲート電極層はゲート配線５１２と接続され、トランジスタ５１７
のゲート電極層はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５
１３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミ
ングを異ならせ、液晶の配向を制御できる。
また、容量配線５１０と、誘電体として機能するゲート絶縁層と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備える
。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図２０（Ｂ）に示す画素回路は、これに限定されない。例えば、図２０（Ｂ）に示
す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路な
どを追加してもよい。
＜有機ＥＬパネル＞
また、画素の回路構成の他の一例を図２０（Ｃ）に示す。ここでは、有機ＥＬ素子を用い
た表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図２０（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の酸化物半導体層
は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該
画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につい
て説明する。
画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光素
子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲー
ト電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方
）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆
動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２は
、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線５
２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている。
発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板上
に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態３で説
明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示
パネルを提供することができる。
発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２４
に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジス
タ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用ト
ランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆動
用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５２
４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作させ
るために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図２０（Ｃ）に示す画素構成に限定されない。例えば、図２０
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理
回路などを追加してもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の酸化物半導体層を用いた半導体装置および電子機器
の構成について、図２１および図２２を参照しながら説明する。
図２１は、本発明の一態様の酸化物半導体層を適用した半導体装置を含む電子機器のブロ
ック図である。
図２２は、本発明の一態様の酸化物半導体層を適用した半導体装置を含む電子機器の外観
図である。
図２１に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベ
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（
ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成す
ることができる。
実施の形態２で説明するトランジスタを、メモリ回路９１２に適用することにより、情報
の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
また、実施の形態２で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含ま
れるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の
高い電子機器を提供することができる。
なお、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、長
期間の記憶保持が可能で、且つ消費電力が十分に低減されたメモリ回路９１２を提供でき
る。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレジス
タ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０８を提供することができる。
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１
６によって構成されている。
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、
画素回路はゲートドライバ９１６と電気的に接続されている。
実施の形態２で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜用
いることができる。これにより、信頼性の高いディスプレイを提供することができる。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２２（Ａ）は、携帯型の情報端末であり、本体１１０１、筐体１１０２、表示部１１０
３ａ、１１０３ｂなどによって構成されている。表示部１１０３ｂはタッチパネルとなっ
ており、表示部１１０３ｂに表示されるキーボードボタン１１０４を触れることで画面操
作や、文字入力を行うことができる。勿論、表示部１１０３ａをタッチパネルとして構成
してもよい。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや
有機発光パネルを作製して表示部１１０３ａ、１１０３ｂに適用することにより、信頼性
の高い携帯型の情報端末とすることができる。
図２２（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図２２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
図２２（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に
装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロッ
ト１０２５等が設けられている。実施の形態３で示したトランジスタをスイッチング素子
として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、よ
り信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図２２（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持
たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリ
ーでの会話も可能である。
図２２（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成さ
れている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォ
ン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子
１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セ
ル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０
３１内部に内蔵されている。実施の形態３で説明するトランジスタを表示パネル１０３２
に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図２２（Ｃ）には映像表示され
ている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態３で説明
するトランジスタの酸化物半導体層の膜厚を２μｍ以上５０μｍ以下とすることで形成す
ることができる。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能であ
る。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図
２２（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図２２（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、
筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示
することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵
されている。実施の形態３で説明するトランジスタを表示部１０５３およびＣＰＵに適用
することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０
５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表
示部１０５３に映し出すことも可能である。
また、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、当
該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に
低減された信頼性の高いテレビジョン装置１０５０とすることができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１０２ ゲート電極層
１０４ ゲート絶縁層
１０６ 酸化物半導体層
１０６ａ 層
１０６ｂ 層
１０６ｃ 層
１０８ 絶縁層
１１０ 半導体層
１１６ 酸化物半導体層
１１６ａ 層
１１６ｂ 層
１１６ｃ 層
１２４ 絶縁膜
２００ 石英ガラス基板
２０２ ダミー基板
２０４ 酸化物半導体層
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体層
２０８ｂ 酸化物半導体層
２１０ａ 領域
２１０ｂ 領域
２５０ メモリセル
２５１ メモリセルアレイ
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２６０ トランジスタ
２６２ トランジスタ
２６４ 容量素子
３００ 基板
３０２ ゲート電極層
３０３ ゲート絶縁膜
３０４ ゲート絶縁層
３０８ 絶縁層
３１０ａ ソース電極層
３１０ｂ ドレイン電極層
３１４ａ 酸化物半導体層
３１４ｂ 酸化物半導体層
３１６ 酸化物半導体層
３１６ａ 層
３１６ｂ 層
３１６ｃ 層
３１７ａ 酸化物半導体膜
３１７ｂ 酸化物半導体膜
３１７ｃ 酸化物半導体膜
３５０ トランジスタ
３６０ トランジスタ
４００ 基板
４０２ ゲート電極層
４０３ ゲート絶縁膜
４０４ ゲート絶縁層
４０４ａ 絶縁層
４０４ｂ 絶縁層
４０６ 酸化物半導体層
４０６ａ 層
４０６ｂ 層
４０７ａ 酸化物半導体膜
４０７ｂ 酸化物半導体膜
４０８ 絶縁層
４０８ａ 絶縁層
４０８ｂ 絶縁層
４０９ コンタクトホール
４１０ａ ソース電極層
４１０ｂ ドレイン電極層
４５０ トランジスタ
４６０ トランジスタ
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
８０１ トランジスタ
８０２ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８１１ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
１１０１ 本体
１１０２ 筐体
１１０３ａ 表示部
１１０３ｂ 表示部
１１０４ キーボードボタン

Claims (4)

  1. 酸化物半導体層と、
    前記酸化物半導体層と重なるゲート電極層と、
    前記酸化物半導体層と前記ゲート電極層の間のゲート絶縁層と、
    前記酸化物半導体層と電気的に接続されたソース電極層及びドレイン電極層と、
    を有し、
    前記酸化物半導体層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第１の領域を有し、且つ前記第１の領域は、前記第１の層の断面方向からの透過型電子顕微鏡による観察において結晶構造が観察されないことを特徴とする半導体装置。
  2. 酸化物半導体層と、
    前記酸化物半導体層と重なるゲート電極層と、
    前記酸化物半導体層と前記ゲート電極層の間のゲート絶縁層と、
    前記酸化物半導体層と電気的に接続されたソース電極層及びドレイン電極層と、
    を有し、
    前記酸化物半導体層は、第１の層と、第２の層とを有し、
    前記第１の層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第１の領域を有し、且つ前記第１の領域は、前記第１の層の断面方向からの透過型電子顕微鏡による観察において結晶構造が観察されず、
    前記第２の層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第２の領域を有し、且つ前記第２の領域は、前記第２の層の断面方向からの透過型電子顕微鏡による観察において結晶構造が観察されないことを特徴とする半導体装置。
  3. チャネル形成領域に酸化物半導体層を有し、
    前記酸化物半導体層と重なるゲート電極層を有し、
    前記酸化物半導体層と前記ゲート電極層の間のゲート絶縁層を有し、
    前記酸化物半導体層と電気的に接続されたソース電極層及びドレイン電極層を有するトランジスタであって、
    前記酸化物半導体層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第１の領域を有し、且つ前記第１の領域は、前記第１の層の断面方向からの透過型電子顕微鏡による観察において結晶構造が観察されないことを特徴とするトランジスタ。
  4. チャネル形成領域に酸化物半導体層を有し、
    前記酸化物半導体層と重なるゲート電極層を有し、
    前記酸化物半導体層と前記ゲート電極層の間のゲート絶縁層を有し、
    前記酸化物半導体層と電気的に接続されたソース電極層及びドレイン電極層を有するトランジスタであって、
    前記酸化物半導体層は、第１の層と、第２の層とを有し、
    前記第１の層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第１の領域を有し、且つ前記第１の領域は、前記第１の層の断面方向からの透過型電子顕微鏡による観察において結晶構造が観察されず、
    前記第２の層は、電子線のプローブ径を１ｎｍ以上１０ｎｍ以下に収束させたナノビーム電子線回折における回折パターンにおいて、円周状に配置された複数のスポットが観察される第２の領域を有し、且つ前記第２の領域は、前記第２の層の断面方向からの透過型電子顕微鏡による観察において結晶構造が観察されないことを特徴とするトランジスタ。
JP2018117778A 2013-06-28 2018-06-21 半導体装置及びトランジスタ Active JP6602918B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013136451 2013-06-28
JP2013136451 2013-06-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014131751A Division JP6359892B2 (ja) 2013-06-28 2014-06-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019163533A Division JP6852133B2 (ja) 2013-06-28 2019-09-09 表示装置

Publications (2)

Publication Number Publication Date
JP2018148237A true JP2018148237A (ja) 2018-09-20
JP6602918B2 JP6602918B2 (ja) 2019-11-06

Family

ID=52114715

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2014131751A Active JP6359892B2 (ja) 2013-06-28 2014-06-26 半導体装置
JP2018117778A Active JP6602918B2 (ja) 2013-06-28 2018-06-21 半導体装置及びトランジスタ
JP2019163533A Active JP6852133B2 (ja) 2013-06-28 2019-09-09 表示装置
JP2021037947A Active JP7052110B2 (ja) 2013-06-28 2021-03-10 表示装置
JP2022056834A Active JP7392024B2 (ja) 2013-06-28 2022-03-30 半導体装置
JP2023198273A Pending JP2024019204A (ja) 2013-06-28 2023-11-22 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014131751A Active JP6359892B2 (ja) 2013-06-28 2014-06-26 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019163533A Active JP6852133B2 (ja) 2013-06-28 2019-09-09 表示装置
JP2021037947A Active JP7052110B2 (ja) 2013-06-28 2021-03-10 表示装置
JP2022056834A Active JP7392024B2 (ja) 2013-06-28 2022-03-30 半導体装置
JP2023198273A Pending JP2024019204A (ja) 2013-06-28 2023-11-22 半導体装置

Country Status (3)

Country Link
US (1) US20150001533A1 (ja)
JP (6) JP6359892B2 (ja)
KR (1) KR20150002500A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN105097557A (zh) * 2015-09-25 2015-11-25 深圳市华星光电技术有限公司 一种tft基板、tft开关管及其制造方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017149413A1 (en) * 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN115332356A (zh) * 2016-04-13 2022-11-11 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
KR102384624B1 (ko) * 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20180122833A1 (en) * 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
KR102329159B1 (ko) * 2016-10-31 2021-11-23 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
WO2018196900A1 (de) * 2017-04-27 2018-11-01 Allied Vision Technologies Gmbh Vorrichtung zur erfassung von daten
EP3561893B1 (en) 2018-04-26 2022-06-15 Canon Kabushiki Kaisha Organic device and method of manufacturing the same
US12040409B2 (en) 2021-02-09 2024-07-16 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a dielectric diffusion barrier and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2011091375A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI536577B (zh) 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101506124B1 (ko) 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR102111264B1 (ko) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5693070B2 (ja) * 2010-07-16 2015-04-01 キヤノン株式会社 動画編集装置及びその制御方法、プログラム、記憶媒体
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
TWI525614B (zh) * 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US8869903B2 (en) * 2011-06-30 2014-10-28 Baker Hughes Incorporated Apparatus to remotely actuate valves and method thereof
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2011091375A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置

Also Published As

Publication number Publication date
JP7392024B2 (ja) 2023-12-05
JP6852133B2 (ja) 2021-03-31
JP6602918B2 (ja) 2019-11-06
JP2015029087A (ja) 2015-02-12
JP6359892B2 (ja) 2018-07-18
KR20150002500A (ko) 2015-01-07
JP2024019204A (ja) 2024-02-08
JP2022097483A (ja) 2022-06-30
JP2020073954A (ja) 2020-05-14
JP7052110B2 (ja) 2022-04-11
JP2021106275A (ja) 2021-07-26
US20150001533A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP6602918B2 (ja) 半導体装置及びトランジスタ
JP7288929B2 (ja) 半導体装置
JP6399767B2 (ja) 半導体装置
JP6178891B2 (ja) 半導体装置の作製方法
TWI721916B (zh) 顯示裝置
JP6386323B2 (ja) 半導体装置
JP6050020B2 (ja) 酸化物半導体膜、及び半導体装置
JP5886676B2 (ja) 半導体装置
JP2024001176A (ja) 半導体装置
JP6199581B2 (ja) 金属酸化物膜、及び半導体装置
JP6378908B2 (ja) 半導体装置
JP6733015B2 (ja) 金属酸化物膜及び半導体装置
JP6553266B2 (ja) 金属酸化物膜及び半導体装置
JP6392955B2 (ja) 金属酸化物膜
JP2020178133A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191009

R150 Certificate of patent or registration of utility model

Ref document number: 6602918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250