JP2018133441A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP2018133441A JP2018133441A JP2017026114A JP2017026114A JP2018133441A JP 2018133441 A JP2018133441 A JP 2018133441A JP 2017026114 A JP2017026114 A JP 2017026114A JP 2017026114 A JP2017026114 A JP 2017026114A JP 2018133441 A JP2018133441 A JP 2018133441A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- green
- ceramic
- unfired
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。
後述するように、図2に示す部品本体12は、図3に示すグリーンチップ19の互いに対向する1対の側面(以下、切断側面という)20及び21上に、未焼成のセラミック保護層22及び23をそれぞれ形成したものを焼成することにより得られる。以後の説明において、焼成後の部品本体12におけるグリーンチップ19に由来する部分を積層部24と呼ぶことにする。
まず、セラミック層となるべきセラミックグリーンシートが準備される。セラミックグリーンシートには、上述した誘電体セラミックを含むセラミック原料の他、バインダ及び溶剤等が含まれる。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。
図4に示すように、セラミック層25となるべきセラミックグリーンシート31上に、所定のパターンをもって導電性ペーストが印刷されることによって、内部電極26及び27の各々となるべき内部電極パターン32が形成される。具体的には、セラミックグリーンシート31上に、帯状の内部電極パターン32が複数列形成される。
図5(a)に示すように、内部電極パターン32が形成されたセラミックグリーンシート31を、内部電極パターン32の幅方向に沿って所定間隔、すなわち内部電極パターン32の幅方向寸法の半分ずつずらしながら所定枚数積層する。さらに、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層する。
図5(b)及び図5(c)には、帯状の内部電極パターン32が延びる方向と直交する第1方向(図5(b)及び図5(c)における上下方向)の切断線33、及び、これに対して直交する第2方向(図5(b)及び図5(c)における左右方向)の切断線34の各一部が示されている。帯状の内部電極パターン32は、2つ分の内部電極26及び27が各々の引出し部同士で連結されたものが、第2方向に沿って連なった形状を有している。図5(b)及び図5(c)では、切断線33及び34が共通して示されている。
図6に示すマザーブロック35はあくまでも一例であり、実際には、セラミックグリーンシート31及び内部電極パターン32を積層する枚数、及び、帯状の内部電極パターン32を形成する列の個数はより多くなる。
図7では、プレスされた後のマザーブロック35の積層方向における一方の主面(図7では上面)にダミー部40が形成される。
図8において、ダミー部が形成されたマザーブロックは、互いに直交する第1方向の切断線33及び第2方向の切断線34に沿って切断され、行及び列方向に配列された複数のダミー部付きグリーンチップ42が得られる。ダミー部付きグリーンチップ42は、グリーンチップ19にダミー部41が形成されたものである。なお、図8では、1個のマザーブロック35から6個のダミー部付きグリーンチップ42が取り出されているが、実際には、より多数のダミー部付きグリーンチップ42が取り出される。
図8に示す粘着シート38を拡張することによって、図9に示すように、行及び列方向に配列された複数のダミー部付きグリーンチップ42は、互いの間隔を広げた状態とされる。
図10に示すダミー部付きグリーンチップ42では、グリーンチップ19の積層方向における一方の主面(上面)にダミー部41が形成されている。
なお、ダミー部付きグリーンチップの厚みとは、図10中、TGで示される長さであり、ダミー部付きグリーンチップの幅とは、図10中、WGで示される長さである。
図11には、積層方向における一方の主面にダミー部41が形成されたグリーンチップ19の一方の切断側面20に未焼成のセラミック保護層22を形成し、他方の切断側面21に未焼成のセラミック保護層23を形成した未焼成の部品本体51が示されている。未焼成の部品本体51は、未焼成のセラミック保護層23を上方へ向けた状態で、粘着シート38上に貼り付けられている。
図12(a)に示すように、未焼成の部品本体51を90度回転させ、ダミー部41を上方へ向けた状態とする。この状態で、図12(b)及び図12(c)に示すように、ダミー部41を除去する。
図13に示すダミー部付きグリーンチップ44では、グリーンチップ19の積層方向における両方の主面(上面及び下面)にダミー部41及び43が形成されている。
図14には、積層方向における両方の主面にダミー部41及び43が形成されたグリーンチップ19の一方の切断側面20に未焼成のセラミック保護層22を形成し、他方の切断側面21に未焼成のセラミック保護層23を形成した未焼成の部品本体52が示されている。未焼成の部品本体52は、未焼成のセラミック保護層23を上方へ向けた状態で、粘着シート38上に貼り付けられている。
図15(a)に示すように、未焼成の部品本体52を90度回転させ、ダミー部41を上方へ向けた状態とする。この状態で、図15(b)及び図15(c)に示すように、ダミー部41を除去する。ダミー部41を除去した後、未焼成の部品本体52を180度回転させ、ダミー部43を上方へ向けた状態とする(図示せず)。この状態で、図15(d)及び図15(e)に示すように、ダミー部43を除去する。
積層方向に配置された複数のセラミック層と複数の内部電極とを含み、積層方向に相対する1対の主面と、積層方向に直交する幅方向に相対する1対の側面と、積層方向及び幅方向に直交する長さ方向に相対する1対の端面とを有する部品本体と、上記部品本体の少なくとも1対の端面にそれぞれ設けられた外部電極と、を備えた積層セラミック電子部品であって、上記部品本体の最も主面側に積層された上記内部電極と上記部品本体の主面との間隔が、容量形成部から端面に近づくにつれて広くなることを特徴とする積層セラミック電子部品。
第2実施形態では、上記第1実施形態とは異なり、樹脂を用いてダミー部を形成する場合について説明する。
第3実施形態では、上記第1実施形態及び第2実施形態とは異なり、ジルコニアシートを用いてダミー部を形成する場合について説明する。
図17に示すダミー部付きグリーンチップ46では、グリーンチップ19の積層方向における一方の主面(上面)にダミー部45が形成されている。
図18には、積層方向における一方の主面にダミー部45が形成されたグリーンチップ19の一方の切断側面20に未焼成のセラミック保護層22を形成し、他方の切断側面21に未焼成のセラミック保護層23を形成した未焼成の部品本体53が示されている。未焼成の部品本体53は、未焼成のセラミック保護層23を上方へ向けた状態で、粘着シート38上に貼り付けられている。
図19(a)には、ダミー部が除去された後の部品本体53´を示している。焼成後、必要に応じて、不要なセラミック保護層22及び23を除去することによって、図19(b)に示すように、部品本体12が得られる。不要なセラミック保護層を除去する方法としては、例えば、バレル研磨等の方法が挙げられる。
図20に示すダミー部付きグリーンチップ47では、グリーンチップ19aとグリーンチップ19bとが積層方向に積み重ねられており、グリーンチップ19a及び19bの間にダミー部45が形成されている。積み重ねられるグリーンチップの個数は2個に限定されず、3個以上であってもよい。
図21には、ダミー部45が間に形成されたグリーンチップ19a及び19bの一方の切断側面20に未焼成のセラミック保護層22を形成し、他方の切断側面21に未焼成のセラミック保護層23を形成した未焼成の部品本体54が示されている。未焼成の部品本体54は、未焼成のセラミック保護層23を上方へ向けた状態で、粘着シート38上に貼り付けられている。
図22(a)には、ダミー部が除去された後の部品本体54´を示している。焼成後、必要に応じて、部品本体12を2つに分離し、不要なセラミック保護層22及び23を除去することによって、図22(b)に示すように、2つの部品本体12が得られる。本実施形態では、弱い力でも部品本体を容易に分離することができる。不要なセラミック保護層を除去する方法としては、例えば、バレル研磨等の方法が挙げられる。
本発明の積層セラミック電子部品の製造方法において、ダミー部を形成する方法は上述した実施形態で説明した方法に限定されるものではなく、他の方法によってダミー部を形成してもよい。また、グリーンチップの積層方向における両方の主面にダミー部を形成する場合、例えば、セラミックグリーンシートを用いて一方の主面にダミー部を形成し、樹脂を用いて他方の主面にダミー部を形成してもよい。
12,53´,54´ 部品本体
13,14 主面
15,16 側面
17,18 端面
19,19a,19b グリーンチップ
20,21 切断側面
22,23 セラミック保護層
24 積層部
25 セラミック層
26,27 内部電極
28,29 外部電極
31 セラミックグリーンシート
32 内部電極パターン
33 第1方向の切断線
34 第2方向の切断線
35 マザーブロック
36,37 切断端面
38 粘着シート
40,41,43,45 ダミー部
42,44,46,47 ダミー部付きグリーンチップ
51,52,53,54 未焼成の部品本体
60 支持台
61 転動作用板
Claims (8)
- 積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含むマザーブロックの積層方向における少なくとも一方の主面にダミー部を形成する工程と、
前記ダミー部が形成された前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、未焼成の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数のダミー部付きグリーンチップを得る工程と、
行及び列方向に配列された前記複数のダミー部付きグリーンチップの互いの間隔を広げた状態で、前記複数のダミー部付きグリーンチップを転動させることによって、前記複数のダミー部付きグリーンチップの各々の前記切断側面を揃って開放面とする工程と、
前記開放面とされた前記切断側面に未焼成のセラミック保護層を形成することによって、未焼成の部品本体を得る工程と、
前記ダミー部を除去する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。 - 積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含むマザーブロックの積層方向における少なくとも一方の主面にダミー部を形成する工程と、
前記ダミー部が形成された前記マザーブロックを第1方向の切断線に沿って切断することによって、未焼成の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数の棒状のダミー部付きグリーンブロック体を得る工程と、
所定方向に配列された前記複数の棒状のダミー部付きグリーンブロック体の互いの間隔を広げた状態で、前記複数の棒状のダミー部付きグリーンブロック体を転動させることによって、前記複数の棒状のダミー部付きグリーンブロック体の各々の前記切断側面を揃って開放面とする工程と、
前記開放面とされた前記切断側面に未焼成のセラミック保護層を形成する工程と、
前記未焼成のセラミック保護層が形成された前記棒状のダミー部付きグリーンブロック体を、前記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の未焼成の部品本体を得る工程と、
前記ダミー部を除去する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。 - 前記セラミックグリーンシートを用いて前記ダミー部を形成する請求項1又は2に記載の積層セラミック電子部品の製造方法。
- 樹脂を用いて前記ダミー部を形成する請求項1又は2に記載の積層セラミック電子部品の製造方法。
- 前記未焼成のセラミック保護層が形成された前記未焼成の部品本体、又は、前記未焼成のセラミック保護層が形成された前記棒状のダミー部付きグリーンブロック体から前記ダミー部を除去する請求項3又は4に記載の積層セラミック電子部品の製造方法。
- ジルコニアシートを用いて前記ダミー部を形成する請求項1又は2に記載の積層セラミック電子部品の製造方法。
- 前記セラミック保護層が形成された前記部品本体から前記ダミー部を除去する請求項6に記載の積層セラミック電子部品の製造方法。
- 前記ダミー部を含む前記ダミー部付きグリーンチップ、又は、前記ダミー部を含む前記棒状のダミー部付きグリーンブロック体の厚みをTG、幅をWGとしたとき、TG/WGの値は、0.6以上、1.7以下である請求項1〜7のいずれか1項に記載の積層セラミック電子部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026114A JP6950193B2 (ja) | 2017-02-15 | 2017-02-15 | 積層セラミック電子部品の製造方法 |
JP2021112957A JP7127720B2 (ja) | 2017-02-15 | 2021-07-07 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026114A JP6950193B2 (ja) | 2017-02-15 | 2017-02-15 | 積層セラミック電子部品の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021112957A Division JP7127720B2 (ja) | 2017-02-15 | 2021-07-07 | 積層セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133441A true JP2018133441A (ja) | 2018-08-23 |
JP6950193B2 JP6950193B2 (ja) | 2021-10-13 |
Family
ID=63247580
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017026114A Active JP6950193B2 (ja) | 2017-02-15 | 2017-02-15 | 積層セラミック電子部品の製造方法 |
JP2021112957A Active JP7127720B2 (ja) | 2017-02-15 | 2021-07-07 | 積層セラミック電子部品の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021112957A Active JP7127720B2 (ja) | 2017-02-15 | 2021-07-07 | 積層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6950193B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048294A (ja) * | 2019-09-19 | 2021-03-25 | 株式会社村田製作所 | 積層セラミック電子部品、およびその製造方法 |
US12080483B2 (en) | 2020-08-18 | 2024-09-03 | Murata Manufacturing Co., Ltd. | Method of producing multilayer ceramic electronic component, and multilayer ceramic electronic component |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246085A (ja) * | 1996-03-13 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサの製造方法 |
JP2011003845A (ja) * | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP2013026257A (ja) * | 2011-07-15 | 2013-02-04 | Tdk Corp | 積層型電子部品の製造方法 |
JP2015026721A (ja) * | 2013-07-26 | 2015-02-05 | 株式会社村田製作所 | コンデンサ素子の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246058A (ja) * | 1996-03-06 | 1997-09-19 | Nissin Electric Co Ltd | 巻鉄心 |
-
2017
- 2017-02-15 JP JP2017026114A patent/JP6950193B2/ja active Active
-
2021
- 2021-07-07 JP JP2021112957A patent/JP7127720B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246085A (ja) * | 1996-03-13 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサの製造方法 |
JP2011003845A (ja) * | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP2013026257A (ja) * | 2011-07-15 | 2013-02-04 | Tdk Corp | 積層型電子部品の製造方法 |
JP2015026721A (ja) * | 2013-07-26 | 2015-02-05 | 株式会社村田製作所 | コンデンサ素子の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048294A (ja) * | 2019-09-19 | 2021-03-25 | 株式会社村田製作所 | 積層セラミック電子部品、およびその製造方法 |
KR20210033904A (ko) * | 2019-09-19 | 2021-03-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품, 및 그의 제조 방법 |
JP7172927B2 (ja) | 2019-09-19 | 2022-11-16 | 株式会社村田製作所 | 積層セラミック電子部品、およびその製造方法 |
US11600445B2 (en) | 2019-09-19 | 2023-03-07 | Murata Manufacturing Co., Ltd. | Method for manufacturing a multilayer ceramic electronic component |
KR102551485B1 (ko) * | 2019-09-19 | 2023-07-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품, 및 그의 제조 방법 |
KR20230106552A (ko) * | 2019-09-19 | 2023-07-13 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
KR102665983B1 (ko) * | 2019-09-19 | 2024-05-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
US12080483B2 (en) | 2020-08-18 | 2024-09-03 | Murata Manufacturing Co., Ltd. | Method of producing multilayer ceramic electronic component, and multilayer ceramic electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP7127720B2 (ja) | 2022-08-30 |
JP2021170658A (ja) | 2021-10-28 |
JP6950193B2 (ja) | 2021-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240333B2 (en) | Manufacturing method for monolithic ceramic electronic component | |
JP5751080B2 (ja) | 積層セラミック電子部品 | |
KR101378816B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
JP6131756B2 (ja) | コンデンサ素子の製造方法 | |
KR101486979B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
JP2010092896A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP7196946B2 (ja) | 積層セラミック電子部品の製造方法 | |
KR20130093034A (ko) | 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 | |
JP7127720B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
JP6984197B2 (ja) | 積層セラミック電子部品の製造方法 | |
KR102166588B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
JP5879913B2 (ja) | セラミック電子部品の製造方法 | |
US20200126729A1 (en) | Multilayer ceramic electronic component, and method of manufacturing multilayer ceramic electronic component | |
JP7143907B2 (ja) | 積層セラミック電子部品の製造方法 | |
KR20140088804A (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
JP2018098248A (ja) | 積層セラミック電子部品の製造方法 | |
JP7327286B2 (ja) | 電子部品の製造方法 | |
WO2023089871A1 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2016207965A (ja) | 積層セラミック電子部品の製造方法 | |
JP2019016687A (ja) | 積層セラミック電子部品の製造方法 | |
JP2003178932A (ja) | コンデンサアレイおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210707 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210716 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6950193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |