JP2018125514A - 積層型電子部品および積層型ｌｃフィルタ - Google Patents

Abstract

【課題】 内部に形成されたインダクタのＱ値が大きく、挿入損失が小さい積層型電子部品を提供する。
【解決手段】 絶縁体層１ａ〜１ｉが積層された積層体１と、層間に形成された線路状導体パターン６ａ〜６ｃ（７ａ〜７ｃ）と、ビア導体８ａ〜８ｆと、を備え、積層体１の内部に螺旋状のインダクタＬ１（Ｌ２）が形成され、積層体１の積層方向に透視したとき、線路状導体パターン６ａ〜６ｃ（７ａ〜７ｃ）が重畳して配置され、環状の線路状導体パターン配置領域ＰＥ１（ＰＥ２）が構成されたものであって、線路状導体パターン６ｃ（７ｃ）の一部分が、環状の線路状導体パターン配置領域ＰＥ１（ＰＥ２）から、内側に、ずらして配置されたものとした。
【選択図】 図２

Description

本発明は積層型電子部品に関し、さらに詳しくは、内部に形成されたインダクタのＱ値が大きく、挿入損失が小さい積層型電子部品に関する。

本発明の積層型電子部品の製造方法は、本発明の積層型電子部品を製造するのに適した積層型電子部品の製造方法に関する。

絶縁体層が積層された積層体の内部に、インダクタが形成された積層型電子部品が、特許文献１（ＷＯ２０１６／１５２２０５Ａ１号公報）に開示されている。

図１６に、特許文献１に開示された積層型電子部品（ローパスフィルタ）１１００を示す。ただし、図１６は、特許文献１に開示された積層型電子部品１１００の、インダクタが形成された部分を抜粋して示した要部分解斜視図であり、キャパシタ（コンデンサ）が形成された部分の図示を省略して示したものである。

積層型電子部品１１００は、絶縁体層１０１ａ〜１０１ｉと、図示を省略した複数の他の絶縁体層とが積層された積層体１０２を備える。

上から１番目に積層された絶縁体層１０１ａは、保護層である。

上から２番目に積層された絶縁体層１０１ｂの上側主面に、線路状導体パターン（インダクタ導体層）１０３ａ、１０４ａが形成されている。なお、線路状導体パターン１０３ａの一端と、線路状導体パターン１０４ａの一端とが、相互に接続されている。

上から３番目に積層された絶縁体層１０１ｃの上側主面に、線路状導体パターン１０３ｂ、１０４ｂが形成されている。なお、線路状導体パターン１０３ｂの一端と、線路状導体パターン１０４ｂの一端とが、相互に接続されている。

上から４番目に積層された絶縁体層１０１ｄの上側主面に、線路状導体パターン１０３ｃ、１０４ｃが形成されている。

上から５番目に積層された絶縁体層１０１ｅの上側主面に、線路状導体パターン１０３ｄ、１０４ｄが形成されている。

上から６番目に積層された絶縁体層１０１ｆの上側主面に、線路状導体パターン１０３ｅ、１０４ｅが形成されている。

上から７番目に積層された絶縁体層１０１ｇの上側主面に、線路状導体パターン１０３ｆ、１０４ｆが形成されている。

上から８番目に積層された絶縁体層１０１ｈの上側主面に、線路状導体パターン１０３ｇ、１０４ｇが形成されている。

上から９番目に積層された絶縁体層１０１ｉの上側主面に、線路状導体パターン１０３ｈ、１０４ｈが形成されている。

積層体１０２には、ビア導体（ビアホール導体）１０５ａ〜１０５ｆ、および、その他、符号を付していないビア導体が形成されている。

積層型電子部品１１００の内部には、線路状導体パターン１０３ａ〜１０３ｈを、ビア導体１０５ａ〜１０５ｃによって接続して、インダクタ１０６が形成されている。

なお、インダクタ１０６では、上下に隣接する２層の線路状導体パターンを１組として１つのターンを構成して、インダクタを形成している。具体的には、線路状導体パターン１０３ａと１０３ｂ、線路状導体パターン１０３ｃと１０３ｄ、線路状導体パターン１０３ｅと１０３ｆ、線路状導体パターン１０３ｇと１０３ｈを、それぞれ１組として１つのターンを構成し、各ターンをビア導体１０５ａ〜１０５ｄによって接続して、インダクタ１０６を形成している。２つの線路状導体パターンを１組として１つのターンを構成しているのは、内部抵抗を小さくして、インダクタ１０６のＱ値を大きくするためである。インダクタ１０６の、より具体的な構成は次のとおりである。

線路状導体パターン１０３ａ、１０３ｂの他端と、線路状導体パターン１０３ｃ、１０３ｄの一端とが、ビア導体１０５ａによって接続されている。線路状導体パターン１０３ｃ、１０３ｄの他端と、線路状導体パターン１０３ｅ、１０３ｆの一端とが、ビア導体１０５ｂによって接続されている。線路状導体パターン１０３ｅ、１０３ｆの他端と、線路状導体パターン１０３ｇ、１０３ｈの一端とが、ビア導体１０５ｃによって接続されている。以上によって、インダクタ１０６が構成されている。

また、積層型電子部品１１００の内部には、線路状導体パターン１０４ａ〜１０４ｈを、ビア導体１０５ｄ〜１０５ｆによって接続して、もう１つのインダクタ１０７が形成されている。なお、インダクタ１０７も、上下に隣接する２つの線路状導体パターンを１組として１つのターンを構成して、インダクタを形成している。インダクタ１０７の、より具体的な構成は次のとおりである。

線路状導体パターン１０４ａ、１０４ｂの他端と、線路状導体パターン１０４ｃ、１０４ｄの一端とが、ビア導体１０５ｄによって接続されている。線路状導体パターン１０４ｃ、１０４ｄの他端と、線路状導体パターン１０４ｅ、１０４ｆの一端とが、ビア導体１０５ｅによって接続されている。線路状導体パターン１０４ｅ、１０４ｆの他端と、線路状導体パターン１０４ｇ、１０４ｈの一端とが、ビア導体１０５ｆによって接続されている。以上によって、インダクタ１０７が構成されている。

積層型電子部品１１００を積層体１０２の積層方向に透視したとき、インダクタ１０６を構成する線路状導体パターン１０３ａ〜１０３ｈは、重畳して配置されている。同様に、インダクタ１０７を構成する線路状導体パターン１０４ａ〜１０４ｈが、重畳して配置されている。

また、特許文献２（特開２００３-３０９０１１号公報）にも、絶縁体層が積層された積層体の内部に、インダクタが形成された別の積層型電子部品が開示されている。

図１７（Ａ）、（Ｂ）に、特許文献２に開示された積層型電子部品（積層型インダクタ）１２００を示す。ただし、図１７（Ａ）は、積層型電子部品１２００の透視斜視図である。図１７（Ｂ）は、積層型電子部品１２００の要部分解斜視図である。

積層型電子部品１２００は、積層体（絶縁積層体）２０１を備える。積層体２０１は、下から順に絶縁体層（絶縁性シート）２０２ａ〜２０２ｅが積層され、さらに最上層に図示しない保護層の絶縁体層が積層された構造からなる。

絶縁体層２０２ａの上側主面に引出端子２０３が形成されている。また、絶縁体層２０２ｂの上側主面に線路状導体パターン（導体パターン）２０４ａ、絶縁体層２０２ｃの上側主面に線路状導体パターン２０４ｂ、絶縁体層２０２ｄの上側主面に線路状導体パターン２０４ｃ、絶縁体層２０２ｅの上側主面に線路状導体パターン２０４ｄが、それぞれ形成されている。

線路状導体パターン２０４ａ〜２０４ｄは、それぞれ、環状をなし、中心軸を同一にしている。しかしながら、線路状導体パターン２０４ａ〜２０４ｄは、径の大きさが相互に異なっている。

積層体２０１には、ビア導体（スルーホール）２０５ａ〜２０５ｄが形成されている。

引出端子２０３と線路状導体パターン２０４ａとが、ビア導体２０５ａによって接続されている。線路状導体パターン２０４ａと２０４ｂとが、ビア導体２０５ｂによって接続されている。線路状導体パターン２０４ｂと２０４ｃとが、ビア導体２０５ｃによって接続されている。線路状導体パターン２０４ｃと２０４ｄとが、ビア導体２０５ｄによって接続されている。

以上の結果、積層型電子部品１２００の内部に、線路状導体パターン２０４ａ、ビア導体２０５ｂ、線路状導体パターン２０４ｂ、ビア導体２０５ｃ、線路状導体パターン２０４ｃ、ビア導体２０５ｄ、線路状導体パターン２０４ｄを順に繋ぐ導電路によって、インダクタが形成されている。

なお、積層型電子部品１２００は、上述したとおり、線路状導体パターン２０４ａ〜２０４ｄの径の大きさが相互に異なっているため、積層体２０１の積層方向に透視したとき、線路状導体パターン２０４ａ〜２０４ｄは重畳していない。

ＷＯ２０１６／１５２２０５Ａ１号公報 特開２００３-３０９０１１号公報

特許文献１に開示された積層型電子部品１１００には、インダクタ１０６を形成する線路状導体パターン１０３ａ〜１０３ｈが、上下に重畳して配置されているため、インダクタ１０６のＱ値が低いという問題があった。より具体的には、線路状導体パターン１０３ａ〜１０３ｈが上下に重畳して配置されており、線路状導体パターン１０３ｂと１０３ｃとの間、線路状導体パターン１０３ｄと１０３ｅとの間、線路状導体パターン１０３ｆと１０３ｇとの間などに発生した容量が、インダクタ１０６のＱ値を低下させてしまうという問題があった。

同様に、積層型電子部品１１００には、インダクタ１０７を形成する線路状導体パターン１０４ａ〜１０４ｈが、上下に重畳して配置されているため、インダクタ１０７のＱ値が低いという問題があった。より具体的には、線路状導体パターン１０４ａ〜１０４ｈが上下に重畳して配置されており、線路状導体パターン１０４ｂと１０４ｃとの間、線路状導体パターン１０４ｄと１０４ｅとの間、線路状導体パターン１０４ｆと１０４ｇとの間などに発生した容量が、インダクタ１０７のＱ値を低下させてしまうという問題があった。

そして、積層型電子部品１１００は、インダクタ１０６、１０７のＱ値が低いため、挿入損失（ＩＬ）が大きいという問題があった。

一方、特許文献２に開示された積層型電子部品１２００には、線路状導体パターン２０４ａ〜２０４ｄの径の大きさが相互に異なっているため、径の小さな線路状導体パターン２０４ａや２０４ｂなどの周囲に、無駄なデッドスペースが発生し、平面方向の大きさが大きくなってしまうという問題があった。すなわち、インダクタに同じ大きさのインダクタンス値を発現させようとした場合、積層型電子部品１２００は、複数の同じ径の線路状導体パターンで構成したものよりも、平面方向の大きさが大きくなってしまうという問題があった。

また、積層型電子部品１２００には、インダクタを構成する線路状導体パターン２０４ａ〜２０４ｄが重畳していないため、自己共振周波数が高すぎるという問題があった。すなわち、積層型電子部品１２００では、特許文献１に記載された積層型電子部品１１００とは逆に、線路状導体パターン２０４ａ〜２０４ｄが重畳しておらず、線路状導体パターン２０４ａ〜２０４ｄ同士の間に容量がほとんど発生していないため、自己共振周波数が高くなり過ぎる場合があるという問題があった。

本発明の一局面にかかる積層型電子部品は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型電子部品は、複数の絶縁体層が積層された積層体と、複数の絶縁体層の２つ以上の層間に、それぞれ形成された線路状導体パターンと、絶縁体層を貫通して形成された複数のビア導体と、を備え、複数の線路状導体パターンがビア導体によって接続されて、積層体の内部に螺旋状のインダクタが形成され、積層体の積層方向に透視したとき、少なくとも１つの線路状導体パターンを除き、残りの線路状導体パターンは、全て、予め定められた環状の線路状導体パターン配置領域内に重畳して配置され、少なくとも１つの線路状導体パターンは、一部分が、環状の線路状導体パターン配置領域から内側または外側にずらして配置され、残りの部分が、環状の線路状導体パターン配置領域内に配置されたものとした。

本発明の別の一局面にかかる積層型電子部品は、積層体の内部に、複数のインダクタが形成されたものであることが好ましい。この場合には、複数のインダクタを使って、高い機能を備えた積層型電子部品を構成することができる。

本発明のさらに別の一局面にかかる積層型電子部品は、複数のキャパシタ導体パターンをさらに備え、対向する２つのキャパシタ導体パターンによって、少なくとも１つのキャパシタが形成され、積層体の積層方向に対して垂直方向に透視したとき、インダクタが形成されている部分の、上側または下側に、キャパシタが配置されたものであることが好ましい。この場合には、キャパシタを使って、高い機能を備えた積層型電子部品を構成することができる。

本発明のさらに別の一局面にかかる積層型電子部品は、積層体の積層方向に対して垂直方向に透視したとき、キャパシタを形成するキャパシタ導体パターンの最も近くに配置された線路状導体パターンの一部分が、環状の線路状導体パターン配置領域から、内側または外側に、ずらして配置されたものとすることができる。あるいは、積層体の積層方向に対して垂直方向に透視したとき、キャパシタを形成するキャパシタ導体パターンから、少なくとも１つの線路状導体パターンを間に挟んで、離れて配置された線路状導体パターンの一部分が、環状の線路状導体パターン配置領域から、内側または外側に、ずらして配置されたものとすることができる。いずれの場合においても、インダクタを形成する線路状導体パターン同士の間の不必要な容量発生を抑制することができ、インダクタのＱ値の低下を抑制することができる。そして、インダクタのＱ値の低下を抑制することによって、積層型電子部品の挿入損失を小さくすることができる。

本発明のさらに別の一局面にかかる積層型電子部品は、積層体の積層方向に透視したとき、積層体が矩形形状からなり、キャパシタが矩形形状の積層体の一方側に偏在して配置され、少なくとも１つの線路状導体パターンの一部分が、積層体の前記キャパシタが偏在して配置された側において、環状の線路状導体パターン配置領域から、内側または外側に、ずらして配置されたもととすることができる。あるいは、積層体の積層方向に透視したとき、積層体が矩形形状からなり、キャパシタが矩形形状の積層体の一方側に偏在して配置され、少なくとも１つの線路状導体パターンの一部分が、積層体のキャパシタが偏在して配置された側の反対側（キャパシタが偏在して配置されていない側）において、環状の線路状導体パターン配置領域から、内側または外側に、ずらして配置されたものとすることができる。いずれの場合においても、インダクタを形成する線路状導体パターン同士の間の不必要な容量発生を抑制することができ、インダクタのＱ値の低下を抑制することができる。そして、インダクタのＱ値の低下を抑制することによって、積層型電子部品の挿入損失を小さくすることができる。

本発明の積層型電子部品によって、ハイパスフィルタ、バンドパスフィルタ、ローパスフィルタなどの、積層型ＬＣフィルタを構成することができる。

本発明の積層型電子部品は、積層体の積層方向に透視したとき、少なくとも１つの線路状導体パターンの一部分が、環状の線路状導体パターン配置領域から、内側または外側に、ずらして配置されているため、インダクタを形成する線路状導体パターン同士の間の不必要な容量発生が抑制されており、インダクタのＱ値の低下が抑制されている。すなわち、一部分がすらして配置された線路状導体パターンと、他の線路状導体パターンとの重畳面積が小さくなるため、両者間に発生する容量が小さくなり、インダクタのＱ値の低下が抑制されている。そのため、本発明の積層型電子部品は、挿入損失が小さくなっている。

第１実施形態にかかる積層型電子部品１００を示す斜視図である。 積層型電子部品１００を示す分解斜視図である。 積層型電子部品１００を示す透視平面図である。 積層型電子部品１００の等価回路図である。 積層型電子部品１００の周波数特性を示すグラフである。 比較例にかかる積層型電子部品１３００を示す分解斜視図である。 積層型電子部品１３００を示す透視平面図である。 積層型電子部品１３００の周波数特性を示すグラフである。 第２実施形態にかかる積層型電子部品２００を示す分解斜視図である。 積層型電子部品２００を示す透視平面図である。 積層型電子部品２００の周波数特性を示すグラフである。 第３実施形態にかかる積層型電子部品３００を示す分解斜視図である。 積層型電子部品３００を示す透視平面図である。 積層型電子部品３００の周波数特性を示すグラフである。 第４実施形態にかかる積層型電子部品４００を示す要部分解斜視図である。 特許文献１に記載された積層型電子部品１１００を示す要部分解斜視図である。 図１７（Ａ）は、特許文献２に記載された積層型電子部品１２００を示す透視斜視図である。図１７（Ｂ）は、積層型電子部品１２００を示す要部分解斜視図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

［第１実施形態］
図１〜図４に、第１実施形態にかかる積層型電子部品１００を示す。ただし、図１は積層型電子部品１００の斜視図である。図２は積層型電子部品１００の分解斜視図である。図３は積層型電子部品１００の透視平面図である。図４は積層型電子部品１００の等価回路図である。

積層型電子部品１００は、積層体１を備える。積層体１は、たとえば、導体材料と同時焼成が可能なセラミックスによって作製されている。

積層体１の側面に、入出力端子２、３と、グランド端子４、５とが形成されている。入出力端子２、３、グランド端子４、５は、それぞれ、一端が積層体１の底面に延出され、他端が積層体１の天面に延出されている。入出力端子２、３、グランド端子４、５は、たとえば、Ｃｕなどの導体材料によって作製され、表面に、Ｎｉ、Ａｕ、Ｓｎなどからなるめっき層が、単層または複数層形成されている。ただし、めっき層は、必須の構成ではない。

積層体１は、図２に示すように、９層の絶縁体層１ａ〜１ｉが下から順番に積層されたものからなる。

絶縁体層１ａの下側主面に、入出力端子２、３、グランド端子４、５が形成されている。また、絶縁体層１ａの側面にも、入出力端子２、３、グランド端子４、５が形成されている。なお、後述する絶縁体層１ｂ〜１ｉにも、側面に入出力端子２、３、グランド端子４、５が形成されているが、特に必要ながない場合は、図面への符号の付与と、説明とを省略する場合がある。

絶縁体層１ｂの側面に、入出力端子２、３、グランド端子４、５が形成されている。また、絶縁体層１ｂの上側主面に、線路状導体パターン６ａ、７ａが形成されている。そして、線路状導体パターン６ａの一端がグランド端子４に接続され、線路状導体パターン７ａの一端がグランド端子５に接続されている。

絶縁体層１ｃを貫通して、ビア導体８ａ、８ｂが形成されている。そして、ビア導体８ａが線路状導体パターン６ａの他端に接続され、ビア導体８ｂが線路状導体パターン７ａの他端に接続されている。また、絶縁体層１ｃの上側主面に、線路状導体パターン６ｂ、７ｂが形成されている。そして、線路状導体パターン６ｂの一端がビア導体８ａに接続され、線路状導体パターン７ｂの一端がビア導体８ｂに接続されている。

絶縁体層１ｄを貫通して、ビア導体８ｃ、８ｄが形成されている。そして、ビア導体８ｃが線路状導体パターン６ｂの他端に接続され、ビア導体８ｄが線路状導体パターン７ｂの他端に接続されている。また、絶縁体層１ｄの上側主面に、線路状導体パターン６ｃ、７ｃが形成されている。そして、線路状導体パターン６ｃの一端がビア導体８ｃに接続され、線路状導体パターン７ｃの一端がビア導体８ｄに接続されている。

絶縁体層１ｅを貫通して、ビア導体８ｅ、８ｆが形成されている。そして、ビア導体８ｅが線路状導体パターン６ｃの他端に接続され、ビア導体８ｆが線路状導体パターン７ｃの他端に接続されている。また、絶縁体層１ｅの上側主面に、キャパシタ導体パターン９ａ、１０ａが形成されている。そして、キャパシタ導体パターン９ａがビア導体８ｅに接続され、キャパシタ導体パターン１０ａがビア導体８ｆに接続されている。

絶縁体層１ｆの側面に、入出力端子２、３、グランド端子４、５が形成されている。また、絶縁体層１ｆの上側主面に、キャパシタ導体パターン９ｂ、１０ｂが形成されている。そして、キャパシタ導体パターン９ｂが入出力端子２に接続され、キャパシタ導体パターン１０ｂが入出力端子３に接続されている。

絶縁体層１ｇの上側主面に、キャパシタ導体パターン９ｃ、１０ｃが形成されている。

絶縁体層１ｈの上側主面に、キャパシタ導体パターン９ｄ、１０ｄが形成されている。キャパシタ導体パターン９ｄと１０ｄとは、相互に接続されている。

なお、積層型電子部品１００においては、キャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄが、積層体１の片側（図２における左側）に偏在して配置されている。

絶縁体層１ｉの側面および上側主面に、入出力端子２、３、グランド端子４、５が形成されている。

線路状導体パターン６ａ〜６ｃ、７ａ〜７ｃ、キャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄ、ビア導体８ａ〜８ｆは、たとえば、Ｃｕなどの導体材料によって作製されている。

積層型電子部品１００においては、後述するとおり、ビア導体８ｅと、線路状導体パターン６ｃと、ビア導体８ｃと、線路状導体パターン６ｂと、ビア導体８ａと、線路状導体パターン６ａと、を順に繋ぐ導電路によって、インダクタＬ１が構成されている。また、ビア導体８ｆと、線路状導体パターン７ｃと、ビア導体８ｄと、線路状導体パターン７ｂと、ビア導体８ｂと、線路状導体パターン７ａと、を順に繋ぐ導電路によって、インダクタＬ２が構成されている。

上述したとおり、図３は積層型電子部品１００の透視平面図であり、積層体１（絶縁体層１ａ〜１ｉ）を積層方向に透視して、インダクタＬ１の線路状導体パターン６ａ〜６ｃ、および、インダクタＬ２の線路状導体パターン７ａ〜７ｃを示したものである。

積層体１の積層方向に透視したとき、インダクタＬ１では、下から１番目に配置された線路状導体パターン６ａと、下から２番目に配置された線路状導体パターン６ｂとが、一点鎖線で示す、予め定められた環状の線路状導体パターン配置領域ＰＥ１内に重畳して配置されている。

しかしながら、下から３番目に配置された線路状導体パターン６ｃは、図３における左側の部分が、部分的に、線路状導体パターン配置領域ＰＥ１から、内側に、ずらして形成され、残りの部分が環状の線路状導体パターン配置領域ＰＥ１内に配置されている。これは、線路状導体パターン６ｃと、下から１番目に配置された線路状導体パターン６ａとの間に形成される容量を、小さくするために採用された配置構造である。

なお、下から３番目に配置された線路状導体パターン６ｃが、部分的に、線路状導体パターン配置領域ＰＥ１から、内側に、ずらして形成されていると説明したが、下から１番目に配置された線路状導体パターン６ａが、部分的に、線路状導体パターン配置領域（図示せず）から、外側に、ずらして形成されていると説明することもできる。

同様に、積層体１の積層方向に透視したとき、インダクタＬ２では、下から１番目に配置された線路状導体パターン７ａと、下から２番目に配置された線路状導体パターン７ｂとが、一点鎖線で示す、予め定められた環状の線路状導体パターン配置領域ＰＥ２内に重畳して配置されている。

しかしながら、下から３番目に配置された線路状導体パターン７ｃは、図３における左側の部分が、部分的に、線路状導体パターン配置領域ＰＥ２から、内側に、ずらして形成され、残りの部分が環状の線路状導体パターン配置領域ＰＥ２内に配置されている。これは、線路状導体パターン７ｃと、下から１番目に配置された線路状導体パターン７ａとの間に形成される容量を、小さくするために採用された配置構造である。

なお、下から３番目に配置された線路状導体パターン７ｃが、部分的に、線路状導体パターン配置領域ＰＥ２から、内側に、ずらして形成されていると説明したが、下から１番目に配置された線路状導体パターン７ａが、部分的に、線路状導体パターン配置領域（図示せず）から、外側に、ずらして形成されていると説明することもできる。

以上の構造からなる積層型電子部品１００は、従来から積層型電子部品において一般的に実施されている製造方法によって製造することができる。

積層型電子部品１００は、図４に示す等価回路を備えている。

積層型電子部品１００は、１対の入出力端子２、３を備える。

入出力端子２と３との間に、３つのキャパシタＣ１、Ｃ２、Ｃ３が、この順番で接続されている。

キャパシタＣ１とＣ２との接続点と、グランドとの間に、キャパシタＣ４とインダクタＬ１とで構成される第１の直列共振器が接続されている。なお、第１の直列共振器は、グランド端子４を経由してグランドに接続されている。

キャパシタＣ２とＣ３との接続点と、グランドとの間に、キャパシタＣ５とインダクタＬ２とで構成される第２の直列共振器が接続されている。なお、第２の直列共振器は、グランド端子５を経由してグランドに接続されている。

以上の等価回路からなる積層型電子部品１００は、積層型ＬＣフィルタであり、所望の周波数特性を備えたハイパスフィルタを構成している。

次に、積層型電子部品１００の等価回路と構造との関係について説明する。

キャパシタＣ１は、キャパシタ導体パターン９ｂと９ｃとの間に形成される容量によって構成されている。なお、キャパシタ導体パターン９ｂは、入出力端子２に接続されている。

キャパシタＣ２は、キャパシタ導体パターン９ｃと９ｄとの間に形成される容量、および、キャパシタ導体パターン１０ｄと１０ｃとの間に形成される容量によって構成されている。なお、キャパシタ導体パターン９ｄと１０ｄとは、相互に接続されている。

キャパシタＣ３は、キャパシタ導体パターン１０ｃと１０ｂとの間に形成される容量によって構成されている。なお、キャパシタ導体パターン１０ｂは、入出力端子３に接続されている。

キャパシタＣ４は、キャパシタ導体パターン９ｃと９ａとの間に形成される容量によって構成されている。

インダクタＬ１は、上述したとおり、ビア導体８ｅと、線路状導体パターン６ｃと、ビア導体８ｃと、線路状導体パターン６ｂと、ビア導体８ａと、線路状導体パターン６ａと、を順に繋ぐ導電路によって構成されている。なお、ビア導体８ｅは、キャパシタ導体パターン９ａに接続されている。また、線路状導体パターン６ａは、グランド端子４に接続されている。

キャパシタＣ５は、キャパシタ導体パターン１０ｃと１０ａとの間に形成される容量によって構成されている。

インダクタＬ２は、上述したとおり、ビア導体８ｆと、線路状導体パターン７ｃと、ビア導体８ｄと、線路状導体パターン７ｂと、ビア導体８ｂと、線路状導体パターン７ａと、を順に繋ぐ導電路によって構成されている。なお、ビア導体８ｆは、キャパシタ導体パターン１０ａに接続されている。また、線路状導体パターン７ａは、グランド端子５に接続されている。

以上の関係により、積層型電子部品１００は、積層体１の内部に、キャパシタＣ１〜Ｃ５およびインダクタＬ１、Ｌ２を使って、図４に示す等価回路からなるハイパスフィルタ回路が構成されている。

積層型電子部品１００は、積層体１の積層方向に透視したとき、インダクタＬ１の線路状導体パターン６ｃが、線路状導体パターン配置領域ＰＥ１から、内側に、ずらして形成されているため、線路状導体パターン６ａと６ｃとが完全に重畳している場合よりも、線路状導体パターン６ａと６ｃとの間に形成される容量が小さくなっており、インダクタＬ１のＱ値が大きくなっている。

同様に、積層型電子部品１００は、積層体１の積層方向に透視したとき、インダクタＬ２の線路状導体パターン７ｃが、線路状導体パターン配置領域ＰＥ２から、内側に、ずらして形成されているため、線路状導体パターン７ａと７ｃとが完全に重畳している場合よりも、線路状導体パターン７ａと７ｃとの間に形成される容量が小さくなっており、インダクタＬ２のＱ値が大きくなっている。

そして、積層型電子部品１００は、インダクタＬ１およびＬ２のＱ値が、それぞれ大きいため、挿入損失が小さくなっている。

また、積層型電子部品１００は、線路状導体パターン６ａ〜６ｃ、７ａ〜７ｃの周囲に無駄なデッドスペースがないため、平面方向の大きさが小さい。

さらに、積層型電子部品１００は、積層体１の内部において、インダクタＬ１を構成する線路状導体パターン６ａ〜６ｃが重畳しており、線路状導体パターン６ａ〜６ｃ相互間に、適度な容量が形成されている。同様に、積層体１の内部において、インダクタＬ２を構成する線路状導体パターン７ａ〜７ｃが重畳しており、線路状導体パターン７ａ〜７ｃ相互間に、適度な容量が形成されている。積層型電子部品１００は、これらの容量も活用して所望の周波数特性が形成されており、共振周波数が高すぎることがない。

図５に、第１実施形態にかかる積層型電子部品１００の周波数特性を示す。

また、比較のために、比較例にかかる積層型電子部品１３００を作製した。図６、図７に、積層型電子部品１３００を示す。図６は積層型電子部品１３００の分解斜視図、図７は積層型電子部品１３００の透視平面図である。なお、積層型電子部品１３００においては、積層型電子部品１００から変更していない構成要素については積層型電子部品１００と同じ符号を付し、積層型電子部品１００から変更した構成要素についてのみ積層型電子部品１００と異なる符号を付した。

積層型電子部品１３００は、積層型電子部品１００に部分的な変更を加えたものである。具体的には、積層型電子部品１００では、絶縁体層１ｄの上側主面に形成された線路状導体パターン６ｃ、７ｃを、それぞれ、部分的に、線路状導体パターン配置領域ＰＥ１、ＰＥ２から、内側に、ずらして形成していた。これに対し、積層型電子部品１３００では、絶縁体層１ｄの上側主面に形成された線路状導体パターン３０６ｃ、３０７ｃを、それぞれ、線路状導体パターン配置領域ＰＥ１、ＰＥ２の範囲内に形成した。すなわち、積層型電子部品１３００では、線路状導体パターン３０６ｃ、３０７ｃを、部分的に、ずらすことをしていない。積層型電子部品１３００の他の構成は、積層型電子部品１００と同じである。

図８に、比較例にかかる積層型電子部品１３００の周波数特性を示す。

図５、図８に示すように、積層型電子部品１００、積層型電子部品１３００、それぞれについて、通過帯域内の５．１５０ＧＨｚ（Ｍ０１）、５．９５０ＧＨｚ（Ｍ０４）と、通過帯域外の４．９６０ＧＨｚ（Ｍ０２）、２．９４０ＧＨｚ（Ｍ０５）とにおいて、Ｓ（２、１）特性における減衰量を測定した。また、積層型電子部品１００、積層型電子部品１３００、それぞれについて、Ｓ（１、１）特性に形成された極（Ｍ０３）の減衰量を測定した。

図５、図８から分かるように、通過帯域内の５．１５０ＧＨｚ（Ｍ０１）における減衰量は、積層型電子部品１３００が−３．００６ｄＢであるのに対し、積層型電子部品１００は−３．０００ｄＢであり、積層型電子部品１００の方が積層型電子部品１３００よりも小さかった。一方、通過帯域外の４．９６０ＧＨｚ（Ｍ０２）における減衰量は、積層型電子部品１３００が−１２．８０６ｄＢであるのに対し、積層型電子部品１００は−１３．５４１ｄＢであり、積層型電子部品１００の方が積層型電子部品１３００よりも大きかった。このように、積層型電子部品１００は、積層型電子部品１３００よりも、優れたフィルタ特性を備えており、挿入損失も小さかった。これは、積層型電子部品１００が、線路状導体パターン６ｃをずらして形成し、線路状導体パターン６ａと線路状導体パターン６ｃとの間に形成される不要な容量を小さくして、インダクタＬ１のＱ値を大きくしたこと、および、線路状導体パターン７ｃをずらして形成し、線路状導体パターン７ａと線路状導体パターン７ｃとの間に形成される不要な容量を小さくして、インダクタＬ２のＱ値を大きくしたことに起因しているものと考えられる。

［第２実施形態］
図９、図１０に、第２実施形態にかかる積層型電子部品２００を示す。ただし、図９は積層型電子部品２００の分解斜視図である。図１０は積層型電子部品２００の透視平面図である。なお、積層型電子部品２００においては、第１実施形態にかかる積層型電子部品１００から変更していない構成要素については積層型電子部品１００と同じ符号を付し、積層型電子部品１００から変更した構成要素についてのみ積層型電子部品１００と異なる符号を付した。

積層型電子部品２００は、第１実施形態にかかる積層型電子部品１００に部分的な変更を加えたものである。具体的には、積層型電子部品１００では、図２、図３に示すように、絶縁体層１ｄの上側主面に形成された線路状導体パターン６ｃ、７ｃを、それぞれ、部分的に、線路状導体パターン配置領域ＰＥ１、ＰＥ２から、内側に、ずらして形成していた。これに対し、積層型電子部品２００では、絶縁体層１ｄの上側主面に形成された線路状導体パターン２６ｃ、２７ｃは、それぞれ、線路状導体パターン配置領域ＰＥ１、ＰＥ２から、ずらさずに形成し、代わりに、絶縁体層１ｂの上側主面に形成された線路状導体パターン２６ａ、２７ａを、それぞれ、部分的に、線路状導体パターン配置領域ＰＥ１、ＰＥ２から、内側に、ずらして形成した。

積層型電子部品２００においても、線路状導体パターン２６ａと２６ｃとの重畳している面積は小さくなっており、線路状導体パターン２６ａと２６ｃとの間に形成される容量は小さくなっている。そのため、インダクタＬ１のＱ値は大きくなっている。同様に、線路状導体パターン２７ａと２７ｃとの重畳している面積は小さくなっており、線路状導体パターン２７ａと２７ｃとの間に形成される容量は小さくなっている。そのため、インダクタＬ２のＱ値は大きくなっている。

図１１に、積層型電子部品２００の周波数特性を示す。

図１１と、積層型電子部品１００の周波数特性を示す図５とを比較して分かるように、通過帯域内の５．９５０ＧＨｚ（Ｍ０４）における減衰量が、積層型電子部品１００が−０．６６６ｄＢであったのに対し、積層型電子部品２００は−０．６４０ｄＢになっており、積層型電子部品２００の方が積層型電子部品１００よりも小さくなっている。積層型電子部品２００も、優れた周波数特性を備えており、かつ、挿入損失が小さい。

［第３実施形態］
図１２、図１３に、第３実施形態にかかる積層型電子部品３００を示す。ただし、図１２は積層型電子部品３００の分解斜視図である。図１３は積層型電子部品３００の透視平面図である。なお、積層型電子部品３００においては、第１実施形態にかかる積層型電子部品１００から変更していない構成要素については積層型電子部品１００と同じ符号を付し、積層型電子部品１００から変更した構成要素についてのみ積層型電子部品１００と異なる符号を付した。

積層型電子部品３００も、第１実施形態にかかる積層型電子部品１００に部分的な変更を加えたものである。

積層型電子部品１００では、図２に示すように、キャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄが、積層体１の片側（図２における左側）に偏在して配置されていた。積層型電子部品３００においても、この構成に変更はなく、図１２に示すように、キャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄが、積層体１の片側（図１２における左側）に偏在して配置されている。

積層型電子部品１００では、図２、図３に示すように、絶縁体層１ｄの上側主面に形成された線路状導体パターン６ｃ、７ｃを、それぞれ、積層体１のキャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄが偏在して配置された側（図２における左側）において、線路状導体パターン配置領域ＰＥ１、ＰＥ２から、内側に、ずらして形成していた。これに対し、積層型電子部品３００では、絶縁体層１ｄの上側主面に形成された線路状導体パターン３６ｃ、３７ｃを、それぞれ、積層体１のキャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄが偏在して配置されていない側（図１２における右側）において、線路状導体パターン配置領域ＰＥ１、ＰＥ２から、内側に、ずらして形成した。なお、線路状導体パターン３６ｃ、３７ｃは、キャパシタ導体パターン９ａ〜９ｄ、１０ａ〜１０ｄが偏在して配置された側（図１２における左側）においては、ずらされておらず、線路状導体パターン配置領域ＰＥ１、ＰＥ２内に形成されている。

積層型電子部品３００においては、線路状導体パターン６ｂと３６ｃとの重畳している面積が小さくなっており、線路状導体パターン６ｂと３６ｃとの間に形成される容量が小さくなっている。そのため、インダクタＬ１のＱ値が大きくなっている。同様に、線路状導体パターン７ｂと３７ｃとの重畳している面積が小さくなっており、線路状導体パターン７ｂと３７ｃとの間に形成される容量が小さくなっている。そのため、インダクタＬ２のＱ値が大きくなっている。

図１３に、積層型電子部品３００の周波数特性を示す。

図１３と、積層型電子部品１００の周波数特性を示す図５とを比較して分かるように、積層型電子部品３００では、Ｓ（１、１）特性に形成される極（Ｍ０３）の周波数が、積層型電子部品１００のものよりも、高周波側にシフトしている。具体的には、積層型電子部品１００のＳ（１、１）特性に形成される極（Ｍ０３）の周波数が５．７４０ＧＨｚであったのに対し、積層型電子部品１００のＳ（１、１）特性に形成される極（Ｍ０３）の周波数は５．８２０ＧＨｚになっている。

積層型電子部品３００の構造をとれば、Ｓ（１、１）特性に形成される極（Ｍ０３）の周波数を高周波側にシフトさせることができる。Ｓ（１、１）特性の極（Ｍ０３）は、主に、入力側の直列共振器の容量によって形成されているが、積層型電子部品３００は、インダクタＬ１の線路状導体パターン６ｂと３６ｃとの間の容量と、インダクタＬ２の線路状導体パターン６ｂと３６ｃとの間の容量とが小さくなったことにより、高周波側にシフトしたものと考えられる。

また、積層型電子部品３００の通過帯域内の５．９５０ＧＨｚ（Ｍ０４）における減衰量は−０．６０６ｄＢであり、積層型電子部品１００の−０．６６６ｄＢよりも小さくなっている。

積層型電子部品３００も、優れた周波数特性を備えており、かつ、挿入損失が小さい。

［第４実施形態］
図１５に、第４実施形態にかかる積層型電子部品４００を示す。ただし、図１５は積層型電子部品４００の要部分解斜視図である。なお、図１５では、絶縁体層１ｅから上に積層された、絶縁体層１ｅ〜１ｉの図示を省略している。また、積層型電子部品４００においては、第１実施形態にかかる積層型電子部品１００から変更していない構成要素については積層型電子部品１００と同じ符号を付し、積層型電子部品１００から変更した構成要素についてのみ積層型電子部品１００と異なる符号を付した。

積層型電子部品４００は、第１実施形態にかかる積層型電子部品１００に、構成を追加したものである。具体的には、積層型電子部品１００の絶縁体層１ｂと１ｃとの間に、絶縁体層１ｂと同じ構成からなる絶縁体層４１ｂを追加した。同様に、絶縁体層１ｃと１ｄとの間に、絶縁体層１ｃと同じ構成からなる絶縁体層４１ｃを追加し、絶縁体層１ｄと１ｅとの間に、絶縁体層１ｄと同じ構成からなる絶縁体層４１ｄを追加した。すなわち、積層型電子部品４００は、特許文献１に開示された積層型電子部品１１００と同じように、インダクタＬ１を構成する線路状導体パターン６ａ〜６ｃを、それぞれ２層を１組として構成するとともに、インダクタＬ２を構成する線路状導体パターン７ａ〜７ｃを、それぞれ２層を１組として構成した。接続関係を、さらに詳しく説明すると、次のとおりである。

インダクタＬ１は、２層を１組として構成された線路状導体パターン６ａの他端と、２層を１組として構成された線路状導体パターン６ｂの一端とが、ビア導体８ａによって接続され、２層を１組として構成された線路状導体パターン６ｂの他端と、２層を１組として構成された線路状導体パターン６ｃの一端とが、ビア導体８ｃによって接続されたものからなる。同様に、インダクタＬ２は、２層を１組として構成された線路状導体パターン７ａの他端と、２層を１組として構成された線路状導体パターン７ｂの一端とが、ビア導体８ｂによって接続され、２層を１組として構成された線路状導体パターン７ｂの他端と、２層を１組として構成された線路状導体パターン７ｃの一端とが、ビア導体８ｄによって接続されたものからなる。

積層型電子部品４００は、インダクタＬ１を構成する線路状導体パターン６ａ〜６ｃを、それぞれ２層を１組として構成し、内部抵抗を小さくしているため、インダクタＬ１のＱ値がさらに大きくなっている。また、インダクタＬ２を構成する線路状導体パターン７ａ〜７ｃを、それぞれ２層を１組として構成し、内部抵抗を小さくしているため、インダクタＬ２のＱ値がさらに大きくなっている。なお、２層を１組とするのに代えて、３層以上を１組として構成しても良い。

以上、第１実施形態〜第４実施形態にかかる積層型電子部品１００、２００、３００、４００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。

たとえば、積層型電子部品１００、２００、３００、４００は、積層型ＬＣフィルタ（積層型ＬＣハイパスフィルタ）であったが、本発明の積層型電子部品は、積層型ＬＣフィルタには限られず、他の種類の積層型電子部品であっても良い。また、インダクタを備えていれば良く、キャパシタを備えている必要はなく、たとえば積層型インダクタであっても良い。また、積層型ＬＣフィルタである場合であっても、積層型ＬＣハイパスフィルタには限られず、積層型ＬＣローパスフィルタ、積層型ＬＣバンドパスフィルタなど、他の種類の積層型ＬＣフィルタであっても良い。

また、積層型電子部品１００、２００、３００、４００は、内部に２つのインダクタＬ１、Ｌ２が形成されていたが、インダクタの数は任意であり、１つであっても良く、３つ以上であっても良い。さらに、インダクタのターン数も任意であり、上述した内容には限定されない。

１・・・積層体
１ａ〜１ｉ、４１ｂ、４１ｃ、４１ｄ・・・絶縁体層
２、３・・・入出力端子
４、５・・・グランド端子
６ａ〜６ｃ、７ａ〜７ｃ、２６ａ、２６ｃ、２７ａ、２７ｃ、３６ｃ、３７ｃ・・・線路状導体パターン
８ａ〜８ｆ・・・ビア導体
９ａ〜９ｄ、１０ａ〜１０ｄ・・・キャパシタ導体パターン

Claims (8)

1. 複数の絶縁体層が積層された積層体と、
   複数の前記絶縁体層の２つ以上の層間に、それぞれ形成された線路状導体パターンと、
   前記絶縁体層を貫通して形成された複数のビア導体と、を備え、
   複数の前記線路状導体パターンが前記ビア導体によって接続されて、前記積層体の内部に螺旋状のインダクタが形成された積層型電子部品であって、
   前記積層体の積層方向に透視したとき、
   少なくとも１つの前記線路状導体パターンを除き、残りの前記線路状導体パターンは、全て、予め定められた環状の線路状導体パターン配置領域内に重畳して配置され、
   少なくとも１つの前記線路状導体パターンは、一部分が、環状の前記線路状導体パターン配置領域から内側または外側にずらして配置され、残りの部分が、環状の線路状導体パターン配置領域内に配置された積層型電子部品。
2. 前記積層体の内部に、複数の前記インダクタが形成された、請求項１に記載された積層型電子部品。
3. 複数のキャパシタ導体パターンをさらに備え、
   対向する２つの前記キャパシタ導体パターンによって、少なくとも１つのキャパシタが形成され、
   前記積層体の積層方向に対して垂直方向に透視したとき、前記インダクタが形成されている部分の、上側または下側に、前記キャパシタが配置された、請求項１または２に記載された積層型電子部品。
4. 前記積層体の積層方向に対して垂直方向に透視したとき、
   前記キャパシタを形成する前記キャパシタ導体パターンの最も近くに配置された前記線路状導体パターンの一部分が、環状の前記線路状導体パターン配置領域から、内側または外側に、ずらして配置された、請求項３に記載された積層型電子部品。
5. 前記積層体の積層方向に対して垂直方向に透視したとき、
   前記キャパシタを形成する前記キャパシタ導体パターンから、少なくとも１つの前記線路状導体パターンを間に挟んで、離れて配置された前記線路状導体パターンの一部分が、環状の前記線路状導体パターン配置領域から、内側または外側に、ずらして配置された、請求項３に記載された積層型電子部品。
6. 前記積層体の積層方向に透視したとき、
   前記積層体が矩形形状からなり、
   前記キャパシタが矩形形状の前記積層体の一方側に偏在して配置され、
   少なくとも１つの前記線路状導体パターンの一部分が、前記積層体の前記キャパシタが偏在して配置された側において、環状の前記線路状導体パターン配置領域から、内側または外側に、ずらして配置された、請求項３ないし５のいずれか１項に記載された積層型電子部品。
7. 前記積層体の積層方向に透視したとき、
   前記積層体が矩形形状からなり、
   前記キャパシタが矩形形状の前記積層体の一方側に偏在して配置され、
   少なくとも１つの前記線路状導体パターンの一部分が、前記積層体の前記キャパシタが偏在して配置された側の反対側において、環状の前記線路状導体パターン配置領域から、内側または外側に、ずらして配置された、請求項３ないし５のいずれか１項に記載された積層型電子部品。
8. 前記インダクタおよび前記キャパシタを使用してＬＣフィルタ回路が構成された、請求項３ないし５のいずれか１項に記載された積層型電子部品によって構成された積層型ＬＣフィルタ。

Images