JP2018101782A - リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び物品を製造する方法 - Google Patents

リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び物品を製造する方法 Download PDF

Info

Publication number
JP2018101782A
JP2018101782A JP2017237857A JP2017237857A JP2018101782A JP 2018101782 A JP2018101782 A JP 2018101782A JP 2017237857 A JP2017237857 A JP 2017237857A JP 2017237857 A JP2017237857 A JP 2017237857A JP 2018101782 A JP2018101782 A JP 2018101782A
Authority
JP
Japan
Prior art keywords
template
device layer
layer
device layers
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017237857A
Other languages
English (en)
Other versions
JP2018101782A5 (ja
JP7005325B2 (ja
Inventor
チョイ ビュン−ジン
Byung-Jin Choi
チョイ ビュン−ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2018101782A publication Critical patent/JP2018101782A/ja
Publication of JP2018101782A5 publication Critical patent/JP2018101782A5/ja
Application granted granted Critical
Publication of JP7005325B2 publication Critical patent/JP7005325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G03F1/64Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof characterised by the frames, e.g. structure or material, including bonding means therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00Surface shaping of articles, e.g. embossing; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】3Dメモリアレイ及びその他の電子部品の形成に有用な、インプリントリソグラフィ用テンプレートを提供する。【解決手段】テンプレート400は、ベース面410と、ベース平面に沿って位置するベース面から延在するリセッション420とを含み、リセッションは、テーパーの側壁を有する。テーパーの側壁432は、所定の角度でベース平面に交差する直線に沿って位置する。角度は、デバイス層の厚さ、接触に必要な空間及びそれに関連するミスアライメントトレランスの関数であってもよい。【選択図】図4

Description

本開示は、インプリントリソグラフィに関し、より詳細には、リセッションを有する、インプリントリソグラフィに使用されるテンプレート、そのテンプレートを使用する装置及び物品を製造する方法に関する。
電子部品の密度は、電子部品が平面(2次元又は2D)配置でレイアウトされるときに制限される。電子部品の密度は、3次元又は3D配置を可能にするために、部品を垂直方向に向けることによって、更に増加させることができる。メモリデバイスは、電子デバイスのうちの最も高い電子部品密度の幾つかを有する。メモリセル密度ができるだけ高くなるように、多数のメモリセルが配置されている。
電子部品が3D配置を有する場合、そのような電子部品を備えた電子デバイスの形成は、多数の工程を必要とする。幾つかの3Dメモリ配置において、一組のデバイス層は、個々に、又は、一対の導電層及び絶縁層として形成され、パターン化されてもよい。32のゲート電極層を有するメモリアレイの3D配置に対して、32のマスク及びエッチングオペレーションは、ゲート電極層のパターニングに使用してもよい。ゲート電極層の数が増加するにつれて、複雑さが増加する。
3D配置においてパターン層を形成するプロセスは、垂直側壁を有する非常に厚いパターンレジスト層を形成することを含むことができる。プロセスは、一対のデバイス層をパターニングする個々の工程と、レジスト浸食工程との間で交互に行うことができる。デバイス層のパターニングの間に横方向寸法を制御することは困難であり、再現性のある方法で行うようにすることは尚更困難である。プロセスフローを単純化し、更に、大量生産で要求される良好な再現性を実現する必要性が存在する。
一側面において、テンプレートは、インプリントリソグラフィプロセスに使用される。テンプレートは、ベース面を含む本体を備え、本体は、ベース平面に沿って位置するベース面から延在するリセッションを有し、リセッションは、テーパーの側壁を有する主要部分を含む。
実施形態において、リセッションは、遠位面と、中間側壁を有する中間部分とを更に含み、ベース面は、主要部分よりも遠位面に遠く、主要部分は、ベース面と遠位面との間に配置され、テーパーの側壁は、ベース平面に対して平均テーパー角度を有し、中間側壁は、丸い、又は、中間側壁の少なくとも一部は、平均テーパー角度と比較して、異なる角度でベース平面と交差する線に沿って位置する。
特定の実施形態において、ベース平面に対して、主要部分のテーパーの側壁は、平均テーパー角度を有し、中間側壁は、平均テーパー角度よりも大きい角度でベース平面と交差する線に沿って位置する。
別の特定の実施形態において、中間部分は、湾曲した側壁を有する。
更に別の特定の実施形態において、主要部分及び中間部分のそれぞれは、湾曲した側壁を有し、主要部分の曲率半径は、中間部分の曲率半径よりも大きい。
更なる特定の実施形態において、遠位面は、非平面である。
更なる別の実施形態において、主要部分に沿って、テーパーの側壁は、線に沿って位置する。
特定の実施形態において、線は、最大45°の角度でベース平面に交差する。
更なる実施形態において、テンプレートは、アパーチャを更に備え、リセッションは、アパーチャを介して、テンプレートの外側の領域と流体連通している。
別の側面において、装置は、インプリントリソグラフィに使用される。
装置は、ベース面を含む本体を含むテンプレートを備え、本体は、ベース平面に沿って位置するベース面から延在するリセッションを有し、リセッションは、テーパーの側壁を有する主要部分を含む。
実施形態において、リセッションは、遠位面と、中間側壁を有する中間部分とを更に含み、ベース面は、主要部分よりも遠位面に遠く、主要部分は、ベース面と遠位面との間に配置され、テーパーの側壁は、ベース平面に対して平均テーパー角度を有し、中間側壁は、丸い、又は、中間側壁の少なくとも一部は、平均テーパー角度と比較して、異なる角度でベース平面に対して位置する。
別の実施形態において、テンプレートは、アパーチャを更に備える。
更なる側面において、方法は、半導体デバイスを製造するために使用され、方法は、デバイス層を含む基板を提供することと、テーパーの側壁を有するパターンレジスト層を形成することと、パターンレジスト層を使用してデバイス層をパターニングすることであって、デバイス層は、テーパーの側壁に対応するテーパーの側壁を有することと、少なくとも一部のデバイス層の横方向部分を露出するために、デバイス層の少なくとも一部の部分をエッチングすることと、を備える。
実施形態において、少なくとも一部のデバイス層の部分をエッチングした後、少なくとも一部のデバイス層は、実質的に、垂直側壁を有する。
特定の実施形態において、少なくとも一部のデバイス層をエッチングした後、その他のデバイス層は、テーパーの側壁を有する。
別の実施形態において、方法は、その他のデバイス層の横方向部分を露出するために、その他のデバイス層の部分をエッチングすることを更に備える。
特定の実施形態において、その他のデバイス層をエッチングした後、デバイス層は、実質的に、垂直側壁を有する。
更なる実施形態において、少なくとも一部のデバイス層は、導電性デバイス層であり、その他のデバイス層は、絶縁性デバイス層である、又は、少なくとも一部のデバイス層は、絶縁性デバイス層であり、その他のデバイス層は、導電性デバイス層である。
特定の実施形態において、導電性デバイス層は、トランジスタのゲート電極を含む。
別の特定の実施形態において、方法は、導電性デバイス層の横方向部分に加える(land on)導電性プラグを形成することを更に備える。
実施形態は、例として示され、添付図面に限定されるものではない。
図1は、例示的なインプリントリソグラフィシステムの簡略化した側面図を含む。 図2は、ベース材料と、ドープ領域と、デバイス層とを含む基板の部分の断面図の説明図を含む。 図3は、デバイス層をパターニングして絶縁層及びチャネルコアを形成した後の図2の基板の断面図の説明図を含む。 図4は、本実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図5は、別の実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図6は、更に別の実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図7は、更に別の実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図8は、更なる実施形態におけるインプリントリソグラフィのためのテンプレートの一部分の断面図の説明図を含む。 図9は、圧力源、図4のテンプレートのアパーチャ及びプロセッサと関連付けられるガスフローコントローラの描写を含む。 図10は、成形可能な材料をインプリントしている間の図3の基板及び図4のテンプレートの断面図の説明図を含む。 図11は、成形可能な材料からパターンレジスト層を形成してテンプレートを除去した後の図10の基板の断面図の説明図を含む。 図12は、パターンレジスト層の残膜層を除去してデバイス層を初期パターニングした後の図11の基板の断面図の説明図を含む。 図13は、デバイス層の一部をエッチングした後の図12の基板の断面図の説明図を含む。 図14は、図13の部分の拡大した部分の説明図を含む。 図15は、その他のデバイス層をエッチングした後の図13の基板の断面図の説明図を含む。 図16は、実質的に完成した物品を形成した後の図14の基板の断面図の説明図を含む。 当業者は、図面における要素は、簡潔、且つ、明瞭にするために示されており、必ずしも一定のスケールで描かれていないことを理解する。例えば、図面における要素の一部の寸法は、発明の実施形態の理解を向上させることを助けるために、その他の要素に対して誇張されているかもしれない。
図面と組み合わせた以下の説明は、ここに開示される教示の理解を支援するために提供される。以下の議論は、教示の特定の実施及び実施形態に焦点を当てる。この焦点は、教示の説明を支援するために提供され、教示の範囲又は適用性の限定として解釈されるべきではない。
ここで使用されるように、速度と動作とは、相対的な基準で説明される。例えば、物体Aと物体Bとは、互いに相対的に移動する。このような用語は、物体Aが移動し、物体Bが移動していないこと、物体Aが移動せず、物体Bが移動すること、物体A及びBの両方が移動すること、をカバーすることを意図する。
ここで使用されるように、用語「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、又は、それらの他のバリエーションは、非排他的な包含をカバーすることを意図する。例えば、フィーチャのリストを備えるプロセス、方法、物品又は装置は、必ずしもそれらのフィーチャだけに限定されるものではなく、明示的にリストされていない、又は、そのようなプロセス、方法、物品又は装置に特有のその他のフィーチャを含んでもよい。更に、反対のことが明示的に提示されていない限り、「又は」は、排他的又は包括的でないことを意味する。例えば、条件A又はBは、以下のいずれか1つによって満たされる:Aが真(又は存在する)でBが偽(又は存在しない)、Aが偽(又は存在しない)でBが真(又は存在する)、及び、A及びBの両方が真(又は存在する)。
「a」又は「an」の使用は、ここに記載される要素及び部品を説明するために用いられる。これは、便宜のためだけであり、発明の範囲の一般的な意義を与えるためである。この記載は、1つ又は少なくとも1つを含むように読まれるべきであり、単数形も、それが他の意味であることが明確でない限り、複数形又は逆を含む。
他に定義されない限り、ここで使用される全ての技術的及び科学的用語は、この発明が属する技術分野の当業者によって一般的に理解されるのと同じ意味を有する。材料、方法及び例は、例示的なだけであり、限定することを意図しない。ここに記載されていない限り、特定の材料及びプロセス技術に関する多くの詳細は、従来であり、インプリント、リソグラフィ及び半導体プロセス技術の範囲内の教科書及びその他の情報源に見出すことができる。
インプリントリソグラフィに使用するためのテンプレートは、テーパーの側壁を有するパターンレジスト層を形成するために使用される。テンプレートは、ベース面を含む本体を有することができる。本体は、ベース平面に沿って位置するベース面から延在するリセッションを有することができ、リセッションは、テーパーの側壁を有する主要部分を含むことができる。ベース平面に対して、主要部分のテーパーの側壁は、平均テーパー角度を有する。別の実施形態において、テーパーの側壁は、線に沿って位置し、特定の実施形態において、線は、最大45°、最大30°又は最大20°の角度でベース平面に交差する。特定の実施形態において、デバイス層の厚さは、接触開口に関するデザインルールよりも著しく大きくなり、従って、線は、最大10°の角度でベース平面に交差する。更なる実施形態において、テーパーの側壁は、非常に小さい湾曲を有してもよい。
テンプレートは、必要又は要望に応じて、更なるフィーチャを含んでもよい。テンプレートは、遠位面と、主要部分と遠位面との間の中間部分とを有してもよい。中間部分は、中間側壁を有する。実施形態において、中間側壁の側壁は、丸くてもよい。別の実施形態において、中間側壁は、平均テーパー角度と比較して、異なる角度でベース平面に交差する線に沿って位置する。更なる実施形態において、主要部分及び中間部分は、湾曲した側壁を有し、主要部分に沿った曲率半径は、中間部分に沿った曲率半径よりも大きい。
テンプレート、テンプレートを使用する装置及び方法に関する詳細は、図面とともに本明細書を読んだ後でより理解される。以下の説明は、実施形態を例示することを意図しており、添付の特許請求の範囲で規定される本発明の範囲を限定するものではない。
図1を参照するに、ここで説明される実施形態におけるインプリントリソグラフィシステム10は、基板12の上にレリーフパターンを形成するために使用することができる。基板12は、基板チャック14に結合されてもよい。図示するように、基板チャック14は、真空チャックであり、しかしながら、その他の実施形態において、基板チャック14は、真空、ピン型、溝型、静電、電磁などを含むいかなるチャックであってもよい。例示的なチャックは、参照により全体がここに組み込まれる米国特許第6,873,087号に記載されている。
基板12及び基板チャック14は、ステージ16によって更に支持されてもよい。ステージ16は、x、y又はz方向に沿った並進又は回転運動を提供する。ステージ16、基板12及び基板チャック14は、ベース(不図示)の上に配置されてもよい。
基板12から離間しているのは、テンプレート18である。テンプレート18は、第1面及び第2面を有する本体を含み、一方の面は、そこから基板12に向かって延在するメサ20を有する。メサ20は、モールド20とも称される。実施形態において、テンプレート18は、メサ20なしで形成されてもよい。
テンプレート18又はモールド20は、石英ガラス、石英、シリコン、有機ポリマー、シロキサンポリマー、ホウケイ酸ガラス、フルオロカーボンポリマー、金属、硬化サファイア、その他の同様な材料又はそれらの組み合わせを含む、そのような材料から形成されてもよい。テンプレート18及びモールド20は、一体構造を含むことができる。また、テンプレート18及びモールド20は、互いに結合された個別の構成要素を含むことができる。図示するように、パターニング面22は、離間した凹部24及び凸部26によって定義されたフィーチャを含む。開示は、このような構成(例えば、平面)に限定することを意図していない。パターニング面22は、基板12の上に形成すべきパターンの基礎を形成する任意のオリジナルパターンを定義してもよい。
テンプレート18は、チャック28に結合されてもよい。チャック28は、真空、ピン型、溝型、静電、電磁又はその他の同様なチャックタイプとして構成されてもよい。例示的なチャックは、米国特許第6,873,087号に更に記載されている。実施形態において、チャック28は、チャック28又はインプリントヘッド30がテンプレート18の移動を容易にするように、インプリントヘッド30に結合されてもよい。
リソグラフィシステム10は、基板12の上に成形可能な材料34を吐出するのに使用される液体吐出(fluid dispense)システム32を更に含むことができる。例えば、成形可能な材料は、樹脂などの重合性材料を含むことができる。成形可能な材料34は、ドロップディスペンス、スピンコーティング、ディップコーティング、化学気層蒸着(CVD)、物理気層蒸着(PVD)、薄膜蒸着、厚膜蒸着又はそれらの組み合わせなどの技術を用いて、1つ以上の層で基板12の上に配置される。成形可能な材料34は、デザイン考慮に応じて、所望の体積がモールド22と基板12との間にディスペンスされる前又は後に、基板12の上にディスペンスされる。例えば、成形可能な材料34は、参照によりここに組み込まれる米国特許第7,157,036号及び米国特許第8,076,386号の両方に記載されているようなモノマー混合物を含むことができる。
リソグラフィシステム10は、パス42に沿ってエネルギー40を導くエネルギー源38を更に含むことができる。インプリントヘッド30及びステージ16は、パス42に重ね合わせて、テンプレート18及び基板12を位置決めすることができる。リソグラフィシステム10は、ステージ16、インプリントヘッド30、液体吐出システム32又はエネルギー源38と通信する論理要素54によって調整され、メモリ56に随意的に記憶されたコンピュータ読み取り可能なプログラムで動作してもよい。
実施形態において、インプリントヘッド30、ステージ16、或いは、インプリントヘッド30及びステージ16の両方は、成形可能な材料34によって充填されるそれらの間に所望の体積を実現するために、モールド20と基板12との間の距離を変化させる。例えば、インプリントヘッド30は、モールド20が基板12の上の成形可能な材料34に接触するように、テンプレート18に力を与えることができる。所望の体積が成形可能な材料34で充填された後、エネルギー源38は、エネルギー40、例えば、紫外線を生成して、成形可能な材料34を基板12の表面44の形状及び基板12の上にパターン層を定義するパターニング面22に一致させて凝固又はクロスリンクさせる。本明細書において、階段状構成を有するテンプレート及びリセッションのデザインに注意が向けられている。
テンプレートの詳細及び物品を形成することが提供される。実施形態において、物品は、ウエハ上に製造された電子デバイスであり、特定の実施形態において、電子デバイスは、3D NAND不揮発性メモリを含む。本明細書を読んだ後、当業者は、ここに記載されたコンセプトがメモリデバイスであってもなくてもよい、その他の電子デバイスに使用することができることを理解するであろう。コンセプトは、3D配置において、直列又は並列に接続された電子部品に好適である。
図2は、メモリアレイ内の基板200の一部分の断面図を含む。図示されてないが、メモリアレイの外側の基板200の別の部分は、行又は列デコーダ、行又は列アレイストローブ、センス増幅器又は同様のものなどの回路の一部である電子部品を含むことができる。回路は、メモリセルの前又は後に形成されてもよい。基板200は、半導体ウエハなどのベース材料201、ドープ領域202及びドープ領域202を覆うデバイス層221乃至226を含む。NAND不揮発性メモリにおいて、ドープ領域202は、図2に形成されるメモリセルから横方向(x方向、y方向又は両方)に離間された異なるメモリセル間で共有されるソース領域とすることができる。図示された実施形態において、デバイス層222、224及び226は、導電性であって、メモリセルに対するゲート電極となり、デバイス層221、223及び225は、絶縁体であって、デバイス層222、224及び226を、互いに及びドープ領域202から電気的に絶縁する。デバイス層222、224及び226は、ドープされた半導体材料、金属含有材料(例えば、金属、金属合金、金属シリサイド又は同様のもの)又はゲート電極に好適なその他の材料を含むことができる。デバイス層221、223及び225は、酸化物、窒化物、酸窒化物又は同様のものを含む。
実施形態において、デバイス層221は、その他のデバイス層222乃至226及びその後形成されるパターンレジスト層と比較して、異なる材料を含んでもよい。例えば、デバイス層221は、窒化物を含むことができ、その他のデバイス層222及び226のいずれも含まず、パターンレジスト層は、窒化物を含む。特定の実施形態において、デバイス層221は、窒化膜を含んでもよく、酸化膜を含んでも含まなくてもよい。例えば、デバイス層221は、ドープ領域202に近い酸化膜と、デバイス層222に近い窒化膜とを含むことができる。別の実施形態において、デバイス層221、223及び225は、酸化膜を含むことができ、更なる層(不図示)は、ドープ領域202とデバイス層221との間に配置されたエッチングストップ層であってもよい。
デバイス層221乃至226は、開口を定義するようにパターニングされる。絶縁層310及びチャネルコア320は、図3に示すように、開口内に形成される。絶縁層320は、酸化膜、窒化膜及び別の酸化膜を含むことができる。NAND不揮発性メモリセルにおいて、電子などの電荷キャリアは、窒化膜内の電荷トラップから蓄積又は除去することができる。従って、絶縁層310は、酸化膜間に配置された窒化膜を含むことができる。蒸着後、側壁スペーサを得るために、デバイス層226及び開口の底部を覆う絶縁層210の一部分が除去される。特定の実施形態において、側壁スペーサの形状は、図2に示すように、膜を等方的に蒸着し、膜を異方的にエッチングすることによって得られる。
チャネルコア320は、形成されるメモリセルのチャネル領域を含む半導体材料を含むことができる。チャネルコア320は、半導体層と、メモリセルに対して所望の閾値電圧を得るための濃度を有するドーパントとを含むことができる。チャネルコア320は、ドープ領域202からエピタキシャル成長させることができる、或いは、半導体材料は、アモルファス材料として蒸着させ、ドープ領域202から結晶化させてもよい。別の実施形態において、チャネルコア320は、多結晶材料として蒸着させることができる。チャネルコア302を形成するときに、半導体材料がデバイス層226の上に蒸着されると、それは、デバイス層221乃至226のパターニングを継続する前に除去される。図示されてないが、絶縁層310及びチャネルコア320を含む、側壁スペーサを備えた多数のその他の開口が形成される。
テンプレートは、デバイス層221乃至226をパターニングするために選択される。テンプレートは、成形可能な材料をインプリントするために使用され、成形可能な材料は、テーパーの側壁を有するパターンレジスト層に変換される。完成した物品において、パターンレジスト層は、デバイス層222乃至226の階段状構成を得るために続いて処理されるデバイス層222乃至226のパターンに使用される。図4乃至図8は、テーパーの側壁を有するパターンレジスト層を得るためのテンプレートに対する例示的で非限定的なデザインを示す。
図4は、実施形態におけるテンプレート400を含む。テンプレート400は、ベース平面に沿って位置するベース面410を有する。テンプレート400は、テーパーの側壁432及び遠位面450を有する主要部分430を含むリセッション420を有する。図示された実施形態において、テーパーの側壁432は、角度でベース平面に交差する直線に沿って位置する。角度は、デバイス層の厚さ、接触に必要な空間及びそれに関連するミスアライメントトレランスの関数であってもよい。例えば、一対の導電性及び絶縁性デバイス層(例えば、225と226、223と224、又は、221と222)の総厚さは、約50nmであり、接触及びそのミスアライメントに対する横方向寸法は、500nmである。角度は、sin−1(50°nm/500nm)又は約5.7°である。本明細書を読んだ後、当業者は、特定のセットの厚さ(垂直寸法)及び接触デザインルール(横方向寸法)に使用される適切な角度を決定することができる。
図5は、別の実施形態におけるテンプレート500を含む。テンプレート500は、ベース平面に沿って位置するベース面410を有する。テンプレート500は、テーパーの側壁532及び遠位面550を有する主要部分530を含むリセッション520を有する。主要部分530は、ベース面410と遠位面550との間に配置される。図示された実施形態において、テーパーの側壁532は、非常に小さい湾曲を有する。
破線560の下のリセッション520の一部は、デバイス層221乃至226をパターニングするのに使用するパターンレジストの所望の量に対応する。しかしながら、インプリトしている間に気体がトラップされた場合にトラップされたボイドが形成されることがあり、パターンレジスト層を形成するためにそれが硬化される場合に成形可能な材料が収縮することがあり、パターンレジスト層の形状に影響を及ぼすかもしれない別の処理考慮又はそれらの組み合わせを形成することがある。リセッション520は、主要部分530と遠位面550との間に配置された中間部分540を更に含んでもよい。中間部分540は、トラップされたボイド、材料収縮、別の処理考慮又はそれらの組み合わせを補償することができる。破線560と、中間部分540の深さに対応する、破線560から最も遠い遠位面550に沿った点との間の距離は、互いに直接接触する一対の下にあるデバイス層の総厚さの少なくとも11%である。距離における論理的上限はないが、距離は、最大限で、続いて形成されるパターンレジスト層を使用してパターニングされるデバイス層の総厚さであってもよい。特定の実施形態において、破線560と破線560から最も遠い遠位面550に沿った点との間の距離は、互いに直接接触する一対の下にあるデバイス層の総厚さの20%から150%又は50%から110%の範囲であってもよい。
中間部分540は、中間側壁542を有する。図示された実施形態において、中間側壁542は、丸い。主要部分530と同様に、中間部分540は、主要部分50と中間部分540との間の転移点535に隣接する曲率半径を有する。主要部分530の曲率半径は、中間部分540の曲率半径よりも大きい。
図4に一時的に戻って、テンプレート500と同様に、テンプレート400のリセッション420は、トラップされたボイド、材料収縮、別の処理考慮又はそれらの組み合わせを捕らえるための追加スペースを有しても有していなくてもよい。従って、リセッション420は、主要部分420のテーパーの側壁432と同じ線に沿って位置する中間側壁を有する中間部分を有してもよい。
図6は、実施形態におけるテンプレート600を含む。テンプレート600は、ベース平面に沿って位置するベース面410を有する。テンプレート600は、テーパーの側壁432及び遠位面650を有する主要部分630を含むリセッション620を有する。破線660の下のリセッション620の一部は、デバイス層221乃至226をパターニングするのに使用するパターンレジストの所望の量に対応する。
リセッション620は、主要部分630と遠位面650との間に配置された中間部分640を更に有する。テンプレート500と同様に、テンプレート600の中間部分640は、トラップされたボイド、パターンレジスト層を形成するためにそれが硬化されるときの成形可能な材料の材料収縮を補償することができる。破線660と、中間部分640の深さに対応する、破線660から最も遠い遠位面650に沿った点との間の距離に関する考慮は、中間部分540に関して上述した。従って、破線660と破線660から最も遠い遠位面650に沿った点との間の距離は、図5に関して前述したような値のいずれかを有してもよい。
図示された実施形態において、テーパーの側壁432は、角度でベース平面に交差する直線に沿って位置する。角度に関する考慮は、図4に関して説明した。中間部分640は、転移点635において主要部分630のテーパーの側壁432と接する中間側壁642を有する。中間側壁642は、テーパーの側壁432に対応する線とベース平面との交点における角度とは異なる角度でベース平面に交差する線に沿って位置する。特定の実施形態において、中間側壁642は、実質的に垂直である。ここで使用されるように、実質的に垂直は、側壁がベース平面に対する垂直の10°以内であることを意味する。ベース平面に関して、中間側壁642に対応する角度は、テーパーの側壁432に対応する平均テーパー角度よりも大きい。
図7は、別の実施形態におけるテンプレート700を含む。リセッション420がテンプレート700の外側の領域と流体連通することを可能とする、リセッション420から延在するアパーチャ770をテンプレート700が有すること以外、テンプレート400と同様である。図8は、更なる実施形態におけるテンプレート800を含む。テンプレート800は、テンプレート800のリセッション820が破線860と遠位面850との間の中間領域840を有すること以外、テンプレート700と同様である。実施形態において、遠位面850は、中間部分840の中間側壁である。図示された実施形態において、遠位面850は、主要部分430と中間部分840との間の転移点835からアパーチャ870まで延在する。
テンプレートの多くの異なる実施形態が説明されたが、本明細書を読んだ後、当業者は、その他の実施形態がここで説明されたコンセプトと一致して使用されることを理解するであろう。例えば、図示された異なる実施形態のフィーチャを組み合わせることができる。例えば、図4及び図6乃至図8における主要部分430は、主要部分530と同様に、非常に小さい湾曲を有してもよい。テンプレート500及び600は、リセッション520及び620をテンプレートの反対側の領域に接続するアパーチャを含むことができる。更に、テンプレートのいずれかは、成形可能な材料を流すのに役立つために、又は、別の理由で、ベース面410に直接隣接する丸い角を有してもよい。従って、主要部分420又は520は、(図示されるように)ベース面410に延在してもよいし、又は、ベース面410に隣接しているが離間していてもよい。特定の実施形態において、主要部分420又は520は、(垂直方向に計測された)その最深場所でリセッション420、520、620又は820の深さの10%を超えずに、ベース面410から垂直に(ベース平面に垂直な方向に)離間して配置されてもよい。実施形態において、アパーチャ770及び870は、それぞれ、リセッション420及び820の一部ではない。当業者は、特定のアプリケーションに対するニーズ又は要望のためのテンプレートの特定のデザインを決定することができる。
テンプレートがアパーチャを含む場合、成形可能な材料をテンプレートでインプリントする間、テンプレートからパターンレジスト層を引き離す間又は両方の間、リセッション内の圧力が制御される。図9は、圧力源、テンプレート700及びプロセッサと関連付けられるガスフローコントローラ936の描写を含む。別の実施形態において、以下に説明するガスフローコントローラ936の構成及び動作は、テンプレート800とともに使用される。簡単にするために、構成及び動作は、テンプレート700に関して説明される。
図1、図7及び図9を参照するに、リセッション420は、アパーチャ770を介して、ガスコントローラ936と流体連通する。ガスコントローラ936は、真空(負圧)源902及び(正)圧力源904と流体連通する。図示されてないが、ガスコントローラ936は、リセッション420を周囲圧力にあることを可能にすることもできる。ガスコントローラ936は、圧力源セレクタ972と、バルブ又はその他の圧力制御機構974と、圧力センサ976とを含む制御ユニット970を含む。ガスコントローラ936は、プロセッサ54(図1)に結合される。ガスコントローラ936を動作させるロジックは、ガスコントローラ936、プロセッサ54又は両方にあってもよい。特定の実施形態において、リセッション420は、真空設定点又は圧力設定点に設定してもよい。圧力源セレクタ972は、所望の源902又は904を選択することができ、バルブ974は、圧力センサ976によって感知される圧力が設定点と同一又は設定点の所定のトレランス内になるように、調整される。
インプリント動作の間、真空は、テンプレート700のアパーチャ770に向かって空気を導くのに役立つ。別の実施形態において、リセッション420に対向するテンプレート700の側面は、インプリントする間に周囲圧力にあってもよい。アパーチャ770は、アパーチャを有していないテンプレート400のリセッション420と比較して、トラップされた空気がリセッション420をより容易に離れることを可能にする。パターンレジスト層を形成するために成形可能な材料を硬化させた後、成形可能な材料から形成されたパターンレジスト層からテンプレート700を引き離すことを助けるために、圧力源904を介して、圧力が与えられてもよい。
物品を製造する方法は、継続し、図4におけるテンプレート400を使用して処理される。図1、図3及び図10を参照するに、図3に図示されるような基板は、基板チャック14の上に載置され、その位置に保持される。液体吐出システム32及び基板は、互いに相対的に位置決めされる。プロセッサ54は、モールド内のリセッションを充填するために、デバイス層226、絶縁層310及びチャネルコア320の上に形成可能な材料を適切な面積密度でディスペンスする、又は、別に形成する指示を液体吐出システム32に送る。特定の実施形態において、リセッション420を備えたテンプレート400は、成形可能な材料1000をインプリントするために使用される。基板とテンプレートとは、互いに近接して移動し、テンプレートは、成形可能な材料に接触する。図10を参照するに、移動は継続し、成形可能な材料1000は、テンプレート400におけるリセッション420及びその他のリセッション(不図示)を充填する。
方法は、テンプレート400のパターン面に対応する、図11におけるパターンレジスト層1100を形成するために、成形可能な材料1000を硬化することを含む。硬化は、電磁放射線の照射によって行うことができる。実施形態において、電磁放射線は、紫外線である。別の実施形態において、成形可能な材料は、熱を使用して硬化させることができる。基板とテンプレート400のベース面410との間に形成されたパターンレジスト層1100の一部分は、残膜層1110を形成する。硬化の後、テンプレート400は、図11に図示されるようなテーパーの側壁1132を有するパターンレジスト層1100から引き離される。
パターンレジスト層1100は、図12に図示されるように、下にあるデバイス層222乃至226を初期パターニングするために使用することができる。図示された実施形態において、デバイス層221は、その他のデバイス層222乃至226及びパターンレジスト層1100とは異なる組成を有する。従って、デバイス層221は、デバイス層222乃至226の初期パターニングの間のエッチングのためのエッチングストップ層とすることができる。パターニングの後、デバイス層222乃至226は、パターンレジスト層1100のテーパーの側壁1132に対応するテーパーの側壁を有する。
パターニングシーケンスの第1部分の間、残膜層1110は、Oプラズマを使用してアッシングされる。アッシングは、時限エッチング、終点検出又は終点検出及び時限オーバーエッチングとして行うことができる。
パターニングシーケンスの第2部分の間、デバイス層222乃至226の部分は、パターンレジスト層1100が浸食されるにつれて、パターニングされる。パターンレジスト層1100は、Oプラズマを使用してエッチングされ、絶縁性デバイス層223及び225が酸化シリコンを含む場合、化学エッチングは、CHFを含むことができ、デバイス層226が多結晶又はアモルファスシリコンを含む場合、化学エッチングは、Oを含む、又は、含まないHBrを含むことができる。必要又は要望に応じて、その他のエッチングガス又はその他のガス(例えば、CO、Arなど)が使用されてもよい。エッチングは、反応性イオンエッチングを使用して異方的に行うことができる。
化学エッチングは、全ての層が同時にエッチングされるように、パターンレジスト層1100とデバイス層222乃至226との間の所望の選択性を得るように選択される。特定の実施形態において、酸化シリコンを含む絶縁性デバイス層223及び225に対する、アモルファス又は多結晶シリコンを含む導電性デバイス層222、224及び226に対する、パターンレジスト層1100のエッチング選択性は、X:Y:Zに近くてもよく、Xは、パターンレジスト層1100の相対的なエッチング選択性であり、Yは、絶縁性デバイス層223及び225の相対的なエッチング選択性であり、Zは、導電性デバイス層222、224及び226の相対的なエッチング選択性である。
X、Y及びZに関する値は、特定のタイプの層(例えば、絶縁性デバイス層223及び225)に対するエッチングレートを、エッチングされる異なるタイプの層に対する平均エッチングレートで割ることによって決定することができる。例えば、特定の化学エッチングを使用する場合、パターンレジスト層1100のエッチングレートは、450nm/minであり、絶縁性デバイス層223及び225のエッチングレートは、550nm/minであり、導電性デバイス層のエッチングレートは、500nm/minである。従って、3つの異なるタイプの層に対する平均エッチングレートは、500nm/minである。その結果、この特定の例において、X:Y:Zは、(450nm/min÷500nm/min):(550nm/min÷500nm/min):(500nm/min÷500nm/min)、又は、より単純に、0.9:1.1:1.0である。実施形態において、X、Y及びZのそれぞれは、0.8から1.2の範囲にあり、特定の実施形態では、0.9から1.1の範囲にある。別の実施形態において、相対的なエッチング選択性に対する比率は、説明した範囲外であってもよい。
化学エッチングが選択された後、パターンレジスト層1100及びデバイス層222乃至226は、図12に図示されるような構造を提供するために、エッチングされる。エッチングは、パターンレジスト層1100のテーパーの側壁1132がデバイス層222乃至226に複製され、デバイス層222乃至226のそれぞれがテーパーの側壁を有するように行われる。エッチングは、時限エッチング、終点検出又は時限オーバーエッチングを備える終点検出として行われる。デバイス層221の窒化物に基づく信号は、終点検出に使用されてもよい。エッチングは、異方的又は等方的に行われる。特定の実施形態において、エッチングは、反応性イオンエッチングを使用して行われる。
別の実施形態において、デバイス層222乃至226のエッチングは、低選択性によって特徴づけられるイオンミーリング又はスパッタエッチングを使用して行われ、異なる材料のエッチングレートは、プラズマエッチング又は反応性イオンエッチングと比較して、互いに近いことを意味する。従って、エッチングは、反応性イオンエッチングとして行われるエッチングと比較して、デバイス層221で停止することがより困難になる。終点検出は、その他のデバイス層221乃至226と比較して、デバイス層221が異なる組成を揺する場合に使用される。
別の実施形態(不図示)において、デバイス層221は、テーパーの側壁を得るために、その他のデバイス層とともにパターニングされてもよい。例えば、絶縁性デバイス層221、223及び225は、アンドープ酸化シリコンなどの同一の組成を有してもよい。本実施形態において、ドープ領域202がデバイス層221乃至226及びパターンレジスト層1100とは異なる材料を含むならば、終点検出が使用される。例えば、ドープ領域202は、ヒ素ドープ多結晶シリコンを含み、導電性デバイス層222、224及び226は、ホウ素又はリンドープ多結晶シリコンを含む。終点検出は、ヒ素に対応する信号に基づいていてもよい。多結晶シリコンのドライエッチングレートは、ドーパントにかかわらず、単結晶シリコンと同様であるため、幾つかのケアが発動される。実施形態において、エッチング条件は、ヒ素が検出され、終点検出に続くオーバーエッチングが使用された後、エッチングレートを低減するように変更される。本明細書を読んだ後、当業者は、エッチング技術(プラズマエッチング、反応性イオンエッチング、イオンミーリング又はスパッタエッチング)でデバイス層221がエッチングされるべきかどうか、及び、エッチングが時限エッチング、終点検出又は時限オーバーエッチングを備えた終点検出として行われるべきかを決定することができる。
エッチングシーケンスの付加的な部分は、層222乃至226の階段状構成を得るために、絶縁性デバイス層223及び225から独立して、導電性デバイス層222、224及び226をエッチングすることができる。特に、図13及び図14に図示されるように、デバイス層222乃至226に対するテーパーの側壁を得るために使用される化学エッチングが終了され、パターンレジスト層1100及びデバイス層223及び225と比較して、導電性デバイス層222、224及び226を選択的にエッチングすることができる化学エッチングは、導電性デバイス層222、224及び226の露出部分を除去するために使用される。エッチングは、良好なパターン忠実性を維持するために、異方性エッチングを使用して行われる。実施形態において、導電性デバイス層222、224及び226が多結晶又はアモルファスシリコンを含む場合、化学エッチングは、Oを含む、又は、含まないHBrを含むことができる。エッチングは、良好なパターン忠実性を維持するために、異方性エッチングを使用して行われる。図14は、絶縁性デバイス層221、223及び225の横方向(水平)表面を露出させるために導電性デバイス層222、224及び226をエッチングした後の基板を良好に図示するために、図13の拡大部分を含む。導電性層222、224及び226は、実質的に、垂直側壁を有する。プロセスにおける現段階では、デバイス層223及び225は、まだテーパーの側壁を有する。実施形態において、導電性デバイス層222、224及び226のいずれも、基板の上面から見ることができない。
図15に示されるように、エッチングシーケンスの更なる部分は、導電性層222、224及び226の部分を露出させるために使用される。パターンレジスト層1100及び導電性デバイス層222及び224と比較して、絶縁性デバイス層223及び225を選択的にエッチングすることができる化学エッチングは、導電性デバイス層222及び224の露出部分を除去するために使用される。エッチングは、良好なパターン忠実性を維持するために、異方性エッチングを使用して行われる。実施形態において、絶縁性デバイス層223及び225が酸化物を含む場合、化学エッチングは、CHFを含むことができる。エッチングは、良好なパターン忠実性を維持するために、異方性エッチングを使用して行われる。導電性デバイス層222及び224の横方向(水平)表面を露出させるために絶縁性デバイス層223及び225をエッチングした後である。パターンレジスト層1100の残りの部分は、導電性デバイス層226を露出させるために、アッシングによって除去される。絶縁性層223及び225は、実質的に、垂直側壁を有する。実施形態において、絶縁性デバイス層223及び225のいずれも、基板の上面から見ることができない。図15に示すように、デバイス層225及び226は、ステップを形成し、デバイス層223及び224は、別のステップを形成し、デバイス層223は、更なるステップを形成する。デバイス層221がパターンニングされる別の実施形態(不図示)において、デバイス層221及び222は、同一のステップの一部である。従って、デバイス層222乃至226においてテーパーの側壁を最初に形成するパターニングは、階段状構成に変換される。
導電性デバイス層222、224及び226が同一の組成及び実質的に同一の厚さを有し、絶縁性デバイス層223及び225が同一の組成及び実質的に同一の厚さを有する場合、デバイス層222乃至226をパターニングする処理は単純化される。ここで使用されるように、「実質的に同一の厚さ」は、厚さが互いに10%以内であることを意味する。
図16に図示されるように、実質的に完成された物品を形成するために、更なる処理が行われる。中間誘電体(ILD)層1600は、パターンデバイス層221乃至226を含む基板の上に形成される。実施形態において、ILD層1600は、複数の膜を含んでもよい。例えば、ILD層1600は、アンドープ酸化膜1602と、エッチングストップ膜1604と、ドープ酸化膜1606とを含むことができる。層は、連続的に蒸着及び研磨される。図16に示されるように、ドープ酸化膜1606の厚さは、場所間で十分に異なる厚さを有する。エッチングストップ層1604は、導電性デバイス層222、224及び226及び物品のその他の部分に接触するためのドープ酸化膜1606のより制御されたエッチングを提供するのに役立つ。エッチングストップ層1604は、窒化物層を含むことができる。エッチングは、終点検出又は終点検出と時限オーバーエッチングとの組み合わせを使用して行うことができる。ドープ酸化膜1606と比較して、膜1602及び1604は、相対的に薄く、より均一な厚さを有し、従って、それらは、重大な面倒な事態がなく、順次エッチングされる。パターンILD層1600は、コンタクト開口1620を有する。別の実施形態において、より多く又はより少ない膜がパターンILD層1600に使用され、膜1602、1604及び1606の組成は、前述したそれらとは異なってもよい。本明細書を読んだ後、当業者は、ILD1600の膜の数及びそれらの組成は特定のアプリケーションに対するニーズ及び要望に合わせることができることを理解するであろう。
導電性プラグ1622は、コンタクト開口1620内に形成される。絶縁層1640は、相互接続トレンチ1642を形成するために、形成及びパターニングされ、相互接続1644及び1646は、相互接続トレンチ内に形成される。相互接続1644は、導電性プラグ1622を介して、デバイス層222、224及び226に電気的に接続される。相互接続1644は、図16に図示される実施形態におけるメモリアレイのゲート電極に信号を供給する。相互接続1646は、チャネルコア320に電気的に接続される。従って、相互接続1646は、メモリアレイに対するビット線の一部である。
別の実施形態において、メモリアレイは、より多くのデバイス層と、デバイス層に結合されたより多くのチャネルコアとを含む。チャネルコアは、より高密度メモリアレイを可能にするために、隣接する行に沿ったねじれ形配列で配置されてもよい。更なる実施形態において、チャネルコア320に対してデバイス層221乃至226をパターニングする順序と、導電性プラグ1622に対するランディング領域を形成する順序とは、逆にすることができる。デバイス層221乃至226は、絶縁層310及びチャネルコア320に対してデバイス層221乃至226をパターニングする前、階段状構成を得るようにパターニングされてもよい。
その他のタイプの電子部品は、ここで説明したような技術を使用して形成されてもよい。特に、デバイス層222、224及び226、及び、チャネルコア320の機能は、変更されてもよい。例えば、デバイス層222、224及び226は、トランジスタのチャネル領域の形式であり、チャネルコア320は、ゲート電極によって置換してもよい。特定の例において、トランジスタは、デプレションモードトランジスタでもよく、ゲート電極は、トランジスタに対する共通ゲート電極でもよい。このような構成は、トランジスタのチャネル領域が、異なる構成要素に電気的に接続されて一緒にオン又はオフされるデバイス層222、224及び226に対応する場合に有用である。このような構成は、信号(共通ゲート電極上)が異なる回路によって同時に使用される場合に有用である。
ここで説明したようなテンプレートは、インプリントリソグラフィを使用して形成された同一のパターンレジスト層を使用して物品のデバイス又はその他の層をパターニングするのに有用である。テンプレートは、トラップされたボイド、成形可能な材料の材料収縮、パターンレジスト層の厚さに影響を与える別の処理結果又はそれらの組み合わせが意図的でない場所において上部デバイス層のパターニングを生じさせないように設計される。従って、テンプレートは、単一のパターンレジスト層を使用して幾つかのデバイス層をパターニングする場合に、製造に使用されるよりロバストなパターニングシーケンスを可能にする。テンプレートは、3Dメモリアレイ及びその他の電子部品の形成に有用である。
なお、一般的な説明又は例において上述のアクティビティの全てが必要であるのではなく、特定のアクティビティの一部が必要でないことがあり、1つ以上の更なるアクティビティが説明されたそれらに加えて行われてもよい。更に、アクティビティがリストされる順序は、必ずしもそれらが行われる順序ではない。
利益、その他の利点及び問題に対する解決法は、特定の実施形態に関して上述されている。しかしながら、利益、利点、問題に対する解決法、及び、更なるプロナウンスを起こす又はであるために利益、利点又は解決法をもたらすフィーチャは、請求項のいずれか又は全てのクリティカルな、必須な又は不可欠なフィーチャと解釈されるべきではない。
ここで説明された実施形態の明細書及び説明図は、様々な実施形態の構成の一般的な理解を提供することを目的としている。明細書及び説明図は、ここで説明された構成又は方法を使用する装置及びシステムの要素及びフィーチャの全ての包括的及び総合的な説明として提供されることを目的としていない。個々の実施形態は、単一の実施形態の組み合わせで提供されてもよく、反対に、略して、単一の実施形態のコンテキストで説明した様々な特徴は、個々に、又は、幾つかのサブコンビネーションで提供されてもよい。更に、範囲に提示された値に対する参照は、その範囲内の各値及び全ての値を含む。多くのその他の実施形他は、本明細書を読んだ後、当業者に明かとなる。その他の実施形態は、開示の範囲から逸脱することなく、構造的置換、論理的置換又はその他の変更が行われるように、使用され、開示から導き出される。従って、開示は、限定的ではなく、例示的なものとみなされるべきである。

Claims (20)

  1. インプリントリソグラフィのためのテンプレートであって、
    ベース面を含む本体を備え、前記本体は、ベース平面に沿って位置する前記ベース面から延在するリセッションを有し、前記リセッションは、テーパーの側壁を有する主要部分を含むことを特徴とするテンプレート。
  2. 前記リセッションは、
    遠位面と、
    中間側壁を有する中間部分と、を更に含み、
    前記ベース面は、前記主要部分よりも前記遠位面に遠く、
    前記主要部分は、前記ベース面と前記遠位面との間に配置され、
    前記テーパーの側壁は、前記ベース平面に対して平均テーパー角度を有し、
    前記中間側壁は、丸い、又は、前記中間側壁の少なくとも一部は、前記平均テーパー角度と比較して、異なる角度で前記ベース平面に交差する線に沿って位置することを特徴とする請求項1に記載のテンプレート。
  3. 前記ベース平面に対して、前記主要部分の前記テーパーの側壁は、平均テーパー角度を有し、前記中間側壁は、前記平均テーパー角度よりも大きい角度で前記ベース平面に交差する線に沿って位置することを特徴とする請求項2に記載のテンプレート。
  4. 前記中間部分は、湾曲した側壁を有することを特徴とする請求項2に記載のテンプレート。
  5. 前記主要部分及び前記中間部分のそれぞれは、湾曲した側壁を有し、前記主要部分の曲率半径は、前記中間部分の曲率半径よりも大きいことを特徴とする請求項2に記載のテンプレート。
  6. 前記遠位面は、非平面であることを特徴とする請求項2に記載のテンプレート。
  7. 前記主要部分に沿って、前記テーパーの側壁は、線に沿って位置することを特徴とする請求項1に記載のテンプレート。
  8. 前記線は、最大45°の角度で前記ベース平面に交差することを特徴とする請求項7に記載のテンプレート。
  9. 前記テンプレートは、アパーチャを更に備え、前記リセッションは、前記アパーチャを介して、前記テンプレートの外側の領域と流体連通していることを特徴とする請求項1に記載のテンプレート。
  10. インプリントリソグラフィのための装置であって、
    テンプレートを備え、
    前記テンプレートは、ベース面を含む本体を含み、前記本体は、ベース平面に沿って位置する前記ベース面から延在するリセッションを有し、前記リセッションは、テーパーの側壁を有する主要部分を含む、
    ことを特徴とする装置。
  11. 前記リセッションは、
    遠位面と、
    中間側壁を有する中間部分と、
    を更に含み、
    前記ベース面は、前記主要部分よりも前記遠位面に遠く、
    前記主要部分は、前記ベース面と前記遠位面との間に配置され、
    前記テーパーの側壁は、前記ベース平面に対して平均テーパー角度を有し、
    前記中間側壁は、丸い、又は、前記中間側壁の少なくとも一部は、前記平均テーパー角度と比較して、異なる角度で前記ベース平面に対して位置することを特徴とする請求項10に記載の装置。
  12. 前記テンプレートは、アパーチャを更に備えることを特徴とする請求項10に記載の装置。
  13. 半導体デバイスを製造する方法であって、
    デバイス層を含む基板を提供することと、
    テーパーの側壁を有するパターンレジスト層を形成することと、
    前記パターンレジスト層を使用して前記デバイス層をパターニングすることであって、前記デバイス層は、前記パターンレジスト層の前記テーパーの側壁に対応するテーパーの側壁を有することと、
    少なくとも一部のデバイス層の横方向部分を露出するために、前記デバイス層の少なくとも一部の部分をエッチングすることと、
    を備えることを特徴とする方法。
  14. 前記少なくとも一部のデバイス層の部分をエッチングした後、前記少なくとも一部のデバイス層は、実質的に、垂直側壁を有することを特徴とする請求項13に記載の方法。
  15. 前記少なくとも一部のデバイス層の部分をエッチングした後、その他のデバイス層は、前記テーパーの側壁を有することを特徴とする請求項14に記載の方法。
  16. その他のデバイス層の横方向部分を露出するために、前記その他のデバイス層の部分をエッチングすることを更に備えることを特徴とする請求項13に記載の方法。
  17. 前記その他のデバイス層の部分をエッチングした後、前記デバイス層は、実質的に、垂直側壁を有することを特徴とする請求項16に記載の方法。
  18. 前記少なくとも一部のデバイス層は、導電性デバイス層であり、その他のデバイス層は、絶縁性デバイス層である、又は、
    前記少なくとも一部のデバイス層は、絶縁性デバイス層であり、その他のデバイス層は、導電性デバイス層であることを特徴とする請求項13に記載の方法。
  19. 前記導電性デバイス層は、トランジスタのゲート電極を含むことを特徴とする請求項18に記載の方法。
  20. 前記導電性デバイス層の横方向部分に加える導電性プラグを形成することを更に備えることを特徴とする請求項18に記載の方法。
JP2017237857A 2016-12-21 2017-12-12 テンプレート、インプリントリソグラフィのための装置及び半導体デバイスを製造する方法 Active JP7005325B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/387,409 2016-12-21
US15/387,409 US10991582B2 (en) 2016-12-21 2016-12-21 Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article

Publications (3)

Publication Number Publication Date
JP2018101782A true JP2018101782A (ja) 2018-06-28
JP2018101782A5 JP2018101782A5 (ja) 2021-01-28
JP7005325B2 JP7005325B2 (ja) 2022-01-21

Family

ID=62561993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017237857A Active JP7005325B2 (ja) 2016-12-21 2017-12-12 テンプレート、インプリントリソグラフィのための装置及び半導体デバイスを製造する方法

Country Status (3)

Country Link
US (2) US10991582B2 (ja)
JP (1) JP7005325B2 (ja)
KR (1) KR102265096B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077690A (ja) * 2018-11-06 2020-05-21 大日本印刷株式会社 インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521682A (ja) * 2003-03-27 2006-09-21 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズ 多重浮彫要素スタンプと選択的付加圧力を利用したuvナノインプリントリソグラフィ法
US20080164638A1 (en) * 2006-11-28 2008-07-10 Wei Zhang Method and apparatus for rapid imprint lithography
JP2009066773A (ja) * 2007-09-10 2009-04-02 Murata Mfg Co Ltd インプリント用モールドおよび微細パターン形成方法
JP2010202497A (ja) * 2009-02-04 2010-09-16 Fujifilm Corp 熱線反射膜、並びに熱線反射構造体及びその製造方法
JP2010245094A (ja) * 2009-04-01 2010-10-28 Toshiba Corp テンプレート及び半導体装置の製造方法
KR20110066812A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
JP2013513950A (ja) * 2009-12-10 2013-04-22 モレキュラー・インプリンツ・インコーポレーテッド インプリント・リソグラフィ用テンプレート
JP2014194960A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403623A (en) * 1967-03-01 1968-10-01 William R. Blackwood Method and apparatus for marking symbols and other subject matter on charts, graphs and the like
US5575962A (en) * 1994-12-02 1996-11-19 Lucent Technologies Inc. Method for fabricating optical quality molds with precision microfeatures
US5670062A (en) * 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
US5993724A (en) * 1997-12-31 1999-11-30 Lyle H. Shuert Method of forming non-skid plastic pallet
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US7223350B2 (en) * 2002-03-29 2007-05-29 International Business Machines Corporation Planarization in an encapsulation process for thin film surfaces
US20080160129A1 (en) * 2006-05-11 2008-07-03 Molecular Imprints, Inc. Template Having a Varying Thickness to Facilitate Expelling a Gas Positioned Between a Substrate and the Template
WO2004054784A1 (en) * 2002-12-13 2004-07-01 Molecular Imprints, Inc. Magnification corrections employing out-of-plane distortions on a substrate
US7175412B2 (en) * 2003-01-15 2007-02-13 Chin-Chen Lin Heat pressing die set for forming embossed designs on garments
KR100495836B1 (ko) * 2003-03-27 2005-06-16 한국기계연구원 다중 양각 요소 스탬프를 이용한 나노임프린트 리소그래피공정
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
JP4574240B2 (ja) * 2004-06-11 2010-11-04 キヤノン株式会社 加工装置、加工方法、デバイス製造方法
US20060134381A1 (en) * 2004-12-20 2006-06-22 Visteon Global Technologies, Inc. Cover skin with high and low gloss
WO2006084118A2 (en) * 2005-02-04 2006-08-10 Molecular Imprints, Inc. Imprint lithography template and method to facilitate control of liquid movement
US7547398B2 (en) * 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Iii族窒化物半導体からなる発光素子とその製造方法
JP4815464B2 (ja) * 2008-03-31 2011-11-16 株式会社日立製作所 微細構造転写スタンパ及び微細構造転写装置
US20100052216A1 (en) * 2008-08-29 2010-03-04 Yong Hyup Kim Nano imprint lithography using an elastic roller
US20100095862A1 (en) 2008-10-22 2010-04-22 Molecular Imprints, Inc. Double Sidewall Angle Nano-Imprint Template
WO2010064525A1 (ja) 2008-12-01 2010-06-10 コニカミノルタオプト株式会社 微細構造パターンの製造方法および情報記録媒体基板の製造方法
KR101520994B1 (ko) * 2009-02-26 2015-05-15 다이니폰 인사츠 가부시키가이샤 광학 시트, 면 광원 장치, 투과형 표시 장치 및 발광 장치
JP5398502B2 (ja) * 2009-12-10 2014-01-29 株式会社東芝 パターン作成方法、プロセス決定方法およびデバイス製造方法
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
FR2971195B1 (fr) * 2011-02-04 2013-04-26 Latecoere Outillage de moulage pour la realisation d'une piece en materiau composite au moyen d'une preforme souple composee d'une peau et de preformes profilees solidarisees sur la dite peau.
GB2522565B (en) * 2011-06-27 2016-02-03 Pragmatic Printing Ltd Transistor and its method of manufacture
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US8815752B2 (en) * 2012-11-28 2014-08-26 Micron Technology, Inc. Methods of forming features in semiconductor device structures
JP5823937B2 (ja) * 2012-09-07 2015-11-25 株式会社東芝 モールド、モールド用ブランク基板及びモールドの製造方法
KR102160570B1 (ko) 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법
US10903330B2 (en) * 2013-11-27 2021-01-26 General Electric Company Tapered gate electrode for semiconductor devices
KR20150095971A (ko) * 2014-02-12 2015-08-24 삼성디스플레이 주식회사 마스터 몰드, 임프린트 몰드 및 임프린트 몰드를 이용하여 표시장치를 제조하는 방법
JP6441162B2 (ja) * 2015-04-28 2018-12-19 東芝メモリ株式会社 テンプレート基板、テンプレート基板作製方法、パターン形成方法
US9704821B2 (en) * 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
CN107851715B (zh) * 2015-08-10 2022-10-28 Aps控股股份有限公司 用于使用混合加工方法来制造荫罩的方法以及由此制造的荫罩
US9941294B2 (en) * 2015-08-21 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10058890B1 (en) * 2015-11-20 2018-08-28 Seagate Technology Llc Methods of forming an air bearing surface on a slider and related sliders
US10465322B2 (en) * 2016-02-14 2019-11-05 Kumran Pyun Cushion or pillow having embossing and/or debossing elements, apparatus, system, and a method thereof
JP6304288B2 (ja) * 2016-03-01 2018-04-04 カシオ計算機株式会社 装飾部材の製造方法、装飾部材及び時計
CN106057823B (zh) * 2016-07-29 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102710915B1 (ko) * 2016-10-25 2024-09-26 엘지디스플레이 주식회사 임프린트 몰드 및 이의 제조방법
JP6685886B2 (ja) * 2016-12-08 2020-04-22 キオクシア株式会社 テンプレート及び半導体装置の製造方法
US10712660B2 (en) * 2016-12-21 2020-07-14 Canon Kabushiki Kaisha Template for imprint lithography including a recession and an apparatus and method of using the template
US10534257B2 (en) * 2017-05-01 2020-01-14 Lam Research Corporation Layout pattern proximity correction through edge placement error prediction
JP6828595B2 (ja) * 2017-05-29 2021-02-10 三菱電機株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521682A (ja) * 2003-03-27 2006-09-21 コリア・インスティテュート・オブ・マシナリー・アンド・マテリアルズ 多重浮彫要素スタンプと選択的付加圧力を利用したuvナノインプリントリソグラフィ法
US20080164638A1 (en) * 2006-11-28 2008-07-10 Wei Zhang Method and apparatus for rapid imprint lithography
JP2009066773A (ja) * 2007-09-10 2009-04-02 Murata Mfg Co Ltd インプリント用モールドおよび微細パターン形成方法
JP2010202497A (ja) * 2009-02-04 2010-09-16 Fujifilm Corp 熱線反射膜、並びに熱線反射構造体及びその製造方法
JP2010245094A (ja) * 2009-04-01 2010-10-28 Toshiba Corp テンプレート及び半導体装置の製造方法
JP2013513950A (ja) * 2009-12-10 2013-04-22 モレキュラー・インプリンツ・インコーポレーテッド インプリント・リソグラフィ用テンプレート
KR20110066812A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
JP2014194960A (ja) * 2013-03-28 2014-10-09 Dainippon Printing Co Ltd ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077690A (ja) * 2018-11-06 2020-05-21 大日本印刷株式会社 インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法
JP7192409B2 (ja) 2018-11-06 2022-12-20 大日本印刷株式会社 インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法

Also Published As

Publication number Publication date
US20200243328A1 (en) 2020-07-30
KR102265096B1 (ko) 2021-06-15
US11670509B2 (en) 2023-06-06
US10991582B2 (en) 2021-04-27
US20180174827A1 (en) 2018-06-21
KR20180072554A (ko) 2018-06-29
JP7005325B2 (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
JP6987876B2 (ja) メモリデバイスおよび方法
JP7357730B2 (ja) リセッションを含むインプリントリソグラフィのためのテンプレート、そのテンプレートを使用する装置及び方法
US9985046B2 (en) Method of forming a staircase in a semiconductor device using a linear alignment control feature
US11329061B2 (en) Method for improving channel hole uniformity of a three-dimensional memory device
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI674665B (zh) 半導體結構暨其形成方法
TWI664714B (zh) 記憶體裝置及其形成方法
KR20180082851A (ko) 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US11729977B2 (en) Multi-division staircase structure of three-dimensional memory device and method for forming the same
KR102647618B1 (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스
US11670509B2 (en) Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
CN107658308A (zh) 一种顶层选择栅切线的光刻‑刻蚀工艺方法
CN108091555A (zh) 一种半导体器件的制造方法
KR102642281B1 (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스를 형성하는 방법
US8927424B1 (en) Self-aligned patterning technique for semiconductor device features
CN105762115B (zh) 存储器件的形成方法
CN112289739B (zh) 一种三维存储器及其接触插塞的制造方法
US20240087860A1 (en) End point detection method and apparatus for anisotropic etching using variable etch gas flow

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201211

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220105