JP2018078391A - 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ - Google Patents

可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ Download PDF

Info

Publication number
JP2018078391A
JP2018078391A JP2016217463A JP2016217463A JP2018078391A JP 2018078391 A JP2018078391 A JP 2018078391A JP 2016217463 A JP2016217463 A JP 2016217463A JP 2016217463 A JP2016217463 A JP 2016217463A JP 2018078391 A JP2018078391 A JP 2018078391A
Authority
JP
Japan
Prior art keywords
signal
output
input
variable attenuation
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016217463A
Other languages
English (en)
Other versions
JP6809147B2 (ja
Inventor
利宏 志村
Toshihiro Shimura
利宏 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016217463A priority Critical patent/JP6809147B2/ja
Priority to US15/725,814 priority patent/US10523167B2/en
Publication of JP2018078391A publication Critical patent/JP2018078391A/ja
Application granted granted Critical
Publication of JP6809147B2 publication Critical patent/JP6809147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Attenuators (AREA)

Abstract

【課題】従来よりも高アッテネーションを実現できる可変減衰装置を提供する。【解決手段】可変減衰装置は、互いに位相が１８０°異なる一対の差動信号の一方が第１の入力端に入力され、第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、一対の差動信号の他方が第２の入力端に入力され、第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、第２の入力端に入力された信号を第１の出力端に分配する第１の信号分配部と、第１の入力端に入力された信号を第２の出力端に分配する第２の信号分配部と、を含む。【選択図】図４

Description

開示の技術は、可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタに関する。
近年、通信及びセンサなどの分野において、高周波、特にミリ波帯のアンテナビームの方向をステアするフェーズドアレイシステムが用いられている。フェーズドアレイシステムでは、例えば、フェーズシフタ（移相器）が用いられている。フェーズシフタにおいては、信号の振幅を一定に維持したまま位相を３６０°回転できることが望ましい。
このようなフェーズシフタに関する技術として、以下の技術が知られている。例えば、入力する信号の位相を０ｒａｄ〜２πｒａｄ変化させる２π移相器が知られている。この２π移相器は、入力信号の位相を０ｒａｄの信号とπｒａｄ移相した信号とに分配する第１の分配器を備えている。また、２π移相器は、第１の分配器によって分配された０ｒａｄの信号とπｒａｄ移相した信号の位相を、それぞれ更に、０ｒａｄの信号とπ／２ｒａｄ移相した２つの信号に分配する第２の分配器を備えている。２π移相器は、更に、第２の分配器によって分配された４つの信号のレベルをそれぞれ変化させる４つの可変減衰器と、４つの可変減衰器の出力を合成する手段を備えている。
また、フェーズシフタにおける信号振幅の調整に用いられる減衰器として、ＦＥＴ（Field Effect Transistor）及び抵抗素子を含んで構成されたπ型の可変減衰器が知られている。
また、複数の高周波入力信号のうちの一つを出力信号として選択する高周波スイッチにおいて、高周波スイッチにおけるオフ側入力信号のアイソレーションを改善する技術が知られている。上記の高周波スイッチは、複数の高周波入力信号のそれぞれについて設けられてそれら高周波入力信号の出力信号側への漏れ信号と等振幅でかつ逆位相の消去信号を生成する消去信号生成回路を備えている。高周波スイッチは、更に、消去信号生成回路の消去信号を出力信号に印加する印加回路を備えている。
特開２００１−１６８６６８号公報 特開２００２−２４６８０２号公報 特開平５−３７３１８号公報
上記した２π移相器においては、４つの可変減衰器の出力を合成する手段として、２段構成の２信号合成器が用いられている。しかしながら、２信号合成器を２段構成とすることで、合成損失が大きくなり、その結果、出力信号の電力が低下するという問題がある。
また、ＦＥＴ及び抵抗素子を含んで構成されたπ形の可変減衰器においては、高周波信号が入力された場合に、信号リークが問題となる。すなわち、駆動電力を必要としないパッシブ回路で構成される従来のπ形の可変減衰器においては、高周波信号に対するアイソレーション性能が低く、高アッテネーションが困難である。このように高周波信号に対するアイソレーション性能が低い可変減衰器をフェーズシフタに適用した場合には、特定の位相を持つ信号を出力することが困難となり、位相誤差が大きくなるという問題がある。
開示の技術は、１つの側面として、フェーズシフタに適用することが可能であり且つ従来よりも高アッテネーションを実現できる可変減衰装置を提供することを目的とする。
開示の技術に係る可変減衰装置は、第１の可変減衰部、第２の可変減衰部、第１の信号分配部及び第２の信号分配部を有する。第１の可変減衰部は、互いに位相が１８０°異なる一対の差動信号の一方が第１の入力端に入力され、第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する。第２の可変減衰部は、一対の差動信号の他方が第２の入力端に入力され、第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する。第１の信号分配部は、第２の入力端に入力された信号を第１の出力端に分配する。第２の信号分配部は、第１の入力端に入力された信号を第２の出力端に分配する。
開示の技術によれば、１つの側面として、フェーズシフタに適用することが可能であり且つ従来よりも高アッテネーションを実現できる可変減衰装置が提供される。
開示の技術の実施形態に係るフェーズシフタの構成を示す図である。 開示の技術の実施形態に係るフェーズシフタの出力信号の位相を示すベクトル図である。 開示の技術の実施形態に係るフェーズシフタの出力信号の位相を示すベクトル図である。 開示の技術の実施形態に係るフェーズシフタの出力信号の位相を示すベクトル図である。 開示の技術の実施形態に係るフェーズシフタの出力信号の位相を示すベクトル図である。 開示の技術の実施形態に係る位相切り替え機能付き可変減衰装置の構成を示す回路ブロック図である。 開示の技術の実施形態に係る可変減衰部の詳細な構成を示す図である。 開示の技術の実施形態に係るスイッチ部の詳細な構成を示す図である。 開示の技術の実施形態に係るスイッチ部の入力端に入力された第１の信号の経路を示す図である。 開示の技術の実施形態に係るスイッチ部の入力端に入力された第１の信号の経路を示す図である。 開示の技術の実施形態に係るフェーズシフタの詳細な構成を示す図である。 比較例に係るフェーズシフタの構成を示す図である。 比較例に係るフェーズシフタの構成を示す図である。 比較例に係るフェーズシフタの構成を示す図である。 π型の可変減衰器の構成を示す図である。 比較例に係るフェーズシフタを構成する可変減衰器を通過する信号の流れを模式的に示す図である。 比較例に係るフェーズシフタの可変減衰器の出力信号を、ベクトル合成することによって生成される信号の位相を示すベクトル図である。 開示の技術の他の実施形態に係る位相切り替え機能付き可変減衰装置の構成を示す回路ブロック図である。 開示の技術の他の実施形態に係る位相切り替え機能付き可変減衰装置の構成を示す回路ブロック図である。 開示の技術の他の実施形態に係る位相切り替え機能付き可変減衰装置の構成を示す回路ブロック図である。 開示の技術の他の実施形態に係る位相切り替え機能付き可変減衰装置の構成を示す回路ブロック図である。 開示の技術の実施形態に係るトランスフォーマのパターンレイアウトを示す平面図である。 図１４における１５−１５線に沿った断面図である。
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与している。
[第１の実施形態]
図１は、開示の技術の第１の実施形態に係るフェーズシフタ１の構成を示す図である。フェーズシフタ１は、入力信号Ｓｉｎの位相を、外部から供給される制御電圧に応じて回転させ、これを出力信号Ｓｏｕｔとして出力する回路である。フェーズシフタ１は、出力信号Ｓｏｕｔの振幅を一定に維持したまま出力信号Ｓｏｕｔの位相を０°〜３６０°の範囲で連続的に回転させることが可能なベクトル合成型の移相器である。フェーズシフタ１は、９０°ハイブリッド１０、２つの位相切り替え機能付き可変減衰装置（以下、０−πＶＡＴＴと表記する）１１、１２及び合成部１３を含んで構成されている。
９０°ハイブリッドは、入力信号Ｓｉｎを振幅が等しく且つ位相が互いに９０°異なる２つの信号に分割する。９０°ハイブリッド１０は第１〜第４のポートＰ１〜Ｐ４を有する。第１のポートＰ１には入力信号Ｓｉｎが入力され、第２のポートＰ２は抵抗素子Ｒ０を介してグランドラインに接続されている。第３のポートＰ３からは、入力信号Ｓｉｎに対する位相差が例えば９０°である第１の信号Ｓｉｎ＿１が出力され、第４のポートＰ４からは、入力信号Ｓｉｎに対する位相差が例えば１８０°である第２の信号Ｓｉｎ＿２が出力される。なお、第１の信号Ｓｉｎ＿１及び第２の信号Ｓｉｎ＿２は、互いに位相が９０°異なっていればよく、入力信号Ｓｉｎに対する位相差は、上記したものに限定されるものではない。第１の信号Ｓｉｎ＿１は、０−πＶＡＴＴ１１に入力され、第２の信号Ｓｉｎ＿２は、０−πＶＡＴＴ１２に入力される。
０−πＶＡＴＴ１１は、入力される第１の信号Ｓｉｎ＿１の振幅を、外部から供給される制御電圧に応じた減衰量で減衰させ、これを出力信号Ｓｏｕｔ＿１として出力する。また、０−πＶＡＴＴ１１は、出力信号Ｓｏｕｔ＿１の、第１の信号Ｓｉｎ＿１に対する位相差が０°または１８０°となるように、出力信号Ｓｏｕｔ＿１の位相を切り替えることが可能である。
０−πＶＡＴＴ１２の機能及び構成は、０−πＶＡＴＴ１１と同じである。すなわち、０−πＶＡＴＴ１２は、入力される第２の信号Ｓｉｎ＿２の振幅を、外部から供給される制御電圧に応じた減衰量で減衰させ、これを出力信号Ｓｏｕｔ＿２として出力する。また、０−πＶＡＴＴ１２は、出力信号Ｓｏｕｔ＿２の、第２の信号Ｓｉｎ＿２に対する位相差が０°または１８０°（すなわち、第１の信号Ｓｉｎ＿１に対する位相差が９０°または２７０°）となるように、出力信号Ｓｏｕｔ＿２の位相を切り替えることが可能である。
合成部１３は、０−πＶＡＴＴ１１の出力信号Ｓｏｕｔ＿１と、０−πＶＡＴＴ１２の出力信号Ｓｏｕｔ＿２とを同相にて合成させ、これを出力信号Ｓｏｕｔとして出力する。
図２Ａ、２Ｂ、２Ｃ及び２Ｄは、０−πＶＡＴＴ１１の出力信号Ｓｏｕｔ＿１と０−πＶＡＴＴ１２の出力信号Ｓｏｕｔ＿２とのベクトル合成によって生成される出力信号Ｓｏｕｔの位相を示すベクトル図である。０−πＶＡＴＴ１１、１２が、それぞれ、出力信号Ｓｏｕｔ＿１及びＳｏｕｔ＿２の位相を１８０°切り替える機能と、振幅を変化させる機能を有することで、出力信号Ｓｏｕｔにおいて、振幅を一定に維持しつつ位相を３６０°回転させることが可能となる。
図３は、０−πＶＡＴＴ１１の構成を示す回路ブロック図である。なお、０−πＶＡＴＴ１２の構成は、０−πＶＡＴＴ１１の構成と同じである。０−πＶＡＴＴ１１は、スイッチ部２１、トランスフォーマ２２、可変減衰部２０及びトランスフォーマ２５を含んで構成されている。
スイッチ部２１は、１系統の入力端ｉ１に対して２系統の出力端ｏ１及びｏ２を有するＳＰＤＴ（Single Pole, Double Throw）スイッチとして機能する。０−πＶＡＴＴ１１を構成するスイッチ部２１の入力端ｉ１には、９０°ハイブリッド１０から出力された第１の信号Ｓｉｎ＿１が入力される。スイッチ部２１は、第１の信号Ｓｉｎ＿１を、出力端ｏ１及びｏ２のいずれかに一方に出力する。スイッチ部２１の切り替え動作に応じて、第１の信号Ｓｉｎ＿１は、ノードａ１またはノードａ２を経由してトランスフォーマ２２に入力される。
トランスフォーマ２２は、一端がスイッチ部２１の出力端ｏ１に接続され、他端がスイッチ部２１の出力端ｏ２に接続された一次コイルＬ１と、一端がノードｂ１に接続され、他端がノードｂ２に接続された二次コイルＬ２とを含んで構成されている。トランスフォーマ２２は、スイッチ部２１を介して供給されるシングルエンド信号である第１の信号Ｓｉｎ＿１を、位相が互いに１８０°異なる一対の差動信号に変換し、差動信号をノードｂ１及びｂ２に出力する。すなわち、ノードｂ１に現れる信号の位相と、ノードｂ２に現れる信号の位相は、互いに１８０°異なる。また、トランスフォーマ２２は、スイッチ部２１の切り替え動作に応じて、一対の差動信号の位相を反転させる。すなわち、スイッチ部２１が、ノードａ１側に接続されている場合にノードｂ１に現れる信号の位相と、スイッチ部２１が、ノードａ２側に接続されている場合にノードｂ１に現れる信号の位相は１８０°異なる。ノードｂ２に現れる信号についても同様である。トランスフォーマ２２の二次コイルＬ２のセンタータップＣＴ１は、低インピーダンス回路を介して接地電位に固定されていてもよい。少なくとも所望の周波数帯域において、二次コイルＬ２のセンタータップＣＴ１を接地電位に固定することで、差動信号が安定する。この図の場合、DCにおいても接地電位に固定されている。
図１４は、トランスフォーマ２２のパターンレイアウトを示す平面図、図１５は、図１４における１５−１５線に沿った断面図である。トランスフォーマ２２を構成する一次コイルＬ１、二次コイルＬ２及びグランドメタル２２３は、シリコン基板２２１上に設けられたメタル層に設けられている。一次コイルＬ１、二次コイルＬ２及びグランドメタル２２３は、シリコン基板２２１上に設けられた誘電体層２２２によって互いに絶縁されている。一次コイルＬ１は、二次コイルＬ２よりも上層のメタル層に設けられており、環状パターンを有している。一次コイルＬ１の端子ｔ１は、スイッチ部２１の出力端ｏ１に接続され、一次コイルＬ１の端子ｔ２は、スイッチ部２１の出力端ｏ２に接続される。二次コイルＬ２は、一次コイルＬ１と同様、環状パターンを有している。二次コイルＬ２の端子ｔ３は、ノードｂ１に接続され、二次次コイルＬ２の端子ｔ４は、ノードｂ２に接続され、二次コイルＬ２のセンタータップＣＴ１は、接地電位に固定される。一次コイルＬ１及び二次コイルＬ２の環状パターンは、互いに重なるように配置されている。
二次コイルＬ２の下層のメタル層には、接地電位に固定されるグランドメタル２２３が設けられている。グランドメタル２２３は、一次コイルＬ１及び二次コイルＬ２の直下領域において、メタルを部分的に間引いたパターニングが施されている。仮に、一次コイルＬ１及び二次コイルＬ２の直下領域を接地電位に固定されたメタルで埋め尽くすと、一次コイルＬ１及び二次コイルＬ２に、一端が接地電位に固定された寄生キャパシタが付加されることになり特性劣化を招く。また、仮に、一次コイルＬ１及び二次コイルＬ２の直下領域におけるメタルを全て除去すると、抵抗成分として作用するシリコン基板２２１の影響が大きくなり、損失が大きくなる。図１４に示すように、グランドメタル２２３が、一次コイルＬ１及び二次コイルＬ２の直下領域においてメタルを部分的に間引いたパターンを有することで、寄生キャパシタおよびシリコン基板２２１の影響を抑制し、良好な特性を得ることができる。図１４に示すトランスフォーマ２２のパターンレイアウトによれば、特にミリ波帯の周波数を有する信号の処理において良好な特性を得ることができる。
可変減衰部２０は、第１の可変減衰部２３、第２の可変減衰部２４、第１の信号分配部３１及び第２の信号分配部３２を含んで構成されている。第１の可変減衰部２３は、入力端がノードｂ１に接続され、出力端がノードｄ１に接続されている。第１の可変減衰部２３は、入力端に入力される一対の差動信号の一方を、外部から供給される制御電圧に応じた減衰量で減衰させて出力端から出力する。第２の可変減衰部２４は、入力端がノードｂ２に接続され、出力端がノードｄ２に接続されている。第２の可変減衰部は、入力端に入力される一対の差動信号の他方を、外部から供給される制御電圧に応じた減衰量で減衰させて出力端から出力する。
第１の信号分配部３１は、一端が第２の可変減衰部２４の入力端（ノードｂ２）に接続され、他端が第１の可変減衰部２３の出力端（ノードｄ１）に接続されている。第１の信号分配部３１は、第２の可変減衰部２４の入力端（ノードｂ２）に入力される差動信号を、第１の可変減衰部２３の出力端（ノードｄ１）に分配する。第２の信号分配部３２は、一端が第１の可変減衰部２３の入力端（ノードｂ１）に接続され、他端が第２の可変減衰部２４の出力端（ノードｄ２）に接続されている。第２の信号分配部３２は、第１の可変減衰部２３の入力端（ノードｂ１）に入力される差動信号を、第２の可変減衰部２４の出力端（ノードｄ２）に分配する。
トランスフォーマ２５は、一端がノードｄ１に接続され、他端がノードｄ２に接続された一次コイルＬ３と、一端が０−πＶＡＴＴ１１の出力端に接続され、他端が接地電位に接続された二次コイルＬ４と、を含んで構成されている。トランスフォーマ２５は、ノードｄ１及びｄ２を介して供給される一対の差動信号をシングルエンド信号に変換し、これを０−πＶＡＴＴ１１の出力信号Ｓｏｕｔ＿１として出力する。トランスフォーマ２５の一次コイルＬ３のセンタータップＣＴ２は、低インピーダンス回路を介して接地電位に固定されていてもよい。少なくとも所望の周波数帯域において、一次コイルＬ３のセンタータップＣＴ２を接地電位に固定することで、差動信号が安定する。この図の場合、DCにおいても接地電位に固定されている。
０−πＶＡＴＴ１１によれば、可変減衰部２０における減衰作用によって、出力信号Ｓｏｕｔ＿１の振幅が変化する。また、０−πＶＡＴＴ１１によれば、スイッチ部２１の切り替え動作に応じて出力信号Ｓｏｕｔ＿１の位相が１８０°変化する。すなわち、スイッチ部２１がノードａ１を選択することにより、第１の信号Ｓｉｎ＿１がノードａ１側からトランスフォーマ２２に供給された場合、出力信号Ｓｏｕｔ＿１の位相は、第１の信号Ｓｉｎ＿１と同じ位相となる。一方、スイッチ部２１がノードａ２を選択することにより、第１の信号Ｓｉｎ＿１がノードａ２側からトランスフォーマ２２に供給された場合、出力信号Ｓｏｕｔ＿１の位相は、第１の信号Ｓｉｎ＿１の位相に対して１８０°回転する。
図４は、可変減衰部２０の詳細な構成を示す図である。第１の可変減衰部２３は、ｎチャネル型のトランジスタＱ１、Ｑ２、Ｑ３と、トランジスタＱ１、Ｑ２、Ｑ３のゲートにそれぞれ接続された抵抗素子Ｒ１、Ｒ２、Ｒ３とを含むπ型の可変減衰器を構成している。トランジスタＱ１は、ドレインがノードｂ１に接続され、ソースがグランドラインに接続されている。トランジスタＱ２は、ソースがノードｂ１に接続され、ドレインがノードｄ１に接続されている。トランジスタＱ３は、ドレインがノードｄ１に接続され、ソースがグランドラインに接続されている。トランジスタＱ１、Ｑ２、Ｑ３は、それぞれ、ゲートに供給される制御電圧ＶＣＳ、ＶＣＧに応じて抵抗値が変化する可変抵抗器として機能する。トランジスタＱ１、Ｑ２、Ｑ３の抵抗値が変化することで、第１の可変減衰部２３における減衰量が変化する。第１の可変減衰部２３において、減衰量を変化させてもポートインピーダンス（特性インピーダンス）が一定を保つように、トランジスタＱ１、Ｑ２、Ｑ３の抵抗値が定められる。
ここで、トランジスタＱ１、Ｑ２、Ｑ３の抵抗値をそれぞれＲＱ１、ＲＱ２、ＲＱ３とし、第１の可変減衰部２３における減衰量をＡ［ｄＢ］とし、第１の可変減衰部２３のポートインピーダンスをＺ０［Ω］とする。第１の可変減衰部２３においては、一例として、下記の（１）式、（２）式及び（３）式を満たすように、抵抗値ＲＱ１、ＲＱ２、ＲＱ３が設定される。
ＲＱ２＝Ｚ０（１＋ｋ）／（１−ｋ） ・・・（１）
ＲＱ１＝ＲＱ３＝Ｚ０（１＋ｋ２）／２ｋ ・・・（２）
ｋ＝１０−Ａ／２０ ・・・（３）
第２の可変減衰部２４は、第１の可変減衰部２３と同じ構成を有する。すなわち、第２の可変減衰部２４は、ｎチャネル型のトランジスタＱ４、Ｑ５、Ｑ６と、トランジスタＱ４、Ｑ５、Ｑ６のゲートにそれぞれ接続された抵抗素子Ｒ４、Ｒ５、Ｒ６を含むπ型の可変減衰器を構成している。トランジスタＱ４は、ドレインがノードｂ２に接続され、ソースがグランドラインに接続されている。トランジスタＱ５は、ソースがノードｂ２に接続され、ドレインがノードｄ２に接続されている。トランジスタＱ６は、ドレインがノードｄ２に接続され、ソースがグランドラインに接続されている。トランジスタＱ４、Ｑ５、Ｑ６は、それぞれ、ゲートに供給される制御電圧ＶＣＳ、ＶＣＧに応じて抵抗値が変化する可変抵抗器として機能する。トランジスタＱ４、Ｑ５、Ｑ６の抵抗値が変化することで、第２の可変減衰部２４における減衰量が変化する。第２の可変減衰部２４において、減衰量を変化させてもポートインピーダンス（特性インピーダンス）が一定を保つように、トランジスタＱ４、Ｑ５、Ｑ６の抵抗値が定められる。トランジスタＱ４、Ｑ５、Ｑ６の抵抗値と、第２の可変減衰部２４におけるポートインピーダンス及び減衰量との関係は、上記（１）式〜（３）式に準じる。
第１の信号分配部３１は、一端が第２の可変減衰部２４の入力端（ノードｂ２）に接続され、他端が第１の可変減衰部２３の出力端に接続されたキャパシタＣ１によって構成されている。キャパシタＣ１の静電容量は、第１の可変減衰部２３の入力端（ノードｂ１）と出力端（ノードｄ１）との間に形成される寄生キャパシタの静電容量に一致していることが好ましい。同様に、第２の信号分配部３２は、一端が第１の可変減衰部２３の入力端（ノードｂ１）に接続され、他端が第２の可変減衰部２４の出力端（ノードｄ２）に接続されたキャパシタＣ２によって構成されている。キャパシタＣ２の静電容量は、第２の可変減衰部２４の入力端（ノードｂ２）と出力端（ノードｄ２）との間に形成される寄生キャパシタの静電容量と一致していることが好ましい。
図５は、スイッチ部２１の詳細な構成を示す図である。スイッチ部２１は、ｎチャネル型のトランジスタＱ１１〜Ｑ１４、抵抗素子Ｒ１１〜Ｒ１４、インダクタＬ１１〜Ｌ１３及びキャパシタＣ１１、Ｃ１２を含んで構成されている。
トランジスタＱ１１は、ソースが入力端ｉ１に接続され、ドレインが出力端ｏ１に接続され、ゲートが抵抗素子Ｒ１１の一端に接続されている。トランジスタＱ１２は、ドレインが出力端ｏ１に接続され、ソースがグランドラインに接続され、ゲートが抵抗素子Ｒ１２の一端に接続されている。トランジスタＱ１３は、ソースが入力端ｉ１に接続され、ドレインが出力端ｏ２に接続され、ゲートが抵抗素子Ｒ１３の一端に接続されている。トランジスタＱ１４は、ドレインが出力端ｏ２に接続され、ソースがグランドラインに接続され、ゲートが抵抗素子Ｒ１４の一端に接続されている。抵抗素子Ｒ１１及びＲ１４の他端は、それぞれ配線ｍ１に接続され、抵抗素子Ｒ１２及びＲ１３の他端は、それぞれ配線ｍ２に接続されている。
キャパシタＣ１１は、一端が配線ｍ１に接続され、他端がグランドラインに接続されている。キャパシタＣ１２は、一端が配線ｍ２に接続され、他端がグランドラインに接続されている。インダクタＬ１１は、一端が入力端ｉ１に接続され、他端がグランドラインに接続されている。インダクタＬ１２は、一端が出力端ｏ１に接続され、他端がグランドラインに接続されている。インダクタＬ１３は、一端が出力端ｏ２に接続され、他端がグランドラインに接続されている。インダクタＬ１１、Ｌ１２及びＬ１３は、トランジスタＱ１１〜Ｑ１４の容量成分を、インピーダンスマッチングさせるために用いられる。キャパシタＣ１１及びＣ１２は、制御電圧ＶＣ１及びＶＣ２に混入するノイズ成分を除去するために用いられる。
配線ｍ１には、制御電圧ＶＣ１が供給される。トランジスタＱ１１及びＱ１４は、制御電圧ＶＣ１に応じて同時にオンオフする。配線ｍ２には、制御電圧ＶＣ２が供給される。トランジスタＱ１２及びＱ１３は、制御電圧ＶＣ２に応じて同時にオンオフする。制御電圧ＶＣ１及びＶＣ２は相補的な電圧である。すなわち、トランジスタＱ１１及びＱ１４がオン状態となる場合、トランジスタＱ１２及びＱ１３はオフ状態となり、トランジスタＱ１１及びＱ１４がオフ状態となる場合、トランジスタＱ１２及びＱ１３はオン状態となるように制御される。
図６Ａは、スイッチ部２１において、トランジスタＱ１１及びＱ１４がオン状態とされ、トランジスタＱ１２及びＱ１３がオフ状態とされた場合に、スイッチ部２１の入力端ｉ１に入力された第１の信号Ｓｉｎ＿１の経路を示す図である。トランジスタＱ１１及びＱ１４がオン状態とされることで、第１の信号Ｓｉｎ＿１は、ノードａ１側からトランスフォーマ２２の一次コイルＬ１に供給され、一次コイルＬ１のノードａ２側の端部はグランドラインに短絡される。
図６Ｂは、スイッチ部２１において、トランジスタＱ１２及びＱ１３がオン状態とされ、トランジスタＱ１１及びＱ１４がオフ状態とされた場合に、スイッチ部２１の入力端ｉ１に入力された第１の信号Ｓｉｎ＿１の経路を示す図である。トランジスタＱ１２及びＱ１３がオン状態とされることで、第１の信号Ｓｉｎ＿１は、ノードａ２側からトランスフォーマ２２の一次コイルＬ１に供給され、一次コイルＬ１のノードａ１側の端部はグランドラインに短絡される。
図７は、フェーズシフタ１の詳細な構成を示す図である。０−πＶＡＴＴ１２は、上記した０−πＶＡＴＴ１１と同一の構成及び機能を有する。０−πＶＡＴＴ１１から出力される出力信号Ｓｏｕｔ＿１と、０−πＶＡＴＴ１２から出力される出力信号Ｓｏｕｔ＿２は、合成部１３によって同相にて合成される。合成部１３として、例えば、ウィルキンソン型の合成器を用いることができる。
以下において、フェーズシフタ１の動作について説明する。９０°ハイブリッドは、ポートＰ１に入力信号Ｓｉｎが入力されると、ポートＰ３から第１の信号Ｓｉｎ＿１を出力し、ポートＰ４から第１の信号Ｓｉｎ＿１に対して位相が９０°回転した第２の信号Ｓｉｎ＿２を出力する。第１の信号Ｓｉｎ＿１は、０−πＶＡＴＴ１１に供給され、第２の信号Ｓｉｎ＿２は、０−πＶＡＴＴ１２に供給される。以下において、０−πＶＡＴＴ１１の動作について説明する。
トランスフォーマ２２は、スイッチ部２１を介して供給されるシングルエンド信号である第１の信号Ｓｉｎ＿１を、位相が互いに１８０°異なる一対の差動信号に変換し、一対の差動信号をノードｂ１及びｂ２に出力する。トランスフォーマ２２は、スイッチ部２１の切り替え動作に応じて、ノードｂ１及びｂ２に出力する一対の差動信号の位相を反転させる。
スイッチ部２１は、外部から供給される制御電圧ＶＣ１、ＶＣ２に応じてトランジスタＱ１１及びＱ１４のペアがオン状態となる第１の状態と、トランジスタＱ１２及びＱ１３のペアがオン状態となる第２の状態とを切り替える。スイッチ部２１において、オン状態となるトランジスタのペアが切り替わることで、トランスフォーマ２２の一次コイルＬ１に対する第１の信号Ｓｉｎ＿１の入力方向が切り替わる。これにより、トランスフォーマ２２の二次コイルＬ２から出力される一対の差動信号の位相が反転する。
第１の可変減衰部２３及び第２の可変減衰部２４は、それぞれノードｂ１及びｂ２に供給される差動信号の振幅を、外部から供給される制御電圧ＶＣＧ、ＶＣＳに応じた減衰量で減衰させる。第１の可変減衰部２３及び第２の可変減衰部２４における減衰量は、可変抵抗器として機能するトランジスタＱ１〜Ｑ６の抵抗値が変化することによって変化する。トランジスタＱ２及びＱ５の抵抗値は、これらのゲートに供給される制御電圧ＶＣＧによって制御され、トランジスタＱ１、Ｑ３、Ｑ４及びＱ６の抵抗値は、これらのゲートに供給される制御電圧ＶＣＳによって制御される。第１の可変減衰部２３及び第２の可変減衰部２４における減衰量は、フェーズシフタ１の出力信号Ｓｏｕｔにおいて所望の位相及び振幅が得られるように制御される。
第１の可変減衰部２３及び第２の可変減衰部２４によって振幅調整された差動信号は、トランスフォーマ２５によってシングルエンド信号に変換され、０−πＶＡＴＴ１１の出力信号Ｓｏｕｔ＿１として出力される。出力信号Ｓｏｕｔ＿１の第１の信号Ｓｉｎ＿１に対する位相差は、スイッチ部２１における切り替え動作に応じて０°または１８０°となる。
０−πＶＡＴＴ１２は、０−πＶＡＴＴ１１と同様、スイッチ部２１における切り替え動作に応じて、第２の信号Ｓｉｎ＿２に対して位相が０°または１８０°異なる出力信号Ｓｏｕｔ＿２を出力する。すなわち、出力信号Ｓｏｕｔ＿２は、出力信号Ｓｏｕｔ＿１に対して位相が９０°または２７０°異なる信号となる。
０−πＶＡＴＴ１１の出力信号Ｓｏｕｔ＿１及び０−πＶＡＴＴ１２の出力信号Ｓｏｕｔ＿２は、合成部１３によってベクトル合成される。合成された信号は、フェーズシフタ１の出力信号Ｓｏｕｔとして出力される。０−πＶＡＴＴ１１、１２が、それぞれ、出力信号Ｓｏｕｔ＿１及びＳｏｕｔ＿２の位相を１８０°切り替える機能と、振幅を変化させる機能を有することで、出力信号Ｓｏｕｔにおいて、振幅を一定に維持しつつ位相を３６０°回転させることが可能となる。
図８Ａ、図８Ｂ及び図８Ｃは、それぞれ、比較例に係るフェーズシフタの構成を示す図である。図８Ａに示す第１の比較例に係るフェーズシフタ２は、９０°ハイブリッド１００、信号変換部１１１、１１２及び、可変利得アンプ１２１、１２２、１２３、１２４を含んで構成されている。９０°ハイブリッド１００は、入力信号を互いに振幅が等しく且つ位相が９０°異なる２つの信号に分割する。信号変換部１１１、１１２はそれぞれ、９０°ハイブリッド１００から出力されたシングルエンド信号を、位相が互いに１８０°異なる一対の差動信号に変換する。信号変換部１１１からは、入力信号に対する位相差が０°及び１８０°の信号が出力され、これらの信号が、可変利得アンプ１２１及び１２２にそれぞれ供給される。信号変換部１１２からは、入力信号に対する位相差が９０°及び２７０°の信号が出力され、これらの信号が、可変利得アンプ１２３及び１２４にそれぞれ供給される。可変利得アンプ１２１〜１２４は、それぞれ、入力された信号を、外部から供給される制御電圧に応じた増幅率で増幅させて出力する。第１の比較例に係るフェーズシフタ２は、可変利得アンプ１２１及び１２２の出力信号をベクトル合成した信号と、可変利得アンプ１２３及び１２４の出力信号をベクトル合成した信号と、を更にベクトル合成して出力する。
第１の比較例に係るフェーズシフタ２によれば、位相が互いに９０°または２７０°異なる２つの信号のベクトル合成によって出力信号を生成するため、出力信号の位相を０°から３６０°まで連続的に回転させることができる。しかしながら、４つの可変利得アンプ１２１〜１２４は、電力を消費するアクティブ回路で構成されることから、フェーズシフタ２の消費電力は大きい。第２の比較例に係るフェーズシフタ２を複数組み合せてフェーズドアレイシステムを構成した場合に、消費電力の問題はより顕著となる。
図８Ｂに示す第２の比較例に係るフェーズシフタ３は、入力信号に対して互いに異なる回転角を付与する複数の移相器エレメント２０１〜２０５を直列接続した構成を有する。移相器エレメント２０１〜２０５は、例えば、抵抗器、キャパシタ、インダクタ等を組み合せたパッシブ回路で構成されている。従って、第２の比較例に係るフェーズシフタ３には駆動電力を必要とせず、消費電力を実質的にゼロとすることができる。しかしながら、第２の比較例に係るフェーズシフタ３においては、複数の移相器エレメント２０１〜２０５のうち、有効化する移相器エレメントを選択することにより出力信号における位相が定まるので、出力信号の位相を連続的に変化させることができない。また、出力信号の位相の精度を高めるためには、より小さい回転角を付与する移相器エレメントを増設する必要がある。第２の比較例に係るフェーズシフタ３において、移相器エレメントを増設すると損失が大きくなり、出力信号の電力が低下する。また、第２の比較例に係るフェーズシフタ３によれば、有効化する移相器エレメントを切り替えた場合に、回路のインピーダンスが変化しやすい。従って、第２の比較例に係るフェーズシフタ３によれば、出力信号の位相を変化させた場合に振幅が変化するおそれがあり、出力信号の振幅を一定に維持しつつ出力信号の位相を回転させることが困難である。
図８Ｃに示す第３の比較例に係るフェーズシフタ４は、入力信号の位相を０ｒａｄの信号とπｒａｄ移相した信号とに分配する第１の分配器３００を備えている。また、フェーズシフタ４は、第１の分配器３００によって分配された０ｒａｄの信号とπｒａｄ移相した信号の位相を、それぞれ更に、０ｒａｄの信号とπ／２ｒａｄ移相した２つの信号に分配する第２の分配器３１１、３１２を備えている。また、フェーズシフタ４は、第２の分配器３１１、３１２によって分配された４つの信号のレベルをそれぞれ変化させる４つの可変減衰器３２１〜３２４を備えている。また、フェーズシフタ４は、４つの可変減衰器３２１〜３２４の出力を合成する前段の２信号合成器３３１、３３２及び後段の２信号合成器３４０を備えている。
第３の比較例に係るフェーズシフタ４においては、４つの可変減衰器３２１〜３２４の出力を合成する手段として、前段の２信号合成器３３１、３３２と、後段の２信号合成器３４０とからなる２段構成の２信号合成器が用いられている。しかしながら、２信号合成器を２段構成とすることで、合成損失が大きくなり、出力信号の電力が低下する。
また、可変減衰器３２１〜３２４として、例えば、図９Ａに示すトランジスタＱ１０１、Ｑ１０２、Ｑ１０３を含んで構成されるπ型の可変減衰器３２０を用いた場合には、以下の問題が生じるおそれがある。すなわち、可変減衰器３２０においては、その入力端と出力端との間に寄生キャパシタＣｐが形成され、可変減衰器３２０に入力された信号Ｓが、寄生キャパシタＣｐを経由して出力される場合がある。このような信号リークが生じることによって、可変減衰器３２０において所望の減衰量によるアッテネーションを行うことが困難となる。この問題は、可変減衰器３２０に入力される信号Ｓの周波数が高くなる程、深刻となる。
図９Ｂは、第３の比較例に係るフェーズシフタ４を構成する可変減衰器３２１、３２２を通過する信号の流れを示す図であり、図９Ｃは、可変減衰器３２１、３２２の出力信号を、ベクトル合成することによって生成される信号の位相を示すベクトル図である。図９Ｂには、可変減衰器３２１の減衰量が比較的大きい値に設定され、可変減衰器３２２の減衰量が比較的小さい値に設定された場合が例示されている。可変減衰器３２１から出力される出力信号Ｓ１には、可変減衰器３２１に付随する寄生キャパシタを経由して出力端にリークするリーク信号ＳＬが重畳される。リーク信号ＳＬは、減衰量が比較的大きい値に設定された可変減衰器３２１の出力信号Ｓ１に対して無視できないレベルとなる。一方、可変減衰器３２２から出力される出力信号Ｓ２にもリーク信号が重畳されることとなるが、出力信号Ｓ２に対するリーク信号の割合は小さく、無視できるレベルである。２信号合成器３３１は、図９Ｃに示すように、出力信号Ｓ２と、リーク信号ＳＬが重畳した出力信号Ｓ１とをベクトル合成した信号Ｓ３を生成する。信号Ｓ３の位相は、リーク信号成分を含まない理想的な信号Ｓ３ａの位相に対してずれを有する。
このように、図９Ａに示すπ型の可変減衰器３２０は、高周波信号に対するアイソレーション性能が低くなり、高アッテネーションが困難である。従って、第３の比較例に係るフェーズシフタ４において、可変減衰器３２１〜３２４として、図９Ａに示す可変減衰器３２０を用いた場合には、特定の位相（特に、図９Ｃに示すベクトル図における各軸の近傍の位相）を持つ信号を生成することが困難となり、位相誤差が大きくなる。
一方、本実施形態に係るフェーズシフタ１において、０−πＶＡＴＴ１１、１２を構成するスイッチ部２１、トランスフォーマ２２、２５及び可変減衰部２０は、それぞれ、駆動電力を必要としないパッシブ回路で構成されている。すなわち、スイッチ部２１を構成するトランジスタＱ１１〜Ｑ１４の各々及び可変減衰部２０を構成するトランジスタＱ１〜Ｑ６の各々のソース−ドレイン間の電圧は０Ｖであり、これらのトランジスタにおいて電力が消費されることはない。従って、本実施形態に係るフェーズシフタ１によれば、第１の比較例に係るフェーズシフタ２と比較して消費電力を抑制することが可能である。
また、本実施形態に係るフェーズシフタ１によれば、回路構成が対称であり、０−πＶＡＴＴ１１、１２において、出力信号Ｓｏｕｔ＿１及びＳｏｕｔ＿２の位相を１８０°切り替えた場合でも回路のインピーダンスが変化することはない。これにより、フェーズシフタ１の出力信号Ｓｏｕｔの振幅制御が容易となる。
また、本実施形態に係るフェーズシフタ１によれば、０−πＶＡＴＴ１１、１２は、それぞれ、出力信号の振幅を変化させる機能と出力信号の位相を反転させる機能を併せ持つ。これにより、回路構成を、第１の信号Ｓｉｎ＿１を処理する系列と、第２の信号Ｓｉｎ＿２を処理する系列の２系列とすることができ、信号を合成する要素を１つとすることができる。従って、２段構成の２信号合成器を必要とする第３の比較例に係るフェーズシフタ４と比較して合成損失を半分にすることができる。
また、本実施形態に係るフェーズシフタ１によれば、第１の可変減衰部２３の入力端（ノードｂ１）と出力端（ノードｄ１）との間に形成された寄生キャパシタを経由して第１の可変減衰部２３に入力された信号が第１の可変減衰部２３の出力端にリークする信号リークを生じ得る。同様に、第２の可変減衰部２４の入力端（ノードｂ２）と出力端（ノードｄ２）との間に形成された寄生キャパシタを経由して第２の可変減衰部２３に入力された信号が第２の可変減衰部２４に出力端にリークする信号リークを生じ得る。
しかしながら、本実施形態に係るフェーズシフタ１によれば、第１の信号分配部３１を構成するキャパシタＣ１によって、第２の可変減衰部２４の入力端に入力される信号が、第１の可変減衰部２３の出力端に分配される。第１の信号分配部３１によって分配される信号（以下、第１の分配信号という）は、第１の可変減衰部２３の出力端にリークするリーク信号（以下、第１のリーク信号という）に対して位相が反転した信号である。従って、第１のリーク信号は、第１の分配信号によって打ち消される。キャパシタＣ１の静電容量を、第１の可変減衰部２３の入力端と出力端との間に形成された寄生キャパシタの静電容量に一致させることで、第１の分配信号の振幅の大きさを、第１のリーク信号の振幅に一致させることができ、第１のリーク信号を略完全に解消することができる。この場合、第１の信号分配部３１は、第１の可変減衰部２３の減衰量を最大とした場合に第１の可変減衰部２３から出力される信号の振幅に相当する振幅を有する第１の分配信号を第１の可変減衰部２３の出力端（ノードｄ１）に分配することになる。換言すれば、第１の信号分配部３１は、第２の可変減衰部２４の入力端（ノードｂ２）に入力される信号を、第１の可変減衰部２３における最大減衰量に相当する減衰量で減衰させて第１の可変減衰部２３の出力端（ノードｄ１）に分配することになる。
同様に、第２の信号分配部３２を構成するキャパシタＣ２によって、第１の可変減衰部２３の入力端に入力される信号が、第２の可変減衰部２４の出力端に分配される。第２の信号分配部３２によって分配される信号（以下、第２のリーク信号という）は、第２の可変減衰部２４の出力端にリークするリーク信号（以下、第２のリーク信号という）に対して位相が反転した信号である。従って、第２のリーク信号は、第２の分配信号によって打ち消される。キャパシタＣ２の静電容量を、第２の可変減衰部２４の入力端と出力端との間に形成された寄生キャパシタの静電容量に一致させることで、第２の分配信号の振幅の大きさを、第２のリーク信号の振幅に一致させることができ、第２のリーク信号を略完全に解消することができる。この場合、第２の信号分配部３２は、第２の可変減衰部２４の減衰量を最大とした場合に第２の可変減衰部２４から出力される信号の振幅に相当する振幅を有する第２の分配信号を第２の可変減衰部２４の出力端（ノードｄ２）に分配することになる。換言すれば、第２の信号分配部３２は、第１の可変減衰部２３の入力端（ノードｂ１）に入力される信号を、第２の可変減衰部２４における最大減衰量に相当する減衰量で減衰させて第２の可変減衰部２４の出力端（ノードｄ２）に分配することになる。
このように、本実施形態に係るフェーズシフタ１によれば、第１及び第２の信号分配部３１、３２によって、第１及び第２の可変減衰部２３、２４におけるアイソレーション性能を改善することができ、高アッテネーションを実現することができる。これにより、フェーズシフタ１の出力信号Ｓｏｕｔにおける位相誤差を小さくすることができる。
［第２の実施形態］
図１０は、開示の技術の第２の実施形態に係る０−πＶＡＴＴ１１Ａ、１１Ｂの構成を示す図である。０−πＶＡＴＴ１１Ａ、１２Ａは、第１の信号分配部３１Ａ及び第２の信号分配部３２Ａの構成が、第１の実施形態に係る０−πＶＡＴＴ１１、１２と異なる。０−πＶＡＴＴ１１Ａ、１２Ａにおいて第１の信号分配部３１Ａ及び第２の信号分配部３２Ａは、それぞれ、減衰器及び遅延器を含んで構成されている。
すなわち、第１の信号分配部３１Ａは、減衰器として機能する抵抗素子Ｒ２１、Ｒ２２と、遅延器として機能する遅延線路Ｗ１を含んで構成されている。抵抗素子Ｒ２１は、一端が第２の可変減衰部２４の入力端（ノードｂ２）に接続され、他端が遅延線路Ｗ１の一端に接続されている。抵抗素子Ｒ２２は、一端が第１の可変減衰部２３の出力端（ノードｄ１）に接続され、他端が遅延線路Ｗ１の他端に接続されている。遅延線路Ｗ１を抵抗素子Ｒ２１と抵抗素子Ｒ２２との間に挟むことで、第１の信号分配部３１Ａのレイアウトを対称とすることができる。
同様に、第２の信号分配部３２Ａは、減衰器として機能する抵抗素子Ｒ２３、Ｒ２４と、遅延器として機能する遅延線路Ｗ２を含んで構成されている。抵抗素子Ｒ２３は、一端が第１の可変減衰部２３の入力端（ノードｂ１）に接続され、他端が遅延線路Ｗ２の一端に接続されている。抵抗素子Ｒ２４は、一端が第２の可変減衰部２４の出力端（ノードｄ２）に接続され、他端が遅延線路Ｗ２の他端に接続されている。遅延線路Ｗ２を抵抗素子Ｒ２３と抵抗素子Ｒ２４との間に挟むことで、第２の信号分配部３２Ａのレイアウトを対称とすることができる。
このように第１の信号分配部３１Ａ及び第２の信号分配部３２Ａによれば、キャパシタを含んで構成される第１の実施形態に係る第１の信号分配部３１及び第２の信号分配部３２と同様の機能を発揮することができる。すなわち、第１の可変減衰部２３の出力端にリークするリーク信号を第１の信号分配部３１Ａによって分配される信号によって打ち消すことができる。また、第２の可変減衰部２４の出力端にリークするリーク信号を第２の信号分配部３２Ａによって分配される信号によって打ち消すことができる。
［第３の実施形態］
図１１は、開示の技術の第３の実施形態に係る０−πＶＡＴＴ１１Ｂ、１２Ｂの構成を示す図である。上記した第１の実施形態に係る０−πＶＡＴＴ１１、１２は、差動信号をシングルエンド信号に変換する手段としてトランスフォーマ２５を用いるものであった。これに対して、第３の実施形態に係る０−πＶＡＴＴ１１Ｂ、１２Ｂは、差動信号をシングルエンド信号に変換する手段としてマーチャントバラン２６を用いている。マーチャントバラン２６は、線路２６ａ及び２６ｂからなる結合線路と、線路２６ｃ及び２６ｄからなる結合線路を含んで構成されている。線路２６ａ、２６ｂ、２６ｃ、２６ｄは、それぞれ、信号波長の１／４に相当する線路長を有する。線路２６ａは一端がグランドラインに接続され、他端がノードｄ１に接続されている。線路２６ｃは一端がグランドラインに接続され、他端がノードｄ２に接続されている。線路２６ｂは、一端が０−πＶＡＴＴ１１Ｂ、１２Ｂの出力端に接続され、他端が線路２６ｄの一端に接続されている。線路２６ｄの他端はオープンとなっている。このように、差動信号をシングルエンド信号に変換する手段としてマーチャントバラン２６を用いる０−πＶＡＴＴ１１Ｂ、１２Ｂによれば、第１の実施形態に係る０−πＶＡＴＴ１１、１２と同様の機能を発揮することができる。
［第４の実施形態］
図１２は、開示の技術の第４の実施形態に係る０−πＶＡＴＴ１１Ｃ、１２Ｃの構成を示す図である。上記した第１の実施形態に係る０−πＶＡＴＴ１１、１２は、差動信号をシングルエンド信号に変換する手段としてトランスフォーマ２５を用いるものであった。これに対して、第４の実施形態に係る０−πＶＡＴＴ１１Ｃ、１２Ｃは、差動信号をシングルエンド信号に変換する手段としてラットレースハイブリッド回路２７を用いている。ラットレースハイブリッド回路２７は、３本の１／４波長伝送線路と１本の３／４波長伝送線路とをリング状に接続した回路であり、入力端子の選択により、入力信号の同相分配及び逆相分配が可能である。ラットレースハイブリッド回路２７は、ポートＰ１１がノードｄ１に接続され、ポートＰ１２が抵抗素子を介してグランドラインに接続されている。ポートＰ１３がノードｄ２に接続され、ポートＰ１４が、０−πＶＡＴＴ１１Ｂ、１２Ｂの出力端に接続されている。このように、差動信号をシングルエンド信号に変換する手段としてラットレースハイブリッド回路２７を用いる０−πＶＡＴＴ１１Ｃ、１２Ｃによれば、第１の実施形態に係る０−πＶＡＴＴ１１、１２と同様の機能を発揮することができる。
［第５の実施形態］
図１３は、開示の技術の第５の実施形態に係る０−πＶＡＴＴ１１Ｄ、１２Ｄの構成を示す図である。上記した第１の実施形態に係る０−πＶＡＴＴ１１、１２は、シングルエンド信号を差動信号に変換する手段としてトランスフォーマ２２を用いるものであった。これに対して、第５の実施形態に係る０−πＶＡＴＴ１１Ｃ、１２Ｃは、シングルエンド信号を差動信号に変換する手段としてマーチャントバラン２８を用いている。
マーチャントバラン２８は、線路２８ａ及び２８ｂからなる結合線路と、線路２８ｃ及び２８ｄからなる結合線路を含んで構成されている。線路２８ａ、２８ｂ、２８ｃ、２８ｄは、それぞれ、信号波長の１／４に相当する線路長を有する。線路２８ａは、一端がスイッチ部２１の出力端ｏ１に接続され、他端が線路２８ｃの一端に接続されている。線路２８ｃの他端は、スイッチ部２１の出力端ｏ２に接続されている。線路２８ｂは一端がグランドラインに接続され、他端がノードｂ１に接続されている。線路２８ｄは一端がグランドラインに接続され、他端がノードｂ２に接続されている。なお、シングルエンド信号を差動信号に変換する手段としてマーチャントバラン２８を用いる場合には、スイッチ部２１を以下のように構成する。すなわち、スイッチ部２１において出力端ｏ１を選択する場合には、出力端ｏ２をオープンとし、出力端ｏ２を選択する場合には、出力端ｏ１をオープンとする。このように、シングルエンド信号を差動信号に変換する手段としてマーチャントバラン２８を用いる０−πＶＡＴＴ１１Ｄ、１２Ｄによれば、第１の実施形態に係る０−πＶＡＴＴ１１、１２と同様の機能を発揮することができる。
なお、上記した第１〜第５の実施形態に係る０−πＶＡＴＴ１１、１１Ａ〜１１Ｄ、１２、１２Ａ〜１２Ｄの構成は、適宜組み合せることが可能である。
可変減衰部２０は、開示の技術における可変減衰装置及び可変減衰部の一例である。第１の可変減衰部２３は、開示の技術における第１の可変減衰部の一例である。第２の可変減衰部２４は、開示の技術における第２の可変減衰部の一例である。第１の信号分配部３１は、開示の技術における第１の信号分配部の一例である。第２の信号分配部３２は、開示の技術における第２の信号分配部の一例である。トランジスタＱ１〜Ｑ３、Ｑ４〜Ｑ６は、開示の技術における可変抵抗器の一例である。キャパシタＣ１は、開示の技術における第１のキャパシタの一例である。キャパシタＣ２は、開示の技術における第２のキャパシタの一例である。０−πＶＡＴＴ１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄは、開示の技術における位相切り替え機能付き可変減衰装置の一例である。スイッチ部２１は、開示の技術におけるスイッチ部の一例である。トランスフォーマ２２及びマーチャントバラン２８は、開示の技術における第１の変換部の一例である。トランスフォーマ２５、マーチャントバラン２６及びラットレースハイブリッド回路２７は、開示の技術における第２の変換部の一例である。フェーズシフタ１は、開示の技術におけるフェーズシフタの一例である。９０°ハイブリッドは、開示の技術における信号分配部の一例である。合成部１３は、開示の技術における合成部の一例である。
以上の第１乃至第５の実施形態に関し、更に以下の付記を開示する。
（付記１）
互いに位相が１８０°異なる一対の差動信号の一方が第１の入力端に入力され、前記第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、
前記一対の差動信号の他方が第２の入力端に入力され、前記第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、
前記第２の入力端に入力された信号を前記第１の出力端に分配する第１の信号分配部と、
前記第１の入力端に入力された信号を前記第２の出力端に分配する第２の信号分配部と、
を含む可変減衰装置。
（付記２）
前記第１の可変減衰部及び前記第２の可変減衰部は、それぞれ、複数の可変抵抗器を含む
付記１に記載の可変減衰装置。
（付記３）
前記第１の信号分配部は、前記第１の入力端と前記第１の出力端との間に形成された寄生キャパシタを経由して、前記第１の入力端から前記第１の出力端にリークする第１のリーク信号の振幅に相当する振幅を有する信号を前記第１の出力端に出力し、
前記第２の信号分配部は、前記第２の入力端と前記第２の出力端との間に形成された寄生キャパシタを経由して前記第２の入力端から前記第２の出力端にリークする第２のリーク信号の振幅に相当する振幅を有する信号を前記第２の出力端に出力する
付記２に記載の可変減衰装置。
（付記４）
前記第１の信号分配部は、前記第１の可変減衰部の減衰量を最大とした場合に前記第１の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第１の出力端に分配し、
前記第２の信号分配部は、前記第２の可変減衰部の減衰量を最大とした場合に前記第２の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第２の出力端に分配する
付記３に記載の可変減衰装置。
（付記５）
前記第１の信号分配部は、一端が前記第２の入力端に接続され、他端が前記第１の出力端に接続された第１のキャパシタを含み、
前記第２の信号分配部は、一端が前記第１の入力端に接続され、他端が前記第２の出力端に接続された第２のキャパシタを含む
付記１から付記４のいずれか１つに記載の可変減衰装置。
（付記６）
前記第１の信号分配部は、前記第２の入力端と前記第１の出力端との間に設けられた抵抗素子を含み、
前記第２の信号分配部は、前記第１の入力端と前記第２の出力端との間に設けられた抵抗素子を含む
付記１から付記４のいずれか１つに記載の可変減衰装置。
（付記７）
１系統の入力端と２系統の出力端とを有し、前記１系統の入力端に入力されるシングルエンド信号の出力先を切り替えるスイッチ部と、
前記スイッチ部の前記２系統の出力端の各々に接続され、前記シングルエンド信号を互いに位相が１８０°異なる一対の差動信号に変換し且つ前記スイッチ部における切り替え動作に応じて前記一対の差動信号の位相を反転させる第１の変換部と、
前記一対の差動信号を制御電圧に応じた減衰量で減衰させて出力する可変減衰部と、
前記可変減衰部から出力された一対の差動信号をシングルエンド信号に変換する第２の変換部と、
を含む位相切り替え機能付き可変減衰装置であって、
前記可変減衰部は、
前記一対の差動信号の一方が第１の入力端に入力され、前記第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、
前記一対の差動信号の他方が第２の入力端に入力され、前記第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、
前記第２の入力端に入力された信号を前記第１の出力端に分配する第１の信号分配部と、
前記第１の入力端に入力された信号を前記第２の出力端に分配する第２の信号分配部と、
を含む位相切り替え機能付き可変減衰装置。
（付記８）
前記第１の変換部は、一端及び他端が前記スイッチ部の出力端の各々に接続された一次コイルと、一端が前記第１の入力端に接続され、他端が前記第２の入力端に接続された二次コイルと、を有する第１のトランスフォーマを含む
付記７に記載の位相切り替え機能付き可変減衰装置。
（付記９）
前記スイッチ部の切り替え動作に応じて、前記スイッチ部から前記第１のトランスフォーマに供給されるシングルエンド信号の前記一次コイルに対する入力方向が切り替わる
付記８に記載の位相切り替え機能付き可変減衰装置。
（付記１０）
前記スイッチ部は、前記２系統の出力端のうち、前記１系統の入力端と接続されない出力端を所定の電位に短絡する
付記８または付記９に記載の位相切り替え機能付き可変減衰装置。
（付記１１）
前記第１のトランスフォーマの二次コイルは、所定の電位に固定されたセンタータップを有する
付記８から付記１０のいずれか１つに記載の位相切り替え機能付き可変減衰装置。
（付記１２）
前記第２の変換部は、一端が前記第１の出力端に接続され、他端が前記第２の出力端に接続された一次コイルと、前記一対の差動信号から変換したシングルエンド信号を出力する二次コイルと、を有する第２のトランスフォーマを含む
付記７から付記１１のいずれか１項に記載の位相切り替え機能付き可変減衰装置。
（付記１３）
前記第２のトランスフォーマの一次コイルは、所定の電位に固定されたセンタータップを有する
付記１２に記載の位相切り替え機能付き可変減衰装置。
（付記１４）
前記第１の可変減衰部及び前記第２の可変減衰部は、それぞれ、複数の可変抵抗器を含む
付記７から付記１３に記載の位相切り替え機能付き可変減衰装置。
（付記１５）
前記第１の信号分配部は、前記第１の入力端と前記第１の出力端との間に形成された寄生キャパシタを経由して、前記第１の入力端から前記第１の出力端にリークする第１のリーク信号の振幅に相当する振幅を有する信号を前記第１の出力端に出力し、
前記第２の信号分配部は、前記第２の入力端と前記第２の出力端との間に形成された寄生キャパシタを経由して前記第２の入力端から前記第２の出力端にリークする第２のリーク信号の振幅に相当する振幅を有する信号を前記第２の出力端に出力する
付記２に記載の可変減衰装置。
付記１４に記載の位相切り替え機能付き可変減衰装置。
（付記１６）
前記第１の信号分配部は、前記第１の可変減衰部の減衰量を最大とした場合に前記第１の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第１の出力端に分配し、
前記第２の信号分配部は、前記第２の可変減衰部の減衰量を最大とした場合に前記第２の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第２の出力端に分配する
付記１５に記載の位相切り替え機能付き可変減衰装置。
（付記１７）
前記第１の信号分配部は、一端が前記第２の入力端に接続され、他端が前記第１の出力端に接続された第１のキャパシタを含み、
前記第２の信号分配部は、一端が前記第１の入力端に接続され、他端が前記第２の出力端に接続された第２のキャパシタを含む
付記７から付記１６のいずれか１つに記載の位相切り替え機能付き可変減衰装置。
（付記１８）
前記第１の信号分配部は、前記第２の入力端と前記第１の出力端との間に設けられた抵抗素子を含み、
前記第２の信号分配部は、前記第１の入力端と前記第２の出力端との間に設けられた抵抗素子を含む
付記７から付記１６のいずれか１つに記載の位相切り替え機能付き可変減衰装置。
（付記１９）
前記第１の変換部は、第１の線路及び第２の線路を含む第１の結合線路並びに第３の線路及び第４の線路を含む第２の結合線路を有するマーチャントバランを含み、
前記第１の線路は、一端が前記スイッチ部の出力端の一方に接続され、他端が前記第３の線路の一端に接続され、前記第３の線路の他端は、前記スイッチ部の出力端の他方に接続され、前記第２の線路は、一端がグランドラインに接続され、他端が前記第１の入力端に接続され、前記第４の線路２８は、一端がグランドラインに接続され、他端が前記第２の入力端に接続されている
付記７に記載の位相切り替え機能付き可変減衰装置。
（付記２０）
前記スイッチ部は、前記２系統の出力端のうち、前記１系統の入力端と接続されない出力端を開放する
付記１９に記載の位相切り替え機能付き可変減衰装置。
（付記２１）
前記スイッチ部は、前記１系統の入力端と前記２系統の出力端の一方との間に設けられた第１のトランジスタと、前記２系統の出力端の一方とグランドラインとの間に設けられた第２のトランジスタと、前記１系統の入力端と前記２系統の出力端の他方との間に設けられた第３のトランジスタと、前記２系統の出力端の他方とグランドラインとの間に設けられた第４のトランジスタと、を含む
付記１０に記載の位相切り替え機能付き可変減衰装置。
（付記２２）
互いに位相が９０°異なる２つのシングルエンド信号を別々の出力端から出力する信号分配部と、
前記信号分配部の出力端の各々に接続された２つの位相切り替え機能付き可変減衰装置と、
前記２つの位相切り替え機能付き可変減衰装置の各々から出力された信号を合成する合成部と、
を含むフェーズシフタであって、
前記２つの位相切り替え機能付き可変減衰装置の各々は、
１系統の入力端と２系統の出力端とを有し、前記１系統の入力端に入力されるシングルエンド信号の出力先を切り替えるスイッチ部と、
前記スイッチ部の前記２系統の出力端の各々に接続され、前記シングルエンド信号を互いに位相が１８０°異なる一対の差動信号に変換し且つ前記スイッチ部における切り替え動作に応じて前記一対の差動信号の位相を反転させる第１の変換部と、
前記一対の差動信号を制御電圧に応じた減衰量で減衰させて出力する可変減衰部と、
前記可変減衰部から出力された一対の差動信号をシングルエンド信号に変換する第２の変換部と、
を含む位相切り替え機能付き可変減衰装置であって、
前記可変減衰部は、
前記一対の差動信号の一方が第１の入力端に入力され、前記第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、
前記一対の差動信号の他方が第２の入力端に入力され、前記第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、
前記第２の入力端に入力された信号を前記第１の出力端に分配する第１の信号分配部と、
前記第１の入力端に入力された信号を前記第２の出力端に分配する第２の信号分配部と、
を含むフェーズシフタ。
（付記２３）
前記第１の変換部は、一端及び他端が前記スイッチ部の出力端の各々に接続された一次コイルと、一端が前記第１の入力端に接続され、他端が前記第２の入力端に接続された二次コイルと、を有する第１のトランスフォーマを含む
付記２２に記載のフェーズシフタ。
（付記２４）
前記スイッチ部の切り替え動作に応じて、前記スイッチ部から前記第１のトランスフォーマに供給されるシングルエンド信号の前記一次コイルに対する入力方向が切り替わる
付記２３に記載のフェーズシフタ。
（付記２５）
前記スイッチ部は、前記２系統の出力端のうち、前記１系統の入力端と接続されない出力端を所定の電位に短絡する
付記２３または付記２４に記載のフェーズシフタ。
（付記２６）
前記第１のトランスフォーマの二次コイルは、所定の電位に固定されたセンタータップを有する
付記２３から付記２５のいずれか１つに記載のフェーズシフタ。
（付記２７）
前記第２の変換部は、一端が前記第１の出力端に接続され、他端が前記第２の出力端に接続された一次コイルと、前記一対の差動信号から変換したシングルエンド信号を出力する二次コイルと、を有する第２のトランスフォーマを含む
付記２２から付記２６のいずれか１項に記載のフェーズシフタ。
（付記２８）
前記第２のトランスフォーマの一次コイルは、所定の電位に固定されたセンタータップを有する
付記２７に記載のフェーズシフタ。
（付記２９）
前記第１の可変減衰部及び前記第２の可変減衰部は、それぞれ、複数の可変抵抗器を含む
付記２８に記載のフェーズシフタ。
（付記３０）
前記第１の信号分配部は、前記第１の入力端と前記第１の出力端との間に形成された寄生キャパシタを経由して、前記第１の入力端から前記第１の出力端にリークする第１のリーク信号の振幅に相当する振幅を有する信号を前記第１の出力端に出力し、
前記第２の信号分配部は、前記第２の入力端と前記第２の出力端との間に形成された寄生キャパシタを経由して前記第２の入力端から前記第２の出力端にリークする第２のリーク信号の振幅に相当する振幅を有する信号を前記第２の出力端に出力する
付記２２に記載のフェーズシフタ。
（付記３１）
前記第１の信号分配部は、前記第１の可変減衰部の減衰量を最大とした場合に前記第１の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第１の出力端に分配し、
前記第２の信号分配部は、前記第２の可変減衰部の減衰量を最大とした場合に前記第２の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第２の出力端に分配する
付記３０に記載のフェーズシフタ。
（付記３２）
前記第１の信号分配部は、一端が前記第２の入力端に接続され、他端が前記第１の出力端に接続された第１のキャパシタを含み、
前記第２の信号分配部は、一端が前記第１の入力端に接続され、他端が前記第２の出力端に接続された第２のキャパシタを含む
付記２２から付記３１のいずれか１つに記載のフェーズシフタ。
（付記３３）
前記第１の信号分配部は、前記第２の入力端と前記第１の出力端との間に設けられた抵抗素子を含み、
前記第２の信号分配部は、前記第１の入力端と前記第２の出力端との間に設けられた抵抗素子を含む
付記２２から付記３１のいずれか１つに記載のフェーズシフタ。
（付記３４）
前記第１の変換部は、第１の線路及び第２の線路を含む第１の結合線路並びに第３の線路及び第４の線路を含む第２の結合線路を有するマーチャントバランを含み、
前記第１の線路は、一端が前記スイッチ部の出力端の一方に接続され、他端が前記第３の線路の一端に接続され、前記第３の線路の他端は、前記スイッチ部の出力端の他方に接続され、前記第２の線路は、一端がグランドラインに接続され、他端が前記第１の入力端に接続され、前記第４の線路２８は、一端がグランドラインに接続され、他端が前記第２の入力端に接続されている
付記２２に記載のフェーズシフタ。
（付記３５）
前記スイッチ部は、前記２系統の出力端のうち、前記１系統の入力端と接続されない出力端を開放する
付記３４に記載の位相切り替え機能付き可変減衰装置。
（付記３６）
前記スイッチ部は、前記１系統の入力端と前記２系統の出力端の一方との間に設けられた第１のトランジスタと、前記２系統の出力端の一方とグランドラインとの間に設けられた第２のトランジスタと、前記１系統の入力端と前記２系統の出力端の他方との間に設けられた第３のトランジスタと、前記２系統の出力端の他方とグランドラインとの間に設けられた第４のトランジスタと、を含む
付記２５に記載のフェーズシフタ。
１ フェーズシフタ
１０ ９０°ハイブリッド
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ 位相切り替え機能付き可変減衰装置
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ 位相切り替え機能付き可変減衰装置
１３ 合成部
２０ 可変減衰部
２１ スイッチ部
２２ トランスフォーマ
２３ 第１の可変減衰部
２４ 第２の可変減衰部
２５ トランスフォーマ
２６ マーチャントバラン
２７ ラットレースハイブリッド回路
２８ マーチャントバラン
３１ 第１の信号分配部
３２ 第２の信号分配部
Ｃ１、Ｃ２ キャパシタ
Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４ 抵抗素子

Claims (14)

  1. 互いに位相が１８０°異なる一対の差動信号の一方が第１の入力端に入力され、前記第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、
    前記一対の差動信号の他方が第２の入力端に入力され、前記第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、
    前記第２の入力端に入力された信号を前記第１の出力端に分配する第１の信号分配部と、
    前記第１の入力端に入力された信号を前記第２の出力端に分配する第２の信号分配部と、
    を含む可変減衰装置。
  2. 前記第１の可変減衰部及び前記第２の可変減衰部は、それぞれ、複数の可変抵抗器を含む
    請求項１に記載の可変減衰装置。
  3. 前記第１の信号分配部は、前記第１の入力端と前記第１の出力端との間に形成された寄生キャパシタを経由して、前記第１の入力端から前記第１の出力端にリークする第１のリーク信号の振幅に相当する振幅を有する信号を前記第１の出力端に出力し、
    前記第２の信号分配部は、前記第２の入力端と前記第２の出力端との間に形成された寄生キャパシタを経由して前記第２の入力端から前記第２の出力端にリークする第２のリーク信号の振幅に相当する振幅を有する信号を前記第２の出力端に出力する
    請求項２に記載の可変減衰装置。
  4. 前記第１の信号分配部は、前記第１の可変減衰部の減衰量を最大とした場合に前記第１の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第１の出力端に分配し、
    前記第２の信号分配部は、前記第２の可変減衰部の減衰量を最大とした場合に前記第２の可変減衰部から出力される信号の振幅に相当する振幅を有する信号を前記第２の出力端に分配する
    請求項３に記載の可変減衰装置。
  5. 前記第１の信号分配部は、一端が前記第２の入力端に接続され、他端が前記第１の出力端に接続された第１のキャパシタを含み、
    前記第２の信号分配部は、一端が前記第１の入力端に接続され、他端が前記第２の出力端に接続された第２のキャパシタを含む
    請求項１から請求項４のいずれか１項に記載の可変減衰装置。
  6. 前記第１の信号分配部は、前記第２の入力端と前記第１の出力端との間に設けられた抵抗素子を含み、
    前記第２の信号分配部は、前記第１の入力端と前記第２の出力端との間に設けられた抵抗素子を含む
    請求項１から請求項４のいずれか１項に記載の可変減衰装置。
  7. １系統の入力端と２系統の出力端とを有し、前記１系統の入力端に入力されるシングルエンド信号の出力先を切り替えるスイッチ部と、
    前記スイッチ部の前記２系統の出力端の各々に接続され、前記シングルエンド信号を互いに位相が１８０°異なる一対の差動信号に変換し且つ前記スイッチ部における切り替え動作に応じて前記一対の差動信号の位相を反転させる第１の変換部と、
    前記一対の差動信号を制御電圧に応じた減衰量で減衰させて出力する可変減衰部と、
    前記可変減衰部から出力された一対の差動信号をシングルエンド信号に変換する第２の変換部と、
    を含む位相切り替え機能付き可変減衰装置であって、
    前記可変減衰部は、
    前記一対の差動信号の一方が第１の入力端に入力され、前記第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、
    前記一対の差動信号の他方が第２の入力端に入力され、前記第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、
    前記第２の入力端に入力された信号を前記第１の出力端に分配する第１の信号分配部と、
    前記第１の入力端に入力された信号を前記第２の出力端に分配する第２の信号分配部と、
    を含む位相切り替え機能付き可変減衰装置。
  8. 前記第１の変換部は、一端及び他端が前記スイッチ部の出力端の各々に接続された一次コイルと、一端が前記第１の入力端に接続され、他端が前記第２の入力端に接続された二次コイルと、を有する第１のトランスフォーマを含む
    請求項７に記載の位相切り替え機能付き可変減衰装置。
  9. 前記スイッチ部の切り替え動作に応じて、前記スイッチ部から前記第１のトランスフォーマに供給されるシングルエンド信号の前記一次コイルに対する入力方向が切り替わる
    請求項８に記載の位相切り替え機能付き可変減衰装置。
  10. 前記スイッチ部は、前記２系統の出力端のうち、前記１系統の入力端と接続されない出力端を所定の電位に短絡する
    請求項８または請求項９に記載の位相切り替え機能付き可変減衰装置。
  11. 前記第１のトランスフォーマの二次コイルは、所定の電位に固定されたセンタータップを有する
    請求項８から請求項１０のいずれか１項に記載の位相切り替え機能付き可変減衰装置。
  12. 前記第２の変換部は、一端が前記第１の出力端に接続され、他端が前記第２の出力端に接続された一次コイルと、前記一対の差動信号から変換したシングルエンド信号を出力する二次コイルと、を有する第２のトランスフォーマを含む
    請求項７から請求項１１のいずれか１項に記載の位相切り替え機能付き可変減衰装置。
  13. 前記第２のトランスフォーマの一次コイルは、所定の電位に固定されたセンタータップを有する
    請求項１２に記載の位相切り替え機能付き可変減衰装置。
  14. 互いに位相が９０°異なる２つのシングルエンド信号を別々の出力端から出力する信号分配部と、
    前記信号分配部の出力端の各々に接続された２つの位相切り替え機能付き可変減衰装置と、
    前記２つの位相切り替え機能付き可変減衰装置の各々から出力された信号を合成する合成部と、
    を含むフェーズシフタであって、
    前記２つの位相切り替え機能付き可変減衰装置の各々は、
    １系統の入力端と２系統の出力端とを有し、前記１系統の入力端に入力される前記シングルエンド信号の出力先を切り替えるスイッチ部と、
    前記スイッチ部の前記２系統の出力端の各々に接続され、前記シングルエンド信号を互いに位相が１８０°異なる一対の差動信号に変換し且つ前記スイッチ部の切り替え動作に応じて前記一対の差動信号の位相を反転させる第１の変換部と、
    前記一対の差動信号を、制御電圧に応じた減衰量で減衰させて出力する可変減衰部と、
    前記可変減衰部から出力された一対の差動信号をシングルエンド信号に変換する第２の変換部と、
    を含み、
    前記可変減衰部は、
    前記一対の差動信号の一方が第１の入力端に入力され、前記第１の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第１の出力端から出力する第１の可変減衰部と、
    前記一対の差動信号の他方が第２の入力端に入力され、前記第２の入力端に入力された信号を制御電圧に応じた減衰量で減衰させて第２の出力端から出力する第２の可変減衰部と、
    前記第２の入力端に入力された信号を前記第１の出力端に分配する第１の信号分配部と、
    前記第１の入力端に入力された信号を前記第２の出力端に分配する第２の信号分配部と、
    を含むフェーズシフタ。
JP2016217463A 2016-11-07 2016-11-07 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ Active JP6809147B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016217463A JP6809147B2 (ja) 2016-11-07 2016-11-07 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ
US15/725,814 US10523167B2 (en) 2016-11-07 2017-10-05 Variable attenuation device, phase-switching variable attenuation device, and phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016217463A JP6809147B2 (ja) 2016-11-07 2016-11-07 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ

Publications (2)

Publication Number Publication Date
JP2018078391A true JP2018078391A (ja) 2018-05-17
JP6809147B2 JP6809147B2 (ja) 2021-01-06

Family

ID=62064130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016217463A Active JP6809147B2 (ja) 2016-11-07 2016-11-07 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ

Country Status (2)

Country Link
US (1) US10523167B2 (ja)
JP (1) JP6809147B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021171541A1 (ja) * 2020-02-28 2021-09-02
WO2023112249A1 (ja) * 2021-12-16 2023-06-22 日本電信電話株式会社 位相調整回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112290219A (zh) * 2020-09-16 2021-01-29 北京无线电测量研究所 一种小型多通道移相组件
US11979128B2 (en) * 2020-10-27 2024-05-07 Mixcomm, Inc. Space efficient controllable switch type phase shifter
US11824245B2 (en) 2021-01-15 2023-11-21 Analog Devices, Inc. Phase shifter-180 degree topology
CN113938138B (zh) * 2021-08-26 2023-05-16 北京遥测技术研究所 一种单片集成开关网络的x频段8通道接收芯片
DE102022207331A1 (de) 2022-07-19 2024-01-25 Robert Bosch Gesellschaft mit beschränkter Haftung Phasenschieber-Anordnung, Antennensystem und ein Radarsystem
KR20240070074A (ko) * 2022-11-14 2024-05-21 삼성전자주식회사 위상 천이기, 위상 천이기를 포함하는 전자 장치 및 그 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537318A (ja) * 1991-07-30 1993-02-12 Fujitsu Ltd 高周波スイツチ
JP2001136043A (ja) * 1999-11-09 2001-05-18 Nec Corp 無限移相器
JP2014096725A (ja) * 2012-11-09 2014-05-22 Mitsubishi Electric Corp ベクトル合成形移相器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168668A (ja) 1999-12-10 2001-06-22 Hitachi Kokusai Electric Inc 移相器
JP2002246802A (ja) 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体スイッチ、移相回路及び減衰器
WO2016086984A1 (en) * 2014-12-03 2016-06-09 Telefonaktiebolaget Lm Ericsson (Publ) An attenuator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537318A (ja) * 1991-07-30 1993-02-12 Fujitsu Ltd 高周波スイツチ
JP2001136043A (ja) * 1999-11-09 2001-05-18 Nec Corp 無限移相器
JP2014096725A (ja) * 2012-11-09 2014-05-22 Mitsubishi Electric Corp ベクトル合成形移相器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021171541A1 (ja) * 2020-02-28 2021-09-02
WO2021171541A1 (ja) * 2020-02-28 2021-09-02 三菱電機株式会社 移相器及びアンテナ装置
JP7118296B2 (ja) 2020-02-28 2022-08-15 三菱電機株式会社 移相器及びアンテナ装置
WO2023112249A1 (ja) * 2021-12-16 2023-06-22 日本電信電話株式会社 位相調整回路

Also Published As

Publication number Publication date
US20180131338A1 (en) 2018-05-10
JP6809147B2 (ja) 2021-01-06
US10523167B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
JP6809147B2 (ja) 可変減衰装置、位相切り替え機能付き可変減衰装置及びフェーズシフタ
Asoodeh et al. A Full 360$^{\circ} $ Vector-Sum Phase Shifter With Very Low RMS Phase Error Over a Wide Bandwidth
KR101479802B1 (ko) 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스
EP2403140A2 (en) Phase shifter
JP2009278618A (ja) 伝送線路により実装される反射負荷を有する反射型位相シフタ、及び位相配列受信機／送信機
JP2006295562A (ja) ９０度ハイブリッド回路
US4806888A (en) Monolithic vector modulator/complex weight using all-pass network
US10211812B2 (en) Phase-switch-equipped variable amplification device and phase shifter
US11063355B2 (en) Bi-directional vector modulator/active phase shifter
JP2008544601A (ja) 移相デバイス
US10686474B1 (en) Dual-mode frequency multiplier
Ameen et al. A 28 GHz four-channel phased-array transceiver in 65-nm CMOS technology for 5G applications
US4977382A (en) Vector modulator phase shifter
JPH01502793A (ja) 広い周波数範囲にわたって多重出力間の位相差を一定に維持するモノリシック型マイクロ波移相ネットワーク
US5392010A (en) 90 degree phase shifter
JP2011030069A (ja) 高周波増幅器
Londhe et al. 28–38-GHz 6-bit compact passive phase shifter in 130-nm CMOS
GB2529903A (en) IQ signal generator system and method
JP6474131B2 (ja) ベクトル合成型移相器およびベクトル合成型移相器の制御方法
JP6112307B2 (ja) バンドパスフィルタ
KR101721866B1 (ko) 위상 천이기 및 그 제어방법
US10312885B2 (en) Self-matching phase shifter/attenuator
Sah et al. An ultra-wideband 15–35 GHz phase-shifter for beamforming applications
JP2013539641A (ja) ダウンコンバージョンミキサー
RU2647217C1 (ru) Высокочастотный векторный фазовращатель

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R150 Certificate of patent or registration of utility model

Ref document number: 6809147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150