JP2018060851A - 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 - Google Patents
接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 Download PDFInfo
- Publication number
- JP2018060851A JP2018060851A JP2016195573A JP2016195573A JP2018060851A JP 2018060851 A JP2018060851 A JP 2018060851A JP 2016195573 A JP2016195573 A JP 2016195573A JP 2016195573 A JP2016195573 A JP 2016195573A JP 2018060851 A JP2018060851 A JP 2018060851A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonded
- bonding
- chip
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】接合基板から切り出した目的のチップにおける干渉縞が生じない程度の未接合箇所の有無を、目的のチップを破壊することなく、簡便かつ低コストに検出する。【解決手段】本発明に係る接合基板の検査方法は、シリコン基板とガラス基板とを陽極接合させるときに両基板間に電圧を印加するための正の電極が接続される位置に対応する接合面の領域に配置された第1テストパターンと、接合面において第1テストパターンを中心とした円の径方向に互いに離間して配置された複数の第2テストパターンとが形成された接合基板100から、テストパターンを含む第1チップ110と第2チップ120とを切り出す第1工程S1と、第1チップの接合面を剥離する第2工程S2と、剥離した第1チップの接合面において凝集破壊が生じているか、界面破壊が生じているかを判定することにより、各第2チップの接合状態を判定する第3工程S3とを含むことを特徴とする。【選択図】図1
Description
本発明は、複数の基板を接合した接合基板、上記接合基板の検査方法、および半導体デバイスの製造方法に関し、例えば、シリコン基板とガラス基板とを陽極接合した陽極接合基板、上記陽極接合基板の検査方法、および上記陽極接合基板から切り出したセンサチップから成る半導体圧力センサの製造方法に関する。
従来から、シリコン基板同士またはシリコン基板と別の種類の材料から成る基板とを接合した接合基板を用いた圧力センサおよび加速度センサ等のMEMS(Micro Electro Mechanical Systems)デバイスが知られている。これらの半導体デバイスは、基板の接合状態がその特性に大きな影響を与えるため、接合状態が良好であるか否かを評価する必要がある。
例えば、シリコン基板(シリコンウエハ)とガラス基板とを陽極接合した陽極接合基板を用いた半導体圧力センサの製造工程では、上記陽極接合基板に対してガラス基板の裏面側から光を照射し、接合面に存在するボイドやギャップ等の未接合部分に起因する干渉縞(ニュートンリング)の有無を目視または光学顕微鏡で観察する光学的検査が一般に行われている。
しかしながら、上述した接合基板に対する光学的検査では、干渉縞が発生しない未接合部分が存在する場合には発見することができないという問題がある。具体的には、干渉縞が発生しないような原子レベルのギャップや、陽極接合されていない、すなわち共有結合に至っていないが密着しているような未接合部分が存在する場合には、それらの不具合箇所を上述の光学的検査で検出することはできない。
そこで、上述の光学的検査の代わりに(または、それに加えて)、接合面における干渉縞が発生しない未接合部分を発見するための検査方法が、例えば特許文献1,2に開示されている。
具体的に、特許文献1には、シリコン基板とガラス基板とを陽極接合した接合基板をダイシングすることによって得られたチップをフッ酸系水溶液から成るエッチング液に浸漬させ、そのときのチップの接合面にしみ込んだエッチング液の量に基づいてその接合面の状態を評価する技術が開示されている。
特許文献2には、ガラス基板が陽極接合する半導体ウェハの陽極接合部分にPN接合から成る表面処理層を予め形成しておき、半導体ウェハの表面へ向かって光を照射したときに上記表面処理層の厚み方向へ流れる電流を測定する技術が開示されている。
上述した特許文献1,2の技術によれば、接合基板において干渉縞が発生しないような未接合部分が存在する場合であっても、その不具合箇所を発見することができる可能性はある。
しかしながら、特許文献1に開示された技術では、接合基板からダイシングしたチップをエッチング液に浸漬させる必要があるため、そのチップから製造されるMEMSデバイスにとって破壊検査となる場合がある。また、フッ酸系水溶液の取り扱いには注意が必要であり、簡便な検査方法とは言えない。
しかしながら、特許文献1に開示された技術では、接合基板からダイシングしたチップをエッチング液に浸漬させる必要があるため、そのチップから製造されるMEMSデバイスにとって破壊検査となる場合がある。また、フッ酸系水溶液の取り扱いには注意が必要であり、簡便な検査方法とは言えない。
また、特許文献2に開示された技術では、半導体ウェハの陽極接合部分にPN接合から成る表面処理層を形成する工程の増加や、光を照射したときに表面処理層を流れる電流を測定するための光学系や電流測定回路を備えた高額な測定装置が必要となるという課題がある。
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、接合基板から切り出した目的のチップにおける干渉縞が生じない程度の未接合箇所の有無を、その目的のチップを破壊することなく、簡便かつ低コストに検出することにある。
本発明に係る接合基板の検査方法は、シリコン基板(101)とガラス基板(102)とが陽極接合され、シリコン基板とガラス基板との接合面に、シリコン基板およびガラス基板の少なくとも一方を選択的に加工して形成された複数のテストパターン(102C)を有する接合基板(100)から、テストパターンを含む第1チップ(110)を切り出すとともに、接合基板のテストパターンが形成されている領域以外の領域から第2チップ(120)を切り出す第1工程(S1)と、第1チップの接合面を剥離する第2工程(S2)と、第2工程で剥離された第1チップの接合面において凝集破壊が生じている場合に、当該第1チップによって特定される接合基板上の領域から切り出された第2チップの接合状態が良好であると判定し、第2工程で剥離された第1チップの接合面において界面破壊が生じている場合に、当該第1チップによって特定される接合基板上の領域から切り出された第2チップの接合状態が不良であると判定する第3工程(S3,S4)とを含み、複数のテストパターンは、シリコン基板とガラス基板とを陽極接合させるときに、シリコン基板とガラス基板との間に電圧を印加するための正電極が接続されるシリコン基板上の領域と平面視で重なりを有する接合面の領域に配置された第1テストパターン(102C_1)と、接合面において、平面視でテストパターンを中心とした円(103)の径方向に互いに離間して配置された複数の第2テストパターン(102C_2〜102C_n)とを含むことを特徴とする。
上記接合基板の検査方法において、接合基板は、平面視円形状であって、第1テストパターンは、接合面において、平面視で接合面の中心(P)に配置され、第2テストパターンは、接合面において、平面視で第1テストパターンを通り互いに直交する2本の直線(106,107)上に複数離間して配置されていてもよい。
上記接合基板の検査方法において、第2テストパターンは、更に、接合面の周縁部(100D)において、平面視で接合面の円周方向に複数並んで配置されていてもよい。
上記接合基板の検査方法において、接合基板は、平面視円形状であって、第1テストパターンは、接合面において、平面視で接合面の中心(P)と異なる位置(S)に形成され、第2テストパターンは、接合面において平面視で第1テストパターンを中心とした放射状に配置されていてもよい。
上記接合基板の検査方法において、シリコン基板は、ガラス基板(2)の一方の面に陽極接合された第1シリコン基板(1)と、ガラス基板の他方の面に陽極接合された第2シリコン基板(3)とを含み、テストパターン(2da,2db)は、第1シリコン基板とガラス基板とが接合された面、および第2シリコン基板とガラス基板とが接合された面に夫々形成されていてもよい。
上記接合基板の検査方法において、第3工程は、界面破壊が生じているテストパターンによって囲まれる接合基板上の領域(100E,100F,100G)から切り出された第2チップの接合状態が不良であると判定する工程を含んでもよい。
本発明に係る半導体デバイスの製造方法は、シリコン基板(1,3)およびガラス基板(2)の少なくとも一方の表面に複数のテストパターン(2da,2db)を形成するテストパターン形成工程(S12)と、テストパターンを介してシリコン基板とガラス基板とを陽極接合した接合基板を形成する基板接合工程(S13,S15)と、上記接合基板の検査方法によって、基板接合工程で形成した接合基板(1)から、テストパターンを含む第1チップ(5)と、製造の目的とされる複数の第2チップ(6)とを切り出し、第1チップの接合面の剥離状態に基づいて、接合状態が良好な第2チップを選別するチップ選別工程(S16)と、チップ選別工程で選別された第2チップをパッケージングし、上記半導体デバイスとするパッケージング工程(S17)とを含むことを特徴とする。
本発明に係る接合基板の検査方法によれば、接合基板から切り出した目的のチップにおける干渉縞が生じない程度の未接合箇所の有無を、その目的のチップを破壊することなく、簡便かつ低コストに検出することが可能となる。
以下、本発明の実施の形態について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。
〈本発明の一実施の形態に係る接合基板の検査方法〉
図1は、本発明の一実施の形態に係る接合基板の検査方法の流れを示すフロー図である。
図1に示される検査方法は、複数の基板を接合した接合基板における基板間の接合状態を検査するための方法である。本実施の形態では、一例として、シリコン基板とガラス基板とを陽極接合した接合基板の検査方法について説明する。
図1は、本発明の一実施の形態に係る接合基板の検査方法の流れを示すフロー図である。
図1に示される検査方法は、複数の基板を接合した接合基板における基板間の接合状態を検査するための方法である。本実施の形態では、一例として、シリコン基板とガラス基板とを陽極接合した接合基板の検査方法について説明する。
(1)陽極接合
先ず、図1に示す検査方法について説明する前に、陽極接合について詳細に説明する。 陽極接合とは、接合部材間に第3の材料を介在させない直接的な接合方法であって、高温状態においてシリコン基板とガラス基板とを重ね合わせて高電圧を印加することにより、シリコン基板とガラス基板とを接合する技術である。
先ず、図1に示す検査方法について説明する前に、陽極接合について詳細に説明する。 陽極接合とは、接合部材間に第3の材料を介在させない直接的な接合方法であって、高温状態においてシリコン基板とガラス基板とを重ね合わせて高電圧を印加することにより、シリコン基板とガラス基板とを接合する技術である。
より具体的には、シリコン基板とガラス基板とを重ね合わせて数百℃で加熱した状態において、シリコン基板を正電極側とし、ガラス基板をマイナス電極側として数百ボルトの電圧を印加したとき、シリコン基板の界面付近におけるガラス基板中の金属可動イオンが負電極側へ移動し、界面付近のガラス基板中に欠乏層(金属可動イオンが欠乏した層)が形成される。その欠乏層とシリコン基板との間に静電気引力が発生することにより、シリコン基板とガラス基板との境界面において共有結合が起こり、シリコン基板とガラス基板とが接合される。
陽極接合の接合強度は、シリコン基板およびガラス基板の平面方向の電流密度によって決定され、電流密度が小さいとシリコン基板とガラス基板とが十分に接合せず、シリコン基板とガラス基板の界面で剥離が発生し易くなる。
シリコン基板およびガラス基板の平面方向の電流密度の分布は、電圧を印加するための電極のサイズ、電極の接続位置、および基板の反り等に起因する密着性の低下や、基板の平面方向の熱分布の不均一性等によって決まり、特に、電極の接続位置に大きく依存する。
具体的には、陽極接合が起こる過程において生じる欠乏層は、元のガラス基板と比べて電気抵抗が非常に大きいため、高電圧の印加時にガラス基板に流れる電流、すなわち電流密度は、欠乏層の成長に伴って著しく減少する。
例えば、図2A,2Bに示すように、平面視円形状のシリコン基板101およびガラス基板102を平面視で互いの中心Pが重なるように重ね合わせた状態で、シリコン基板101上の、中心Pと平面視で重なりを有する領域に、正電極のプローブ104を配置し、ガラス基板102のシリコン基板101と反対側の面に負電極105を接続して高電圧を印加して陽極接合を行う場合を考える。
この場合、シリコン基板101とガラス基板102との間の陽極接合は、図2Bに示すように、正電極と負電極との間の距離が最も近いプローブ104の直下、すなわちシリコン基板101およびガラス基板102の中心Pから外周部に向かって陽極接合(欠乏層)が広がるため、シリコン基板101およびガラス基板102の中心P(プローブ104)から離れるほど、欠乏層による電気抵抗が大きくなり、電流密度が小さくなる傾向がある。
図3は、陽極接合処理において、シリコン基板とガラス基板との間に高電圧を印加したときの電流密度の分布を示す図である。図3において、領域内の色が濃いほど電流密度が大きいことを表している。
図3に示すように、正電極としてのプローブ104をシリコン基板101とガラス基板102との接合面の中心P上に接続した場合、平面方向の電流密度は、接合面と同心円状に分布する。
図3に示すように、正電極としてのプローブ104をシリコン基板101とガラス基板102との接合面の中心P上に接続した場合、平面方向の電流密度は、接合面と同心円状に分布する。
(2)本実施の形態に係る接合基板の検査方法の概要
上述のように、陽極接合基板では、陽極接合処理時に正電極のプローブ104が接続される位置を中心として同心円状に電流密度が分布するため、正電極のプローブ104が接続される位置から離れるほど、未接合箇所が生じやすくなる。
上述のように、陽極接合基板では、陽極接合処理時に正電極のプローブ104が接続される位置を中心として同心円状に電流密度が分布するため、正電極のプローブ104が接続される位置から離れるほど、未接合箇所が生じやすくなる。
そこで、本実施の形態に係る接合基板の検査方法では、陽極接合処理時の電流密度の分布を考慮して、シリコン基板101とガラス基板102との接合面に、シリコン基板101およびガラス基板102の少なくとも一方を選択的に加工することにより、複数のテストパターン102Cを予め形成しておき、陽極接合処理後に、ガラス基板102とシリコン基板101とが接合された接合基板100からテストパターンを含むテストチップを切り出し、テストチップの接合面の引き剥がし試験を行う。
そして、剥離したテストチップの接合面の破壊状態を検査し、剥離したテストチップの接合面において、一方の材料が他方の材料から剥離されることなく千切れた破壊(以下、凝集破壊(母材破壊)という。)が生じている場合に、そのテストチップによって特定される接合基板100上の領域から切り出されたセンサチップの接合状態が良好であると推定する。一方、剥離したテストチップの接合面において、一方の材料が千切れることなく、他方の材料から剥離する破壊(以下、「界面破壊」という。)が生じている場合に、そのテストチップによって特定される接合基板100上の領域から切り出されたセンサチップの接合状態が不良であると推定する。
(3)テストパターンの配置
ここで、テストパターンを形成する位置は、陽極接合処理時において高電圧を印加したときの接合基板における電流密度の分布の傾向を考慮して決定すればよい。
具体的には、ガラス基板102とシリコン基板101との接合面において、陽極接合処理時にガラス基板102とシリコン基板101との間に高電圧を印加したときに電流密度が最も大きくなる位置、すなわち、上記接合面において陽極接合処理時に高電圧を印加するための正電極のプローブ(電極)104が接続される位置と平面視で重なりを有する領域に、テストパターンを1つ形成するとともに、上記接合面において、平面視で上記接合面の中心Pを中心とした円の径方向に互いに離間して複数のテストパターンを形成する。
ここで、テストパターンを形成する位置は、陽極接合処理時において高電圧を印加したときの接合基板における電流密度の分布の傾向を考慮して決定すればよい。
具体的には、ガラス基板102とシリコン基板101との接合面において、陽極接合処理時にガラス基板102とシリコン基板101との間に高電圧を印加したときに電流密度が最も大きくなる位置、すなわち、上記接合面において陽極接合処理時に高電圧を印加するための正電極のプローブ(電極)104が接続される位置と平面視で重なりを有する領域に、テストパターンを1つ形成するとともに、上記接合面において、平面視で上記接合面の中心Pを中心とした円の径方向に互いに離間して複数のテストパターンを形成する。
上記テストパターンは、ガラス基板102およびシリコン基板101の少なくとも一方の表面を選択的に加工することによって形成されている。
以下、テストパターンの具体的な配置例について説明する。
ここでは、シリコン基板101およびガラス基板102が平面視円形状のウェハであって、陽極接合処理時に、平面視で互いの中心が一致するように重ね合わされて配置されているものとする。また、テストパターンは、シリコン基板101とガラス基板102との接合面におけるガラス基板102側に形成されるものとする。
ここでは、シリコン基板101およびガラス基板102が平面視円形状のウェハであって、陽極接合処理時に、平面視で互いの中心が一致するように重ね合わされて配置されているものとする。また、テストパターンは、シリコン基板101とガラス基板102との接合面におけるガラス基板102側に形成されるものとする。
先ず、正電極のプローブ104が平面視で上記接合面の中心Pと重なりを有するシリコン基板101上の領域に接続される場合のテストパターンの配置例について説明する。
正電極のプローブ104をシリコン基板101とガラス基板102との接合面の中心P上に接続した場合、図3に示したように、接合面と同心円状に電流密度が分布する。そこで、この場合には、以下の図4A,4Bに示すようにテストパターンを配置すればよい。
図4A,4Bは、正電極のプローブを接合面の中心Pと重なりを有するシリコン基板上の領域に接続される場合のテストパターンの配置例を示す図である。
図4Aには、複数のテストパターンが形成された接合基板の平面構造が模式的に示され、図4Bには、図4Aの接合基板の断面構造が模式的に示されている。
図4Aには、複数のテストパターンが形成された接合基板の平面構造が模式的に示され、図4Bには、図4Aの接合基板の断面構造が模式的に示されている。
図4A,4Bに示されるように、テストパターン102C_1は、陽極接合処理において、ガラス基板102とシリコン基板101との間に高電圧を印加したときに電流密度が最も大きくなる位置、すなわち、ガラス基板102の主面102Aにおいて、平面視で接合基板100の中心Pと重なる位置に形成されている。
また、テストパターン102C_2〜102C_n(nは2以上の整数)は、ガラス基板102の主面102Aにおいて、平面視でテストパターン102C_1を中心とした円103の径方向に互いに離間して配置されている。例えば、図4A,4Bに示されるように、平面視でテストパターン102C_1(中心P)を通り、互いに直交する2本の直線106、107上に並んで配置されている。
ここで、テストパターン102C_2〜102C_nは、直線106、107上のみならず、図5に示すように、接合面の周縁部100D、すなわち陽極接合処理においてガラス基板102とシリコン基板101との間に高電圧を印加したときに電流密度が最も小さくなる領域に、平面視で当該接合面の円周方向に複数並んで配置されてもよい。
次に、正電極のプローブ104が平面視で上記接合面の中心Pと重ならないシリコン基板101上の領域に接続される場合のテストパターンの配置例について説明する。
図6Aは、正電極のプローブをシリコン基板とガラス基板との接合面の中心から離れた位置に接続して高電圧を印加したときのシリコン基板およびガラス基板の断面図である。
図6Bは、図6Aの場合におけるシリコン基板およびガラス基板の平面方向の電流密度の分布を示す図である。
図6Bは、図6Aの場合におけるシリコン基板およびガラス基板の平面方向の電流密度の分布を示す図である。
図6Bに示すように、正電極のプローブ104をシリコン基板101とガラス基板102との接合面の中心Pから離れた点S上に接続して高電圧を印加した場合、点Sを中心とする同心円状に電流密度が分布する。この場合には、以下の図7に示すようにテストパターンを配置すればよい。
図7は、接合基板におけるテストパターンの第2の配置例を示す図である。
図7には、複数のテストパターンが形成された接合基板の平面構造が模式的に示されている。
図7には、複数のテストパターンが形成された接合基板の平面構造が模式的に示されている。
図7に示されるように、テストパターン102C_1は、ガラス基板102の主面102Aにおいて、平面視で正電極のプローブ104が接続される点Sと重なる位置、すなわち平面視で上記接合面の中心Pと異なる位置に形成されている。
また、テストパターン102C_2〜102C_nは、ガラス基板102の主面102Aにおいて、平面視でテストパターン102C_1(点S)を中心として放射状に配置されている。
なお、以下の説明では、接合基板100に形成された任意のテストパターンを「テストパターン102C」と表記する場合がある。
(4)本実施の形態に係る接合基板の検査方法の詳細
次に、図1を用いて、本実施の形態に係る接合基板の検査方法について詳細に説明する。
ここでは、上述したシリコン基板101とガラス基板102とを陽極接合した接合基板100から、半導体圧力センサを構成するセンサチップを切り出す場合を例にとり、説明する。
次に、図1を用いて、本実施の形態に係る接合基板の検査方法について詳細に説明する。
ここでは、上述したシリコン基板101とガラス基板102とを陽極接合した接合基板100から、半導体圧力センサを構成するセンサチップを切り出す場合を例にとり、説明する。
先ず、図1において、シリコン基板101とガラス基板102とが陽極接合され、シリコン基板101とガラス基板102との接合面に複数のテストパターン102Cが形成された接合基板100から、一つのテストパターン102C毎にテストチップを切り出すとともに、接合基板100のテストパターン102Cが形成されていない領域から、製造の目的とされるセンサチップを切り出す(第1工程:S1)。
具体的には、図8に示すように、接合基板100をスクライブライン109に沿ってダイシングブレードで切断することにより、夫々のテストパターン102Cを含む複数のテストチップ110_1〜110_nを夫々切り出すとともに、テストパターン102Cが形成された領域以外の領域から複数のセンサチップ120_1〜120_mを夫々切り出す。
次に、各テストチップ110_1〜110_nにおけるシリコン基板101とガラス基板102との接合面を剥離する引き剥がし試験を行う(第2工程:S2)。例えば、公知の引張試験装置を用いてテストチップにおけるシリコン基板101とガラス基板102とを互いに離れる方向に引っ張ることにより、接合面を剥離してもよいし、テストチップにおけるシリコン基板101とガラス基板102との接合面に薄い板状の器具を押し入れることにより、各テストチップ110_1〜110_5の接合面を剥離してもよい。
次に、剥離された各テストチップ110の接合面を検査する(第3工程:S3)。具体的には、第2工程S2で剥離された各テストチップ110の接合面の破壊状態を夫々観察し、剥離した各テストチップ110の接合面の破壊状態に基づいて、各テストチップ110の接合状態を判定する。
テストチップ110の接合面において凝集破壊が生じている場合には、そのテストチップ110の接合状態が良好であると判定し、その接合面において界面破壊が生じている場合には、そのテストチップ110の接合状態が不良であると判定する。
ここで、各テストチップ110_1〜110_5の剥離された接合面の破壊状態が凝集破壊であるか界面破壊であるかは、光学顕微鏡等によって、ガラス基板102またはシリコン基板101の剥離面を観察することにより、容易に判断することができる。
図9Aは、光学顕微鏡で観察された、凝集破壊を起こしたテストチップのシリコン基板側の剥離面の一例を示す図であり、図9Bは、光学顕微鏡で観察された、界面破壊を起こしたテストチップのシリコン基板側の剥離面の一例を示す図である。図9A,9Bには、平面視四角形状のテストパターン102Cを形成したテストチップの剥離面の画像が一例として夫々示されている。
陽極接合状態が良好なテストチップ110の場合、テストチップ110の接合面は共有結合しているため、テストチップ110のシリコン基板101側にガラスの一部が残った状態、すなわち接合面は凝集破壊となり、図9Aに示すように、テストパターン102Cは黒色に見える。
一方、陽極接合状態が不良なテストチップ110の場合、テストチップ110の接合面は共有結合されていないため、テストチップ110のシリコン基板101側にはガラスが残らない状態、すなわち接合面は界面破壊となり、図9Bに示すように、剥離されたテストパターン102Cは周辺のシリコン基板101と同色に見える。
各テストチップ110の破壊状態の検査が完了したら、界面破壊が生じているテストチップ110の接合基板10上の位置と、凝集破壊が生じているテストチップ110の接合基板100上の位置から、接合基板100の接合状態が良好な領域と不良な領域とを判別し、接合状態が良好な領域から切り出されたセンサチップ120を選別する(第4工程:S4)。
接合基板100における接合状態が良好な領域および不良な領域は、凝集破壊(母材破壊)が生じているテストチップと界面破壊が生じているテストチップ110の接合基板100上の相互の位置関係から推定することができる。
例えば、図10に示すように、テストパターン102C_1〜102C_nを配置した接合基板において、テストパターン102C_10〜102C_15の接合面で界面破壊が生じ、それ以外のテストパターン102Cの接合面で凝集破壊が生じた場合には、テストパターン102C_10〜102C_15で囲まれた領域100Eから切り出したセンサチップの接合状態が不良であり、それ以外の領域から切り出したセンサチップの接合状態は良好であると推定することができる。
また、例えば図11に示すように、テストパターン102C_20〜102C_26を含むテストチップの接合面で界面破壊が生じ、それ以外のテストパターン102Cの接合面で凝集破壊が生じた場合には、テストパターン102C_20〜102C_26で囲まれた領域100Fから切り出したセンサチップの接合状態が不良であり、それ以外の領域から切り出したセンサチップの接合状態は良好であると推定することができる。
なお、図10,11の配置例において、接合面の中心P(正電極のプローブ104が接続される位置)と平面視で重なる位置に形成されたテストパターン102C_1で界面破壊が起こった場合には、他のテストパターン102C_2〜102C_nの破壊状態に関わらず、接合基板100全体の接合状態が不良であると判定してもよい。
また、図12に示すように、テストパターン102C_2〜102_nを放射状に配置した接合基板において、例えばテストパターン102C_2〜102C_11で界面破壊が生じ、それ以外のテストパターン102Cで凝集破壊が生じた場合には、テストパターン102C_2〜102C_11で囲まれた領域100Gから切り出したセンサチップ120の接合状態が不良であり、それ以外の領域から切り出したセンサチップ120の接合状態は良好であると推定することができる。
〈本発明の一実施の形態に係る半導体デバイスの製造方法〉
次に、本実施の形態に係る接合基板の検査方法を用いた半導体デバイスの製造方法について説明する。ここでは、一例として、ひずみゲージ等の素子パターンが形成されたシリコン基板とガラス基板とを陽極接合したセンサチップから成る半導体圧力センサの製造方法について説明する。
次に、本実施の形態に係る接合基板の検査方法を用いた半導体デバイスの製造方法について説明する。ここでは、一例として、ひずみゲージ等の素子パターンが形成されたシリコン基板とガラス基板とを陽極接合したセンサチップから成る半導体圧力センサの製造方法について説明する。
(1)センサチップの構造
先ず、半導体圧力センサを構成するセンサチップの構造について簡単に説明する。
図13A,13Bは、半導体圧力センサの主要素であるセンサチップの構造を模式的に示す図である。図13Aには、センサチップの平面構造が示され、図13Bには、図13AのセンサチップのA−A断面における断面構造が示されている。
先ず、半導体圧力センサを構成するセンサチップの構造について簡単に説明する。
図13A,13Bは、半導体圧力センサの主要素であるセンサチップの構造を模式的に示す図である。図13Aには、センサチップの平面構造が示され、図13Bには、図13AのセンサチップのA−A断面における断面構造が示されている。
図13A,13Bに示されるセンサチップ20は、2つの半導体基板1,3によってガラス基板2を挟んだ3層構造を有する。
半導体基板1は、シリコンから成る基板である。半導体基板1(以下、「シリコン基板1」とも称する。)の上面中央部にはセンサダイアフラム1aが形成されている。センサダイアフラム1aの上面側には圧力検出素子としてのひずみゲージが形成されている(図示せず)。
半導体基板1は、シリコンから成る基板である。半導体基板1(以下、「シリコン基板1」とも称する。)の上面中央部にはセンサダイアフラム1aが形成されている。センサダイアフラム1aの上面側には圧力検出素子としてのひずみゲージが形成されている(図示せず)。
ガラス基板2の一方の主面には、シリコン基板1に形成されたセンサダイアフラム1aを取り囲むように厚肉部2a形成されている。厚肉部2aの上端面には、シリコン基板1が陽極接合されている。また、ガラス基板2の他方の主面には、厚肉部2aと同形状の厚肉部2bが形成されている。更に、ガラス基板2には、平面視でシリコン基板1のダイアフラム1aと重なる領域に貫通孔2cが形成されている。
半導体基板3は、半導体基板1と同様に、シリコンから成る基板である。半導体基板3(以下、「シリコン基板3」とも称する。)は、ガラス基板2の貫通孔2cと同軸の貫通孔3cが形成された中空構造を有し、ガラス基板2およびシリコン基板1を支持する支持部材(シリコンチューブ)として機能する。シリコン基板3の上端面3Aは、ガラス基板2の厚肉部2bの下端面に陽極接合されている。
図13A,13Bに示されるセンサチップ20によれば、貫通孔3c,2cを通してセンサダイアフラム1aの下面側に加えられた圧力を、センサダイアフラム1aの上面側に形成されたひずみゲージによって検出することができる。
上述したように、陽極接合基板から成るセンサチップを用いた半導体圧力センサは、シリコン基板とガラス基板との接合状態がその特性に大きな影響を与えるため、基板間の接合面の状態が良好であるセンサチップを選別する必要がある。
そこで、本実施の形態に係る半導体デバイスの製造方法では、ガラス基板およびシリコン基板の何れか一方の表面に、半導体圧力センサとしての機能を実現するための回路パターン等とともに複数のテストパターンを予め形成しておき、陽極接合処理後に、センサチップともに複数のテストチップを切り出し、それらのテストチップを用いて、上述の接合基板の検査方法を実施することにより、接合状態が良好なセンサチップを選別して、特性が良好な半導体圧力センサを実現する。
そこで、本実施の形態に係る半導体デバイスの製造方法では、ガラス基板およびシリコン基板の何れか一方の表面に、半導体圧力センサとしての機能を実現するための回路パターン等とともに複数のテストパターンを予め形成しておき、陽極接合処理後に、センサチップともに複数のテストチップを切り出し、それらのテストチップを用いて、上述の接合基板の検査方法を実施することにより、接合状態が良好なセンサチップを選別して、特性が良好な半導体圧力センサを実現する。
(2)半導体圧力センサの製造方法
次に、この半導体圧力センサの製造方法について詳細に説明する。なお、以下の説明では、一例として、シリコン基板1,3とガラス基板2は、平面視円形状の基板(ウェハ)であり、径が互いに等しいものとする。
次に、この半導体圧力センサの製造方法について詳細に説明する。なお、以下の説明では、一例として、シリコン基板1,3とガラス基板2は、平面視円形状の基板(ウェハ)であり、径が互いに等しいものとする。
図14は、上述した接合基板の検査方法を用いた半導体圧力センサの製造方法の流れを示すフロー図である。
図15A〜15Fは、上記半導体圧力センサの各製造工程を説明するための図である。なお、図15A〜15Fには、半導体圧力センサチップの形成するためのウェハ(ガラス基板およびシリコン基板)の一部が図示されている。
図15A〜15Fは、上記半導体圧力センサの各製造工程を説明するための図である。なお、図15A〜15Fには、半導体圧力センサチップの形成するためのウェハ(ガラス基板およびシリコン基板)の一部が図示されている。
図15Aに示すように、先ず、貫通孔3cが形成されたシリコン基板3を用意し、そのシリコン基板3を、シリコン基板3の厚み方向に所定の切り残しが生じるように、ブレード9を用いてスクライブラインに沿ってダイシングを行う(一部ダイシング工程:S11)。
次に、ガラス基板2を用意し、そのガラス基板2上に、半導体圧力センサとしての機能を実現するために必要なパターンとともにテストパターン2da,2dbを複数形成する(パターン形成工程:S12)。
例えば、一枚のガラス基板2の第1主面(以下、「上面」とも称する)2Aおよび第2主面(以下、「下面」とも称する。)2Bを、例えばブラスト加工処理やウェットエッチング処理によって夫々加工することにより、図15Bに示すように、厚肉部2a,2bおよびテストパターン2da,2dbを形成するとともに、ガラス基板2の上面2Aと下面2Bを貫通する貫通孔2cを形成する。
ここで、テストパターン2dを形成するガラス基板2上の位置は、例えば図4A,4Bに示したとおりである。
例えば、一枚のガラス基板2の第1主面(以下、「上面」とも称する)2Aおよび第2主面(以下、「下面」とも称する。)2Bを、例えばブラスト加工処理やウェットエッチング処理によって夫々加工することにより、図15Bに示すように、厚肉部2a,2bおよびテストパターン2da,2dbを形成するとともに、ガラス基板2の上面2Aと下面2Bを貫通する貫通孔2cを形成する。
ここで、テストパターン2dを形成するガラス基板2上の位置は、例えば図4A,4Bに示したとおりである。
次に、図15Cに示すように、ステップS11で加工したシリコン基板3をステップS12で加工したガラス基板2の下面2Bに重ね合わせて、上述の陽極接合処理を施すことにより、ガラス基板2とシリコン基板3とが陽極接合した接合基板4Xを形成する(基板接合工程1:S13)。
次に、図15Dに示すように、接合基板4X上のガラス基板2を、ブレード9を用いてスクライブラインに沿ってダイシングを行う(一部ダイシング工程:S14)。
次に、センサダイアフラム1aが形成されたシリコン基板1を用意し、図15Eに示すように、そのシリコン基板1を、ステップS14で加工した接合基板4Xのガラス基板2の上面2Aに重ね合わせて、上述の陽極接合処理を施すことにより、シリコン基板1とガラス基板2とを陽極接合し、接合基板4を形成する(基板接合工程2;S15)。
次に、接合基板4について、図1に示した処理フローに従って接合基板の検査を実施することにより、接合基板4におけるシリコン基板1,3とガラス基板2との接合状態が良好な領域と不良な領域と判別し、良好な領域から切り出したセンサチップを選別する(チップ選別工程:S16)。
具体的には、図15Fに示すように、ステップS15で形成された接合基板4上のシリコン基板1,3を、ブレード9を用いてスクライブラインに沿ってダイシングを行うことにより、接合基板4から複数のセンサチップ6と複数のテストチップ5とを切り出す(S1)。
次に、切り出された各テストチップ5について、その接合面を引き剥がす(S2)。
次に、各テストチップ5の接合面におけるテストパターン2da,2dbの破壊状態を夫々検査し、剥離した接合面において界面破壊が生じているか凝集破壊が生じているかを判別する(S3)。
上記半導体圧力センサの製造方法における各テストチップ5の引き剥がし試験は、シリコン基板1とガラス基板2との接合面と、シリコン基板3とガラス基板2との接合面の両方の接合面について行われ、両方の上記接合面におけるテストパターン2da,2dbに凝集破壊が生じている場合には、そのテストチップ5の接合状態が良好であると推定され、少なくとも一方の上記接合面において界面破壊が生じている場合には、そのテストチップ5の接合状態が不良であると推定される。
そして、界面破壊が生じているテストチップ5と凝集破壊が生じているテストチップ5の夫々の接合基板4上の位置関係から、接合基板4における接合状態が良好な領域と不良な領域とを推定し、接合状態が良好な領域から切り出されたセンサチップ6を選別する(S4)。センサチップ6の具体的な選別方法については、上述のとおりである。
その後、図14に示すように、ステップS16で接合状態が良好と判定されたセンサチップ6をパッケージングし、半導体圧力センサデバイスとする(パッケージング工程:S17)。
以上の処理により、陽極接合状態が良好なセンサチップ6のみを用いた半導体圧力センサデバイスを製造することが可能となる。
〈接合基板検査システム〉
上述した接合基板の検査方法は、パーソナルコンピュータ(PC)等のプログラム処理を行う情報処理装置を用いて実現することも可能である。以下に一例を示す。
上述した接合基板の検査方法は、パーソナルコンピュータ(PC)等のプログラム処理を行う情報処理装置を用いて実現することも可能である。以下に一例を示す。
図16は、本発明の一実施の形態に係る接合基板検査システムの構成を示す図である。
同図に示される接合基板検査システム500は、図1に示した接合基板の検査方法のフローのうち、ステップS3とステップS4を実行するためのシステムであり、例えば、カメラ等の撮像装置50と、プログラム処理を行うPC等の情報処理装置51とを備えている。
同図に示される接合基板検査システム500は、図1に示した接合基板の検査方法のフローのうち、ステップS3とステップS4を実行するためのシステムであり、例えば、カメラ等の撮像装置50と、プログラム処理を行うPC等の情報処理装置51とを備えている。
撮像装置50は、上記ステップS2の引き剥がし試験によって接合面が剥離された複数のテストチップの接合面を夫々撮影し、その画像データを情報処理装置51に入力する。
情報処理装置51は、入力された画像データに基づいて接合基板における接合状態が良好なセンサチップを選別する。具体的に、情報処理装置51は、画像取得部52、破壊状態判定部53、領域判定部54、チップ選別部55、記憶部56、出力部57、および操作入力部58を備えている。
情報処理装置51において、画像取得部52は、撮像装置50によって撮影された各テストチップの剥離された接合面の画像データ561を取得し、記憶部56に記憶する。破壊状態判定部53は、記憶部56に記憶された画像データ561(例えば図9A,9Bに示す画像の画像データ)に基づいて、公知のパターンマッチング処理等の各種画像処理を実行することにより、テストチップ毎に、接合面の破壊状態が界面破壊であるか凝集破壊であるかを判定し、判定結果をテストチップ判定データ562として記憶部56に記憶する。
記憶部56は、接合基板検査システムによる各種データ処理を実現するためのプログラムやパラメータが記憶される機能部であり、例えば、上述した画像データ561およびテストチップ判定データ562の他に、夫々のテストチップおよびセンサチップの接合基板上の座標情報(例えばX座標およびY座標)を含むチップ座標データ563と、後述する領域データ564と、選別チップデータ565とが記憶される。
領域判定部54は、記憶部56に記憶されているテストチップ判定データ562とチップ座標データ563とに基づいて、接合基板上の接合状態が良好な領域と不良な領域とを判定する。具体的に、領域判定部54は、界面破壊が生じているテストチップの座標情報に基づいて、上述した手法により(図10〜12参照)、接合基板における接合状態が不良な領域を決定するとともに、それ以外の領域を接合状態が良好な領域として決定する。領域判定部54は、接合状態が良好な領域を示す座標情報および接合状態が不良な領域を示す座標情報の少なくとも一方の情報を含む領域データ564を記憶部56に記憶する。
チップ選別部55は、記憶部56に記憶されている領域データ564とチップ座標データ563とに基づいて、接合状態が良好なセンサチップを選別する。具体的に、チップ選別部55は、チップ座標データ563に含まれるセンサチップの座標情報に基づいて、領域データ564によって特定される接合状態が良好な領域内に含まれる座標情報を有するセンサチップを選択し、選択したセンサチップのID情報を含む選別チップデータ565を記憶部56に記憶する。なお、選別チップデータ565には、センサチップのID情報の他にそのセンサチップの座標情報等を含んでもよい。
出力部57は、例えばキーボードやマウス等の操作入力部58からの指示に応じて、記憶部56に記憶されている選別チップデータ565を読み出して外部装置60に出力する。
外部装置60としては、例えば液晶ディスプレイ等の表示装置や、公知のチップ選別機等を例示することができる。例えば、外部装置60が上記表示装置である場合、当該表示装置は、出力部57から入力された選別チップデータ565に基づいて、接合状態が良好なセンサチップの情報として当該表示装置の画面上に表示してもよい。
外部装置60としては、例えば液晶ディスプレイ等の表示装置や、公知のチップ選別機等を例示することができる。例えば、外部装置60が上記表示装置である場合、当該表示装置は、出力部57から入力された選別チップデータ565に基づいて、接合状態が良好なセンサチップの情報として当該表示装置の画面上に表示してもよい。
〈本発明の一実施の形態に係る接合基板の検査方法による効果〉
以上、本実施の形態に係る接合基板の検査方法によれば、陽極接合処理時の電流密度の分布を考慮して、ガラス基板およびシリコン基板の何れか一方の表面の所定の位置に予め複数のテストパターンを形成しておき、陽極接合処理後に、ガラス基板とシリコン基板とが接合された接合基板から上記テストパターンを含むテストチップを切り出し、そのテストチップの接合面の引き剥がし試験を行うことにより、剥離した接合面において界面破壊が生じているか、凝集破壊が生じているかを判定するので、干渉縞が生じないような接合不良が生じている未接合箇所をも検出することが可能となる。
以上、本実施の形態に係る接合基板の検査方法によれば、陽極接合処理時の電流密度の分布を考慮して、ガラス基板およびシリコン基板の何れか一方の表面の所定の位置に予め複数のテストパターンを形成しておき、陽極接合処理後に、ガラス基板とシリコン基板とが接合された接合基板から上記テストパターンを含むテストチップを切り出し、そのテストチップの接合面の引き剥がし試験を行うことにより、剥離した接合面において界面破壊が生じているか、凝集破壊が生じているかを判定するので、干渉縞が生じないような接合不良が生じている未接合箇所をも検出することが可能となる。
また、本実施の形態に係る接合基板の検査方法では、陽極接合処理時に正電極のプローブ104が接続される領域と平面視で重なりを有する接合面の領域にテストパターン102C_1を形成するとともに、平面視でテストパターン102C_1を中心とした円の径方向に互いに離間して複数のテストパターン102C_2〜102C_nを形成している。すなわち、陽極接合処理時の電流密度の分布、すなわち電流の流れやすさに沿ってテストチップを形成しているので、それらのテストチップの接合面の破壊状態を観察することにより、接合基板(ウェハ)における陽極接合の接合状態(接合強度)の分布を精度よく把握することが可能となる。
また、剥離した接合面において界面破壊が生じているテストチップと凝集破壊(母材破壊)が生じているテストチップの接合基板上の位置から、その接合基板における接合状態が良好な領域と不良な領域とを推定するので、テストチップ以外の、接合基板から切り出された製造の目的とされるチップ(センサチップ)を破壊することなく、接合状態が良好なチップを選別することが可能となる。
また、本実施の形態に係る接合基板の検査方法では、引き剥がし試験によってテストチップの接合面を剥離してその接合面の破壊状態を観察するので、特許文献1のようにフッ酸系水溶液を用いる必要がなく、簡便に検査を行うことが可能となる。
また、上記テストパターンは、製造の目的とされるチップに必要な機能を実現するためのパターン等とともに形成することができるので、テストパターンを形成するための新たな製造工程を追加する必要はなく、また、特許文献2に係る発明のようにチップに流れる電流を測定する必要もないので、低コストに検査を行うことが可能となる。
すなわち、本実施の形態に係る接合基板の検査方法によれば、接合基板から切り出した目的のチップにおける干渉縞が生じない程度の未接合箇所の有無を、その目的のチップを破壊することなく、簡便かつ低コストに検出することが可能となる。
また、陽極接合処理時に正電極のプローブ104を接合面の中心Pに接続する場合には、接合面の中心Pにテストパターン102C_1を形成するとともに、平面視で接合面の中心Pを通り互いに直交する2本の直線上に複数のテストパターン102C_2〜102C_nを離間して形成することにより、陽極接合処理においてシリコン基板とガラス基板との間に高電圧を印加したときの平面方向の電流密度の分布に沿って接合状態の検査を行うことができるので、接合基板において接合状態が良好な領域と不良な領域とを判定することが容易となる。
また、テストパターンを、接合面の周縁部に平面視で接合面の円周方向に複数並べて配置することにより、接合不良が発生しやすい周縁部における接合状態の良否をより正確に判定することが可能となる。
また、陽極接合処理時に正電極のプローブ104を接合面の中心Pと異なる位置Sに接続する場合には、接合面において、テストパターンを平面視で位置Sを中心として放射状に配置することにより(図7等参照)、陽極接合処理においてシリコン基板とガラス基板との間に高電圧を印加したときの平面方向の電流密度の分布に沿って接合状態の検査を行うことができるので、接合基板において接合状態が良好な領域と不良な領域とを判定することが容易となる。
また、本実施の形態に係る接合基板の検査方法を、接合基板を用いた半導体デバイス(例えば半導体圧力センサ)の製造方法に適用することにより、接合基板において接合状態が良好な半導体チップ(センサチップ)を適切に選別することが可能となるので、半導体デバイスの歩留まりを向上が期待できる。
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、接合基板がシリコン基板とガラス基板とを陽極接合した陽極接合基板である場合を例示したが、陽極接合基板のような接合強度の分布が生じる接合基板であればよく、上記検査方法による検査対象の接合基板は、陽極接合基板に限定されるものではない。
また、上記実施の形態では、テストパターンが、ガラス基板を加工することにより形成される場合を例示したが、これに限られず、シリコン基板およびガラス基板の少なくとも一方を加工して形成されていればよい。例えば、シリコン基板を加工することによりテストパターンを形成してもよいし、シリコン基板およびガラス基板の夫々の表面にテストパターンを形成し、それらのテストパターンを重ね合わせて陽極接合させてもよい。
100…接合基板、100D…周縁部、100E〜100G…接合状態が不良な領域、101…シリコン基板、102…ガラス基板、102C,102C_1〜102C_n…テストパターン、106,107…直線、103…円、104…プローブ、105…負電極、110,110_1〜110_n…テストチップ、120,120_1〜120_m…センサチップ、P…接合面の中心、1,3…シリコン基板、2…ガラス基板、1a…センサダイアフラム、2a,2b…厚肉部、2c,3c…貫通孔、2A…ガラス基板2の上面、2B…ガラス基板2の下面、4X…接合基板、50…撮像装置、51…情報処理装置、52…画像取得部、53…破壊状態判定部、54…領域判定部、55…チップ選別部、56…記憶部、57…出力部、58…操作入力部。
Claims (12)
- シリコン基板とガラス基板とが接合され、前記シリコン基板と前記ガラス基板との接合面に、前記シリコン基板および前記ガラス基板の少なくとも一方を加工して形成された複数のテストパターンを有する接合基板から、前記テストパターンを含む第1チップを切り出すとともに、接合基板のテストパターンが形成されている領域以外の領域から第2チップを切り出す第1工程と、
前記第1チップの前記接合面を剥離する第2工程と、
前記第2工程で剥離された前記第1チップの前記接合面において凝集破壊が生じている場合に、当該第1チップによって特定される前記接合基板上の領域から切り出された前記第2チップの接合状態が良好であると判定し、前記第2工程で剥離された前記第1チップの前記接合面において界面破壊が生じている場合に、当該第1チップによって特定される前記接合基板上の領域から切り出された前記第2チップの接合状態が不良であると判定する第3工程とを含み、
前記複数のテストパターンは、
前記シリコン基板と前記ガラス基板とを陽極接合させるときに、前記シリコン基板と前記ガラス基板との間に電圧を印加するための正電極が接続される前記シリコン基板上の領域と平面視で重なりを有する前記接合面の領域に配置された第1テストパターンと、
前記接合面において、平面視で前記第1テストパターンを中心とした円の径方向に互いに離間して配置された複数の第2テストパターンとを含む
接合基板の検査方法。 - 請求項1に記載の接合基板の検査方法において、
前記接合基板は、平面視円形状であって、
前記第1テストパターンは、前記接合面において、平面視で前記接合面の中心に配置され、
前記第2テストパターンは、前記接合面において、平面視で前記接合面の中心を通り互いに直交する2本の直線上に複数離間して配置されている
ことを特徴とする接合基板の検査方法。 - 請求項2に記載の接合基板の検査方法において、
前記第2テストパターンは、更に、前記接合面の周縁部において、平面視で前記接合面の円周方向に複数並んで配置されている
ことを特徴とする接合基板の検査方法。 - 請求項1に記載の接合基板の検査方法において、
前記接合基板は、平面視円形状であって、
前記第1テストパターンは、前記接合面において、平面視で前記接合面の中心と異なる位置に形成され、
前記第2テストパターンは、前記接合面において、平面視で前記第1テストパターンを中心とした放射状に配置されている
ことを特徴とする接合基板の検査方法。 - 請求項1乃至4の何れか一項に記載の接合基板の検査方法において、
前記シリコン基板は、前記ガラス基板の一方の面に陽極接合された第1シリコン基板と、前記ガラス基板の他方の面に陽極接合された第2シリコン基板とを含み、
前記テストパターンは、前記第1シリコン基板と前記ガラス基板とが接合された面、および前記第2シリコン基板と前記ガラス基板とが接合された面に夫々形成される
ことを特徴とする接合基板の検査方法。 - 請求項1乃至5の何れか一項に記載の接合基板の検査方法において、
前記第3工程は、界面破壊が生じている前記テストパターンによって囲まれる前記接合基板上の領域から切り出された前記第2チップの接合状態が不良であると判定する工程を含む
ことを特徴とする接合基板の検査方法。 - シリコン基板およびガラス基板の少なくとも一方の表面に複数のテストパターンを形成するテストパターン形成工程と、
前記テストパターンを介して前記シリコン基板と前記ガラス基板とを陽極接合した接合基板を形成する基板接合工程と、
請求項1乃至6の何れか一項に記載の接合基板の検査方法によって、前記基板接合工程で形成した前記接合基板から、前記テストパターンを含む第1チップと、製造の目的とされる複数の第2チップとを切り出し、剥離した前記第1チップの接合面の破壊状態に基づいて、接合状態が良好な前記第2チップを選別するチップ選別工程と、
前記チップ選別工程で選別された前記第2チップをパッケージングし、前記半導体デバイスとするパッケージング工程とを含む
ことを特徴とする半導体デバイスの製造方法。 - シリコン基板と、
ガラス基板と、
前記シリコン基板および前記ガラス基板の少なくとも一方の基板の表面に形成された複数のテストパターンと、を有し、
前記シリコン基板と前記ガラス基板とは、前記テストパターンを介して互いに陽極接合され、
前記複数のテストパターンは、
前記シリコン基板と前記ガラス基板とを陽極接合させるときに前記シリコン基板と前記ガラス基板との間に電圧を印加するための正電極が接続される前記シリコン基板上の領域と平面視で重なりを有する前記接合面の領域に配置された第1テストパターンと、
前記接合面において前記第1テストパターンを中心とした円の径方向に互いに離間して配置された複数の第2テストパターンとを含む
接合基板。 - 請求項8に記載の接合基板において、
前記ガラス基板および前記シリコン基板は、平面視円形状であって、
前記第1テストパターンは、前記接合面において、平面視で前記接合面の中心に配置され、
前記第2テストパターンは、前記接合面において、平面視で前記第1テストパターンを通り互いに直交する2本の直線上に複数離間して配置されている
ことを特徴とする接合基板。 - 請求項9に記載の接合基板において、
前記第2テストパターンは、前記接合面の周縁部において、平面視で前記接合面の円周方向に複数並んで配置されている
ことを特徴とする接合基板。 - 請求項8に記載の接合基板において、
前記ガラス基板および前記シリコン基板は、平面視円形状であって、
前記第1テストパターンは、前記接合面において、平面視で前記接合面の中心と異なる位置に形成され、
前記第2テストパターンは、前記接合面において、平面視で前記第1テストパターンを中心とした放射状に配置されている
ことを特徴とする接合基板。 - 請求項8乃至11の何れか一項に記載の接合基板において、
前記シリコン基板は、前記ガラス基板の一方の面に陽極接合された第1シリコン基板と、前記ガラス基板の他方の面に陽極接合された第2シリコン基板とを含み、
前記テストパターンは、前記第1シリコン基板と前記ガラス基板とが接合される面、および前記第2シリコン基板と前記ガラス基板とが接合される面に夫々形成されている
ことを特徴とする接合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016195573A JP2018060851A (ja) | 2016-10-03 | 2016-10-03 | 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016195573A JP2018060851A (ja) | 2016-10-03 | 2016-10-03 | 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018060851A true JP2018060851A (ja) | 2018-04-12 |
Family
ID=61910008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016195573A Pending JP2018060851A (ja) | 2016-10-03 | 2016-10-03 | 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018060851A (ja) |
-
2016
- 2016-10-03 JP JP2016195573A patent/JP2018060851A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561293A (en) | Method of failure analysis with CAD layout navigation and FIB/SEM inspection | |
CN106057734B (zh) | 具有晶片边缘确保结构的半导体晶片 | |
KR101313909B1 (ko) | 정렬 오류를 결정하기 위한 장치, 디바이스 및 방법 | |
CN103969267B (zh) | 一种探针卡探针的颗粒物清洁控制方法 | |
JP2009008627A (ja) | 検査故障解析方法及び検査故障解析装置 | |
JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
JP2018059736A (ja) | 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 | |
JP2017129395A (ja) | 半導体装置の検査装置および半導体装置の検査方法 | |
JP2018060851A (ja) | 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 | |
JP2018059737A (ja) | 接合基板、接合基板の検査方法、および半導体デバイスの製造方法。 | |
JP2020004856A (ja) | 半導体装置の製造方法 | |
JP2014534452A (ja) | 表面下欠陥検査用のサンプル作製のためのシステム及び方法 | |
JP2004363304A (ja) | 半導体装置の検査方法及び検査装置 | |
KR102403768B1 (ko) | 용접 품질 평가 시스템 및 용접 품질 평가 방법 | |
JP4852943B2 (ja) | 半導体デバイスチップの選別方法 | |
TWM545358U (zh) | 檢測機之探針接觸位置校準模組結構及其檢測機 | |
CN107591341B (zh) | 一种异常点抓取方法 | |
JP3741086B2 (ja) | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 | |
CN106098583B (zh) | 针对多晶硅氧化物栅极缺失的电子束扫描检测方法 | |
JP2005223244A (ja) | チップの飛び出し位置検出方法 | |
JP3603789B2 (ja) | 半導体装置 | |
KR100905782B1 (ko) | 반도체 패키지의 비파괴-파괴 검사 방법 및 장치 | |
JP7123519B1 (ja) | 渦電流検査方法 | |
JP2020159758A (ja) | 発光装置の製造方法および半田接合部検査装置 | |
CN106469662B (zh) | 金属缺陷的检测方法及检测结构的形成方法 |