CN106057734B - 具有晶片边缘确保结构的半导体晶片 - Google Patents

具有晶片边缘确保结构的半导体晶片 Download PDF

Info

Publication number
CN106057734B
CN106057734B CN201610218230.4A CN201610218230A CN106057734B CN 106057734 B CN106057734 B CN 106057734B CN 201610218230 A CN201610218230 A CN 201610218230A CN 106057734 B CN106057734 B CN 106057734B
Authority
CN
China
Prior art keywords
metal layer
shaped structure
integrated circuit
semiconductor wafer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610218230.4A
Other languages
English (en)
Other versions
CN106057734A (zh
Inventor
曾嵘
曹力明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN106057734A publication Critical patent/CN106057734A/zh
Application granted granted Critical
Publication of CN106057734B publication Critical patent/CN106057734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及具有晶片边缘确保结构的半导体晶片。具有边缘确保结构的集成电路被设置为用于例如使用自动(或自动化)测试装备(ATE)更为可靠并且有效地监测晶片边缘完整性。例如，可以使用晶片边缘结构测试全部(100％)的生产材料，而实际上却不产生额外的循环时间和成本。边缘确保结构可位于集成电路的边缘的周围。边缘确保结构可包括使用多个超厚过孔连接至彼此的多个v形结构。集成电路可包括耦接至边缘确保结构的垫片。垫片可用于测量边缘确保结构的电阻。

Description

具有晶片边缘确保结构的半导体晶片
技术领域
本公开主要涉及具有边缘确保结构的半导体装置。
背景技术
通常，在由硅或其他半导体材料制成的半导体晶圆上大量地制造集成电路(“IC”)。因此，晶圆然后被切割成方块状的独立晶片，以组装到更大的电路或系统中。
晶片边缘分层或裂纹能够导致产生可靠性问题和产量损失，并且因此是半导体行业中的重要关注问题。在将晶圆切割成块状的过程中，晶片边缘分层或裂纹会出现，并且由于将具有低k电介质的IC引入到65nm技术的节点中而使晶片边缘分层或裂纹恶化。使用低k电介质减少了互连耦合电容，但也减少了机械强度和粘附力。当在切割成块状的过程中使用激光刻槽时，晶片边缘分层和裂纹甚至变得更加严重，在以增大对晶片边缘的热损伤为代价的情况下，可以减少边缘碎裂。例如，使用激光在高温下切割晶圆会导致金属氧化。金属氧化会扩大例如晶片边缘处的金属的体积。扩大的金属氧化层不足够强大并且发生剥落或裂纹。裂纹可进一步进入芯片并导致功能失败。
解决该问题的一种方式是开发避免在激光器刻槽之后金属残留的方法。但是，难以开发清除晶圆上以及芯片之间的全部金属的方法。另一个选择是对晶片进行检查并且筛除具有分层或裂纹的晶片。通常，通过视觉检查和/或耗时和无效的手工探测筛除晶片边缘分层或裂纹。对低百分比的样品执行该常规筛除方法。
发明内容
根据本发明的一个实施方式，提供了一种半导体晶片，包括：集成电路(IC)；和边缘确保结构，布置在所述集成电路的边缘周围，所述边缘确保结构具有被配置为检测所述半导体晶片中裂纹的存在的多个v形结构。
其中，每个v形结构均包括：多个金属层，以递增方式设置在彼此之上并且被介电材料分离；和多个过孔，连接所述多个金属层中的相邻金属层。
其中，每个v形结构均包括：第一金属层；和多个其他金属层，设置在所述第一金属层之上并且以阶梯状方式递增地设置在彼此之上，所述多个其他金属层通过介电材料与所述第一金属层分离并且彼此分离，其中，所述多个其他金属层中的至少一个包括两个部分，每个部分均横向地偏离于所述第一金属层的中心线和直接位于每个部分的下面的相邻的金属层。
其中，每个v形结构均包括：第一金属层；和多个其他金属层，设置在所述第一金属层之上并且以阶梯状方式递增地设置在彼此之上，所述多个其他金属层通过介电材料与所述第一金属层分离并且彼此分离，其中，所述多个其他金属层中的第一部分在第一方向上横向地偏离于所述第一金属层的中心线，并且其中，所述第一方向垂直于由所述第一金属层的所述中心线限定的第二方向。
其中，所述多个其他金属层中的至少一个第一部分在所述第一方向上横向地偏离于所述多个其他金属层中直接位于所述至少一个第一部分下面的相邻金属层的对应的第一部分。
其中，所述多个v形结构中的第一v形结构使用超厚过孔耦接至所述多个v形结构中的第二v形结构，其中，所述超厚过孔将所述第一v形结构中的顶部金属层连接至所述第二v形结构中的顶部金属层。
其中，所述多个v形结构中的第一v形结构包括：第一金属层，形成在所述第一v形结构的底部；第二金属层，设置在所述第一金属层之上并且具有横向地偏离于所述第一金属层的中心线的第一部分和第二部分；以及第三金属层，设置在所述第二金属层之上并且具有相对于所述第二金属层的相应的所述第一部分和所述第二部分横向地偏离的第一部分和第二部分，其中，所述第一金属层、所述第二金属层以及所述第三金属层被介电材料分离，并且其中，所述第一金属层和所述第二金属层通过第一多个过孔连接，并且其中，所述第二金属层和所述第三金属层通过第二多个过孔连接。
半导体晶片进一步包括超厚过孔，所述超厚过孔被设置为将所述第一v形结构中的所述第三金属层连接至第二v形结构中的对应的第三金属层。
其中，所述第一金属层的所述中心线限定竖直方向，并且其中，所述第二金属层中的所述第一部分和所述第二部分在垂直于所述竖直方向的水平方向上相对于所述第一金属层的所述中心线横向地偏离。
半导体晶片进一步包括：密封环，所述密封环形成在所述集成电路周围；和止裂结构，其中，所述边缘确保结构形成在所述密封环与所述止裂结构之间。
半导体晶片进一步包括：金属层，将所述边缘确保结构连接至所述密封环；其中，所述集成电路包括被配置为接收探针引脚的集成电路垫片，并且其中，所述集成电路垫片连接至所述密封环，从而能够对所述边缘确保结构进行电阻测试。
其中，当在电阻测试过程中确定为开路时，检测到所述半导体晶片中裂纹的存在。
半导体晶片进一步包括：金属层，将所述边缘确保结构连接至所述止裂结构，其中，所述集成电路包括被配置为接收探针引脚的集成电路垫片，其中，所述集成电路垫片连接至所述止裂结构，从而能够对所述边缘确保结构进行电阻测试，并且其中，当在所述电阻测试过程中确定为开路时，检测到所述半导体晶片中裂纹的存在。
根据本发明的另一个实施方式，提供了一种半导体晶片，包括：集成电路(IC)，包括被配置为接收探针引脚的集成电路垫片；和边缘确保结构，具有布置在所述集成电路周围的多个v形结构，所述多个v形结构包括各自具有多个金属层的第一v形结构和第二v形结构，其中，所述第一v形结构的顶部金属层通过过孔连接被连接至所述第二v形结构的顶部金属层；以及其中，所述集成电路垫片连接至所述多个v形结构中的第三v形结构的金属层，从而能够对所述边缘确保结构进行电阻测试并且确定所述多个v形结构的任一个中的裂纹的存在。
其中，所述第一v形结构的所述多个金属层包括：第一金属层，形成所述第一v形结构的底部；多个其他金属层，设置在所述第一金属层之上并且通过介电材料与所述第一金属层分离；其中，所述多个其他金属层中的每个均包括第一部分和第二部分，所述第一部分在第一水平方向上横向地偏离于所述第一金属层的中心线，并且所述第二部分在与所述第一水平方向相反的第二水平方向上横向地偏离于所述第一金属层。
其中，所述第一水平方向和所述第二水平方向垂直于由所述第一金属层的所述中心线限定的竖直方向。
其中，所述多个其他金属层中的至少一个的所述第一部分在所述第一水平方向上横向地偏离于直接位于该第一部分的下面的相邻金属层的对应的第一部分，并且其中，所述多个金属层中的至少一个的所述第二部分在所述第二水平方向上横向地偏离于直接位于该第二部分的下面的相邻金属层的对应的第二部分。
其中，该第一部分和相邻的所述金属层中的所述对应的第一部分通过第一多个过孔连接在一起，并且其中，该第二部分和相邻的所述金属层中的所述对应的第二部分通过第二多个过孔连接在一起。
其中，所述第一v形结构包括：第一金属层，形成在所述第一v形结构的底部；第二金属层，设置在所述第一金属层之上并且具有横向地偏离于所述第一金属层的中心线第一量的第一部分和第二部分；以及第三金属层，设置在所述第二金属层之上并且具有横向地偏离于所述第一金属层的所述中心线第二量的第一部分和第二部分，所述第二量大于所述第一量，其中，所述第一金属层、所述第二金属层以及所述第三金属层被介电材料分离，并且其中，所述第一金属层和所述第二金属层通过第一多个过孔连接，并且其中，所述第二金属层和所述第三金属层通过第二多个过孔连接。
其中，所述集成电路包括被配置为接收第二探针引脚的第二集成电路垫片，其中，所述第二集成电路垫片连接至所述多个v形结构中的第四v形结构的金属层，并且其中，所述第三v形结构的所述金属层与所述第四v形结构的所述金属层之间存在间隙。
附图说明
被结合在此处并且构成本说明书的一部分的所附附图示出了本公开并且与该描述一起进一步用于说明本公开的原理并且能够使相关领域技术人员利用并且使用本公开。
图1示出了根据本公开的实施方式的晶片的俯视图。
图2a示出了根据本公开的实施方式的晶片边缘确保结构的剖视图。
图2b示出了根据本公开的实施方式的晶片边缘确保结构的俯视图。
图3a示出了根据本公开的实施方式的包括晶片边缘确保结构的晶片的三维图。
图3b示出了根据本公开的实施方式的包括连接至晶片边缘确保结构的垫片的晶片的俯视图。
图4a和图4b示出了根据本公开的实施方式的包括晶片边缘确保结构的晶片的剖视图。
现将参考附图描述本公开。通常，在附图中，类似参考标号指示相同或功能相似的元件。此外，通常，参考标号的最左侧数字确认其中该参考标号首先出现的附图。
具体实施方式
概述
具有边缘确保结构的集成电路被设置用于例如使用自动(或自动化)测试装备(ATE)更可靠并且有效地监测晶片边缘的完整性。本公开的实施方式提供了能够用于测试大百分比或甚至100％的半导体晶片的晶片边缘结构，而实际上，不产生任何额外的循环时间和成本。这与常规方法(例如使用视觉检查)的低百分比取样形成对照。
根据本公开的一种实施方式，集成电路包括位于集成电路的边缘周围的边缘确保结构。边缘确保结构被配置为用于检测集成电路上的裂纹。在实施方式中，边缘确保结构包括多个v形结构，该多个v形结构使用多个超厚过孔连接至彼此。集成电路进一步包括耦接至边缘确保结构的垫片。该垫片被配置为用于测量边缘确保结构的电阻，这可提供任何分层或裂纹的指示。
具体讨论
本公开的下列具体描述参照示出与本公开一致的示例性实施方式的附图。因此，示例性实施方式将会充分披露本公开的一般特性，在不背离本公开的实质和范围的情况下，使得本领域技术人员通过应用相关技术领域的知识可以容易地修改示例性实施方式和/或适应该示例性实施方式的各种应用，而无需过度试验。因此，这样的适应和修改旨在落在基于本文示出的教导和引导的示例性实施方式的含义和多种等同物内。应当理解的是，本文的措词或术语用于描述而非限制之目的，因此，由相关领域技术人员根据本文的教导对本说明书中的术语或措词进行解释。因此，具体描述并不意在限制本公开。
本说明书中描述的实施方式及说明书中对“一种实施方式”、“实施方式”、“示例性实施方式”等的参照表示所描述的实施方式可包括具体的特征、结构、或特性，但是，每个实施方式不一定必须包括该具体的特征、结构、或特性。而且，这样的短语不一定必须指同一实施方式。进一步地，当结合实施方式描述具体特征、结构、或特性时，应当理解的是，本领域技术人员在知识范围内能够结合其他实施方式(无论是否明确描述)实现这样的特征、结构或特性。
图1示出了根据本公开的实施方式的半导体晶片100的俯视图。根据该实施例，晶片100包括由密封环103包围的集成电路(“IC”)101。密封环103形成在IC 101周围，以电和/或环境地隔离并且保护IC。例如，密封环103形成为保护IC 101免于可能在晶片100上产生的裂纹。密封环103还保护IC 101免于潮湿或化学溶液。根据一种实施例，密封环103可包括形成在彼此的顶部上并且使用多个过孔连接至彼此的多个金属层。根据一种实施例，在形成IC 101的同时，密封环103形成在IC 101周围。此外或可替代地，密封环103可与IC 101包括相同数目的层。
根据一种实施方式，晶片100可进一步包括形成在密封环103周围的晶片边缘确保结构(die edge assurance structure)105。根据该实施例，例如，通过测量晶片边缘确保结构105的电阻，可以使用晶片边缘确保结构105测试晶片100的任何裂纹。例如，如果没有任何裂纹破坏晶片边缘确保结构105，则将测量到低于某个预定阈值的非常低的电阻(即，短路)。然而，当裂纹破坏晶片边缘确保结构105时，将测量到到开路或预定阈值以上的大电阻。根据一种实施例，晶片边缘确保结构105可包括形成在彼此的顶部上并且使用多个过孔连接至彼此的多个金属层。根据一种实施例，在形成IC 101的同时，晶片边缘确保结构105形成在IC 101的周围。此外或可替代地，晶片边缘确保结构105可与IC 101包括相同数目的层。参考图2a、图2b、图3a、图3b、图4a以及图4b讨论晶片边缘确保结构105的示例性结构。
根据一种实施例，晶片100可进一步包括形成在晶片边缘确保结构105的周围的止裂结构(止裂(crack stop))(“CAS”)107。根据该实施例，CAS 107可包括晶片100周围的厚壁，以保护晶片100免于开裂、剥落等。在一种实施例中，CAS 107可被配置为终止可能在晶片100的边缘周围的外侧发生的裂纹或剥落。根据一种实施例，CAS 107可包括形成在彼此的顶部上并且使用多个过孔连接至彼此的多个金属层。根据一种实施例，在形成IC 101的同时，形成CAS 107。此外或可替代地，CAS 107可与IC 101包括相同数目的层。
尽管图1示出了晶片边缘确保结构105形成在密封环103与CAS 107之间，然而，晶片边缘确保结构105可被放置和/或结合至密封环103、CAS 107、或晶片100上的IC 101外部的任何其他位置中。当面积是所关心的或为了结合来自其他相邻保护结构的益处时，可以将晶片边缘确保结构105结合至密封环103和/或CAS 107中。
图2a示出了根据本公开的实施方式的晶片边缘确保结构的剖视图。图2b示出了根据本公开的实施方式的晶片边缘确保结构的俯视图。例如，在图1的晶片100中可以使用图2a中所示的晶片边缘确保结构105的结构，以改善晶片边缘的完整性。
参考图2a，晶片边缘确保结构105包括多个v形结构221和223。尽管图2a中仅示出了两个v形结构221和223，然而，任意数目的v形结构可用于形成沿着晶片100的边缘延伸的确保结构105。如图2a中示出的，v形结构221和223使用超厚过孔211连接至彼此。
根据一种实施方式，多个v形结构221和223中的每个均可包括形成在彼此之上并且通过多个过孔连接至彼此的多个金属层。根据本实施方式，v形结构221可包括五个金属层。尽管本文中示出了五个金属层，然而，应注意的是，任意数目的层可用于形成晶片边缘确保结构105，其中包括五层以上或以下。根据一种实施例，晶片边缘确保结构105与IC 101同时形成并且可包括与IC 101相同数目的层。换言之，构成晶片边缘确保结构105的金属层与IC 101中的其对应的层同时被沉积，以限制任何额外的处理步骤。
在一种实施例中，v形结构221可包括形成在晶片边缘确保结构105的底部的第一金属层201，底部是距离晶片100的顶表面最远的金属层。根据一种实施方式，尽管可以使用其他尺寸，然而，第一金属层201可具有约1.5μm×0.5μm的尺寸。
根据该实施例，v形结构221可进一步包括形成在第一金属层201之上、但与第一金属层201分离的第二金属层203。第二金属层203可包括两个部分(203a,203b)，其中，第二金属层203的每个部分均偏置(或偏离)于第一金属层201的中心(例如，中心线225)，以形成v形结构221。根据一种实施方式，尽管可以使用其他尺寸，然而，第二金属层203可具有约1μm×0.5μm的尺寸。
在该实施例中，v形结构221可包括过孔213a、231b、213c以及213d(统称过孔213)。过孔213被形成为将第一金属层201连接至第二金属层203。根据一种实施例，过孔213是(金属层周围的)介电材料215内的小孔，过孔213填充有连接两个金属层(例如，201和203)的金属。过孔213提供金属层201与203之间的机械和电连接。尽管示出了连接第一金属层和第二金属层的八个过孔(第二层203的每个部分均有四个过孔)，然而，应当认识到，可以使用任意数目的过孔。进一步地，介电材料215可以是低k电介质。
V形结构221还可包括形成在第二金属层203之上、但与第二金属层203分离的第三金属层205。与上述所述金属层201与203之间的连接相似，第三金属层205可通过多个过孔连接至第二金属层203。第三金属层205可包括两个部分(205a、205b)，其中，第三金属层205的每个部分均偏离于第一金属层201的中心(例如，中心线225)并且偏离于第二金属层203的对应部分，以形成v形结构221。换言之，第二金属层的部分203a、203b在水平方向上偏离中心线225为第一量，而第三金属层的部分205a、205b在水平方向上偏离中心线225为第二量，其中，第二量比第一量更大。根据一种实施方式，尽管可以使用其他尺寸，然而，第三金属层205可具有约1μm×0.5μm的尺寸。
V形结构221还可包括形成在第三金属层205之上、但与第三金属层205分离的第四金属层207。第四金属层207可通过多个过孔连接至第三金属层205。第四金属层207可包括两个部分(207a、207b)，其中，第四金属层207的每个部分均偏离于第一金属层201的中心、以及第二金属层203和第三金属层205的对应部分，以形成v形结构221。换言之，第四金属层的部分207a、207b偏离于中心线225的水平量大于第三金属层的对应水平量。根据一种实施方式，尽管可以使用其他尺寸，然而，第四金属层207可具有约1μm×0.5μm的尺寸。
V形结构221还可包括形成在第四金属层207之上、但与第四金属层207分离的第五金属层209。第五金属层209可通过多个过孔连接至第四金属层207。第五金属层209可包括两个部分(209a、209b)，其中，第五金属层209的每个部分均偏离于第一金属层201的中心、以及第二金属层203、第三金属层205、及第四金属层207的对应部分，以形成v形结构221。换言之，第五金属层的部分209a、209b偏离于中心线225的水平量大于第四金属层的对应水平量。根据一种实施方式，尽管可以使用其他尺寸，然而，第五金属层209可具有约1μm×0.5μm的尺寸。
尽管参考五个金属层讨论了本公开的实施方式，然而，应注意，晶片边缘确保结构105的v形结构221可以包括任意数目的金属层。根据一种实施例，晶片边缘确保结构105与IC 101同时形成并且可与IC 101包括相同数目的层，以使得晶片边缘确保结构105中的金属层在IC制造过程中与对应的金属层同时被沉积。
从图中可以看出，v形结构221包括底部金属层201和多个其他金属层，多个其他金属层的每一个具有设置在底部金属层201的中心线之上、但水平地偏离于底部金属层201的中心线的两个部分。因此，金属层的各个部分布置成“阶梯状”形式并且从底部或第一金属层发散并继续朝向晶片100的顶表面。这样的布置的效果在于通过电阻测量可以检测从晶片100的顶表面沿着晶片100的边缘至底部金属层201出现的裂纹，因为金属层通过过孔连接。可以看出，v形结构223具有相似的结构并且使用超厚过孔211连接至v形结构221。V形结构221、223重复多次，以沿着晶片100的边缘形成晶片边缘确保结构105。
如上讨论的，晶片边缘确保结构105可包括将v形结构221连接至v形结构223的超厚过孔(UTV)211。根据一种实施例，UTV 211是与过孔(诸如，过孔213等)相似、但足够宽以连接v形结构221和223的厚金属层。根据一种实施例，尽管可以使用其他尺寸，然而，UTV211可具有约1.72μm×0.36μm的尺寸。在一种实施方式中，尽管可以使用其他尺寸，然而，v形结构221的第五金属层与v形结构223的第五金属层之间的最短水平距离可以为近似1μm。
如上所述，晶片边缘确保结构105包括一个或多个v形结构并且可用于通过测量晶片边缘确保结构105的电阻测试晶片100的任何裂纹。例如，如果无任何裂纹破坏晶片边缘确保结构105，则将测量到短路或非常小的电阻。然而，例如，当裂纹因破坏一个或多个金属层和/或过孔而破坏晶片边缘确保结构105时，将测量到开路。在该实施例中，晶片边缘确保结构105的以薄的v形金属-过孔-金属链被构造，以补偿晶片100上的面积的缺失并且还能够获取晶片上可能发生的任何小的裂纹。
以上讨论的金属层和/或过孔的尺寸是示例性尺寸并且本公开的实施方式不局限于这些尺寸。应注意的是，由于制造局限性，不能将金属层和/或过孔制造得太小。此外，不能将金属层和/或过孔制造得太大，因为如果它们太大，小的裂纹将被错过且不能被测量到，则。此外，应注意，每个金属层的尺寸可不同于其他金属层。
在一种实施例中，在确定哪一金属层/过孔层最弱并且被损坏的测试阶段，金属层和过孔层可以使用不同的材料。该信息随后可用在设计和构建晶片边缘确保结构。
图3a示出了根据本公开的实施方式的包括晶片边缘确保结构105的晶片100的三维图。图3b示出了根据本公开的实施方式的包括用于连接至晶片边缘确保结构105的垫片的晶片100的俯视图。
图3a示出了三维形式的晶片100，其包括密封环103、晶片边缘确保结构105以及CAS 107。根据该实施例，密封环103可包括形成在彼此的顶部上并且通过过孔(如图3a中的黑色层示出的)连接至彼此的五个金属层M1-M5(如图3a中的白色层示出的)。密封环103可进一步包括形成在金属层M5的顶部上并且通过过孔层或多个过孔(如图3a中的黑色层示出的)连接至金属层M5的厚金属层M6(如图3a中的白色层示出的)。尽管参考五个金属层讨论了本公开的实施方式，然而，应注意，密封环103中可以包括任意其他数目的金属层。根据一种实施例，密封环103与图1中的IC 101同时形成并且可与IC 101包括相同数目的层。
根据该实施例，CAS 107也可包括形成在彼此的顶部上并且通过过孔(如图3a中的黑色层示出的)连接至彼此的五个金属层N1-N5(如图3a中的白色层示出的)。CAS 107可进一步包括形成在金属层N5的顶部上并且通过过孔层或多个过孔(如图3a中的黑色层示出的)连接至金属层N5的厚金属层N6(如图3a中的白色层示出的)。尽管参考五个金属层讨论了本公开的实施方式，然而，应注意，CAS 107中可以包括其他数目的金属层。根据一种实施例，CAS 107与图1中的IC 101同时形成并且可与IC 101包括相同数目的层。
图3a是进一步示出了晶片边缘确保结构105在晶片100内的示例性放置的等距视图。在一种实施例中，晶片边缘确保结构105可包括上面参考图2a和图2b讨论的结构。根据该实施方式，晶片边缘确保结构105设置在密封环103与CAS 107之间并且可电连接至密封环103和/或CAS 107。根据该实施例，晶片边缘确保结构105可通过与v形结构319的顶部金属层连接的金属层313连接至密封环103。此外，晶片边缘确保结构105可通过与v形结构321的顶部金属层连接的金属层315连接至CAS 107。可以代替v型结构的顶部金属层使用其他金属层以连接至313、315。密封环103的连接313和/或CAS 107的连接315能够通过测量晶片边缘确保结构105的电阻测试晶片100中的任何裂纹。
在一种实施例中，密封环103可连接至铝层305，铝层305连接至垫片301。根据该实施例，可使用垫片301通过铝层305、密封环103以及金属层313探测晶片边缘确保结构105的电阻。例如，如果无裂纹破坏晶片边缘确保结构105，则通过垫片301将测量到短路或非常小的电阻。然而，例如，当裂纹通过破坏一个或多个金属层201至209和/或过孔213而破坏晶片边缘确保结构105时，在垫片301处将测量到开路。根据一种实施例，铝层305可包括连接至密封环103的层307。此外或可替代地，铝层307可以是密封环103的一部分。根据一种实施例，垫片301位于图1中的IC 101上并且探针引脚(例如，球引脚)可连接至垫片301，以测试晶片100的可能的裂纹。因此，垫片301的探测可与对IC 101执行的测试IC 101的功能的其他探测结合。
进一步地，CAS 107可连接至铝层309，铝层309连接至垫片303。根据该实施例，可以使用垫片303通过铝层309、CAS 107以及金属层315探测晶片边缘确保结构105的电阻。例如，如果无裂纹破坏晶片边缘确保结构105，则将通过垫片303测量到短路或非常小的电阻。然而，例如，当裂纹因破坏一个或多个金属层201至209和/或过孔213而破坏晶片边缘确保结构105时，在垫片303处将测量到开路。根据一种实施例，铝层309可包括连接至CAS 107的层311。此外或可替代地，铝层311可以是CAS 107的一部分。根据一种实施例。垫片303位于图1中的IC 101上并且探针引脚(例如，球引脚)可连接至垫片303，以测试晶片100的可能的裂纹。
更具体地，因为边缘确保结构105包括两个相邻的v形结构319与321之间的间隙317，所以可以探测IC垫片301与303两端的电阻(即，一个探针在IC垫片301上并且第二探针在IC垫pina303上)，其中，如图所示，间隙317处不存在任何超厚的过孔211。这提供了测量多个v形结构的电阻的分接点(tap point)，因为v形结构的其余部分通过对应的超厚过孔211连接在一起。换言之，在v形结构的链中存在断裂以供电阻测量。如图所示，IC垫片301连接至位于间隙317的一侧上的一个v形结构319的顶部金属层(例如，209)，并且IC垫片303连接至位于间隙317的另一侧上的第二v形结构321的顶部金属层(例如，209)，如上所述，相对低的电阻测量(或短路)表示v形结构的链是完整的并且因此不存在裂纹，而高电阻(开路)表示半导体晶片中存在切断一个或多个v形结构中的至少一个金属层的一个或多个裂纹。
图3b示出了根据本公开的实施方式的包括连接至晶片边缘确保结构的垫片的晶片的俯视图。如图3b中示出的，垫片301连接至铝层305，以通过密封环103连接至晶片边缘确保结构105。垫片303连接至铝层309，以通过CAS 107连接至晶片边缘确保结构105。如图3b中所示，铝层305包括切口通道(cut channel)323，以使得垫片303可连接至铝层309。
根据一种实施例，将垫片301连接至铝层305的铝层可具有近似2μm的宽度“b”。在一种实施例中，铝层305可具有近似5μm的宽度“c”。在一种实施例中，铝层309可具有近似4μm的宽度“d”并且将垫片303连接至铝层309的铝层可具有近似2μm的宽度“a”。在一种实施例中，切口通道323可具有近似6μm的宽度，为“e”＝2μm、“a”＝2μm、以及“f”＝2μm的和。应注意，这些测量是示例性测量并且还可以使用其他宽度。
垫片301和303可具有不同的形状。例如，如图3b所示，垫片301和303可以是八边形形状。然而，垫片301和303可包括其他形状，其中包括正方形或圆形垫。
图4a和图4b示出了根据本公开的实施方式的包括晶片边缘确保结构105的晶片100的另一剖视图。
根据图4a中的实施例，第一密封环103a可包括多个金属层和过孔401、多个超厚过孔403以及厚金属层405。第一密封环103a可进一步包括铝层307。此外或可替代地，铝层307不是第一密封环103a的一部分，但是，连接至第一密封环103a。晶片100可进一步包括为晶片100提供绝缘和保护的钝化层409。根据一种实施例，例如，钝化层409还可保护铝层307被氧化。
此外或可替代地，晶片100可包括与第一密封环103a相似的第二密封环103b，第二密封环103b可包括多个金属层和过孔、一个(或多个)超厚过孔403以及厚金属层405。根据该实施例，晶片边缘确保结构105通过穿过钝化层409的金属层313b连接至第二密封环103b。第二密封环103b可通过金属层313a耦接至第一密封环103a。
如图4a中示出的，晶片100还可包括CAS 107，CAS 107包括多个金属层和过孔411、多个过孔413以及厚金属层415。CAS 107可包括铝层311。此外或可替代地，铝层311不是CAS107的一部分，但是，连接至CAS 107。如图4b中所示，晶片边缘确保结构105可通过穿过钝化层409的金属层315连接至CAS 107。因此，晶片边缘确保结构105通过CAS 107和金属层315连接至垫片303。图4b中示出的晶片100可包括切口通道323，以使得与密封环103无任何连接的情况下，垫片303可连接至CAS 107。如上所述，可以使用垫片301和303测试晶片边缘确保结构105的电阻，以进行裂纹检测。
出于示出之目的提供了此处描述的示例性实施方式并且并不受限制。其他示例性实施方式是可能的，并且在本公开的实质和范围内，可以对示例性实施方式做出修改。
应当认识到，具体实施方式部分而非摘要部分旨在用于对权利要求进行说明。摘要部分可阐述本公开中的一个或多个而非全部示例性实施方式并且由此并不旨在以任何方式限制本公开和所附权利要求。
上面凭借示出指定功能及其关系的实现方式的功能构件块描述了本公开。为便于描述，此处任意限定了这些功能构件块的边界。只要适当地执行指定功能及其关系，则可以限定可替代的边界。
对相关领域技术人员显而易见的是，在不背离本公开的实质和范围的情况下，可以做出形式和细节上的各种变化。因此，本公开不应受任意上述所述示例性实施方式的限制。进一步地，权利要求不应仅根据其陈述及其等他物进行限定。

Claims (21)

1.一种半导体晶片，包括：
集成电路IC；和
边缘确保结构，布置在所述集成电路的边缘周围，所述边缘确保结构具有被配置为检测所述半导体晶片中裂纹的存在的多个v形结构；
其中所述边缘确保结构包含位于所述多个v形结构中的第一v形结构和所述多个v形结构中的第二v形结构之间的间隙，以使所述第一v形结构和所述第二v形结构互相电隔离，从而能够对所述边缘确保结构进行电阻测试以检测所述半导体晶片中的裂纹的存在；且
其中所述集成电路包含第一集成电路垫片和第二集成电路垫片，所述第一集成电路垫片电连接到所述第一v形结构的金属层，且所述第二集成电路垫片电连接到所述第二v形结构的金属层；以及
额外金属层，其将所述边缘确保结构电连接到环绕所述集成电路的密封环。
2.根据权利要求1所述的半导体晶片，其中，每个v形结构均包括：
多个金属层，以递增方式设置在彼此之上并且被介电材料分离；和
多个过孔，连接所述多个金属层中的相邻金属层。
3.根据权利要求1所述的半导体晶片，其中，每个v形结构均包括：
第一金属层；和
多个其他金属层，设置在所述第一金属层之上并且以阶梯状方式递增地设置在彼此之上，所述多个其他金属层通过介电材料与所述第一金属层分离并且彼此分离，
其中，所述多个其他金属层中的至少一个包括两个部分，每个部分均横向地偏离于所述第一金属层的中心线和直接位于每个部分的下面的相邻的金属层。
4.根据权利要求1所述的半导体晶片，其中，每个v形结构均包括：
第一金属层；和
多个其他金属层，设置在所述第一金属层之上并且以阶梯状方式递增地设置在彼此之上，所述多个其他金属层通过介电材料与所述第一金属层分离并且彼此分离，
其中，所述多个其他金属层中的第一部分在第一方向上横向地偏离于所述第一金属层的中心线，并且其中，所述第一方向垂直于由所述第一金属层的所述中心线界定的第二方向。
5.根据权利要求4所述的半导体晶片，其中，所述多个其他金属层中的至少一个第一部分在所述第一方向上横向地偏离于所述多个其他金属层中直接位于所述至少一个第一部分下面的相邻金属层的对应的第一部分。
6.根据权利要求1所述的半导体晶片，其中，所述第一v形结构使用超厚过孔耦接至所述多个v形结构中的第三v形结构，其中，所述超厚过孔将所述第一v形结构中的顶部金属层连接至所述第三v形结构中的顶部金属层。
7.根据权利要求1所述的半导体晶片，其中，所述第一v形结构包括：
第一金属层，形成在所述第一v形结构的底部；
第二金属层，设置在所述第一金属层之上并且具有横向地偏离于所述第一金属层的中心线的第一部分和第二部分；以及
第三金属层，设置在所述第二金属层之上并且具有相对于所述第二金属层的相应的所述第一部分和所述第二部分横向地偏离的第一部分和第二部分，
其中，所述第一金属层、所述第二金属层以及所述第三金属层被介电材料分离，并且
其中，所述第一金属层和所述第二金属层通过第一多个过孔连接，并且其中，所述第二金属层和所述第三金属层通过第二多个过孔连接。
8.根据权利要求7所述的半导体晶片，进一步包括超厚过孔，所述超厚过孔被设置为将所述第一v形结构中的所述第三金属层连接至第三v形结构中的对应的第三金属层。
9.根据权利要求7所述的半导体晶片，其中所述第一金属层的所述中心线界定一垂直方向，且其中所述第二金属层的所述第一部分和所述第二部分在垂直于所述垂直方向的水平方向上相对于所述第一金属层的所述中心线横向地偏离。
10.根据权利要求1所述的半导体晶片，其进一步包括：
止裂结构；
其中所述边缘确保结构形成于所述密封环和所述止裂结构之间。
11.根据权利要求1所述的半导体晶片，其中所述第一集成电路垫片和所述第二集成电路垫片中的每一者经配置以接收相应的探针引脚。
12.一种半导体晶片，包括：
集成电路IC；
边缘确保结构，布置在所述集成电路的边缘周围，所述边缘确保结构具有被配置为检测所述半导体晶片中裂纹的存在的多个v形结构；以及
金属层，其将所述边缘确保结构连接到环绕所述集成电路而形成的密封环；
其中所述集成电路包含集成电路垫片，所述集成电路垫片经配置以接收探针引脚，且其中所述集成电路垫片连接到所述密封环，从而能够对所述边缘确保结构进行电阻测试。
13.根据权利要求12所述的半导体晶片，其中当在电阻测试过程中确定为开路时，检测到所述半导体晶片中裂纹的存在。
14.根据权利要求12所述的半导体晶片，进一步包括：
第二金属层，其将所述边缘确保结构连接到止裂结构；
其中所述集成电路包含经配置以接收第二探针引脚的第二集成电路垫片，其中所述第二集成电路垫片连接到所述止裂结构，从而能够对所述边缘确保结构进行电阻测试，且其中当在所述电阻测试过程中确定为开路时，检测到所述半导体晶片中裂纹的存在。
15.一种半导体晶片，包括：
集成电路IC，包括被配置为接收探针引脚的集成电路垫片；
边缘确保结构，具有布置在所述集成电路周围的多个v形结构，所述多个v形结构包括各自具有多个金属层的第一v形结构和第二v形结构，其中，所述第一v形结构的顶部金属层通过过孔连接被连接至所述第二v形结构的顶部金属层；
其中，所述集成电路垫片连接至所述多个v形结构中的第三v形结构的金属层，从而能够对所述边缘确保结构进行电阻测试并且确定所述多个v形结构的任一个中的裂纹的存在；以及
额外金属层，其将所述边缘确保结构电连接到环绕所述集成电路的密封环。
16.根据权利要求15所述的半导体晶片，其中，所述第一v形结构的所述多个金属层包括：
第一金属层，形成所述第一v形结构的底部；
多个其他金属层，设置在所述第一金属层之上并且通过介电材料与所述第一金属层分离；
其中，所述多个其他金属层中的每个均包括第一部分和第二部分，所述第一部分在第一水平方向上横向地偏离于所述第一金属层的中心线，并且所述第二部分在与所述第一水平方向相反的第二水平方向上横向地偏离于所述第一金属层。
17.根据权利要求16所述的半导体晶片，其中所述第一水平方向和所述第二水平方向垂直于由所述第一金属层的所述中心线所界定的垂直方向。
18.根据权利要求16所述的半导体晶片，其中所述多个其他金属层中的至少一个的第一部分在所述第一水平方向上横向地偏离于直接位于所述第一部分下面的相邻金属层的对应的第一部分，且其中所述多个金属层中的至少一个的第二部分在所述第二水平方向上横向地偏离于直接位于所述第二部分下面的相邻金属层的对应的第二部分。
19.根据权利要求18所述的半导体晶片，其中所述相邻金属层中的所述第一部分和相应的第一部分经由第一多个过孔而连接在一起，且其中所述相邻金属层中的所述第二部分和相应的第二部分经由第二多个过孔而连接在一起。
20.根据权利要求15所述的半导体晶片，其中所述第一v形结构包括：
第一金属层，形成在所述第一v形结构的底部；
第二金属层，设置在所述第一金属层之上并且具有横向地偏离所述第一金属层的中心线达第一量的第一部分和第二部分；以及
第三金属层，设置在所述第二金属层之上并且具有横向地偏离所述第一金属层的中心线达大于所述第一量的第二量的第一部分和第二部分；
其中，所述第一金属层、所述第二金属层以及所述第三金属层被介电材料分离，且其中所述第一金属层和所述第二金属层通过第一多个过孔连接，且其中所述第二金属层和所述第三金属层通过第二多个过孔连接。
21.根据权利要求15所述的半导体晶片，其中所述集成电路包含经配置以接收第二探针引脚的第二集成电路垫片，其中所述第二集成电路垫片连接到所述多个v形结构中的第四v形结构的金属层，且其中所述第三v形结构的所述金属层和所述第四v形结构的所述金属层之间存在间隙。
CN201610218230.4A 2015-04-10 2016-04-08 具有晶片边缘确保结构的半导体晶片 Active CN106057734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/683,940 US9741667B2 (en) 2015-04-10 2015-04-10 Integrated circuit with die edge assurance structure
US14/683,940 2015-04-10

Publications (2)

Publication Number Publication Date
CN106057734A CN106057734A (zh) 2016-10-26
CN106057734B true CN106057734B (zh) 2019-05-14

Family

ID=57111917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610218230.4A Active CN106057734B (zh) 2015-04-10 2016-04-08 具有晶片边缘确保结构的半导体晶片

Country Status (3)

Country Link
US (1) US9741667B2 (zh)
CN (1) CN106057734B (zh)
TW (1) TWI629734B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201513242A (zh) * 2013-09-02 2015-04-01 Biotronik Se & Co Kg 晶片及晶片製造方法
KR20170051085A (ko) * 2015-11-02 2017-05-11 삼성전자주식회사 3차원 크랙 검출 구조물을 포함하는 반도체 장치 및 크랙 검출 방법
US10347548B2 (en) 2016-12-06 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package structure and testing method using the same
EP3425664A1 (en) * 2017-07-07 2019-01-09 Nxp B.V. Integrated circuit with a seal ring
KR102475495B1 (ko) * 2018-01-29 2022-12-07 삼성전자주식회사 반도체 장치
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11088037B2 (en) * 2018-08-29 2021-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having probe pads and seal ring
US10908210B2 (en) * 2018-09-28 2021-02-02 Sandisk Technologies Llc Die crack detection
US10971419B2 (en) * 2019-01-18 2021-04-06 Psemi Corporation Method and apparatus for reducing noise on integrated circuit using broken die seal
CN113748495A (zh) * 2019-05-31 2021-12-03 华为技术有限公司 一种检测芯片裂缝的装置
EP3757585A1 (en) * 2019-06-28 2020-12-30 NXP USA, Inc. An apparatus comprising a defect sensor structure
US11742301B2 (en) * 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
US11658103B2 (en) * 2020-09-11 2023-05-23 Qualcomm Incorporated Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps
KR20220128718A (ko) * 2021-03-15 2022-09-22 에스케이하이닉스 주식회사 크랙 검출 링 및 크랙 검출 구조를 가진 반도체 소자
US11721597B2 (en) * 2021-08-30 2023-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
CN113948477A (zh) * 2021-12-20 2022-01-18 晶芯成(北京)科技有限公司 一种半导体器件的保护装置及保护方法
US20230296664A1 (en) * 2022-03-21 2023-09-21 Avago Technologies International Sales Pte. Limited Semiconductor product with edge integrity detection structure
CN116936536A (zh) * 2022-03-31 2023-10-24 长鑫存储技术有限公司 损伤检测结构及半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777338B2 (en) 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure
US20080203388A1 (en) * 2007-02-28 2008-08-28 Jun He Apparatus and method for detection of edge damages
US8159254B2 (en) * 2008-02-13 2012-04-17 Infineon Technolgies Ag Crack sensors for semiconductor devices
US8912076B2 (en) * 2008-11-05 2014-12-16 Texas Instruments Incorporated Crack deflector structure for improving semiconductor device robustness against saw-induced damage
US9142581B2 (en) * 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers

Also Published As

Publication number Publication date
US9741667B2 (en) 2017-08-22
TW201709372A (zh) 2017-03-01
TWI629734B (zh) 2018-07-11
CN106057734A (zh) 2016-10-26
US20160300800A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
CN106057734B (zh) 具有晶片边缘确保结构的半导体晶片
US7700944B2 (en) Semiconductor wafer, semiconductor chip, and semiconductor chip inspection method
US7649200B1 (en) System and method of detecting IC die cracks
US8159254B2 (en) Crack sensors for semiconductor devices
US7791070B2 (en) Semiconductor device fault detection system and method
CN103681661B (zh) 晶圆中的划线
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
US6649986B1 (en) Semiconductor device with structure for die or dice crack detection
US7397103B2 (en) Semiconductor with damage detection circuitry
CN110246813A (zh) 晶片结构及封装方法
US20080203388A1 (en) Apparatus and method for detection of edge damages
US6683329B2 (en) Semiconductor device with slot above guard ring
TWI578439B (zh) 半導體裝置的製造方法及半導體積體電路晶圓
CN206134676U (zh) 检测金属层间断裂的测试结构
EP3002786B1 (en) Semiconductor chip
JP2009239027A (ja) 不具合検出機能を備えた半導体装置
JP2008028274A (ja) 半導体装置の製造方法
JP2007194530A (ja) 耐性評価可能装置
CN113851433A (zh) 芯片密封环
CN113866590B (zh) 检测件与芯片的检测方法
KR102670364B1 (ko) 반도체 패키지, 반도체 패키지용 버퍼 웨이퍼 및 반도체 패키지 제조 방법
US7875468B2 (en) Body to be plated, method of determining plated film thickness, and method of manufacturing semiconductor device
JP2011014702A (ja) ウエハレベルパッケージ、その製造方法、及び、半導体パッケージの検査方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
US6917194B2 (en) External verification of package processed linewidths and spacings in semiconductor packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170316

Address after: Singapore Singapore

Applicant after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Applicant before: Zyray Wireless Inc.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181023

Address after: Singapore Singapore

Applicant after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Applicant before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant