JP2018054419A - 入力バッファ、半導体装置及びエンジン制御ユニット - Google Patents

Abstract

【課題】故障の誤検出を抑制しつつリアルタイムに故障診断を実行することが可能な入力バッファ、半導体装置及びエンジン制御ユニットを提供すること。【解決手段】一実施の形態によれば、入力バッファ１０は、入力信号ＩＮの電圧と参照電圧Ｖｒｅｆ１とを比較するコンパレータ１１１と、コンパレータ１１１の比較結果に基づいて高電圧又は低電圧の参照電圧Ｖｒｅｆ１をヒステリシス回路１１２と、入力信号ＩＮの電圧と参照電圧Ｖｒｅｆ２とを比較するコンパレータ１２１と、コンパレータ１１１の比較結果に基づいて、高電圧の参照電圧Ｖｒｅｆ１より高い高電圧の参照電圧Ｖｒｅｆ２、又は、低電圧の参照電圧Ｖｒｅｆ１より低い低電圧の参照電圧Ｖｒｅｆ２を出力するヒステリシス回路１２２と、を備える。【選択図】図３

Description

本発明は、入力バッファ、半導体装置及びエンジン制御ユニットに関し、例えば故障の誤検出を抑制しつつリアルタイムに故障診断を実行するのに適した入力バッファ、半導体装置及びエンジン制御ユニットに関する。

自動車やバイクなどの車両には、エンジンを制御するエンジン制御ユニット（ＥＣＵ(Engine Control Unit)）が搭載されている。エンジン制御ユニットは、例えば、運転手のボタン操作に応じて制御信号を出力するマイクロコンピュータ（以下、単にマイコンと称す）と、当該制御信号に基づいて電動パーキングブレーキ（ＥＰＢ(Electric Parking Blake)）の駆動を制御する電力制御用半導体装置と、を備える。

ここで、電力制御用半導体装置には、安全性能を損なわずに電動パーキングブレーキの駆動を制御することが求められている。特に、電力制御用半導体装置は、マイコンからの制御信号を受け取る入力バッファが故障した場合でも、電動パーキングブレーキを正常時と同じように駆動するか、又は、少なくとも電動パーキングブレーキを非駆動状態にして車両の急停止及び急発進を防ぐこと（即ち、フェイルセーフ動作に移行させること）が求められている。

例えば、特許文献１に開示された構成は、並列に設けられたクロックドインバータのうち何れか一つを選択的に動作させるものであって、選択中のクロックドインバータの故障を検出した場合には、他のクロックドインバータに選択を切り替えて動作させことにより、故障による動作の停止を防いでいる。

特開２００３−３０７５４４号公報

特許文献１に開示された構成以外にも依然として、電力制御用半導体装置には、マイコンからの制御信号を受け取る入力バッファが故障した場合でも、電動パーキングブレーキを正常時と同じように駆動するか、又は、少なくとも電動パーキングブレーキを非駆動状態にしてフェイルセーフ動作に移行させることが求められている。

さらに、電力制御用半導体装置には、入力バッファの故障を正確かつ速やかに検出する機能を有することが求められている。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、入力バッファは、入力信号の電圧と第１参照電圧とを比較して第１比較結果を出力する第１コンパレータと、前記第１比較結果に基づいて第１高電位側電圧と第１低電位側電圧との何れかを選択し前記第１参照電圧として出力する第１参照電圧生成部と、前記入力信号の電圧と第２参照電圧とを比較して第２比較結果を出力する第２コンパレータと、前記第１比較結果に基づいて、前記第１高電位側電圧より高い第２高電位側電圧と、前記第１低電位側電圧より低い第２低電位側電圧と、の何れかを選択し前記第２参照電圧として出力する第２参照電圧生成部と、を備える。

他の実施の形態に依れば、入力バッファは、車両に搭載された電動パーキングブレーキの駆動を制御する半導体装置に設けられ、入力信号の電圧と第１参照電圧とを比較して第１比較結果を出力する第１コンパレータと、前記第１比較結果に基づいて第１高電位側電圧と第１低電位側電圧との何れかを選択して前記第１参照電圧として出力する第１参照電圧生成部と、前記入力信号の電圧と第２参照電圧とを比較して第２比較結果を出力する第２コンパレータと、前記第１比較結果に基づいて、前記第１高電位側電圧より高い第２高電位側電圧と、前記第１低電位側電圧より低い第２低電位側電圧と、の何れかを選択して前記第２参照電圧として出力する第２参照電圧生成部と、前記第１及び前記第２比較結果に基づいて出力信号を生成する出力信号生成部と、前記第１及び前記第２比較結果に基づいて前記第１及び前記第２コンパレータの何れかに故障が発生したか否かを示す故障検出信号を生成する故障検出信号生成部と、を備える。

前記一実施の形態によれば、故障の誤検出を抑制しつつリアルタイムに故障診断を実行することが可能な入力バッファ、半導体装置、及び、エンジン制御ユニットを提供することができる。

実施の形態１に係るエンジン制御システムを搭載した車両の外観図である。 図１に示す車両に搭載されたエンジン制御システムのより具体的な構成を示す図である。 実施の形態１に係る入力バッファの構成例を示す図である。 図３に示す入力バッファに設けられた各コンパレータの入力信号及び入力閾値の関係を示す図である。 図３に示す入力バッファの正常時の動作を示すタイミングチャートである。 図３に示す入力バッファの故障時の動作の一例を示すタイミングチャートである。 図３に示す入力バッファの入力信号、出力信号及び故障検出信号の関係を示す図である。 実施の形態２に係る入力バッファの構成例を示す図である。 実施の形態３に係る入力バッファの構成例を示す図である。 実施の形態４に係る入力バッファの構成例を示す図である。 実施の形態に至る前の構想に係る入力バッファの第１構成例を示す図である。 図１１に示す入力バッファの入力信号、入力閾値及び出力信号の関係を示す図である。 実施の形態に至る前の構想に係る入力バッファの第２構成例を示す図である。 図１３に示す入力バッファに設けられた各コンパレータの入力信号及び入力閾値の理想値の関係を示す図である。 図１３に示す入力バッファの理想的な正常時の動作を示すタイミングチャートである。 図１３に示す入力バッファの入力信号、出力信号及び故障検出信号の関係を示す図である。 図１３に示す入力バッファに設けられた各コンパレータの入力信号及び入力閾値の実際値の関係を示す図である。 図１３に示す入力バッファの実際の正常時の動作を示すタイミングチャートである。 図１３に示す入力バッファの変形例を示す図である。

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

＜実施の形態１＞
図１は、実施の形態１に係るエンジン制御システムが搭載された車両の外観図である。図１では、エンジン制御システムが、電動パーキングブレーキを制御するシステムである場合を例に挙げて説明する。

図１に示すように、車両に搭載されたエンジン制御システムＳＹＳ１は、例えば、エンジン制御ユニット１と、エンジン制御ユニット１に電源電圧を供給するバッテリー電源４と、エンジン制御ユニット１により駆動される電動パーキングブレーキ２と、を備える。

図２は、図１に示す車両に搭載されたエンジン制御システムＳＹＳ１のより具体的な構成を示す図である。なお、図２には、エンジン制御システムＳＹＳ１の構成要素のうち、エンジン制御ユニット１及び電動パーキングブレーキ２のみが示されている。

エンジン制御ユニット１は、マイコン１０１と、電力制御用半導体装置(ＩＰＤ(Intelligent Power Device))１０２と、を備える。

マイコン１０１は、操作ボタン３（図２において不図示）のオンオフの状態に応じた制御信号を生成し、電力制御用半導体装置１０２に対して出力する。電力制御用半導体装置１０２は、マイコン１０１からの制御信号に基づいて、電動パーキングブレーキ２の駆動を制御する。

電力制御用半導体装置１０２は、入力回路１０５及び出力制御回路１０６からなるプリドライバ１０３と、複数のトランジスタにより構成されたＨブリッジ型のドライバ１０４と、を有する。

プリドライバ１０３では、入力回路１０５がマイコン１０１からの制御信号を入力信号として受け取り、出力制御回路１０６がその入力信号に応じた出力信号を生成する。そして、ドライバ１０４は、プリドライバ１０３の出力信号に応じた駆動信号を出力する。

電動パーキングブレーキ２は、モーター２０１と、ブレーキ２０２と、を備える。モーター２０１は、ドライバ１０４からの駆動信号によって駆動され、ブレーキ２０２を制御する。

例えば、車両の走行中、操作ボタン３はオフに設定されている。この場合、マイコン１０１は、制御信号をインアクティブ状態（例えばＬｏレベル）に維持する。それにより、電力制御用半導体装置１０２は、電動パーキングブレーキ２を非駆動にしてブレーキを効かせないようにする。そのため、車両は走行状態を維持する。

ここで、車両の走行中において、運転手により操作ボタン３がオフからオンに切り替えられると、マイコン１０１は、制御信号をインアクティブ状態からアクティブ状態に切り替える（例えばＬｏレベルからＨｉレベルに切り替える）。それにより、電力制御用半導体装置１０２は、電動パーキングブレーキ２を駆動してブレーキを効かせる。それにより、走行中の車両は停止又は減速する。

その後、例えば、運転手により操作ボタン３がオンからオフに切り替えられると、マイコン１０１は、制御信号を再びアクティブ状態からインアクティブ状態に切り替える。それにより、電力制御用半導体装置１０２は、電動パーキングブレーキ２を非駆動にしてブレーキを効かせないようにする。それにより、アクセルを踏めば、車両は再び走行可能となる。

ここで、電力制御用半導体装置１０２には、安全性能を損なわずに電動パーキングブレーキ２の駆動を制御することが求められている。特に、電力制御用半導体装置１０２は、マイコン１０１からの制御信号を受け取る入力回路１０５が故障した場合でも、電動パーキングブレーキ２を正常時と同じように駆動するか、又は、少なくとも電動パーキングブレーキ２を非駆動状態にして車両の急停止及び急発進を防ぐこと（即ち、フェイルセーフ動作に移行させること）が求められている。

（発明者らによる事前検討）
上記した車両におけるエンジン制御システムＳＹＳ１の電力制御用半導体装置１０２に設けられた入力回路１０５について説明する前に、本発明者等が事前検討した入力回路５０５について説明する。

（事前検討における入力バッファの第１構成例）
図１１は、実施の形態に至る前の構想に係る入力バッファ５０の構成例を示す図である。入力バッファ５０は、入力回路５０５において、外部から供給される入力信号（具体的にはマイコン１０１からの制御信号）の各信号線に対応して設けられたものである。

図１１に示すように、入力バッファ５０は、コンパレータ５１と、ヒステリシス回路５２と、を備える。なお、説明の簡略化のため、ＥＳＤ保護素子等は省略されている

コンパレータ５１は、外部から入力端子ＩＮに供給される入力信号の電圧と、参照電圧Ｖｒｅｆと、を比較して、比較結果を出力する。この比較結果は、出力端子ＯＵＴを介して外部に出力される。以下、外部から入力端子ＩＮに供給される入力信号を入力信号ＩＮと称し、出力端子ＯＵＴを介して外部に出力される信号を出力信号ＯＵＴと称す。

ヒステリシス回路５２は、コンパレータ５１の比較結果に応じた電圧レベルの参照電圧Ｖｒｅｆを生成する回路である。例えば、ヒステリシス回路５２は、コンパレータ５１の比較結果がＬｏレベルの場合、高電圧の参照電圧Ｖｒｅｆ（以下、入力閾値ＶＩＨとも称す）を生成し、コンパレータ５１の比較結果がＨｉレベルの場合、低電圧の参照電圧Ｖｒｅｆ（以下、入力閾値ＶＩＬとも称す）を生成する。

具体的には、ヒステリシス回路５２は、抵抗素子Ｒ５１〜Ｒ５３と、ＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＮ５１と、を有する。抵抗素子Ｒ５１〜Ｒ５３は、電源電圧端子ＶＤＤと接地電圧端子ＧＮＤとの間に直列に設けられている。トランジスタＭＮ５１は、抵抗素子Ｒ５２，Ｒ５３間のノードＮ５２と、接地電圧端子ＧＮＤと、の間に設けられ、ゲートにコンパレータ５１の比較結果が供給される。抵抗素子Ｒ５１，Ｒ５２間のノードＮ５１の電圧が、参照電圧Ｖｒｅｆとして出力される。

以下、図１２を参照しつつ、入力バッファ５０の動作について説明する。
図１２は、入力バッファ５０に設けられたコンパレータ５１の入力信号、出力信号及び入力閾値の関係を示す図である。なお、以下では、Ｌｏレベルの入力信号ＩＮが０Ｖ、Ｈｉレベルの入力信号ＩＮが５Ｖ、入力閾値ＶＩＬ（低電圧の参照電圧Ｖｒｅｆ）が２Ｖ、入力閾値ＶＩＨ（高電圧の参照電圧Ｖｒｅｆ）が３Ｖである場合を例に説明する。

まず、入力バッファ５０の正常時の動作について説明する。
例えば、入力信号ＩＮがＬｏレベルの場合、入力信号ＩＮの電圧（０Ｖ）が入力閾値ＶＩＨ（３Ｖ）未満であるため、コンパレータ５１は、Ｌｏレベルの比較結果（即ち、出力信号ＯＵＴ）を出力する。このとき、トランジスタＭＮ５１は、ゲートにＬｏレベルの比較結果が供給されるためオフする。それにより、ノードＮ５１の電圧は、抵抗素子Ｒ５１と抵抗素子Ｒ５２，Ｒ５３とによって抵抗分圧されたものとなるため、参照電圧Ｖｒｅｆは、高電圧（３Ｖ）に維持される。つまり、入力閾値はＶＩＨに維持される。

その後、入力信号ＩＮがＬｏレベルからＨｉレベルに変化することにより、入力信号ＩＮの電圧が入力閾値ＶＩＨ（３Ｖ）以上になると、コンパレータ５１は、比較結果をＬｏレベルからＨｉレベルに切り替える。このとき、トランジスタＭＮ５１は、ゲートにＨｉレベルの比較結果が供給されるためオンする。それにより、ノードＮ５１の電圧は、主に抵抗素子Ｒ５１と抵抗素子Ｒ５２とによって抵抗分圧されたものとなるため、参照電圧Ｖｒｅｆは、高電圧から低電圧（２Ｖ）に切り替わる。つまり、入力閾値はＶＩＨからＶＩＬに切り替わる。

さらにその後、入力信号ＩＮがＨｉレベルからＬｏレベルに変化することにより、入力信号ＩＮの電圧が入力閾値ＶＩＬ（２Ｖ）未満になると、コンパレータ５１は、比較結果をＨｉレベルからＬｏレベルに切り替える。このとき、トランジスタＭＮ５１は、ゲートにＬｏレベルの比較結果が供給されるためオフする。それにより、ノードＮ５１の電圧は、抵抗素子Ｒ５１と抵抗素子Ｒ５２，Ｒ５３とによって抵抗分圧されたものとなるため、参照電圧Ｖｒｅｆは、低電圧から高電圧（３Ｖ）に切り替わる。つまり、入力閾値はＶＩＬからＶＩＨに切り替わる。

続いて、コンパレータ５１が故障した場合の入力バッファ５０の動作について説明する。例えば、故障によりコンパレータ５１の比較結果がＬｏレベルに固着した場合、コンパレータ５１は、入力信号ＩＮのレベルに関わらず、Ｌｏレベルの比較結果を出力し続ける。ここで、コンパレータ５１は、入力信号ＩＮがＬｏレベルの場合には正常時と同じＬｏレベルの比較結果を出力するが、入力信号ＩＮがＨｉレベルの場合には正常時と異なるＬｏレベルの比較結果を出力してしまう。その結果、操作ボタン３をオンしても、電動パーキングブレーキ２を駆動することができず、車両を停止又は減速させることができなくなってしまう。

また、故障によりコンパレータ５１の比較結果がＨｉレベルに固着した場合、コンパレータ５１は、入力信号ＩＮのレベルに関わらず、Ｈｉレベルの比較結果を出力し続ける。ここで、コンパレータ５１は、入力信号ＩＮがＨｉレベルの場合には正常時と同じＨｉレベルの比較結果を出力するが、入力信号ＩＮがＬｏレベルの場合には正常時と異なるＨｉレベルの比較結果を出力してしまう。その結果、操作ボタン３をオフしても、電動パーキングブレーキ２を駆動してしまい、車両を意図せず停止又は減速させてしまう。

そこで、発明者らは、入力バッファが故障した場合でも、正常時と同じ動作を実現することができるか、又は、少なくともフェイルセーフ動作を実現することができる構成を検討した。

（事前検討における入力バッファの第２構成例）
図１３は、実施の形態に至る前の構想に係る入力バッファ６０の構成例を示す図である。
図１３に示すように、入力バッファ６０は、第１比較部６１と、第２比較部６２と、論理積回路（以下、ＡＮＤ回路と称す）６４と、排他的論理和回路（以下、ＸＯＲ回路と称す）６５と、を備える。第１比較部６１は、コンパレータ６１１と、ヒステリシス回路６１２と、を有する。第２比較部６２は、コンパレータ６２１と、ヒステリシス回路６２２と、を有する。

なお、第１比較部６１におけるコンパレータ６１１及びヒステリシス回路６１２は、それぞれ、入力バッファ５０におけるコンパレータ５１１及びヒステリシス回路５１２に対応する。また、第２比較部６２におけるコンパレータ６２１及びヒステリシス回路６２２は、それぞれ、入力バッファ５０におけるコンパレータ５１１及びヒステリシス回路５１２に対応する。つまり、入力バッファ６０では、入力バッファ５０におけるコンパレータ５１１及びヒステリシス回路５１２の構成が、二組並列に設けられている。

コンパレータ６１１は、入力信号ＩＮの電圧と、参照電圧ＶｒｅｆＡと、を比較して、比較結果を出力する。ヒステリシス回路６１２は、コンパレータ６１１の比較結果に応じた高電圧又は低電圧の参照電圧ＶｒｅｆＡを生成する。以下、高電圧の参照電圧ＶｒｅｆＡを入力閾値ＶＩＨＡとも称し、低電圧の参照電圧ＶｒｅｆＡを入力閾値ＶＩＬＡとも称す。

コンパレータ６２１は、入力信号ＩＮの電圧と、参照電圧ＶｒｅｆＢと、を比較して、比較結果を出力する。ヒステリシス回路６２２は、コンパレータ６２１の比較結果に応じた高電圧又は低電圧の参照電圧ＶｒｅｆＢを生成する。以下、高電圧の参照電圧ＶｒｅｆＢを入力閾値ＶＩＨＢとも称し、低電圧の参照電圧ＶｒｅｆＢを入力閾値ＶＩＬＢとも称す。

ＡＮＤ回路６４は、コンパレータ６１１，６２１のそれぞれの比較結果の論理積を出力する。ＡＮＤ回路６４の出力信号は、出力端子ＯＵＴを介して外部に出力される。以下、ＡＮＤ回路６４の出力信号を出力信号ＯＵＴとも称す。

ＸＯＲ回路６５は、コンパレータ６１１，６２１のそれぞれの比較結果の排他的論理和を出力する。ＸＯＲ回路６５の出力信号は、出力端子ＥＲＲを介して外部に出力される。以下、ＸＯＲ回路６５の出力信号を故障検出信号ＥＲＲとも称す。

以下、図１４〜図１６を参照しつつ、入力バッファ６０の理想的な動作について説明する。図１４は、入力バッファ６０に設けられた各コンパレータ６１１，６２１の入力信号及び入力閾値の理想値の関係を示す図である。図１５は、入力バッファ６０の理想的な正常時の動作を示すタイミングチャートである。図１６は、入力バッファ６０の入力信号、出力信号及び故障検出信号の関係を示す図である。

図１４に示すように、以下では、Ｌｏレベルの入力信号ＩＮが０Ｖ、Ｈｉレベルの入力信号ＩＮが５Ｖ、入力閾値ＶＩＬＡ，ＶＩＬＢ（低電圧の参照電圧ＶｒｅｆＡ，ＶｒｅｆＢ）の理想値が２Ｖ、入力閾値ＶＩＨＡ，ＶＩＨＢ（高電圧の参照電圧ＶｒｅｆＡ，ＶｒｅｆＢ）の理想値が３Ｖである場合を例に説明する。

まず、図１５，図１６を参照しつつ、入力バッファ６０の正常動作について説明する。
例えば、初期状態では、入力信号ＩＮはＬｏレベルを示している（時刻ｔ６０〜ｔ６１）。このとき、入力信号ＩＮの電圧（０Ｖ）が入力閾値ＶＩＨＡ，ＶＩＨＢ（理想値３Ｖ）未満であるため、コンパレータ６１１，６２１は、何れもＬｏレベルの比較結果を出力する。そのため、ＡＮＤ回路６４は、Ｌｏレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路６５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。

なお、参照電圧ＶｒｅｆＡ，ＶｒｅｆＢは、コンパレータ６１１，６２１のＬｏレベルの比較結果に基づいて何れも高電圧（理想値３Ｖ）に維持される。つまり、コンパレータ６１１の入力閾値はＶＩＨＡに維持され、コンパレータ６２１の入力閾値はＶＩＨＢに維持される。

その後、入力信号ＩＮはＬｏレベルからＨｉレベルに変化する（時刻ｔ６１〜ｔ６３）。その過程で入力信号ＩＮの電圧が入力閾値ＶＩＨＡ，ＶＩＨＢ（理想値３Ｖ）以上になると（時刻ｔ６２）、コンパレータ６１１，６２１は、何れも比較結果をＬｏレベルからＨｉレベルに切り替える。そのため、ＡＮＤ回路６４は、Ｈｉレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路６５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。

なお、参照電圧ＶｒｅｆＡ，ＶｒｅｆＢは、コンパレータ６１１，６２１のＨｉレベルの比較結果に基づいて何れも高電圧から低電圧（理想値２Ｖ）に切り替わる。つまり、コンパレータ６１１の入力閾値はＶＩＨＡからＶＩＬＡに切り替わり、コンパレータ６２１の入力閾値はＶＩＨＢからＶＩＬＢに切り替わる。

その後、入力信号ＩＮはＨｉレベルに維持される（時刻ｔ６３〜ｔ６４）。このとき、入力信号ＩＮの電圧（５Ｖ）が入力閾値ＶＩＬＡ，ＶＩＬＢ（理想値２Ｖ）以上であるため、コンパレータ６１１，６２１は、何れもＨｉレベルの比較結果を出力する。そのため、ＡＮＤ回路６４は、Ｈｉレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路６５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。

なお、参照電圧ＶｒｅｆＡ，ＶｒｅｆＢは、コンパレータ６１１，６２１のＨｉレベルの比較結果に基づいて低電圧（理想値２Ｖ）に維持される。つまり、コンパレータ６１１の入力閾値はＶＩＬＡに維持され、コンパレータ６１１の入力閾値はＶＩＬＢに維持される。

その後、入力信号ＩＮはＨｉレベルからＬｏレベルに変化する（時刻ｔ６４〜ｔ６６）。その過程で入力信号ＩＮの電圧が入力閾値ＶＩＬＡ，ＶＩＬＢ（理想値２Ｖ）未満になると（時刻ｔ６５）、コンパレータ６１１，６２１は、何れも比較結果をＨｉレベルからＬｏレベルに切り替える。そのため、ＡＮＤ回路６４は、Ｌｏレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路６５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。

なお、参照電圧ＶｒｅｆＡ，ＶｒｅｆＢは、コンパレータ６１１，６２１のＬｏレベルの比較結果に基づいて何れも低電圧から高電圧（理想値３Ｖ）に切り替わる。つまり、コンパレータ６１１の入力閾値はＶＩＬＡからＶＩＨＡに切り替わり、コンパレータ６２１の入力閾値はＶＩＬＢからＶＩＨＢに切り替わる。

続いて、図１６を参照しつつ、コンパレータ６１１，６２１の何れかが故障した場合の入力バッファ６０の動作について説明する。

例えば、故障によりコンパレータ６１１の比較結果がＬｏレベルに固着した場合、コンパレータ６１１は、入力信号ＩＮのレベルに関わらず、Ｌｏレベルの比較結果を出力し続ける。それにより、ＡＮＤ回路６４は、入力信号ＩＮのレベルに関わらず、Ｌｏレベルの出力信号ＯＵＴを出力し続ける。また、ＸＯＲ回路６５は、入力信号ＩＮがＬｏレベルの場合、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力し、入力信号ＩＮがＨｉレベルの場合、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲを出力する。

即ち、入力バッファ６０では、故障によりコンパレータ６１１の比較結果がＬｏレベルに固着した場合でも、入力信号ＩＮがＬｏレベルの場合には、正常な場合と同じＬｏレベルの出力信号ＯＵＴが出力され、かつ、正常であることを表すＬｏレベルの故障検出信号ＥＲＲが出力される。つまり、正常動作が実現される。

それに対し、入力信号ＩＮがＨｉレベルの場合には、正常な場合と異なるＬｏレベルの出力信号ＯＵＴが出力され、かつ、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲが出力される。この場合、正常動作は実現されないが、フェイルセーフ動作が実現される。具体的には、出力信号ＯＵＴがＬｏレベルになることにより電動パーキングブレーキ２は非駆動状態となる。なお、故障検出信号ＥＲＲがＨｉレベルになった場合、例えば、別途設けられた電動パーキングブレーキが代わりに動作したり、フットブレーキが代わりに動作したり、あるいは、手動のフットブレーキを用いるように運転者に通知されたりすることが考えられる。

また、例えば、故障によりコンパレータ６１１の比較結果がＨｉレベルに固着した場合、コンパレータ６１１は、入力信号ＩＮのレベルに関わらず、Ｈｉレベルの比較結果を出力し続ける。それにより、ＡＮＤ回路６４は、入力信号ＩＮをそのまま出力信号ＯＵＴとして出力する。なお、ＸＯＲ回路６５は、入力信号ＩＮがＨｉレベルの場合、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力し、入力信号ＩＮがＬｏレベルの場合、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲを出力する。

即ち、入力バッファ６０では、故障によりコンパレータ６１１の比較結果がＨｉレベルに固着した場合でも、正常な場合と同様に、入力信号ＩＮと同じ論理レベルの出力信号ＯＵＴが出力される。つまり、正常動作が実現される。

コンパレータ６２１が故障した場合については、上述したコンパレータ６１１が故障した場合の動作の説明において、コンパレータ６１１，６２１をそれぞれコンパレータ６２１，６１１に置き換えればよいため、その説明を省略する。

このように、入力バッファ６０は、コンパレータ６１１，６２１のうち一方が故障した場合でも、正常時と同じ動作を実現することができるか、又は、少なくともフェイルセーフ動作を実現することができる。

しかしながら、入力バッファ６０には、新たな問題があることが分かった。
以下では、入力バッファ６０の問題点について説明する。

（入力バッファ６０の問題点）
図１７は、入力バッファ６０に設けられた各コンパレータ６１１，６２１の入力信号及び入力閾値の実際値の関係を示す図である。図１８は、入力バッファ６０の実際の動作を示すタイミングチャートである。

入力バッファ６０では、コンパレータ６１１，６２１のそれぞれの入力閾値が同じであることが前提となっているが、製造ばらつきの影響により、コンパレータ６１１，６２１のそれぞれの入力閾値を完全に一致させることは困難である。

そこで、以下では、図１７に示すように、入力閾値ＶＩＨＡの実際値が３Ｖ、入力閾値ＶＩＬＡの実際値が２Ｖ、入力閾値ＶＩＨＢの実際値が３．１Ｖ、入力閾値ＶＩＬＢの実際値が１．９Ｖである場合を例に説明する。

図１８に示すように、入力信号ＩＮがＬｏレベルからＨｉレベルに変化する過程において、入力信号ＩＮの電圧が入力閾値ＶＩＨＡ（実際値３Ｖ）以上、かつ、入力閾値ＶＩＨＢ（実際値３．１Ｖ）未満になると（時刻ｔ６２）、コンパレータ６１１は、比較結果をＬｏレベルからＨｉレベルに切り替える。一方で、コンパレータ６２１は、入力信号ＩＮの電圧が入力閾値ＶＩＨＢ（実際値３．１Ｖ）未満であるため、Ｌｏレベルの比較結果を出力し続ける。そのため、ＡＮＤ回路６４は、Ｌｏレベルの出力信号ＯＵＴを出力し続ける。ここで、ＸＯＲ回路６５は、各コンパレータ６１１，６２１が何れも正常であるにもかかわらず、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲを出力する。そのため、各コンパレータ６１１，６２１が何れも正常であるにもかかわらず、電動パーキングブレーキ２の駆動が正確に行われなくなってしまう可能性がある。

なお、このとき、参照電圧ＶｒｅｆＡは、高電圧（実際値３Ｖ）から低電圧（実際値２Ｖ）に切り替わり、参照電圧ＶｒｅｆＢは、高電圧（実際値３．１Ｖ）に維持される。つまり、コンパレータ６１１の入力閾値はＶＩＨＡからＶＩＬＡに切り替わり、コンパレータ６２１の入力閾値はＶＩＨＢに維持される。

その後、入力信号ＩＮの電圧が入力閾値ＶＩＨＢ以上になると（時刻ｔ６２ａ）、コンパレータ６２１は、比較結果をＬｏレベルからＨｉレベルに切り替える。このとき、コンパレータ６１１は、Ｈｉレベルの比較結果を出力している。そのため、ＡＮＤ回路６４は、Ｈｉレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路６５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。なお、このとき、参照電圧ＶｒｅｆＢは、高電圧（実際値３．１Ｖ）から低電圧（実際値１．９Ｖ）に切り替わる。つまり、コンパレータ６２１の入力閾値はＶＩＨＢからＶＩＬＢに切り替わる。

その後、入力信号ＩＮがＨｉレベルに維持された後（時刻ｔ６３〜ｔ６４）、入力信号ＩＮはＨｉレベルからＬｏレベルに変化する（時刻ｔ６４〜ｔ６６）。入力信号ＩＮがＨｉレベルからＬｏレベルに変化する過程において、入力信号ＩＮの電圧が入力閾値ＶＩＬＡ（実際値２Ｖ）未満、かつ、入力閾値ＶＩＬＢ（実際値１．９Ｖ）以上になると（時刻ｔ６５）、コンパレータ６１１は、比較結果をＨｉレベルからＬｏレベルに切り替える。一方で、コンパレータ６２１は、入力信号ＩＮの電圧が入力閾値ＶＩＬＢ（実際値１．９Ｖ）以上であるため、Ｈｉレベルの比較結果を出力し続ける。そのため、ＡＮＤ回路６４は、Ｌｏレベルの出力信号ＯＵＴを出力する。ここで、ＸＯＲ回路６５は、各コンパレータ６１１，６２１が何れも正常であるにもかかわらず、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲを出力する。そのため、各コンパレータ６１１，６２１が何れも正常であるにもかかわらず、電動パーキングブレーキ２の駆動の解除が正確に行われなくなってしまう可能性がある。

なお、このとき、参照電圧ＶｒｅｆＡは、低電圧（実際値２Ｖ）から高電圧（実際値３Ｖ）に切り替わり、参照電圧ＶｒｅｆＢは、低電圧（実際値１．９Ｖ）に維持される。つまり、コンパレータ６１１の入力閾値はＶＩＬＡからＶＩＨＡに切り替わり、コンパレータ６２１の入力閾値はＶＩＬＢに維持される。

その後、入力信号ＩＮの電圧が入力閾値ＶＩＬＢ未満になると（時刻ｔ６５ａ）、コンパレータ６２１は、比較結果をＨｉレベルからＬｏレベルに切り替える。このとき、コンパレータ６１１は、Ｌｏレベルの比較結果を出力している。そのため、ＡＮＤ回路６４は、Ｌｏレベルの出力信号ＯＵＴを出力し続ける。また、ＸＯＲ回路６５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。なお、このとき、参照電圧ＶｒｅｆＢは、低電圧（実際値１．９Ｖ）から高電圧（実際値３．１Ｖ）に切り替わる。つまり、コンパレータ６２１の入力閾値はＶＩＬＢからＶＩＨＢに切り替わる。

その他の入力バッファ６０の実際の動作については、入力バッファ６０の理想的な動作の場合と同様であるため、その説明を省略する。

このように、入力バッファ６０は、製造ばらつきの影響で生じたコンパレータ６１１，６２１のそれぞれの入力閾値間のずれにより、コンパレータ６１１，６２１が正常であるにもかかわらず、故障の誤検出をしてしまう可能性がある。その結果、入力バッファ６０を備えた電力制御用半導体装置は、電動パーキングブレーキ２の駆動を正確に制御することができなくなってしまう可能性がある。

なお、故障の誤検出を防ぐために、図１９に示す入力バッファ６０ａの構成のように、入力バッファ６０の構成に対しＢＩＳＴ(Built In Self-Test)回路６６をさらに設けることも考えられる。しかしながら、ＢＩＳＴ回路６６を用いた故障診断は、通常動作の前後に行われるものであり、通常動作中にリアルタイムに行うことができない。そのため、通常動作中に故障が発生した場合には、通動動作終了後の故障診断まで、故障を検出することができない。

そこで、故障の誤検出を抑制しつつリアルタイムに故障診断を実行することができるように、本実施の形態に係る入力バッファ１０が見出された。

（実施の形態１に係る入力バッファ１０の説明）
図３は、実施の形態１に係る入力バッファ１０の構成例を示す図である。
図３に示すように、入力バッファ１０は、第１比較部１１と、第２比較部１２と、ＡＮＤ回路（出力信号生成部）１４と、ＸＯＲ回路（故障検出信号生成部）１５と、を備える。第１比較部１１は、コンパレータ（第１コンパレータ）１１１と、ヒステリシス回路（第１参照電圧生成部）１１２と、を有する。第２比較部１２は、コンパレータ（第２コンパレータ）１２１と、ヒステリシス回路（第２参照電圧生成部）１２２と、を有する。

コンパレータ１１１は、入力信号ＩＮの電圧と、参照電圧Ｖｒｅｆ１と、を比較して、比較結果（第１比較結果）を出力する。ヒステリシス回路１１２は、コンパレータ１１１の比較結果に応じた高電圧又は低電圧の参照電圧Ｖｒｅｆ１を生成する。以下、高電圧の参照電圧Ｖｒｅｆ１を入力閾値ＶＩＨ１とも称し、低電圧の参照電圧Ｖｒｅｆ１を入力閾値ＶＩＬ１とも称す。

コンパレータ１２１は、入力信号ＩＮの電圧と、参照電圧Ｖｒｅｆ２と、を比較して、比較結果（第２比較結果）を出力する。ヒステリシス回路１２２は、第１比較部１１に設けられたコンパレータ１１１の比較結果に応じた高電圧又は低電圧の参照電圧Ｖｒｅｆ２を生成する。以下、高電圧の参照電圧Ｖｒｅｆ２を入力閾値ＶＩＨ２とも称し、低電圧の参照電圧Ｖｒｅｆ２を入力閾値ＶＩＬ２とも称す。

ここで、ヒステリシス回路１１２，１２２は、製造ばらつきの影響を考慮したうえで、ＶＩＨ１＜ＶＩＨ２、かつ、ＶＩＬ１＞ＶＩＬ２を満たすように構成されている。

ＡＮＤ回路１４は、コンパレータ１１１，１２１のそれぞれの比較結果の論理積を出力する。ＡＮＤ回路１４の出力信号は、出力端子ＯＵＴを介して外部に出力される。以下、ＡＮＤ回路１４の出力信号を出力信号ＯＵＴとも称す。

ＸＯＲ回路１５は、コンパレータ１１１，１２１のそれぞれの比較結果の排他的論理和を出力する。ＸＯＲ回路１５の出力信号は、出力端子ＥＲＲを介して外部に出力される。以下、ＸＯＲ回路１５の出力信号を故障検出信号ＥＲＲとも称す。

以下、図４〜図７を参照しつつ、入力バッファ１０の動作について説明する。
図４は、入力バッファ１０に設けられた各コンパレータ１１１，１２１の入力信号及び入力閾値の関係を示す図である。図５は、入力バッファ１０の正常時の動作を示すタイミングチャートである。図６は、入力バッファ１０の故障時の動作の一例を示すタイミングチャートである。図７は、入力バッファ１０の入力信号、出力信号及び故障検出信号の関係を示す図である。

図４に示すように、以下では、Ｌｏレベルの入力信号ＩＮが０Ｖ、Ｈｉレベルの入力信号ＩＮが５Ｖ、入力閾値ＶＩＨ１（高電圧の参照電圧Ｖｒｅｆ１）が３Ｖ、入力閾値ＶＩＬ１（低電圧の参照電圧Ｖｒｅｆ１）が２Ｖ、入力閾値ＶＩＨ２（高電圧の参照電圧Ｖｒｅｆ２）が３．１Ｖ、入力閾値ＶＩＬ２（低電圧の参照電圧Ｖｒｅｆ２）が１．９Ｖである場合を例にする。

まず、図５，図７を参照しつつ、入力バッファ１０の正常動作について説明する。
例えば、初期状態では、入力信号ＩＮはＬｏレベルを示している（時刻ｔ１０〜ｔ１１）。このとき、入力信号ＩＮの電圧（０Ｖ）が入力閾値ＶＩＨ１（３Ｖ），ＶＩＨ２（３．１Ｖ）未満であるため、コンパレータ１１１，１２１は、何れもＬｏレベルの比較結果を出力する。そのため、ＡＮＤ回路１４は、Ｌｏレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路１５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。

なお、参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、コンパレータ１１１のＬｏレベルの比較結果に基づいて何れも高電圧（３Ｖ，３．１Ｖ）に維持される。つまり、コンパレータ１１１の入力閾値はＶＩＨ１に維持され、コンパレータ１２１の入力閾値はＶＩＨ２に維持される。

その後、入力信号ＩＮはＬｏレベルからＨｉレベルに変化する（時刻ｔ１１〜ｔ１３）。その過程で入力信号ＩＮの電圧が入力閾値ＶＩＨ１以上になると（時刻ｔ１２）、コンパレータ１１１は、比較結果をＬｏレベルからＨｉレベルに切り替える。

このとき、コンパレータ１１１のＨｉレベルの比較結果に基づいて、参照電圧Ｖｒｅｆ１は高電圧（３Ｖ）から低電圧（２Ｖ）に切り替わるとともに、参照電圧Ｖｒｅｆ２は高電圧（３．１Ｖ）から低電圧（１．９Ｖ）に切り替わる。つまり、コンパレータ１１１の入力閾値はＶＩＨ１からＶＩＬ１に切り替わり、コンパレータ１２１の入力閾値はＶＩＨ２からＶＩＬ２に切り替わる。

それにより、コンパレータ１２１は、入力信号ＩＮの電圧が入力閾値ＶＩＨ２に達する前に、コンパレータ１１１とともに比較結果をＬｏレベルからＨｉレベルに切り替える。そのため、ＡＮＤ回路１４は、Ｈｉレベルの出力信号ＯＵＴを出力する（時刻ｔ１２）。また、ＸＯＲ回路１５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する（時刻ｔ１２）。

つまり、入力バッファ１０は、製造ばらつきの影響でコンパレータ１１１，１２１の入力閾値が理想値からずれた場合でも、入力バッファ６０の場合と異なり故障の誤検出をすることなくリアルタイムに故障診断を実行することができる。その結果、入力バッファ１０を備えた電力制御用半導体装置１０２は、故障の誤検出に影響されることなく、電動パーキングブレーキ２を正確に駆動することができる。

その後、入力信号ＩＮはＨｉレベルに維持される（時刻ｔ１３〜ｔ１４）。このとき、入力信号ＩＮの電圧（５Ｖ）が入力閾値ＶＩＬ１（２Ｖ），ＶＩＬ２（１．９Ｖ）以上であるため、コンパレータ１１１，１２１は、何れもＨｉレベルの比較結果を出力する。そのため、ＡＮＤ回路１４は、Ｈｉレベルの出力信号ＯＵＴを出力する。また、ＸＯＲ回路１５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する。

なお、参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、コンパレータ１１１のＨｉレベルの比較結果に基づいて何れも低電圧（２Ｖ，１．９Ｖ）に維持される。つまり、コンパレータ１１１の入力閾値はＶＩＬ１に維持され、コンパレータ１２１の入力閾値はＶＩＬ２に維持される。

その後、入力信号ＩＮはＨｉレベルからＬｏレベルに変化する（時刻ｔ１４〜ｔ１６）。その過程で入力信号ＩＮの電圧が入力閾値ＶＩＬ１未満になると（時刻ｔ１５）、コンパレータ１１１は、比較結果をＨｉレベルからＬｏレベルに切り替える。

このとき、コンパレータ１１１のＬｏレベルの比較結果に基づいて、参照電圧Ｖｒｅｆ１は低電圧（２Ｖ）から高電圧（３Ｖ）に切り替わるとともに、参照電圧Ｖｒｅｆ２は低電圧（１．９Ｖ）から高電圧（３．１Ｖ）に切り替わる。つまり、コンパレータ１１１の入力閾値はＶＩＬ１からＶＩＨ１に切り替わり、コンパレータ１２１の入力閾値はＶＩＬ２からＶＩＨ２に切り替わる。

それにより、コンパレータ１２１は、入力信号ＩＮの電圧が入力閾値ＶＩＬ２に達する前に、コンパレータ１１１とともに比較結果をＨｉレベルからＬｏレベルに切り替える。そのため、ＡＮＤ回路１４は、Ｌｏレベルの出力信号ＯＵＴを出力する（時刻ｔ１５）。また、ＸＯＲ回路１５は、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力する（時刻ｔ１５）。

つまり、入力バッファ１０は、製造ばらつきの影響でコンパレータ１１１，１２１の入力閾値が理想値からずれた場合でも、入力バッファ６０の場合と異なり故障の誤検出をすることなくリアルタイムに故障診断を実行することができる。その結果、入力バッファ１０を備えた電力制御用半導体装置１０２は、故障の誤検出に影響されることなく、電動パーキングブレーキ２を正確に非駆動にすることができる。

続いて、図６，図７を参照しつつ、コンパレータ１１１，１２１の何れかが故障した場合の入力バッファ１０の動作について説明する。なお、図６のタイミングチャートでは、一例として、コンパレータ１１１の比較結果がＬｏレベルに固定された場合における入力バッファ１０の動作が示されている。

例えば、故障によりコンパレータ１１１の比較結果がＬｏレベルに固着した場合、コンパレータ１１１は、入力信号ＩＮのレベルに関わらず、Ｌｏレベルの比較結果を出力し続ける。それにより、ＡＮＤ回路１４は、入力信号ＩＮのレベルに関わらず、Ｌｏレベルの出力信号ＯＵＴを出力し続ける。また、ＸＯＲ回路１５は、入力信号ＩＮがＬｏレベルの場合、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力し、入力信号ＩＮがＨｉレベルの場合、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲを出力する。

即ち、入力バッファ１０では、故障によりコンパレータ１１１の比較結果がＬｏレベルに固着した場合でも、入力信号ＩＮがＬｏレベルの場合には、正常な場合と同じＬｏレベルの出力信号ＯＵＴが出力され、かつ、正常であることを表すＬｏレベルの故障検出信号ＥＲＲが出力される。つまり、正常動作が実現される。

それに対し、入力信号ＩＮがＨｉレベルの場合には、正常な場合と異なるＬｏレベルの出力信号ＯＵＴが出力され、かつ、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲが出力される。この場合、正常動作は実現されないが、フェイルセーフ動作が実現される。具体的には、出力信号ＯＵＴがＬｏレベルになることにより電動パーキングブレーキ２は非駆動状態になる。なお、故障検出信号ＥＲＲがＨｉレベルになった場合、例えば、別途設けられた電動パーキングブレーキが代わりに動作したり、フットブレーキが代わりに動作したり、あるいは、手動のフットブレーキを用いるように運転者に通知されたりすることが考えられる。

また、例えば、故障によりコンパレータ１１１の比較結果がＨｉレベルに固着した場合、コンパレータ１１１は、入力信号ＩＮのレベルに関わらず、Ｈｉレベルの比較結果を出力し続ける。それにより、ＡＮＤ回路１４は、入力信号ＩＮをそのまま出力信号ＯＵＴとして出力する。なお、ＸＯＲ回路１５は、入力信号ＩＮがＨｉレベルの場合、正常であることを表すＬｏレベルの故障検出信号ＥＲＲを出力し、入力信号ＩＮがＬｏレベルの場合、故障が発生したことを表すＨｉレベルの故障検出信号ＥＲＲを出力する。

即ち、入力バッファ１０では、故障によりコンパレータ１１１の比較結果がＨｉレベルに固着した場合でも、正常な場合と同様に、入力信号ＩＮと同じ論理レベルの出力信号ＯＵＴが出力される。つまり、正常動作が実現される。

コンパレータ１２１が故障した場合については、上述したコンパレータ１１１が故障した場合の動作の説明において、コンパレータ１１１，１２１をそれぞれコンパレータ１２１，１１１に置き換えればよいため、その説明を省略する。

このように、本実施の形態に係る入力バッファ１０は、入力信号ＩＮの電圧と参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２とをそれぞれ比較する２つの比較部１１，１２を備え、メインの比較部１１の比較結果に基づいて２つの比較部１１，１２の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２のレベル（入力閾値）を切り替える。ここで、入力バッファ１０は、高電圧の参照電圧Ｖｒｅｆ１（入力閾値ＶＩＨ１）が高電圧の参照電圧Ｖｒｅｆ２（入力閾値ＶＩＨ２）よりも低くなるように構成され、かつ、低電圧の参照電圧Ｖｒｅｆ１（入力閾値ＶＩＬ１）が低電圧の参照電圧Ｖｒｅｆ２（入力閾値ＶＩＬ２）よりも高くなるように構成されている。それにより、入力信号ＩＮの電圧レベルが遷移した場合、常に入力信号ＩＮの電圧がサブの比較部１２の入力閾値よりも先にメインの比較部１１の入力閾値に達するため、サブの比較部１２の比較結果よりも先にメインの比較部１１の比較結果が切り替わることになる。メインの比較部１１の比較結果が切り替わると、２つの比較部１１，１２の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２のレベル（入力閾値）が一斉に切り替わるため、サブの比較部１２の比較結果もメインの比較部１１の比較結果とともに切り替わることになる。

それにより、本実施の形態に係る入力バッファ１０は、製造ばらつきの影響で比較部１１，１２の入力閾値が理想値からずれた場合でも、入力バッファ６０の場合と異なり故障の誤検出をすることなくリアルタイムに故障診断を実行することができる。

なお、当然ながら、本実施の形態に係る入力バッファ１０は、入力バッファ６０の場合と同様に、コンパレータ１１１，１２１の何れか一方が故障した場合でも、正常時と同じ動作を実現することができるか、又は、少なくともフェイルセーフ動作を実現することができる。これらのことから、入力バッファ１０を備えた電力制御用半導体装置１０２は、電動パーキングブレーキ２の駆動を正確に制御することができる。

また、本実施の形態に係る入力バッファ１０は、ＢＩＳＴ回路を必要としないため、回路規模の増大を抑制することができ、設計の複雑化を回避することができ、さらに、テスト時間の増大を抑制することができる。

さらに、本実施の形態に係る入力バッファ１０は、実質的に入力信号ＩＮの電圧とコンパレータ１１１の入力閾値との比較のみを行っているため、入力バッファ６０の場合よりも入力閾値のばらつきを小さくすることができる。

＜実施の形態２＞
図８は、実施の形態２に係る入力バッファ２０の構成例を示す図である。入力バッファ２０は、入力バッファ１０と比較して、第１及び第２比較部に加えて第３比較部をさらに備える。以下、具体的に説明する。

図８に示すように、入力バッファ２０は、第１比較部２１と、第２比較部２２と、第３比較部２３と、ＡＮＤ回路２４と、ＸＯＲ回路２５と、ＲＳラッチ回路２６と、ＡＮＤ回路２７と、論理和回路（以下、ＯＲ回路と称す）２８と、を備える。第１比較部２１は、コンパレータ２１１及びヒステリシス回路２１２を有する。第２比較部２２は、コンパレータ２２１及びヒステリシス回路２２２を有する。第３比較部２３は、コンパレータ（第３コンパレータ）２３１及びヒステリシス回路（第３参照電圧生成部）２３２を有する。

なお、入力バッファ２０における第１比較部２１、第２比較部２２、ＡＮＤ回路２４及びＸＯＲ回路２５は、それぞれ、入力バッファ１０における第１比較部１１、第２比較部１２、ＡＮＤ回路１４及びＸＯＲ回路１５に対応する。以下では、入力バッファ２０のうち、主として入力バッファ１０と異なる内容について説明する。

例えば、第３比較部２３は、第１比較部２１と同様の回路構成を有する。したがって、第３比較部２３のヒステリシス回路２３２は、第１比較部２１のヒステリシス回路２１２によって生成される参照電圧Ｖｒｅｆ１と実質的に同じレベルの参照電圧Ｖｒｅｆ３を生成する。

ＡＮＤ回路２４は、コンパレータ２１１，２２１のそれぞれの比較結果の論理積を出力する。ＸＯＲ回路２５は、コンパレータ２１１，２２１のそれぞれの比較結果の排他的論理和を出力する。ＲＳラッチ回路２６では、セット端子ＳにＸＯＲ回路２５の出力信号が供給され、リセット端子Ｒにパワーオンリセット信号（ＰＯＲ信号）が供給され、出力端子Ｑから出力信号が出力される。ＡＮＤ回路２７は、ＲＳラッチ回路２６の出力信号と、第３比較部２３に設けられたコンパレータ２３１の比較結果と、の論理積を出力する。ＯＲ回路２８は、ＡＮＤ回路２４の出力信号と、ＡＮＤ回路２７の出力信号と、の論理和を出力する。ＯＲ回路２８の出力信号は、出力端子ＯＵＴを介して外部に出力される。以下、ＯＲ回路２８の出力信号を出力信号ＯＵＴとも称す。

ＲＳラッチ回路２６は、コンパレータ２１１，２２１が何れも正常である場合にＬｏレベルの信号を出力し、コンパレータ２１１，２２１の何れか一方に故障が検出されて以降はＨｉレベルの信号を出力する。より具体的には、ＲＳラッチ回路２６は、故障検出信号ＥＲＲがＬｏレベルのときにパワーオンリセット信号がアクティブになると、Ｌｏレベルの信号を出力し、その後、故障検出信号ＥＲＲが立ち上がると、出力信号をＬｏレベルからＨｉレベルに切り替える。

例えば、コンパレータ２１１，２２１が何れも正常である場合、ＲＳラッチ回路２６の出力がＬｏレベルであるため、ＡＮＤ回路２７は、第３比較部２３の比較結果に関わらずＬｏレベルの信号を出力する。そのため、ＯＲ回路２８は、ＡＮＤ回路２４の出力信号をそのまま出力信号ＯＵＴとして出力する。つまり、コンパレータ２１１，２２１が何れも正常である場合、入力バッファ２０は入力バッファ１０と同等の動作を行う。

それに対し、コンパレータ２１１，２２１の何れかが一方が故障した場合、ＲＳラッチ回路２６の出力がＨｉレベルであるため、ＡＮＤ回路２７は、第３比較部２３の比較結果をそのまま出力する。

ここで、故障したコンパレータの比較結果がＨｉレベルに固着している場合、ＡＮＤ回路２４の出力は正常時と同じ値を示す。そのため、ＯＲ回路２８は、正常時と同じ出力であるＡＮＤ回路２４の出力と、正常動作中の第３比較部２３の出力と、の論理和を出力信号ＯＵＴとして出力することになる。つまり、ＯＲ回路２８は、正常時と同じ出力信号ＯＵＴを出力する。

他方、故障したコンパレータの比較結果がＬｏレベルに固着している場合、ＡＮＤ回路２４の出力は正常時と異なりＬｏレベルに維持される。そのため、ＯＲ回路２８は、Ｌｏレベルを示すＡＮＤ回路２４の出力と、正常動作中の第３比較部２３の出力と、の論理和を出力信号ＯＵＴとして出力することになる。つまり、ＯＲ回路２８は、故障したコンパレータの比較結果がＬｏレベルに固着している場合でも、正常時と同じ出力信号ＯＵＴを出力する。

このように、入力バッファ２０は、コンパレータ２１１，２２１の何れかの比較結果がＨｉレベルに固着した場合だけでなく、コンパレータ２１１，２２１の何れかの比較結果がＬｏレベルに固着した場合でも、フェイルセーフ動作ではなく、正常時と同じ動作を実現することができる。

なお、第３比較部２３が故障した場合でも、第１及び第２比較部２１，２２が故障していなければ、当然ながら、入力バッファ２０は正常時における動作と同等の動作を行うことができる。

また、第１比較部２１におけるコンパレータ２１１の比較結果がＨｉレベル又はＬｏレベルに固着した場合、第２比較部２２におけるヒステリシス回路２２２の参照電圧Ｖｒｅｆ２は低電圧又は高電圧に固定されてしまう。しかしながら、この場合、入力バッファ２０は、第１及び第２比較部２１,２２の代わりに第３比較部２３の比較結果を用いることにより、ヒステリシス特性を消失させることなく出力信号ＯＵＴを出力することができる。

＜実施の形態３＞
図９は、実施の形態３に係る入力バッファ３０の構成例を示す図である。入力バッファ３０では、入力バッファ１０と比較して、第２比較部の構成が異なる。以下、具体的に説明する。

図９に示すように、入力バッファ３０は、第１比較部３１と、第２比較部３２と、ＡＮＤ回路３４と、ＸＯＲ回路３５と、ＲＳラッチ回路３６と、を備える。第１比較部３１は、コンパレータ３１１及びヒステリシス回路３１２を有する。第２比較部３２は、コンパレータ３２１と、ヒステリシス回路（第２参照電圧生成部）３２２と、ヒステリシス回路（第３参照電圧生成部）３２３と、選択回路３２４と、スイッチ３２５と、を有する。スイッチ３２５は設けられていなくてもよい。

なお、入力バッファ３０における第１比較部３１、第２比較部３２、ＡＮＤ回路３４及びＸＯＲ回路３５は、それぞれ、入力バッファ１０における第１比較部１１、第２比較部１２、ＡＮＤ回路１４及びＸＯＲ回路１５に対応する。以下では、入力バッファ３０のうち、主として入力バッファ１０と異なる内容について説明する。

ＲＳラッチ回路３６は、コンパレータ３１１，３２１が何れも正常である場合にＬｏレベルの信号を出力し、コンパレータ３１１，３２１の何れか一方に故障が検出されて以降はＨｉレベルの信号を出力する。より具体的には、ＲＳラッチ回路３６は、故障検出信号ＥＲＲがＬｏレベルのときにパワーオンリセット信号がアクティブになると、Ｌｏレベルの信号を出力し、その後、故障検出信号ＥＲＲが立ち上がると、出力信号をＬｏレベルからＨｉレベルに切り替える。

コンパレータ３２１は、入力信号ＩＮの電圧と、参照電圧Ｖｒｅｆ２と、を比較して比較結果を出力する。ヒステリシス回路３２２は、第１比較部３１に設けられたコンパレータ３１１の比較結果に応じた高電圧又は低電圧の参照電圧Ｖｒｅｆ２１を生成する。ヒステリシス回路３２３は、第２比較部３２のコンパレータ３２１の比較結果に応じた高電圧又は低電圧の参照電圧Ｖｒｅｆ２２を生成する。以下、高電圧の参照電圧Ｖｒｅｆ２１を入力閾値ＶＩＨ２１とも称し、低電圧の参照電圧Ｖｒｅｆ２１を入力閾値ＶＩＬ２１とも称す。また、高電圧の参照電圧Ｖｒｅｆ２２を入力閾値ＶＩＨ２２とも称し、低電圧の参照電圧Ｖｒｅｆ２２を入力閾値ＶＩＬ２２とも称す。

ここで、ヒステリシス回路３１２，３２２は、製造ばらつきの影響を考慮したうえで、ＶＩＨ１＜ＶＩＨ２１、かつ、ＶＩＬ１＞ＶＩＬ２１を満たすように構成されている。それに対し、ヒステリシス回路３２３は、ＶＩＨ２２，ＶＩＬ２２がそれぞれヒステリシス回路３１２のＶＩＨ１，ＶＩＬ１と同等程度となるように構成されている。

選択回路３２４は、故障検出結果に基づいて参照電圧Ｖｒｅｆ２１，Ｖｒｅｆ２２の何れかを選択して参照電圧Ｖｒｅｆ２として出力する。スイッチ３２５は、コンパレータ３２１からヒステリシス回路３２３へのフィードバック経路上に設けられ、故障検出結果に応じてオンオフを切り替える。

例えば、コンパレータ３１１，３２１が何れも正常である場合、即ち、ＲＳラッチ回路３６の出力がＬｏレベルの場合、選択回路３２４は、ヒステリシス回路３２２により生成された参照電圧Ｖｒｅｆ２１を選択して参照電圧Ｖｒｅｆ２として出力する。また、スイッチ３２５はオフに制御される。この場合、入力バッファ３０は、入力バッファ１０の正常時における動作と同等の動作を行う。

また、例えば、コンパレータ３１１の故障によりＲＳラッチ回路３６の出力がＨｉレベルになった場合、選択回路３２４は、ヒステリシス回路３２３により生成された参照電圧Ｖｒｅｆ２２を選択して参照電圧Ｖｒｅｆ２として出力する。また、スイッチ３２５はオンに制御される。この場合、コンパレータ３２１は、故障したコンパレータ３１１の比較結果に基づいて生成された参照電圧Ｖｒｅｆ２１を用いる代わりに、正常なコンパレータ３２１の比較結果に基づいて生成された参照電圧Ｖｒｅｆ２２を用いて、比較動作を行う。そのため、入力バッファ３０は、ヒステリシス特性を消失させることなく出力信号ＯＵＴを出力することができる。

なお、コンパレータ３２１の故障によりＲＳラッチ回路３６の出力がＨｉレベルになった場合にも、選択回路３２４は、ヒステリシス回路３２３により生成された参照電圧Ｖｒｅｆ２２を選択して参照電圧Ｖｒｅｆ２として出力し、スイッチ３２５は、オンに制御される。しかしながら、何れにしても、故障したコンパレータ３２１の出力はＨｉレベル又はＬｏレベルに固着されたままである。この場合、入力バッファ３０は、入力バッファ１０の故障時における動作と同等の動作を行う。

このように、入力バッファ３０では、故障が発生した場合、コンパレータ３２１が、コンパレータ３１１の比較結果に基づいて生成された参照電圧Ｖｒｅｆ２１の代わりに、コンパレータ３２１の比較結果に基づいて生成された参照電圧Ｖｒｅｆ２２を用いて比較動作を行う。それにより、入力バッファ３０は、コンパレータ３１１の比較結果が故障によりＨｉレベル又はＬｏレベルに固着した場合でも、ヒステリシス特性を消失させることなく出力信号ＯＵＴを出力することができる。

＜実施の形態４＞
図１０は、実施の形態４に係る入力バッファ４０の構成例を示す図である。入力バッファ１０では、２個の比較部が何れも入力信号ＩＮに対する比較動作を行っていた。それに対し、入力バッファ４０では、一方の比較部が入力信号ＩＮに対する比較動作を行い、他方の比較部が入力信号ＩＮの反転信号に対する比較動作を行っている。以下、具体的に説明する。

図１０に示すように、入力バッファ４０は、第１比較部４１と、第２比較部４２と、ＡＮＤ回路４４と、ＸＯＲ回路４５と、インバータ４６，４７と、を備える。第１比較部４１は、コンパレータ４１１及びヒステリシス回路４１２を有する。第２比較部４２は、コンパレータ４２１及びヒステリシス回路４２２を有する。

なお、入力バッファ４０における第１比較部４１、第２比較部４２、ＡＮＤ回路４４及びＸＯＲ回路４５は、それぞれ、入力バッファ１０における第１比較部１１、第２比較部１２、ＡＮＤ回路１４及びＸＯＲ回路１５に対応する。以下では、入力バッファ４０のうち、主として入力バッファ１０と異なる内容について説明する。

第２比較部４２において、コンパレータ４２１は、外部から入力端子ＩＮＢに供給される入力信号ＩＮＢの電圧と、参照電圧Ｖｒｅｆ２と、を比較して、比較結果を出力する。なお、入力信号ＩＮＢは、入力信号ＩＮの反転信号である。ヒステリシス回路４２２は、第１比較部４１に設けられたコンパレータ４１１の比較結果をインバータ４６で反転させた信号に応じた高電圧又は低電圧の参照電圧Ｖｒｅｆ２を生成する。

ＡＮＤ回路４４は、コンパレータ４１１の比較結果と、コンパレータ４２１の比較結果をインバータ４７で反転させた信号と、の論理積を出力信号ＯＵＴとして出力する。ＸＯＲ回路４５は、コンパレータ４１１の比較結果と、コンパレータ４２１の比較結果をインバータ４７で反転させた信号と、の論理積を出力信号ＯＵＴとして出力する。

入力バッファ４０のその他の構成については、入力バッファ１０の場合と同様であるため、その説明を省略する。

ここで、正常時には、第２比較部４２の入力信号及び出力信号は、それぞれ、第１比較部４１の入力信号及び出力信号を反転させた信号となっている。したがって、正常時には、第２比較部４２の比較結果をインバータ４７で反転させた信号は、入力バッファ１０の第２比較部１２の比較結果と同じ値を示すこととなる。

それにより、入力バッファ４０は、コンパレータ４１１，４２１の故障だけでなく、マイコン１０１及び入力バッファ４０間の伝送路における故障（例えば、ＶＤＤ、ＧＮＤ、又は、隣接する伝送路への短絡）や、入力バッファ４０の入力端子ＩＮ，ＩＮＢに対して設けられたＥＳＤ保護素子の故障（例えば、ＶＤＤ、ＧＮＤへの短絡）なども検出することが可能となる。

以上のように、上記実施の形態１〜４に係る入力バッファは、入力信号ＩＮ（又はその反転信号ＩＮＢ）の電圧と参照電圧とをそれぞれ比較する２つの比較部を備え、メインの比較部の比較結果に基づいて２つの比較部の参照電圧のレベル（入力閾値）を切り替える。ここで、上記実施の形態１〜４に係る入力バッファは、メインの比較部における高電圧の参照電圧がサブの比較部における高電圧の参照電圧よりも低くなるように構成され、メインの比較部の低電圧の参照電圧がサブの比較部における低電圧の参照電圧よりも高くなるように構成されている。それにより、入力信号ＩＮの電圧レベルが遷移した場合、常に入力信号ＩＮの電圧がサブの比較部の入力閾値よりも先にメインの比較部の入力閾値に達するため、サブの比較部の比較結果よりも先にメインの比較部の比較結果が切り替わることになる。メインの比較部の比較結果が切り替わると、２つの比較部のそれぞれの参照電圧のレベル（入力閾値）が一斉に切り替わるため、サブの比較部の比較結果もメインの比較部の比較結果とともに切り替わることになる。

それにより、上記実施の形態１〜４に係る入力バッファは、製造ばらつきの影響で２つの比較部のそれぞれの入力閾値が理想値からずれた場合でも、故障の誤検出をすることなくリアルタイムに故障診断を行うことができる。

なお、当然ながら、上記実施の形態１〜４に係る入力バッファは、２つの比較部の何れか一方が故障した場合でも、正常時と同じ動作を実現することができるか、又は、少なくともフェイルセーフ動作を実現することができる。これらのことから、この入力バッファを備えた電力制御用半導体装置及びエンジン制御ユニットは、電動パーキングブレーキの駆動を正確に制御することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

１ エンジン制御ユニット
２ 電動パーキングブレーキ
３ スイッチ
４ バッテリー電源
１０ 入力バッファ
１１ 第１比較部
１２ 第２比較部
１４ 論理積回路
１５ 排他的論理和回路
２０ 入力バッファ
２１ 第１比較部
２２ 第２比較部
２３ 第３比較部
２４ 論理積回路
２５ 排他的論理和回路
２６ ＲＳラッチ回路
２７ 論理積回路
２８ 論理和回路
３０ 入力バッファ
３１ 第１比較部
３２ 第２比較部
３４ 論理積回路
３５ 排他的論理和回路
３６ ＲＳラッチ回路
４０ 入力バッファ
４１ 第１比較部
４２ 第２比較部
４４ 論理積回路
４５ 排他的論理和回路
４６，４７ インバータ
１０１ マイコン
１０２ 電力制御用半導体装置
１０３ プリドライバ
１０４ ドライバ
１０５ 入力回路
１０６ 出力制御回路
１１１ コンパレータ
１１２ ヒステリシス回路
１２１ コンパレータ
１２２ ヒステリシス回路
２０１ モーター
２０２ ブレーキ
２１１ コンパレータ
２１２ ヒステリシス回路
２２１ コンパレータ
２２２ ヒステリシス回路
２３１ コンパレータ
２３２ ヒステリシス回路
３１１ コンパレータ
３１２ ヒステリシス回路
３２１ コンパレータ
３２２ ヒステリシス回路
３２３ ヒステリシス回路
３２４ 選択回路
３２５ スイッチ
４１１ コンパレータ
４１２ ヒステリシス回路
４２１ コンパレータ
４２２ ヒステリシス回路
ＳＹＳ１ エンジン制御ユニット

Claims (14)

1. 入力信号の電圧と第１参照電圧とを比較して第１比較結果を出力する第１コンパレータと、
   前記第１比較結果に基づいて第１高電位側電圧と第１低電位側電圧との何れかを選択して前記第１参照電圧として出力する第１参照電圧生成部と、
   前記入力信号の電圧と第２参照電圧とを比較して第２比較結果を出力する第２コンパレータと、
   前記第１比較結果に基づいて、前記第１高電位側電圧より高い第２高電位側電圧と、前記第１低電位側電圧より低い第２低電位側電圧と、の何れかを選択して前記第２参照電圧として出力する第２参照電圧生成部と、
   前記第１及び前記第２比較結果に基づいて出力信号を生成する出力信号生成部と、
   前記第１及び前記第２比較結果に基づいて前記第１及び前記第２コンパレータの何れかに故障が発生したか否かを示す故障検出信号を生成する故障検出信号生成部と、
   を備えた、入力バッファ。
2. 前記入力信号の電圧と第３参照電圧とを比較して第３比較結果を出力する第３コンパレータと、
   前記第３比較結果に基づいて、第３高電位側電圧と第３低電位側電圧との何れかを選択して前記第３参照電圧として出力する第３参照電圧生成部と、をさらに備え、
   前記出力信号生成部は、前記第１及び前記第２コンパレータの何れかに故障が発生したことが検出された場合、前記第３比較結果を前記出力信号として生成する、
   請求項１に記載の入力バッファ。
3. 前記第３高電位側電圧は、前記第１高電位側電圧と実質的に同じ電圧レベルを示し、
   前記第３低電位側電圧は、前記第１低電位側電圧と実質的に同じ電圧レベルを示す、
   請求項２に記載の入力バッファ。
4. 前記出力信号生成部は、
   前記第１比較結果及び前記第２比較結果の論理積を出力する第１ＡＮＤ回路と、
   前記第１比較結果及び前記第２比較結果の排他的論理和を出力するＸＯＲ回路と、
   前記ＸＯＲ回路の出力がセット端子に入力され、リセット信号がリセット端子に入力される、ＲＳラッチ回路と、
   前記ＲＳラッチ回路の出力と前記第３比較結果との論理積を出力する第２ＡＮＤ回路と、
   前記第１ＡＮＤ回路と前記第２ＡＮＤ回路との論理和を前記出力信号として出力するＯＲ回路と、を有し、
   前記故障検出信号生成部は、
   前記ＸＯＲ回路により構成され、前記ＸＯＲ回路の出力を前記故障検出信号として出力する、
   請求項２に記載の入力バッファ。
5. 前記第２比較結果に基づいて、第３高電位側電圧と第３低電位側電圧との何れかを選択して第３参照電圧として出力する第３参照電圧生成部と、
   前記第１及び前記第２コンパレータの何れかに故障が発生したことが検出された場合、前記第２参照電圧から前記第３参照電圧に選択を切り替えて新たな第２参照電圧として出力する選択回路と、をさらに備え、
   前記第２コンパレータは、前記入力信号の電圧と前記選択回路の出力電圧とを比較して前記第２比較結果を出力する、
   請求項１に記載の入力バッファ。
6. 前記第３高電位側電圧は、前記第１高電位側電圧と実質的に同じ電圧レベルを示し、
   前記第３低電位側電圧は、前記第１低電位側電圧と実質的に同じ電圧レベルを示す、
   請求項５に記載の入力バッファ。
7. 前記故障検出信号がセット端子に入力され、リセット信号がリセット端子に入力される、ＲＳラッチ回路と、をさらに備え、
   前記出力信号生成部は、
   前記第１比較結果及び前記第２比較結果の論理積を前記出力信号として出力する第１ＡＮＤ回路を有し、
   前記故障検出信号生成部は、
   前記第１比較結果及び前記第２比較結果の排他的論理和を前記故障検出信号として出力するＸＯＲ回路を有し、
   前記選択回路は、
   前記ＲＳラッチ回路の出力に基づいて前記第２参照電圧及び前記第３参照電圧の何れかを選択して新たな第２参照電圧として出力する、
   請求項５に記載の入力バッファ。
8. 前記第２コンパレータは、前記入力信号の反転信号の電圧と前記第２参照電圧とを比較して前記第２比較結果を出力し、
   前記第２参照電圧生成部は、前記第１比較結果の反転信号に基づいて前記第２高電位側電圧と前記第２低電位側電圧との何れかを選択して前記第２参照電圧として出力し、
   前記出力信号生成部は、前記第１比較結果と、前記第２比較結果の反転信号と、に基づいて前記出力信号を生成し、
   前記故障検出信号生成部は、前記第１比較結果と、前記第２比較結果の反転信号と、に基づいて前記故障検出信号を生成する、
   請求項１に記載の入力バッファ。
9. 外部から供給される制御信号を受け取る請求項１に記載の入力バッファと、
   前記入力バッファの出力信号に基づいてモーターの駆動を制御するドライバと、
   を備えた、半導体装置。
10. 制御信号を生成する制御装置と、
    前記制御装置から供給される前記制御信号に基づいて前記モーターの駆動を制御する請求項９に記載の半導体装置と、
    を備えた、エンジン制御ユニット。
11. 車両に搭載された電動パーキングブレーキの駆動を制御する半導体装置に設けられ、
    入力信号の電圧と第１参照電圧とを比較して第１比較結果を出力する第１コンパレータと、
    前記第１比較結果に基づいて第１高電位側電圧と第１低電位側電圧との何れかを選択して前記第１参照電圧として出力する第１参照電圧生成部と、
    前記入力信号の電圧と第２参照電圧とを比較して第２比較結果を出力する第２コンパレータと、
    前記第１比較結果に基づいて、前記第１高電位側電圧より高い第２高電位側電圧と、前記第１低電位側電圧より低い第２低電位側電圧と、の何れかを選択して前記第２参照電圧として出力する第２参照電圧生成部と、
    前記第１及び前記第２比較結果に基づいて出力信号を生成する出力信号生成部と、
    前記第１及び前記第２比較結果に基づいて前記第１及び前記第２コンパレータの何れかに故障が発生したか否かを示す故障検出信号を生成する故障検出信号生成部と、
    を備えた、入力バッファ。
12. 前記入力信号の電圧と第３参照電圧とを比較して第３比較結果を出力する第３コンパレータと、
    前記第３比較結果に基づいて、第３高電位側電圧と第３低電位側電圧との何れかを選択して前記第３参照電圧として出力する第３参照電圧生成部と、をさらに備え、
    前記出力信号生成部は、前記第１及び前記第２コンパレータの何れかに故障が発生したことが検出された場合、前記第３比較結果を前記出力信号として生成する、
    請求項１１に記載の入力バッファ。
13. 前記第２比較結果に基づいて、第３高電位側電圧と第３低電位側電圧との何れかを選択して第３参照電圧として出力する第３参照電圧生成部と、
    前記第１及び前記第２コンパレータの何れかに故障が発生したことが検出された場合、前記第２参照電圧から前記第３参照電圧に選択を切り替えて新たな第２参照電圧として出力する選択回路と、をさらに備え、
    前記第２コンパレータは、前記入力信号の電圧と前記選択回路の出力電圧とを比較して前記第２比較結果を出力する、
    請求項１１に記載の入力バッファ。
14. 前記第２コンパレータは、前記入力信号の反転信号の電圧と前記第２参照電圧とを比較して前記第２比較結果を出力し、
    前記第２参照電圧生成部は、前記第１比較結果の反転信号に基づいて前記第２高電位側電圧と前記第２低電位側電圧との何れかを選択して前記第２参照電圧として出力し、
    前記出力信号生成部は、前記第１比較結果と、前記第２比較結果の反転信号と、に基づいて前記出力信号を生成し、
    前記故障検出信号生成部は、前記第１比較結果と、前記第２比較結果の反転信号と、に基づいて前記故障検出信号を生成する、
    請求項１１に記載の入力バッファ。

Images