JP6760046B2 - インバータの異常判定装置 - Google Patents

インバータの異常判定装置 Download PDF

Info

Publication number
JP6760046B2
JP6760046B2 JP2016248151A JP2016248151A JP6760046B2 JP 6760046 B2 JP6760046 B2 JP 6760046B2 JP 2016248151 A JP2016248151 A JP 2016248151A JP 2016248151 A JP2016248151 A JP 2016248151A JP 6760046 B2 JP6760046 B2 JP 6760046B2
Authority
JP
Japan
Prior art keywords
output
phase
abnormality
time
fail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016248151A
Other languages
English (en)
Other versions
JP2018102088A (ja
Inventor
昇 諸田
昇 諸田
英一郎 繁原
英一郎 繁原
啓祐 秦
啓祐 秦
真 大石
真 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016248151A priority Critical patent/JP6760046B2/ja
Publication of JP2018102088A publication Critical patent/JP2018102088A/ja
Application granted granted Critical
Publication of JP6760046B2 publication Critical patent/JP6760046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本開示は、それぞれ上アームおよび下アームを含む複数のレグを有するインバータの異常判定装置に関する。
従来、この種のインバータの異常判定装置として、A相(U相、V相およびW相の何れか)の第1アーム(上アームまたは下アーム)を所定時間だけオンさせると共に、当該所定時間内に過電流検出回路により所定の閾値を超える過電流が検出された場合に、A相の第2アーム(下アームまたは上アーム)が短絡故障していると判定するものが知られている(例えば、特許文献1参照)。この異常判定装置において、上記所定時間は、A相の第1アームをターンオンさせた時点より、第1電源線から三相交流モータおよびA相の第2アームを経由して接地ラインに至る経路を流れる電流が所定の閾値に達する時点までの時間よりも短くなるように設定される。そして、この異常判定装置は、上記A相および第1アームの一方を前回処理時の相またはアームとは異なるように順次変更していくことで、U相、V相およびW相の何れにおいて上アームおよび下アームの何れに短絡故障が発生しているかを判定する。
特開2009−017665号公報
上記特許文献1に記載された発明は、短絡故障したアームを精度よく判別可能にするものではあるが、インバータで過電流が検出されてからA相および第1アームの一方を前回処理時の相またはアームとは異なるように順次変更しながらスイッチング制御を行う点で、故障判定の迅速性の面でなお改善の余地を有している。また、故障したアームを速やかに特定可能にするにあたっては、インバータやその制御装置のコストアップや装置全体体格の増加を抑制することが求められる。
そこで、本開示の発明は、コストアップや装置全体の体格の増加を抑制しつつ、インバータの複数のレグの何れにおいて上アームおよび下アームの何れに関する異常が発生したかを速やかに精度よく判定可能な異常判定装置の提供を主目的とする。
本開示のインバータの異常判定装置は、それぞれ上アームおよび下アームを含む複数のレグを有するインバータの異常判定装置において、前記上アームおよび前記下アームごとに設けられて対応する前記上アームまたは前記下アームに関する異常をそれぞれ検知し、前記異常の検知に応じて予め定められた出力時間だけフェイル信号を単一の信号線に出力すると共に、予め定められた出力停止時間が経過した後に故障信号を予め定められた回数だけ前記単一の信号線に出力する複数の異常検出回路と、前記信号線から前記フェイル信号および前記故障信号を入力し、前記出力時間と前記出力停止時間と前記故障信号の出力回数とに基づいて、前記複数のレグの何れにおいて前記上アームおよび前記下アームの何れに関する異常が発生したかを判定する判定部とを備え、前記出力時間および前記出力停止時間との少なくとも何れか一方が同一の前記レグに含まれる前記上アームと前記下アームとで異なっており、かつ前記故障信号の出力回数が前記レグごとに異なっていることを特徴とする。
このように、フェイル信号の出力時間および出力停止時間との少なくとも何れか一方を同一のレグに含まれる上アームと下アームとで異ならせることで、信号線を介して判定部に伝達される信号の波形に基づいて、上アームに関する異常、下アームに関する異常、および上アームおよび下アームの双方に関する異常とを容易かつ精度よく識別することができる。また、故障信号の出力回数をレグごとに異ならせることで、異常に関連した上アームおよび/または下アームを含むレグを精度よく特定することが可能となる。更に、フェイル信号および故障信号が複数の異常検出回路から単一の信号線を介して判定部に伝達されるようにすることで、コストアップや装置全体の体格の増加を抑制することができる。この結果、この異常判定装置によれば、コストアップや装置全体の体格の増加を抑制しつつ、インバータの複数のレグの何れにおいて上アームおよび下アームの何れに関する異常が発生したかを速やかに精度よく判定することが可能となる。
また、上記出力停止時間の経過後に出力される故障信号をパルスとして複数のレグごとにパルス数を異ならせてもよい。更に、故障信号は、出力時間および出力停止時間を1周期とする信号であってもよく、このような故障信号の出力回数を複数のレグごとに異ならせてもよい。また、駆動IC低電圧、過熱、オフ故障、オン故障といった故障状態によって故障信号の出力態様を異ならせてもよい。
本開示のインバータの異常判定装置を含む車両の概略構成図である。 図1の車両におけるインバータの異常判定に関連した構成を示す概略構成図である。 (a),(b)および(c)は、フェイル信号および故障信号や判定部の入力信号の時間的変化を例示するタイムチャートである。 (a),(b)および(c)は、フェイル信号および故障信号や判定部の入力信号の時間的変化を例示するタイムチャートである。 (a),(b)および(c)は、フェイル信号および故障信号の時間的変化を例示するタイムチャートである。 インバータの異常判定手順を説明するためのルーチンを例示するフローチャートである。 インバータの異常判定手順を説明するためのルーチンを例示するフローチャートである。 インバータの異常判定手順を説明するためのルーチンを例示するフローチャートである。 インバータの異常判定手順を説明するためのルーチンを例示するフローチャートである。
図1は、本開示のインバータの異常判定装置を含む車両としての電動車両1の概略構成図である。同図に示す電動車両1は、デファレンシャルギヤ等を介して左右の駆動輪DWに連結されたモータジェネレータMGと、蓄電装置(バッテリ)2と、システムメインリレー3を介して蓄電装置2に接続されると共にモータジェネレータMGを駆動する電力制御装置(以下、「PCU」という)4と、電力制御装置4を制御する電子制御装置(以下、「ECU]という)10とを含む。
モータジェネレータMGは、三相同期電動機として構成されており、PCU4を介して蓄電装置2と電力をやり取りする。モータジェネレータMGは、蓄電装置2からの電力により駆動されて駆動輪DWに走行用のトルクを出力すると共に、電動車両1の制動に際して駆動輪DWに回生制動トルクを出力する。また、モータジェネレータMGには、ロータの回転角θ(回転位置)を検出する回転角センサ(レゾルバ)6が設けられている。本実施形態において、蓄電装置2は、リチウムイオン二次電池、ニッケル水素二次電池またはキャパシタである。システムメインリレー3は、図示するように、正極側電力ラインPLに接続される正極側リレーと、負極側電力ラインNLに接続される負極側リレーとを有する。
PCU4は、モータジェネレータMGを駆動する電子回路であるインバータ40や、蓄電装置2からの電力を昇圧すると共にモータジェネレータMGからの電力を降圧することができる電圧変換モジュール(昇降圧コンバータ)45、平滑コンデンサ46および47、これらを収容するPCUケース4C等を含み、ECU10により制御される。インバータ40は、スイッチング素子としての6つのトランジスタ(例えば、絶縁ゲート型バイポーラトランジスタ(IGBT))Tr1,Tr2,Tr3,Tr4,Tr5およびTr6と、各トランジスタTr1〜Tr6に逆方向に並列接続された6つのダイオードD1,D2,D3,D4,D5およびD6とを含む。
6つのトランジスタTr1〜Tr6は、正極側電力ラインPLと負極側電力ラインNLとに対してソース側とシンク側とになるよう2個ずつ対をなす。また、対となる2つのトランジスタ同士の接続点の各々には、電動機MGの三相コイル(U相、V相、W相)の各々が電気的に接続される。本実施形態において、トランジスタTr1は、電動機MGのU相に対応したレグ(以下、「U相レグ」という)の上アームであり、トランジスタTr2は、U相レグの下アームである。また、トランジスタTr3は、電動機MGのV相に対応したレグ(以下、「V相レグ」という)の上アームであり、トランジスタTr4は、V相レグの下アームである。更に、トランジスタTr5は、電動機MGのW相に対応したレグ(以下、「W相レグ」という)の上アームであり、トランジスタTr6は、W相レグの下アームである。以下、適宜、トランジスタTr1を「U相上アームTr1」または「上アームTr1」といい、トランジスタTr2を「U相下アームTr2」または「下アームTr2」といい、トランジスタTr3を「V相上アームTr3」または「上アームTr3」といい、トランジスタTr4を「V相下アームTr4」または「下アームTr4」といい、トランジスタTr5を「W相上アームTr5」または「上アームTr5」といい、トランジスタTr6を「W相下アームTr6」または「下アームTr6」という。
更に、インバータ40は、図2に示すように、U相上アームTr1に対応した駆動回路4uu、U相下アームTr2に対応した駆動回路4ul、V相上アームTr3に対応した駆動回路4vu、V相下アームTr4に対応した駆動回路4vl、W相上アームTr5に対応した駆動回路4wu、およびW相下アームTr6に対応した駆動回路4wlを有する。各駆動回路4uu〜4wlは、駆動IC41と、当該駆動IC41に接続されたフォトカプラ42と、MOSトランジスタ43を介して駆動ICに接続されたフォトカプラ44とを含む。図示するように、駆動回路4uu〜4wlのフォトカプラ44は、一端が接地されると共に他端がECU10に接続された単一のフェイル信号線FSLに対して互いに直列に組み込まれる。フェイル信号線FSLは、プルアップ抵抗を介して電源(DC5V)に接続される。
各駆動回路4uu〜4wlの駆動IC41は、フォトカプラ42を介してECU10からのゲート信号UU,UL,VU,VL,WUまたはWLを入力し、対応するトランジスタTr1〜Tr6をオン/オフ制御する。また、駆動IC41は、対応するトランジスタTr1〜Tr6に関する異常、すなわち短絡、過電流、加熱といった素子異常や、駆動回路4uu〜4wlにおける電圧低下や誤駆動等の回路異常を検知する。更に、各駆動回路4uu〜4wlの駆動IC41は、対応するトランジスタTr1〜Tr6に関する異常を検知すると、それぞれ予め定められた出力時間だけMOSトランジスタ43をオフすることにより当該出力時間だけフェイル信号線FSLにフェイル信号を出力する。すなわち、MOSトランジスタ43がオフされると、それに対応したフォトカプラ44のダイオードに電流が流れなくなることでフェイル信号線FSLに接続された当該フォトカプラ44のトランジスタがオフされる。これにより、MOSトランジスタ43がオフされた時間すなわち出力時間だけ電源からの電圧(5V)がプルアップされることでフェイル信号線FSLの論理が反転し、異常検出回路としての駆動回路4uu〜4wl側からフェイル信号線FSLを介してECU10にフェイル信号(Hiレベル信号)が出力されることになる。更に、各駆動回路4uu〜4wlの駆動IC41は、フェイル信号を出力した後に予め定められた出力停止時間だけMOSトランジスタ43をオンし、フェイル信号線FSLをLoレベルにする。そして、当該出力停止時間が経過すると、当該MOSトランジスタ43をオン/オフ制御して、故障信号としてのHiレベルのパルスを予め定められた回数だけフェイル信号線FSLに出力する。
図3から図5に示すように、上記出力時間および出力停止時間との少なくとも何れか一方は、U相レグ、V相レグおよびW相レグのそれぞれにおいて上アームTr1,Tr3,Tr5と下アームTr2,Tr4,Tr6とで異なるように定められている。本実施形態において、上アームTr1,Tr3,Tr5の少なくとも何れかに関する異常が発生した場合のフェイル信号の出力時間を“T1f”とし、出力停止時間を“T1nf”とし、下アームTr2,Tr4,Tr6の少なくとも何れかに関する異常が発生した場合のフェイル信号の出力時間を“T2f”とし、出力停止時間を“T2nf”としたときに、出力時間T1f,T2fおよび出力停止時間T1nf,T2nfは、例えば、T1f<T2f、かつT1f+T1nf−T2f≠T2nf、を満たすように定められ、U相レグ、V相レグおよびW相レグでそれぞれ同一とされる。また、故障信号としてのパルスの出力回数は、U相レグとV相レグとW相レグとで互いに異なるように定められている。本実施形態では、図3から図5に示すように、例えば、U相レグにおけるパルスの出力回数は3回、V相レグにおけるパルスの出力回数は5回、W相レグにおけるパルスの出力回数は7回とされている。
電圧変換モジュール45は、例えば絶縁ゲート型バイポーラトランジスタ(IGBT)である2つのトランジスタと、各トランジスタに対して逆方向に並列接続された2つのダイオードと、リアクトルとを含むものである(何れも図示省略)。また、平滑コンデンサ46は、システムメインリレー3と電圧変換モジュール45との間に設置され、電圧変換モジュール45の蓄電装置2側の電圧すなわち昇圧前電圧VLを平滑化する。更に、平滑コンデンサ47は、電圧変換モジュール45とインバータ40との間に設置され、電圧変換モジュール45により昇圧された昇圧後電圧VHを平滑化する。
ECU10は、図示しないCPUやROM,RAM、タイマ入力ポート110、第1および第2汎用出力ポート111,112を含む入出力インターフェースを有するマイクロコンピュータ(以下、「マイコン」という)11や、ゲート信号シャットダウン回路(以下、「SDN回路」という)12等を含む。ECU10のマイコン11は、回転角センサ6により検出されるモータジェネレータMGの回転角θ、図示しない電圧センサにより検出される昇圧前電圧VLや昇圧後電圧VH、図示しない電流センサにより検出されるモータジェネレータMGの各相を流れる電流(相電流)の値等を入力する。マイコン11は、これらの入力信号に基づいて、インバータ40や電圧変換モジュール45へのスイッチング制御信号(PWM信号)を生成してSDN回路12にゲート信号として出力する。
また、マイコン11は、フェイル信号ラインFSLと接続されており、当該フェイル信号ラインFSLから信号を入力すると、出力時間T1fまたはT2fが立ち下がる前までの時間xx以内に、通常Loレベルに設定される第1汎用出力ポート111をHiレベルに切り換え、それによりSDN回路12にシャットダウン指令をフェイル信号線FSLの論理によらず少なくとも故障信号としてのパルスの入力から所定時間Tprefが経過するまで与え続ける。更に、故障相や故障個所を特定した後、マイコン11は、第2汎用出力ポート112をLoレベルに切り換えることでSDN回路12にシャットダウン解除指令を与える。マイコン11のタイマ入力ポート110は、上記出力時間T1f,T2fに対応したフェイル信号(Hiレベル信号)の入力継続時間であるフェイルHi継続時間THと、上記フェイル信号の出力停止時間T1nf,T2nfに対応したLoレベルの継続時間であるフェイルLo継続時間TLとをカウントすると共に、故障信号としてのパルス(立上がりエッジ)の入力回数をカウントする。
SDN回路12は、フェイル信号線FSLおよびマイコン11の第1汎用出力ポート111に接続されたORゲートや、当該ORゲートおよびマイコン11の第2汎用出力ポート112に接続されたANDゲート、それぞれ駆動回路4uu〜4wlの何れかに対応した複数(6個)のANDゲートおよび複数(6個))のMOSトランジスタを有する。SDN回路12は、フェイル信号線FSLからフェイル信号(Hiレベル信号)を入力せず、かつマイコン11の第1汎用出力ポート111からの入力がLoレベルである間、マイコン11からのスイッチング制御信号をゲート信号UU〜WLとして出力する。また、SDN回路12は、フェイル信号線FSLからフェイル信号および故障信号を入力すると共に、マイコン11の第1汎用出力ポート111からの入力がHiレベルである間、すべてのMOSトランジスタをオフすることによりインバータ40をシャットダウンする。更に、SDN回路12は、フェイル信号線FSLからフェイル信号および故障信号を入力しなくなり、かつマイコン11の第2汎用出力ポート112からの入力がLoレベルになると、マイコン11からのスイッチング制御信号に対応したMOSトランジスタをオンしてインバータ40のシャットダウンを解除する。
上述のようなマイコン11およびSDN回路12を含むECU10は、インバータ40の駆動回路4uu〜4wlと共にインバータ40の異常判定装置として機能する。すなわち、判定部としてのECU10のマイコン11(CPU)は、フェイル信号線FSLからのフェイル信号および故障信号に基づいて、U相レグ、V相レグおよびW相レグの何れにおいてトランジスタTr1〜Tr6の何れに関する異常が発生したかを判定する。そして、ECU10は、異常判定結果に応じたフェールセーフ処理を実行する。例えば、U相レグ、V相レグおよびW相レグのうちの2相のレグに異常に関連したトランジスタが含まれていない場合、ECU10は、第2汎用出力ポート112をLoレベルに切り換えて、当該2相のレグのトランジスタをスイッチング制御することにより電動車両1を退避走行させる。この場合、異常に関連したトランジスタがオフ故障している場合には、上記2相のレグのトランジスタをスイッチング制御することで電動車両1を継続して走行させることができる。また、異常に関連したトランジスタがオン故障している場合には、上記2相のレグの上アームまたは下アームをオンすることで、いわゆる3相オン状態を形成してモータジェネレータMGを流れる電流を低下させ、当該モータジェネレータMGの減磁を抑制することができる。
次に、電動車両1におけるインバータ40の異常判定手順について説明する。図6は、素子異常や回路異常といった異常に関連したトランジスタTr1〜Tr6を特定するためのルーチンを例示するフローチャートである。図6のルーチンは、電動車両1がシステム起動されている間にECU10のマイコン11により所定時間おきに繰り返し実行されるものである。
図6のルーチンの開始に際して、マイコン11(CPU)は、タイマ入力ポート110により上述のフェイルHi継続時間THがカウントアップされているか否かを判定する(ステップS10)。ステップS10にてフェイルHi継続時間THがカウントアップされていないと判定した場合(ステップS10:NO)、マイコン11は、その時点で本ルーチンを一旦終了させ、次の実行タイミングが到来すると、ステップS10以降の処理を実行する。ステップS10にてフェイルHi継続時間THがカウントアップされていると判定した場合(ステップS10:YES)、マイコン11は、フェイルHi継続時間THが予め定められた閾値THref以上であり、かつ第1汎用出力ポート111がLoレベルに設定されているか否かを判定する(ステップS20)。ステップS20にて用いられる閾値THrefは、ノイズによる誤判定が抑制されるように定められた比較的短い時間である。ステップS20にて否定判断を行った場合(ステップS20:NO)、マイコン11は、その時点で本ルーチンを一旦終了させ、次の実行タイミングが到来すると、ステップS10以降の処理を実行する。これに対して、ステップS20にて肯定定判断を行った場合(ステップS20:YES)、マイコン11は、第1汎用出力ポート111をHiレベルに切り換えると共に(ステップS30)、インバータ異常フラグをオンし(ステップS40)、本ルーチンを終了させる。
図7は、図6のステップS40にてインバータ異常フラグがオンされた場合に、ECU10のマイコン11により所定時間おきに繰り返し実行されるルーチンを例示するフローチャートである。図7のルーチンの開始に際して、マイコン11は、フェイルHi継続時間THが上述の出力時間T1fから比較的小さい値Δtを減じた値(=T1f−Δt)未満であるか否かを判定する(ステップS100)。ステップS100にて肯定判断を行った場合(ステップS100:YES)、マイコン11は、現在のフェイルHi継続時間TH(今回値)が本ルーチンの前回実行時におけるフェイルHi継続時間TH(初期値:0)と一致しているか否かを判定する(ステップS110)。ステップS110にて否定判断を行った場合(ステップS110:NO)、マイコン11は、その時点で本ルーチンを一旦終了させ、次の実行タイミングが到来すると、ステップS100以降の処理を実行する。また、ステップS110にて現在のフェイルHi継続時間THが当該フェイルHi継続時間THの前回値に一致していると判定した場合(ステップS110:YES)、マイコン11は、フェイルHi継続時間THのカウンタをリセットした上で(ステップS120)、本ルーチンを一旦終了させ、次の実行タイミングが到来すると、ステップS100以降の処理を実行する。
一方、ステップS100にてフェイルHi継続時間THが上述の出力時間T1fから値Δtを減じた値以上であると判定した場合(ステップS100:NO)、マイコン11は、フェイルHi継続時間THが出力時間T1fから値Δtを減じた値以上であると共に出力時間T1fと値Δtとの和(=T1f+Δt)以下であり、かつフェイルHi継続時間THがカウントアップされていないかどうか判定する(ステップS130)。ここで、例えばU相レグのU相上アームTr1に関する異常が発生している一方、U相下アームTr2に関する異常が発生していない場合、図3(a),(b)および(c)に示すように、U相上アームTr1に対応した駆動回路4uuは、図3における時刻t0から出力時間T1fが経過するまでの間、フェイル信号(Hiレベル信号)をフェイル信号線FSLに出力する。この場合、出力時間T1fの経過後に駆動回路4uuでMOSトランジスタ43をオンされる間、すなわち出力停止時間T1nfが経過するまでの間、U相下アームTr2に対応した駆動回路4ulからフェイル信号(Hiレベル信号)がフェイル信号線FSLに出力されることはない。
従って、U相レグ、V相レグおよびW相レグの何れかにおいて上アームTr1等に関する異常のみが発生している場合、マイコン11(タイマ入力ポート110)の入力信号の波形は、上アームTr1,Tr3またはTr5に対応した駆動回路4uu,4vuまたは4wuからのフェイル信号の波形に概ね一致する。このため、ステップS130にて肯定判断を行った場合(ステップS130:YES)、マイコン11は、確定したフェイルHi継続時間THが出力時間T1fに概ね一致しており、U相レグ、V相レグおよびW相レグの何れかにおいて上アームTr1,Tr3またはTr5に関する異常が発生しているとみなす。そして、マイコン11は、上アーム異常フラグをオンし(ステップS140)、本ルーチンを終了させる。
これに対して、ステップS130にて否定判断を行った場合(ステップS130:NO)、マイコン11は、フェイルHi継続時間THが上述の出力時間T2fから値Δtを減じた値(=T2f−Δt)以上であると共に出力時間T2fと値Δtとの和(=T2f+Δt)以下であり、かつフェイルHi継続時間THがカウントアップされていないかどうか判定する(ステップS150)。ここで、例えばV相レグのV相上アームTr3に関する異常とV相下アームTr4に関する異常との双方が発生している場合、図4(a),(b)および(c)に示すように、V相上アームTr3に対応した駆動回路4vuは、図4における時刻t0から出力時間T1fが経過するまでの間、フェイル信号(Hiレベル信号)をフェイル信号線FSLに出力する。更に、この場合、図4における時刻t0から出力時間T2fが経過するまでの間、V相下アームTr4に対応した駆動回路4vlでMOSトランジスタ43がオフされることから、V相上アームTr3に対応した駆動回路4vuでMOSトランジスタ43をオンされる間、すなわち出力停止時間T1nfが経過するまでの間に、V相下アームTr4に対応した駆動回路4vlからフェイル信号(Hiレベル信号)がフェイル信号線FSLに出力される。従って、U相レグ、V相レグおよびW相レグの何れかにおいて上アームTr1等に関する異常と下アームTr2等に関する異常の双方が発生している場合、マイコン11(タイマ入力ポート110)の入力信号の波形は、下アームTr2,Tr4またはTr6に対応した駆動回路4ul,4vlまたは4wlからのフェイル信号の波形に概ね一致する。
また、例えばW相レグのW相上アームTr5に関する異常が発生していない一方で、W相下アームTr6に関する異常が発生している場合、図5(a),(b)および(c)に示すように、W相下アームTr6に対応した駆動回路4wlは、図5における時刻t0から出力時間T2fが経過するまでの間、フェイル信号(Hiレベル信号)をフェイル信号線FSLに出力する。従って、U相レグ、V相レグおよびW相レグの何れかにおいて下アームTr2等に関する異常のみが発生している場合も、マイコン11(タイマ入力ポート110)の入力信号の波形は、下アームTr2,Tr4またはTr6に対応した駆動回路4ul,4vlまたは4wlからのフェイル信号の波形に概ね一致する。
これにより、ステップS150にて肯定判断を行った場合(ステップS150:YES)、マイコン11は、確定したフェイルHi継続時間THが出力時間T2fに概ね一致しており、U相レグ、V相レグおよびW相レグの何れかにおいて上アームTr1等および下アームTr2等の双方に関する異常、または下アームTr2等に関する異常が発生しているとみなす。そして、マイコン11は、上下/下アーム異常フラグをオンし(ステップS160)、本ルーチンを終了させる。また、ステップS150にて否定判断を行った場合(ステップS150:NO)、マイコン11は、フェイルHi継続時間THが予め定められた長期出力異常時間TLF以上であるか否かを判定し(ステップS170)、フェイルHi継続時間THが長期出力異常時間TLF未満であれば(ステップS170:NO)、再度ステップS100以降の処理を実行する。また、ステップS170にてフェイルHi継続時間THが長期出力異常時間TLFであると判定した場合(ステップS170:YES)、マイコン11は、フェイル信号等の出力異常や、U相レグ、V相レグおよびW相レグの2つ以上における異常が発生しているとみなして特殊異常フラグをオンし(ステップS180)、本ルーチンを終了させる。
図8は、図7のステップS160にて上下/下アーム異常フラグがオンされた場合に、ECU10のマイコン11により所定時間おきに繰り返し実行されるルーチンを例示するフローチャートである。図8のルーチンの開始に際して、マイコン11は、タイマ入力ポート110によりカウントされるフェイルLo継続時間TLが上述の出力時間T1fと出力停止時間T1nfとの和から出力時間T2fを減じた値未満であるか否かを判定する(ステップS200)。ステップS200にて肯定判断を行った場合(ステップS200:YES)、マイコン11は、現在のフェイルLo継続時間TL(今回値)が本ルーチンの前回実行時におけるフェイルLo継続時間TL(初期値:0)と一致しているか否かを判定する(ステップS210)。ステップS210にて否定判断を行った場合(ステップS210:NO)、マイコン11は、その時点で本ルーチンを一旦終了させ、次の実行タイミングが到来すると、ステップS200以降の処理を実行する。また、ステップS210にて現在のフェイルLo継続時間TLが当該フェイルLo継続時間TLの前回値に一致していると判定した場合(ステップS210:YES)、特殊異常フラグをオンし(ステップS220)、本ルーチンを終了させる。
一方、ステップS200にて否定判断を行った場合(ステップS200:NO)、マイコン11は、タイマ入力ポート110によってフェイル信号線FSLからのパルス(故障信号)の立ち上がりエッジが検出された際のLo継続時間TLをラッチして時間TLrとする(ステップS230)。次いで、マイコン11は、時間TLrが出力時間T1fと出力停止時間T1nfとの和から出力時間T2fおよび値Δtを減じた値(=T1f+T1nf−T2f−Δt)以上であると共に出力時間T1fと出力停止時間T1nfと値Δtとの和から出力時間T2fを減じた値(=T1f+T1nf−T2f+Δt)以下であるか否かを判定する(ステップS240)。
ここで、U相レグ、V相レグおよびW相レグの何れかにおいて上アームTr1,Tr3またはTr5に関する異常と下アームTr2,Tr4またはTr6に関する異常の双方が発生している場合、図4(a),(b)および(c)に示すように、時刻t0から出力時間T2fが経過して下アームTr2,Tr4またはTr6に対応した駆動回路4ul,4vlまたは4wlからのフェイル信号の出力が停止した後、時刻t0から出力時間T1fおよび出力停止時間T1nfが経過した時点で、マイコン11(タイマ入力ポート110)は、上アームTr1,Tr3またはTr5に対応した駆動回路4uu,4vuまたは4wuからのパルスを入力する。従って、上記時間TLrは、出力時間T1fと出力停止時間T1nfとの和から出力時間T2fを減じた値(=T1f+T1nf−T2f)に概ね一致することになる。
このため、ステップS240にて肯定判断を行った場合(ステップS240:YES)、マイコン11は、時間TLrが出力時間T1fと出力停止時間T1nfとの和から出力時間T2fを減じた値に概ね一致しており、U相レグ、V相レグおよびW相レグの何れかにおいて上アームTr1等および下アームTr2等の双方に関する異常が発生しているとみなす。そして、マイコン11は、上下アーム異常フラグをオンすると共に上下/下アーム異常フラグをオフし(ステップS250)、本ルーチンを終了させる。また、ステップS240にて否定判断を行った場合(ステップS240:NO)、マイコン11は、時間TLrが出力時間T2fから値Δtを減じた値(=T2f−Δt)以上であると共に出力時間T2fと値Δtとの和(=T2f+Δt)以下であるか否かを判定する(ステップS260)。
ステップS260にて肯定判定を行った場合(ステップS260:YES)、マイコン11は、時間TLrが出力時間T2fに概ね一致しており、U相レグ、V相レグおよびW相レグの何れかにおいて下アームTr2,Tr4またはTr5に関する異常が発生しているとみなす。そして、マイコン11は、下アーム異常フラグをオンすると共に上下/下アーム異常フラグをオフし(ステップS270)、本ルーチンを終了させる。これに対して、ステップS260に否定判断を行った場合(ステップS260:NO)、マイコン11は、特殊異常フラグをオンし(ステップS280)、本ルーチンを終了させる。
図9は、図7のステップS140にて上アーム異常フラグがオンされた場合、図8のステップS250にて上下アーム異常フラグがオンされた場合、および図8のステップS270に下アーム異常フラグがオンされた場合に、ECU10のマイコン11により所定時間おきに繰り返し実行されるルーチンを例示するフローチャートである。図8のルーチンの開始に際して、マイコン11は、タイマ入力ポート110によりカウントされたフェイル信号線FSLからのパルス(故障信号)の立ち上がりエッジのカウント値Ceを取得する(ステップS300)。カウント値Ceは、故障信号としてのパルスの入力開始から上記所定時間Tprefが経過するまでにタイマ入力ポート110によりカウントされるものである。
ステップS300の処理の後、マイコン11は、カウント値CeがU相レグに対応した値Cuに一致するか否かを判定する(ステップS310)、本実施形態において、値Cuは、“3”および“6”であり、ステップS310では、カウント値Ceが“3”または“6”である場合に肯定判断がなされる。ステップS310にて肯定判断を行った場合(ステップS310:YES)、マイコン11は、U相レグで異常が発生しているとみなしてU相異常フラグをオンすると共に(ステップS320)、第2汎用出力ポート112をLoレベルに切り換え(ステップS330)、本ルーチンを終了させる。この場合、SDN回路12にパルス(故障信号)が入力しなくなり、かつ第2汎用出力ポート112からの入力がLoレベルになることで、SDN回路12によりインバータ40のシャットダウンが解除される。
また、ステップS310にて否定判断を行った場合(ステップS310:NO)、マイコン11は、カウント値CeがV相レグに対応した値Cvに一致するか否かを判定する(ステップS340)、本実施形態において、値Cvは、“5”および“10”であり、ステップS310では、カウント値Ceが“5”または“10”である場合に肯定判断がなされる。ステップS340にて肯定判断を行った場合(ステップS340:YES)、マイコン11は、V相レグで異常が発生しているとみなしてV相異常フラグをオンすると共に(ステップS350)、第2汎用出力ポート112をLoレベルに切り換え(ステップS330)、本ルーチンを終了させる。
更に、ステップS340にて否定判断を行った場合(ステップS340:NO)、マイコン11は、カウント値CeがW相レグに対応した値Cwに一致するか否かを判定する(ステップS360)、本実施形態において、値Cwは、“7”および“14”であり、ステップS360では、カウント値Ceが“7”または“14”である場合に肯定判断がなされる。ステップS360にて肯定判断を行った場合(ステップS360:YES)、マイコン11は、W相レグで異常が発生しているとみなしてW相異常フラグをオンすると共に(ステップS370)、第2汎用出力ポート112をLoレベルに切り換え(ステップS330)、本ルーチンを終了させる。そして、ステップS360に否定判断を行った場合(ステップS360:NO)、マイコン11は、特殊異常フラグをオンし(ステップS380)、本ルーチンを終了させる。図7のステップS180、図8のステップS220,ステップS280または図9のステップS380にて特殊異常フラグがオンされた場合、ECU10は、予め定められたフェールセーフ処理を実行する。
上述のような図6、図7および図9のルーチンが実行されることで、U相レグにおける上アームTr1および/または下アームTr2に関する異常の有無を速やかに精度よく判定することが可能となる。また、図6から図9のルーチンが実行されることで、V相レグにおける上アームTr3および/または下アームTr4に関する異常の有無と、W相レグにおける上アームTr5および/または下アームTr6に関する異常の有無とを速やかに精度よく判定することが可能となる。
すなわち、U相レグ、V相レグおよびW相レグのそれぞれにおいて、上アームTr1等についてのフェイル信号の出力時間T1fと下アームTr2等についてのフェイル信号の出力時間T2fとを異ならせることで、フェイル信号線FSLを介してECU10のマイコン11(判定部)に伝達される信号(入力信号)の波形に基づいて、上アームTr1等に関する異常、下アームTr2等に関する異常、および上アームTr1等および下アームTr2等の双方に関する異常とを容易かつ精度よく識別することができる。また、故障信号としてのパルスの出力回数をU相レグ、V相レグおよびW相レグごとに異ならせることで、U相レグ、V相レグおよびW相レグの何れにおいて上アームおよび/または下アームに関する異常が発生しているかを精度よく特定することが可能となる。
従って、電動車両1では、U相レグ、V相レグおよびW相レグの何れかにおいて上アームおよび/または下アームに関する異常が発生している場合には、異常判定結果に応じた適切なフェールセーフ処理を実行することができる。また、フェイル信号および故障信号が複数の駆動回路4uu〜4wlから単一のフェイル信号線FSLを介してECU10のマイコン11に伝達されるようにすることで、コストアップや、インバータ40およびECU10すなわちPCU4ひいては電動車両1全体の体格の増加を抑制することができる。この結果、コストアップや装置全体の体格の増加を抑制しつつ、インバータ40のU相レグ,V相レグおよびW相レグの何れにおいて上アームおよび下アームの何れに関する異常が発生したかを速やかに精度よく判定することが可能となる。
なお、上記実施形態において、出力時間T1f,T2fおよび出力停止時間T1nf,T2nfは、駆動回路4uu,4vuまたは4wuからのパルス(故障信号)と、駆動回路4ul,4vlまたは4wlからのパルス(故障信号)とが重畳しないように定められるとよい。ただし、出力時間T1f,T2fおよび出力停止時間T1nf,T2nf並びにパルスの出力回数は、上述のような異常判定が実行可能となるのであれば、任意に定めることが可能であり、上述のものには限られない。すなわち、出力時間T1f,T2fおよび出力停止時間T1nf,T2nfは、例えば、T1f>T2f、かつT1f+T1nf−T2f≠T2nf、を満たすように定められてもよい。また、上記実施形態において、所定時間Tprefは、図4に示すように、W相レグのW相上アームTr5に関する異常とW相下アームTr6に関する異常との双方が発生している場合に、タイマ入力ポート110への故障信号としてのパルスの入力開始から入力完了までに要する時間よりも長く定められればよい。更に、出力停止時間T1nf,T2nfの経過後に出力される故障信号をパルスとする代わりに、出力時間T1fまたはT2fおよび出力停止時間T1nfまたはT2nfを1周期とする信号を故障信号とし、当該故障信号の出力回数をU相レグ、V相レグおよびW相レグごとに異ならせてもよい。また、上記実施形態において、駆動IC低電圧、過熱、オフ故障、オン故障といった故障状態によって故障信号の出力態様を異ならせてもよい。
更に、ECU10の機能は、複数の電子制御装置に分散させてもよい。また、本開示の発明が適用される車両は、電動車両1に限られるものではない。すなわち、本開示の発明が適用される車両は、動力分配用のプラネタリギヤを有する2モータ式(シリーズパラレル方式)のハイブリッド車両であってもよく、1モータ式のハイブリッド車両であってもよく、シリーズ式のハイブリッド車両であってもよく、パラレル式のハイブリッド車両であってもよく、プラグイン式の車両であってもよい
以上説明したように、それぞれ上アームTr1,Tr3またはTr5および下アームTr2,Tr4またはTr6を含むU相レグ、V相レグおよびW相レグを有するインバータ40の異常判定装置は、上アームTr1,Tr3,Tr5および下アームTr2,Tr4,Tr6ごとに設けられて対応する上アームまたは下アームに関する異常をそれぞれ検知する異常検出回路としての駆動回路4uu,4vu,4wu,4ul,4vlおよび4wlと、判定部としてのECU10とにより構成される。また、各駆動回路4uu〜4wlは、異常の検知に応じて予め定められた出力時間T1f,T2fだけフェイル信号を単一のフェイル信号線FSLに出力すると共に、予め定められた出力停止時間T1nf,T2nfが経過した後に故障信号としてのパルスを予め定められた回数だけ当該フェイル信号線に出力する。更に、ECU10(マイコン11)は、フェイル信号線FSLからフェイル信号および故障信号を入力し、出力時間T1f,T2fと出力停止時間T1nf,T2nfと故障信号の出力回数を示すカウント値Ceとに基づいて、U相レグ、V相レグおよびW相レグの何れにおいて上アームおよび下アームの何れに関する異常が発生したかを判定する(図6〜図9)。そして、出力時間および出力停止時間との少なくとも何れか一方、すなわち出力時間T1f,T2fは、同一のレグに含まれる上アームと下アームとで異なっており、かつ故障信号の出力回数は、U相レグ、V相レグおよびW相レグごとに異なっている。これにより、コストアップや装置全体の体格の増加を抑制しつつ、インバータ40のU相レグ、V相レグおよびW相レグの何れにおいて上アームおよび下アームの何れに関する異常が発生したかを速やかに精度よく判定することが可能となる。
また、本開示の発明は、上記実施形態に何ら限定されるものではなく、本開示の外延の範囲内において様々な変更をなし得ることはいうまでもない。更に、上記実施形態は、あくまで発明の概要の欄に記載された発明の具体的な一形態に過ぎず、発明の概要の欄に記載された発明の要素を限定するものではない。
本開示の発明は、インバータの異常判定装置の製造産業等において利用可能である。
1 電動車両、2 蓄電装置、3 システムメインリレー、4 電力制御装置(PCU)、4C PCUケース、4uu,4vu,4wu,4ul,4vl,4wl 駆動回路、6 回転角センサ、10 電子制御装置(ECU)、11 マイクロコンピュータ(マイコン)、12 ゲート信号シャットダウン回路(SDN回路)、40 インバータ、41 駆動IC、42,44 フォトカプラ、43 MOSトランジスタ、45 電圧変換モジュール、46,47 平滑コンデンサ、110 タイマ入力ポート、111 第1汎用出力ポート、112 第2汎用出力ポート、D1,D2,D3,D4,D5,D6 ダイオード、DW 駆動輪、FSL フェイル信号線、MG モータジェネレータ、PL 正極側電力ライン、NL 負極側電力ライン、Tr1,Tr2,Tr3,Tr4,Tr5,Tr6 トランジスタ。

Claims (1)

  1. それぞれ上アームおよび下アームを含む複数のレグを有するインバータの異常判定装置において、
    前記上アームおよび前記下アームごとに設けられて対応する前記上アームまたは前記下アームに関する異常をそれぞれ検知し、前記異常の検知に応じて予め定められた出力時間だけフェイル信号を単一の信号線に出力すると共に、予め定められた出力停止時間が経過した後に故障信号を予め定められた回数だけ前記単一の信号線に出力する複数の異常検出回路と、
    前記信号線から前記フェイル信号および前記故障信号を入力し、前記出力時間と前記出力停止時間と前記故障信号の出力回数とに基づいて、前記複数のレグの何れにおいて前記上アームおよび前記下アームの何れに関する異常が発生したかを判定する判定部と、
    を備え、
    前記出力時間および前記出力停止時間との少なくとも何れか一方が同一の前記レグに含まれる前記上アームと前記下アームとで異なっており、かつ前記故障信号の出力回数が前記レグごとに異なっていることを特徴とするインバータの異常判定装置。
JP2016248151A 2016-12-21 2016-12-21 インバータの異常判定装置 Expired - Fee Related JP6760046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016248151A JP6760046B2 (ja) 2016-12-21 2016-12-21 インバータの異常判定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248151A JP6760046B2 (ja) 2016-12-21 2016-12-21 インバータの異常判定装置

Publications (2)

Publication Number Publication Date
JP2018102088A JP2018102088A (ja) 2018-06-28
JP6760046B2 true JP6760046B2 (ja) 2020-09-23

Family

ID=62715727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248151A Expired - Fee Related JP6760046B2 (ja) 2016-12-21 2016-12-21 インバータの異常判定装置

Country Status (1)

Country Link
JP (1) JP6760046B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7043791B2 (ja) * 2017-11-02 2022-03-30 株式会社デンソー インバータの異常判定装置
JP7218595B2 (ja) * 2019-01-31 2023-02-07 株式会社デンソー 電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007754B2 (ja) * 2010-05-14 2012-08-22 株式会社デンソー 電力変換システムの放電制御装置
EP2985911B1 (en) * 2013-04-12 2017-05-17 Toyota Jidosha Kabushiki Kaisha Electronic apparatus
JP6086047B2 (ja) * 2013-09-06 2017-03-01 トヨタ自動車株式会社 電力変換装置
GB2526138A (en) * 2014-05-15 2015-11-18 Control Tech Ltd Diagnostics and control circuit
JP6380120B2 (ja) * 2015-01-20 2018-08-29 株式会社デンソー 信号検出装置

Also Published As

Publication number Publication date
JP2018102088A (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
US11387766B2 (en) Control circuit for electric power converter
JP5987974B2 (ja) 電子装置
JP2006280193A (ja) 駆動回路の異常判定装置およびこれを備える駆動装置並びに駆動回路の異常判定方法
JP6119778B2 (ja) インバータの制御装置
JP6220456B2 (ja) 電力変換装置
ES2773039T3 (es) Inversor de múltiples niveles con módulos separados de celdas de alimentación
JP5223367B2 (ja) 駆動装置
JP6760046B2 (ja) インバータの異常判定装置
JP6086047B2 (ja) 電力変換装置
US9667180B2 (en) Inverter
JP2005304143A (ja) 電力変換装置
JP7043791B2 (ja) インバータの異常判定装置
JP6279413B2 (ja) 電流センサの故障診断方法、電流センサの故障診断装置
JP2017112786A (ja) インバータの異常検出装置
JP7307704B2 (ja) インバータ制御装置
JP6451533B2 (ja) 電流センサ異常診断装置
JP7370775B2 (ja) 電力変換装置、および電力変換装置の制御方法
JP6729323B2 (ja) 異常判定装置
JP2020162253A (ja) 車載制御装置及びプログラム
JP7302194B2 (ja) 異常判定装置
JP2014155371A (ja) 電気自動車
JP2014215234A (ja) 配線状態検出装置
US20150225013A1 (en) Drive system, drive unit, control device and control method
JP2009254051A (ja) 負荷駆動装置およびその制御方法
EP3651309B1 (en) Power supply for vehicle and control method of power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R151 Written notification of patent or utility model registration

Ref document number: 6760046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees