JP2018042172A - 信号出力回路、イメージセンサ及び撮像装置 - Google Patents

Abstract

【課題】ノイズの発生を判定するための信号を出力する。【解決手段】受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、前記ソースの電位を基準電位に固定可能な第１スイッチ部と、前記トランジスタのドレインに接続された第２スイッチ部と、前記ドレインに接続された第３スイッチ部と、前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量と、前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する出力部とを備える、信号出力回路。【選択図】図６

Description

本発明は、信号出力回路、イメージセンサ及び撮像装置に関する。

撮像装置として、赤外線イメージセンサを利用した赤外線撮像装置が知られている。赤外線イメージセンサを利用した赤外線撮像装置は、非接触で温度測定が可能であるという特徴を有し、保安、医療、保全、研究開発、軍事などの用途に使用される。例えば、赤外線撮像装置は、空港で乗客の体温を非接触で測定して、感染症の患者を抽出するのに利用される。また、赤外線撮像装置は、暗視装置として利用される場合もある。以下、赤外線撮像素子を使用した赤外線撮像装置の例を説明するが、記載する技術は、これに限定されるものではない。

図１は、赤外線イメージセンサ１４を利用した赤外線撮像装置１の構成の一例を示す図である。赤外線撮像装置１は、撮像部１０と、撮像部１０が出力する赤外線撮像信号を信号処理する信号処理回路１８とを備える。撮像部１０は、レンズ１１と、赤外線イメージセンサ１４とを備える。信号処理回路１８は、感度補正演算回路１６と、画像化回路１５とを備える。

図２は、赤外線イメージセンサ１４の構成の一例を示す図である。赤外線イメージセンサ１４は、観測対象物の表面温度に応じて当該観測対象物から放射される赤外線を、二次元のアレイ状に配置された複数のセンサ素子で検出する。そして、赤外線イメージセンサ１４は、当該観測対象物の表面温度分布を示す熱画像（サーモグラフィ画像）を生成するためのセンサ出力信号を出力する。

赤外線イメージセンサ１４は、センサアレイ１２と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）読み出し回路１３とを備える。ＣＭＯＳ読み出し回路１３は、基板に設けられている。センサアレイ１２とＣＭＯＳ読み出し回路１３との対応する電極同士は、インジウム製のバンプ１７により接続されている。センサアレイ１２は、二次元のアレイ状に配置された複数のセンサ素子（画素）を有する。センサアレイ１２の各センサ素子は、赤外線の入射量に応じて抵抗値が変化する特性を有する光伝導型素子である。

レンズ１１（図１参照）は、観測対象物から放射された赤外線を、センサアレイ１２上に投射する。センサアレイ１２の各センサ素子は、投射された赤外線の入射光量に応じた光電流を発生する。これにより、赤外線は、電気信号に変換される。電気信号は、ＣＭＯＳ読み出し回路１３によってマルチプレクスされた後、信号処理回路１８の感度補正演算回路１６に出力される。画像化回路１５は、感度補正演算回路１６による感度補正処理後の赤外線撮像信号を、熱画像を生成するための画像信号に、フォーマット変換する。不図示の表示モニタは、画像化回路１５から出力された画像信号に基づいて、熱画像を表示する。

図３は、ＣＭＯＳ読み出し回路１３の構成の一例を示す図である。ＣＭＯＳ読み出し回路１３は、複数の画素回路２１と、スキャン回路２５とを備える。

スキャン回路２５は、水平方向（行方向）に平行に伸びる複数のスキャンライン２７と、垂直方向（列方向）に平行に伸びる複数の垂直バスライン２８と、垂直走査シフトレジスタ２２と、水平走査シフトレジスタ２３とを備える。

画素回路２１は、複数のスキャンライン２７と複数の垂直バスライン２８との各交差部に対応してマトリクス状に配置されている。画素回路２１内のセンサ素子２４は、赤外線イメージセンサ１４の感光部であるセンサアレイ１２（図２参照）に設けられるセンサ素子（セル）を示している。画素回路２１は、複数のセンサ素子２４の夫々に、設けられている。

画素回路２１では、リセットゲート用のトランジスタ３６にリセット信号ＲＳが印加され、トランジスタ３６が導通して蓄積容量４１が所定値に充電される。リセット信号ＲＳの印加が停止した後、入力ゲート用のトランジスタ３５に積分信号ＩＧ−Ｔ２が一定期間印加され、センサ素子２４に赤外線強度に対応した電流が流れ、蓄積容量４１の電圧が赤外線強度に対応した電圧になる。次に、サンプルホールドリセット用のトランジスタ３７は、リセット信号ＳＨＲＳに応じて導通し、サンプルホールド容量４２の電圧レベルを所定値にリセットする。次に、トランスファーゲート３８にサンプルホールド信号ＳＨおよび／ＳＨが印加され、蓄積容量４１の電圧がサンプルホールド容量４２に転送され、保持される。サンプルホールド信号／ＳＨは、サンプルホールド信号ＳＨの反転信号である。このような動作が複数の画素回路２１でそれぞれ同時に行われるので、各センサ素子２４の赤外線強度に対応した電圧が各サンプルホールド容量４２に保持される。

垂直走査シフトレジスタ２２は、複数のスキャンライン２７を１本ずつ選択するスキャンパルスＶ−Ｓｅｌを順次出力する。スキャンパルスＶ−Ｓｅｌに応じて、そのスキャンパルスＶ−Ｓｅｌが出力されたスキャンライン２７にゲートが接続されるトランジスタ３２が導通する。導通したトランジスタ３２にトランジスタ３１を介して接続された画素回路２１のサンプルホールド容量４２に保持された電圧が、トランジスタ３１およびトランジスタ３２を介して、対応する垂直バスライン２８のそれぞれに出力される。

水平走査シフトレジスタ２３は、トランジスタ３３に読み出しパルスＨ−ｓｅｌを順次印加する。読み出しパルスＨ−Ｓｅｌに応じて、垂直バスライン２８の電圧は、読み出しライン２６に出力され、イメージ信号電圧Ｖｐｘｌが生じる。イメージ信号電圧Ｖｐｘｌは、最終出力段増幅器２９からアナログの出力信号Ｖｏｕｔとして順次出力される。

すべての垂直バスライン２８の電圧の出力が終了すると、垂直走査シフトレジスタ２２が次のスキャンライン２７にスキャンパルスＶ−Ｓｅｌを印加する。以後、上記の動作を繰り返すことにより、１本の出力線に、２次元配置されたすべてのセンサ素子２４の信号が多重化されて出力される。トランジスタ３４は、信号ＶＲＳに応じて導通し、読み出しライン２６をグランドレベルにリセットする。

リセット信号ＲＳなど、ＣＭＯＳ読み出し回路１３を動作させるタイミング制御信号は、タイミング生成器２０から与えられる。

特開２０１１−１４２５５８号公報

ところが、ＣＭＯＳトランジスタのゲート電極界面に電荷トラップが存在すると、トラップに出入りする電子の有無により、トランジスタのチャネル電位が変調を受ける。図４は、画素回路の一部の構成を示す図である。入力ゲート用のトランジスタ３５のチャネル電位が電荷トラップにより変調を受けると、外部からトランジスタ３５のゲートに与える電圧を一定にしても、トランジスタ３５のゲート−ソース間の電圧が変化するので、トランジスタ３５のソース電位が変化する。トランジスタ３５のソース電位の変化は、センサ素子２４の両端に印加されるバイアス電圧を変動させるので、センサ素子２４で発生する光電流の変動を引き起こす。そのため、蓄積容量４１に蓄積されてサンプルホールド容量４２に転送される電荷量は変動する。したがって、画素回路２１から読み出される画素出力電圧は、入力ゲート部のトランジスタ３５のトラップ状態の時間的変化に応じて時間的に変動する。

この画素出力電圧の変動は、図５に示されるように、比較的振幅の大きい２値的な変動となって現れることが多く、ランダムテレグラフノイズと呼ばれる。図５は、画素出力電圧の変動の一例を示す図であり、或る一つの画素回路からの画素出力電圧を時間軸上で連続的に並べた連続データで表現している。ある画素に関して図５に示されるような画素出力電圧の変動が継続すると、当該画素に対応する部分の輝度が表示モニタ上で時間的に変化するので、表示モニタの画像が乱れるおそれがある。

しかしながら、従来の技術では、ランダムテレグラフノイズのようなノイズの発生を判定することは難しい。

そこで、本開示の一態様は、ノイズの発生を判定するための信号を出力可能にすることを目的とする。

上記目的を達成するため、本開示の第１の態様では、
受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
前記トランジスタのドレインに接続された第２スイッチ部と、
前記ドレインに接続された第３スイッチ部と、
前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量と、
前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する出力部とを備える、信号出力回路が提供される。

上記目的を達成するため、本開示の第２の態様では、
受光素子を複数備えるとともに、前記受光素子の夫々に対して設けられた画素回路と、出力部とを備え、
前記画素回路は、夫々、
前記受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
前記トランジスタのドレインに接続された第２スイッチ部と、
前記ドレインに接続された第３スイッチ部と、
前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量とを有し、
前記出力部は、前記画素回路の夫々について、前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する、イメージセンサが提供される。

上記目的を達成するため、本開示の第３の態様では、
撮像部と、信号処理部とを備え、
前記撮像部は、イメージセンサと、出力回路とを有し、
前記イメージセンサは、受光素子を複数有するとともに、前記受光素子の夫々に対して設けられた画素回路とを有し、
前記画素回路は、夫々、
前記受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
前記トランジスタのドレインに接続された第２スイッチ部と、
前記ドレインに接続された第３スイッチ部と、
前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量とを有し、
前記出力回路は、前記画素回路の夫々について、前記第１電圧に対応する第１出力信号と前記第２電圧に対応する第２出力信号とを出力し、
前記信号処理部は、前記第１出力信号に基づいて画像信号を生成し、前記第２出力信号の変化に基づいて、ノイズの発生を判定する、撮像装置が提供される。

本開示の一態様によれば、ノイズの発生を判定するための信号を出力可能となる。

赤外線イメージセンサを利用した赤外線撮像装置の構成の一例を示す図である。 赤外線イメージセンサの構成の一例を示す図である。 ＣＭＯＳ読み出し回路の構成の一例を示す図である。 画素回路の一部の構成を示す図である。 画素出力電圧の変動の一例を示す図である。 ＣＭＯＳ読み出し回路の構成の一例を示す図である。 画素回路の動作の一例の示すタイミングチャートである。 スキャン回路の動作の一例を示すタイミングチャートである。 信号処理部の構成の一例を示す図である。 ２つの出力信号の変化の一例を示す図である。 赤外線撮像装置の構成の一例を示す図である。 赤外線イメージセンサを含む撮像部の構成の一例を示す図である。 信号処理部の構成の一例を示す図である。 ランダムテレグラフノイズの対処手順の一例を示すフローチャートである。 信号処理部の構成の一例を示す図である。 ランダムテレグラフノイズの対処手順の一例を示すフローチャートである。

図６は、一実施形態に係るＣＭＯＳ読み出し回路１１３の構成の一例を示す図である。ＣＭＯＳ読み出し回路１１３は、複数の画素回路１２１と、スキャン回路１２５とを有する。ＣＭＯＳ読み出し回路１１３は、信号出力回路の一例である。

画素回路１２１は、複数のスキャンライン１２７と複数の垂直バスライン１２８との各交差部に対応してマトリクス状に配置されている。画素回路１２１内のセンサ素子１２４は、図２に示された赤外線イメージセンサ１４と同様に、センサアレイに設けられるセンサ素子（セル）を示している。図６に示された画素回路１２１は、複数のセンサ素子１２４の夫々に、設けられている。センサ素子１２４は、赤外線の入射量に応じて抵抗値が変化する特性を有する光伝導型素子である。各々の画素回路１２１は、互いに同じ構成を有する。センサ素子１２４は、受光素子の一例である。

画素回路１２１は、トランジスタ１３９と、トランジスタ１３０と、スイッチ回路１４３と、トランジスタ１４０と、サンプルホールド容量１４２と、トランジスタ１３６と、トランジスタ１３７とを有する。

トランジスタ１３０は、第１スイッチ部の一例である。スイッチ回路１４３は、第２スイッチ部の一例である。トランジスタ１４０は、第３スイッチ部の一例である。サンプルホールド容量１４２は、第１容量の一例である。

トランジスタ１３９は、センサ素子１２４の一端にソースが接続され、ゲートの電位が固定されている。センサ素子１２４の他端は、グランド（ＧＮＤ）に接続されている。トランジスタ１３９は、例えば、Ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。

トランジスタ１３９は、センサ素子１２４に印加するバイアス電圧を制御する。トランジスタ１３９のゲートには、一定のゲート駆動信号ＩＧ−Ｔ１が印加される。つまり、トランジスタ１３９がセンサ素子１２４の両端に印加する電圧は、一定のバイアス電圧に設定されている。

トランジスタ１３０は、トランジスタ１３９のソースの電位を基準電位（例えば、電源Ｖ１の電源電位）に固定可能な手段の一例である。トランジスタ１３０は、トランジスタ１３９の一端のソースと、電源Ｖ１との間に設けられている。トランジスタ１３０の一端のドレインは、トランジスタ１３９のソースに接続され、トランジスタ１３０の他端のソースは、電源Ｖ１に接続されている。トランジスタ１３０のゲートには、ゲート駆動信号ＳＴ−１が印加される。トランジスタ１３０は、ゲート駆動信号ＳＴ−１に従って開閉する。ゲート駆動信号ＳＴ−１は、タイミング生成器１２０から供給される。トランジスタ１３０は、第１スイッチ部の一例であり、例えば、Ｎチャネル型のＭＯＳトランジスタである。

スイッチ回路１４３は、トランジスタ１３９の他端のドレインに接続されている。スイッチ回路１４３は、第２スイッチ部の一例である。スイッチ回路１４３は、例えば、トランジスタ１３５と、トランスファーゲート１３８と、蓄積容量１４１とを有する。

トランジスタ１３５は、トランジスタ１３９に直列に接続され、トランジスタ１３９のドレインに一端が接続されている。トランジスタ１３５は、第１スイッチの一例であり、例えば、Ｎチャネル型のＭＯＳトランジスタである。

トランジスタ１３５は、センサ素子１２４及びトランジスタ１３９に電流を流す時間（蓄積容量１４１から電荷を放電する時間）を制御する。トランジスタ１３５のゲートには、ゲート駆動信号である積分信号ＩＧ−Ｔ２が印加される。つまり、トランジスタ１３５は積分信号ＩＧ−Ｔ２に従って開閉するように設定されている。トランジスタ１３５が開となるとき、いずれも開状態のトランジスタ１３５及びトランジスタ１３９を介して、蓄積容量１４１からセンサ素子１２４に電流を流すことができる。積分信号ＩＧ−Ｔ２は、タイミング生成器１２０から供給される。

トランスファーゲート１３８は、蓄積容量１４１とサンプルホールド容量１４２との間に設けられサンプルホールドスイッチ回路の一例である。トランスファーゲート１３８の一端は、トランジスタ１３５の他端と蓄積容量１４１の一端とに接続されている。蓄積容量１４１の他端は、グランドに接続されている。トランスファーゲート１３８の他端は、サンプルホールド容量１４２の一端に接続されている。トランスファーゲート１３８は、第２スイッチの一例である。

トランスファーゲート１３８のゲートには、ゲート駆動信号であるサンプルホールド信号ＳＨ及び／ＳＨが印加される。サンプルホールド信号／ＳＨは、サンプルホールド信号ＳＨの反転信号である。サンプルホールド信号ＳＨ及び／ＳＨは、タイミング生成器１２０から供給される。

蓄積容量１４１は、トランジスタ１３５とトランスファーゲート１３８との間に設けられている。蓄積容量１４１は、第２容量の一例である。例えば、蓄積容量１４１の一端は、トランジスタ１３５の他端のドレインとトランスファーゲート１３８の一端とを結ぶ電流経路に接続され、蓄積容量１４１の他端は、グランドに接続されている。蓄積容量１４１の具体例として、静電容量素子が挙げられる。

トランジスタ１４０は、トランジスタ１３９に直列に接続され、トランジスタ１３９のドレインに一端が接続されている。トランジスタ１４０の他端は、サンプルホールド容量１４２の一端とトランジスタ１３７の一端との間の電流経路に接続されている。トランジスタ１４０は、第３スイッチ部の一例であり、例えば、Ｎチャネル型のＭＯＳトランジスタである。

トランジスタ１４０は、トランジスタ１３０及びトランジスタ１３９に電流を流す時間（サンプルホールド容量１４２から電荷を放電する時間）を制御する。トランジスタ１４０のゲートには、ゲート駆動信号であるモニタ制御信号ＳＴ−２が印加される。つまり、トランジスタ１４０はモニタ制御信号ＳＴ−２に従って開閉するように設定されている。トランジスタ１４０が開となるとき、いずれも開状態のトランジスタ１３９及びトランジスタ１３０を介して、サンプルホールド容量１４２から電源Ｖ１に電流を流すことができる。モニタ制御信号ＳＴ−２は、タイミング生成器１２０から供給される。

サンプルホールド容量１４２は、蓄積容量１４１の一端にトランスファーゲート１３８を介して接続されている。サンプルホールド容量１４２の一端は、トランスファーゲート１３８の他端に接続された電流経路に接続され、サンプルホールド容量１４２の他端は、グランドに接続されている。サンプルホールド容量１４２の具体例として、静電容量素子が挙げられる。

次に、画素回路１２１の動作の一例について説明する。

トランジスタ１３９は、一定のゲート駆動信号ＩＧ−Ｔ１によって常にオンとなっている。

トランジスタ１３０，１４０のいずれもがＳＴ−１，ＳＴ−２によりオフとなっている場合、リセットゲート用のトランジスタ１３６にリセット信号ＲＳが印加され、トランジスタ１３６が導通して蓄積容量１４１が所定値に充電される。リセット信号ＲＳの印加が停止した後、入力ゲート用のトランジスタ１３５に積分信号ＩＧ−Ｔ２が一定期間印加され、センサ素子１２４に赤外線強度に対応した電流が流れ、蓄積容量１４１の電圧が赤外線強度に対応した電圧になる。つまり、センサ素子１２４に入射した赤外線強度に対応した光電流をトランジスタ１３５がオンとなっている期間に積分した電荷が、蓄積容量１４１に蓄積される。次に、サンプルホールドリセット用のトランジスタ１３７は、リセット信号ＳＨＲＳに応じて導通し、サンプルホールド容量１４２の電圧レベルを所定値にリセットする。次に、トランスファーゲート１３８にサンプルホールド信号ＳＨおよび／ＳＨが印加され、蓄積容量１４１の電圧がサンプルホールド容量１４２に転送され、保持される。

ここで、トランジスタ１３５がオフ（閉）とされ且つトランジスタ１３０，１４０がオン（開）とされると、トランジスタ１４０、トランジスタ１３９及びトランジスタ１３０を経由する電流経路によって、サンプルホールド容量１４２と電源Ｖ１とが接続される。サンプルホールド容量１４２から当該電流経路を経由して電源Ｖ１側に流れる電流（以下、「モニタ電流」とも称する）がセンサ素子１２４に流れる電流と同程度になるように、電源Ｖ１の電圧は、予め調整されている。

サンプルホールド容量１４２の容量値は、蓄積容量１４１の容量値よりも小さく（例えば、１／１０程度に）設定されている。そのため、光電流を蓄積容量１４１で積分する時間よりも短い時間（例えば、１／１０程度の時間）で、光電流を積分している期間に蓄積容量１４１に発生する信号電圧と同程度の信号電圧を、サンプルホールド容量１４２に発生させることができる。

トランジスタ１３０，１４０がオンとされた状態では、トランジスタ１３９のソース側は、電源Ｖ１により与えられる一定電位に固定され、トランジスタ１３９のゲート側も、ゲート駆動信号ＩＧ−Ｔ１により与えられる一定電位に固定される。したがって、トランジスタ１３９のゲート−ソース特性に応じて、トランジスタ１３９のゲート−ドレイン間を流れるモニタ電流は、一定の電流値に固定される。

しかしながら、トランジスタ１３５がオフとされ且つトランジスタ１３０，１４０がオンとされた状態でも、ランダムテレグラフノイズが発生すると、トランジスタ１３５のゲート−ソース間の電圧が変化する。トランジスタ１３５のゲート−ソース間の電圧が変化すると、やはり、トランジスタ１３９のゲート−ドレイン間を流れるモニタ電流の電流値も、変化してしまう。一方、トランジスタ１３５がオフとされ且つトランジスタ１３０，１４０がオンとされた状態では、センサ素子１２４に供給される電流は、トランジスタ１３９側からではなく、電源Ｖ１側から供給される。したがって、赤外線の入射量の変化によりセンサ素子１２４自体を流れる電流が増減しても、その増減は、電源Ｖ１からの電流供給で調整される。

つまり、トランジスタ１３５がオフとされ且つトランジスタ１３０，１４０がオンとされた状態でのモニタ電流の電流値の変化は、赤外線の入射量による変化ではなく、ランダムテレグラフノイズによる変化とみなすことが可能である。したがって、トランジスタ１３５がオフとされ且つトランジスタ１３０，１４０がオンとされた状態でのモニタ電流の電流値の変化の有無をモニタすることによって、ランダムテレグラフノイズの発生有無を判定することが可能となる。

図７は、画素回路１２１の動作の一例を示すタイミングチャートである。図６を参照して、図７について以下説明する。トランジスタ１３９は、一定のゲート駆動信号ＩＧ−Ｔ１が常時印加されていることによって、常時オンし、パルス動作をしていない。

１．最初に、リセットゲート用のトランジスタ１３６にリセット信号ＲＳが印加され、トランジスタ１３６が導通して蓄積容量１４１が所定値に充電される。トランジスタ１３６は、Ｐチャネル型のＭＯＳトランジスタであるため、リセット信号ＲＳがローレベルの期間にオン（開）となる。

２．リセット信号ＲＳの印加が停止した後、入力ゲート用のトランジスタ１３５は、積分信号ＩＧ−Ｔ２に従ってオンし、トランジスタ１３５及びトランジスタ１３９を流れる光電流の積分が開始される。

３．この積分動作と並行して、スキャン回路１２５は、前回の撮像フレームで積分された各光電流に対応する各画素信号を、垂直走査シフトレジスタ１２２及び水平走査シフトレジスタ１２３でサンプルホールド容量１４２から順次読み出している。

４．各画素信号の読み出しの終了後、サンプルホールドリセット用のトランジスタ１３７は、リセット信号ＳＨＲＳに応じて導通し、サンプルホールド容量１４２の電圧レベルを所定値にリセットする。トランジスタ１３７は、Ｐチャネル型のＭＯＳトランジスタであるため、リセット信号ＳＨＲＳがローレベルの期間にオン（開）となる。

５．また、各画素信号の読み出しの終了後、サンプルホールド容量１４２のリセットとともに、光電流の積分がトランジスタ１３５のオフにより一時的に中断される。

６．次に、トランジスタ１３０，１４０はＳＴ−１，ＳＴ−２によりオンとなる。トランジスタ１３９のソースがトランジスタ１３０を介して電源Ｖ１に接続された状態において、モニタ電流を積分した電荷がサンプルホールド容量１４２に蓄積され、モニタ用の信号電圧（モニタ出力電圧）がサンプルホールド容量１４２に発生する。上述のように、モニタ電流の積分は、光電流の積分に比べて短期間に実行可能である。

７．モニタ電流の積分が終了すると、トランジスタ１３０，１４０はＳＴ−１，ＳＴ−２によりオフとなる。スキャン回路１２５は、今回の撮像フレームで積分された各モニタ電流に対応する各モニタ信号を、垂直走査シフトレジスタ１２２及び水平走査シフトレジスタ１２３でサンプルホールド容量１４２から順次読み出す。

８．モニタ信号の読み出しと同時に、入力ゲート用のトランジスタ１３５は、積分信号ＩＧ−Ｔ２に従ってオンし、トランジスタ１３５及びトランジスタ１３９を流れる光電流の積分が再開される。

９．各モニタ信号の読み出しの終了後、サンプルホールドリセット用のトランジスタ１３７は、リセット信号ＳＨＲＳに応じて再度導通し、サンプルホールド容量１４２の電圧レベルを所定値に再度リセットする。

１０．また、各モニタ信号の読み出しの終了後、サンプルホールド容量１４２のリセットとともに、光電流の積分がトランジスタ１３５のオフにより終了する。

１１．サンプルホールド容量１４２のリセット後、トランスファーゲート１３８がサンプルホールド信号ＳＨおよび／ＳＨによりオンとなることにより、蓄積容量１４１の電圧は、サンプルホールド容量１４２に転送される。これにより、光電流の積分により得られた信号電圧（画素出力電圧）がサンプルホールド容量１４２に発生する。

１２．スキャン回路１２５は、積分された各光電流に対応する各画素信号を、垂直走査シフトレジスタ１２２及び水平走査シフトレジスタ１２３でサンプルホールド容量１４２から順次読み出す。

このような動作により、トランジスタ１３９ソースの電位が基準電位に固定されていないときにトランジスタ１３５を介してトランジスタ１３９を流れる光電流に応じた画素出力電圧がサンプルホールド容量１４２に発生する。また、トランジスタ１３９のソースの電位が基準電位に固定されているときにトランジスタ１４０を介してトランジスタ１３９を流れるモニタ電流に応じたモニタ出力電圧がサンプルホールド容量１４２に発生する。

なお、光電流は、第１電流の一例であり、画素出力電圧は、第１電圧の一例である。モニタ電流は、第２電流の一例であり、モニタ出力電圧は、第２電圧の一例である。

また、このように、同一の撮像フレーム期間に、光電流とモニタ電流とが交互に流れるように制御されている。したがって、画像信号を生成する元となる画素信号の他に、光電流の積分を中断した期間に生成されたモニタ信号が、同一の撮像フレーム期間に、スキャン回路１２５の出力信号として得られる。

モニタ信号が変化している画素は、その撮像フレームにおいて、ランダムテレグラフノイズが発生したと判別できる。そのため、例えば、ＣＭＯＳ読み出し回路１１３の外部の信号処理回路が、モニタ信号の変化が検知された画素に対応する画素信号又は画素信号から得られる信号を画像信号の生成に使用しない等の適切な処理を実行する。このような処理の実行によって、ランダムテレグラフノイズの影響を排除した画像信号を得ることが可能になる。

次に、スキャン回路１２５について説明する。

図６において、スキャン回路１２５は、水平方向（行方向）に平行に伸びる複数のスキャンライン１２７と、垂直方向（列方向）に平行に伸びる複数の垂直バスライン１２８と、垂直走査シフトレジスタ１２２と、水平走査シフトレジスタ１２３とを備える。また、スキャン回路１２５は、複数の画素回路１２１の夫々について、増幅トランジスタ１３１及び行選択トランジスタ１３２を有する。また、スキャン回路１２５は、複数の列選択トランジスタ１３３、読み出しライン１２６、出力段増幅器１２９、トランジスタ１３４を有する。

スキャン回路１２５は、出力部の一例である。スキャン回路１２５は、サンプルホールド容量１４２に発生した画素出力電圧に対応する画素信号と、サンプルホールド容量１４２に発生したモニタ出力電圧に対応するモニタ信号とを、出力信号Ｖｏｕｔとして時系列に共通の出力端子１４４から出力する。画素信号は、第１信号の一例であり、モニタ信号は、第２信号の一例である。

画素信号とモニタ信号とが一つの共通の出力端子１４４から出力されることで、画素信号とモニタ信号とが別々の出力端子から出力される場合に比べて、出力端子に接続される信号配線が削減される。よって、信号配線に必要な面積も削減可能となる。

図８は、スキャン回路１２５の動作の一例を示すタイミングチャートである。図６を参照して、図８について以下説明する。

サンプルホールド容量１４２に転送された各画素の信号電圧（画素出力電圧及びモニタ出力電圧）は、シフトレジスタによる行・列マトリクスのスイッチ切替により時系列に読み出される。シフトレジスタの動作は次の通りである。

パルス信号Ｖ−Ｓｔａｒｔにより垂直走査シフトレジスタ１２２の走査が開始し、パルス信号Ｈ−Ｓｔａｒｔにより水平走査シフトレジスタ１２３の走査が開始する。垂直走査シフトレジスタ１２２の最初の選択により１行目の行選択トランジスタ１３２がスキャンパルスＶ−Ｓｅｌによりオンとされている期間に、クロック信号（Ｃｌｏｃｋ）に応じて水平走査シフトレジスタ１２３が順次カウントアップしていく。これにより、各列に設けられた列選択トランジスタ１３３が、１列目、２列目、３列目と順番にオンとなって切り替わるように、水平走査シフトレジスタ１２３の読み出しパルスＨ−ｓｅｌにより選択される。そして、１行目の先頭列から最終列までの画素選択が水平走査シフトレジスタ１２３により行われ、１行目の最終列の選択後に、水平走査シフトレジスタ１２３の最後尾選択信号Ｖ−Ｄａｔのレベルがアクティブレベルとなる。

アクティブレベルの最後尾選択信号Ｖ−Ｄａｔにより、垂直走査シフトレジスタ１２２を一つカウントアップさせて、次の２行目の行選択への切り替えが垂直走査シフトレジスタ１２２により行われる。パルス信号Ｈ−Ｓｔａｒｔが水平走査シフトレジスタ１２３に再度与えられる。垂直走査シフトレジスタ１２２の選択により２行目の行選択トランジスタ１３２がスキャンパルスＶ−Ｓｅｌによりオンとされている期間に、クロック信号（Ｃｌｏｃｋ）に応じて水平走査シフトレジスタ１２３が順次カウントアップしていく。これにより、各列に設けられた列選択トランジスタ１３３が、１列目、２列目、３列目と順番にオンとなって切り替わるように、水平走査シフトレジスタ１２３の読み出しパルスＨ−ｓｅｌにより選択される。そして、２行目の先頭列から最終列までの画素選択が水平走査シフトレジスタ１２３により行われ、２行目の最終列の選択後に、水平走査シフトレジスタ１２３の最後尾選択信号Ｖ−Ｄａｔのレベルがアクティブレベルとなる。そして、最終行の選択まで繰り返される。

このようなシフトレジスタ動作が繰り返されて、垂直方向・水平方向に画素選択の走査が実施されることにより、全画素の出力が順次読み出される。つまり、画素信号とモニタ信号が出力信号Ｖｏｕｔとして読み出し回路１１３から時系列に出力される。トランジスタ１３４は、タイミング生成器１２０から供給される信号ＶＲＳに応じて導通し、読み出しライン１２６をグランドレベルにリセットする。

リセット信号ＲＳなど、ＣＭＯＳ読み出し回路１１３を動作させるタイミング制御信号は、タイミング生成器１２０から与えられる。タイミング生成器１２０は、読み出し回路１１３の内部に又は読み出し回路１１３の外部（例えば、後述の信号処理回路１１８）に設けられる。

図９は、信号処理回路１１８の構成の一例を示す図である。信号処理回路１１８は、信号処理部の一例である。信号処理回路１１８は、赤外線イメージセンサ１１４の内部の読み出し回路１１３から出力された画素信号から得られたセンサ出力に基づいて、表示モニタに表示される熱画像を生成するための画像信号を生成する。センサ出力は、第１出力信号の一例であり、例えば、画素信号をアナログからデジタルに変換した信号である。

信号処理回路１１８は、各画素（各画素回路１２１）の感度ばらつきを補正する感度補正回路１１６と、各画素（各画素回路１２１）の感度ばらつきを補正するための補正係数を記憶するメモリ１１９とを備える。メモリ１１９は、センサ出力を補正するための補正係数をセンサ素子１２４毎に記憶する。

赤外線イメージセンサ１１４の各画素の感度は、センサ素子１２４の光応答特性の違いや、トランジスタ１３９の特性の差異によるセンサ素子１２４への駆動バイアスの変動などの影響を受けてばらつく。これらの各画素での感度ばらつきを補正するため、感度補正回路１１６は、時系列に読み出されたセンサ出力に感度補正係数を乗じる処理を１画素毎に行う。画素毎に基準となるオフセット値及び各画素の光応答感度に相当するゲイン値は、メモリ１１９に補正係数として記憶されている。感度補正回路１１６は、メモリ１１９から読み出した補正係数を用いて、一様な入射光に対して各画素で等しい出力（感度）が得られるような補正演算処理を行う。

また、信号処理回路１１８は、比較器１５１と、基準値メモリ１５０と、フレームメモリ１５２と、画像化回路１１５とを備える。

比較器１５１は、各画素についてのモニタ出力と各画素についての基準値とを同じ画素同士で比較する。モニタ出力は、赤外線イメージセンサ１１４の内部の読み出し回路１１３から出力されたモニタ信号から得られる。モニタ出力は、第２出力信号の一例であり、例えば、モニタ信号をアナログからデジタルに変換した信号である。各画素についての基準値は、基準値メモリ１５０に予め記憶されている。

フレームメモリ１５２は、比較器１５１の比較結果に応じて、感度補正回路１１６による感度補正後のセンサ出力を画素出力データとして記憶する。画像化回路１１５は、フレームメモリ１５２から読み出された画素出力データを、熱画像を生成するための画像信号に、フォーマット変換する。画像化回路１１５は、画像信号を表示モニタに出力する。

図１０は、画素信号とモニタ信号の変化の一例を示す図である。読み出し回路１１３から出力される画素信号には、センサ素子１２４への入射波の入射量の変化に応じて様々な信号レベルが発生する。したがって、画像信号のみからランダムテレグラフノイズの判定を行うことは難しい。しかしながら、上述の通り、読み出し回路１１３から出力されるモニタ信号は、ランダムテレグラフノイズが発生していなければ、センサ素子１２４への入射波の入射量の変化にかかわらず、一定である。したがって、モニタ信号が継続的に変動していれば、ランダムテレグラフノイズが発生したとみなすことができる。

そこで、図９に示される信号処理回路１１８は、モニタ信号から得られたモニタ出力の変化に基づいて、トランジスタ１３９でのランダムテレグラフノイズの発生を判定する。例えば、信号処理回路１１８は、モニタ出力を、基準値メモリ１５０に予め記憶された基準値と比較器１５１により比較することによって、トランジスタ１３９でのランダムテレグラフノイズの発生有無を判定できる。

つまり、信号処理回路１１８は、赤外線イメージセンサ１１４から出力された画素信号又はセンサ出力の変動が、センサ素子１２４に入射した赤外線のような入射波の変化によるものか、ランダムテレグラフノイズのような雑音によるものなのかを判別できる。

例えば、信号処理回路１１８は、モニタ出力と基準値との差が比較器１５１により所定値以下と検知された場合、ランダムテレグラフノイズが発生していないと判定する。一方、信号処理回路１１８は、モニタ出力と基準値との差が比較器１５１により所定値より大きいと検知された場合、ランダムテレグラフノイズが発生したと判定する。

信号処理回路１１８は、ランダムテレグラフノイズが発生していないと判定した場合、感度補正後のセンサ出力を画像信号の生成に使用する。例えば、信号処理回路１１８は、感度補正後のセンサ出力をフレームメモリ１５２に画素出力データとして記録した上で、フレームメモリ１５２から読み出された画素出力データを画像化回路１１５に送信する。フレームメモリ１５２には、前回の撮像フレームでの画素出力データが記憶されているので、信号処理回路１１８は、前回の撮像フレームでの画素出力データを今回の撮像フレームでの画素出力データに更新する。

一方、信号処理回路１１８は、ランダムテレグラフノイズが発生したと判定した場合、感度補正後のセンサ出力を画像信号の生成に使用しない。例えば、信号処理回路１１８は、ランダムテレグラフノイズが発生したと判定した場合、フレームメモリ１５２内の画素出力データを更新しない。これにより、ランダムテレグラフノイズが無い画素出力データに基づいて生成された画像信号が、画像化回路１１５から出力される。画像化回路１１５は、ランダムテレグラフノイズが発生したと判定した場合、例えば、ノイズが発生する前にフレームメモリ１５２に記憶された画素出力データに基づいて、画像信号を生成する。

したがって、本実施形態によれば、ランダムテレグラフノイズが発生した画素の感度補正後のセンサ出力は画像信号の生成に使用されず、ランダムテレグラフノイズが発生していない画素の感度補正後のセンサ出力は画像信号の生成に使用される。これにより、ランダムテレグラフノイズのような雑音を起因とした輝度変化などの画像の目立った乱れを抑制することができる。

次に、撮像装置の具体例について説明する。

図１１は、赤外線撮像装置１０１の構成の一例を示す図である。赤外線撮像装置１０１は、撮像部１１０と、信号処理回路１１８と、表示モニタ１５３とを備える。赤外線撮像装置１０１に、表示モニタ１５３は含まれても含まれなくてもよい。

図１２は、赤外線イメージセンサ１１４を含む撮像部１１０の構成の一例を示す図である。赤外線イメージセンサ１１４は、ＣＭＯＳ読み出し回路１１３（図６参照）のチップの上にフリップチップ接続された受光素子アレイチップを有する。受光素子アレイチップは、量子井戸型赤外線検知素子（ＱＷＩＰ：Quantum Well Infrared Photodetector）が二次元のアレイ状に配置されたセンサアレイである。

赤外線イメージセンサ１１４は、真空容器１５５内に封入されている。冷却器１５６は、赤外線イメージセンサ１１４を７０〜８０Ｋへと冷却する。真空容器１５５の先端には赤外線の入射窓１５４が取り付けられている。真空容器１５５の前方に設置されたレンズ１１１を含む光学系により結像された赤外線が、入射窓１５４を通して赤外線イメージセンサ１１４へ入射される。レンズ１１１が結像する焦点の位置は、赤外線イメージセンサ１１４の入射面に調整される。

撮像部１１０は、赤外線イメージセンサ１１４の冷却温度を一定に保つための冷却器制御回路１５８と、レンズ１１１の焦点調整を行うための光学制御回路１５７とを有する。

撮像部１１０は、赤外線イメージセンサ１１４を駆動するためのセンサ駆動回路１５９を有する。センサ駆動回路１５９は、タイミングパルス信号（例えば、クロック信号、フレーム同期信号、シフトレジスタ制御信号等）を、赤外線イメージセンサ１１４のＣＭＯＳ読み出し回路１１３に供給するタイミング生成器１２０を有する。センサ駆動回路１５９は、ＣＭＯＳ読み出し回路１１３の動作電源、ＣＭＯＳ読み出し回路１１３内部の増幅器の電源電圧、リセット電圧、ゲート駆動信号ＩＧ−Ｔ１等のバイアス電圧を、赤外線イメージセンサ１１４のＣＭＯＳ読み出し回路１１３に供給する。

センサ駆動回路１５９は、Ａ／Ｄ（Analog-to-Digital）変換器１６０を有する。Ａ／Ｄ変換器１６０は、ＣＭＯＳ読み出し回路１１３からのアナログの画素信号及びモニタ信号を、例えば１４ビットの並行デジタル出力に変換する。１４本の並行デジタル出力は、シリアライザ１６１によって１系統の時系列デジタル信号に変換され、変換後のデジタル信号は、センサ出力又はモニタ出力として外部へ出力される。センサ駆動回路１５９は、出力回路の一例である。

なお、図１２は、Ａ／Ｄ変換器１６０とその後段の構成を一つの出力系統で示している。しかしながら、二次元アレイの画素を複数の領域に分割して読み出す場合、ＣＭＯＳ読み出し回路１１３からの出力チャネルは複数となるため、チャネル数に応じてＡ／Ｄ変換器の数を増やしてもよい。

図１３は、信号処理回路１１８Ａの構成の一例を示す図である。信号処理回路１１８Ａは、信号処理回路１１８の第一例である。信号処理回路１１８Ａは、撮像部１１０からの出力信号を信号処理する。

赤外線イメージセンサ１１４から時系列に出力されるセンサ出力は、光応答の感度ばらつきを持つ。感度補正回路１１６は、その感度ばらつきを補正する。感度補正回路１１６は、センサ素子１２４への一定の入射量に対する各センサ出力が互いに同じになるように、メモリ１１９に記憶された補正係数をセンサ出力に乗じる。メモリ１１９は、センサ出力に乗じる補正係数を各センサ素子１２４について記憶する。

感度補正後のセンサ出力は、画像信号を生成するための元データとして、フレームメモリ１５２に送られる。しかし、欠陥置換処理回路１７０は、感度補正後のセンサ出力をフレームメモリ１５２に記録する際に、欠陥画素に対応するセンサ出力を別のデータに置換する処理（例えば、欠陥画素に隣接する正常な画素に対応するセンサ出力に置換する処理）を実行する。欠陥置換処理回路１７０は、欠陥アドレスメモリ１６９に予め登録された情報を参照して、各画素が欠陥画素か否かを判定する。

図１４は、信号処理回路１１８Ａによるランダムテレグラフノイズの対処手順の一例を示すフローチャートである。図１３の構成について、図１４に示される各処理ステップと対比して以下説明する。

撮像部１１０は、各画素のモニタ出力を比較器１５１に入力する（ステップＳ６０）。比較器１５１は、モニタ出力と、基準値メモリ１５０に記録された基準値とを、位置が同じ画素同士で比較して、互いに一致するか否かを判定する（ステップＳ６２）。基準値は、例えば、正常状態でのモニタ出力の平均値である。

比較器１５１での比較結果によりモニタ出力と基準値とが一致しないと判定された場合、比較器１５１は、モニタ出力と基準値とが一致しない画素（センサ素子１２４）が欠陥であると判定する。比較器１５１は、欠陥と判断された画素の位置情報を欠陥アドレスメモリ１６９に追加登録する（ステップＳ６６）。

この追加登録処理は、一つの撮像フレーム毎に動的に実施される。一つの撮像フレーム期間中では、先にモニタ出力が撮像部１１０から読み出されてくる。そのため、先に追加の欠陥アドレスメモリ１６９の登録が実施され、この更新された欠陥アドレスメモリ１６９を参照しながら次に読み出されたセンサ出力に対する欠陥置換処理が行われる。したがって、ランダムテレグラフノイズが発生すると常に同時にそのノイズを排除する処理が自動的に行われることになる。

一方、比較器１５１での比較結果によりモニタ出力と基準値とが一致すると判定された場合、比較器１５１は、欠陥画素がないと判定する。比較器１５１は、欠陥画素がないと判定した場合、欠陥アドレスメモリ１６９を書換えない（ステップＳ６４）。

他方、ステップＳ６８にて、感度補正回路１１６は、感度補正後のセンサ出力を欠陥置換処理回路１７０に入力する。

欠陥置換処理回路１７０は、感度補正回路１１６から感度補正後のセンサ出力が得られた画素の位置情報が、欠陥アドレスメモリ１６９に登録された位置情報に含まれているか否かを判定することによって、当該画素が欠陥画素か否かを判定する（ステップＳ７２）。

欠陥置換処理回路１７０は、感度補正回路１１６から感度補正後のセンサ出力が得られた画素の位置情報が、欠陥アドレスメモリ１６９に登録された位置情報に含まれている場合、当該画素が欠陥画素と判定する。欠陥置換処理回路１７０は、隣接する画素同士の画素出力データは近似しているとみなして、欠陥画素と判定された画素の画素出力データを、当該欠陥画素に隣接する正常な画素の画素出力データに置換する（ステップＳ７４）。これにより、当該欠陥画素の画素出力データを正常な画素の画素出力データで臨時的に代用することができる。欠陥置換処理回路１７０は、フレームメモリ１５２に既に記憶された画素出力データを、置換した画素出力データに書き換える（ステップＳ７８）。

一方、欠陥置換処理回路１７０は、感度補正回路１１６から感度補正後のセンサ出力が得られた画素の位置情報が、欠陥アドレスメモリ１６９に登録された位置情報に含まれていない場合、置換処理を実施しない（ステップＳ７６）。欠陥置換処理回路１７０は、フレームメモリ１５２に既に記憶された画素出力データを、今回のステップＳ６８で入力されたセンサ出力を表す画素出力データに書き換える（ステップＳ７８）。

このように、比較器１５１は、センサ出力が基準値と一致しない画素があると判定した場合、当該画素にランダムテレグラフノイズが発生したと判断し、ランダムテレグラフノイズが発生した当該画素の位置情報を欠陥アドレスメモリ１６９に記録する。画像信号を生成する際に、欠陥置換処理回路１７０は、欠陥アドレスメモリ１６９を参照する。そして、欠陥置換処理回路１７０は、欠陥画素が検知された場合、その欠陥画素の画素出力データを隣接の正常画素の画素出力データに置換する処理を実施する。この置換処理によって、ランダムテレグラフノイズの影響は低減される。

ステップＳ７８の後、フレームメモリ１５２内の画素出力データは、画像化回路１１５に出力される。

図１３において、画像化回路１１５は、フレームメモリ１５２に蓄積されたセンサ素子１２４毎の画素出力データを用いて画像信号を生成する。フレームメモリ１５２内の画素出力データは、撮像部１１０からのセンサ出力の感度補正後の１４ビットの信号データである。

調整回路１６２は、表示モニタ１５３が２５６階調のグレースケール表示でモニタ出力する場合、１４ビットの画素出力データを８ビットの画素出力データに変換する。元の１４ビットの画素出力データは、赤外線イメージセンサ１１４の出力全範囲に対応した情報を有している。調整回路１６２は、出力全範囲を白黒のグレースケール表示で表示モニタ１５３にモニタ出力させるのではなく、出力全範囲の一部を切り出し、その切り出した範囲を白黒表示で表示モニタ１５３にモニタ出力させる。調整回路１６２は、出力全範囲のうちのどの部分を中心にしてどれ程の幅で切り出しを行うかを調整して、８ビットの画素出力データを生成する。

調整回路１６２は、切り出す際の中央値を定めるレベル調整を行い、このレベル調整を行うことによって、撮像結果を表示する場合の画面全体の明るさを調整する。一方、調整回路１６２は、切り出し幅を定めるゲイン調整を行い、このゲイン調整を行うことによって、画面表示のコントラストを調整する。

画像信号生成回路１６３は、調整回路１６２によって生成された８ビットの画像出力データを、表示モニタ１５３の表示形式等に応じたデータ配列に変換するフォーマット変換処理を行い、フォーマット変換処理後の画像信号を表示モニタ１５３に出力する。

図１３及び図１４では、ランダムテレグラフノイズへの対処を欠陥アドレスメモリ１６９でのデータ更新により実現したが、対処方法はこれに限るものではない。

例えば、モニタ出力に対する比較器１５１での判断結果を用いて、フレームメモリ１５２への補正後センサ出力の書き換えを制御するような対処が取られてもよい。具体的には、モニタ出力と基準値が一致しない場合には、フレームメモリ１５２の更新を行わず、前の撮像フレームのデータを継続するような対処が取られてもよい。

図１５は、信号処理回路１１８Ｂの構成の一例を示す図である。図１６は、信号処理回路１１８Ｂによるランダムテレグラフノイズの対処手順の一例を示すフローチャートである。信号処理回路１１８Ｂは、信号処理回路１１８の第二例である。上述と同様の構成については、上述の説明を援用して省略する。図１５の構成について、図１６に示される各処理ステップと対比して以下説明する。

ステップＳ８０にて、撮像部１１０は、各画素のセンサ出力を感度補正回路１１６に入力する。ステップＳ８２にて、感度補正回路１１６は、各画素のセンサ出力の感度を補正し、各画素の感度補正後のセンサ出力を欠陥置換処理回路１７０に入力する。

欠陥置換処理回路１７０は、感度補正回路１１６から感度補正後のセンサ出力が得られた画素の位置情報が、欠陥アドレスメモリ１６９に登録された位置情報に含まれているか否かを判定することによって、当該画素が欠陥画素か否かを判定する（ステップＳ８４）。

欠陥置換処理回路１７０は、感度補正回路１１６から感度補正後のセンサ出力が得られた画素の位置情報が、欠陥アドレスメモリ１６９に登録された位置情報に含まれている場合、当該画素が欠陥画素と判定する。欠陥置換処理回路１７０は、隣接する画素同士の画素出力データは近似しているとみなして、欠陥画素と判定された画素の画素出力データを、当該欠陥画素に隣接する正常な画素の画素出力データに置換する（ステップＳ８６）。これにより、当該欠陥画素の画素出力データを正常な画素の画素出力データで臨時的に代用することができる。

一方、欠陥置換処理回路１７０は、感度補正回路１１６から感度補正後のセンサ出力が得られた画素の位置情報が、欠陥アドレスメモリ１６９に登録された位置情報に含まれていない場合、置換処理を実施しない（ステップＳ８８）。

他方、撮像部１１０は、各画素のモニタ出力を比較器１５１に入力する。比較器１５１は、モニタ出力と、基準値メモリ１５０に記録された基準値とを、位置が同じ画素同士で比較して、互いに一致するか否かを判定する（ステップＳ９０）。基準値は、例えば、正常状態でのモニタ出力の平均値である。

比較器１５１は、ステップＳ９０での比較結果に基づいて、画像信号を生成するための元データになるフレームメモリ１５２のデータ格納を制御する。比較器１５１は、基準値とモニタ出力が一致する場合は、その画素でランダムテレグラフノイズが発生していないと判断し、フレームメモリ１５２のデータを、感度補正後の新しい画素出力データに更新する（ステップＳ９２）。一方、比較器１５１は、基準値とモニタ出力が一致しない場合には、ランダムテレグラフノイズが発生したと判断し、フレームメモリ１５２の更新を行わないようにする。従って、ランダムテレグラフノイズの発生画素では、前の撮像フレームでの感度補正後の画素出力データが残る。

フレームメモリ１５２内の画素出力データは、画像化回路１１５に出力される。フレームメモリ１５２内の画素出力データから画像信号を生成する処理は、上述と同様である。

以上、信号出力回路、イメージセンサ及び撮像装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、センサ素子の観測対象は、赤外線に限られず、可視光線、紫外線、Ｘ線などの他の電磁波でもよい。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
前記トランジスタのドレインに接続された第２スイッチ部と、
前記ドレインに接続された第３スイッチ部と、
前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量と、
前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する出力部とを備える、信号出力回路。
（付記２）
前記第１電流と前記第２電流が交互に流れる、付記１に記載の信号出力回路。
（付記３）
前記第２スイッチ部は、前記ドレインに接続された第１スイッチと、前記第１容量に接続された第２スイッチと、前記第１スイッチと前記第２スイッチとの間に設けられた第２容量とを有し、
前記第１スイッチ及び前記第２スイッチがオフされた状態で前記第２電流が流れる、付記１又は２に記載の信号出力回路。
（付記４）
前記第２スイッチ部は、前記第１電流が流れる第１スイッチと、前記第１電流に応じた電圧が発生する第２容量と、前記第２容量の電圧を前記第１容量に転送することで前記第１電圧を前記第１容量に発生させる第２スイッチとを有し、
前記第１スイッチ及び前記第２スイッチがオフされた状態で前記第２電流が流れる、付記１又は２に記載の信号出力回路。
（付記５）
前記第１容量の容量値は、前記第２容量の容量値よりも小さい、付記３又は４に記載の信号出力回路。
（付記６）
前記第２電流は、前記出力部が前記第１電圧を読み出し後に流れる、付記１から５のいずれか一項に記載の信号出力回路。
（付記７）
前記出力部は、前記第１信号と前記第２信号を共通の出力端子から出力する、付記１から６のいずれか一項に記載の信号出力回路。
（付記８）
前記受光素子は、電磁波の入射量に応じて抵抗値が変化するセンサ素子である、付記１から７のいずれか一項に記載の信号出力回路。
（付記９）
前記電磁波は、赤外線である、付記８に記載の信号出力回路。
（付記１０）
前記基準電位は、電源の電位である、付記１から９のいずれか一項に記載の信号出力回路。
（付記１１）
前記第２スイッチ部は、前記ソースと電源との間に位置する、付記１から１０のいずれか一項に記載の信号出力回路。
（付記１２）
受光素子を複数備えるとともに、前記受光素子の夫々に対して設けられた画素回路と、出力部とを備え、
前記画素回路は、夫々、
前記受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
前記トランジスタのドレインに接続された第２スイッチ部と、
前記ドレインに接続された第３スイッチ部と、
前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量とを有し、
前記出力部は、前記画素回路の夫々について、前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する、イメージセンサ。
（付記１３）
撮像部と、信号処理部とを備え、
前記撮像部は、イメージセンサと、出力回路とを有し、
前記イメージセンサは、受光素子を複数有するとともに、前記受光素子の夫々に対して設けられた画素回路とを有し、
前記画素回路は、夫々、
前記受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
前記トランジスタのドレインに接続された第２スイッチ部と、
前記ドレインに接続された第３スイッチ部と、
前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量とを有し、
前記出力回路は、前記画素回路の夫々について、前記第１電圧に対応する第１出力信号と前記第２電圧に対応する第２出力信号とを出力し、
前記信号処理部は、前記第１出力信号に基づいて画像信号を生成し、前記第２出力信号の変化に基づいて、ノイズの発生を判定する、撮像装置。
（付記１４）
前記信号処理部は、前記第２出力信号を基準値と比較することによって、ノイズの発生を判定する、付記１３に記載の撮像装置。
（付記１５）
前記信号処理部は、ノイズが発生した画素の画素出力データを、当該画素に隣接する正常な画素の画素出力データに置換する、付記１３又は１４に記載の撮像装置。
（付記１６）
前記信号処理部は、ノイズの発生の判定結果を用いて、フレームメモリの更新を制御する、付記１３から１５のいずれか一項に記載の撮像装置。

１，１０１ 赤外線撮像装置
１０，１１０ 撮像部
１１，１１１ レンズ
１２ センサアレイ
１３，１１３ ＣＭＯＳ読み出し回路
１４，１１４ 赤外線イメージセンサ
１８，１１８ 信号処理回路
２０，１２０ タイミング生成器
２１，１２１ 画素回路
２４，１２４ センサ素子
２５，１２５ スキャン回路
４１，１４１ 蓄積容量
４２，１４２ サンプルホールド容量
１４３ スイッチ回路

Claims (8)

1. 受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
   前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
   前記トランジスタのドレインに接続された第２スイッチ部と、
   前記ドレインに接続された第３スイッチ部と、
   前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量と、
   前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する出力部とを備える、信号出力回路。
2. 前記第１電流と前記第２電流が交互に流れる、請求項１に記載の信号出力回路。
3. 前記第２スイッチ部は、前記ドレインに接続された第１スイッチと、前記第１容量に接続された第２スイッチと、前記第１スイッチと前記第２スイッチとの間に設けられた第２容量とを有し、
   前記第１スイッチ及び前記第２スイッチがオフされた状態で前記第２電流が流れる、請求項１又は２に記載の信号出力回路。
4. 前記出力部は、前記第１信号と前記第２信号を共通の出力端子から出力する、請求項１から３のいずれか一項に記載の信号出力回路。
5. 受光素子を複数備えるとともに、前記受光素子の夫々に対して設けられた画素回路と、出力部とを備え、
   前記画素回路は、夫々、
   前記受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
   前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
   前記トランジスタのドレインに接続された第２スイッチ部と、
   前記ドレインに接続された第３スイッチ部と、
   前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量とを有し、
   前記出力部は、前記画素回路の夫々について、前記第１電圧に対応する第１信号と前記第２電圧に対応する第２信号とを出力する、イメージセンサ。
6. 撮像部と、信号処理部とを備え、
   前記撮像部は、イメージセンサと、出力回路とを有し、
   前記イメージセンサは、受光素子を複数有するとともに、前記受光素子の夫々に対して設けられた画素回路とを有し、
   前記画素回路は、夫々、
   前記受光素子にソースが接続され、ゲートの電位が固定されたトランジスタと、
   前記ソースの電位を基準電位に固定可能な第１スイッチ部と、
   前記トランジスタのドレインに接続された第２スイッチ部と、
   前記ドレインに接続された第３スイッチ部と、
   前記ドレインに前記第２スイッチ部を介して接続され且つ前記ドレインに前記第３スイッチ部を介して接続された第１容量であって、前記ソースの電位が前記基準電位に固定されていないときに前記第２スイッチ部を介して前記トランジスタを流れる第１電流に応じた第１電圧が発生し、前記ソースの電位が前記基準電位に固定されているときに前記第３スイッチ部を介して前記トランジスタを流れる第２電流に応じた第２電圧が発生する第１容量とを有し、
   前記出力回路は、前記画素回路の夫々について、前記第１電圧に対応する第１出力信号と前記第２電圧に対応する第２出力信号とを出力し、
   前記信号処理部は、前記第１出力信号に基づいて画像信号を生成し、前記第２出力信号の変化に基づいて、ノイズの発生を判定する、撮像装置。
7. 前記信号処理部は、ノイズが発生した画素の画素出力データを、当該画素に隣接する正常な画素の画素出力データに置換する、請求項６に記載の撮像装置。
8. 前記信号処理部は、ノイズの発生の判定結果を用いて、フレームメモリの更新を制御する、請求項６又は７に記載の撮像装置。

Images