JP2018033008A - 光電変換素子及び固体撮像装置 - Google Patents

Abstract

【課題】
広い受光領域と高速転送を両立できる光電変換素子及びこの光電変換素子を用いた固体撮像装置を提供する。
【解決手段】
受光領域ＰＤの中心位置に関して対称位置に設けられた第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８と、受光領域ＰＤの中心位置から第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８のそれぞれに至る電荷輸送路の両側に配置され、電荷輸送路及び８本の電荷転送チャネルの空乏化電位を変化させる第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８とを備える。
【選択図】図１

Description

本発明は、光信号を電子又は正孔（ホール）からなる信号電荷に変換する光電変換素子、及びこの光電変換素子又はこの光電変換素子と等価な構造を有する画素を、１次元又は２次元に配列した固体撮像装置に関する。

光の飛行時間を用いて距離画像を取得する光飛行時間型（ＴＯＦ型）距離センサでは、ＭＯＳ構造を用いてゲート電極直下のポテンシャルを縦方向（垂直方向）に制御している。例えば、ｐ型半導体層上に埋め込まれたｎ型の電荷生成埋込領域、電荷輸送埋込領域、電荷読み出し埋込領域と、これらの上を被覆する絶縁膜と、絶縁膜上に配置され、信号電荷を電荷輸送埋込領域へ転送する転送電極と、絶縁膜上に配置され、信号電荷を電荷読み出し埋込領域へ転送する読み出しゲート電極とを備え、電荷生成埋込領域で、パルス光を受光し、電荷生成埋込領域直下の半導体層で光信号を信号電荷に光電変換し、電荷転送埋込領域に蓄積された電荷の配分比から対象物までの距離を測定するＣＭＯＳ測距素子やこれを用いたＴＯＦ型イメージセンサが提案されている（特許文献１参照。）。

これらのＣＭＯＳ測距素子やこれを用いたＴＯＦ型イメージセンサにおいては、転送電極直下の界面欠陥や界面準位等に起因した雑音や暗電流の発生の問題が懸念される。更に、特許文献１に記載されたような転送電極を用いる場合は、長い距離にわたるポテンシャル勾配の制御が困難で、電荷転送チャネルの長い距離にわたって、電界をほぼ一定にするのは、現実的には無理であった。このため、長い電荷転送チャネルを有する測距素子等の光電変換素子においては、電荷転送チャネルの途中でキャリアが止まり、期待した性能が得にくくなるような不都合が発生していた。

また近年，バイオメディカルの世界において時間分解イメージセンサの活躍の場は更なる拡がりを見せている。時間分解イメージセンサを用いた手法の中に、細胞内分子に励起光を当てることで発生した蛍光の強度を測定して蛍光が減衰する時間(蛍光寿命)を計測する蛍光寿命顕微法(ＦＬＩＭ)がある。このＦＬＩＭを応用することによって医療，予防医学の分野に多大なインパクトを与えることが期待できる。

本発明者らは、高い信号雑音比(ＳＮ比)を保ちながら、４つの短時間の時間窓で連続した時間分解成分を低ノイズで取得できる４タップ横方向電界制御型の光電変換素子を既に提案した（特許文献２参照）。特許文献２に開示された光電変換素子では、受光領域の中心に関して対象となる４つの位置にそれぞれ設けられた電荷蓄積領域と、それぞれの電荷蓄積領域に至る経路の両側にそれぞれ設けられた電界制御電極（ゲート電極）対とを備え、光電変換により発生した電荷の移動先を第１〜４の電荷蓄積領域に順次設定して輸送する。一つの時間窓をサブナノ秒とし、同時にシングルショットで３乃至４の時間窓の測定を行い、次にその３乃至４の時間窓を全体として遅延させて1回目の時間窓の直後の測定時間レンジの測定を行い、これらを数回繰り返してつなぎ、蛍光寿命測定に必要なサブナノ秒の時間分解能と数ナノ秒の測定時間レンジを実現することができる。

特許文献２の技術によれば、電荷転送チャネルの長い距離にわたって、電界をほぼ一定にするための電位分布の制御が容易で、長い電荷転送チャネル中を信号電荷が、複数の領域に対称性よく高速に輸送され、しかも、半導体表面の界面における界面欠陥や界面準位等に起因した雑音や暗電流の発生の問題や輸送速度の低下の問題が回避できる光電変換素子、及びこの光電変換素子の複数個を配列した低雑音、高分解能で、応答速度の速い固体撮像装置を提供することができる。しかし、４タップの光電変換素子では、シングルショットの場合、複数の蛍光時間分解成分のうち３成分若しくは４成分しか取得できないという問題がある。またシングルショットの繰り返しで取得する場合には、トータルの計測時間が長くなるという問題がある。

国際公開第２００７／１１９６２６号パンフレット 国際公開第２０１５／１１８８８４号パンフレット

本発明は上記の問題に鑑み、トータルの計測時間を短くすることが可能な光電変換素子及びこの光電変換素子を用いた固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の第１態様は、(a)第１導電型の素子形成層と素子形成層の上部に埋め込まれた第２導電型の表面埋込領域からなる埋め込みフォトダイオードを含む撮像領域と、(b)撮像領域の中央部に定義される受光領域を囲む５つ以上の位置に互いに離間して設けられた、素子形成層よりも高不純物密度で第２導電型の複数の電荷読出領域と、(c)受光領域から複数の電荷読出領域のそれぞれに独立した経路で至る、複数の第２導電型の電荷転送チャネルと、(d)受光領域を囲む位置において、複数の電荷転送チャネルのそれぞれの両側に対をなして配置された複数の電界制御電極と、を備える光電変換素子であることを要旨とする。第１態様に係る光電変換素子は、複数の電界制御電極に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に順次印加し、表面埋込領域及び複数の電荷転送チャネルの空乏化電位を順次変化させることにより、表面埋込領域中で発生した多数キャリアの移動先を複数の電荷読出領域のいずれかに順次設定するように制御する。

本発明の第２態様は、第１態様に係る光電変換素子を画素とし、画素の複数個が同一半導体チップ上に配列された固体撮像装置であることを要旨とする。第２態様に係る固体撮像装置を構成する画素のそれぞれにおいて、複数の電界制御電極に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に順次印加し、表面埋込領域及び複数の電荷転送チャネルの空乏化電位を順次変化させることにより、表面埋込領域中で発生した多数キャリアの移動先を複数の電荷読出領域のいずれかに順次設定するように制御する。

本発明によれば、トータルの計測時間を短くすることが可能な光電変換素子及びこの光電変換素子を用いた固体撮像装置を提供できる。

本発明の第１実施形態に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 図１のＡ−Ａ方向から見た第１実施形態に係る光電変換素子の概略構造を説明する模式的な断面図である。 本発明の第１実施形態に係る光電変換素子の動作を説明するタイミング図である。 本発明の第１実施形態に係る光電変換素子のゲート信号を整形する回路を説明するタイミング図である。 本発明の第１実施形態に係る光電変換素子の動作を説明する模式的平面図（上面図）である。 図５のＢ−Ｂ方向から見た第１実施形態の変形例に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図である。 図５のＣ−Ｃ方向から見た第１実施形態の変形例に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図である。 本発明の第１実施形態に係る固体撮像素子の半導体チップ上のレイアウトの概略を説明する模式的平面図である。 図８に示した固体撮像素子に用いられている画素の内部構造の概略を説明する模式的平面図である。 本発明の第１実施形態の第１変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 図１０のＤ−Ｄ方向から見た第１実施形態の第１変形例に係る光電変換素子の概略構造を説明する模式的な断面図である。 図１０のＤ−Ｄ方向から見た第１実施形態の第１変形例に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図である。 本発明の第１実施形態の第２変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 本発明の第１実施形態の第３変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 図１４のＥ−Ｅ方向から見た第１実施形態の第３変形例に係る光電変換素子の概略構造を説明する模式的な断面図である。 本発明の第１実施形態の第３変形例に係る光電変換素子の動作を説明するタイミング図である。 図１７（a）は、図１４のＥ−Ｅ方向から見た第１実施形態の第３変形例に係る光電変換素子の、電荷転送時における、伝導帯の下端部（底部）のポテンシャル分布を示す図であり、図１７（ｂ）は、図１４のＦ−Ｆ方向から見た第１実施形態の変形例に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図である。 図１８（a）は、図１４のＥ−Ｅ方向から見た第１実施形態の第３変形例に係る光電変換素子の、背景光電荷の排出時における、伝導帯の下端部（底部）のポテンシャル分布を示す図であり、図１８（ｂ）は、図１４のＦ−Ｆ方向から見た第１実施形態の変形例に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図である。 本発明の第１実施形態の第３変形例に係る固体撮像素子に用いられている画素の内部構造の概略を説明する模式的平面図である。 本発明の第１実施形態の第４変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 第１実施形態の第４変形例に係る光電変換素子の撮像領域の上方から見たＸ−Ｙ面内の等電位線と、この等電位線の電位分布によって設定される電子の電荷輸送路を示す図である。 本発明の第２実施形態に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 図２２のＧ−Ｇ方向から見た第２実施形態に係る光電変換素子の概略構造を説明する模式的な断面図である。 図２２のＩ−Ｉ方向から見た第２実施形態に係る光電変換素子の概略構造を説明する模式的な断面図である。 図２５（a）は、図２２のＧ−Ｇ方向から見た第２実施形態に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図であり、図２５（ｂ）は、図２２のＨ−Ｈ方向から見た第２実施形態に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図であり、図２５（ｃ）は、図２２のＩ−Ｉ方向から見た第２実施形態に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を示す図である。 本発明の第２実施形態の第１変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 第２実施形態の第１変形例に係る光電変換素子の撮像領域の上方から見たＸ−Ｙ面内の等電位線と、この等電位線の電位分布によって設定される電子の電荷輸送路を示す図である。 図２７の等電位線の一部を拡大して示す図である。 第２実施形態の第１変形例に係る光電変換素子の伝導帯の下端部（底部）のポテンシャル分布を３次元メッシュ構造で示す図である。 本発明の第２実施形態の第２変形例に係る光電変換素子の概略構造を説明する模式的な断面図である。 本発明の第２実施形態の第３変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。 本発明の第２実施形態の第４変形例に係る光電変換素子の概略を説明する模式的平面図（上面図）である。

次に、図面を参照して、本発明の第１及び第２実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

又、以下に示す第１及び第２実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。更に、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。

又、図面において、ｎ又はｐを冠した領域や層が半導体領域や半導体層等の半導体を材料とする部材や構成要素を意味することは、当業者には自明な事項である。又、図面中でｎやｐに付した＋の上付き文字は、＋が付記されていない半導体領域に比して、相対的に不純物密度が高い半導体領域であることを意味し、ｎやｐの右上に付した−の上付き文字は、−が付記されていない半導体領域に比して、相対的に不純物密度が低い半導体領域であることを意味する。またｎ^＋とｎ^＋のように同じ表記であっても、必ずしも同じ不純物密度であることが示されている訳ではない。

＜第１実施形態＞
（光電変換素子の構造）
図１の平面図及び図２の断面図等に示すように、本発明の第１実施形態に係る光電変換素子は、第１導電型（ｐ型）の素子形成層２、素子形成層２の上部の一部に埋め込まれた第２導電型（ｎ型）の表面埋込領域３、表面埋込領域３の中央に設けられたｐ型高不純物密度の電位丘設定部７、及び表面埋込領域３の表面に接して設けられた、ｐ型のピニング層５を含む撮像領域（２，３，５，７）と、撮像領域（２，３，５，７）上に設けられた絶縁膜９と、撮像領域（２，３，５，７）の中央部に定義される受光領域ＰＤを囲むように、受光領域ＰＤの中心位置に関して対称となる８つの位置のそれぞれに互いに離間して設けられた、素子形成層２よりも高不純物密度でｎ型の第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８と、受光領域ＰＤを囲む位置において、絶縁膜９上に受光領域ＰＤの中心位置から第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８のそれぞれに至る８本の電荷転送チャネルのそれぞれの両側に対をなして配置された第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８と、を備える。

８本の電荷転送チャネルは、８個の第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８のうち隣り合う２個の電界制御電極に挟まれて形成される。例えば図１中の最上部に位置する第１電荷転送チャネルＲ１は、第８電界制御電極Ｇ８及び第１電界制御電極Ｇ１に挟まれた領域である。図１中で第１電荷転送チャネルＲ１の左側に表れる第２電荷転送チャネルＲ２は、第１電界制御電極Ｇ１及び第２電界制御電極Ｇ２に挟まれた領域である。図２中には、図１中で左右方向に水平に同一直線上に表れる第３電荷転送チャネルＲ３及び第７電荷転送チャネルＲ７が例示されている。

第１実施形態に係る光電変換素子は、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に対し、図３（ｂ）に示すような、それぞれ互いに位相の異なる電界制御パルスを周期的に順次印加し、表面埋込領域３の空乏化電位を順次変化させることにより、電荷転送チャネルのいずれかに、図６及び図７に示したような、電荷が輸送される電位勾配を順次形成して、表面埋込領域３中で発生した多数キャリアの移動先を第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８のいずれかに順次設定するように制御する。則ち、第１実施形態に係る光電変換素子は、電荷輸送路を横断する方向に静電誘導効果で電界制御を行う８つのゲートである第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８によって、平面パターンでのほぼ正八角形状の受光領域ＰＤで発生した光電子を、それぞれが受光領域ＰＤの中心から外側に放射状に延びる８本の電荷転送チャネルに沿って、電界制御により高速に移動させて、電荷変調を行う。

図１の平面図から分かるように、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８の配置トポロジーは、受光領域ＰＤの中心位置に関して８回回転対称が好ましいが、必ずしも正確な８回回転対称である必要はない。図１に示した第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第７電荷蓄積領域ＳＤ７のそれぞれは、表面埋込領域３中で発生した多数キャリアを信号電荷として蓄積する信号電荷蓄積領域として機能し、第８電荷蓄積領域ＳＤ８は、背景光により表面埋込領域３中で発生した背景光電荷を排出する電荷排出領域として機能する。

第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８のそれぞれの外側の端部には、高不純物密度のｎ型の第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第８電荷読出領域ＦＤ８が浮遊状態で設けられて７出力の光電変換素子が実現されている。第１実施形態に係る７出力の光電変換素子においては、第８電荷読出領域ＦＤ８は、電荷排出領域（ドレイン領域）として機能する。

第１実施形態に係る光電変換素子においては、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８のそれぞれの両側の絶縁膜９の内側には、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８への電荷の蓄積を促進する電界が印加される補助電極ＣＡ１１，ＣＡ２１，ＣＡ３１，……，ＣＡ８１；ＣＡ１２，ＣＡ２２，ＣＡ３２，……，ＣＡ８２が設けられているが、補助電極ＣＡ１１，ＣＡ２１，ＣＡ３１，……，ＣＡ８１；ＣＡ１２，ＣＡ２２，ＣＡ３２，……，ＣＡ８２は省略してもよい。

図１に示すように、第１実施形態に係る光電変換素子においては、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８から、対応する第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第８電荷読出領域ＦＤ８に至る８本のｎ型の電荷読出チャネルが形成される。補助電極ＣＡ１１，ＣＡ２１，ＣＡ３１，……，ＣＡ８１；ＣＡ１２，ＣＡ２２，ＣＡ３２，……，ＣＡ８２の外側で、複数の電荷読出チャネルのそれぞれの両側には、横方向電界制御を行う転送電極ＴＸ１１，ＴＸ２１，ＴＸ３１，……，ＴＸ８１；ＴＸ１２，ＴＸ２２，ＴＸ３２，……，ＴＸ８２が対をなして配置されている。

転送電極ＴＸ１１，ＴＸ２１，ＴＸ３１，……，ＴＸ８１；ＴＸ１２，ＴＸ２２，ＴＸ３２，……，ＴＸ８２に対しては、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８から対応する第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第８電荷読出領域ＦＤ８へ多数キャリアを転送する電荷転送パルスを一斉に印加され、第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第８電荷読出領域ＦＤ８への電荷の転送を促進する電界が印加される。

図１及び図２等に示すように、絶縁膜９の上方に遮蔽板１１が更に備えられている。この遮蔽板１１の開口部を介して、撮像領域（２，３，５，７）の中央部に受光領域ＰＤの平面パターンが定義され、この受光領域ＰＤに対し選択的に光が照射される。図１の平面図においては、撮像領域（２，３，５，７）の中央部に、遮蔽板１１の開口部としての受光領域ＰＤが定義されている。遮蔽板１１で覆われた撮像領域（２，３，５，７）に水平方向（Ｘ方向）に第３電荷転送チャネルＲ３及び第７電荷転送チャネルＲ７が受光領域ＰＤに連続するように設定された場合が例示されている。同様に、遮蔽板１１の下方となる撮像領域（２，３，５，７）に、水平方向の電荷転送チャネルに直交する垂直方向（Ｙ方向）に沿って、第１電荷転送チャネルＲ１及び第５電荷転送チャネルＲ５が受光領域ＰＤに連続するように設定される。

またＸ方向及びＹ方向を直交座標系とした際のｙ＝ｘとなる４５°方向の直線上の位置には、第４電荷転送チャネルＲ４及び第８電荷転送チャネルＲ８が受光領域ＰＤに連続するように設定され、ｙ＝−ｘとなる−４５°方向の直線上の位置には、第２電荷転送チャネルＲ２及び第６電荷転送チャネルＲ６が受光領域ＰＤに連続するように設定される。そのため図１の平面図では、受光領域ＰＤから、隣り合う電荷転送チャネルと中心軸どうしが４５°の角度をなして外側に放射状に延びる８本の電荷転送チャネルが定義される。そして、第１電荷転送チャネルＲ１，第２電荷転送チャネルＲ２，第３電荷転送チャネルＲ３，……，第８電荷転送チャネルＲ８の８つの端部にそれぞれ、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８が接続される。

（光電変換素子の動作）
第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８は、所望の電荷輸送路の中心軸に対して対称に位置する電界制御電極どうしが対となって、同じ大きさのゲート信号が印加される。例えば受光領域ＰＤで生成された信号電荷を、第７電荷転送チャネルＲ７に沿って、図５に示す第７電荷蓄積領域ＳＤ７を経由して第７電荷読出領域ＦＤ７へと電荷を移動させたい場合、第７電荷転送チャネルＲ７の中心軸をなすＢ−Ｂ線を対称軸として、第１制御電極対（Ｇ２、Ｇ３）、第２制御電極対（Ｇ１、Ｇ４）、第３制御電極対（Ｇ８、Ｇ５）及び第４制御電極対（Ｇ７、Ｇ６）が定義され、第１制御電極対（Ｇ２、Ｇ３）、第２制御電極対（Ｇ１、Ｇ４）、第３制御電極対（Ｇ８、Ｇ５）及び第４制御電極対（Ｇ７、Ｇ６）に順次異なるレベルの電圧が印加される。尚、受光領域ＰＤの正八角形の最大幅は４．５μｍ程度である。

図５において、第１制御電極対（Ｇ２、Ｇ３）には、第１電位レベルＬ（−１Ｖ）のゲート信号が印加された状態が例示されている。このとき、第２制御電極対（Ｇ１、Ｇ４）には、第１電位レベルＬより高い第２電位レベルＭ（０．５Ｖ）のゲート信号が印加される。第３制御電極対（Ｇ８、Ｇ５）には、第２電位レベルＭより高い第３電位レベルＨ（１．０Ｖ）のゲート信号が印加される。第４制御電極対（Ｇ７、Ｇ６）には、第３電位レベルＨより高い第４電位レベルＶ（２．３Ｖ）のゲート信号が印加される。

すなわち図５に示した第１制御電極対（Ｇ２、Ｇ３）、第２制御電極対（Ｇ１、Ｇ４）、第３制御電極対（Ｇ８、Ｇ５）及び第４制御電極対（Ｇ７、Ｇ６）の配置において、第１制御電極対（Ｇ２、Ｇ３）から、終点側である第４制御電極対（Ｇ７、Ｇ６）に向かって、順次、印加される電位が高くなるように、８個の電界制御電極によって上下対称となるように４個の制御電極対が構成され、４個の制御電極対にそれぞれに印加される電圧が異なるレベルに制御されている。

第７電荷転送チャネルＲ７を用いる場合の第１制御電極対（Ｇ２，Ｇ３）、第２制御電極対（Ｇ１，Ｇ４）、第３制御電極対（Ｇ８、Ｇ５）及び第４制御電極対（Ｇ７、Ｇ６）に対し、第１電界制御パルスｇ１，第２電界制御パルスｇ２，第３電界制御パルスｇ３，……，第８電界制御パルスｇ８から整形回路によって生成された互いに異なる電界制御電圧を、それぞれ印加し、横方向の静電誘導効果によって、受光領域ＰＤ及び電荷転送チャネルの空乏化電位を変化させることにより、図６及び図７に示したような、領域によって異なる電位勾配が形成されて、撮像領域（２，３，５，７）中を電位の谷に沿って輸送される信号電荷の移動方向が順次、制御される。

図５に示すように、電子に対するポテンシャルが高い電位丘設定部７の周囲を回るように形成された電位の谷に沿って受光領域ＰＤで生成された信号電荷が移動し、第４制御電極対（Ｇ７，Ｇ６）の間に定義される第７電荷転送チャネルＲ７の入り口に到達する。そして、受光領域ＰＤで生成された信号電荷は第７電荷転送チャネルＲ７を経由して、第７電荷蓄積領域ＳＤ７に移動する。このとき図６に示すように、第１制御電極対（Ｇ２，Ｇ３）の間に定義される第３電荷転送チャネルＲ３の電子に対するポテンシャルは浅く、第７電荷転送チャネルＲ７側の電子に対するポテンシャルが最も深くなるような滑らかに下降する電位勾配が、横方向の静電誘導効果によって形成される。そして、第７電荷蓄積領域ＳＤ７の不純物密度を高く設定することにより、図６に示すように、第７電荷転送チャネルＲ７から第７電荷蓄積領域ＳＤ７へ下降する電位勾配が形成される。

すなわち図５に例示したような電圧がそれぞれ印加された４個の制御電極対の配置において、図６は第３電荷転送チャネルＲ３に連続する第３電荷蓄積領域ＳＤ３へのゲートは閉まっており、第７電荷蓄積領域ＳＤ７へのゲートは開いている電位分布を示している。図６において、第３電荷転送チャネルＲ３の電子に対するポテンシャルが最も浅いことが示されている。一方、図７に示すように、第５電荷転送チャネルＲ５及び第１電荷転送チャネルＲ１の電子に対するポテンシャルは、いずれも第３電荷転送チャネルＲ３のポテンシャルよりも深いが、第７電荷転送チャネルＲ７のポテンシャルより浅い。図６及び図７は、第３電荷転送チャネルＲ３と電位丘設定部７の間、第５電荷転送チャネルＲ５と電位丘設定部７の間、及び第１電荷転送チャネルＲ１と電位丘設定部７の間に電位の谷が、電位丘設定部７の周囲を回るように、横方向の静電誘導効果によって形成されていることを示している。第３電荷転送チャネルＲ３の入り口から第２電荷転送チャネルＲ２の入り口、第１電荷転送チャネルＲ１の入り口、第８電荷転送チャネルＲ８の入り口を経て第７電荷転送チャネルＲ７の入り口に至るなだらかな電位勾配を有する第１の電位の谷が受光領域ＰＤの上側のルート（電荷輸送路）として、横方向静電誘導効果によって形成される。図５では図示を省略しているが、第３電荷転送チャネルＲ３の入り口から第４電荷転送チャネルＲ４の入り口、第５電荷転送チャネルＲ５の入り口、第６電荷転送チャネルＲ６の入り口を経て第７電荷転送チャネルＲ７の入り口に至るなだらかな電位勾配を有する第２の電位の谷が、受光領域ＰＤの下側のルート（電荷輸送路）として上側のルートに対称のトポロジーで、横方向静電誘導効果によって形成される。そして、このとき、第１電荷転送チャネルＲ１、第２電荷転送チャネルＲ２、第３電荷転送チャネルＲ３、第４電荷転送チャネルＲ４、第５電荷転送チャネルＲ５、第６電荷転送チャネルＲ６、第８電荷転送チャネルＲ８には電荷の移動を阻害する電位障壁がそれぞれ横方向静電誘導効果によって形成される。

すなわち第５電荷転送チャネルＲ５に設定される第５電荷蓄積領域ＳＤ５へのゲート、及び、第１電荷転送チャネルＲ１に設定される第１電荷蓄積領域ＳＤ１へのゲートはいずれも閉まっている。同様に、例えば図５中の最下部の第５電荷転送チャネルＲ５を用いて第５電荷蓄積領域ＳＤ５、及び第５電荷読出領域ＦＤ５へと電荷を移動させたい場合、第５電荷転送チャネルＲ５の中心軸をなすＣ−Ｃ線に沿って、新たに、第１制御電極対（Ｇ８、Ｇ１）、第２制御電極対（Ｇ２、Ｇ７）、第３制御電極対（Ｇ３、Ｇ６）及び第４制御電極対（Ｇ４、Ｇ５）がそれぞれ定義され、所定のレベルの電圧が分配される。

第５電荷読出領域ＦＤ５へと電荷を移動させたい場合は、電位谷の深さが最も浅い第１制御電極対（Ｇ８、Ｇ１）から、終点側である第４制御電極対（Ｇ４、Ｇ５）に向かって、順次、印加される電位が高くなるように、４個の制御電極対に印加する電圧を制御すれば、信号電荷を第５電荷読出領域ＦＤ５まで移動できる電位谷が横方向の静電誘導効果で設定できる。図示を省略するが、横方向静電誘導効果による空乏化電位を効率良く変化させるため、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８の直下の部分の絶縁膜９の厚さは他の部分より薄く、いわゆる「ゲート絶縁膜」として機能している。
実際には、図２４に示すように、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８等は絶縁膜９の内部に埋め込まれ、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８の直下は他の部分より薄くなっている。

図２に示すとおり、図１に示した撮像領域（２，３，５，７）は、ｐ型の素子形成層２と、素子形成層２の上部に埋め込まれた、ｎ型の表面埋込領域３とでｐｎ接合フォトダイオードを構成し、ｐｎ接合フォトダイオードによる光電変換で表面埋込領域３中の多数キャリアとして生成された電子が、信号電荷として表面埋込領域３中を輸送される。より具体的には、図１において、遮蔽板１１が定義する破線で示したアパーチャの内部に露出するｐ型の素子形成層２の一部と、ｎ型の表面埋込領域３の一部とが、埋込フォトダイオードを構成している。図１では、いずれも八角形の破線で遮蔽板１１の外縁部及び開口部であるアパーチャを示している。表面埋込領域３の表面に接して、ｐ型のピニング層５が設けられている。図２に示すとおり、第１実施形態に係る光電変換素子の断面構造は、３層構造の撮像領域（２，３，５，７）が、更にｐ型の半導体基板１上に形成されているので、実際は４層構造の例示となっている。

図２では、素子形成層２が、ｐ型の半導体基板１上にエピタキシャル成長等により堆積された構造を例示しているが、素子形成層２はｎ型の半導体基板１上に設けられていても構わない。更に、素子形成層２と半導体基板１との間等に他の層を含んで、５層以上の構造としても構わない。ピニング層５において、信号電荷と反対導電型のキャリアである正孔（ホール）の密度が、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に印加される電圧による静電誘導効果で、受光領域ＰＤの周辺部の電荷輸送路及び８本の電荷転送チャネルの空乏化電位を制御することによって変化する。

図１の平面図では絶縁膜９が図示されていないが、図２から第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８は絶縁膜９の上に配置されていることが理解できる。隣り合う第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８の間にはそれぞれ電荷転送チャネルが８本定義される。第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８は、８本の電荷転送チャネルとして機能する表面埋込領域３を平面パターン上で挟み、平面パターンとしては信号電荷の輸送方向と直交する方向に沿って互いに対向配置されるトポロジーになるが、断面図上では、撮像領域（２，３，５，７）上に絶縁膜９を介して配列されている。

図１では、遮蔽板１１のアパーチャ直下の受光領域ＰＤとして機能する埋込フォトダイオード領域を取り巻くように、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８が配置されている。図３に示すように、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に加える電位を変化させたとき、受光領域ＰＤを構成している表面埋込領域３の空乏化電位を横方向の静電誘導効果によって、電荷輸送路となる電位の谷を形成するように制御し、更に８本の電荷転送チャネルの空乏化電位を制御することができる。

図示を省略するが、第１電荷読出領域ＦＤ１には、第１信号読出トランジスタ（増幅トランジスタ）のゲート電極が、絶縁膜９中に設けられたコンタクト窓を介して接続される。第１信号読出トランジスタ（増幅トランジスタ）のドレイン電極は電源ＶＤＤに接続され、ソース電極は画素選択用の第１スイッチングトランジスタＳＥＬ１のドレイン電極に接続されている。第１スイッチングトランジスタＳＥＬ１のソース電極は、垂直信号線に接続され、ゲート電極には水平ラインの選択用制御信号ＳＬ（ｉ）が、図９に示した垂直シフトレジスタ２３から与えられる。

選択用制御信号ＳＬ（ｉ）をハイ（Ｈ）レベルにすることにより、第１スイッチングトランジスタＳＥＬ１が導通し、第１信号読出トランジスタで増幅された第１電荷読出領域ＦＤ１の電位に対応する電流が垂直信号線に流れる。更に、第１電荷読出領域ＦＤ１には、第１リセットトランジスタＲＴ１のソース電極が接続されている。第１リセットトランジスタＲＴ１のドレイン電極は電源ＶＤＤに接続され、第１リセットトランジスタＲＴ１のゲート電極にはリセット信号ＲＴ₁（ｉ）が図８に示した垂直シフトレジスタ２３から与えられる。リセット信号ＲＴ₁（ｉ）をハイ（Ｈ）レベルにして、第１リセットトランジスタＲＴ１が第１電荷読出領域ＦＤ１に蓄積された電荷を吐き出し、第１電荷読出領域ＦＤ１をリセットする。

一方、第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，第４電荷読出領域ＦＤ４，……，第７電荷読出領域ＦＤ７にも、第１電荷読出領域ＦＤ１と同様に、いずれも第１信号読出トランジスタ（増幅トランジスタ）と等価な、第２信号読出トランジスタ，第３信号読出トランジスタ，第４信号読出トランジスタ，……，第７信号読出トランジスタが接続されている。また第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，第４電荷読出領域ＦＤ４，……，第７電荷読出領域ＦＤ７には、いずれも第１スイッチングトランジスタＳＥＬ１と等価な第２スイッチングトランジスタＳＥＬ２，第３スイッチングトランジスタＳＥＬ３，第４スイッチングトランジスタＳＥＬ４，……，第７スイッチングトランジスタＳＥＬ７と、いずれも第１リセットトランジスタＲＴ１と等価な第２リセットトランジスタＲＴ２，第３リセットトランジスタＲＴ３，第４リセットトランジスタＲＴ４，……，第７リセットトランジスタＲＴ７が接続されている。

第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に与える電圧によって、受光領域ＰＤで発生した電子の移動の制御を自在に行うためには、電荷輸送路及び対向する電界制御電極の対に挟まれた電荷転送チャネルの空乏化電位（埋め込みダイオード内の空乏化電位）が、制御電極対に加える電圧によって大きく変動するように構成すればよい。これは、基板の不純物密度を低く設定し、表面のホールピニングのためのピニング層５を比較的低不純物密度に選ぶことによって行える。こうした光電変換素子の電界制御電極及びピニング層の内部のキャリアの濃度の変化等については、特許文献２中で「第１電界制御電極対４１ａ，４１ｂ」を用いて代表的に説明したものと原理的に等価であるため、重複説明を省略する。

通常の固体撮像装置においては、ピニング層は、ダーク時の表面でのキャリアの生成や信号キャリアの捕獲を抑制する層であり、ダーク電流や信号キャリアの捕獲の削減のために好ましい層として、従来用いられているが、第１実施形態に係る光電変換素子のピニング層５は、これらの従来周知の機能に留まらず、表面埋込領域３の空乏化電位を第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８の電圧で大きく変化させる作用をなす重要な層として機能している。

図５に例示したような四対の制御電極対に、それぞれ異なった電圧レベルのゲート電圧を加えることで、遮蔽板１１の開口部（アパーチャ）に入射した光で、埋込フォトダイオード領域で発生したキャリア（電子）を、受光領域ＰＤから延びる八方向の中の所望の電荷転送チャネルに振り分けるように高速に移動させる電荷変調素子等を実現することができる。

則ち、第１実施形態に係る光電変換素子においては、図５に示すように、中心軸が４５°ずつの角度をなして設けられた８本の電荷転送チャネルのうち７本の電荷転送チャネルの端部には、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第７電荷蓄積領域ＳＤ７が設けられているので、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に、それぞれ異なった第１〜第４電位レベルのゲート電圧を加えることができるようにすることで、７本の電荷転送チャネルの起点側に位置する埋込フォトダイオード領域で発生したキャリア（電子）の信号電荷を、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に加える電界制御電圧によって、高速に振り分けて移動させる光飛行時間（ＴＯＦ）型距離センサの動作を実現することができる。

又、８本の電荷転送チャネルのうち残る１本の電荷転送チャネルの端部には、図５に示すように、電荷排出領域ＳＤ８が設けられている。このため、図３に示したような、それぞれ異なった第１〜第４電位レベルのゲート電圧を第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に加えることで、埋込フォトダイオード領域で発生した背景光による背景光電荷を、残る１本の電荷転送チャネルの入り口に高速に移動させ、背景光電荷を電荷排出領域ＳＤ８に排出することができる。

第１電荷読出領域ＦＤ１には、第１信号読出トランジスタ（増幅トランジスタ）のゲート電極が、接続されているので、第１電荷読出領域ＦＤ１に輸送された電荷量に相当する電圧によって、第１信号読出トランジスタ（増幅トランジスタ）で増幅された出力が、第１スイッチングトランジスタＳＥＬ１を介して外部に出力される。同様に、第２電荷読出領域ＦＤ２には、第２信号読出トランジスタ（増幅トランジスタ）のゲート電極が接続されているので、第２電荷読出領域ＦＤ２に輸送された電荷量に相当する電圧によって、第２信号読出トランジスタ（増幅トランジスタ）で増幅された出力が、第２スイッチングトランジスタを介して外部に出力される。

例えば、ＴＯＦ型距離センサへの応用においては、ＴＯＦ距離センサに設けられた光源から繰り返しパルス信号として光を対象物に照射し、対象物によって反射された光の往復に要する遅延時間Ｔ_dを測定すればよい。則ち、ＴＯＦ距離センサへの応用では、上記のように、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に、図３に示すようなそれぞれ互いに位相の異なる第１電界制御パルスｇ１，第２電界制御パルスｇ２，第３電界制御パルスｇ３，……，第８電界制御パルスｇ８から整形回路によって生成された互いに異なる電界制御電圧を順次印加する動作を、出力光の光パルスの繰り返し周期と同期して、周期的に繰り返して遅延時間Ｔ_dを測定する。遅延時間Ｔ_dの測定については、特許文献２における「遅延時間Ｔ_dの測定」と同様の原理を使用できる。

第１実施形態に係る光電変換素子は、比較的デューティの狭いパルス光を用いて動作させる。図３に示すように、到来光の光パルスを受けて、光電変換素子で変調された電荷を蓄積する期間では、第１電界制御パルスｇ１，第２電界制御パルスｇ２，第３電界制御パルスｇ３，……，第８電界制御パルスｇ８を、整形回路によって整形し、第１電位レベルＬ、第２電位レベルＭ、第３電位レベルＨ及び第４電位レベルＶの４段階の出力レベルをそれぞれ生成して、８つのゲート信号を図３に示すように周期的に与えて動作させる。

４段階の出力レベルの信号は、例えば図４に示すような論理回路を組み合わせて実現できる。図４中には、クロックからの、第１電界制御パルスｇ１，第２電界制御パルスｇ２，第３電界制御パルスｇ３，……，第８電界制御パルスｇ８のうち、第２電界制御パルスｇ２と第３電界制御パルスｇ３、第７電界制御パルスｇ７と第８電界制御パルスｇ８、第３電界制御パルスｇ３と第４電界制御パルスｇ４、第６電界制御パルスｇ６と第７電界制御パルスｇ７、をそれぞれ対とし、各対からの入力を４つの２入力ＡＮＤ回路にそれぞれ入力している。更に図４に示すように、上段側の２つの２入力ＡＮＤ回路の出力が上段側に配置した第１の２入力ＯＲ回路に入力され、下段側の２つの２入力ＡＮＤ回路の出力が下段側に配置した第２の２入力ＯＲ回路に入力している。そして、２つの２入力ＯＲ回路の出力がＮＯＲ回路に入力されている。そして、２つの２入力ＯＲ回路の出力を直接、選択回路１５の２つの１．０Ｖ入力端子に入力し、同時にＮＯＲ回路の出力を選択回路１５の−１．０Ｖ入力端子に入力して波形整形している。図４に示す選択回路１５を介して第１電界制御電極Ｇ１に入力するゲート信号を生成することが可能である。図３（ｂ）に示す第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，第４電界制御電極Ｇ４，……，第８電界制御電極Ｇ８に入力するゲート信号も同様な、論理回路の構成で生成することが可能である。

以上のように、第１実施形態に係る光電変換素子によれば、従来のＭＯＳ構造を用いてゲート電極直下のポテンシャルを縦方向（垂直方向）に制御する場合に比し、横方向（電荷転送チャネルに直交する）の静電誘導効果による電界制御を用いているので、電荷転送チャネルの長い距離にわたって電界がほぼ一定になるようにして、信号電荷が対称性を維持しながら高速に輸送される。又、第１実施形態に係る光電変換素子によれば、平面パターンでほぼ八角形状の受光領域ＰＤを設け、この受光領域ＰＤの中心からそれぞれの中心軸が放射状に延びる８本の電荷転送チャネルが形成される。８本の電荷転送チャネルは、いずれも同じ形状で対称的に形成されているので、トータルの計測時間を短くすることが可能で、且つ広い受光領域ＰＤと電荷の高速転送とを両立できる８タップ型横方向電界制御型光電変換素子を提供できる。

このように受光領域ＰＤを大きくできるため、感度を高めることが出来、高精度な蛍光寿命の計測が可能になる。また高めた感度を積算回数の減少に使えば、従来と同じ蛍光発光の場合であっても計測時間を短くできる。また、より高速な電荷転送により、蛍光寿命の時間分解能を上げることが出来る。そのため、蛍光寿命の計測を一層高速且つ高精度に実行できる。則ち、第１実施形態に係る光電変換素子をＴＯＦ距離センサに応用すると、従来の埋め込みフォトダイオードを用いたＣＭＯＳ型ＴＯＦ距離画像センサに比べて、電荷転送チャネルの長さを長くとることができるので、アパーチャの実質的な開口率が向上して、高感度化が図れる。

更に、従来のＭＯＳ構造を用いてゲート電極直下のポテンシャルを縦方向に制御する構造においては、ゲート酸化膜とシリコン表面の界面における界面欠陥や界面準位等に起因した雑音や暗電流があったが、第１実施形態に係る光電変換素子によれば、横方向の静電誘導効果による電界制御を用いているので、ゲート酸化膜とシリコン表面の界面における界面欠陥や界面準位等に起因した雑音や暗電流の発生の問題や輸送速度の低下の問題が回避できる。

又、第１実施形態に係る光電変換素子によれば、受光領域ＰＤの中心位置から放射状に延びる８本の電荷転送チャネルのうち７本の端部に位置する第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第７電荷蓄積領域ＳＤ７に対し、信号電荷を順次、高速に振り分けて輸送し、８本のうち残る１本の電荷輸送路の端部に位置する電荷排出領域に、背景光に依拠した背景光電荷を排出することができるので、ＴＯＦ距離センサに限られず、極短時間に同じ現象が繰り返されるような物理現象の観測に応用することができる。例えば、第１実施形態に係る光電変換素子は、蛍光物質の寿命を測定する素子として応用すれば、電荷転送チャネルの長い距離にわたって電界がほぼ一定になるようにして、信号電荷を高速に輸送していることから、より精度の高い測定が実現できる。

−固体撮像装置−
第１実施形態に係る光電変換素子は、固体撮像素子（光飛行時間距離画像センサ）の画素Ｘ_ijに適用可能であり、固体撮像素子の画素Ｘ_ijに適用することにより、各画素Ｘ_ijの内部において、高速の信号電荷の転送が可能になる。図８は、第１実施形態に係る光電変換素子を画素Ｘ_ijとし、この画素Ｘ_ijをマトリクス状に複数個配列した固体撮像素子の構成例である。

７出力光電変換素子の内部において、埋込フォトダイオード構造を用いて、横方向電界制御型（ＬＥＦ）電荷変調ドライバ２４から出力される第１電界制御パルスｇ１，第２電界制御パルスｇ２，第３電界制御パルスｇ３，……，第８電界制御パルスｇ８から整形回路によって生成された互いに異なる電界制御電圧を、それぞれ互いに異なる位相関係で、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８に順次印加することにより、横方向の電界による静電誘導効果によって、電荷輸送路及び８本の電荷転送チャネルの空乏化電位を順次変化させ、信号電荷を選択された電荷転送チャネル中を高速に輸送して、順次、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第７電荷蓄積領域ＳＤ７に蓄積し、背景光電荷を電荷排出領域をなす第８電荷蓄積領域ＳＤ８に排出することができる。

図９に示すように、７出力光電変換素子の出力端子となる第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第７電荷読出領域ＦＤ７は、画素Ｘ_ijの画素内でソースフォロワアンプのゲートに接続され、アクティブピクセル型の回路により、信号が周辺の読み出し回路に読み出される。

なお、図９に示すように、７出力光電変換素子の第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第７電荷読出領域ＦＤ７のノードには、第１リセットトランジスタＲＴ１，第２リセットトランジスタＲＴ２，第３リセットトランジスタＲＴ３，……，第７リセットトランジスタＲＴ７も接続され、読み出した後、７出力光電変換素子の第１電荷読出領域ＦＤ１，第２電荷読出領域ＦＤ２，第３電荷読出領域ＦＤ３，……，第７電荷読出領域ＦＤ７の電荷をリセットする。この動作は、ノイズキャンセルにも利用する。

本発明の第１実施形態に係る固体撮像装置を光飛行時間距離画像センサとして構成する場合について例示すれば、図８に示すように、画素アレイ部と周辺回路部（２１，２２，２３，２４）とを同一半導体チップ上に配置し、集積化した構造として示すことが可能である。画素アレイ部例えば、方形状の領域として定義することが可能であり、図９に示した画素Ｘ_ij（ｉ＝１〜ｎ；ｊ＝１〜ｍ：ｎ，ｍはそれぞれ整数である。）を２次元マトリクス状に多数配列できる。画素アレイ部の下辺部には、図８において水平方向に示した画素行Ｘ_11，Ｘ_12，……Ｘ_1m；Ｘ_21，Ｘ_22，……Ｘ_2m；……Ｘ_n1，Ｘ_n2，……Ｘ_nm方向に沿ってカラム並列折り返し積分／巡回型Ａ／Ｄ変換器２２と、このカラム並列折り返し積分／巡回型Ａ／Ｄ変換器２２に接続される水平シフトレジスタ２１が設けられている。画素アレイ部の左辺部には、図８において垂直方向に示した画素列Ｘ₁₁，Ｘ_21，……，Ｘ_n1；Ｘ₁₂，Ｘ_22，……，Ｘ_n2；……；Ｘ_1m，Ｘ_2m，……，Ｘ_nm方向に沿って垂直シフトレジスタ２３が設けられている。垂直シフトレジスタ２３及び水平シフトレジスタ２１には、図示を省略したタイミング発生回路が接続されている。第１実施形態に係る固体撮像素子では、画素アレイ部の下辺部に設けられたカラム並列折り返し積分／巡回型Ａ／Ｄ変換器２２に信号を読み出してＡ／Ｄ変換を行い、更にノイズキャンセルする。これにより、光電荷による信号レベルが抽出され、固定パターンノイズや、時間的ランダムノイズの一部（リセットノイズ）がキャンセルされた信号を求める。

既に説明したとおり、第１実施形態に係る固体撮像装置においては、第１実施形態に係る光電変換素子を画素Ｘ_ijとして用いている。そして、従来のＭＯＳ構造を用いてゲート電極直下のポテンシャルを縦方向（半導体基板の表面に垂直方向）に制御する方式の単位画素で構成した場合に比し、第１実施形態に係る固体撮像装置では各画素Ｘ_ijが横方向（半導体基板の表面に平行で電荷転送方向に直交する方向）の静電誘導効果による電界制御を用いているので、各画素Ｘ_ijを構成する７出力光電変換素子のそれぞれ内部において、電荷輸送路に沿った長い距離にわたって電界がほぼ一定になるようにできる。このため、図３（ｂ）に例示したタイミングチャートで画素Ｘ_ij内の７出力光電変換素子を動作させることにより、トータルの計測時間を短くし、且つ信号電荷を高速に転送できる。

更に、従来のＭＯＳ構造を用いてゲート電極直下のポテンシャルを縦方向に制御する方式の単位画素を用いた構造においては、ゲート酸化膜とシリコン表面の界面における界面欠陥や界面準位等に起因した雑音や暗電流があったが、第１実施形態に係る固体撮像装置によれば、各画素Ｘ_ijを構成する７出力光電変換素子のそれぞれが、横方向の静電誘導効果による電界制御を用いているので、各画素Ｘ_ijを構成する７出力光電変換素子の内部において、ゲート酸化膜とシリコン表面の界面における界面欠陥や界面準位等に起因した雑音や暗電流の発生の問題や転送速度の低下の問題が回避でき、低雑音、高分解能で、応答速度の速い固体撮像装置を実現できる。

又、第１実施形態に係る固体撮像装置によれば、各画素Ｘ_ijを構成する７出力光電変換素子の受光領域ＰＤの中心位置から放射状に延びる８本の電荷転送チャネルのうち７本の端部に位置する第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第７電荷蓄積領域ＳＤ７に対し、信号電荷を順次に、高速に転送することができるので、２次元ＴＯＦ距離センサに限られず、極短時間に同じ現象が繰り返されるような物理現象の観測に応用して２次元画像を、トータルの計測時間を短くして撮像することができる。特に、第１実施形態に係る固体撮像装置は、蛍光物質の寿命を測定する素子として応用すれば、電荷転送方向の長い距離にわたって電界がほぼ一定になるようにして、信号電荷を高速に転送していることから、より蛍光物質の寿命の計測時間を短くして、精度の高い２次元画像を撮像できる。

（第１実施形態の第１変形例）
図１０及び図１１に示した本発明の第１実施形態の第１変形例に係る光電変換素子のように、受光領域ＰＤの内側にｐ^＋領域からなる電位丘設定部７を設けなくても、本発明に係る光電変換素子を実現できる。第１実施形態の第１変形例に係る光電変換素子においても、図９に示した光電変換素子の場合と同様に、所望の電荷転送チャネルの中心軸に沿って４対の制御電極対を形成し、それぞれの制御電極対に４段階の出力レベルのゲート信号を周期的に与えて動作できる。第１実施形態の第１変形例に係る光電変換素子によっても、図１〜図９に示した光電変換素子と同様に、広い受光領域ＰＤと高速転送を両立できる。

ただし第１変形例の場合、図１２中に第７電荷蓄積領域ＳＤ７への電荷の転送の場合で例示したように、第７電荷転送チャネルＲ７から第７電荷蓄積領域ＳＤ７への移行部において、やや平坦なポテンシャル領域が形成される場合がある。よって図６のポテンシャル図に示したように、電子を移動させる電荷輸送路から電荷蓄積領域の間に平坦なポテンシャル領域が形成されない、図１で示した光電変換素子の方がより有利である。

（第１実施形態の第２変形例）
図１で示した光電変換素子の場合、８個の電界制御電極により４対の制御電極対を形成して、８本の電荷転送チャネルへの電子の移動を制御した。しかし図１３に示した本発明の第１実施形態の第２変形例に係る光電変換素子のように、電荷転送チャネルの本数より多い個数の電界制御電極を設けて、電子の移動を制御してもよい。

図１３中には、１６本の電界制御電極Ｇ１ａ，Ｇ２ａ，Ｇ３ａ，……，Ｇ８ａ；Ｇ１ｂ，Ｇ２ｂ，Ｇ３ｂ，……，Ｇ８ｂにより８対の制御電極対を形成した場合が例示されている。電界制御電極Ｇ８ａと電界制御電極Ｇ１ｂの間に第１電荷転送チャネルＲ１が定義される。更に電界制御電極Ｇ１ａと電界制御電極Ｇ２ｂの間に第２電荷転送チャネルＲ２が定義され、電界制御電極Ｇ２ａと電界制御電極Ｇ３ｂの間に第３電荷転送チャネルＲ３が定義され、電界制御電極Ｇ３ａと電界制御電極Ｇ４ｂの間に第４電荷転送チャネルＲ４が定義される。そして、電界制御電極Ｇ４ａと電界制御電極Ｇ５ｂの間に第５電荷転送チャネルＲ５が、電界制御電極Ｇ５ａと電界制御電極Ｇ６ｂの間に第６電荷転送チャネルＲ６が、電界制御電極Ｇ６ａと電界制御電極Ｇ７ｂの間に第７電荷転送チャネルＲ４が、電界制御電極Ｇ７ａと電界制御電極Ｇ８ｂの間に第８電荷転送チャネルＲ８が、定義される。第１実施形態の第２変形例に係る光電変換素子の場合、図９に示した光電変換素子の場合と同様に、所望の電荷転送チャネルの中心軸に沿って８対の制御電極対を形成し、８対の制御電極対中に分配された隣接する電界制御電極を同一電位にして、それぞれの制御電極対に４段階の出力レベルのゲート信号を、図３（ｂ）に例示したタイミングチャートにしたがって、周期的に印加することにより、図１〜図９に示した光電変換素子と同様に動作させ、トータルの計測時間を短くすることができる。更に、１６個の電界制御電極Ｇ１ａ，Ｇ２ａ，Ｇ３ａ，……，Ｇ８ａ；Ｇ１ｂ，Ｇ２ｂ，Ｇ３ｂ，……，Ｇ８ｂに対し、それぞれ独立した８個の制御電極対を選択し、８段階の出力レベルのゲート信号を、図３（ｂ）に例示したタイミングチャートを拡張して、周期的に与えることにより、受光領域ＰＤの周辺部に形成される電荷輸送路の電位分布が、より滑らかになり、受光領域ＰＤにおける信号電荷の輸送を高速化できる。よって、８段階の出力レベルのゲート信号を用いることにより、図１〜図９に示した光電変換素子に比して、トータルの計測時間をより短くし、より広い受光領域ＰＤとより高速転送が実現できる。

（第１実施形態の第３変形例）
図１４に示した本発明の第１実施形態の第３変形例のように、表面埋込領域３の上部で、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８から離間した位置に電荷排出領域（ドレイン領域）Ｄ０を設ければ、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８をすべて用いた８出力光電変換素子を実現できる。

図１５に示すように、電荷排出領域Ｄ０は表面埋込領域３の上部の中央に、表面埋込領域３から僅かに離間して設けられた高不純物密度のｎ型の半導体領域である。電荷排出電極ＴＤ０は、電荷排出領域Ｄ０及び表面埋込領域３の間の絶縁膜９の上部に、電荷排出領域Ｄ０を囲むように、平面パターンでリング状に設けられた絶縁ゲート構造の電極である。

図１６に示すように、蓄積期間中は、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８には、図３（ｂ）に示した場合と同様に、４段階の出力レベルの信号が順次与えられる。第７電荷蓄積領域ＳＤ７及び第８電荷蓄積領域ＳＤ８に第４電位レベルＶ（２．３Ｖ）が印加される期間の経過後、第８電荷蓄積領域ＳＤ８及び第１電荷蓄積領域ＳＤ１に第４電位レベルＶ（２．３Ｖ）が印加される期間の到来前の間のドレイン期間に、電荷排出電極ＴＤ０がオンになる。

図１７中には、第７電荷蓄積領域ＳＤ７への電荷転送の場合のポテンシャルが例示されている。すなわち電荷排出電極ＴＤ０がオフ状態のときには、図１７（ａ）に示すように、第７電荷転送チャネルＲ７のゲートは開き、第７電荷蓄積領域ＳＤ７へ電荷が移動する。一方、図１７（ｂ）中に例示した第５電荷転送チャネルＲ５及び第１電荷転送チャネルＲ１のような他の電荷転送チャネルのゲートは閉じており、それぞれの電荷蓄積領域への電荷の移動は阻害され、電荷は第７電荷蓄積領域ＳＤ７への移動するように促される。

一方、図１８中には、背景光電荷の排出時、すなわち電荷排出電極ＴＤ０がオン状態の場合の電位分布が例示されている。図１８（ａ）及び図１８（ｂ）に示すように、第１電荷転送チャネルＲ１，第２電荷転送チャネルＲ２，第３電荷転送チャネルＲ３，……，第８電荷転送チャネルＲ８のすべての電荷転送チャネルのゲートは閉じており、それぞれの電荷蓄積領域への電荷の移動は阻害され、電荷は電荷排出領域Ｄ０へのみ移動する。

図１９中には、第１実施形態の第３変形例に係る光電変換素子を用いた固体撮像装置の内部構造が例示されている。図４に示した固体撮像装置の場合と異なるのは、電荷変調ドライバ２４から、第８電界制御電極Ｇ８及び電荷排出電極ＴＤ０への信号がそれぞれ別箇に入力される点と、光電変換素子の出力端子が、第８電荷蓄積領域ＳＤ８によって１個増えた点である。

第８電荷蓄積領域ＳＤ８には、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第７電荷蓄積領域ＳＤ７と同様に、第８増幅トランジスタ、第８スイッチングトランジスタ及び第８リセットトランジスタがそれぞれ接続され、８出力光電変換素子が実現されている。第１実施形態の第３変形例に係る光電変換素子によっても、図１〜図９に示した光電変換素子と同様に、トータルの計測時間が短く、しかも広い受光領域ＰＤと高速転送が両立できるという効果を奏することができる。

（第１実施形態の第４変形例）
図２０に示した本発明の第１実施形態の第４変形例のように、表面埋込領域３の上部で、隣り合う電荷転送チャネルの間においてそれぞれの電界制御電極の外側に８個のゲート下電荷排出領域ＧＤ１，ＧＤ２，ＧＤ３，……，ＧＤ８を設けても、８出力光電変換素子を実現できる。ゲート下電荷排出領域ＧＤ１，ＧＤ２，ＧＤ３，……，ＧＤ８は、電荷が電荷転送チャネルを転送される際にゲート下に漏れた電荷を排出するための電荷排出領域である。図２１は、図２０に示した８出力光電変換素子のレイアウト構造を用いて行ったシミュレーション結果を示す。

図２１中には、第７電荷蓄積領域ＳＤ７への電荷転送の場合に、電位丘設定部７の周囲を、上側及び下側からそれぞれ回り込んで移動する電子の電荷輸送路が太い破線によって例示されている。図２１に示したポテンシャルの等電位線から、電位丘設定部７の周囲に設定される電子の電荷輸送路となる電位谷の電位変化が滑らかであり、効率良く、第７電荷蓄積領域ＳＤ７への電荷転送が出来ることが分かる。第１実施形態の第４変形例に係る光電変換素子によっても、図１〜図９に示した光電変換素子と同様に、電位谷の電位変化を滑らかにし、トータルの計測時間が短く、しかも広い受光領域ＰＤと高速転送が両立できるという効果を奏することができる。

＜第２実施形態＞
（光電変換素子の構造）
図２２の平面図並びに図２３及び図２４の断面図等に示すように、本発明の第２実施形態に係る光電変換素子は、ｐ型の素子形成層２、素子形成層２の上部に埋め込まれた、ｎ型の表面埋込領域３、表面埋込領域３の周囲に設けられた、平面パターンでドーナツ型の表面埋込領域３よりも高不純物密度でｎ型のガイド領域１３、及び表面埋込領域３の表面に接して設けられた、ｐ型のピニング層５を含む撮像領域（２，３，５，７）と、撮像領域（２，３，５，７）上に設けられた絶縁膜９と、撮像領域（２，３，５，７）の中央部に定義される受光領域ＰＤを囲むように互いに離間して設けられた、素子形成層２よりも高不純物密度でｎ型の第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８を備える。第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８は、受光領域ＰＤの中心位置に関して対称となる８つ位置に配置されている。そして、受光領域ＰＤを囲む位置において、絶縁膜９上に受光領域ＰＤの中心位置から第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第８電荷蓄積領域ＳＤ８のそれぞれに至る８本の電荷転送チャネルのそれぞれの両側に対をなして、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８を配置している。

第２実施形態に係る光電変換素子は、第１実施形態に係る光電変換素子のような電位丘設定部７を有さないが、代わりにドーナツ型（リング状）のガイド領域１３を受光領域ＰＤの周辺に備える。すなわち、第２実施形態に係る光電変換素子の受光領域ＰＤは、内側の正八角形の表面埋込領域３と外側のドーナツ型（リング状）のガイド領域１３を備えることにより、不純物密度が２段階に変化する点が、第１実施形態に係る光電変換素子と異なる。第２実施形態に係る光電変換素子の他の構造については、第１実施形態における同名の部材と等価であるので、重複説明を省略する。

図２５中には、第１電位レベルＬ＝−１．０Ｖ、第２電位レベルＭ＝０．０Ｖ、第３電位レベルＨ＝１．５Ｖ、第４電位レベルＶ＝２．３Ｖの場合の、第７電荷蓄積領域ＳＤ７への電荷転送時のポテンシャルが例示されている。図２５（ａ）に示すように、第７電荷転送チャネルＲ７のゲートは開き、第７電荷蓄積領域ＳＤ７へ電荷が転送される。このときの転送時間は、０．２６ｎｓであった。また図２５（ｂ）に示したように、第８電荷転送チャネルＲ８の位置には、電子の転送を阻害する障壁が形成される。Ｊが付された破線の円の中には、上側に僅かに突出する部分が障壁として示されている。また図２５（ｃ）中には、第４電界制御電極Ｇ４及び第８電界制御電極Ｇ８の下のポテンシャルが例示されている。

第２実施形態に係る光電変換素子によれば、従来のＭＯＳ構造を用いてゲート電極直下のポテンシャルを縦方向（垂直方向）に制御する場合に比し、横方向（電荷転送チャネルに直交する）の静電誘導効果による電界制御を用いているので、電荷転送チャネルの長い距離にわたって電界がほぼ一定になるようにして、信号電荷が対称性を維持しながら高速に輸送される。又、第２実施形態に係る光電変換素子によれば、平面パターンでほぼ八角形状の受光領域ＰＤを設け、この受光領域ＰＤの中心からそれぞれの中心軸が放射状に延びる８本の電荷転送チャネルが形成される。８本の電荷転送チャネルは、いずれも同じ形状で対称的に形成されているので、第１実施形態に係る光電変換素子と同様に、トータルの計測時間を短くすることが可能で、且つ広い受光領域ＰＤと電荷の高速転送とを両立できる８タップ型横方向電界制御型光電変換素子を提供できる。第２実施形態に係る光電変換素子のその他の効果については、第１実施形態に係る光電変換素子の場合と同様である。また第１実施形態に係る光電変換素子の場合と同様に、第２実施形態に係る光電変換素子を用いて、固体撮像装置を実現することができる。

（第２実施形態の第１変形例）
第２実施形態の第１変形例に係る光電変換素子は、図２６に示すように、受光領域ＰＤが内側の表面埋込領域３と表面埋込領域３の外側のドーナツ型のガイド領域１３を備え、第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８の径方向の外側にゲート下電荷排出領域ＧＤ１，ＧＤ２，ＧＤ３，……，ＧＤ８を備える構成である。すなわち、第２実施形態の第１変形例に係る光電変換素子は、図２２で示したｎ型高不純物密度のガイド領域１３を有する光電変換素子の構造に、図２０で示した第１電界制御電極Ｇ１，第２電界制御電極Ｇ２，第３電界制御電極Ｇ３，……，第８電界制御電極Ｇ８の外側に８個のゲート下電荷排出領域ＧＤ１，ＧＤ２，ＧＤ３，……，ＧＤ８を有する構造を組み合わせた構成に対応する。ゲート下電荷排出領域ＧＤ１，ＧＤ２，ＧＤ３，……，ＧＤ８は、図２０で示した平面レイアウトと同様に、放射状の８本の電荷転送チャネルを有し、この隣り合う電荷転送チャネルの長手方向に挟まれる位置に設けられている。この８出力光電変換素子のレイアウト構造を用いて、第７電荷蓄積領域ＳＤ７へ電子を転送するシミュレーションを行った場合の、Ｘ−Ｙ面内全体の等電位線を図２７に示す。

図２７中には、受光領域ＰＤ中の第３電荷転送チャネルＲ３寄りの位置で光電変換により発生した信号電荷が、ほぼ水平に右方向の第７電荷蓄積領域ＳＤ７へ向かって転送された軌跡と、第８電荷転送チャネルＲ８寄りの位置で発生した信号電荷が、円弧状に斜め下方に第７電荷蓄積領域ＳＤ７に向かって転送された軌跡とが模式的に例示されている。また図２８は、図２７で示した等電位線の上側の領域の拡大図である。すなわち、図２８も左側が第３電荷転送チャネルＲ３の第３電荷蓄積領域ＳＤ３を含む電位分布であり、右側が第７電荷転送チャネルＲ７の第７電荷蓄積領域ＳＤ７を含む電位分布である。又、図２８の中央の上側は、第１電荷転送チャネルＲ１の電位分布である。

図２８に示すように、第７電荷蓄積領域ＳＤ７には、全体の中で最も深い電位が形成されている。更に図２６及び図２７の右下側に配置された第５電界制御電極Ｇ５，第６電界制御電極Ｇ６，第７電界制御電極Ｇ７周辺のポテンシャル状態を、図２９に模式的に示す。図２９の３次元メッシュ構造のポテンシャルプロファイルに示すように、第７電荷転送チャネルＲ７を定義する第６電界制御電極Ｇ６と第７電界制御電極Ｇ７の間の谷領域の電位が全体の中で最も深い。第２実施形態の第１変形例に係る光電変換素子によっても、図２２〜図２５に示した光電変換素子と同様に、トータルの計測時間が短く、しかも広い受光領域ＰＤと高速転送が両立できるという効果を奏することができる。

（第２実施形態の第２変形例）
第２実施形態に係る光電変換素子を用いた固体撮像装置としては、図３０に示すように、遮蔽板１１の上側に、対象物からの光を収束して受光領域ＰＤに入射させるマイクロレンズ１７を設けてもよい。マイクロレンズ１７を介して光を入射させることにより、開口率を向上させることができるので、固体撮像装置の高感度化を図ることができる。

第２実施形態の第２変形例に係る光電変換素子によっても、図２２〜図２５に示した光電変換素子と同様に、トータルの計測時間が短く、しかも広い受光領域ＰＤと高速転送が両立できるという効果を奏することができる。尚、マイクロレンズは、図３０に例示したような単層構造に限定されることなく、２段以上の複合構造で光電変換素子に組み合わせて、更に微細化を図ることもできる。

（第２実施形態の第３変形例）
図１〜図３０では、８タップ横方向電界制御型の光電変換素子を例示したが、これに限定されず、本発明は５つ以上の位置に受光領域ＰＤから離間した電荷転送チャネルを設けることができる。図３１中には、平面パターンで、内側にほぼ正五角形の表面埋込領域３ａと、表面埋込領域３ａの外側に設けられた外縁がほぼ正五角形のドーナツ型のガイド領域１３ａとが設けられた、第２実施形態の第３変形例に係る５タップ横方向電界制御型の光電変換素子が例示されている。

第２実施形態の第３変形例に係る光電変換素子においても、図１〜図３０で説明したそれぞれの光電変換素子の場合と同様に、第１電荷蓄積領域ＳＤ１，第２電荷蓄積領域ＳＤ２，第３電荷蓄積領域ＳＤ３，……，第５電荷蓄積領域ＳＤ５のうちの１個の電荷蓄積領域を電荷排出領域として用いれば、４出力光電変換素子を実現できる。第２実施形態の第３変形例に係る４出力光電変換素子によっても、図２２〜図２５に示した光電変換素子と同様に、トータルの計測時間が短く、しかも広い受光領域ＰＤと高速転送が両立できるという効果を奏することができる。

（第２実施形態の第４変形例）
図３２中に示す第２実施形態の第４変形例に係る光電変換素子においては、図２０の場合と同様に、受光領域ＰＤの外側に１６本の電界制御電極Ｇ１ａ，Ｇ２ａ，Ｇ３ａ，……，Ｇ８ａ；Ｇ１ｂ，Ｇ２ｂ，Ｇ３ｂ，……，Ｇ８ｂを備える。電界制御電極Ｇ８ａと電界制御電極Ｇ１ｂの間に第１電荷転送チャネルＲ１が定義される。更に電界制御電極Ｇ１ａと電界制御電極Ｇ２ｂの間に第２電荷転送チャネルＲ２が定義され、電界制御電極Ｇ２ａと電界制御電極Ｇ３ｂの間に第３電荷転送チャネルＲ３が定義され、電界制御電極Ｇ３ａと電界制御電極Ｇ４ｂの間に第４電荷転送チャネルＲ４が定義される。そして、電界制御電極Ｇ４ａと電界制御電極Ｇ５ｂの間に第５電荷転送チャネルＲ５が、電界制御電極Ｇ５ａと電界制御電極Ｇ６ｂの間に第６電荷転送チャネルＲ６が、電界制御電極Ｇ６ａと電界制御電極Ｇ７ｂの間に第７電荷転送チャネルＲ４が、電界制御電極Ｇ７ａと電界制御電極Ｇ８ｂの間に第８電荷転送チャネルＲ８が、定義される。第２実施形態の第４変形例に係る光電変換素子においては、図３２中に示すように、隣り合う電界制御電極Ｇ１ｂと電界制御電極Ｇ１ａの間に、互いに隙間を空けて第１電荷排出電極ＴＤ１が配置されている。更に隣り合う電界制御電極Ｇ２ｂと電界制御電極Ｇ２ａの間に、互いに隙間を空けて第２電荷排出電極ＴＤ２が配置され、隣り合う電界制御電極Ｇ３ｂと電界制御電極Ｇ３ａの間に第３電荷排出電極ＴＤ３が配置され、隣り合う電界制御電極Ｇ４ｂと電界制御電極Ｇ４ａの間に第４電荷排出電極ＴＤ４が配置されている。そして、隣り合う電界制御電極Ｇ５ｂと電界制御電極Ｇ５ａの間に第５電荷排出電極ＴＤ５が、隣り合う電界制御電極Ｇ６ｂと電界制御電極Ｇ６ａの間に第６電荷排出電極ＴＤ６が、隣り合う電界制御電極Ｇ７ｂと電界制御電極Ｇ７ａの間に第７電荷排出電極ＴＤ７が、隣り合う電界制御電極Ｇ８ｂと電界制御電極Ｇ８ａの間に第８電荷排出電極ＴＤ８が配置されている。

隣り合う電界制御電極Ｇ１ｂと電界制御電極Ｇ１ａの放射状延長方向の間の第１電荷排出電極ＴＤ１の径方向外側端部に第１電荷排出領域ＲＤ１が配置されている。更に隣り合う電界制御電極Ｇ２ｂと電界制御電極Ｇ２ａの放射状延長方向の間の第２電荷排出電極ＴＤ２の径方向外側端部に第２電荷排出領域ＲＤ２が配置され、隣り合う電界制御電極Ｇ３ｂと電界制御電極Ｇ３ａの放射状延長方向の間の第３電荷排出電極ＴＤ３の径方向外側端部に第３電荷排出領域ＲＤ３が配置され、隣り合う電界制御電極Ｇ４ｂと電界制御電極Ｇ４ａの放射状延長方向の間の第４電荷排出電極ＴＤ４の径方向外側端部に第４電荷排出領域ＲＤ４が配置されている。そして、隣り合う電界制御電極Ｇ５ｂと電界制御電極Ｇ５ａの放射状延長方向の間の第５電荷排出電極ＴＤ５の径方向外側端部に第５電荷排出領域ＲＤ５が、隣り合う電界制御電極Ｇ６ｂと電界制御電極Ｇ６ａの放射状延長方向の間の第６電荷排出電極ＴＤ６の径方向外側端部に第６電荷排出領域ＲＤ６が、隣り合う電界制御電極Ｇ７ｂと電界制御電極Ｇ７ａの放射状延長方向の間の第７電荷排出電極ＴＤ７の径方向外側端部に第７電荷排出領域ＲＤ７が、隣り合う電界制御電極Ｇ８ｂと電界制御電極Ｇ８ａの放射状延長方向の間の第８電荷排出電極ＴＤ８の径方向外側端部に第８電荷排出領域ＲＤ８が配置されている。

１６本の電界制御電極Ｇ１ａ，Ｇ２ａ，Ｇ３ａ，……，Ｇ８ａ；Ｇ１ｂ，Ｇ２ｂ，Ｇ３ｂ，……，Ｇ８ｂにそれぞれ電圧を印加することにより、８本の電荷転送チャネルＲ１，Ｒ２，Ｒ３，……，Ｒ８のゲートの開閉が制御される。すなわち第２実施形態の第４変形例に係る光電変換素子は、図１３に例示した第１実施形態の第２変形例に係る光電変換素子の場合と同様に、１６個の電界制御電極Ｇ１ａ，Ｇ２ａ，Ｇ３ａ，……，Ｇ８ａ；Ｇ１ｂ，Ｇ２ｂ，Ｇ３ｂ，……，Ｇ８ｂを備えているので、８対の制御電極対を選択し、電荷転送チャネルＲ１，Ｒ２，Ｒ３，……，Ｒ８を選択することが可能であると共に、背景光電荷の排出を個別に制御する８個の電荷排出電極ＴＤ１，ＴＤ２，ＴＤ３，……，ＴＤ８によって、所望のタイミングにおいて、背景光電荷を排出することができる。第２実施形態の第４変形例に係る光電変換素子によっても、図２２〜図２５に示した光電変換素子と同様に、トータルの計測時間が短く、しかも広い受光領域ＰＤと高速転送が両立できるという効果を奏することができる。

（その他の実施形態）
上記のように、本発明は本発明の第１及び第２実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

既に述べた本発明の第１及び第２実施形態の説明では、第１導電型をｐ型、第２導電型をｎ型として説明したが、第１導電型をｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。

第１及び第２実施形態の説明では、輸送、蓄積等の処理がされる信号電荷を電子とし、ポテンシャル図において、図の下方向（深さ方向）が、電位（ポテンシャル）の正方向としたが、電気的な極性を反対とする場合においては、処理をされる電荷は正孔となるため、光電変換素子内の電位障壁、ポテンシャル谷、ポテンシャル井戸等を示すポテンシャル形状は、図の下方向（深さ方向）が、電位の負方向として表現される。

又、本発明の電荷輸送路や電荷転送チャネルが定義される半導体領域を構成する半導体材料はシリコン（Ｓｉ）に限定されるものではない。特に、化合物半導体の場合は化合物半導体の表面と絶縁膜との界面における界面欠陥や界面準位が問題になるので、本発明の横方向の静電誘導効果を用いて半導体中の電位を制御する方式は、界面欠陥や界面準位の影響を回避できるので、III−Ｖ族間化合物半導体やII−VI族間化合物半導体等の種々の化合物半導体を用いた光電変換素子や固体撮像装置においても、第１及び第２実施形態で例示的に説明した光電変換素子や固体撮像装置の構造やその技術的思想は、重要な技術となる。

なお、既に述べたとおり、図１〜図３１の光電変換素子では、補助電極ＣＡ１１，ＣＡ２１，ＣＡ３１，……，ＣＡ８１；ＣＡ１２，ＣＡ２２，ＣＡ３２，……，ＣＡ８２を備える構造を例示的に説明したが、光電変換素子の応用の目的等により、これらは本発明の必須の構成ではない場合があり得ることに留意されたい。また図１〜図３１に示した光電変換素子が含む部分的な構造を互いに組み合わせてもよい。以上のとおり、本発明は上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１ 半導体基板
２ 素子形成層
３，３ａ 表面埋込領域
５ ピニング層
７ 電位丘設定部
９ 絶縁膜
１３，１３ａ ｎ^＋領域
１１ 遮蔽板
１５ 選択回路
１７ マイクロレンズ
２１ 水平シフトレジスタ
２２ カラム並列折り返し積分／巡回型Ａ／Ｄ変換器
２３ 垂直シフトレジスタ
２４ 電荷変調ドライバ
ＣＡ１１，ＣＡ２１，ＣＡ３１，……，ＣＡ８１ 補助電極
ＣＡ１２，ＣＡ２２，ＣＡ３２，……，ＣＡ８２ 補助電極
ＴＸ１１，ＴＸ２１，ＴＸ３１，……，ＴＸ８１ 転送電極
ＴＸ１２，ＴＸ２２，ＴＸ３２，……，ＴＸ８２ 転送電極
ＦＤ１〜ＦＤ８ 第１電荷読出領域〜第８電荷読出領域
Ｇ１〜Ｇ８ 第１電界制御電極〜第８電界制御電極
ＳＤ１〜ＳＤ８ 第１電荷蓄積領域〜第８電荷蓄積領域（電荷排出領域）
ＲＴ１〜ＲＴ８ 第１リセットトランジスタ〜第８リセットトランジスタ
ＳＥＬ１〜ＳＥＬ８ 第１スイッチングトランジスタ〜第８スイッチングトランジスタ
Ｄ０，ＲＤ１〜ＲＤ８ 電荷排出領域
ＴＤ０，ＴＤ１〜ＴＤ８ 電荷排出電極
Ｘ_ij 画素

Claims (14)

1. 第１導電型の素子形成層と前記素子形成層の上部に埋め込まれた第２導電型の表面埋込領域からなる埋め込みフォトダイオードを含む撮像領域と、
   前記撮像領域の中央部に定義される受光領域を囲む５つ以上の位置に互いに離間して設けられた、前記素子形成層よりも高不純物密度で第２導電型の複数の電荷読出領域と、
   前記受光領域から前記複数の電荷読出領域のそれぞれに独立した経路で至る、複数の第２導電型の電荷転送チャネルと、
   前記受光領域を囲む位置において、前記複数の電荷転送チャネルのそれぞれの両側に対をなして配置された複数の電界制御電極と、
   を備え、前記複数の電界制御電極に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に順次印加し、前記表面埋込領域及び前記複数の電荷転送チャネルの空乏化電位を順次変化させることにより、前記表面埋込領域中で発生した多数キャリアの移動先を前記複数の電荷読出領域のいずれかに順次設定するように制御することを特徴とする光電変換素子。
2. 前記複数の電荷転送チャネルと前記電荷読出領域との間に、前記素子形成層よりも高不純物密度で、且つ前記電荷読出領域よりも低不純物密度となる第２導電型の複数の電荷蓄積領域と、
   前記複数の電荷蓄積領域から対応するそれぞれの前記電荷読出領域に至る、複数の第２導電型の電荷読出チャネルと、
   前記複数の電荷読出チャネルのそれぞれに配置された複数の転送電極と
   を更に備え、前記表面埋込領域中で発生した前記多数キャリアの移動先を前記複数の電荷蓄積領域のいずれかに順次設定し、前記複数の転送電極に対しては、前記複数の電荷蓄積領域から対応する前記電荷読出領域へ前記多数キャリアを転送する電荷転送パルスを一斉に印加することを特徴とする請求項１に記載の光電変換素子。
3. 前記複数の転送電極は、前記複数の電荷読出チャネルのそれぞれの両側に対をなして配置されて横方向電界制御を行うことを特徴とする請求項２に記載の光電変換素子。
4. 前記５つ以上の電荷蓄積領域の個数をｎ個としたとき、前記複数の電荷蓄積領域の配置トポロジーは、前記受光領域の中心位置に関してｎ回転対称であることを特徴とする請求項２又は３に記載の光電変換素子。
5. 前記複数の電荷蓄積領域のうち（ｎ−１）個の前記電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積し、
   残る１個の前記電荷読出領域は、背景光により前記表面埋込領域中で発生した暗電流成分としての電荷を排出することを特徴とする請求項４に記載の光電変換素子。
6. 前記複数の電荷蓄積領域のそれぞれから離間し、前記受光領域を囲む位置に配置された、前記素子形成層よりも高不純物密度で第２導電型の電荷排出領域を更に備え、
   前記ｎ個の電荷蓄積領域のそれぞれが、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積することを特徴とする請求項４に記載の光電変換素子。
7. 前記受光領域の中央に、前記表面埋込領域に囲まれた第１導電型の電位丘設定部を更に備えることを特徴とする請求項１〜５のいずれか１項に記載の光電変換素子。
8. 前記受光領域が、前記表面埋込領域の周囲を囲むように設けられた、前記表面埋込領域より高不純物密度の第２導電型のガイド領域を更に備えることを特徴とする請求項１〜５のいずれか１項に記載の光電変換素子。
9. 第１導電型の素子形成層と前記素子形成層の上部に埋め込まれた第２導電型の表面埋込領域からなる埋め込みフォトダイオードを含む撮像領域と、
   前記撮像領域の中央部に定義される受光領域を囲む５つ以上の位置に互いに離間して設けられた、前記素子形成層よりも高不純物密度で第２導電型の複数の電荷読出領域と、
   前記受光領域から前記複数の電荷読出領域のそれぞれに独立した経路で至る、複数の第２導電型の電荷転送チャネルと、
   前記受光領域を囲む位置において、前記複数の電荷転送チャネルのそれぞれの両側に対をなして配置された複数の電界制御電極と、
   を備える画素の複数個が同一半導体チップ上に配列され、
   前記画素のそれぞれにおいて、前記複数の電界制御電極に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に順次印加し、前記表面埋込領域及び前記複数の電荷転送チャネルの空乏化電位を順次変化させることにより、前記表面埋込領域中で発生した多数キャリアの移動先を前記複数の電荷読出領域のいずれかに順次設定するように制御することを特徴とする固体撮像素子。
10. 前記画素のそれぞれにおいて、
    前記複数の電荷転送チャネルと前記電荷読出領域との間に、前記素子形成層よりも高不純物密度で、且つ前記電荷読出領域よりも低不純物密度となる第２導電型の複数の電荷蓄積領域と、
    前記複数の電荷蓄積領域から対応するそれぞれの前記電荷読出領域に至る、複数の第２導電型の電荷読出チャネルと、
    前記複数の電荷読出チャネルのそれぞれに配置された複数の転送電極と
    を更に備え、前記表面埋込領域中で発生した前記多数キャリアの移動先を前記複数の電荷蓄積領域のいずれかに順次設定し、前記複数の転送電極に対しては、前記複数の電荷蓄積領域から対応する前記電荷読出領域へ前記多数キャリアを転送する電荷転送パルスを一斉に印加することを特徴とする請求項８に記載の固体撮像素子。
11. 前記画素のそれぞれにおいて、
    前記複数の転送電極は、前記複数の電荷読出チャネルのそれぞれの両側に対をなして配置されて横方向電界制御を行うことを特徴とする請求項９に記載の固体撮像素子。
12. 前記画素を構成する前記５つ以上の電荷蓄積領域の個数をｎ個としたとき、前記複数の電荷蓄積領域の配置トポロジーは、前記受光領域の中心位置に関してｎ回転対称であることを特徴とする請求項９又は１０に記載の固体撮像素子。
13. 前記画素のそれぞれにおいて、
    前記複数の電荷蓄積領域のうち（ｎ−１）個の前記電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積し、
    残る１個の前記電荷蓄積領域は、背景光により前記表面埋込領域中で発生した暗電流成分としての電荷を排出することを特徴とする請求項１１に記載の固体撮像素子。
14. 前記画素のそれぞれにおいて、
    前記複数の電荷蓄積領域のそれぞれから離間し、前記受光領域を囲む位置に配置された、前記素子形成層よりも高不純物密度で第２導電型の電荷排出領域を更に備え、
    前記ｎ個の電荷蓄積領域のそれぞれが、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積することを特徴とする請求項１１に記載の固体撮像素子。