JP2017531986A - 外部抵抗検出を備えた集積回路 - Google Patents

Abstract

記載される例では、電源回路が、外部抵抗ネットワーク（ＲＴＯＰ／ＲＢＯＴ）が入力ピン（２１０）に接続されるかを検出することに基づいて出力電圧（ＶＯＵＴ）を制御するように構成される。電源回路は入力ピンで測定される電圧に基づいて出力電圧を制御するように構成され、入力ピンの電圧は制御ループ（２３５、２２５）においてフィードバック電圧を提供するために用いられる。入力ピンの電圧に基づき、電源回路は単一入力ピンの外部の抵抗ネットワークの存在を検出するように構成される。外部抵抗ネットワークが検出される場合、電源回路は、入力ピンで外部抵抗ネットワークにより生成されるフィードバック電圧に基づき出力電圧を生成するように構成される。外部抵抗ネットワークが検出されない場合、電源回路は内部抵抗ネットワーク（ＲＴＯＰＩＮＴ／ＲＢＯＴＩＮＴ）により生成されるフィードバック電圧に基づいて出力電圧を生成するように構成される。

Description

本願は、概して、レギュレートされた電源（power supply）に関し、更に特定して言えば、レギュレートされた電源により出力される電力の構成に関連する。

電子デバイスは、電子デバイスの要件及び制約に従って、レギュレートされた量の電力を提供するために電源構成要素に依存する。電源は典型的に入力電源を受け取り、また、電源は、レギュレートされた電源を出力するように構成される。多くの場合において、電源は、幹線（mains）電力などの高電圧入力を、電子デバイスを給電するために適するレギュレートされた低電圧出力に変換する。他の場合において、電源が、バッテリー電力を、レギュレートされた電圧に変換する。電源により生成される出力電圧は、給電されるべき電子デバイスの仕様に基づいて決められる。

多くの電子デバイスは、そのデバイスにより用いられる特定の固定出力電圧のみを生成するように設計される、レギュレートされた電源で動作するように設計される。電子デバイスにより要求される電圧に基づいて、この特定の要求された電圧を出力するように設計された従来の固定電圧電源が選択される。異なる電圧が要求される場合、必要とされる電圧を供給することが可能な、異なる固定電圧電源が選択される。異なる特定の出力電圧を生成するようにカスタマイズされる異なる固定電圧電源設計の利用は、電源製造業者が多数の電源モデルをサポートすることを要求する。また、これにより、電子デバイス製造業者が、各異なる電源モデルをそれらの設計に組み込むために修正することが要求される。

サポートされる固定出力電圧毎に異なる電源構成要素を提供する代わりに、調節可能な電源が、或る範囲の出力電圧をサポートするように構成され得る。電源による調節可能な出力電圧は、電源の入力ピンを介してサポートされ得、そのため、出力電圧が、入力ピンにおいて検出された電圧に基づいて設定される。このようにして、調節可能な電源が複数の異なる出力電圧をサポートするように構成され得る。

従来の調節可能な出力及び従来の固定出力電源は交換可能ではない。固定出力電源で機能するように設計されたデバイスは、調節された出力電圧を特定するために要求される回路要素を含まない。

固定出力デバイス及び調節可能な出力デバイス両方をサポートすることが可能な従来の電源は、電源に少なくとも２つの入力ピンを提供することによってそれらを行なう。一つのピンが、電源の制御ループにおいて用いるためのフィードバック電圧を特定し得、別のピンが、電源によって固定出力電圧が提供されるか否かを特定し得る。

電源回路の記載される例において、電源の出力電圧が、入力ピンにおいて電源回路に提供される制御ループフィードバック電圧に基づいて構成される。入力ピン電圧に基づいて、電源は、抵抗ネットワークが入力ピンの外に存在するか否かを検出するように構成される。電源は、フィードバック電圧を高レベルに及び低レベルにプルするための試みの間で交番することによって、外部抵抗ネットワークの存在を検出するように構成される。入力ピン電圧におけるプルアップ及びプルダウン試みへの応答に基づいて、電源は、制御ループに外部抵抗ネットワークが存在するか否かを判定する。外部抵抗ネットワークが検出される場合、電源は、入力ピンにおける抵抗ネットワークにより特定される出力電圧を生成するように構成される。外部抵抗ネットワークが検出されない場合、電源は、デフォルト出力電圧を生成するように構成される。このようにして、電源は、単一入力ピンを用いて種々の出力電圧を生成するように構成され得る。

電源回路、及び電源の出力電圧を構成する方法の一つの態様に従って、電源は、入力電圧を出力電圧に変換するように動作し得、更にフィードバックループを介して提供されるフィードバック電圧に基づいて出力電圧を設定するように動作し得る、レギュレータと、入力ピン電圧を受け取るように動作し得る入力ピンと、入力ピンの外で接続される抵抗の検出に基づいてフィードバック電圧を設定するように動作し得る検出回路とを含み、抵抗は、入力ピン電圧に基づいて検出される。

付加的な態様に従って、検出回路は更に、外部抵抗が検出されない場合、フィードバック電圧をデフォルト出力電圧に設定するように動作し得る。検出回路は更に、外部抵抗が検出される場合、フィードバック電圧を入力ピン電圧に設定するように動作し得る。検出回路は更に、外部抵抗が検出され、入力ピン電圧が所定の値を有する場合、フィードバック電圧を電源の基準電圧に設定するように動作し得る。検出回路は、デフォルト出力電圧を特定する内部抵抗ネットワークを含み得、フィードバック電圧は、内部抵抗ネットワークをフィードバックループに接続することによりデフォルト出力電圧に設定される。検出回路は、所定のインタバル後に満了するテストモードの間イネーブルされ得る。

付加的な態様に従って、検出回路は更に、電源の出力電流において第１のパルスを印加するように動作し得るプルアップ回路であって、更に第１のパルスに応答して入力ピン電圧における第１の変化を検出するように構成されるプルアップ回路と、入力ピン電圧において第１の変化が検出されるか否かを記録するように動作し得るプルアップラッチとを含み得る。付加的な態様に従って、検出回路は更に、電源の出力電流において第２のパルスを印加するように動作し得るプルダウン回路であって、更に第２のパルスに応答して入力ピン電圧における第２の変化を検出するように構成されるプルダウン回路と、入力ピン電圧において第２の変化が検出されるか否かを記録するように動作し得るプルダウンラッチとを含み得る。プルアップラッチが入力ピン電圧における第１の変化の検出を記録する場合、及び、プルダウンラッチが入力ピン電圧における第２の変化の検出を記録する場合、外部抵抗が、入力ピンに接続されるべきと判定され得る。第１のパルスの期間は、入力ピンの外で接続される静電容量に基づいて選択され得る。

分圧器を用いて構成される従来の調節可能な電源の幾つかの構成要素を示す概略図である。

例示の実施例の一つの態様に従った電源の幾つかの構成要素の概略図であり、電源は、外部抵抗ネットワークの検出のためのデフォルト検出回路を含む。

例示の実施例の別の態様に従った、電源の幾つかの構成要素の概略図であり、電源は、外部抵抗ネットワークを検出しておらず、デフォルト出力電圧を生成する。

例示の実施例の別の態様に従った、電源の幾つかの構成要素の概略図であり、電源は、出力電圧を特定する外部抵抗ネットワークを検出している。

例示の実施例の別の態様に従った、電源の幾つかの構成要素の概略図であり、電源は、電源基準電圧の利用を特定する外部レジスタを検出している。

フィードバック制御ループに外部抵抗が存在するか否かを判定するように構成される検出構成要素の概略図である。

好ましくは、単一電源が、固定出力電圧及び調節可能な出力電圧両方で動作するように設計されるデバイスをサポートし得る。少なくとも幾つかの電源製造業者は、固定出力デバイス及び調節可能な出力デバイス両方で動作することが可能である一方で、電源への一つのピン入力を提供することのみが要求される、単一電源を用いることを好み得る。

図１は、入力電圧Ｖ_ＩＮを受け取り、レギュレートされた出力電圧Ｖ_ＯＵＴを負荷１０５に生成する、従来の調節可能なスイッチドモード電源（ＳＭＰＳ）の幾つかの構成要素を示す。図１の従来の電源は、負荷１０５により要求される出力電圧Ｖ_ＯＵＴを特定するために分圧器を用いる。出力電圧Ｖ_ＯＵＴはまた、入力として入力ピン１３５を介して電源に提供され、そのため、出力電圧Ｖ_ＯＵＴをレギュレートするために電源により用いられるフィードバックループをつくる。入力ピン１３５に提供される出力電圧は、負荷１０５の電圧要件に基づいて判定され、Ｒ_ＴＯＰ及びＲ_ＢＯＴを含む分圧器を用いて設定される。

入力ピン１３５に提供された電圧は、その後、フィードバック電圧を電源の制御ループに提供するように構成されるコンパレータ構成要素１３０に提供される。別の入力として、コンパレータ構成要素１３０は、電源によりサポートされる最低のレギュレートされた電圧である基準電圧Ｖ_ＲＥＦを受け取る。典型的な基準電圧は１Ｖである。コンパレータ構成要素１３０は、いずれの入力がより大きいかに応じて、入力ピン１３５から受信した電圧か又は基準電圧Ｖ_ＲＥＦを、フィードバック電圧として出力するように構成される。これにより、電源が基準電圧Ｖ_ＲＥＦより低い出力電圧を生成しないことが確実となる。

図１の従来の電源は、パルス幅変調（ＰＷＭ）信号を生成するために制御ループ１２５を用いてバックレギュレータを実装するスイッチドモード電源である。ＰＷＭ信号は、交番するローサイド信号及びハイサイド信号を生成するためにスイッチングロジック１２０により用いられる。これらの交番する信号は、入力電圧Ｖ_ＩＮを一層低い電圧信号に変換するためにスイッチング要素を制御するゲート信号を生成するためにドライバ１１５により用いられ、一層低い電圧信号は、負荷１０５を給電するために適した出力電圧Ｖ_ＯＵＴを生成するために平滑化される。

調節可能な電源により生成される出力電圧Ｖ_ＯＵＴは、フィードバックループの入力として用いられるレジスタのネットワークの出力に基づいて判定される。図１の従来の電源では、出力電圧Ｖ_ＯＵＴは、直列レジスタＲ_ＴＯＰ及びＲ_ＢＯＴにより実装される分圧器を用いて特定される。このようにして構成され、図１の電源の出力電圧は下記の通りである。
Ｖ_ＯＵＴ＝Ｖ_ｒｅｆ×（１＋（Ｒ_ＴＯＰ／Ｒ_ＢＯＴ））

上述のように、幾つかの電子デバイスが、デバイスにより要求される特定の固定出力電圧のみを生成する電源で動作するように構成される。しかし、従来の調節可能な出力電源及び従来の固定出力電源は交換可能ではない。例えば、固定電圧電源で動作するように設計される（及びそのため、Ｒ_ＴＯＰ及びＲ_ＢＯＴレジスタネットワークを含まない）デバイスが、図１の従来の調節可能な電源に接続される場合、この電源は基準電圧出力のみを生成する。従来の調節可能な電源は、デバイスに、基準電圧以外の任意の出力電圧を特定することを要求する。

図１の従来の調節可能な電源を用いてサポートされ得る唯一の固定電圧は、基準電圧Ｖ_ＲＥＦである。しかし、基準電圧Ｖ_ＲＥＦは、電源によりサポートされる最低のレギュレートされた電圧である。この基準電圧は、通常用いられる出力電圧ではない。従って、図１の従来の調節可能な電源は、（ａ）調節可能な電圧信号を検出するための第１の入力ピン、及び、（ｂ）固定電圧信号を検出するための第２のピンを提供する電源なしに固定電圧電源として用いるのに適していない。固定及び調節可能な電圧設計両方において用いることができる一方で、電源による入力におけるように一つのピンが提供されることのみを要求する、調節可能な電源に対する要望が存在する。

図２は、例示の実施例の態様を図示するスイッチングされた電源モードの幾つかの構成要素の回路図を示す。図２の電源において、入力電圧Ｖ_ＩＮを、負荷２０５を給電するために適した一層低い出力電圧Ｖ_ＯＵＴに変換するために、スイッチングレギュレータ２００が用いられる。電源は、負荷２０５に、デフォルト固定出力電圧又はデバイスにより特定される電圧に調節された出力電圧を供給するように構成される。電源は、出力電圧調節がデバイスにより特定されていない場合、負荷２０５が電源のデフォルト出力電圧を用いて動作するように構成されることを示す、固定デフォルト出力電圧を生成する。電源は、電源の単一入力ピン２１０への入力に基づいて、デフォルト固定出力電圧を生成するべきか又は要求された調節された出力電圧を生成するべきかを判定する。

図２の電源はデフォルト検出回路２３５を含み、デフォルト検出回路２３５は、調節された出力電圧又はデフォルト出力電圧のいずれが、負荷２０５による使用のために特定されたかを判定する。調節された出力電圧が特定される場合、デフォルト検出回路２３５の外にあるレジスタネットワークが、フィードバック制御ループに存在する。外部レジスタネットワークは、電源の入力ピン２１０における電圧を調節するように構成される。外部レジスタネットワークが存在しない場合、これは、デバイスが固定出力電圧で動作するように設計されることを示し、その場合、電源はデフォルト出力電圧を出力する。デフォルト検出回路２３５は、デバイスにより特定される調節された出力電圧を出力するべきか又はデフォルト出力電圧を出力するべきかを判定するために、外部レジスタネットワークが存在するか否かを感知する。デフォルト検出回路要素２３５は、外部抵抗ネットワークが入力ピン２１０に接続されるか否かを感知するためテスト手順を実装する検出構成要素２１５を用いる。検出構成要素２１５の詳細は、図６に関連してこれ以降で提供される。

図２の電源において、デフォルト検出回路２３５の外にあるレジスタネットワークが、Ｒ_ＴＯＰ及びＲ_ＢＯＴを用いて実装される分圧器の形式で存在する。Ｒ_ＴＯＰ及びＲ_ＢＯＴによって形成される分圧器は、入力として電源入力ピン２１０に接続される。Ｒ_ＴＯＰ及びＲ_ＢＯＴ分圧器などの外部レジスタネットワークが検出構成要素２１５により検出されない場合、デフォルト検出回路２３５は、生成されるべきデフォルト出力電圧を設定するためレジスタの内部ネットワークを用いる。図２の電源において、内部レジスタネットワークは、Ｒ_{ＴＯＰＩＮＴ}及びＲ_{ＢＯＴＩＮＴ}により実装される分圧器を含む。外部抵抗ネットワークが検出されない場合、検出構成要素２１５は、デフォルト出力電圧を生成するよう内部抵抗ネットワークにシグナリングする。

図３は、例示の実施例の一つの態様に従ったシナリオを図示し、このシナリオにおいて、入力電圧Ｖ_ＩＮを、負荷３０５を給電するために適した一層低い出力電圧Ｖ_ＯＵＴに変換するために、スイッチングレギュレータ３００が用いられる。図３の電源では、外部レジスタネットワークが存在せず、電源は、デフォルト出力電圧を生成することにより応答する。外部レジスタネットワークがないので、入力ピン３１０は、出力電圧Ｖ_ＯＵＴを入力として受け取る。デフォルト検出回路３３５の検出構成要素３１５は、入力ピン３１０における電圧が出力電圧Ｖ_ＯＵＴであると判定する。応答において、検出構成要素３１５は、電源によりデフォルト出力電圧が生成されるべきであることを示す信号を出力する。この信号は、デフォルト検出回路３３５のスイッチ要素３３０を、内部抵抗ネットワークを電源のフィードバック制御ループに接続するように構成する。図３において、内部抵抗ネットワークは、Ｒ_{ＴＯＰＩＮＴ}及びＲ_{ＢＯＴＩＮＴ}により実装される分圧器を含む。コンパレータ構成要素３２５は、内部レジスタネットワークにより生成されるデフォルト出力電圧が、基準電圧より大きいと判定し、デフォルト電圧を電源のフィードバック制御ループに出力する。このように構成され、電源は、下記により特定されるデフォルト出力電圧を生成する。
Ｖ_ｏｕｔ＝Ｖ_ｒｅｆ×（１＋（Ｒ_{ＴＯＰＩＮＴ}／Ｒ_{ＢＯＴＩＮＴ}））

図４は、例示の実施例の一つの態様に従ったシナリオを図示し、このシナリオにおいて、入力電圧Ｖ_ＩＮを、負荷４０５を給電するために適した一層低い出力電圧Ｖ_ＯＵＴに変換するために、スイッチングレギュレータ４００が用いられる。図４の電源において、外部レジスタネットワークがデバイスにより提供され、電源は、外部レジスタネットワークにより特定される調節された出力電圧を生成することにより応答する。調節された出力電圧は、図４においてＲ_ＴＯＰ及びＲ_ＢＯＴにより実装される分圧器により特定される。この調節された出力電圧は、入力ピン４１０を介して電源に提供される。この入力は、デフォルト検出回路４３５の検出構成要素４１５によって処理される。検出構成要素４１５は、電源が、分圧器により入力ピン４１０において特定された調節された出力電圧を生成するように、外部抵抗が入力ピン４１０に接続されると判定する。

外部抵抗の検出の際、ピン４１０からの調節された出力電圧は、検出構成要素４１５によりコンパレータ構成要素４２５に出力される。調節された出力電圧が電源の基準電圧より大きいことを検証すると、コンパレータ構成要素４２５は、調節された電圧を出力し、そのため、電源のフィードバックループを構築する。電源のデフォルト出力電圧の代わりに、調節された出力電圧が特定されるので、検出構成要素４１５は、デフォルト検出回路４３５の内部抵抗ネットワーク構成要素をイネーブルにしない。代わりに、検出構成要素４１５は、Ｒ_ＴＯＰ及びＲ_ＢＯＴにより実装される分圧器を含む、外部抵抗ネットワークを電源のフィードバック制御ループに接続する。

図５は、例示の実施例の別の態様を図示し、この態様により、電源が、その電源の公示された基準電圧を出力するように構成される。本明細書において上述した図面の電源と同様、図５の電源は、入力電圧Ｖ_ＩＮを、負荷５０５を給電するために適した一層低い出力電圧Ｖ_ＯＵＴに変換するために、スイッチングレギュレータ５００を用いる。図５の電源において、レジスタのネットワークは単一のレジスタＲ_ＴＯＰを含み、Ｒ_ＴＯＰの抵抗は、デフォルト検出回路５３５に、出力電圧を電源の基準電圧に設定させるように選択される。幾つかの態様において、Ｒ_ＴＯＰは、電源に、公示された基準電圧を出力として出力させるように適合されているモード選択レジスタである。

図３の分圧器抵抗ネットワークと同様に、検出構成要素５１５は、入力ピン５１０における電圧を測定し、フィードバック制御ループに抵抗が存在すると判定する。図５において、Ｒ_ＴＯＰによりつくられる入力ピンにおける電圧降下は、電子デバイスによる基準電圧の利用をシグナリングするように検出構成要素５１５により認識される。Ｒ_ＴＯＰに関連付けられる特定の電圧が入力ピン５１０において検出されるとき、検出構成要素５１５は、フィードバック制御ループから内部抵抗ネットワークを切断するデフォルト検出信号を出力する。検出構成要素５１５は基準電圧を出力し、これは、基準電圧をフィードバック制御ループに接続するインディケーションとしてコンパレータ構成要素５２５により認識される。幾つかの態様において、Ｒ_ＴＯＰは、入力ピン５１０における基準電圧を生成するように選択され得る。

図６は、検出構成要素の上述の説明に従って動作する検出構成要素の実装を図示する。検出構成要素は、入力ピン６０５において電子デバイスにより提供されるフィードバック電圧を受け取る。この入力ピン電圧に基づいて、検出構成要素は、電子デバイスが電源により生成されるべき出力電圧を特定するように構成されていることを示す外部抵抗ネットワークが、フィードバック制御ループに存在するか否かを判定する。説明されるように、幾つかの態様において、フィードバック制御ループにおける特定の外部抵抗の存在は、電子デバイスが電源の基準電圧を要求することを示す。外部抵抗が検出されない場合（固定出力電源で動作するように構成される電子デバイスを示す）、検出構成要素は、電源によるデフォルト出力電圧の生成をシグナリングする出力６１０を生成する。

検出構成要素は、入力ピン電圧６０５が外部抵抗ネットワークを用いて調節されているか否か、又は入力ピン電圧６０５が電源の出力電圧であるか否かを判定するために、プルアップ及びプルダウンロジックを用いる。幾つかの態様において、テストモードが開始され、その間、検出構成要素は、抵抗ネットワークが存在するか否かを判定するために入力ピン電圧６０５をテストする。テストモードが、プルアップ及びプルダウンロジックを入力ピン電圧６０５に接続するテスト信号６３０を介して開始され、そのため、プルアップ及びプルダウンロジックがアクティブにされる。

テストモードは、電源の初期化の間、用いられ得る。多くの態様では、初期化の間のテストモードで充分である。他の態様において、ポストスタートアップテストモードが開始され得る。テストモードの開始が、タイマーの開始となる。タイマーが満了した後、テスト信号６３０は、プルアップ及びプルダウンロジックをフィードバック制御ループから切断し、テストモードが終了する。テストモードの間のみプルアップ及びプルダウンロジックをイネーブルすることにより、電力が節約され得、浮遊ゲートの問題が避けられる。

テストモードが開始され、検出構成要素が入力ピン電圧６０５のテストのために構成された後、２つの連続するパルス６２５、即ち、（ａ）入力ピン電圧をプルアップするため一つのパルスと、（ｂ）入力ピン電圧をプルダウンするため別のパルス、が生成される。検出構成要素は、プルアップ及びプルダウン試みが成功したか否かを判定するためにレジスタ感知ラッチ６３５、６４０を用いる。アクティブにされると、各レジスタ感知ラッチ６３５、６４０は、入力ピン電圧６０５におけるパルスに対する応答を測定し、応答を基準信号に対して比較する。

レジスタ感知ラッチ６３５は、入力ピン電圧６０５を測定すること、及び、それを基準信号に対して比較することにより、プルアップが成功したか否かを判定し、基準信号は、電圧における増大がフィードバックループにおける抵抗ネットワークの存在に起因して予期され得ることを特定する。プルアップ試みの間、プルアップロジックは、入力ピン電圧６０５が影響されるか否かを判定するため、電源出力における電流を増大させる。基準信号に対して、入力ピン電圧６０５が予期されるようにプルアップされたとレジスタ感知ラッチ６３５が判定する場合、ラッチは、プルアップ試みが成功したことを示す値を記録する。

レジスタラッチ６３５が、プルアップが成功したと判定する場合、これは、フィードバックループに外部抵抗ネットワークが存在することを示す。外部抵抗ネットワークが存在しない場合、検出構成要素は、プルアップパルスに割り当てられた時間の間、入力ピン電圧をプルアップすることができなくなる。外部抵抗ネットワークが存在しない図３を参照すると、電流におけるパルスが、Ｃ_ＯＵＴを充電する際に吸収され得、Ｃ_ＯＵＴがフル充電されるまで入力ピンにおける電圧の増加を起こさない。Ｃ_ＯＵＴは典型的に比較的大きなキャパシタであるため、Ｃ_ＯＵＴは、テストサイクルの間フルに充電せず、そのため、プルアップ試みが成功しないようにする。図４の場合など、外部抵抗ネットワークがＣ_ＯＵＴと並列に存在する場合、検出構成要素は、出力電圧におけるパルスに応答して入力ピン電圧の増加を確立し得る。

レジスタラッチ６４０は、入力ピン電圧６０５を記録し、プルダウンが成功したか否かを判定する。プルアップ試みと同様、外部抵抗ネットワークが存在しない場合、検出構成要素は、プルダウンパルスに割り当てられた時間の間、入力ピン電圧をプルダウンすることができなくなる。プルダウンロジックの利用は、検出構成要素に、出力電圧が比較的高い状況において入力ピン電圧に影響を与える能力をテストさせる。本明細書において上述したように、外部抵抗ネットワークが存在しない場合、プルダウンパルスにおける電源の出力電流における変化は、Ｃ_ＯＵＴによりマスクされ得、テストサイクルの間、入力ピン電圧における応答を排除し得る。

幾つかの態様において、プルダウン及びプルアップテストサイクルの長さを特定するためにタイマーが用いられる。テストモードのアクティベーションの際、プルアップタイマーがアクティブにされる。本明細書において上述したように、検出構成要素は、電源の出力電流におけるパルスに応答して、予期される増大が入力ピン電圧において生じるか否かを判定する。プルアップタイマーの満了前に、レジスタ感知ラッチ６３５は、その入力をサンプリングし、プルアップ試みが成功したか否かを記録する。逆に、プルダウンタイマーが、プルダウン試みの期間を特定し、その入力をサンプリングするため及びプルダウン試みが成功したか否かを記録するために、レジスタ感知ラッチ６４０をトリガするために用いられる。

幾つかの態様において、テストサイクルの長さ（その間にプルアップ及びプルダウン試みが成される）は、フィードバック制御ループにおいて存在するキャパシタに基づいて構成される。例えば、或るレギュレータが、Ｖ_ＯＵＴの過渡応答を改善する際に用いるためのフィードフォワードキャパシタＣ_ＦＦを含む。フィードフォワードキャパシタは、典型的に、Ｒ_ＴＯＰに並列に接続され、Ｃ_ＯＵＴに結合される。フィードバックループにおけるフィードフォワードキャパシタを明らかにするため、テストサイクルにおけるプルアップ及びプルダウンパルスの期間は、
Ｔ_ＰＵＬＬ＞３×Ｒ_ＰＵＬＬ×Ｃ_ＦＦ
により特定され得る。ここで、Ｔ_ＰＵＬＬは、プルアップ及びプルダウンパルスの長さであり、Ｒ_ＰＵＬＬは、プルアップ及びプルダウン抵抗であり、Ｃ_ＦＦは、フィードフォワード静電容量である。

入力ピン電圧６０５がレジスタラッチ６３５及び６４０により記録されるように、連続的なプルアップ及びプルダウン試みが完了した後、検出構成要素は、電子デバイスへの電源出力のための正しい電圧を判定する。プルダウンが成功したとプルダウンロジックが判定する場合、及びプルアップが成功したとプルアップロジックが判定する場合、これは、フィードバック制御ループにおいて抵抗ネットワークが接続されていることを示す。プルアップ及びプルダウン試みが成功したか否かを示す、レジスタラッチ６３５及び６４０の各々からの信号は、ＡＮＤゲートへの入力である。ＡＮＤゲートからの出力は、デフォルト検出ラッチ６４５にストアされる。デフォルト検出ラッチ３４５により保持された記録された状態が、抵抗ネットワークが存在することを示している場合、デフォルト検出信号６１０がデアサートされ、デフォルト検出回路の内部抵抗ネットワークは、フィードバックループに接続されない。そのため、入力ピン電圧６０５は、電子デバイスによる使用のために特定される調節された出力電圧を示し、フィードバック制御ループに接続され、電源の出力電圧を特定するために用いられる。

プルダウン試み又はプルアップ試みが失敗した場合、入力ピン電圧が電源の出力電圧となるべきであると判定されるので、これは、制御ループに抵抗ネットワークが存在しないことを示している。このシナリオにおいて、レジスタラッチ６３５、６４０の各々からのＡＮＤゲートへの入力は、ＡＮＤゲートによる低出力となる。この出力は、デフォルト検出ラッチ６４５によりストアされ、デフォルト検出ラッチ６４５は、内部抵抗ネットワークのフィードバックループへの接続をシグナリングするために、デフォルト検出信号６１０をアサートする。そのため、入力ピン電圧６０５は、内部抵抗ネットワークにより特定されるデフォルト出力電圧が、電源により生成されるべきであることを示す。

上述の態様において、ＤＣ−ＤＣコンバータとして機能するバックコンバータなどの電源は、電圧レギュレータである。他の応用例には、低ドロップアウトレギュレータ、短絡検出構成要素、及びソフトウェアピン検出構成要素が含まれ得る。

本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (20)

1. 入力電圧の出力電圧への変換を制御するように動作し得るスイッチング電源回路であって、
   フィードバックループを介して提供されるフィードバック電圧に基づいて前記出力電圧を提供するためにトランジスタスイッチング信号を提供するように動作し得るスイッチ制御回路、
   入力ピン電圧を受け取るように動作し得る入力ピン、及び
   前記入力ピンの外で接続される抵抗の検出に基づいて前記フィードバック電圧を設定するように動作し得る検出回路であって、前記抵抗が前記入力ピン電圧に基づいて検出される、前記検出回路、
   を含む、スイッチング電源回路。
2. 請求項１に記載のスイッチング電源回路であって、前記検出回路が更に、外部抵抗が検出されない場合、前記フィードバック電圧をデフォルト出力電圧に設定するように動作し得る、スイッチング電源回路。
3. 請求項１に記載のスイッチング電源回路であって、前記検出回路が更に、外部抵抗が検出される場合、前記フィードバック電圧を前記入力ピン電圧に設定するように動作し得る、スイッチング電源回路。
4. 請求項１に記載のスイッチング電源回路であって、前記検出回路が更に、外部抵抗が検出される場合及び前記入力ピン電圧が所定の値を有する場合、前記フィードバック電圧を前記電源の基準電圧に設定するように動作し得る、スイッチング電源回路。
5. 請求項２に記載の電源回路であって、
   前記検出回路が、前記デフォルト出力電圧を特定する内部抵抗ネットワークを含み、
   前記内部抵抗ネットワークを前記フィードバックループに接続することによって、前記フィードバック電圧が前記デフォルト出力電圧に設定される、
   スイッチング電源回路。
6. 請求項１に記載のスイッチング電源回路であって、
   前記検出回路が、
   前記電源の前記出力電流において第１のパルスを印加するように動作し得、及び、更に前記第１のパルスに応答して前記入力ピン電圧における第１の変化を検出するように構成される、プルアップ回路と、
   前記入力ピン電圧において前記第１の変化が検出されるか否かを記録するように動作し得るプルアップラッチと、
   を含む、スイッチング電源回路。
7. 請求項６に記載の電源回路であって、
   前記検出回路が更に、
   前記電源の前記出力電流において第２のパルスを印加するように動作し得、及び、更に前記第２のパルスに応答して前記入力ピン電圧における第２の変化を検出するように構成される、プルダウン回路と、
   前記第２の変化において前記入力ピン電圧が検出されるか否かを記録するように動作し得るプルダウンラッチと、
   を含む、スイッチング電源回路。
8. 請求項７に記載の電源回路であって、前記プルアップラッチが、前記入力ピン電圧における前記第１の変化の検出を記録する場合、及び前記プルダウンラッチが、前記入力ピン電圧における前記第２の変化の検出を記録する場合、外部抵抗が前記入力ピンに接続される、スイッチング電源回路。
9. 請求項１に記載のスイッチング電源回路であって、所定のインタバル後に満了するテストモードの間、前記検出回路がイネーブルされる、スイッチング電源回路。
10. 請求項６に記載の電源回路であって、前記第１のパルスの期間が、前記入力ピンの外で接続される静電容量に基づいて選択される、スイッチング電源回路。
11. 電源の出力電圧を構築する方法であって、前記方法が、
    フィードバックループを介して提供されるフィードバック電圧に基づいて前記電源の出力電圧を設定すること、
    前記電源の入力ピンにおける入力ピン電圧を測定すること、
    前記入力ピンの外で接続される抵抗を検出することであって、前記抵抗が前記入力ピン電圧に基づいて検出されること、及び
    前記入力ピンの外で接続される抵抗の検出に基づいて前記フィードバック電圧を設定すること、
    を含む、方法。
12. 請求項１１に記載の方法であって、前記入力ピンの外で抵抗が検出されない場合、前記フィードバック電圧をデフォルト出力電圧に設定することを更に含む、方法。
13. 請求項１１に記載の方法であって、前記入力ピンの外で抵抗が検出される場合、前記フィードバック電圧を前記入力ピン電圧に設定することを更に含む、方法。
14. 請求項１１に記載の方法であって、前記入力ピンの外で抵抗が検出される場合、及び前記入力ピン電圧が所定の値を有する場合、前記フィードバック電圧を前記電源の基準電圧に設定することを更に含む、方法。
15. 請求項１２に記載の方法であって、内部抵抗ネットワークを前記フィードバックループに接続することによって、前記フィードバック電圧が前記デフォルト出力電圧に設定される、方法。
16. 請求項１１に記載の方法であって、
    前記電源の出力電流において第１のパルスを印加すること、
    前記第１のパルスに応答して前記入力ピン電圧における第１の変化を検出すること、及び
    前記入力ピン電圧において前記第１の変化が検出されるか否かを記録すること、
    を更に含む、方法。
17. 請求項１６に記載の方法であって、
    前記電源の前記出力電流において第２のパルスを印加すること、
    前記第２のパルスに応答して前記入力ピン電圧における第２の変化を検出すること、及び
    前記入力ピン電圧において前記第２の変化が検出されるか否かを記録すること、
    を更に含む、方法。
18. 請求項１７に記載の方法であって、前記第１のパルスに応答して前記入力ピン電圧における前記第１の変化が記録される場合、及び前記第２のパルスに応答して前記入力ピン電圧における前記第２の変化が記録される場合、外部抵抗が前記入力ピンに接続されると判定することを更に含む、方法。
19. 請求項１１に記載の方法であって、所定のインタバル後に満了するテストモードの間、前記外部抵抗を検出することを更に含む、方法。
20. 請求項１６に記載の方法であって、前記第１のパルスの期間が、前記入力ピンの外で接続される静電容量に基づいて選択される、方法。

Images