JP2017528744A - ブーストラップ機能を具えるゲート電極駆動回路 - Google Patents
ブーストラップ機能を具えるゲート電極駆動回路 Download PDFInfo
- Publication number
- JP2017528744A JP2017528744A JP2017502191A JP2017502191A JP2017528744A JP 2017528744 A JP2017528744 A JP 2017528744A JP 2017502191 A JP2017502191 A JP 2017502191A JP 2017502191 A JP2017502191 A JP 2017502191A JP 2017528744 A JP2017528744 A JP 2017528744A
- Authority
- JP
- Japan
- Prior art keywords
- electrically connected
- gate electrode
- thin film
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
【課題】 長期的に操作上の信頼性を高め、かつ閾値電圧のドリフトがゲート電極駆動回路の動作に与える影響を低減させるブーストラップ機能を具えるゲート電極駆動回路を提供する【解決手段】 カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含む。【選択図】 図３
Description
この発明は液晶表示技術に関し、特にブーストラップ機能を具えるゲート電極駆動回路に関する。
ＧＯＡ（Gate Driver on Array）と呼ばれる技術は、ゲートスイッチ回路の薄膜トランジスタをアレイ基板上に集積し、本来設置すべきアレイ基板のゲートドライバ集積回路の部分を省いて、材料のコストと工程の両方面から製品のコスト節減を達成することができる。目下ＧＯＡ技術は、ＴＦＴ-ＬＣＤ（Thin Film Transistor-Liquid Crystal Display）技術の領域で常用される一種のゲート電極駆動技術であって、その製造技術は簡易であり、優れた応用性を有することから将来の発展が嘱望されている。ＧＯＡ回路の主な機能は、その行の一行前のグリッド線から高レベル信号を出力し、シフトレジスタのコンデンサに充電を行い、その行のグリッド線から高レベル信号を出力し、さらにその行の次の行のグリッド線を利用して高レベル信号を出力することでリセットを達成することにある。
図１は、従来の常用されているゲート電極駆動回路の構造を示した説明図である。図面に開示するように、カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段のＧＯＡユニットの制御に基づき表示領域の第Ｎ段水平走査線Ｇ（Ｎ）に対して充電を行う。該第Ｎ段ＧＯＡユニットはプルアップ制御モジュール１'と、プルアップモジュール２'と、ダウンロードモジュール３'と、第１プルダウンモジュール４' （Key pull-down part）と、ブーストラップコンデンサモジュール５'と、プルダウンホールディングモジュール６' （Pull-down holding part）とを含む。プルアップモジュール２'と、第１プルダウンモジュール４'と、ブーストラップコンデンサモジュール５'と、プルダウンホールディングモジュール６'とは、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第Ｎ段水平走査線Ｇ（Ｎ）とに電気的に接続する。プルアップ制御モジュール１'とダウンロードモジュール３'とは、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続する。プルダウンホールディングモジュール６'には直流低電圧ＶＳＳを入力する。
プルアップ制御モジュール１'は、第１薄膜トランジスタＴ１'を含み、そのゲート電極には第Ｎ−１段ＧＯＡユニットからのダウンロード信号ＳＴ（Ｎ-１）を入力し、ドレイン電極は第Ｎ-１段の水平走査線Ｇ（Ｎ-１）に電気的に接続し、ソース電極は該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続する。プルアップモジュール２'は、第２薄膜トランジスタＴ２'を含んでなり、そのゲート電極は第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極には第１高周波クロック信号ＣＫか、もしくは第２高周波クロック信号ＸＣＫが入力し、ソース電極は第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続する。ダウンロードモジュール３'は第３薄膜トランジスタＴ３'を含んでなり、そのゲート電極は第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極には第１高周波クロック信号ＣＫか、もしくは第２高周波クロック信号ＸＣＫが入力し、ソース電極は第Ｎ段ダウンロード信号ＳＴ（Ｎ）を出力する。第１プルダウンモジュール４'は第４薄膜トランジスタＴ４'と第５薄膜トランジスタＴ５'とを含んでなり、薄膜トランジスタＴ４'のゲート電極は第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極は第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、ソース電極には直流低電圧ＶＳＳが入力し、かつ第５薄膜トランジスタＴ５'は、ゲート電極が第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ソース電極に直流低電圧ＶＳＳが入力する。ブーストラップコンデンサモジュール５'はブーストラップコンデンサＣｂ'を含んでなる。プルダウンホールディングモジュール６'は第６薄膜トランジスタＴ６'と第７薄膜トランジスタＴ７'と、第８薄膜トランジスタＴ８'と、第９薄膜トランジスタＴ９'と、第１０薄膜トランジスタＴ１０'と、第１１薄膜トランジスタＴ１１'と、第１２薄膜トランジスタＴ１２'と、第１３薄膜トランジスタＴ１３'と、第１４薄膜トランジスタＴ１４'と、を含んでなり、第６薄膜トランジスタＴ６'のゲート電極は第１回路点Ｐ（Ｎ）'に電気的に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、ソース電極に直流低電圧ＶＳＳが入力し、第７薄膜トランジスタＴ７'は、そのゲート電極が第１回路点Ｐ（Ｎ）'に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ソース電極に直流低電圧ＶＳＳが入力し、第８薄膜トランジスタＴ８'は、そのゲート電極が第２回路点Ｋ（Ｎ）'に電気的に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、ソースに直流低電圧ＶＳＳが入力し、第９トランジスタＴ９'は、そのゲート電極が第２回路点Ｋ（Ｎ）'に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ソース電極に直流低電圧ＶＳＳが入力し、第１０薄膜トランジスタＴ１０'は、そのゲート電極に第１低周波クロック信号ＬＣ１が入力し、ドレイン電極に第１低周波クロック信号ＬＣ１が入力し、ソース電極が第１回路点Ｐ（Ｎ）に電気的に接続し、第１１薄膜トランジスタＴ１１'は、そのゲート電極に第２低周波クロック信号ＬＣ２が入力し、ドレイン電極に第１低周波クロック信号ＬＣ１が入力し、ソース電極が第１回路点Ｐ（Ｎ）に電気的に接続し、第１２薄膜トランジスタＴ１２'は、そのゲート電極に第２低周波クロック信号ＬＣ２が入力し、ドレイン電極に第２低周波クロック信号ＬＣ２が入力し、ソース電極が第２回路点Ｋ（Ｎ）に電気的に接続し、第１３薄膜トランジスタＴ１３'は、そのゲート電極に第１低周波クロック信号ＬＣ１が入力し、ドレイン電極に第２低周波クロック信号ＬＣ２が入力し、ソース電極が第２回路点Ｋ（Ｎ）'に電気的に接続し、第１４薄膜トランジスタＴ１４'は、そのゲート電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）'に電気的に接続し、ソース電極に直流低電圧ＶＳＳが入力し、第１５薄膜トランジスタＴ１５'は、そのゲート電極が該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極が第２回路点Ｋ（Ｎ）'に電気的に接続し、ソース電極に直流低電圧ＶＳＳが入力する。該第６薄膜トランジスタＴ６'と該第８薄膜トランジスタＴ８'とによって、非作動時間における第Ｎ段水平走査線Ｇ（Ｎ）の低電位を維持し、該第７薄膜トランジスタＴ７'と第９薄膜トランジスタＴ９'とによって、非作動時間における第Ｎ段ゲート電極信号点Ｑ（Ｎ）の低電位を維持する。
回路の全体構造からみれば、プルダウンホールディングモジュール６'は、比較的長い作動状態に置かれる。即ち、第１回路点Ｐ（Ｎ）'と第２回路点Ｋ（Ｎ）'とが、長時間順方向の高電位状態となる。係る回路において電圧のストレスを最も深刻に受ける素子が薄膜トランジスタＴ６'、Ｔ７'、Ｔ８'、Ｔ９'である。ゲート電極駆動回路の作動時間の増加に連れて、薄膜トランジスタＴ６'、Ｔ７'、Ｔ８'、Ｔ９'の閾値電圧Ｖｔｈが漸増し、オン状態電流が漸減する。係る状況においては第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）は、安定した好ましい低電位の状態を維持することができなくなり、このためゲート電極駆動回路の信頼性に影響を与える深刻な要因となる。
アモルファスシリコン薄膜トランジスタゲート電極駆動回路にとってプルダウンホールディングモジュールは不可欠である。通常はプルダウンホールディングモジュールを１セット設けるよう設計するか、もしくは交互に作動する２セットのプルダウンホールディングモジュールを設けるよう設計する。２セットのプルダウンホールディングモジュールを設けるデザインの主要な目的は、プルダウンホールディングモジュールの第１回路点Ｐ（Ｎ）'と第２回路点Ｋ（Ｎ）'によって制御する薄膜トランジスタＴ６'、Ｔ７'、Ｔ８'、Ｔ９'の受ける電圧ストレスを軽減させるためである。但し、実際に測定した結果、２セットのプルダウンホールディングモジュールを設けるよう設計しても、薄膜トランジスタＴ６'、Ｔ７'、Ｔ８'、Ｔ９'の４つの薄膜トランジスタは、依然としてゲート電極駆動回路全体から最も深刻な電圧ストレスを受ける部分であることが判明した。即ち、薄膜トランジスタの閾値（Ｖｔｈ）に最大のドリフトが発生することになる。
図２ａは、閾値電圧にドリフトの発生する前後の時点における薄膜トランジスタ全体の電流対数と電圧曲線関係の変化を示した説明図である。図面には閾値電圧にドリフトが発生する前の電流対数と電圧との関係曲線を実線で表示し、電圧閾値にドリフトが発生した後の電流対数と電圧との関係曲線を点線で表示した。図２ａから明らかなように、同一のゲートソース電圧Ｖｇｓの条件下、閾値電圧にドリフトの発生していない状態における電流対数Ｌｏｇ（Ｉｄｓ）は、閾値電圧にドリフトが発生した後の電流対数に比して大きい。図２ｂは、閾値電圧にドリフトの発生する前後の時点における薄膜トランジスタ全体の電流と電圧曲線関係の変化を示した説明図である。図２ｂから明らかなように、同一のドレインソース電流Ｉｄｓの条件下、閾値電圧にドリフトの発生していない状態におけるゲート電極電圧Ｖｇ１は、閾値電圧にドリフトの発生した後のゲート電極電圧Ｖｇ２に比して低い。即ち、閾値電圧にドリフトが発生した後、同等のドレインソース電流Ｉｄｓを達成しようとするのであれば、さらに高いゲート電極電圧を必要とする。
図２ａ、図２ｂから明らかなように、閾値電圧Ｖｔｈが順方向にドリフトすることによって、薄膜トランジスタのオン状態電流Ｉｏｎが徐々に低下し、閾値電圧Ｖｔｈの増加に伴い薄膜トランジスタのオン状態電流Ｉｏｎも継続的に低下する。よって、回路にとっては、第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第Ｎ段水平走査線Ｇ（Ｎ）の電位の安定という好ましい状態を維持することができなくなる。係る状況は液晶表示装置の画面表示の異状を招くことになる。
以上述べたように、ゲート電極駆動回路において、最も容易に効力を失う素子は、プルダウンホールディングモジュールの薄膜トランジスタＴ６'、Ｔ７'、Ｔ８'、Ｔ９'である。したがって、ゲート電極駆動回路と液晶表示パネルの信頼性を高めるためには、前掲の問題を改善する必要がある。通常は、回路のデザインにおいて常用される手法として、４つの薄膜トランジスタのサイズを増大する方法が挙げられる。但し、薄膜トランジスタのサイズを増大させることは、同時に薄膜トランジスタを作動させるオフ状態ドレイン電流を増加させることになり、前掲の問題の本質的な解決には至らない。
この発明は、長期的に走査上の信頼性を高め、かつ閾値電圧のドリフトがゲート電極駆動回路の動作に与える影響を低減させるブーストラップ機能を具えるゲート電極駆動回路を提供することを課題とする。
そこで、本発明者は、従来の技術に見られる問題点に鑑み鋭意研究を重ねた結果、カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含むブーストラップ機能を具えるゲート電極駆動回路によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含むブーストラップ機能を具えるゲート電極駆動回路によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
以下この発明について説明する。請求項１に記載するブーストラップ機能を具えるゲート電極駆動回路は、カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含む。
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含む。
請求項２に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項１におけるプルアップ制御モジュールが、ゲート電極に第Ｎ−１段ＧＯＡユニットからのダウンロード信号が入力し、ドレイン電極が第Ｎ−１段水平走査線に電気的に接続し、かつソース電極が該第Ｎ段ゲート電極信号点に電気的に接続する第７薄膜トランジスタを含み、
該プルアップモジュールが、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段水平走査線に電気的に接続する第８薄膜トランジスタを含み、
該ダウンロードモジュールが、ゲート電極が該第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段ダウンロード信号を出力する第９薄膜トランジスタを含み、
該第１プルダウンモジュールが、ゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１０薄膜トランジスタと、及びゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第１１薄膜トランジスタとを含み、
該ブーストラップコンデンサモジュールが、ブーストラップコンデンサを含む。
該プルアップモジュールが、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段水平走査線に電気的に接続する第８薄膜トランジスタを含み、
該ダウンロードモジュールが、ゲート電極が該第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段ダウンロード信号を出力する第９薄膜トランジスタを含み、
該第１プルダウンモジュールが、ゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１０薄膜トランジスタと、及びゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第１１薄膜トランジスタとを含み、
該ブーストラップコンデンサモジュールが、ブーストラップコンデンサを含む。
請求項３に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項１におけるゲート電極駆動回路の第１段の接続関係において、第５薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第７薄膜トランジスタのゲート電極とドレイン電極とが、回路起動信号に電気的に接続する。
請求項４に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項１におけるゲート電極駆動回路の最後の１段の接続関係において、第６薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第１０薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、第１１薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続する。
請求項５に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項１におけるプルダウンホールディングモジュールが、上電極板が第１回路点に電気的に接続し、かつ下電極板に直流低電圧が入力する第２コンデンサを含むことを特徴とする請求項１に記載のブーストラップ機能を具えるゲート電極駆動回路。
請求項６に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項１におけるプルダウンホールディングモジュールが、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第１２薄膜トランジスタを含む。
請求項７に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項１におけるプルダウンホールディングモジュールが、上電極板が第１回路点に電気的に接続し、下電極板に直流低電圧が入力する第２コンデンサと、及びゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第１２薄膜トランジスタを含む。
請求項８に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項２における第１高周波クロック信号と該第２高周波クロック信号とが、２つの位相の完全に逆である高周波クロック信号源である。
請求項９に記載するブーストラップ機能を具えるゲート電極駆動回路は、請求項２における第１プルダウンモジュールにおける該第１０薄膜トランジスタのゲート電極と該第１１薄膜トランジスタのゲート電極信号のいずれもが第Ｎ＋２段水平走査線に電気的に接続し、第Ｎ段ゲート電極信号点の電位が三段階を呈するとともに、第１段階が高電位に至るまで上昇し、かつ一定の時間維持し、第２段階が該第１段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第３段階は該第２段階を基礎として、該第１段階の基本レベルの高電位に至るまで下降し、次いで、３段階における第３段階を利用して閾値電圧のブーストラップを進行させる。
請求項１０に開示するブーストラップ機能を具えるゲート電極駆動回路は、請求項９における第Ｎ段ゲート電極信号点の電位が３段階を呈し、かつその内の第３段階の変化が第６薄膜トランジスタの影響を受ける。
請求項１１に開示するブーストラップ機能を具えるゲート電極駆動回路は、カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含み、
該プルアップ制御モジュールが、ゲート電極に第Ｎ−１段ＧＯＡユニットからのダウンロード信号が入力し、ドレイン電極が第Ｎ−１段水平走査線に電気的に接続し、かつソース電極が該第Ｎ段ゲート電極信号点に電気的に接続する第７薄膜トランジスタを含み、
該プルアップモジュールが、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段水平走査線に電気的に接続する第８薄膜トランジスタを含み、
該ダウンロードモジュールが、ゲート電極が該第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段ダウンロード信号を出力する第９薄膜トランジスタを含み、
該第１プルダウンモジュールが、ゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１０薄膜トランジスタと、及びゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第１１薄膜トランジスタとを含み、
該ブーストラップコンデンサモジュールが、ブーストラップコンデンサを含むゲート電極駆動回路であって、
該ゲート電極駆動回路の第１段の接続関係において、第５薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第７薄膜トランジスタのゲート電極とドレイン電極とが、回路起動信号に電気的に接続し、
該ゲート電極駆動回路の最後の１段の接続関係において、第６薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第１０薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、第１１薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、
該第１高周波クロック信号と該第２高周波クロック信号とが、２つの位相の完全に逆である高周波クロック信号源であって、
該第１プルダウンモジュールにおける該第１０薄膜トランジスタのゲート電極と該第１１薄膜トランジスタのゲート電極信号のいずれもが第Ｎ＋２段水平走査線に電気的に接続し、第Ｎ段ゲート電極信号点の電位が三段階を呈するとともに、第１段階が高電位に至るまで上昇し、かつ一定の時間維持し、第２段階が該第１段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第３段階は該第２段階を基礎として、該第１段階の基本レベルの高電位に至るまで下降し、次いで、３段階における第３段階を利用して閾値電圧のブーストラップを進行させ、
該第Ｎ段ゲート電極信号点の電位が３段階を呈し、かつその内の第３段階の変化が第６薄膜トランジスタの影響を受ける。
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含み、
該プルアップ制御モジュールが、ゲート電極に第Ｎ−１段ＧＯＡユニットからのダウンロード信号が入力し、ドレイン電極が第Ｎ−１段水平走査線に電気的に接続し、かつソース電極が該第Ｎ段ゲート電極信号点に電気的に接続する第７薄膜トランジスタを含み、
該プルアップモジュールが、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段水平走査線に電気的に接続する第８薄膜トランジスタを含み、
該ダウンロードモジュールが、ゲート電極が該第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段ダウンロード信号を出力する第９薄膜トランジスタを含み、
該第１プルダウンモジュールが、ゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１０薄膜トランジスタと、及びゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第１１薄膜トランジスタとを含み、
該ブーストラップコンデンサモジュールが、ブーストラップコンデンサを含むゲート電極駆動回路であって、
該ゲート電極駆動回路の第１段の接続関係において、第５薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第７薄膜トランジスタのゲート電極とドレイン電極とが、回路起動信号に電気的に接続し、
該ゲート電極駆動回路の最後の１段の接続関係において、第６薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第１０薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、第１１薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、
該第１高周波クロック信号と該第２高周波クロック信号とが、２つの位相の完全に逆である高周波クロック信号源であって、
該第１プルダウンモジュールにおける該第１０薄膜トランジスタのゲート電極と該第１１薄膜トランジスタのゲート電極信号のいずれもが第Ｎ＋２段水平走査線に電気的に接続し、第Ｎ段ゲート電極信号点の電位が三段階を呈するとともに、第１段階が高電位に至るまで上昇し、かつ一定の時間維持し、第２段階が該第１段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第３段階は該第２段階を基礎として、該第１段階の基本レベルの高電位に至るまで下降し、次いで、３段階における第３段階を利用して閾値電圧のブーストラップを進行させ、
該第Ｎ段ゲート電極信号点の電位が３段階を呈し、かつその内の第３段階の変化が第６薄膜トランジスタの影響を受ける。
この発明は、長期的に操作上の信頼性を高め、かつ閾値電圧のドリフトがゲート電極駆動回路の動作に与える影響を低減させるブーストラップ機能を具えるゲート電極駆動回路を提供するものであって、カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含む。
係るブーストラップ機能を具えるゲート電極駆動回路の構造と特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含む。
係るブーストラップ機能を具えるゲート電極駆動回路の構造と特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
図３は、この発明によるブーストラップ機能を具えるゲート電極駆動回路の単段構成を示した説明図であって、図面に開示するようにカスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線Ｇ（Ｎ）に対して充電を行う。該第Ｎ段ＧＯＡユニットは、プルアップ制御モジュール１と、プルアップモジュール２と、ダウンロードモジュール３と、第１プルダウンモジュール４と、ブーストラップコンデンサモジュール５と、プルダウンホールディングモジュール６とを含む。プルアップモジュール２と、第１プルダウンモジュール４と、ブーストラップコンデンサモジュール５と、プルダウンホールディングモジュール６とは、それぞれ第Ｎ段ゲート電極信号点Ｑ（Ｎ）と該第Ｎ段水平走査線Ｇ（Ｎ）とに電気的に接続する。プルアップ制御モジュール１とダウンロードモジュール３とは、それぞれ該第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、プルダウンホールディングモジュール６には直流低電圧ＶＳＳが入力する。
プルダウンホールディングモジュール６は、ゲート電極が第１回路点Ｐ（Ｎ）に電気的に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する第１薄膜トランジスタＴ１と、ゲート電極が第１回路点Ｐ（Ｎ）に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する第２薄膜トランジスタＴ２と、ダイオード接続法を採用し、ゲート電極が直流信号源ＤＣに電気的に接続し、ドレイン電極が直流信号源ＤＣに電気的に接続し、かつソース電極が第２回路点Ｓ（Ｎ）に電気的に接続する第３薄膜トランジスタＴ３と、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極が第２回路点Ｓ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する第４薄膜トランジスタＴ４と、ゲート電極が第Ｎ-１段ゲート電極信号点Ｑ（Ｎ-１）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する第５薄膜トランジスタＴ５と、ゲート電極が第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続する第６薄膜トランジスタＴ６と、上電極板が第２回路点Ｓ（Ｎ）に電気的に接続し、下電極板が第１回路点Ｐ（Ｎ）に電気的に接続する第１コンデンサＣｓｔ１と、を含む。
プルアップ制御モジュール１は、ゲート電極に第Ｎ−１段ＧＯＡユニットからのダウンロード信号ＳＴ（Ｎ−１）が入力し、ドレイン電極が第Ｎ−１段水平走査線Ｇ（Ｎ−１）に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続する第７薄膜トランジスタＴ７を含む。
プルアップモジュール２は、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極に第１高周波クロック信号ＣＫか、第２高周波クロック信号ＸＣＫが入力し、かつソース電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続する第８薄膜トランジスタＴ８を含む。ダウンロードモジュール３は、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極に第１高周波クロック信号ＣＫか、第２高周波クロック信号ＸＣＫが入力し、かつソース電極が第Ｎ段ダウンロード信号ＳＴ（Ｎ）を出力する第９薄膜トランジスタＴ９を含む。第１プルダウンモジュール４は、ゲート電極が第Ｎ＋２段水平走査線Ｇ（Ｎ＋２）に電気的に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する第１０薄膜トランジスタＴ１０と、ゲート電極が第Ｎ＋２段水平走査線Ｇ（Ｎ＋２）に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する第１１薄膜トランジスタＴ１１とを含む。第１プルダウンモジュール４における第１０薄膜トランジスタＴ１０のゲート電極と第１１薄膜トランジスタＴ１１のゲート電極とは、いずれも第Ｎ＋２段水平走査線Ｇ（Ｎ＋２）に電気的に接続し、第Ｎ段ゲート電極信号点Ｑ（Ｎ）の電位が三段階を呈するようにすることを主な目的とする。即ち、第１段階は高電位に至るまで上昇し、かつ一定の時間維持する。第２段階は第１段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第３段階は第２段階を基礎として、第１段階の基本レベルの高電位に至るまで下降する。次いで、３段階における第３段階を利用して閾値電圧のブーストラップを進行させる。ブーストラップコンデンサモジュール５はブーストラップコンデンサＣｂを含む。
多段水平走査線のそれぞれの間の段数は循環する。即ち、第Ｎ段水平走査線Ｇ（Ｎ）のＮが最後の一段のＬａｓｔである場合、第Ｎ＋２段水平走査線Ｇ（Ｎ＋２）は、第２段水平走査線Ｇ（２）を表わす。第Ｎ段水平走査線Ｇ（Ｎ）におけるＮが下から第２段のＬａｓｔ−１である場合、第Ｎ＋２段水平走査線Ｇ（Ｎ＋２）は、第１段水平走査線Ｇ（１）を表わし、その他はこれを以って推類する。
図３を参照し、図４について説明する。図４は、この発明によるブーストラップ機能を具えたゲート電極駆動回路の単段構成の第１段の接続関係を示した説明図である。即ち、Ｎが１である場合のゲート電極駆動回路の接続関係を示した説明図である。図面に開示するように、第５薄膜トランジスタＴ５は、ゲート電極が回路起動信号ＳＴＶに電気的に接続し、第７薄膜トランジスタＴ７は、ゲート電極とドレイン電極とが、回路起動信号ＳＴＶに電気的に接続する。
図３を参照し、図５について説明する。図５は、この発明によるブーストラップ機能を具えたゲート電極駆動回路の単段構成の最後の１段の接続関係を示した説明図である。即ち、Ｎが最後の１段のＬａｓｔである場合のゲート電極駆動回路の接続関係を示した説明図である。図面に開示するように、第６薄膜トランジスタＴ６は、ゲート電極が回路起動信号ＳＴＶに電気的に接続し、第１０薄膜トランジスタＴ１０は、ゲート電極が第２段水平走査線Ｇ（２）に電気的に接続し、第１１薄膜トランジスタＴ１１は、ゲート電極が第２段水平走査線Ｇ（２）に電気的に接続する。
図６は、図３に開示するプルダウンホールディングモジュールの第１の実施の形態を示した回路図である。図面に開示するように、制御信号源は直流信号源ＤＣのみを採用し、第１コンデンサＣｓｔ１と第１薄膜トランジスタＴ１と、第２薄膜トランジスタＴ２と第３薄膜トランジスタＴ３と第４薄膜トランジスタＴ４と
第５薄膜トランジスタＴ５と第６薄膜トランジスタＴとを含む。第１コンデンサＣｓｔ１は、上電極板が第２回路点Ｓ（Ｎ）に電気的に接続し、下電極板が第１回路点Ｐ（Ｎ）に電気的に接続する。第１薄膜トランジスタＴ１は、ゲート電極が第１回路点Ｐ（Ｎ）に電気的に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第２薄膜トランジスタＴ２は、ゲート電極が第１回路点Ｐ（Ｎ）に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第３薄膜トランジスタＴ３はダイオード接続法を採用し、ゲート電極が直流信号源ＤＣに電気的に接続し、ドレイン電極が直流信号源ＤＣに電気的に接続し、かつソース電極が第２回路点Ｓ（Ｎ）に電気的に接続する。第４薄膜トランジスタＴ４は、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極が第２回路点Ｓ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第４薄膜トランジスタＴ４は、主に作動時において第２回路点Ｓ（Ｎ）をプルダウンする。係る作用によって、第２回路点Ｓ（Ｎ）による第１回路点Ｐ（Ｎ）電位の制御という目的を達成することができる。第５薄膜トランジスタＴ５は、ゲート電極が第Ｎ-１段ゲート電極信号点Ｑ（Ｎ-１）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第５薄膜トランジスタＴ５の作用は、第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）の出力の作用時間を確保することにあり、第１回路点Ｐ（Ｎ）が低電位のオフ状態になり、ここから第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）の正常な出力を確保する。第６薄膜トランジスタＴ６は、ゲート電極が第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続する。係る構成は、第Ｎ段ゲート電極信号点Ｑ（Ｎ）の三段階における第３段階の電位を利用して閾値電圧の測定を進行させ、かつ当該電位を第１回路点Ｐ（Ｎ）に保存することを目的とする。
第５薄膜トランジスタＴ５と第６薄膜トランジスタＴとを含む。第１コンデンサＣｓｔ１は、上電極板が第２回路点Ｓ（Ｎ）に電気的に接続し、下電極板が第１回路点Ｐ（Ｎ）に電気的に接続する。第１薄膜トランジスタＴ１は、ゲート電極が第１回路点Ｐ（Ｎ）に電気的に接続し、ドレイン電極が第Ｎ段水平走査線Ｇ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第２薄膜トランジスタＴ２は、ゲート電極が第１回路点Ｐ（Ｎ）に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第３薄膜トランジスタＴ３はダイオード接続法を採用し、ゲート電極が直流信号源ＤＣに電気的に接続し、ドレイン電極が直流信号源ＤＣに電気的に接続し、かつソース電極が第２回路点Ｓ（Ｎ）に電気的に接続する。第４薄膜トランジスタＴ４は、ゲート電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続し、ドレイン電極が第２回路点Ｓ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第４薄膜トランジスタＴ４は、主に作動時において第２回路点Ｓ（Ｎ）をプルダウンする。係る作用によって、第２回路点Ｓ（Ｎ）による第１回路点Ｐ（Ｎ）電位の制御という目的を達成することができる。第５薄膜トランジスタＴ５は、ゲート電極が第Ｎ-１段ゲート電極信号点Ｑ（Ｎ-１）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）に電気的に接続し、かつソース電極に直流低電圧ＶＳＳが入力する。第５薄膜トランジスタＴ５の作用は、第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）の出力の作用時間を確保することにあり、第１回路点Ｐ（Ｎ）が低電位のオフ状態になり、ここから第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）の正常な出力を確保する。第６薄膜トランジスタＴ６は、ゲート電極が第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極が第１回路点Ｐ（Ｎ）に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点Ｑ（Ｎ）に電気的に接続する。係る構成は、第Ｎ段ゲート電極信号点Ｑ（Ｎ）の三段階における第３段階の電位を利用して閾値電圧の測定を進行させ、かつ当該電位を第１回路点Ｐ（Ｎ）に保存することを目的とする。
第１回路点Ｐ（Ｎ）に閾値電圧Ｖｔｈを保存した後、第６薄膜トランジスタＴ６と第５薄膜トランジスタＴ５とはオフにされる。次いで、第１コンデンサＣｓｔ１によって第１回路点Ｐ（Ｎ）の電位が再度高められ比較的高い正電位に至り、第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２の非作動時間における好ましいＯＮ状態を確保して、第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）の低電位を維持する。
仮に第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２の閾値電圧Ｖｔｈに順方向のドリフトが発生し、かつ徐々に拡大した場合、第６薄膜トランジスタＴ６は比較的高い閾値電圧値を第１回路点Ｐ（Ｎ）に保存する。よって、ブーストラップした後の第１回路点Ｐ（Ｎ）は電位がさらに高くなる。ここから閾値電圧Ｖｔｈの増加に伴うマイナス面での効果を補償することができ、プルダウンホールディングモジュールのブーストラップの作用を実現し、プルダウンホールディングモジュールの信頼性を効率よく高めることができる。係るブーストラップ方式を取り入れたプルダウンホールディングモジュールの設計は、２つの交互に作動するモジュールを具えるようにする必要はなく、直流信号源によって制御する一つのプルダウンホールディングモジュールのみを有するように設計するだけでよい。係る設計によってパワーの消費を低減させ、また設計のレイアウト空間を節約することができる。
図３を参照し、図７ａ、図７ｂについて説明する。７ａは閾値電圧がドリフトする前の図３に開示するゲート駆動回路のシーケンス図であって、図７ｂは閾値電圧がドリフトした後の図３に開示するゲート電極駆動回路のシーケンス図である。図７ａ、７ｂに開示するように、ＳＴＶ信号は回路起動信号であって、第１高周波クロック信号ＣＫと第２高周波クロック信号ＸＣＫとは、位相が完全に逆である一組の高周波信号源である。ＤＣは高電位に位置する直流信号源であって、Ｇ（Ｎ−１）はＮ−１段水平走査線であって、即ち前１段の走査出力信号である。ＳＴ（Ｎ−１）はＮ−１段のダウンロード信号であって、即ち前１段のダウンロード信号である。Ｑ（Ｎ−１）は、第Ｎ−１段ゲート電極信号点であって、即ち前１段のゲート電極信号点である。Ｑ（Ｎ）は第Ｎ段ゲート電極信号点であって、即ち当該段のゲート電極信号点である。
図７ａ、７ｂに開示するように、第Ｎ段ゲート電極信号点Ｑ（Ｎ）電位は３段階を呈する。その３段階の内の第３段階の変化は、主に第６薄膜トランジスタＴ６の影響を受ける。図７ａから明らかなように、液晶パネルが起動し点灯を始める初期タイムＴ０において、閾値電圧Ｖｔｈは比較的低い。即ちゲート電極駆動回路が長時間の操作を経ていない時点では閾値電圧Ｖｔｈにドリフトは発生していなく、第Ｎ段ゲート電極信号Ｑ（Ｎ）の第３段階の電位が比較的低く、これに対応する第１回路点Ｐ（Ｎ）の電位も比較的低い。図７ｂから明らかなように、第Ｎ段ゲート電極信号点Ｑ（Ｎ）の第３段階における電位は、電圧の応力の作用によって閾値電圧Ｖｔｈにドリフトが発生してから、これに伴い上昇する。よって該部分を利用して第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２の閾値電圧の測定という目的を達成することができる。
図７ａと図７ｂとから明らかなように、図３に開示するゲート電極駆動回路の作動の過程は次のとおりである、即ち、第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）が通電状態になると、第６薄膜トランジスタＴ６がオンになる。この場合第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第１回路点Ｐ（Ｎ）の電位が同一となり、第２薄膜トランジスタＴ２が等価のダイオード接続法となる。第１回路点Ｐ（Ｎ）は、第Ｎ段ゲート電極信号点Ｑ（Ｎ）の第３段階において、第６薄膜トランジスタＴ６を通じて第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２の閾値電圧の値を保存することができる。よって、閾値電圧Ｖｔｈのドリフトに伴い、第Ｎ段ゲート電極信号点Ｑ（Ｎ）の第３段階における電位は上昇し、第１回路点Ｐ（Ｎ）が保存する閾値電圧の電圧値も上昇する。次いで第２回路点Ｓ（Ｎ）が再度第１コンデンサＣｓｔ１を通じて第１回路点Ｐ（Ｎ）を上昇させる。係る方式によって閾値電圧の変化を補償することができる。
図７ａ、図７ｂに開示するように、閾値電圧がドリフトする前後において、第Ｎ段ゲート電極信号点Ｑ（Ｎ）と第１回路点Ｐ（Ｎ）との電位に明らかな変化が発生する、特に第１回路点Ｐ（Ｎ）の電位の増加は、閾値電圧のドリフトが第１薄膜トランジスタＴ１と第２薄膜トランジスタＴ２のオン状態電流に対する影響を効率よく低減することができる。ここから第Ｎ段水平走査線Ｇ（Ｎ）と第Ｎ段ゲート電極信号点Ｑ（Ｎ）は、長時間にわたる操作を経た後においても依然として好ましい低電位状態を維持することができる。
図６を参照にして図８について説明する。図８は図３に採用するプルダウンホールディングモジュールの第２の実施の形態による回路図である。図８に開示する構造は、図６に開示する構造を基礎として、さらに第２コンデンサＣｓｔ２を加えてなり、その上電極板は第１回路点Ｐ（Ｎ）に電気的に接続し、下電極板には直流低電圧ＶＳＳが入力する。第２コンデンサＣｓｔ２の主要な作用は閾値電圧を保存することにある。第１薄膜トランジスタＴ１と薄膜トランジスタＴ２本体に存在する一定の浮遊容量によって、第２コンデンサＣｓｔ２の作用を生起させることができる。よって、実際の回路の設計において、第２コンデンサＣｓｔ２は省くことができる。
図６を参照、図９について説明する。図９は図３に採用するプルダウンホールディングモジュールの第３の実施の形態による回路図である。
図９に開示する構造は、図６に開示する構造を基礎として、さらに第１２薄膜トランジスタＴ１２を加えてなり、そのゲート電極は第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極は第２回路点Ｓ（Ｎ）に電気的に接続し、かつソース電極には直流低電圧ＶＳＳが入力する。第１２薄膜トランジスタＴ１２は第Ｎ段ゲート電極信号点Ｑ（Ｎ）の第１段階の電位が高くないことによって第２回路点Ｓ（Ｎ）の作動時間における電位がプルダウンして十分に低くならないことを補うこと、を主な目的とする。
図６を参照にし、図１０について説明する。図１０は図３で採用するプルダウンホールディングモジュールの第４の実施の形態による回路図である。
図１０に開示する構造は、図６に開示する構造を基礎として、さらに第２コンデンサＣｓｔ２と第１２薄膜トランジスタＴ１２とを加えてなり、第２コンデンサＣｓｔ２は上電極板が第１回路点Ｐ（Ｎ）に電気的に接続し、下電極板には直流低電圧ＶＳＳが入力する。第１２薄膜トランジスタＴ１２は、ゲート電極が第Ｎ＋１段水平走査線Ｇ（Ｎ＋１）に電気的に接続し、ドレイン電極が第２回路点Ｓ（Ｎ）に電気的に接続し、かつソース電極には直流低電圧ＶＳＳが入力する。
図３に開示するゲート電極駆動回路の単段構造におけるプルダウンホールディングモジュールは、図６、図８、図９、図１０に開示するプルダウンホールディングモジュールの回路内の任意の一の構成を以って代替とすることができ、代替した後のゲート電極駆動回路のシーケンス図は図７ａ、図７ｂの開示と同一になる。その作動の過程は図３に開示するゲート電極駆動回路と同一である。よって、詳細な説明は割愛する。
以上をまとめると、この発明によるブーストラップ機能を具えるゲート電極駆動回路は、従来のゲート電極駆動回路の構造においてプルダウンホールディングモジュールの電圧から受ける応力が深刻で、容易に失効するという問題を改善するためのものであって、コンデンサのブーストラップ作用を利用してプルダウンホールディングモジュールの第１回路点Ｐ（Ｎ）を制御し、薄膜トランジスタの閾値電圧を測定する機能が得られるよう設計することで第１回路点Ｐ（Ｎ）に閾値電圧を保存する。ここから、薄膜トランジスタの閾値電圧のドリフトによって生起する変化に対して、第１回路点Ｐ（Ｎ）による制御を達成することができる。この発明はブーストラップ機能を具えるプルダウンホールディングモジュールによってゲート電極駆動回路の長時間の操作における信頼性を高め、閾値電圧のドリフトがゲート電極駆動回路の作動に与える影響を低減させるものであって、さらには１セットの直流信号源ＤＣによって直接制御するプルダウンホールディングモジュールとなるよう設計することで設計のレイアウト空間を節約することができる。また、回路全体のパワー消費を節減することができる。
以上は、この発明の好ましい実施の形態を説明したものであって、この発明の実施の範囲を限定するものではない。よって、当業者がこの発明の提示する技術プランと技術思想に基づき修正、改変などを行うことは可能であるが、但しこれら修正、改変などはいずれもこの発明の特許請求の範囲に含まれるものとする。
１、１' プルアップ制御モジュール
２、２' プルアップモジュール
３、３' ダウンロードモジュール
４、４' 第１プルダウンモジュール
５、５' ブーストラップコンデンサモジュール
６、６' プルダウンホールディングモジュール
Ｃｂ' ブーストラップコンデンサ
ＣＫ 第１高周波クロック信号
Ｃｓｔ１ 第１コンデンサ
Ｃｓｔ２ 第２コンデンサ
ＤＣ 直流信号源
Ｇ（１） 第１段水平走査線
Ｇ（２） 第２段水平走査線
Ｇ（Ｎ） 第Ｎ段水平走査線
Ｇ（Ｎ＋１） 第Ｎ＋１段水平走査線
Ｇ（Ｎ＋２） 第Ｎ＋１段水平走査線
Ｇ（Ｎ−１） Ｎ−１段水平走査線
Ｉｄｓ ドレインソース電流
Ｉｏｎ オン状態電流
Ｋ（Ｎ）' 第２回路点
ＬＣ 第１低周波クロック信号
Ｌｏｇ（Ｉｄｓ） 電流対数
ＬＣ２ 第２低周波クロック信号
Ｐ（Ｎ）、Ｐ（Ｎ）' 第１回路点
Ｑ（Ｎ） 第Ｎ段ゲート電極信号点
Ｑ（Ｎ−１） 第Ｎ−１段ゲート電極信号点
Ｓ（Ｎ） 第２回路点
ＳＴ（Ｎ−１） ダウンロード信号
ＳＴＶ 回路起動信号
Ｔ０ 初期タイム
Ｔ１、Ｔ１' 第１薄膜トランジスタ
Ｔ２、Ｔ２' 第２薄膜トランジスタ
Ｔ３、Ｔ３' 第３薄膜トランジスタ
Ｔ４、Ｔ４' 第４薄膜トランジスタ
Ｔ５、Ｔ５' 第５薄膜トランジスタ
Ｔ６、Ｔ６' 第７薄膜トランジスタ
Ｔ８、Ｔ８' 第８薄膜トランジスタ
Ｔ９、Ｔ９' 第９薄膜トランジスタ
Ｔ１０、Ｔ１０' 第１０薄膜トランジスタ
Ｔ１１、Ｔ１１' 第１１薄膜トランジスタ
Ｔ１２、Ｔ１２' 第１２薄膜トランジスタ
Ｔ１３' 第１３薄膜トランジスタ
Ｔ１４' 第１４薄膜トランジスタ
Ｔ１５' 第１５薄膜トランジスタ
Ｖｇｓ ゲートソース電圧
Ｖｇ１ ゲート電極電圧
Ｖｇ２ ゲート電極電圧
ＶＳＳ 直流低電圧
Ｖｔｈ 閾値電圧
ＸＣＫ 第２高周波クロック信号
２、２' プルアップモジュール
３、３' ダウンロードモジュール
４、４' 第１プルダウンモジュール
５、５' ブーストラップコンデンサモジュール
６、６' プルダウンホールディングモジュール
Ｃｂ' ブーストラップコンデンサ
ＣＫ 第１高周波クロック信号
Ｃｓｔ１ 第１コンデンサ
Ｃｓｔ２ 第２コンデンサ
ＤＣ 直流信号源
Ｇ（１） 第１段水平走査線
Ｇ（２） 第２段水平走査線
Ｇ（Ｎ） 第Ｎ段水平走査線
Ｇ（Ｎ＋１） 第Ｎ＋１段水平走査線
Ｇ（Ｎ＋２） 第Ｎ＋１段水平走査線
Ｇ（Ｎ−１） Ｎ−１段水平走査線
Ｉｄｓ ドレインソース電流
Ｉｏｎ オン状態電流
Ｋ（Ｎ）' 第２回路点
ＬＣ 第１低周波クロック信号
Ｌｏｇ（Ｉｄｓ） 電流対数
ＬＣ２ 第２低周波クロック信号
Ｐ（Ｎ）、Ｐ（Ｎ）' 第１回路点
Ｑ（Ｎ） 第Ｎ段ゲート電極信号点
Ｑ（Ｎ−１） 第Ｎ−１段ゲート電極信号点
Ｓ（Ｎ） 第２回路点
ＳＴ（Ｎ−１） ダウンロード信号
ＳＴＶ 回路起動信号
Ｔ０ 初期タイム
Ｔ１、Ｔ１' 第１薄膜トランジスタ
Ｔ２、Ｔ２' 第２薄膜トランジスタ
Ｔ３、Ｔ３' 第３薄膜トランジスタ
Ｔ４、Ｔ４' 第４薄膜トランジスタ
Ｔ５、Ｔ５' 第５薄膜トランジスタ
Ｔ６、Ｔ６' 第７薄膜トランジスタ
Ｔ８、Ｔ８' 第８薄膜トランジスタ
Ｔ９、Ｔ９' 第９薄膜トランジスタ
Ｔ１０、Ｔ１０' 第１０薄膜トランジスタ
Ｔ１１、Ｔ１１' 第１１薄膜トランジスタ
Ｔ１２、Ｔ１２' 第１２薄膜トランジスタ
Ｔ１３' 第１３薄膜トランジスタ
Ｔ１４' 第１４薄膜トランジスタ
Ｔ１５' 第１５薄膜トランジスタ
Ｖｇｓ ゲートソース電圧
Ｖｇ１ ゲート電極電圧
Ｖｇ２ ゲート電極電圧
ＶＳＳ 直流低電圧
Ｖｔｈ 閾値電圧
ＸＣＫ 第２高周波クロック信号
Claims (11)
- カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含むことを特徴とするブーストラップ機能を具えるゲート電極駆動回路。 - 前記プルアップ制御モジュールが、ゲート電極に第Ｎ−１段ＧＯＡユニットからのダウンロード信号が入力し、ドレイン電極が第Ｎ−１段水平走査線に電気的に接続し、かつソース電極が該第Ｎ段ゲート電極信号点に電気的に接続する第７薄膜トランジスタを含み、
該プルアップモジュールが、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段水平走査線に電気的に接続する第８薄膜トランジスタを含み、
該ダウンロードモジュールが、ゲート電極が該第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段ダウンロード信号を出力する第９薄膜トランジスタを含み、
該第１プルダウンモジュールが、ゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１０薄膜トランジスタと、及びゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第１１薄膜トランジスタとを含み、
該ブーストラップコンデンサモジュールが、ブーストラップコンデンサを含むことを特徴とする請求項１に記載のブーストラップ機能を具えるゲート電極駆動回路。 - 前記ゲート電極駆動回路の第１段の接続関係において、第５薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第７薄膜トランジスタのゲート電極とドレイン電極とが、回路起動信号に電気的に接続することを特徴とする請求項１に記載載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記ゲート電極駆動回路の最後の１段の接続関係において、第６薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第１０薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、第１１薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続することを特徴とする請求項１に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記プルダウンホールディングモジュールが、上電極板が第１回路点に電気的に接続し、かつ下電極板に直流低電圧が入力する第２コンデンサを含むことを特徴とする請求項１に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記プルダウンホールディングモジュールが、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第１２薄膜トランジスタを含むことを特徴とする請求項１に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記プルダウンホールディングモジュールが、上電極板が第１回路点に電気的に接続し、下電極板に直流低電圧が入力する第２コンデンサと、及びゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第１２薄膜トランジスタを含むことを特徴とする請求項１に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第１高周波クロック信号と該第２高周波クロック信号とが、２つの位相の完全に逆である高周波クロック信号源であることを特徴とする請求項２に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第１プルダウンモジュールにおける該第１０薄膜トランジスタのゲート電極と該第１１薄膜トランジスタのゲート電極信号のいずれもが第Ｎ＋２段水平走査線に電気的に接続し、第Ｎ段ゲート電極信号点の電位が三段階を呈するとともに、第１段階が高電位に至るまで上昇し、かつ一定の時間維持し、第２段階が該第１段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第３段階は該第２段階を基礎として、該第１段階の基本レベルの高電位に至るまで下降し、次いで、３段階における第３段階を利用して閾値電圧のブーストラップを進行させることを特徴とする請求項２に開示のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第Ｎ段ゲート電極信号点の電位が３段階を呈し、かつその内の第３段階の変化が第６薄膜トランジスタの影響を受けることを特徴とする請求項９に開示のブーストラップ機能を具えるゲート電極駆動回路。
- カスケード接続する複数のＧＯＡユニットを含んでなり、第Ｎ段ＧＯＡの制御によって、表示領域の第Ｎ段水平走査線に対して充電を行い、該第Ｎ段ＧＯＡユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第１プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第１プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第Ｎ段ゲート電極信号点と第Ｎ段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第Ｎ段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに直流低電圧が入力し、
該プルダウンホールディングモジュールは、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１薄膜トランジスタと、ゲート電極が第１回路点に電気的に接続し、ドレイン電極が第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第２薄膜トランジスタと、ダイオード接続法を採用し、ゲート電極が直流信号源に電気的に接続し、ドレイン電極が直流信号源に電気的に接続し、かつソース電極が第２回路点に電気的に接続する第３薄膜トランジスタと、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極が第２回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第４薄膜トランジスタと、ゲート電極が第Ｎ-１段ゲート電極信号点に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極に直流低電圧が入力する第５薄膜トランジスタと、ゲート電極が第Ｎ＋１段水平走査線に電気的に接続し、ドレイン電極が第１回路点に電気的に接続し、かつソース電極が第Ｎ段ゲート電極信号点に電気的に接続する第６薄膜トランジスタと、上電極板が第２回路点に電気的に接続し、下電極板が第１回路点に電気的に接続する第１コンデンサと、を含み、
該プルアップ制御モジュールが、ゲート電極に第Ｎ−１段ＧＯＡユニットからのダウンロード信号が入力し、ドレイン電極が第Ｎ−１段水平走査線に電気的に接続し、かつソース電極が該第Ｎ段ゲート電極信号点に電気的に接続する第７薄膜トランジスタを含み、
該プルアップモジュールが、ゲート電極が第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段水平走査線に電気的に接続する第８薄膜トランジスタを含み、
該ダウンロードモジュールが、ゲート電極が該第Ｎ段ゲート電極信号点に電気的に接続し、ドレイン電極に第１高周波クロック信号か、第２高周波クロック信号が入力し、かつソース電極が第Ｎ段ダウンロード信号を出力する第９薄膜トランジスタを含み、
該第１プルダウンモジュールが、ゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が第Ｎ段水平走査線に電気的に接続し、かつソース電極に直流低電圧が入力する第１０薄膜トランジスタと、及びゲート電極が第Ｎ＋２段水平走査線に電気的に接続し、ドレイン電極が該第Ｎ段ゲート電極信号点に電気的に接続し、かつソース電極に直流低電圧が入力する第１１薄膜トランジスタとを含み、
該ブーストラップコンデンサモジュールが、ブーストラップコンデンサを含むゲート電極駆動回路であって、
該ゲート電極駆動回路の第１段の接続関係において、第５薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第７薄膜トランジスタのゲート電極とドレイン電極とが、回路起動信号に電気的に接続し、
該ゲート電極駆動回路の最後の１段の接続関係において、第６薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第１０薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、第１１薄膜トランジスタのゲート電極が第２段水平走査線に電気的に接続し、
該第１高周波クロック信号と該第２高周波クロック信号とが、２つの位相の完全に逆である高周波クロック信号源であって、
該第１プルダウンモジュールにおける該第１０薄膜トランジスタのゲート電極と該第１１薄膜トランジスタのゲート電極信号のいずれもが第Ｎ＋２段水平走査線に電気的に接続し、第Ｎ段ゲート電極信号点の電位が三段階を呈するとともに、第１段階が高電位に至るまで上昇し、かつ一定の時間維持し、第２段階が該第１段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第３段階は該第２段階を基礎として、該第１段階の基本レベルの高電位に至るまで下降し、次いで、３段階における第３段階を利用して閾値電圧のブーストラップを進行させ、
該第Ｎ段ゲート電極信号点の電位が３段階を呈し、かつその内の第３段階の変化が第６薄膜トランジスタの影響を受けることを特徴とするブーストラップ機能を具えるゲート電極駆動回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410342807.3A CN104078022B (zh) | 2014-07-17 | 2014-07-17 | 具有自我补偿功能的栅极驱动电路 |
| CN201410342807.3 | 2014-07-17 | ||
| PCT/CN2014/084338 WO2016008188A1 (zh) | 2014-07-17 | 2014-08-14 | 具有自我补偿功能的栅极驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017528744A true JP2017528744A (ja) | 2017-09-28 |
| JP6415683B2 JP6415683B2 (ja) | 2018-10-31 |
Family
ID=51599249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017502191A Active JP6415683B2 (ja) | 2014-07-17 | 2014-08-14 | ブーストラップ機能を具えるゲート電極駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9324288B1 (ja) |
| JP (1) | JP6415683B2 (ja) |
| KR (1) | KR101879144B1 (ja) |
| CN (1) | CN104078022B (ja) |
| GB (1) | GB2542990B (ja) |
| WO (1) | WO2016008188A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064158B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
| CN104064160B (zh) * | 2014-07-17 | 2016-06-15 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
| CN104078019B (zh) * | 2014-07-17 | 2016-03-09 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
| CN104464660B (zh) * | 2014-11-03 | 2017-05-03 | 深圳市华星光电技术有限公司 | 基于低温多晶硅半导体薄膜晶体管的goa电路 |
| US9407260B2 (en) * | 2014-11-03 | 2016-08-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd | GOA circuit based on LTPS semiconductor TFT |
| CN104464671B (zh) * | 2014-12-12 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
| CN104505050B (zh) * | 2014-12-31 | 2017-02-01 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
| CN104485079B (zh) * | 2014-12-31 | 2017-01-18 | 深圳市华星光电技术有限公司 | 用于液晶显示装置的goa电路 |
| CN104700801B (zh) * | 2015-03-24 | 2016-11-02 | 深圳市华星光电技术有限公司 | Pmos栅极驱动电路 |
| CN104934002B (zh) * | 2015-06-04 | 2018-03-27 | 武汉华星光电技术有限公司 | 一种扫描驱动电路 |
| CN104916262B (zh) * | 2015-06-04 | 2017-09-19 | 武汉华星光电技术有限公司 | 一种扫描驱动电路 |
| CN105304041B (zh) * | 2015-11-06 | 2019-03-22 | 深圳市华星光电技术有限公司 | 一种扫描驱动装置 |
| TWI571057B (zh) * | 2016-03-23 | 2017-02-11 | 友達光電股份有限公司 | 移位暫存電路 |
| CN106297704B (zh) * | 2016-08-31 | 2019-06-11 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| CN106448592B (zh) * | 2016-10-18 | 2018-11-02 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示装置 |
| CN106448595B (zh) * | 2016-10-24 | 2018-11-09 | 南京华东电子信息科技股份有限公司 | 一种高可靠性的栅极驱动电路 |
| WO2018093176A2 (ko) | 2016-11-16 | 2018-05-24 | 주식회사 케이엠더블유 | 적층구조의 mimo 안테나 어셈블리 |
| KR101855133B1 (ko) | 2016-11-16 | 2018-05-08 | 주식회사 케이엠더블유 | 적층구조의 mimo 안테나 어셈블리 |
| CN107146589A (zh) * | 2017-07-04 | 2017-09-08 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示装置 |
| CN107808650B (zh) * | 2017-11-07 | 2023-08-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| US10971102B2 (en) * | 2018-11-14 | 2021-04-06 | Hefei Boe Optoelectronics Technology Co., Ltd. | Shift register unit and driving method, gate driving circuit, and display device |
| CN110111737A (zh) * | 2019-05-05 | 2019-08-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示装置及栅极点电位的补偿方法 |
| CN112309340A (zh) * | 2019-08-01 | 2021-02-02 | 京东方科技集团股份有限公司 | 补偿模块及方法、移位寄存器单元、驱动电路、显示装置 |
| CN110517620B (zh) * | 2019-08-30 | 2022-11-29 | 成都辰显光电有限公司 | 一种移位寄存器及显示面板 |
| CN110767190B (zh) | 2019-10-14 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| CN111312322B (zh) * | 2020-03-12 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | 一种移位寄存器单元、栅极驱动电路以及显示面板 |
| CN111508417A (zh) * | 2020-05-06 | 2020-08-07 | Tcl华星光电技术有限公司 | Goa电路 |
| CN113496393A (zh) * | 2021-01-09 | 2021-10-12 | 武汉谦屹达管理咨询有限公司 | 一种基于区块链的离线支付金融系统及方法 |
| CN112820234B (zh) * | 2021-01-29 | 2022-10-11 | 昆山龙腾光电股份有限公司 | 一种移位寄存电路和显示装置 |
| CN114023255A (zh) * | 2021-11-22 | 2022-02-08 | 惠州视维新技术有限公司 | 驱动电路、驱动装置和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080013670A1 (en) * | 2006-06-30 | 2008-01-17 | Wintek Corporation | Shift register |
| JP2010534380A (ja) * | 2007-07-24 | 2010-11-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | しきい値電圧補償を持つシフトレジスタ回路 |
| CN103680453A (zh) * | 2013-12-20 | 2014-03-26 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
| CN103680451A (zh) * | 2013-12-18 | 2014-03-26 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及显示装置 |
| CN103745700A (zh) * | 2013-12-27 | 2014-04-23 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
| KR100705628B1 (ko) * | 2003-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| TW200703195A (en) * | 2005-03-22 | 2007-01-16 | Koninkl Philips Electronics Nv | A shift register circuit |
| KR101520807B1 (ko) * | 2009-01-05 | 2015-05-18 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
| KR101170241B1 (ko) * | 2010-06-03 | 2012-07-31 | 하이디스 테크놀로지 주식회사 | Ｅｐｄ 및 디스플레이 장치의 구동회로 |
| TWI425473B (zh) * | 2011-12-29 | 2014-02-01 | Au Optronics Corp | 閘極驅動電路 |
| KR101963595B1 (ko) * | 2012-01-12 | 2019-04-01 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
| TWI511459B (zh) * | 2012-10-11 | 2015-12-01 | Au Optronics Corp | 可防止漏電之閘極驅動電路 |
| CN103680450A (zh) * | 2013-12-18 | 2014-03-26 | 友达光电股份有限公司 | 一种可实现信号双向传输的驱动电路及其移位寄存器 |
| CN103730094B (zh) * | 2013-12-30 | 2016-02-24 | 深圳市华星光电技术有限公司 | Goa电路结构 |
| CN103928007B (zh) * | 2014-04-21 | 2016-01-20 | 深圳市华星光电技术有限公司 | 一种用于液晶显示的goa电路及液晶显示装置 |
| CN103928008B (zh) * | 2014-04-24 | 2016-10-05 | 深圳市华星光电技术有限公司 | 一种用于液晶显示的goa电路及液晶显示装置 |
-
2014
- 2014-07-17 CN CN201410342807.3A patent/CN104078022B/zh active Active
- 2014-08-14 JP JP2017502191A patent/JP6415683B2/ja active Active
- 2014-08-14 KR KR1020177003566A patent/KR101879144B1/ko active IP Right Grant
- 2014-08-14 US US14/398,449 patent/US9324288B1/en active Active
- 2014-08-14 WO PCT/CN2014/084338 patent/WO2016008188A1/zh active Application Filing
- 2014-08-14 GB GB1700515.8A patent/GB2542990B/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080013670A1 (en) * | 2006-06-30 | 2008-01-17 | Wintek Corporation | Shift register |
| JP2010534380A (ja) * | 2007-07-24 | 2010-11-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | しきい値電圧補償を持つシフトレジスタ回路 |
| CN103680451A (zh) * | 2013-12-18 | 2014-03-26 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及显示装置 |
| CN103680453A (zh) * | 2013-12-20 | 2014-03-26 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
| CN103745700A (zh) * | 2013-12-27 | 2014-04-23 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB201700515D0 (en) | 2017-03-01 |
| GB2542990A (en) | 2017-04-05 |
| KR101879144B1 (ko) | 2018-08-16 |
| KR20170028430A (ko) | 2017-03-13 |
| GB2542990B (en) | 2020-09-02 |
| CN104078022A (zh) | 2014-10-01 |
| JP6415683B2 (ja) | 2018-10-31 |
| WO2016008188A1 (zh) | 2016-01-21 |
| US20160118003A1 (en) | 2016-04-28 |
| US9324288B1 (en) | 2016-04-26 |
| CN104078022B (zh) | 2016-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6415683B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| JP6387453B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| JP6329691B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| JP6321280B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| JP6415684B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| JP6329690B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
| KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
| CN107799087B (zh) | 一种goa电路及显示装置 | |
| US9396813B2 (en) | Shift register cell, shift register, gate driver and display panel | |
| JP6423956B2 (ja) | Ｉｇｚｏ製造工程に基づくゲート電極駆動回路 | |
| EP3531411A1 (en) | Goa driver circuit and liquid crystal display device | |
| US20150365085A1 (en) | Dual Pull-Down Control Module, Shift Register Unit, Gate Driver, and Display Panel | |
| KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
| JP2017535105A (ja) | Ｉｇｚｏ製造工程に基づくゲート電極駆動回路 | |
| US10490156B2 (en) | Shift register, gate driving circuit and display panel | |
| US20130177128A1 (en) | Shift register and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181002 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6415683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |