JP2017520793A - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP2017520793A
JP2017520793A JP2016574419A JP2016574419A JP2017520793A JP 2017520793 A JP2017520793 A JP 2017520793A JP 2016574419 A JP2016574419 A JP 2016574419A JP 2016574419 A JP2016574419 A JP 2016574419A JP 2017520793 A JP2017520793 A JP 2017520793A
Authority
JP
Japan
Prior art keywords
scanning line
line
charge
charge sharing
pixel row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016574419A
Other languages
English (en)
Other versions
JP6408034B2 (ja
Inventor
醉 王
醉 王
晋波 郭
晋波 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017520793A publication Critical patent/JP2017520793A/ja
Application granted granted Critical
Publication of JP6408034B2 publication Critical patent/JP6408034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明に係る表示パネルは、表示領域（２０１）及び非表示領域（202）を含み、表示領域のアレイユニットにおける第１充電走査線（C（N-3））、第２充電走査線（C（N-2））、第３充電走査線（C（N-1））、第４充電走査線（C（N））、第５充電走査線（C（N+1））、第６充電走査線（C（N+2））及び第１電荷共有走査線（S（N-3））、第２電荷共有走査線（S（N-2））、第３電荷共有走査線（S（N-1））、第４電荷共有走査線（S（N））、第５電荷共有走査線（S（N+1））、第６電荷共有走査線（S（N+2））は、それぞれ第１画素行（P（N-3））、第２画素行（P（N-2））、第３画素行（P（N-1））、第４画素行（P（N））、第５画素行（P（N+1））、第６画素行（P（N+2））に接続されており、前記非表示領域における第１検出線（2021）、第２検出線（2022）及び第３検出線（2023）は、何れも表示領域（201）に接続される。

Description

本発明は、表示技術領域に関し、特に、表示パネルに関する。
従来の表示パネルの配線設計では、通常、画素領域の外側に短絡バー／短絡棒（Ｓｈｏｒｔｉｎｇ Ｂａｒ）の外囲配線を設置し、走査線を奇数（ＯＤＤ）及び偶数（ＥＶＥＮ）で外囲配線に引き出し、すなわち、表示パネル全体の奇数の走査線及び偶数の走査線を表示パネルの外囲においてそれぞれ短絡させるようにする。このような設計により、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，薄膜トランジスタ）の製造工程における検出操作において、奇数の走査線及び偶数の走査線に異なる電気信号を送信することで表示パネルに短絡または断線があるか否かを検出する。さらに、この様な設計により、異なるデータ信号を組み合わせると、他の不良を検出することもできる。また、短絡バーは、液晶セル（Ｃｅｌｌ）の製造工程における点灯検出操作に用いられ、検出後に切断されたり除去されたりする。こうすることで、完成品の通常表示に影響を与えることがない。
図１に示すように、同一行の充電走査線（Ｃｈａｒｇｅ Ｇａｔｅ Ｌｉｎｅ／Ｃｈａｒｇｅ Ｓｃａｎ Ｌｉｎｅ）１０３と電荷共有走査線（Ｓｈａｒｅ Ｇａｔｅ Ｌｉｎｅ／Ｓｈａｒｅ Ｓｃａｎ Ｌｉｎｅ）１０４との間に短絡（第２短絡位置１０２または第１短絡位置１０１）がある場合には、電荷共有走査線が次のＮ＋偶数目の充電走査線に接続され（Ｎが正整数である）、両者が何れも順番的に奇数または偶数になる。このため、上記のような、奇数または偶数で引き出される短絡バーによる検出形態は、ＴＦＴの製造工程において短絡現象を検出することができず、Ｃｅｌｌ点灯、さらに、完成品に対する検出形態でしか短絡現象を検出することができない。その結果、製品の歩留まりを低下させることになる。
したがって、上記の問題を解決するために、新たな技術案が必要となる。
本発明は、上記の問題を解決するために、短絡現象を効率よくかつ正確に検出することができ、歩留まりが向上可能な表示パネルを提供することにある。
上記目的を達成するために、本発明の一実施形態に係る表示パネルは、第１方向にアレイ状に配列される少なくとも２つアレイユニットが設置される表示領域と、前記表示領域の一方側に設置される非表示領域と、を含む。前記アレイユニットは、少なくとも１つの第１画素行と、少なくとも１つの第１充電走査線と、少なくとも１つの第１電荷共有走査線と、少なくとも１つの第２画素行と、少なくとも１つの第２充電走査線と、少なくとも１つの第２電荷共有走査線と、少なくとも１つの第３画素行と、少なくとも１つの第３充電走査線と、少なくとも１つの第３電荷共有走査線と、少なくとも１つの第４画素行と、少なくとも１つの第４充電走査線と、少なくとも１つの第４電荷共有走査線と、少なくとも１つの第５画素行と、少なくとも１つの第５充電走査線と、少なくとも１つの第５電荷共有走査線と、少なくとも１つの第６画素行と、少なくとも１つの第６充電走査線と、少なくとも１つの第６電荷共有走査線と、を含む。前記第１充電走査線及び前記第１電荷共有走査線は、何れも前記第１画素行に接続される。前記第２充電走査線及び前記第２電荷共有走査線は、何れも前記第２画素行に接続される。 前記第３充電走査線及び前記第３電荷共有走査線は、何れも前記第３画素行に接続される。前記第４充電走査線及び前記第４電荷共有走査線は、何れも前記第４画素行に接続される。前記第５充電走査線及び前記第５電荷共有走査線は、何れも前記第５画素行に接続される。前記第６充電走査線及び前記第６電荷共有走査線は、何れも前記第６画素行に接続される。前記第１方向は、前記第１画素行が位置する直線と垂直になる。前記第１画素行、前記第２画素行、前記第３画素行、前記第４画素行、前記第５画素行及び前記第６画素行は、前記第１方向に順次に配列される。前記非表示領域には、少なくとも１つの第１検出線と、少なくとも１つの第２検出線と、少なくとも１つの第３検出線とが設置される。前記第１検出線、前記第２検出線及び前記第３検出線は、何れも前記表示領域に接続される。前記第１充電走査線、前記第２充電走査線、前記第３充電走査線、前記第４充電走査線、前記第５充電走査線、前記第６充電走査線の何れかは、第１番号に対応する電荷共有走査線に接続される。前記第１検出線、前記第２検出線及び前記第３検出線の何れかは、第２番号に対応する電荷共有走査線に接続される。前記第１番号は、画素行に対応する番号と、２以上の偶数である第１所定値との和である。前記第２番号は、画素行に対応する番号と、３以上の奇数である第２所定値との和である。前記非表示領域における少なくとも１つの前記第１検出線、少なくとも１つの前記第２検出線及び少なくとも１つの前記第３検出線により、短絡バーが構成される。前記短絡バーが位置する直線の方向は、前記第１方向と平行になる。
上記の表示パネルでは、前記第１所定値は２であり、前記第２所定値は３である。
上記の表示パネルでは、前記第１電荷共有走査線は、前記第３充電走査線に接続される。前記第２電荷共有走査線は、前記第４充電走査線に接続される。前記第３電荷共有走査線は、前記第５充電走査線に接続される。前記第４電荷共有走査線は、前記第６充電走査線に接続される。前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続される。前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続される。
上記の表示パネルでは、前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線に接続される。前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線に接続される。
上記の表示パネルでは、前記第１検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続される。前記第２検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続される。前記第３検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続される。
上記の表示パネルでは、前記第１所定値は４であり、前記第２所定値は３である。
上記の表示パネルでは、前記第１電荷共有走査線は、前記第５充電走査線に接続される。前記第２電荷共有走査線は、前記第６充電走査線に接続される。前記第３電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続される。前記第４電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続される。前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第３充電走査線に接続される。前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第４充電走査線に接続される。
上記の表示パネルでは、前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第３電荷共有走査線に接続される。前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第４電荷共有走査線に接続される。前記第３充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線に接続される。前記第４充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線に接続される。
上記の表示パネルでは、前記第１検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続される。前記第２検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続される。前記第３検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続される。
本発明の他の実施形態に係る表示パネルは、第１方向にアレイ状に配列される少なくとも２つアレイユニットが設置される表示領域と、前記表示領域の一方側に設置される非表示領域と、を含む。前記アレイユニットは、少なくとも１つの第１画素行と、少なくとも１つの第１充電走査線と、少なくとも１つの第１電荷共有走査線と、少なくとも１つの第２画素行と、少なくとも１つの第２充電走査線と、少なくとも１つの第２電荷共有走査線と、少なくとも１つの第３画素行と、少なくとも１つの第３充電走査線と、少なくとも１つの第３電荷共有走査線と、少なくとも１つの第４画素行と、少なくとも１つの第４充電走査線と、少なくとも１つの第４電荷共有走査線と、少なくとも１つの第５画素行と、少なくとも１つの第５充電走査線と、少なくとも１つの第５電荷共有走査線と、少なくとも１つの第６画素行と、少なくとも１つの第６充電走査線と、少なくとも１つの第６電荷共有走査線と、を含む。前記第１充電走査線及び前記第１電荷共有走査線は、何れも前記第１画素行に接続される。前記第２充電走査線及び前記第２電荷共有走査線は、何れも前記第２画素行に接続される。前記第３充電走査線及び前記第３電荷共有走査線は、何れも前記第３画素行に接続される。前記第４充電走査線及び前記第４電荷共有走査線は、何れも前記第４画素行に接続される。前記第５充電走査線及び前記第５電荷共有走査線は、何れも前記第５画素行に接続される。前記第６充電走査線及び前記第６電荷共有走査線は、何れも前記第６画素行に接続される。前記第１方向は、前記第１画素行の位置する直線と垂直になる。前記第１画素行、前記第２画素行、前記第３画素行、前記第４画素行、前記第５画素行及び前記第６画素行は、前記第１方向に順次に配列される。前記非表示領域には、少なくとも１つの第１検出線と、少なくとも１つの第２検出線と、少なくとも１つの第３検出線とが設置される。前記第１検出線、前記第２検出線及び前記第３検出線は、何れも前記表示領域に接続される。
上記の表示パネルでは、前記第１充電走査線、前記第２充電走査線、前記第３充電走査線、前記第４充電走査線、前記第５充電走査線、前記第６充電走査線の何れかは、第１番号に対応する電荷共有走査線に接続される。前記第１検出線、前記第２検出線、前記第３検出線の何れかは、第２番号に対応する電荷共有走査線に接続される。前記第１番号は、画素行に対応する番号と、２以上の偶数である第１所定値との和である。前記第２番号は、画素行に対応する番号と、３以上の奇数である第２所定値との和である。
上記の表示パネルでは、前記第１所定値は２であり、前記第２所定値は３である。
上記の表示パネルでは、前記第１電荷共有走査線は、前記第３充電走査線に接続される。前記第２電荷共有走査線は、前記第４充電走査線に接続される。前記第３電荷共有走査線は、前記第５充電走査線に接続される。前記第４電荷共有走査線は、前記第６充電走査線に接続される。前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続される。前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続される。
上記の表示パネルでは、前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線に接続される。前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線に接続される。
上記の表示パネルでは、前記第１検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続される。前記第２検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続される。前記第３検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続される。
上記の表示パネルでは、前記第１所定値は４であり、前記第２所定値は３である。
上記の表示パネルでは、前記第１電荷共有走査線は、前記第５充電走査線に接続される。前記第２電荷共有走査線は、前記第６充電走査線に接続される。前記第３電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続される。前記第４電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続される。前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第３充電走査線に接続される。前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第４充電走査線に接続される。
上記の表示パネルでは、前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第３電荷共有走査線に接続される。前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける前記第４電荷共有走査線に接続される。前記第３充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける前記第５電荷共有走査線に接続される。前記第４充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける前記第６電荷共有走査線に接続される。
上記の表示パネルでは、前記第１検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続される。前記第２検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続される。前記第３検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続される。
上記の表示パネルでは、前記非表示領域における少なくとも１つの前記第１検出線、少なくとも１つの前記第２検出線及び少なくとも１つの前記第３検出線により、短絡バーが構成される。前記短絡バーが位置する直線の方向は、前記第１方向と平行になる。
従来技術と比べて、本発明に係る表示パネルによれば、同一の画素行に対応する充電走査線と電荷共有走査線との間に短絡がある場合、表示パネルのＴＦＴの製造工程において短絡を検出することができるため、表示パネル内での短絡の検出効率及び検出精度の向上に有利であると同時に、表示パネルの歩留まりの向上を図り、表示パネルの製造コストを低減することができる。
本発明についての技術内容が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照しながら、詳細に説明する。
従来の表示パネルを示す図である。 本発明の第１実施形態に係る表示パネルを示す図である。 本発明の第２実施形態に係る表示パネルを示す図である。
以下、図面を参照しながら各実施例を説明し、本発明の実施可能な具体的な実施例を例示する。
図２は、本発明の第１実施形態に係る表示パネルを示す図である。
本実施形態に係る表示パネルは、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，液晶表示装置）、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，有機発光ダイオード）などの表示装置であってもよい。
本実施形態に係る表示パネルは、表示領域（Ａｃｔｉｖｅ Ａｒｅａ）２０１及び少なくとも１つの非表示領域２０２を含む。非表示領域２０２は、表示領域２０１の一方側に位置する。例えば、２つの非表示領域２０２は、表示領域２０１の両側にそれぞれ設置される。表示パネルには、画素アレイが設置される。画素アレイは、表示領域２０１に位置する。画素アレイは、画素からなる。
詳細には、表示領域２０１には、第１方向２０３にアレイ状に配列される少なくとも２つのアレイユニット（２０１１，２０１２）が設置される。
アレイユニット２０１１は、少なくとも１つの第１画素行Ｐ（Ｎ−３）、少なくとも１つの第１充電（Ｃｈａｒｇｉｎｇ）走査線（Ｓｃａｎ Ｌｉｎｅ）Ｃ（Ｎ−３）、及び少なくとも１つの第１電荷共有（Ｓｈａｒｉｎｇ）走査線を含む。なお、第１充電走査線Ｃ（Ｎ−３）及び第１電荷共有走査線Ｓ（Ｎ−３）は、何れも第１画素行Ｐ（Ｎ−３）に接続される。第１画素行Ｐ（Ｎ−３）は、少なくとも１つの第１画素を含む。第１画素は、第１メイン画素部（Ｍａｉｎ Ｐｉｘｅｌ）及び第１サブ画素部（Ｓｕｂ Ｐｉｘｅｌ）を含む。第１充電走査線Ｃ（Ｎ−３）は、第１メイン画素部または第１サブ画素部の一方に接続され、第１電荷共有走査線Ｓ（Ｎ−３）は、第１メイン画素部または第１サブ画素部の他方に接続される。ここでは、Ｎが正整数である。
アレイユニット２０１１は、少なくとも１つの第２画素行Ｐ（Ｎ−２）、少なくとも１つの第２充電走査線Ｃ（Ｎ−２）及び少なくとも１つの第２電荷共有走査線Ｓ（Ｎ−２）をさらに含む。なお、第２充電走査線Ｃ（Ｎ−２）及び第２電荷共有走査線Ｓ（Ｎ−２）は、何れも第２画素行Ｐ（Ｎ−２）に接続される。第２画素行Ｐ（Ｎ−２）は、少なくとも１つの第２画素を含む。第２画素は、第２メイン画素部及び第２サブ画素部を含む。第２充電走査線Ｃ（Ｎ−２）は、第２メイン画素部または第２サブ画素部の一方に接続され、第２電荷共有走査線Ｓ（Ｎ−２）は、第２メイン画素部または第２サブ画素部の他方に接続される。例えば、第２充電走査線Ｃ（Ｎ−２）が第２メイン画素部に接続されるとともに第２電荷共有走査線Ｓ（Ｎ−２）が第２サブ画素部に接続されるか、または第２充電走査線Ｃ（Ｎ−２）が第２サブ画素部に接続されるとともに第２電荷共有走査線Ｓ（Ｎ−２）が第２メイン画素部に接続される。
アレイユニット２０１１は、少なくとも１つの第３画素行Ｐ（Ｎ−１）、少なくとも１つの第３充電走査線Ｃ（Ｎ−１）及び少なくとも１つの第３電荷共有走査線Ｓ（Ｎ−１）をさらに含む。第３充電走査線Ｃ（Ｎ−１）及び第３電荷共有走査線Ｓ（Ｎ−１）は、何れも第３画素行Ｐ（Ｎ−１）に接続される。第３画素行Ｐ（Ｎ−１）は、少なくとも１つの第３画素を含む。第３画素は、第３メイン画素部及び第３サブ画素部を含む。第３充電走査線Ｃ（Ｎ−１）は、第３メイン画素部または第３サブ画素部の一方に接続され、第３電荷共有走査線Ｓ（Ｎ−１）は、第３メイン画素部または第３サブ画素部の他方に接続される。
アレイユニット２０１１は、少なくとも１つの第４画素行Ｐ（Ｎ）、少なくとも１つの第４充電走査線Ｃ（Ｎ）及び少なくとも１つの第４電荷共有走査線Ｓ（Ｎ）をさらに含む。第４充電走査線Ｃ（Ｎ）及び第４電荷共有走査線Ｓ（Ｎ）は、何れも第４画素行Ｐ（Ｎ）に接続される。第４画素行Ｐ（Ｎ）は、少なくとも１つの第４画素を含む。第４画素は、第４メイン画素部及び第４サブ画素部を含む。第４充電走査線Ｃ（Ｎ）は、第４メイン画素部または第４サブ画素部の一方に接続され、第４電荷共有走査線Ｓ（Ｎ）は、第４メイン画素部または第４サブ画素部の他方に接続される。
アレイユニット２０１１は、少なくとも１つの第５画素行Ｐ（Ｎ＋１）、少なくとも１つの第５充電走査線Ｃ（Ｎ＋１）及び少なくとも１つの第５電荷共有走査線Ｓ（Ｎ＋１）をさらに含む。第５充電走査線Ｃ（Ｎ＋１）及び第５電荷共有走査線Ｓ（Ｎ＋１）は、何れも第５画素行Ｐ（Ｎ＋１）に接続される。第５画素行Ｐ（Ｎ＋１）は、少なくとも１つの第５画素を含む。第５画素は、第５メイン画素部及び第５サブ画素部を含む。第５充電走査線Ｃ（Ｎ＋１）は、第５メイン画素部または第５サブ画素部の一方に接続され、第５電荷共有走査線Ｓ（Ｎ＋１）は、第５メイン画素部または第５サブ画素部の他方に接続される。
アレイユニット２０１１は、少なくとも１つの第６画素行Ｐ（Ｎ＋２）、少なくとも１つの第６充電走査線Ｃ（Ｎ＋２）及び少なくとも１つの第６電荷共有走査線Ｓ（Ｎ＋２）をさらに含む。第６充電走査線Ｃ（Ｎ＋２）及び第６電荷共有走査線Ｓ（Ｎ＋２）は、何れも第６画素行Ｐ（Ｎ＋２）に接続される。第６画素行Ｐ（Ｎ＋２）は、少なくとも１つの第６画素を含む。第６画素は、第６メイン画素部及び第６サブ画素部を含む。第６充電走査線Ｃ（Ｎ＋２）は、第６メイン画素部または第６サブ画素部の一方に接続され、第６電荷共有走査線Ｓ（Ｎ＋２）は、第６メイン画素部または第６サブ画素部の他方に接続される。
第１方向２０３は、第１画素行Ｐ（Ｎ−３）が位置する直線と垂直になる。第１画素行Ｐ（Ｎ−３）、第２画素行Ｐ（Ｎ−２）、第３画素行Ｐ（Ｎ−１）、第４画素行Ｐ（Ｎ）、第５画素行Ｐ（Ｎ＋１）及び第６画素行Ｐ（Ｎ＋２）は、第１方向２０３に順次に配列される。
前記非表示領域２０２には、少なくとも１つの第１検出線２０２１、少なくとも１つの第２検出線２０２２、及び少なくとも１つの第３検出線２０２３が設置される。なお、第１検出線２０２１、第２検出線２０２２及び第３検出線２０２３は、何れも表示領域２０１に接続される。第１検出線２０２１、第２検出線２０２２及び第３検出線２０２３は、第２方向にアレイ状に配列される。なお、第２方向は、第１方向２０３と垂直になる。
本実施形態では、アレイユニット２０１１は、第１方向２０３において隣接する他のアレイユニット２０１２に接続される。また、アレイユニット２０１１は、第１方向２０３とは逆方向において隣接する他のアレイユニットにも接続される。
非表示領域２０２における少なくとも１つの第１検出線２０２１、少なくとも１つの第２検出線２０２２、及び少なくとも１つの第３検出線２０２３により、短絡バー（Ｓｈｏｒｔｉｎｇ Ｂａｒ）が構成される。短絡バーが位置する直線の方向は、第１方向２０３と平行になる。すなわち、第１検出線２０２１、第２検出線２０２２及び第３検出線２０２３が位置する直線は、第１方向２０３と平行になる。
本実施形態において、第１充電走査線Ｃ（Ｎ−３）、第２充電走査線Ｃ（Ｎ−２）、第３充電走査線Ｃ（Ｎ−１）、第４充電走査線Ｃ（Ｎ）、第５充電走査線Ｃ（Ｎ＋１）及び第６充電走査線Ｃ（Ｎ＋２）の何れかは、第１番号に対応する電荷共有走査線に接続される。第１検出線２０２１、第２検出線２０２２及び第３検出線２０２３の何れかは、第２番号に対応する電荷共有走査線に接続される。
なお、画素行は、第１画素行Ｐ（Ｎ−３）、第２画素行Ｐ（Ｎ−２）、第３画素行Ｐ（Ｎ−１）、第４画素行Ｐ（Ｎ）、第５画素行Ｐ（Ｎ＋１）、第６画素行Ｐ（Ｎ＋２）の何れかである。充電走査線は、第１充電走査線Ｃ（Ｎ−３）、第２充電走査線Ｃ（Ｎ−２）、第３充電走査線Ｃ（Ｎ−１）、第４充電走査線Ｃ（Ｎ）、第５充電走査線Ｃ（Ｎ＋１）、第６充電走査線Ｃ（Ｎ＋２）の何れかである。電荷共有走査線は、第１電荷共有走査線Ｓ（Ｎ−３）、第２電荷共有走査線Ｓ（Ｎ−２）、第３電荷共有走査線Ｓ（Ｎ−１）、第４電荷共有走査線Ｓ（Ｎ）、第５電荷共有走査線Ｓ（Ｎ＋１）、第６電荷共有走査線Ｓ（Ｎ＋２）の何れかである。
また、第１番号は、画素行に対応する番号と第１所定値との和である。なお、第１所定値は、２以上の偶数であり、例えば、２、４、６、８・・・などである。第２番号は、画素行に対応する番号と第２所定値との和である。なお、第２所定値は、３以上の奇数であり、例えば、３、５、７、９・・・などである。
第１充電走査線Ｃ（Ｎ−３）、第２充電走査線Ｃ（Ｎ−２）、第３充電走査線Ｃ（Ｎ−１）、第４充電走査線Ｃ（Ｎ）、第５充電走査線Ｃ（Ｎ＋１）及び第６充電走査線Ｃ（Ｎ＋２）は、複数の第１集合に分けられる。第１集合の数は、第２所定値である。例えば、第２所定値が３の場合、各第１集合における充電走査線の数は２となる。同一の第１集合における充電走査線は、何れも同一の充電走査線に接続される。第１方向２０３において隣接する、第２所定値となる個数（例えば、３つ）の充電走査線は、それぞれ異なる検出線に接続される。なお、検出線は、第１検出線２０２１、第２検出線２０２２、第３検出線２０２３の何れかである。
同様に、第１電荷共有走査線Ｓ（Ｎ−３）、第２電荷共有走査線Ｓ（Ｎ−２）、第３電荷共有走査線Ｓ（Ｎ−１）、第４電荷共有走査線Ｓ（Ｎ）、第５電荷共有走査線Ｓ（Ｎ＋１）及び第６電荷共有走査線Ｓ（Ｎ＋２）は、第２所定値となる個数の第２集合に分けられる。例えば、第２所定値が３の場合、各第２集合における電荷共有走査線の数は２となる。同一の第２集合における電荷共有走査線は、何れも同一の電荷共有走査線に接続される。第１方向２０３において隣接する、第２所定値となる個数（例えば、３つ）の充電走査線は、それぞれ異なる検出線に接続される。
本実施形態では、第１所定値が２、第２所定値が３であることを例示して説明する。
詳細には、第１電荷共有走査線Ｓ（Ｎ−３）は、第３充電走査線Ｃ（Ｎ−１）に接続される。第２電荷共有走査線Ｓ（Ｎ−２）は、第４充電走査線Ｃ（Ｎ）に接続される。第３電荷共有走査線Ｓ（Ｎ−１）は、第５充電走査線Ｃ（Ｎ＋１）に接続される。第４電荷共有走査線Ｓ（Ｎ）は、第６充電走査線Ｃ（Ｎ＋２）に接続される。第５電荷共有走査線Ｓ（Ｎ＋１）は、第１方向２０３において隣接する他のアレイユニット２０１２における第１充電走査線Ｃ（Ｎ＋３）に接続される。第６電荷共有走査線Ｓ（Ｎ＋２）は、第１方向２０３において隣接する他のアレイユニット２０１２における第２充電走査線Ｃ（Ｎ＋４）に接続される。
本実施形態において、第１充電走査線Ｃ（Ｎ−３）は、第１方向２０３とは逆方向において隣接する他のアレイユニットにおける第５充電走査線Ｓ（Ｎ−５）に接続される。第２充電走査線Ｃ（Ｎ−２）は、第１方向２０３とは逆方向において隣接する他のアレイユニットにおける第６充電走査線Ｓ（Ｎ−４）に接続される。
本実施形態において、第１検出線２０２１は、第１電荷共有走査線Ｓ（Ｎ−３）及び第４電荷共有走査線Ｓ（Ｎ）に接続される。第２検出線２０２２は、第３電荷共有走査線Ｓ（Ｎ−１）及び第６電荷共有走査線Ｓ（Ｎ＋２）に接続される。第３検出線２０２３は、第２電荷共有走査線Ｓ（Ｎ−２）及び第５電荷共有走査線Ｓ（Ｎ＋１）に接続される。
本実施形態において、同一の画素行に対応する充電走査線と電荷共有走査線との間に短絡がある場合、表示パネルのＴＦＴの製造工程において短絡を検出することができるため、表示パネル内での短絡の検出効率及び検出精度の向上に有利であると同時に、表示パネルの歩留まりの向上を図り、表示パネルの製造コストを低減することができる。
図２に示すように、表示パネルでは、Ｎ＋２の充電（Ｃｈａｒｇｉｎｇ）共有（Ｓｈａｒｉｎｇ）のブリッジ接続方式で画素を設計し、画素の周囲に３つの独立した短絡バー（Ｓｈｏｒｉｎｇ Ｂａｒ）配線部２０２１、２０２２、２０２３を設置し、走査線（充電走査線／電荷共有走査線）を３セットに分けるとともに、隣接する３つの走査線を異なる短絡バー配線部に引き出す。すなわち、図３に示すように、Ｃ（Ｎ−１）、Ｃ（Ｎ＋２）、Ｃ（Ｎ＋５）等の走査線を第１検出線２０２１に引き出し、Ｃ（Ｎ−２）、Ｃ（Ｎ＋１）、Ｃ（Ｎ＋４）等の走査線を第２検出線２０２２に引き出し、Ｃ（Ｎ−３）、Ｃ（Ｎ）、Ｃ（Ｎ＋３）等の走査線を第３検出線２０２３に引き出す。こうすることで、任意の行の充電走査線（Ｃｈａｒｇｉｎｇ）と電荷共有走査線（Ｓｈａｒｉｎｇ）との間の短絡は、第１検出線２０２１、第２検出線２０２２及び第３検出線２０２３うちの２つの短絡バーによって検出されることができ、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，薄膜トランジスタ）の製造工程に対する検出率を高め、製品の歩留まりを向上させて製造コストを低減することができる。
図３は、本発明の第２実施形態に係る表示パネルを示す図である。第２実施形態は、上記の第１実施形態と類似するが、第１所定値が４、第２所定値が３であることで第１実施形態と相違する。
詳細には、第１電荷共有走査線Ｓ（Ｎ−３）は、第５充電走査線Ｃ（Ｎ＋１）に接続される。第２電荷共有走査線Ｓ（Ｎ−２）は、第６充電走査線Ｃ（Ｎ＋２）に接続される。第３電荷共有走査線Ｓ（Ｎ−１）は、第１方向２０３において隣接する他のアレイユニット２０１２における第１充電走査線Ｃ（Ｎ＋３）に接続される。第４電荷共有走査線Ｓ（Ｎ）は、第１方向２０３において隣接する他のアレイユニット２０１２における第２充電走査線Ｃ（Ｎ＋４）に接続される。第５電荷共有走査線Ｓ（Ｎ＋１）は、第１方向２０３において隣接する他のアレイユニット２０１２における第３充電走査線Ｃ（Ｎ＋５）に接続される。第６電荷共有走査線Ｓ（Ｎ＋２）は、第１方向２０３において隣接する他のアレイユニット２０１２における第４充電走査線Ｃ（Ｎ＋６）に接続される。
本実施形態において、第１充電走査線Ｃ（Ｎ−３）は、第１方向２０３とは逆方向において隣接する他のアレイユニットにおける第３電荷共有走査線Ｓ（Ｎ−７）に接続される。第２充電走査線Ｃ（Ｎ−２）は、第１方向２０３とは逆方向において隣接する他のアレイユニットにおける第４電荷共有走査線Ｓ（Ｎ−６）に接続される。第３充電走査線Ｃ（Ｎ−１）は、第１方向２０３とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線Ｓ（Ｎ−５）に接続される。第４充電走査線Ｃ（Ｎ）は、第１方向２０３とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線Ｓ（Ｎ−４）に接続される。
本実施形態において、第１検出線２０２１は、第２電荷共有走査線Ｓ（Ｎ−２）及び第５電荷供給走査線Ｓ（Ｎ＋１）に接続される。第２検出線２０２２は、第１電荷共有走査線Ｓ（Ｎ−３）及び第４電荷共有走査線Ｓ（Ｎ）に接続される。第３検出線２０２３は、第３電荷共有走査線Ｓ（Ｎ−１）及び第６電荷共有走査線Ｓ（Ｎ＋２）に接続される。
図３に示すように、表示パネルでは、Ｎ＋４の充電共有のブリッジ接続方式で画素を設計し、画素の周囲に３つの独立した短絡バー（Ｓｈｏｒｉｎｇ Ｂａｒ）配線部２０２１、２０２２、２０２３を設置し、走査線（充電走査線／電荷共有走査線）を３セットに分けるとともに、隣接する３つの走査線を異なる短絡バー配線部に引き出す。すなわち、図３に示すように、Ｃ（Ｎ−１）、Ｃ（Ｎ＋２）、Ｃ（Ｎ＋５）等の走査線を第１検出線２０２１に引き出し、Ｃ（Ｎ−２）、Ｃ（Ｎ＋１）、Ｃ（Ｎ＋４）等の走査線を第２検出線２０２２に引き出し、Ｃ（Ｎ−３）、Ｃ（Ｎ）、Ｃ（Ｎ＋３）等の走査線を第３検出線２０２３に引き出す。こうすることで、任意の行の充電走査線と電荷共有走査線との間の短絡は、第１検出線２０２１、第２検出線２０２２及び第３検出線２０２３うちの２つの短絡バーによって検出されることができ、ＴＦＴの製造工程に対する検出率を高め、製品の歩留まりを向上させて製造コストを低減することができる。
以上より、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。当業者であれば、本発明の精神及び範囲を含む各種の変動や潤色は、本発明の保護を求める範囲内に属するものであることを理解されたい。

Claims (20)

  1. 表示パネルであって、
    第１方向にアレイ状に配列される少なくとも２つアレイユニットが設置される表示領域と、
    前記表示領域の一方側に設置される非表示領域と、を含み、
    前記アレイユニットは、
    少なくとも１つの第１画素行と、少なくとも１つの第１充電走査線と、少なくとも１つの第１電荷共有走査線と、少なくとも１つの第２画素行と、少なくとも１つの第２充電走査線と、少なくとも１つの第２電荷共有走査線と、少なくとも１つの第３画素行と、少なくとも１つの第３充電走査線と、少なくとも１つの第３電荷共有走査線と、少なくとも１つの第４画素行と、少なくとも１つの第４充電走査線と、少なくとも１つの第４電荷共有走査線と、少なくとも１つの第５画素行と、少なくとも１つの第５充電走査線と、少なくとも１つの第５電荷共有走査線と、少なくとも１つの第６画素行と、少なくとも１つの第６充電走査線と、少なくとも１つの第６電荷共有走査線と、を含み、
    前記第１充電走査線及び前記第１電荷共有走査線は、何れも前記第１画素行に接続され、
    前記第２充電走査線及び前記第２電荷共有走査線は、何れも前記第２画素行に接続され、
    前記第３充電走査線及び前記第３電荷共有走査線は、何れも前記第３画素行に接続され、
    前記第４充電走査線及び前記第４電荷共有走査線は、何れも前記第４画素行に接続され、
    前記第５充電走査線及び前記第５電荷共有走査線は、何れも前記第５画素行に接続され、
    前記第６充電走査線及び前記第６電荷共有走査線は、何れも前記第６画素行に接続され、
    前記第１方向は、前記第１画素行が位置する直線と垂直になり、
    前記第１画素行、前記第２画素行、前記第３画素行、前記第４画素行、前記第５画素行及び前記第６画素行は、前記第１方向に順次に配列され、
    前記非表示領域には、少なくとも１つの第１検出線と、少なくとも１つの第２検出線と、少なくとも１つの第３検出線とが設置され、
    前記第１検出線、前記第２検出線及び前記第３検出線は、何れも前記表示領域に接続され、
    前記第１充電走査線、前記第２充電走査線、前記第３充電走査線、前記第４充電走査線、前記第５充電走査線、前記第６充電走査線の何れかは、第１番号に対応する電荷共有走査線に接続され、
    前記第１検出線、前記第２検出線及び前記第３検出線の何れかは、第２番号に対応する電荷共有走査線に接続され、
    前記第１番号は、画素行に対応する番号と、２以上の偶数である第１所定値との和であり、
    前記第２番号は、画素行に対応する番号と、３以上の奇数である第２所定値との和であり、
    前記非表示領域における少なくとも１つの前記第１検出線、少なくとも１つの前記第２検出線及び少なくとも１つの前記第３検出線により、短絡バーが構成され、
    前記短絡バーが位置する直線の方向は、前記第１方向と平行になることを特徴とする表示パネル。
  2. 前記第１所定値は２であり、前記第２所定値は３であることを特徴とする請求項１に記載の表示パネル。
  3. 前記第１電荷共有走査線は、前記第３充電走査線に接続され、
    前記第２電荷共有走査線は、前記第４充電走査線に接続され、
    前記第３電荷共有走査線は、前記第５充電走査線に接続され、
    前記第４電荷共有走査線は、前記第６充電走査線に接続され、
    前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続され、
    前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続されることを特徴とする請求項２に記載の表示パネル。
  4. 前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線に接続され、
    前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線に接続されることを特徴とする請求項３に記載の表示パネル。
  5. 前記第１検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続され、
    前記第２検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続され、
    前記第３検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続されることを特徴とする請求項３に記載の表示パネル。
  6. 前記第１所定値は４であり、前記第２所定値は３であることを特徴とする請求項１に記載の表示パネル。
  7. 前記第１電荷共有走査線は、前記第５充電走査線に接続され、
    前記第２電荷共有走査線は、前記第６充電走査線に接続され、
    前記第３電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続され、
    前記第４電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続され、
    前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第３充電走査線に接続され、
    前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第４充電走査線に接続されることを特徴とする請求項６に記載の表示パネル。
  8. 前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第３電荷共有走査線に接続され、
    前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第４電荷共有走査線に接続され、
    前記第３充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線に接続され、
    前記第４充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線に接続されることを特徴とする請求項７に記載の表示パネル。
  9. 前記第１検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続され、
    前記第２検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続され、
    前記第３検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続されることを特徴とする請求項７に記載の表示パネル。
  10. 表示パネルであって、
    第１方向にアレイ状に配列される少なくとも２つアレイユニットが設置される表示領域と、
    前記表示領域の一方側に設置される非表示領域と、を含み、
    前記アレイユニットは、
    少なくとも１つの第１画素行と、少なくとも１つの第１充電走査線と、少なくとも１つの第１電荷共有走査線と、少なくとも１つの第２画素行と、少なくとも１つの第２充電走査線と、少なくとも１つの第２電荷共有走査線と、少なくとも１つの第３画素行と、少なくとも１つの第３充電走査線と、少なくとも１つの第３電荷共有走査線と、少なくとも１つの第４画素行と、少なくとも１つの第４充電走査線と、少なくとも１つの第４電荷共有走査線と、少なくとも１つの第５画素行と、少なくとも１つの第５充電走査線と、少なくとも１つの第５電荷共有走査線と、少なくとも１つの第６画素行と、少なくとも１つの第６充電走査線と、少なくとも１つの第６電荷共有走査線と、を含み、
    前記第１充電走査線及び前記第１電荷共有走査線は、何れも前記第１画素行に接続され、
    前記第２充電走査線及び前記第２電荷共有走査線は、何れも前記第２画素行に接続され、
    前記第３充電走査線及び前記第３電荷共有走査線は、何れも前記第３画素行に接続され、
    前記第４充電走査線及び前記第４電荷共有走査線は、何れも前記第４画素行に接続され、
    前記第５充電走査線及び前記第５電荷共有走査線は、何れも前記第５画素行に接続され、
    前記第６充電走査線及び前記第６電荷共有走査線は、何れも前記第６画素行に接続され、
    前記第１方向は、前記第１画素行の位置する直線と垂直になり、
    前記第１画素行、前記第２画素行、前記第３画素行、前記第４画素行、前記第５画素行及び前記第６画素行は、前記第１方向に順次に配列され、
    前記非表示領域には、少なくとも１つの第１検出線と、少なくとも１つの第２検出線と、少なくとも１つの第３検出線とが設置され、
    前記第１検出線、前記第２検出線及び前記第３検出線は、何れも前記表示領域に接続されることを特徴とする表示パネル。
  11. 前記第１充電走査線、前記第２充電走査線、前記第３充電走査線、前記第４充電走査線、前記第５充電走査線、前記第６充電走査線の何れかは、第１番号に対応する電荷共有走査線に接続され、
    前記第１検出線、前記第２検出線、前記第３検出線の何れかは、第２番号に対応する電荷共有走査線に接続され、
    前記第１番号は、画素行に対応する番号と、２以上の偶数である第１所定値との和であり、
    前記第２番号は、画素行に対応する番号と、３以上の奇数である第２所定値との和である請求項１０に記載の表示パネル。
  12. 前記第１所定値は２であり、前記第２所定値は３であることを特徴とする請求項１１に記載の表示パネル。
  13. 前記第１電荷共有走査線は、前記第３充電走査線に接続され、
    前記第２電荷共有走査線は、前記第４充電走査線に接続され、
    前記第３電荷共有走査線は、前記第５充電走査線に接続され、
    前記第４電荷共有走査線は、前記第６充電走査線に接続され、
    前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続され、
    前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続されることを特徴とする請求項１２に記載の表示パネル。
  14. 前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第５電荷共有走査線に接続され、
    前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第６電荷共有走査線に接続されることを特徴とする請求項１３に記載の表示パネル。
  15. 前記第１検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続され、
    前記第２検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続され、
    前記第３検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続されることを特徴とする請求項１３に記載の表示パネル。
  16. 前記第１所定値は４であり、前記第２所定値は３であることを特徴とする請求項１１に記載の表示パネル。
  17. 前記第１電荷共有走査線は、前記第５充電走査線に接続され、
    前記第２電荷共有走査線は、前記第６充電走査線に接続され、
    前記第３電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第１充電走査線に接続され、
    前記第４電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第２充電走査線に接続され、
    前記第５電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第３充電走査線に接続され、
    前記第６電荷共有走査線は、前記第１方向において隣接する他のアレイユニットにおける第４充電走査線に接続されることを特徴とする請求項１６に記載の表示パネル。
  18. 前記第１充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける第３電荷共有走査線に接続され、
    前記第２充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける前記第４電荷共有走査線に接続され、
    前記第３充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける前記第５電荷共有走査線に接続され、
    前記第４充電走査線は、前記第１方向とは逆方向において隣接する他のアレイユニットにおける前記第６電荷共有走査線に接続されることを特徴とする請求項１７に記載の表示パネル。
  19. 前記第１検出線は、前記第２電荷共有走査線及び前記第５電荷共有走査線に接続され、
    前記第２検出線は、前記第１電荷共有走査線及び前記第４電荷共有走査線に接続され、
    前記第３検出線は、前記第３電荷共有走査線及び前記第６電荷共有走査線に接続されることを特徴とする請求項１７に記載の表示パネル。
  20. 前記非表示領域における少なくとも１つの前記第１検出線、少なくとも１つの前記第２検出線及び少なくとも１つの前記第３検出線により、短絡バーが構成され、
    前記短絡バーが位置する直線の方向は、前記第１方向と平行になることを特徴とする請求項１０に記載の表示パネル。
JP2016574419A 2014-06-30 2014-08-07 表示パネル Active JP6408034B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410308596.1 2014-06-30
CN201410308596.1A CN104077989B (zh) 2014-06-30 2014-06-30 显示面板
PCT/CN2014/083859 WO2016000293A1 (zh) 2014-06-30 2014-08-07 显示面板

Publications (2)

Publication Number Publication Date
JP2017520793A true JP2017520793A (ja) 2017-07-27
JP6408034B2 JP6408034B2 (ja) 2018-10-17

Family

ID=51599219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016574419A Active JP6408034B2 (ja) 2014-06-30 2014-08-07 表示パネル

Country Status (7)

Country Link
US (1) US9640562B2 (ja)
JP (1) JP6408034B2 (ja)
KR (1) KR101907080B1 (ja)
CN (1) CN104077989B (ja)
EA (1) EA032445B1 (ja)
GB (1) GB2542993B (ja)
WO (1) WO2016000293A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269153A (zh) * 2014-10-24 2015-01-07 深圳市华星光电技术有限公司 液晶显示面板及其驱动结构和驱动方法
CN104360504B (zh) * 2014-11-14 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板及其检测方法
CN104505011B (zh) * 2014-12-17 2017-02-22 深圳市华星光电技术有限公司 一种显示面板的检测电路及其使用方法
CN104464587B (zh) 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板及其检测电路
CN104616612B (zh) * 2015-02-26 2018-05-25 上海和辉光电有限公司 Amoled显示器、其测试组件及其缺陷测试方法
KR102426757B1 (ko) * 2016-04-25 2022-07-29 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102559544B1 (ko) 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
CN107863374B (zh) * 2017-10-31 2020-10-30 武汉天马微电子有限公司 一种oled显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146137A (ja) * 2004-08-10 2006-06-08 Seiko Epson Corp 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
JP2007140315A (ja) * 2005-11-22 2007-06-07 Sony Corp 発光装置
JP2010164714A (ja) * 2009-01-14 2010-07-29 Seiko Epson Corp 表示体、検査装置、および検査方法
JP2010271351A (ja) * 2009-05-19 2010-12-02 Seiko Epson Corp 電気光学装置および電子機器
CN103309065A (zh) * 2013-06-06 2013-09-18 深圳市华星光电技术有限公司 显示面板的测试线路及其测试方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070040505A (ko) * 2005-10-12 2007-04-17 삼성전자주식회사 표시 장치 및 이의 검사 방법
CN100452130C (zh) * 2007-01-16 2009-01-14 友达光电股份有限公司 短路检测装置及应用该装置的像素单元和显示面板
CN101726943B (zh) * 2008-10-21 2012-08-22 华映视讯（吴江）有限公司 主动元件阵列基板、液晶显示面板及两者的检测方法
CN101533593B (zh) * 2009-03-26 2011-01-05 福州华映视讯有限公司 具有数组检测及面板检测共享短路杆的液晶显示面板
CN101515430B (zh) * 2009-03-30 2011-01-05 友达光电股份有限公司 显示面板及其线路检查方法
CN102043292B (zh) 2009-10-13 2013-03-27 胜华科技股份有限公司 主动元件阵列以及检测方法
CN101813860B (zh) * 2010-03-29 2012-08-29 友达光电股份有限公司 主动元件阵列基板
CN102455960B (zh) * 2010-10-28 2016-03-16 上海天马微电子有限公司 检测装置及检测方法
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
TWI480655B (zh) * 2011-04-14 2015-04-11 Au Optronics Corp 顯示面板及其測試方法
KR102272789B1 (ko) * 2014-01-15 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN103852922B (zh) * 2014-02-21 2016-07-06 合肥鑫晟光电科技有限公司 一种阵列基板检测方法及检测装置
CN104360504B (zh) * 2014-11-14 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板及其检测方法
CN104464587B (zh) * 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板及其检测电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146137A (ja) * 2004-08-10 2006-06-08 Seiko Epson Corp 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
JP2007140315A (ja) * 2005-11-22 2007-06-07 Sony Corp 発光装置
JP2010164714A (ja) * 2009-01-14 2010-07-29 Seiko Epson Corp 表示体、検査装置、および検査方法
JP2010271351A (ja) * 2009-05-19 2010-12-02 Seiko Epson Corp 電気光学装置および電子機器
CN103309065A (zh) * 2013-06-06 2013-09-18 深圳市华星光电技术有限公司 显示面板的测试线路及其测试方法

Also Published As

Publication number Publication date
KR20170012453A (ko) 2017-02-02
EA032445B1 (ru) 2019-05-31
EA201692492A1 (ru) 2017-04-28
US20160225798A1 (en) 2016-08-04
GB2542993A (en) 2017-04-05
US9640562B2 (en) 2017-05-02
CN104077989B (zh) 2016-04-13
WO2016000293A1 (zh) 2016-01-07
GB2542993B (en) 2020-09-02
CN104077989A (zh) 2014-10-01
JP6408034B2 (ja) 2018-10-17
GB201700646D0 (en) 2017-03-01
KR101907080B1 (ko) 2018-12-05

Similar Documents

Publication Publication Date Title
JP6408034B2 (ja) 表示パネル
US10571768B2 (en) Pixel array, display panel and display device
KR102057823B1 (ko) 광시야각 패널 및 디스플레이 장치
US9685465B2 (en) TFT array substrate
US20200074945A1 (en) Display panel driving method, driving device and display device
CN104123906A (zh) 显示面板及其驱动方法
CN105845033A (zh) 一种显示面板、其制作方法及显示装置
KR20110124915A (ko) 표시 장치
US20160358570A1 (en) Display apparatus
US9285642B2 (en) Pixel array
US20120262431A1 (en) Half source driving display panel
CN103680434A (zh) 包括检查电路的液晶显示装置及其检查方法
US9620045B2 (en) Array substrate and detecting circuit thereof
US9959820B2 (en) Array substrate, display device and image display method
US20150187292A1 (en) Thin film transistor array panel and display device
US20140176527A1 (en) Display driving method
CN104317126B (zh) 一种阵列基板、显示面板及显示装置
US10761389B2 (en) Pixel arrangement and display panel
US9892700B2 (en) Thin-film transistor array substrate and method for driving the same and display device
CN105096884A (zh) 一种子像素渲染方法及其显示装置
WO2020098045A1 (zh) 一种显示面板、检测方法及显示装置
CN104238165A (zh) 一种阵列基板、显示面板及显示面板的驱动方法
JP2020522761A (ja) 液晶表示パネル及び装置
TWI533447B (zh) 顯示面板的像素結構及顯示面板
US20140293181A1 (en) Matrix Substrate and Liquid Crystal Display Device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6408034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250