JP2017518646A5 - - Google Patents

Download PDF

Info

Publication number
JP2017518646A5
JP2017518646A5 JP2016571237A JP2016571237A JP2017518646A5 JP 2017518646 A5 JP2017518646 A5 JP 2017518646A5 JP 2016571237 A JP2016571237 A JP 2016571237A JP 2016571237 A JP2016571237 A JP 2016571237A JP 2017518646 A5 JP2017518646 A5 JP 2017518646A5
Authority
JP
Japan
Prior art keywords
substrate
etching
mask
random
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016571237A
Other languages
English (en)
Other versions
JP6617300B2 (ja
JP2017518646A (ja
Filing date
Publication date
Priority claimed from FR1455068A external-priority patent/FR3022070B1/fr
Application filed filed Critical
Publication of JP2017518646A publication Critical patent/JP2017518646A/ja
Publication of JP2017518646A5 publication Critical patent/JP2017518646A5/ja
Application granted granted Critical
Publication of JP6617300B2 publication Critical patent/JP6617300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

半導体基板をランダムにテクスチャリングするための方法
本発明は、半導体基板をランダムにテクスチャリングするための方法に関する。
半導体基板をテクスチャリングすること、すなわち抑制された凹凸を基板に付与することにより、その光吸収を可視スペクトルまたは赤外スペクトルにおいて増加させることが可能になるということはよく知られている。従って、テクスチャリング技法は、受光性または光透過性のオプトエレクトロニクス部品(特に撮像機器および光起電力電池)を製造する分野において、これらの部品の性能を向上させる非反射性光機能表面(受光表面および透過表面)を作り出すための様々な用途を有する。
本発明は、より具体的には反応性イオンエッチングによる半導体基板のテクスチャリングに関し、この技法は、同じイオン化ガス組成からの化学エッチングおよび物理エッチングを組み合わせている。
論文「Silicon surface texturing by reactive ion etching」(H.F.W.Dekkers,F.Duerinckx, J.Szlufcik and J.NilS,OPTO−ELECTRONICS REVIEW 8(4),311−3 16 (2000))には、反応性イオンエッチングプロセスを基板に適用することからなる[111]型のシリコン基板をテクスチャリングするための方法が記載されている。光起電力電池の加工に使用されることが多い、このような方法は、低振幅、すなわち1マイクロメートル未満の凹凸、および約400〜750nmの波長、すなわち可視スペクトルにおける材料の反射率の僅かな低下をもたらすに過ぎない。さらに、[111]結晶構造が基板の表面上で再構成されると、エッチングプロセスは自発的に停止する。
また、本発明は、近赤外、より具体的には、赤外線ビデオによる監視または暗視用など、暗所での撮像の用途の大半にあてはまる1,000〜1,200nmの波長の範囲における吸収を向上させることを可能にする、より良好な凹凸を提供すること、より具体的には、約1マイクロメートルから数マイクロメートルの深さの凹凸設計をもたらすことも目的とする。
規則的かつ均質な凹凸表面、例えば実質的に同一の窪みからなる規則的な網状構造がもたらす吸収率はそれを構成する窪みの深さおよびそれらの周期に依存すること、および上記網状構造が最大吸収を示す波長はこれらの窪みの周期に依存することが示され得る。例えば、約1マイクロメートルの周期およびやはり約1マイクロメートルの深さを有する同一の窪みからなる網状構造による吸収は、1,000nmの波長の付近において最大である。
基板を直接エッチングすることによってもたらされるものよりも高度な凹凸を得るために、周知の方法の一つは、エッチングマスクの使用を伴う。
例えば、国際公開第2010/109692号パンフレットには、基板上にハードマスクを堆積させる工程、レーザーによって上記マスクに開口部を作る工程、上記開口部を通じて酸性溶液により基板に湿式等方性エッチングを適用して基板に溝を形成する工程、次に、やはり上記開口部を通じてアルカリ溶液により上記溝の湿式異方性エッチングを適用して逆ピラミッド形状の窪みを作り出す工程、を含む基板に凹凸を付けるための方法が記載されている。
同様に、仏国特許出願公開第2981196号には、島状物を形成するためにフォトリソグラフィによって予めエッチングされた犠牲層を介して半導体基板をエッチングすることにより該半導体基板を構造化するための方法が記載されている。この方法により、実質的に均質な形状の窪みを得ることが可能となり、これらの窪みは、実質的に同一の寸法および形状、特に、約10マイクロメートル〜最大で数十マイクロメートル程度の深さの「V」字型または「U」字型を有する。
これらの様々な方法により、非常に深い窪みを作り出すことが可能となるが、これらの方法は、規則的で秩序だった均質な構造しか作り出せないという欠点も有する。
ここで、均質な構造からなる表面に対し、ランダムな凹凸の表面は、広範囲の波長にわたって低い反射率をもたらすという優位性を有することも示され得る。実際、模式的には、ランダムな凹凸の設計は、同一の深さを有する窪みでそれぞれが構成されているが確率法則、例えばガウスの法則に従った深さおよび空間的周期の変動をそれらの間に有する周期的な網状構造の組が合わさったものと等価であるとみなすことができる。このようなランダムな凹凸の設計は、事実上それを構成する網状構造のそれぞれによる吸収が組み合わさることで広い吸収スペクトルを有し、各網状構造は、他の網状構造の波長とは異なる波長において最大吸収を示す。
従って、「決定論的」(すなわち、デジタル的に生成された凹凸設計を有すること)ではない凹凸表面であって確率法則により規定されるランダムな凹凸設計を有する凹凸表面を作り出すことが可能である方法を提供することが望ましい場合がある。
論文「Statistically modified surfaces: experimental solutions for controlled scattered light」(V.Brissonneau,F.Flory,L.Escoubas,G.Berginc,J.Appl.Phys.112,114325(2012))には、このような目的の達成を可能にする方法が記載されている。この方法は、ランダムな形状、深さおよび分布の窪みで構成された第1の凹凸設計を含む感光性樹脂の層を、テクスチャリングされる基板上に形成する工程を含む。この設計は、樹脂の層を予め日射する工程、その後にレーザー光線によって樹脂の層をランダムに日射する工程、次に日射された樹脂を発達させる工程によって得られる。ランダムな日射は、レーザー光線を散乱させるための素子を伴う、マイクロミラーのアレイを使用する空間光変調器によって実施される。樹脂に作られる窪みの深さ、または「山谷構造の高度(peak−valley heights)」の分布は、指数関数的確率法則に従い、0.4〜1.6マイクロメートルである。
次に、この方法は、樹脂の層を介した基板の反応性イオンエッチングによって基板上にランダムな凹凸構造を転写する工程を含む。反応ガスの化学物質に対する基板の反応性が高いことに起因して、基板は樹脂よりも迅速にエッチングされるため、当初の凹凸構造が転写される際に、当初の凹凸設計のレリーフの「増幅」現象が生じ、得られる窪みの深さは、上記論文に記載される実験条件では、約2.5倍に増加する。一方、上記レリーフのこの増加は、窪みの深さの分布則には影響せず、窪みの深さの分布則は変化しないままであり、その結果、半導体上に得られる凹凸自体はランダムである。
しかし、この方法は、実施するには複雑であるという欠点を有し、空間光変調器による樹脂の日射は、マイクロエレクトロニクス産業における部品の工業的製造にはほとんど適さない。
従って、いかなる空間光変調器も必要としない、半導体基板をランダムにテクスチャリングするための方法を提供することが望ましい場合がある。
この目的のために、反応性イオンエッチングプロセスは本来、微視的には不均質なプロセスであるという観察に本発明は基づいている。このようなプロセスは、以下に記載されるような適切な様式で制御される場合、同一の深さおよび一定の周期を有する窪みでそれぞれが構成されている周期的な網状構造の組が合わさったものと等価である、ランダムな深さおよび周期の微細な窪みを、エッチングされる材料の表面上に生成する。また、本発明は、樹脂上に作り出されたランダムな凹凸設計の基板への転写は、そのランダム性を変化させることなく上記設計の深さを増大させる効果を有するという、上述の文献で強調されている観察にも基づいている。従って、本発明は、反応性イオンエッチングの不均質性を利用することによって作り出されたランダムな凹凸設計を、この転写技法によって「増幅する」という原理に基づいている。
より具体的には、本発明の一部の実施形態は、光透過性または受光性の部品の半導体基板の光機能表面をランダムにテクスチャリングするための方法であって、基板上にエッチングマスクを堆積させる工程と、不均質反応性イオンエッチングによってエッチングマスクにランダムな形状、深さおよび分布の複数の窪みを形成する工程であって、上記複数の窪みは第1のランダムな凹凸設計を形成する、工程と、エッチングマスクを介した基板の反応性イオンエッチングによって第1のランダムな凹凸設計を基板に転写して、ランダムな形状、深さおよび分布の窪みを含む第2のランダムな凹凸設計を基板の表面上に作り出す工程と、を含む方法に関する。
一実施形態によれば、方法は、反応性イオンエッチングを保証するイオンのエネルギーの制御を、これらのイオンの密度制御とは独立して含む。
一実施形態によれば、エッチングマスクの材料は、第2のランダムな凹凸設計の窪みのランダムな深さが第1のランダムな凹凸設計の窪みのランダムな深さよりも統計的に大きくなるように基板のエッチング速度よりも遅いエッチング速度ならびに同一のエッチングパラメータを有するように選択される。
一実施形態によれば、基板のエッチング速度は、マスクのエッチング速度よりも少なくとも10倍速い。
一実施形態によれば、エッチングマスクは、感光性樹脂、金属、酸化物または窒化ケイ素を含む群に包含される材料を含む。
一実施形態によれば、第1のランダムな凹凸設計を転写する工程は、エッチングマスクが消失するまで継続される。
一実施形態によれば、第1のランダムな凹凸設計を転写する工程の後に、エッチングマスクの残留物を除去する工程が続く。
一実施形態によれば、エッチングマスクに窪みを形成する工程は、基板に達するオリフィス(orifice)が出現するまで、第1の反応性イオンエッチングパラメータを用いて実施され、第1のランダムな凹凸設計を転写する工程は基本的に、第1の反応性イオンエッチングパラメータが維持された場合にマスクがエッチングされるであろう速度と比較してマスクのエッチング速度を遅くするように選択された第2の反応性イオンエッチングパラメータを用いて実施される。
一実施形態によれば、第1のランダムな凹凸設計を基板に転写する工程の開始は、反応性イオンエッチングリアクター内における基板の材料の原子の存在を検出することにより検出される。
一実施形態によれば、エッチングパラメータには以下のパラメータ:エッチングリアクター内の反応ガスの圧力、反応ガスをイオン化するための電極に印加される電圧、および
反応ガスの組成のうちの少なくとも1つが包含される。
一実施形態によれば、基板は、単結晶基板である。
また、本発明の一部の実施形態は、光透過性または受光性の半導体部品を製造するための方法であって、本発明による方法によって上記部品の基板の表面をランダムにテクスチャリングする工程を含む方法にも関する。
以下では、添付の図面と関連させて本発明の方法の一部の実施形態が説明されるが、これらの図面に限定されるものではない。
その表面がランダムにテクスチャリングされる必要がある基板上にエッチングマスクを堆積させる準備工程を示す図である。 本発明によるランダムなテクスチャリングの方法の、反応性イオンエッチングリアクターにおける実施の例を模式的に示す図である。 テクスチャリングの方法の第1段階の第1の時点における基板とエッチングマスクの断面図である。 テクスチャリングの方法の第1段階の第1の時点における基板とエッチングマスクの上面図である テクスチャリングの方法の第1段階の第2の時点における基板とエッチングマスクの断面図である。 テクスチャリングの方法の第1段階の第2の時点における基板とエッチングマスクの上面図である。 テクスチャリングの方法の第2段階の第1の時点における基板とエッチングマスクの断面図である。 第2段階の第2の時点における基板とエッチングマスクの上面図である。 第2段階の第3の時点における基板とエッチングマスクの断面図である。 第1段階の第2の時点におけるエッチングマスクの斜視図である。 第1段階の第2の時点においてマスク上に存在するランダムな凹凸設計の山谷構造の高度の分布曲線の例を示す図である。 本発明の方法に従ってランダムにテクスチャリングされた基板の例の上面図である。 図10の基板の表面上に存在するランダムな凹凸設計の山谷構造の高度の分布曲線を示す図である。 図10の基板の表面上に存在するランダムな凹凸設計のランダムな空間的周期の分布曲線を示す図である。 本発明による製造方法に従って作り出されたオプトエレクトロニクス部品の断面図である。
図1は、その表面が本発明による方法によってランダムにテクスチャリングされる必要がある基板1上にエッチングマスク2を堆積させる予備工程を模式的に示す。基板1は半導体材料M1で作製されており、エッチングマスクは材料M2で作製されている。材料M2は、好ましくは、材料M1のエッチング速度よりも遅い反応性イオンエッチング速度ならびに同一のエッチングパラメータを有するように選択される。方法の一実施形態によれば、材料M1のエッチング速度は、材料M2のエッチング速度よりも少なくとも10倍速い。
材料M1は例えば単結晶シリコンであり、材料M2は例えば、遠心分離によって堆積されたポジティブ感光性樹脂である。エッチングマスク2は厚さE1、例えば1マイクロメートルを有する。この厚さは、好ましくは、原子スケールで可能な限り一定であり、その結果、この厚さの変動は、以下に記載するマスクの不均質エッチングプロセスを妨げない。
図2で模式的に示されるように、本発明によるランダムなテクスチャリングの方法は、ここでは、平行電極を有する反応性イオンエッチングリアクター50によって実施される。リアクター50は、基板1のための支持体として使用される下部電極51と、上部電極52と、ガス注入口53と、リアクター内を非常に低い圧力Pに維持することを可能にする真空ポンプ(図示しない)に連結されたガス排気口54と、を含む。流量計を伴うガス分析器55、例えば質量分析計がリアクターの排気口に設けられていてよい。下部電極51は、交流電圧発生器56に容量結合されている。リアクター50の壁部および上部電極52は発生器56のアースに連結されている。発生器56は、例えば13.56Mhzで振動する、交流電場を下部電極に印加し、例えば約100ワット程度の、調整可能な電力を供給する。
ランダムなテクスチャリングの方法は、反応性イオンエッチングによってエッチングマスク2をエッチングする段階P1、エッチングマスク2を用いて、やはり反応性イオンエッチングによって基板1をエッチングする段階P2、という2つの段階を含む。
段階P1
段階P1を開始するために、組成C1の反応ガス57、例えばテトラフルオロメタンCF などのフッ素化ガスがリアクター50に注入される。電極51、52の間に存在する振動電場は、ガス分子から電子を引き抜くことによってガス分子をイオン化し、陽イオン(カチオン)および自由電子を含むイオン化ガス(プラズマ)を生じさせる。自由電子がガス体から放出されるのに対し、より重く、且つ電場の変動に対して反応性の低いカチオンは、最初は電極間で浮遊したままである。リアクター50の壁部または上部電極52に到達する電子は発生器56のアースによって排出され、一方、下部電極51に到達する電子は下部電極51を負の静電位に帯電させる。電極51、52間の静電位の差がある閾値に達すると、負の電極51に引き寄せられたイオンが電場によって大幅に加速されて基板1の表面上(ここではマスク2上)に投じられる。
このエッチングプロセスは異方性であり、イオンが衝突する表面上に共同して作用する2つのプロセス要素を含む:
化学エッチングプロセス:イオンは、一般的には表面付近の自由電子を捕獲してラジカルを形成した後に、衝突表面と化学的に反応する。
運動エネルギーの移動によって衝突表面から原子を引き抜くカチオンの運動エネルギーに関連する物理エッチングプロセス(プラズマエッチング)。
化学エッチングプロセスは一般的にマスク上ではほぼ不活性であり、マスクのエッチングは基本的に物理エッチングによって実施される。しかし、操作者は、ガスの濃度、電極間の電圧、またはガスの組成などのエッチングパラメータに作用することによって物理エッチング速度および反応性エッチング速度を常に制御できる。
図3Aおよび図3Bは、段階P1の初期の時点t1における基板1とエッチングマスク2の一部の大きく拡大された断面図および上面図である。反応性イオンエッチングプロセスは、本発明の方法に従って不均質かつランダムであるように構成されているため、ランダムな形状、深さおよび分布の微視的な窪み10がマスク2の表面上に出現する。
図4Aおよび図4Bは、段階P1の最後の時点t2における基板とマスクの同じ部分の断面図および上面図である。ある窪み10が、マスク2を貫通するオリフィス11になっている一方で、新しい窪み10が出現している。この集まりが、ランダムな形状、深さd1i,d1j,d1kおよび分布の窪みで構成されているランダムな凹凸設計100を形成する。
本発明の方法によれば、ランダムな形状、深さおよび分布の窪みで構成されている、このランダムな凹凸設計を得るには、エッチングプロセスが完全に不均質となるようにエッチングプロセスを制御することが必要である。この不均質性は、具体的には、以下のパラメータ:
−基板の温度、
−注入されるガスの流量、
−リアクター内部の圧力、
−エッチングされる表面に衝突するイオンの流れ(イオン密度とも呼称され、または、さらには「電源のRF電力」とも呼称される)、
−これらのイオンのエネルギー、または「基板に印加されるバイアス電力」、
を調整することによって制御される。
一般的に言えば、注入されるガスの性質および流量、リアクター内部の圧力、電源のRF電力、ならびにバイアス電力は、これらそれぞれの値がプラズマの不均質性および得られるエッチングの不均質性を生じさせる、密接に関連するパラメータである。
方法の重要なパラメータは、基板に印加されるバイアス電力、すなわちイオンのエネルギーである。図4A、4Bに示されるような凹凸を得るには、所望の結果に至るまでバイアス電力を増加させることによってバイアス電力に作用することが必要である。従って、適切なリアクターを選択することにより、このパラメータを他のパラメータとは独立して制御できることが望ましい。典型的なバイアス電力値の範囲は10W〜100Wである。
従って、使用されるエッチングリアクターは、好ましくは、イオンのエネルギー(バイアス電力)およびイオンの流れ(電源のRF電力)を独立的に制御することを可能にすべきである。また、使用されるエッチングリアクターは、基板の温度を、例えば50℃付近に調節すること(これは一般に、基板と基板ホルダとの間を流れる液体によって得られる)、低圧、例えば6.6661Pa(50mTorr)未満の圧力で稼働すること、および高イオン密度(例えば10 10 cm −3 超)で稼働することも可能にすべきである。
この目的のために、電力をプラズマに結び付ける様式が異なる2つの主なカテゴリーのいわゆる「高密度」プラズマリアクター:いわゆる「ECR」(「電子サイクロトロン共鳴」)結合励起進行波を利用するリアクター、およびICP(誘導結合プラズマ)誘導結合リアクターが使用されてよい。高密度リアクターは、低圧(数十Pa、すなわち数mTorr)で稼働することに加えて、エッチングされる領域に衝突するイオンの流れおよびエネルギーを独立的に制御するという利点をもたらす。この目的のために、これら2つのタイプのリアクターは2種のRF発生器を使用する:
−第1のRF発生器は、誘導結合によるプラズマの生成(大抵の場合、ICPタイプのもの)、および、ひいては基板に衝突するイオンの流れ(電源のRF電力)の制御を可能にする。
−第2のRF発生器は基板に容量結合されており、基板に衝突するイオンのエネルギー(バイアス電力)の制御を可能にする。
これら2つのタイプのRF発生器は異なる周波数、典型的には第1のRF発生器については12.56MHzおよび第2のRF発生器については13.56MHzを使用する。
段階P2
エッチングマスク2に最初のオリフィス11が出現すると、基板をエッチングする段階P2が開始される。段階P2は、好ましくは、段階P1のエッチングパラメータが維持された場合にマスクがエッチングされるであろう速度と比較してマスクのエッチング速度を遅くしつつもエッチングプロセスの不均質性を維持するように選択された、段階P1のパラメータとは異なる反応性イオンエッチングパラメータで実施される。
段階2が開始される時点は、リアクター50から排出されるガス中の基板の材料M1の原子、ここではケイ素原子または誘導体化合物(例えば、エッチングが酸素の存在下で行われる場合には二酸化ケイ素)、を検出することにより、ガス分析器55および流量計によって検出されてよい。あるいは、段階P1の終了が、方法の較正の後に、計時によって検出されてよい。また、段階P1は、本発明の方法の一部の実施形態では、段階P2と重なってもよく、すなわち、異なるエッチングパラメータで段階P2の間継続する基板のエッチングの初期を含んでもよい。さらに、他の実施形態では、段階P1とP2を合併して、エッチングパラメータを変更することなく実施してよく、その結果、段階P1の終了を検出する必要がない。
図5は、段階P2の開始直後の時点t3における基板1とマスク2の上述の部分の断面図である。マスクのオリフィス11を通じて基板1をエッチングすることによって窪み20が基板1に迅速に出現するのに対し、基板1のエッチング速度よりも遅いエッチング速度で、新しい窪み10がマスク2に出現して他の窪み10がオリフィス11となる。
図6は、段階P2のその後の時点t4におけるマスク2の上述の部分の上面図である。段階1の間に生成された窪み10の大部分は、より大きな開口部を有するオリフィス11になっており、それらの一部はつながって、さらに大きな開口部を有するオリフィスを形成しており、これを通じて窪み20が基板においてエッチングされている一方で、新しい窪み10がマスクに出現しており、他の窪み10がオリフィス11となっている。
図7は、段階P2の最後またはほぼ最後の時点t5における基板1とマスク2の上述の部分の断面図である。ここで、マスク2は非常に薄く、1〜数原子の層である。基板1は、ランダムな形状、深さおよび分布の複数の窪み20を含むランダムな凹凸設計200を有する。
段階P2は、マスク2が完全に消失するまで継続されてよい。マスクの消失は、材料M2に特徴的な化学種がもはや検出不能となった際にガス分析器55によって検出されてよい。あるいは、段階P2の後に、マスクの残留物を除去することを目的として基板を洗い流す(例えば、材料M2が樹脂である場合にはアセトンで洗い流す)段階P3が続いてよい。
段階P2、または該当する場合には段階P3の後に、基板の表面上にドーパントを打ち込む段階P4が続いてよく、このような段階は、それ自体は従来のものであり、1,200nm〜1,600nmの波長の範囲においてランダムな凹凸表面による吸収を向上させる。ドーパントは例えば硫黄であってよく、例えば約10 14 〜10 16 原子・cm −2 の濃度で打ち込まれてよい。
従って、上記のように、エッチングマスクを介した基板のエッチングは、マスクのランダムな凹凸設計100を基板上に転写してランダムな凹凸設計200をもたらすという効果を有する。凹凸設計200を形成する窪み20の深さ(または山谷構造の高度)(図7ではd2i,d2j,d2k…と記載)は、マスクのエッチング速度と基板のエッチング速度との差に関連する増幅定数で、段階P2の開始前にマスク2に形成された窪み10の当初の深さ(図4Aではd1i,d1j,d1k…と記載)に依存する。
設計200の窪み20の深さの分布は、設計100の窪み10の深さの分布と同一の確率法則に従うことが示され得る。言い換えれば、窪みの深さの増幅定数は、それらの相対的確率密度を変化させない。より良好な理解のために、図8では、段階P1の最後の時点t2において得られる凹凸設計100の例(オリフィス11の出現および基板のエッチングの開始)が示されており、図9では、この凹凸設計を構成する窪み10のランダムな深さd1rの確率密度Pd(d1r)が示されている。図10では、段階P2の終了時に得られる凹凸設計200の外観が示されており、図11では、この凹凸設計の窪み20のランダムな深さd2rの確率密度Pd(d2r)が示されている。図9および図11では、確率密度は同一であって、それぞれガウス関数の形態をとるということが示されている。図9では、窪み10の深さd1rは約0.1マイクロメートル〜1マイクロメートルである。この後者の値は、ここではマスク2の厚さE1によって課されるものであり、オリフィス11となった窪み10の最大深さに相当する。曲線Pd(d1r)は0.5マイクロメートル付近にピークを有し、これは窪みの深さの最大確率に相当する。図11では、窪み20の深さd2rは約0.5マイクロメートル〜5マイクロメートルである。曲線Pd(d2r)は2.5マイクロメートル付近にピークを有し、これは窪み20の深さの最大確率に相当する。当業者であれば、これらの値は例であり、使用される材料M1、M2および選択されるエッチングパラメータに応じて大きな割合で変動し得るということ気付くであろう。
窪みの空間分布それ自体は確率法則に従い、図12では、ここでは一定の空間的周期の窪みの網状構造の組が合わさったものとみなされる、窪み20の網状構造のランダムな空間的周期T2rの確率密度の曲線Pd(T2r)が例として示されている。この例では、ランダムな空間的周期T2rは0.1マイクロメートル〜3マイクロメートルであり、関数Pd(T2r)はマイクロメートル付近にピークを有し、これは2つの窪みの間の空間的周期(従って距離)の最大確率に相当する。当業者であれば、図9、図11および図12に示される確率法則(ここではガウスの法則)の例が単なる例示であり、実施された実験を反映するに過ぎないということに気付くであろう。従って、本発明の方法の代替物を用いれば他の確率法則が得られることがある可能性がある。
上述のように、このようなランダムな凹凸の設計200は、事実上それを構成する網状設計のそれぞれによる吸収が組み合わさることで広い吸収スペクトルを有し、各網状設計は、他の網状設計の波長とは異なる波長において最大吸収を示す。特に、上述の構造的特徴(図9、図11、図12)を有し、シリコン基板上に作り出される凹凸設計は、800nm〜1,000nmにおいて約100%、1,000nm〜1,100nm(赤外線ビジョン)において70〜80%、および1,200nm超から最大1,600nmまでにおいて約20%という優れた吸収を示し、これらはドーピング段階P4によって改善される可能性がある。
本発明によるランダムなテクスチャリングの方法では、様々な実施形態が可能である。本発明によるランダムテクスチャリングの方法は、ドーピングされているか否かに関係なくケイ素製、ゲルマニウム製、硫化亜鉛(ZnS)製、セレン化亜鉛(ZnSe)製の好ましくは単結晶の、半導体基板の様々なタイプ、および一般的に言えば全ての単結晶基板に適用されてよい。さらに、多結晶基板において、このタイプの基板に対する方法の適用可能性を判定するための実験を実施できる可能性がある。一部の実施形態では、マスク2はクロム製またはアルミニウム製であってよい。次に、マスクは、薄層技術を用いて真空下で堆積され、非常に薄くてよい(例えば0.1μm)。また、ネガティブおよびポジティブの両方の感光性樹脂の様々なタイプが使用されてもよい。ポジティブ樹脂製のマスクは約0.5マイクロメートル〜2マイクロメートルという典型的な厚さを有するが、ネガティブ樹脂製のマスクは最大8マイクロメートルの厚さを有することがある。また、方法の一部の実施形態では、化学蒸着によって形成された、0.3マイクロメートル〜2マイクロメートルという典型的な厚さの酸化ケイ素(SiO )製または窒化ケイ素(Si )製のマスクが使用されてもよい。一般的に言えば、材料M1およびM2の様々な組み合わせの選択は、おそらくは考慮される選択肢を立証するための先行実験の後に、当業者の理解の範囲内にある。さらに、反応性イオンエッチングプロセスは、様々な反応ガス、特に、テトラフルオロメタン(CF )または六フッ化硫黄(SF )などのフッ素化ガスまたは塩素化ガスを用いて酸素の存在下または非存在下で実施されてよく、酸素が存在すれば、基板がケイ素製である場合に基板を同時に不動態化することになる。
また、本発明によるランダムなテクスチャリングの方法は、様々な用途、特に、光子の収集または透過を最適化する光機能性反射防止表面を必要とする受光性または光透過性のオプトエレクトロニクス部品、例えば光起電力電池および画像センサーの製造の枠組みにおける用途が可能でもある。例として、図13では、撮像機器の光機能表面のランダムなテクスチャリングの工程を含む本発明による製造方法に従って作製されたCMOS撮像機器60が模式的に示されている。フォトダイオード61およびトランジスタ62ならびに図を簡略化するために図示していない様々な相互接続要素を撮像機器の基板1に打ち込んだ後に、本発明によるテクスチャリングの方法を基板1の表面12に施す。ランダムなエッチングマスクを除去し、おそらく基板をドーピングした後に、基板は、金属製の相互接続トラック64と光マスク65とを収容する誘電体層63で覆われ、その後にRGBカラーフィルター66と入射光線(L)をフォトダイオード61の領域に集束させるマイクロレンズ67とで覆われる。
JP2016571237A 2014-06-04 2015-06-02 半導体基板をランダムにテクスチャリングするための方法 Active JP6617300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1455068 2014-06-04
FR1455068A FR3022070B1 (fr) 2014-06-04 2014-06-04 Procede de texturation aleatoire d'un substrat semiconducteur
PCT/IB2015/054176 WO2015186064A1 (fr) 2014-06-04 2015-06-02 Procede de texturation aleatoire d'un substrat semi-conducteur

Publications (3)

Publication Number Publication Date
JP2017518646A JP2017518646A (ja) 2017-07-06
JP2017518646A5 true JP2017518646A5 (ja) 2018-06-28
JP6617300B2 JP6617300B2 (ja) 2019-12-11

Family

ID=51518966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016571237A Active JP6617300B2 (ja) 2014-06-04 2015-06-02 半導体基板をランダムにテクスチャリングするための方法

Country Status (8)

Country Link
US (1) US9941445B2 (ja)
EP (1) EP3152786B1 (ja)
JP (1) JP6617300B2 (ja)
KR (1) KR102368258B1 (ja)
CA (1) CA2953247C (ja)
FR (1) FR3022070B1 (ja)
IL (1) IL249360B (ja)
WO (1) WO2015186064A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195963B2 (en) 2017-03-31 2021-12-07 Nec Corporation Texture structure manufacturing method
KR20230130177A (ko) * 2017-05-13 2023-09-11 어플라이드 머티어리얼스, 인코포레이티드 고품질 갭 충전 솔루션들을 위한 순환식 유동성 증착 및 고-밀도 플라즈마 처리 프로세스들
KR101975795B1 (ko) * 2017-12-20 2019-05-07 주식회사 한화 반구형 공진기 발란싱 장치 및 방법
CN108365028A (zh) * 2018-01-30 2018-08-03 北京世纪金光半导体有限公司 一种碳化硅器件表面制绒方法
CN110137308B (zh) * 2019-05-22 2021-03-26 中国科学院微电子研究所 一种红外吸收薄膜及其制备方法
FR3116941A1 (fr) * 2020-11-27 2022-06-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé pour augmenter la rugosité de surface d’une couche métallique

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5723226A (en) * 1980-07-17 1982-02-06 Nippon Telegr & Teleph Corp <Ntt> Plasma etching device
JPS58140125A (ja) * 1982-02-16 1983-08-19 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH01101634A (ja) * 1987-10-15 1989-04-19 Oki Electric Ind Co Ltd パターン形成方法
JP2888258B2 (ja) * 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
JPH05234959A (ja) * 1991-08-16 1993-09-10 Hitachi Ltd ドライエッチング方法及びドライエッチング装置
JPH06275562A (ja) * 1993-03-24 1994-09-30 Toshiba Emi Ltd プラズマ処理装置
JPH08306666A (ja) * 1995-05-02 1996-11-22 Sony Corp ドライエッチング装置
JPH1098021A (ja) * 1996-09-19 1998-04-14 Seiko Epson Corp 半導体装置の製造方法
JPH10150046A (ja) * 1996-11-15 1998-06-02 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH10223990A (ja) * 1997-02-12 1998-08-21 Hitachi Ltd 半導体光素子の製造方法およびそれを用いた半導体光素子ならびにそれを用いた光応用システム
JP4167328B2 (ja) * 1997-08-04 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JP2000012519A (ja) * 1998-06-17 2000-01-14 Toshiba Corp 半導体装置の製造方法
JP4258789B2 (ja) * 1999-03-17 2009-04-30 東京エレクトロン株式会社 ガス処理方法
JP3466144B2 (ja) * 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
JP4077312B2 (ja) * 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
US7901952B2 (en) * 2003-05-16 2011-03-08 Applied Materials, Inc. Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2009516388A (ja) * 2005-11-18 2009-04-16 レプリソールス テクノロジーズ アーベー 多層構造の形成方法
JP2008072032A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 半導体装置の製造方法
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2009277979A (ja) * 2008-05-16 2009-11-26 Mitsubishi Electric Corp 基板の粗面化方法、光起電力装置およびその製造方法
JP5276926B2 (ja) * 2008-08-25 2013-08-28 ラピスセミコンダクタ株式会社 コンタクトホール側壁の抵抗値測定方法
EP2413374B1 (en) 2009-03-25 2014-11-19 Mitsubishi Electric Corporation Method for roughening substrate surface and method for manufacturing photovoltaic device
KR101250450B1 (ko) * 2010-07-30 2013-04-08 광주과학기술원 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
US20120138139A1 (en) * 2010-11-01 2012-06-07 Intevac, Inc. Dry etching method of surface texture formation on silicon wafer
US9956743B2 (en) * 2010-12-20 2018-05-01 The Regents Of The University Of California Superhydrophobic and superoleophobic nanosurfaces
FR2981196B1 (fr) * 2011-10-06 2014-12-26 Altis Semiconductor Snc Procede de fabrication d'un substrat semi-conducteur structure
KR101942092B1 (ko) * 2012-07-30 2019-01-25 한국전자통신연구원 유기발광소자 제조방법
KR20160090287A (ko) * 2013-09-27 2016-07-29 덴마크스 텍니스케 유니버시테트 나노구조의 실리콘계 태양 전지 및 나노구조의 실리콘계 태양 전지의 제조 방법

Similar Documents

Publication Publication Date Title
JP6617300B2 (ja) 半導体基板をランダムにテクスチャリングするための方法
JP2017518646A5 (ja)
US6329296B1 (en) Metal catalyst technique for texturing silicon solar cells
CN106229812B (zh) 一种具有不同深度沟槽的GaAs基激光器的制备方法
EP3379584A1 (en) Method for producing improved black silicon on a silicon substrate
DE10352423B3 (de) Verfahren zur Verminderung der Reflexion an Halbleiteroberflächen
EP2784803A2 (fr) Procédé de gravure autolimitant à niveaux multiples
Wang et al. Direct fabrication of cone array microstructure on monocrystalline silicon surface by femtosecond laser texturing
Vassallo et al. Black-silicon production process by CF4/H2 plasma
US7524773B2 (en) Anti-reflective substrate and the manufacturing method thereof
CN114639745B (zh) 一种新型光探测器及其制作方法
KR101076355B1 (ko) 태양 전지 및 그 제조 방법
US20120090682A1 (en) Solar Cell and Manufacturing Method Thereof
CN102969407A (zh) 制造硅基增强红外吸收光电探测器的方法及其光电探测器
Ghezzi et al. Unraveling the mechanism of maskless nanopatterning of black silicon by CF4/H2 plasma reactive-ion etching
US11658253B2 (en) High absorption photovoltaic material and methods of making the same
Stoltz et al. Antireflective structures in CDTE and CDZNTE surfaces by ECR plasma etching
US20140338744A1 (en) Process For Texturing The Surface Of A Silicon Substrate, Structured Substrate And Photovoltaic Device Comprising Such A Structured Substrate
Sarath Raghavendra Babu et al. Enhancing antireflection property of silicon through direct picosecond laser surface texturing
Kim et al. Surface Texturing of Si with Periodically Arrayed Oblique Nanopillars to Achieve Antireflection. Materials 2021, 14, 380
Sekhar et al. Nano holes on micro pyramids; broadband optical light trapping in thin wafer based Si (< 100 µm) solar cells
US20110212622A1 (en) Surface texturing using a low quality dielectric layer
Zhang et al. Size‐controllable fabrication of nano‐to‐microstructures on silicon surface using high‐density ion etching with pulsed bias
Rebigan et al. Silicon plasma processing for antireflective micro—Textured surfaces with applications for solar cells