JP2000012519A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000012519A
JP2000012519A JP10169585A JP16958598A JP2000012519A JP 2000012519 A JP2000012519 A JP 2000012519A JP 10169585 A JP10169585 A JP 10169585A JP 16958598 A JP16958598 A JP 16958598A JP 2000012519 A JP2000012519 A JP 2000012519A
Authority
JP
Japan
Prior art keywords
etching
film
point
substance
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10169585A
Other languages
English (en)
Inventor
Sadayuki Jinbo
保 定 之 神
Yoko Okawa
川 陽 子 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10169585A priority Critical patent/JP2000012519A/ja
Publication of JP2000012519A publication Critical patent/JP2000012519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の一要素を構成する膜を所定量だ
けエッチングにより除去する場合、あるいは下地膜から
所定量だけ残して他の部分を除去する場合に、再現性の
あるエッチング量の制御、及び基板上での中央部と周辺
部との間での均一なエッチング量の制御が困難であっ
た。 【解決手段】 半導体基板21の表面部分に溝22が形
成され、膜23で埋め込まれており、溝22の内部のA
点まで膜22に対してエッチングを行う場合、A点まで
不純物イオンを注入することで、基板表面のB点からA
点までのエッチング速度が、A点から溝底面のC点まで
の速度よりも速くなる。これにより、A点までのエッチ
ング量を高精度で制御することができる。この場合に、
基板21表面の発光強度や波長、分子質量を測定しなが
らエッチングを行うことで、A点までエッチングが到達
したことを容易に検出することが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に溝又はホールの内部に埋め込まれた
膜を所定の深さまでエッチングする方法に関する。
【0002】
【従来の技術】半導体装置を製造する場合、装置の一要
素を構成する膜を半導体基板上に堆積した後、この膜を
所定箇所から所定量削る、あるいは下地となる基板の表
面上から所定量だけ残して他の部分を除去することが行
われる。このような処理には、エッチング工程が用いら
れ、従来の溝の内部の膜を所定深さまでエッチングする
方法について、図面を用いて説明する。
【0003】先ず、エッチング装置として、図6に示さ
れたダウンフロー方式あるいは図7に示された反応性イ
オンエッチング(以下、RIEという)方式によるもの
が用いられている。
【0004】図6に示されたダウンフロー方式による装
置100は、マイクロ波導入口106から導入したガス
が、マイクロ波導入管103より発生したマイクロ波に
よってプラズマ状態になる。このプラズマ状態のガスが
最終的には活性種となって、処理室104内でステージ
101上に載置された半導体基板101の表面の膜を除
去する。図7に示されたRIE方式による装置200で
は、ガス導入口206から導入されたガスがRF207
によってプラズマ状態となり、やはり最終的には活性種
となって処理室204内のステージ202上の半導体基
板101上の膜をエッチングする。
【0005】ここで、エッチング量を制御する主な方法
として、エッチングすべき膜の種類やエッチングに用い
るガスの種類、装置、エッチング時の条件に応じて、予
め測定したエッチング速度から換算し、エッチング時間
を管理して制御する方法や、エッチングすべき膜の表面
における発光強度や特定波長の変化をモニタすることで
制御する方法等がある。ダウンフロー方式による装置を
用いる場合は、放電管105が発生する光が処理室10
4内の半導体基板101上まで届かず、基板101上の
膜のエッチング量に伴う発光強度の変化を検出すること
が可能である。しかし、RIE方式による装置では、処
理室204の内部全体がプラズマ光により明るいので、
基板101上で起こる発光強度の微小な変化を測定する
ことが困難である。そこで、上述した方法とは異なり、
エッチングすべき膜に含まれる特定の分子の分子質量を
測定する等の制御方法が用いられる。
【0006】このような制御によりエッチング量を管理
する場合、エッチングすべき膜にパターンが存在しない
場合はエッチング開始から終了までの間エッチングする
総面積は一定であるため、再現性、加工形状とも良好な
状態でエッチングを行うことができる。また、図8に示
されたように、半導体基板1上に溝2が形成され、表面
全体に膜3が堆積されており、膜3の表面のB点から溝
2に到達しないA点までエッチングする場合は、エッチ
ング速度にパターンは影響しない。よって、B点からA
点までのエッチング速度ER1は一定である。また、パ
ターンのある膜をエッチングする場合であっても、エッ
チングする膜の総面積がいずれの時間帯においてもほぼ
一定であるような場合には、従来の方法でも問題は生じ
ない。
【0007】しかし、図9に示されたように、膜1の表
面に深いトレンチ溝12が形成され、この溝12の内部
及び基板表面全体に膜13が堆積されており、溝の所定
深さA点までエッチングを行う場合には、エッチングす
る面積が基板表面のB点から急激に減少する。このよう
な場合は、B点までのエッチング速度ER11に対し、
B点からA点までのエッチング速度ER12はローディ
ング効果により急に速くなってしまい、エッチング量の
制御及びエッチングの終点の検出が困難になる。
【0008】また、通常は1枚の半導体基板1から複数
の半導体チップをとるが、エッチング装置によっては基
板1の中心部と周辺部とでエッチング量の均一性に差が
ある場合がある。この結果、基板1の中心部と周辺部と
でエッチングがA点に到達するタイミングに差が生じて
しまい、エッチング量が不均一になる場合があった。
【0009】
【発明が解決しようとする課題】このように、従来の製
造方法では、装置の一要素となる膜を所定量だけエッチ
ングにより除去する場合、あるいは下地から所定量だけ
残して他の部分を除去すような場合に、高精度で再現性
のあるエッチング量の制御が困難であり、また基板上で
の中央部と周辺部との間での均一なエッチング量の制御
が困難であるという問題があった。
【0010】本発明は上記事情に鑑み、膜にエッチング
を行う場合、パターンがない領域あるいは粗なパターン
が形成された領域からエッチングを開始し、深さ方向に
向かって途中で密なパターンが形成された領域から所定
の深さまでにエッチングを行うような場合であっても、
再現性よくエッチング量を制御することが可能であり、
かつ基板上での中央部と周辺部とで均一なエッチングを
行うことができる半導体装置の製造方法を提供すること
を目的とする。
【0011】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成され、深さ方向に向かっ
てパターンの密度が粗である領域と密である領域とが存
在する膜の内部に、所定深さまでエッチング速度を変化
させる物質を導入する工程と、前記膜に対してエッチン
グを行っていき、前記所定深さと略同一の深さに到達し
た時点でエッチングを終了する工程とを備えている。
【0012】あるいは、本発明の半導体装置の製造方法
は、半導体基板の表面部分に溝を形成し、又は半導体基
板上に形成した絶縁膜にホールを形成する工程と、前記
溝が形成された前記半導体基板の表面、又は前記ホール
が形成された前記絶縁膜の表面及び前記ホール内の前記
半導体基板の表面に膜を堆積する工程と、前記膜をエッ
チングするときの速度を変化させる物質を、前記溝又は
ホール内の所定深さまで前記膜に導入する工程と、前記
膜に対してエッチングを行っていき、前記所定深さと略
同一の深さに到達した時点でエッチングを終了する工程
とを備えている。
【0013】ここで、前記物質を導入する工程では、前
記物質を前記膜の前記所定深さまでイオン注入してもよ
く、あるいは、前記物質を含むガスを用いて前記膜の所
定深さまで前記物質を拡散させてもよい。
【0014】また、前記膜にエッチングを行う工程で
は、エッチングを行っている前記膜の表面の発光強度を
観測しながらエッチングを行っていき、前記発光強度の
変化に基づいてエッチングを終了してもよく、エッチン
グを行っている前記膜から発光される光に含まれる前記
物質に対応する波長成分を観測しながらエッチングを行
っていき、この波長成分の変化に基づいてエッチングを
終了してもよく、あるいは、エッチングを行っている前
記膜から検出される前記物質に対応した分子質量を測定
しながらエッチングを行っていき、この分子質量の変化
に基づいてエッチングを終了してもよい。
【0015】エッチングが所定深さまで進むと、エッチ
ング速度が急激に変化するので、エッチング量の制御が
容易である。
【0016】また、エッチングを行っている膜の発光強
度、導入された物質に対応する特定波長、又は特定分子
の質量を測定しながらエッチングを行う場合には、エッ
チングが所定深さまで到達すると、以降の段階では物質
が導入されていない深さに入るので、発光強度や波長、
分子質量が大幅に減少し、エッチングの終点を高い精度
でかつ再現性よく検出することができる。また、エッチ
ングに用いる装置に、基板の中心部と周辺部とでエッチ
ング量に不均一性がある場合は、所定深さまでエッチン
グが進んでいないような領域が存在する場合がある。し
かし、この領域における所定深さまでのエッチング速度
と、エッチングが終点に到達した他の領域における所定
深さよりも深い領域へのエッチング速度とは、物質を含
んでいるか否かにより異なる。従って、最終的なエッチ
ング量の均一性を向上させることができる。
【0017】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。本実施の形態による半導
体装置の製造方法は、装置の一要素を構成する膜を所定
深さまでエッチングする工程において、この膜の表面か
らエッチングすべき所定深さまでエッチング速度を変化
させる物質を注入し、エッチング面の発光強度又は波
長、あるいは注入した物質の分子質量をモニタしながら
エッチングを行っていき、エッチングの終点が検知され
た時点で終了する点に特徴がある。
【0018】以下の本発明の第1の実施の形態では、エ
ッチング速度を変化させる物質の導入として不純物イオ
ンの注入を用い、第2の実施の形態ではリンの拡散を行
う。
【0019】先ず、第1の実施の形態による半導体装置
の製造方法を、工程別に縦断面を示した図1を用いて述
べる。この実施の形態では、エッチング装置として図6
に示されたようなダウンフロー方式によるものを用いて
ドライエッチングを行う。
【0020】図1(a)に示されたように、半導体基板
21の表面部分に写真蝕刻法及びエッチング技術を用い
てトレンチ溝22を形成し、LPCVD(Low Pressure
Chemical Vapor Deposition)法により多結晶シリコン
膜23でトレンチ溝22を埋め込んでいる。ここで、基
板21の表面をB点、トレンチ溝22の底をC点、さら
に多結晶シリコン膜23を除去すべき深さをA点とす
る。
【0021】図1(b)に示されたように、エッチング
速度を速める物質であるリンイオン(P+ )24を、多
結晶シリコン膜23中のA点の深さまで注入する。この
後、図1(c)に示されたように多結晶シリコン膜23
に対してエッチングを行っていく。
【0022】ここで、不純物が導入されていない多結晶
シリコン膜にリンを注入した場合におけるリンの注入量
とエッチング速度との関係を図2に示す。このグラフよ
り、リンの濃度が高くなるにつれてエッチング速度が上
昇することがわかる。例えば、リンを5.1×10
20(atoms/cm3 )の濃度で多結晶シリコン膜に注入する
と、不純物が導入されていない時よりもエッチング速度
は約1.7倍になる。従って、リンが注入されているB
点からA点まではエッチング速度が速く、A点からは急
激に低下することになる。
【0023】また、エッチング速度の変化は、エッチン
グが行われている半導体基板21の表面の発光強度をモ
ニタすることで検出することができる。図3に示された
ように、発光強度はエッチング速度が速いB点からA点
に至るまでは速く、A点を過ぎると急激に低下する。こ
れは、エッチング速度が速い期間は化学反応が速く進行
するので、安定に至るまでに放出するエネルギの量が多
く、その結果として発光強度も高くなると考えられる。
【0024】このように、リンが導入されていないA点
を境として、発光強度が大幅に減少するので、発光強度
をモニタしながらエッチングを行っていくことで、エッ
チングを終了すべきA点を制御性及び再現性よく検出す
ることが可能となる。
【0025】また、上述のように、エッチング装置によ
っては1枚の半導体基板21において中央部と周辺部と
でエッチング量に不均一性がある場合がある。このよう
な場合にも、リンが注入されたA点まではエッチング速
度が速く、A点を過ぎると急激に遅くなるので、不純物
を導入しない状態で多結晶シリコン膜23をエッチング
した場合よりも高い均一性が得られる。
【0026】ここで、エッチング装置として図6に示さ
れたようなダウンフロー方式によるものを用いている。
ダウンフロー方式による装置では、上述したように処理
室104内が暗く、半導体基板101の表面で発生して
いる発光強度の変化を検出することが可能である。これ
に対し、図7に示されたようなRIE方式によるエッチ
ング装置では、処理室204内でプラズマ光が発生し明
るいので、基板101上の発光強度の変化をモニタする
ことが困難である。
【0027】そこで、RIE方式による装置を用いる場
合には、導入したリン等の不純物を含んだ膜がエッチン
グされるときに発生する特定波長をモニタしたり、ある
いは不純物の特定の分子質量を測定することにより、エ
ッチング速度の変化をモニタすることができる。
【0028】次に、本発明の第2の実施の形態による半
導体装置の製造方法について説明する。上記第1の実施
の形態では、エッチング速度を速くする物質としてのリ
ンを、多結晶シリコン膜にイオン注入することで導入し
ている。これに対し、本実施の形態では、イオン注入の
替わりにリンの拡散を行って導入している。
【0029】リンの導入には、例えば次のような二種類
の方法がある。先ず、不純物が導入されていない1層目
の多結晶シリコン膜をCVD法により堆積する。次に、
CVD法により、ホスフィン(PH3 )ガスの雰囲気中
で、リンが導入された2層目の多結晶シリコン膜を堆積
する。次に、アニール処理を行うことで、2層目のリン
が1層目の多結晶シリコン膜まで拡散され、リンが導入
された多結晶シリコン膜を得ることができる。
【0030】あるいは、CVD法により、不純物が導入
されていない多結晶シリコン膜を堆積する。次に、塩化
ホスホリル(POCl3 )ガスの雰囲気中でアニール処
理を行い、リンが導入された多結晶シリコン膜を得る。
【0031】上述のいずれかの方法により、リンを多結
晶シリコン膜内に拡散させることで導入してもよい。こ
こで、リンを多結晶シリコン膜中に拡散させるときの深
さの制御であるが、温度を摂氏900度よりも低く設定
し、及び/又は、常圧よりも低い圧力に設定すること
で、リンを多結晶シリコン膜に均一に拡散させることな
く、所望の深さまで拡散させることができる。このよう
な方法でリンを導入しても、上記第1の実施の形態と同
様に所定深さまでエッチング速度を速めることができる
ので、同様な効果を得ることができる。
【0032】上記第1、第2の実施の形態では、半導体
基板の表面部分に形成されたトレンチ溝の内部におい
て、所定深さまで残存するように多結晶シリコン膜にエ
ッチングを行う工程において、本発明を適用している。
しかし、本発明はこのような工程に限定されず、半導体
基板上の絶縁膜に形成したコンタクトホール内にプラグ
を形成する工程に対しても適用することが可能であり、
以下に第3の実施の形態として説明する。
【0033】図4(a)に示されたように、半導体基板
31の表面上に1層目の層間絶縁膜として、CVD法に
よりシリコン酸化膜32が形成される。
【0034】図4(b)のように、写真蝕刻法及びエッ
チング技術を用いて、半導体基板31の表面部分に形成
された図示されていない拡散層とコンタクトをとるため
のコンタクトホール33をシリコン酸化膜32に形成す
る。このコンタクトホール33は、紙面に垂直な方向に
複数個並ぶように形成される。
【0035】この後、表面全体に、CVD法を用いて多
結晶シリコンを堆積し、多結晶シリコン膜34を形成す
る。ここで、コンタクトホール33において、多結晶シ
リコン膜34を残存すべき深さA点まで、リンイオンを
注入する。
【0036】図4(c)に示されたように、多結晶シリ
コン膜34にエッチングを行っていく。ここで、上記第
1の実施の形態と同様に、発光強度、特定波長、あるい
は特定分子の質量をモニタしながらエッチングを行って
いき、A点の深さに到達した時点でエッチングを終了す
る。これにより、コンタクトホール33内に、所定深さ
を有する多結晶シリコン膜34から成るプラグが形成さ
れる。
【0037】図4(d)に示されたように、写真蝕刻法
及びエッチング技術を用いてシリコン酸化膜32にエッ
チングを行い、溝35を形成する。この溝35は、斜視
図である図5に示されたように、複数のコンタクトホー
ル33を含むように、紙面に垂直な方向にA点までの深
さを有する。
【0038】図4(e)に示されたように、表面全体に
タングステン等の高融点金属をスパッタリング等により
堆積し、金属膜36を形成する。この金属膜36を半導
体基板31の高さまでエッチバックし、CMP等により
平坦化して溝35の内部を高融点金属で埋め込む。この
金属膜36と半導体基板31の表面部分の拡散層とが、
複数のコンタクトホール33内に形成されたプラグを介
して電気的に接続される。
【0039】本実施の形態においても、上記第1、第2
の実施の形態と同様に、多結晶シリコン膜32の所定深
さA点までエッチング速度を速める不純物を導入し、発
光強度等をモニタしながらエッチングを行い終了点を検
出してエッチングを終了するので、エッチング量の高精
度な制御を再現性よく行うことができる。
【0040】上述した実施の形態はいずれも一例であ
り、本発明を限定するものではない。例えば、上記実施
の形態では多結晶シリコン膜にエッチングを行う場合
に、エッチング速度を速める物質としてリンを導入して
いる。しかし、エッチングすべき物質は多結晶シリコン
膜に限定されず、またエッチング速度を速めるための物
質はリンに限定されない。
【0041】さらに、エッチングの工程として、トレン
チ溝内部の所定深さまでエッチングを行う工程、あるい
はコンタクトホール内部の所定深さまでエッチングを行
う工程に限らず、半導体装置を構成する一要素としての
特定の膜を所定深さまでエッチングするあらゆる工程に
対して、本発明を適用することができる。
【0042】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、装置を構成する一要素としての
膜にエッチングを行う場合、このエッチング速度を変化
させる物質をエッチングすべき所定深さまで導入するこ
とにより、エッチング量を高精度で再現性よく制御する
ことが可能であり、基板上の中心部と周辺部との間のエ
ッチング量の不均一性も改善される。また、エッチング
を行っていく間、発光強度、波長、あるいは分子質量を
観測しながらエッチング速度の変化を測定する場合に
は、所定深さまでエッチングが到達したことを容易に検
出することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体装置の
製造方法を工程別に示した縦断面図。
【図2】同製造方法において、多結晶シリコン膜にリン
をイオン注入したときのエッチング速度の変化を示した
グラフ。
【図3】同製造方法において、リンが導入されているB
点からA点までエッチングしたときの発光強度と、リン
が導入されていないA点からC点までエッチングしたと
きの発光強度を示したグラフ。
【図4】本発明の第3の実施の形態による半導体装置の
製造方法を工程別に示した縦断面図。
【図5】図4(d)の工程において溝が形成された半導
体基板の表面を示した斜視図。
【図6】ダウンフロー方式によるエッチング装置の構成
を示した縦断面図。
【図7】RIE方式によるエッチング装置の構成を示し
た縦断面図。
【図8】従来の製造方法によりエッチングを行うときの
半導体基板の構造を示した縦断面図。
【図9】従来の製造方法によりエッチングを行うときの
半導体基板の構造を示した縦断面図。
【符号の説明】
21、31、101 半導体基板 22 トレンチ溝 23、34 多結晶シリコン膜 24 リン 32 シリコン酸化膜 33 コンタクトホール 35 溝 36 金属膜 100、200 エッチング装置 102、202 ステージ 103 マイクロ波導入管 104、204 処理室 105 放電管 106 マイクロ波導入口 206 ガス導入口 207 高周波電源

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成され、深さ方向に向か
    ってパターンの密度が粗である領域と密である領域とが
    存在する膜の内部に、所定深さまでエッチング速度を変
    化させる物質を導入する工程と、 前記膜に対してエッチングを行っていき、前記所定深さ
    と略同一の深さに到達した時点でエッチングを終了する
    工程と、 を備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】半導体基板の表面部分に溝を形成し、又は
    半導体基板上に形成した絶縁膜にホールを形成する工程
    と、 前記溝が形成された前記半導体基板の表面、又は前記ホ
    ールが形成された前記絶縁膜の表面及び前記ホール内の
    前記半導体基板の表面に膜を堆積する工程と、 前記膜をエッチングするときの速度を変化させる物質
    を、前記溝又はホール内の所定深さまで前記膜に導入す
    る工程と、 前記膜に対してエッチングを行っていき、前記所定深さ
    と略同一の深さに到達した時点でエッチングを終了する
    工程と、 を備えたことを特徴とする半導体装置の製造方法。
  3. 【請求項3】前記物質を導入する工程では、前記物質を
    前記膜の前記所定深さまでイオン注入することを特徴と
    する請求項1又は2記載の半導体装置の製造方法。
  4. 【請求項4】前記物質を導入する工程では、前記物質を
    含むガスを用いて前記膜の所定深さまで前記物質を拡散
    させることを特徴とする請求項1又は2記載の半導体装
    置の製造方法。
  5. 【請求項5】前記膜にエッチングを行う工程では、エッ
    チングを行っている前記膜の表面の発光強度を観測しな
    がらエッチングを行っていき、前記発光強度の変化に基
    づいてエッチングを終了することを特徴とする請求項1
    乃至4のいずれかに記載の半導体装置の製造方法。
  6. 【請求項6】前記膜にエッチングを行う工程は、エッチ
    ングを行っている前記膜から発光される光に含まれる前
    記物質に対応する波長成分を観測しながらエッチングを
    行っていき、この波長成分の変化に基づいてエッチング
    を終了することを特徴とする請求項1乃至4のいずれか
    に記載の半導体装置の製造方法。
  7. 【請求項7】前記膜にエッチングを行う工程は、エッチ
    ングを行っている前記膜から検出される前記物質に対応
    した分子質量を測定しながらエッチングを行っていき、
    この分子質量の変化に基づいてエッチングを終了するこ
    とを特徴とする請求項1乃至4のいずれかに記載の半導
    体装置の製造方法。
JP10169585A 1998-06-17 1998-06-17 半導体装置の製造方法 Pending JP2000012519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10169585A JP2000012519A (ja) 1998-06-17 1998-06-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10169585A JP2000012519A (ja) 1998-06-17 1998-06-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000012519A true JP2000012519A (ja) 2000-01-14

Family

ID=15889218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10169585A Pending JP2000012519A (ja) 1998-06-17 1998-06-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000012519A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017518646A (ja) * 2014-06-04 2017-07-06 ユニバーシティ ド エクス‐マルセイユ 半導体基板をランダムにテクスチャリングするための方法
US10593557B2 (en) 2017-11-27 2020-03-17 Samsung Electronics Co., Ltd. Methods of manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017518646A (ja) * 2014-06-04 2017-07-06 ユニバーシティ ド エクス‐マルセイユ 半導体基板をランダムにテクスチャリングするための方法
US10593557B2 (en) 2017-11-27 2020-03-17 Samsung Electronics Co., Ltd. Methods of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP4565743B2 (ja) 半導体処理室用電極及びその製造方法
KR100524476B1 (ko) 집적회로에 트렌치 커패시터를 형성하는 방법
US6919259B2 (en) Method for STI etching using endpoint detection
JP3959200B2 (ja) 半導体装置の製造装置
KR100768580B1 (ko) 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치
US20230207616A1 (en) Semiconductor substrate, method of manufacturing semiconductor device, and method of manufacturing semiconductor substrate
US20080277768A1 (en) Silicon member and method of manufacturing the same
CA2015891C (en) Method for forming variable width isolation structures
US5234861A (en) Method for forming variable width isolation structures
JP2000012519A (ja) 半導体装置の製造方法
US20030199146A1 (en) Insulating layer, semiconductor device and methods for fabricating the same
US6093074A (en) Vacuum microdevice and method of manufacturing the same
JP2003347279A (ja) 半導体装置の製造方法
KR100366353B1 (ko) 태양전지용 접합층 형성방법
US5024972A (en) Deposition of a conductive layer for contacts
JPH0334426A (ja) 埋め込み酸化膜の形成方法
JP4260352B2 (ja) 半導体装置の製造方法
KR100325613B1 (ko) 플라즈마 식각 공정에서의 식각 정지점 설정 방법
KR20240049131A (ko) 기판 처리 장치, 기판 처리 방법 및 반도체 소자의 제조 방법
JPS6270579A (ja) 薄膜堆積方法
KR100842481B1 (ko) 시즈닝 레시피 방법
KR100325612B1 (ko) 플라즈마 식각 공정에서의 식각 정지점 설정 방법
KR19990005862A (ko) 반도체 소자의 제조 방법
KR100768727B1 (ko) 트렌치 내벽에만 선택적으로 HSG-Si를 형성시키는방법
KR20040103569A (ko) 두 개 이상 분리된 척들을 갖는 고밀도 플라즈마 산화막증착 장비