KR100842481B1 - 시즈닝 레시피 방법 - Google Patents

시즈닝 레시피 방법 Download PDF

Info

Publication number
KR100842481B1
KR100842481B1 KR1020060112610A KR20060112610A KR100842481B1 KR 100842481 B1 KR100842481 B1 KR 100842481B1 KR 1020060112610 A KR1020060112610 A KR 1020060112610A KR 20060112610 A KR20060112610 A KR 20060112610A KR 100842481 B1 KR100842481 B1 KR 100842481B1
Authority
KR
South Korea
Prior art keywords
temperature
seasoning
recipe
chamber
preliminary
Prior art date
Application number
KR1020060112610A
Other languages
English (en)
Other versions
KR20080043937A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060112610A priority Critical patent/KR100842481B1/ko
Publication of KR20080043937A publication Critical patent/KR20080043937A/ko
Application granted granted Critical
Publication of KR100842481B1 publication Critical patent/KR100842481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 시즈닝 레시피 방법에 관한 것으로서, 주식각 레시피를 런 조건으로 설정하는 단계와, 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±50℃로 하고 월챔버의 온도는 ±30℃로 하며 전극 온도는 -40℃의 범위 내로 설정하는 예비 시즈닝 1단계와, 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±20℃로 하고 월챔버의 온도는 ±20℃로 하며 전극 온도는 +15℃의 범위 내로 설정하는 예비 시즈닝 2단계와, 예비 시즈닝 1단계의 설정에 따라 포토레지스트 웨이퍼를 테스트 웨이퍼로 하여 식각하는 단계와, 예비 시즈닝 2단계의 설정에 따라 옥사이드 웨이퍼(oxide wafer)를 테스트 웨이퍼로 하여 식각하는 단계를 포함한다. 따라서 본 발명은, 효율적이고 최적화된 시즈닝으로 파티클의 감소를 가져와 재현성 있는 건식식각 공정을 구현할 수 있는 효과를 가지고 있다.
건식식각, 시즈닝, 웨이퍼

Description

시즈닝 레시피 방법{METHOD OF SEASONING RECIPE}
도 1은 본 발명에 따른 건식 식각장치의 개략적인 구성도를 도시한 것이고,
도 2는 본 발명의 일실시예 따른 시즈닝 레시피 방법의 흐름도이고,
도 3은 본 발명의 다른 실시예 따른 시즈닝 레시피 방법의 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 월챔버(wall chamber) 20 : 어퍼챔버(upper chamber)
30 : 전극
본 발명은 시즈닝 레시피 방법에 관한 것으로서, 보다 상세하게는 건식 식각 공정에서 시즈닝 레시피의 최적화 방법에 관한 것이다.
반도체 소자의 제조 공정 발달로 인하여 반도체 소자가 점차 고집적화되며 이에 따라 반도체 소자의 임계치수(critical dimension) 또한 점차 축소되고 있다. 반도체 소자의 패턴을 제조할 때 주로 사용하는 건식 식각 공정에서는 정확한 임계치수를 확보하기 위하여 식각 대상물의 높은 선택비, 정확한 식각량 등이 요구되고 있으며, 웨이퍼 별로 제조 공정이 재현성을 갖는 것이 중요하다.
건식 식각 공정을 진행할 때, 건식 식각 챔버가 처음 세팅되거나 공정 간의 휴식 시간(idle time)을 갖은 후 곧바로 주식각(main etch) 공정을 진행하면, 건식 식각 챔버내의 분위기가 안정화되지 않았기에 런 웨이퍼(run wafer)의 손실을 초래한다. 따라서, 이를 방지하기 위하여, 주식각 공정 전에 테스트 웨이퍼(test wafer)를 사용하여 시즈닝 공정을 진행하게 된다.
시즈닝 공정이란 동일 챔버내에서 주식각 공정을 진행하기 전에 테스트 웨이퍼를 식각하는 공정을 말한다. 종래에는 시즈닝 공정의 레서피와 주식각 공정의 레서피를 동일하게 실시하나, 시즈닝 공정이 끝난 직후에도 챔버내의 분위기가 여전히 안정화되지 않아 식각 속도가 일정하지 않는 문제점을 갖는다.
종래 기술의 일예로, 전극 형성을 위한 건식 식각 공정을 살펴보면 다음과 같다.
건식 식각챔버에서 산화막이 적층된 테스트 웨이퍼로 시즈닝 공정을 진행한 후, 동일 챔버에서 폴리실리콘막 및 텅스텐실리사이드막이 차례로 적층되고 텅스텐 실리사이드막 상에 하드 마스크패턴이 형성된 런 웨이퍼로 주식각 공정을 실시하였다. 주식각 공정에서는 먼저 텅스텐 실리사이드막의 식각가스로 Cl2 가스와 SF6 가스를 공급하고 하드마스크 패턴을 이용하여 텅스텐 실리사이드막을 식각하였다. 텅스텐 실리사이드막이 완전히 식각된 시점을 종점 검출시간으로 정하였으며, 이는 광학적 방출 분석(Optical Emission Spectroscopy)을 통해 측정하였다. 그 다음, 폴리실리콘막의 식각가스로 브롬화수소산(HBr) 가스 및 산소를 공급하여 폴리실리콘막을 식각하였다. 상기 주식각 공정 이전에 진행하는 시즈닝 공정에서는 주식각 공정과 같은 종류의 가스들을 같은 조건하에서 같은 순서로 공급하여 산화막이 적층된 테스트 웨이퍼를 식각하였다.
그런데, 이처럼 종래에는 테스트 웨이퍼를 통한 시즈닝 공정시 온도나 기타 조건과 런 웨이퍼로 실시되는 주식각 공정의 조건과 유사하거나 동일하게 진행되었으며, 이에 따라 파티클을 인위적으로 떨어뜨리거나 챔버에 달라붙게 하여 파티클의 감소를 도모하였으나, 이는 매우 효율적인 방안이 아니며 일관된 온도 조건에 따라 어떤 경우에는 오히려 파티클을 다량으로 발생시켜서 수율의 저하 요인이 되는 문제점이 있었다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 테스트 웨이퍼를 통한 시즈닝 공정에서 온도 조건을 변경하는 시즈닝 단계를 이용함으로써, 효율적이고 최적화된 시즈닝으로 파티클의 감소를 가져올 수 있는 시즈닝 레시피 방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은, 건식식각 챔버에서의 시즈닝 레시피 방법에 있어서, 주식각 레시피를 런 조건으로 설정하는 단계와, 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±50℃로 하고 월챔버의 온도는 ±30℃로 하며 전극 온도는 -40℃의 범위 내로 설정하는 예비 시즈닝 1단계와, 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±20℃로 하고 월챔버의 온도는 ±20℃로 하며 전극 온도는 +15℃의 범위 내로 설정하는 예비 시즈닝 2단계와, 예비 시즈닝 1단계의 설정에 따라 포토레지스트 웨이퍼를 테스트 웨이퍼로 하여 식각하는 단계와, 예비 시즈닝 2단계의 설정에 따라 옥사이드 웨이퍼(oxide wafer)를 테스트 웨이퍼로 하여 식각하는 단계와, 주식각 레시피의 설정에 따라 웨이퍼를 식각하는 단계를 포함하는 시즈닝 레시피 방법을 제공한다.
또한, 본 발명은, 건식식각 챔버에서의 시즈닝 레시피 방법에 있어서, 주식각 레시피를 런 조건으로 설정하는 단계와, 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±20℃로 하고 월챔버의 온도는 ±20℃로 하며 전극 온도는 +15℃의 범위 내로 설정하는 예비 시즈닝 1단계와, 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±50℃로 하고 월챔버의 온도는 ±30℃로 하며 전극 온도는 -40℃의 범위 내로 설정하는 예비 시즈닝 2단계와, 예비 시즈닝 1단계의 설정에 따라 포토레지스트 웨이퍼를 테스트 웨이퍼로 하여 식각하는 단계와, 예비 시즈닝 2단계의 설정에 따라 옥사이드 웨이퍼(oxide wafer)를 테스트 웨이퍼로 하여 식각하는 단계와, 주식각 레시피의 설정에 따라 웨이퍼를 식각하는 단계를 포함하는 시즈닝 레시피 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 1은 본 발명에 따른 건식 식각장치의 개략적인 구성도를 도시한 것이고, 도 2는 본 발명의 일실시예 따른 시즈닝 레시피 방법의 흐름도이고, 도 3은 본 발명의 다른 실시예 따른 시즈닝 레시피 방법의 흐름도이다.
도 1에서는 본 발명의 특징적인 설명을 위하여 건식 식각장치의 개략적인 구성도로서, 불활성 기체 및 반응 가스로 충만된 웰챔버(10)의 내부 상단에 어퍼챔버(20)가 설치되고, 하부에는 전극(30)이 설치된다.
여기서, 어퍼챔버(20)와 전극(30)에 외부로부터 교류 고전압이 각각 인가되면, 웰챔버(10)의 내부에서 불활성 기체 및 반응 가스를 이온과 전자로 분리시켜 플라즈마 상태로 만들어 식각 공정이 진행되는 것이다.
그리고 본 발명에 따라서 주식각 공정 전에 테스트 웨이퍼(test wafer)를 사용하여 시즈닝 공정을 진행하게 된다.
도 2는 일실시예 따라서 최적의 시즈닝을 이루기 위한 레시피 방법의 흐름도로서, 먼저, 주식각 레시피를 런 조건으로 설정한다(100). 주식각 레시피의 런 조건은 식각가스 종류, 식각 가스의 유량, 공정압력 및 온도, 식각 순서 등의 식각 조건을 의미한다.
여기서 주식각 레시피에서 온도 조건은, 어퍼챔버(20)가 대략 100℃로 설정되고, 웰챔버(10)는 대략 80℃로 설정되며, 전극(30)의 온도는 대략 40℃로 설정되어 진다.
그리고 예비 시즈닝 1단계(110)를 설정한다. 예비 시즈닝 1단계(110)는 주식각 레시피의 어퍼챔버(20)와 웰챔버(10), 전극(30)의 온도 조건을 기준으로 하였을 때에, 어퍼챔버(20)의 온도를 ±50℃의 범위 내로 설정하고, 월챔버(10)의 온도는 ±30℃의 범위 내로 하며, 전극(30) 온도는 -40℃의 범위 내로 설정하게 된다.
따라서 바람직하게 예비 시즈닝 1단계(110)는, 어퍼챔버(20)의 온도 범위가 50℃∼150℃이고, 월챔버(10)의 온도는 70℃∼110℃로 하며, 전극(30) 온도는 0℃∼20℃로 설정되어 진다.
그리고 예비 시즈닝 2단계(120)를 설정한다. 예비 시즈닝 2단계(120)도 역시 주식각 레시피의 어퍼챔버(20)와 웰챔버(10), 전극(30)의 온도 조건을 기준으로 하였을 때에, 어퍼챔버(20)의 온도를 ±20℃의 범위 내로 설정하고, 월챔버(10)의 온도는 ±20℃의 범위 내로 하며, 전극(30) 온도는 +15℃의 범위 내로 설정하게 된다.
따라서 바람직하게 예비 시즈닝 2단계(120)는 바람직하게, 어퍼챔버(20)의 온도 범위가 80℃∼120℃이고, 월챔버(10)의 온도는 60℃∼100℃로 하며, 전극(30) 온도는 40℃∼55℃로 설정되어 실시된다.
다음의 각 식각 공정의 설정이 완료되면, 테스트 웨이퍼로 하여 예비 시즈닝 1단계(110)의 설정에 따라 식각하는 단계(130)가 이루어지고, 다른 테스트 웨이퍼로 시즈닝 2단계(120)의 설정에 따라 식각하는 단계(140)가 실시된다.
이 때, 예비 시즈닝 1단계(110)에서의 테스트웨이퍼는 바람직하게 포토레지스트 웨이퍼가 사용되어지며, 예비 시즈닝 2단계(120)에서의 테스트웨이퍼는 바람직하게 옥사이드 웨이퍼가 사용된다.
그리고 마지막으로 포토레지스트 웨이퍼로 하여 주식각 레시피의 설정에 따라 웨이퍼를 식각하는 단계(150)가 실시된다.
한편, 도 3에 도시된 다른 실시예로 위에서 설명한 일실시의 단계에서의 예비 시즈닝 1단계(110)와 예비 시즈닝 2단계(120)의 각 챔버의 온도 조건을 바꿔서 진행을 할 수 있다.
즉, 예비 시즈닝 1단계(110-1)는, 주식각 레시피의 어퍼챔버(20)와 웰챔버(10), 전극(30)의 온도 조건을 기준으로 하였을 때에, 어퍼챔버(20)의 온도를 ± 20℃의 범위 내로 설정하고, 월챔버(10)의 온도는 ±20℃의 범위 내로 하며, 전극(30) 온도는 +15℃의 범위 내로 설정하여 실시하게 되며, 예비 시즈닝 2단계(120-1)는, 주식각 레시피의 어퍼챔버(20)와 웰챔버(10), 전극(30)의 온도 조건을 기준으로 하였을 때에, 어퍼챔버(20)의 온도를 ±50℃의 범위 내로 설정하고, 월챔버(10)의 온도는 ±30℃의 범위 내로 하며, 전극(30) 온도는 -40℃의 범위 내로 설정하여 실시하게 되는 구성을 가진다.
일 예로, 게이트 전극을 형성하기 위한 건식식각 공정에서 시즈닝 레시피 방법을 다시 도 2를 참고하여 좀 더 상세히 설명하면 다음과 같다.
예비 시즈닝 1단계(110)는 다음과 같이 설정되어 실시된다. 반도체 기판 상에 패드산화막, 폴리실리콘막 및 텅스텐 실리사이드막이 차례로 적층되고, 텅스텐 실리사이드막 상에 하드마스크막 패턴이 형성된 테스트 웨이퍼를 건식식각챔버 내로 로딩한다. 챔버내에 Cl2 가스 100sccm과 BCl3 가스 50sccm 및 CHF3 가스 10sccm로 구성된 혼합가스를 반응가스로 사용하여 챔버 내부 압력을 10mTorr로 유지하면서 1000W 내지 1500W의 플라즈마 파워를 인가하여 폴리실리콘막을 식각하게 된다.
이 때, 바람직하게 어퍼챔버(20)의 온도 범위가 50℃∼150℃이고, 월챔버(10)의 온도는 70℃∼110℃로 하며, 전극(30) 온도는 0℃∼20℃로 설정된 상태에서 식각이 실시된다.
그리고 위와 같이 예비 시즈닝 1단계(110)가 완료된 후, 이어서 옥사이드 웨이퍼를 가지고서 예비 시즈닝 2단계(120)를 설정에 따라 실시하게 된다.
예비 시즈닝 2단계(120)는 우선, 예비 시즈닝 1단계(110)와 레시피가 동일하나, 다만 온도에 있어서, 어퍼챔버(20)의 온도 범위가 80℃∼120℃이고, 월챔버(10)의 온도는 60℃∼100℃로 하며, 전극(30) 온도는 40℃∼55℃로 설정된 상태에서 식각이 실시된다.
그리고 최종적으로 주식각 레시피의 런 조건은 다음과 같이 설정되어 실시된다. 런 조건도 위의 예비 시즈닝 1, 2 단계(110)(120)와 같이 동일 조건이나 온도에 있어서, 어퍼챔버(20)가 대략 100℃로 설정되고, 웰챔버(10)는 대략 80℃로 설정되며, 전극(30)의 온도는 대략 40℃로 설정되어 지고 이 조건으로 식각 공정이 진행되어 진다.
한편, 도 3에 따른 다른 실시예에서는 위에서 설명하였듯이 예비 시즈닝 1, 2 단계(110-1)(120-1)의 온도 조건만을 바꿔 실시하는 것으로서 설명을 생략한다.
이처럼 종래의 시즈닝 공정에서는 전극과 기타 영역간의 온도 차를 60℃ 이상 차이를 두지 않았었다. 이는 열역학적으로 온도의 차이가 너무 발생되면 파티클은 온도가 낮은 영역으로 모이는 경향이 있어서 실시하지 않았으나, 본 발명에서는 이점을 역이용하여 예비 시즈닝 1, 2단계(110)(120)를 통하여 인위적으로 온도의 변화를 주었다. 즉, 온도가 낮은 영역을 형성시켰다가 다음 시즈닝 단계에서는 그 영역에 온도를 상승시킴으로써, 모여있던 파티클이 온도차로 하여 인위적으로 떨어져서 후속 양산 제품에 에러가 발생하지 않도록 할 수 있게 되었다.
이상에서 설명한 것은 본 발명에 따른 시즈닝 레시피 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이 하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 시즈닝 레시피 방법은, 테스트 웨이퍼를 통한 시즈닝 공정에서 온도 조건을 변경하는 시즈닝 단계를 이용함으로써, 효율적이고 최적화된 시즈닝으로 파티클의 감소를 가져와 재현성 있는 건식식각 공정을 구현할 수 있는 효과를 가지고 있다.

Claims (7)

  1. 건식식각 챔버에서의 시즈닝 레시피 방법에 있어서,
    주식각 레시피를 런 조건으로 설정하는 단계와,
    상기 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±50℃로 하고, 월챔버의 온도는 ±30℃로 하며, 전극 온도는 -40℃의 범위 내로 설정하는 예비 시즈닝 1단계와,
    상기 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±20℃로 하고, 월챔버의 온도는 ±20℃로 하며, 전극 온도는 +15℃의 범위 내로 설정하는 예비 시즈닝 2단계와,
    상기 예비 시즈닝 1단계의 설정에 따라 포토레지스트 웨이퍼를 테스트 웨이퍼로 하여 식각하는 단계와,
    상기 예비 시즈닝 2단계의 설정에 따라 옥사이드 웨이퍼(oxide wafer)를 테스트 웨이퍼로 하여 식각하는 단계와,
    상기 주식각 레시피의 설정에 따라 웨이퍼를 식각하는 단계,
    를 포함하는 시즈닝 레시피 방법.
  2. 제 1 항에 있어서,
    상기 예비 시즈닝 1단계는,
    어퍼챔버의 온도 범위가 50℃∼150℃이고, 월챔버의 온도 범위는 70℃∼110℃로 하며, 전극 온도 범위는 0℃∼20℃로 설정되는 것을 특징으로 하는 시즈닝 레시피 방법.
  3. 제 1 항에 있어서,
    상기 예비 시즈닝 2단계는,
    어퍼챔버의 온도 범위가 80℃∼120℃이고, 월챔버의 온도 범위는 60℃∼100℃로 하며, 전극 온도 범위는 40℃∼55℃로 설정되는 것을 특징으로 하는 시즈닝 레시피 방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 주식각 레시피에 사용되는 웨이퍼는, 포토레지스트 웨이퍼가 사용되는 것을 특징으로 하는 시즈닝 레시피 방법.
  7. 건식식각 챔버에서의 시즈닝 레시피 방법에 있어서,
    주식각 레시피를 런 조건으로 설정하는 단계와,
    상기 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±20℃로 하고, 월챔버의 온도는 ±20℃로 하며, 전극 온도는 +15℃의 범위 내로 설정하는 예비 시즈닝 1단계와,
    상기 주식각 레시피의 온도 조건에 비하여, 어퍼챔버의 온도를 ±50℃로 하고, 월챔버의 온도는 ±30℃로 하며, 전극 온도는 -40℃의 범위 내로 설정하는 예비 시즈닝 2단계와,
    상기 예비 시즈닝 1단계의 설정에 따라 포토레지스트 웨이퍼를 테스트 웨이퍼로 하여 식각하는 단계와,
    상기 예비 시즈닝 2단계의 설정에 따라 옥사이드 웨이퍼(oxide wafer)를 테스트 웨이퍼로 하여 식각하는 단계와,
    상기 주식각 레시피의 설정에 따라 웨이퍼를 식각하는 단계,
    를 포함하는 시즈닝 레시피 방법.
KR1020060112610A 2006-11-15 2006-11-15 시즈닝 레시피 방법 KR100842481B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112610A KR100842481B1 (ko) 2006-11-15 2006-11-15 시즈닝 레시피 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112610A KR100842481B1 (ko) 2006-11-15 2006-11-15 시즈닝 레시피 방법

Publications (2)

Publication Number Publication Date
KR20080043937A KR20080043937A (ko) 2008-05-20
KR100842481B1 true KR100842481B1 (ko) 2008-07-01

Family

ID=39662034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112610A KR100842481B1 (ko) 2006-11-15 2006-11-15 시즈닝 레시피 방법

Country Status (1)

Country Link
KR (1) KR100842481B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025288A (ko) * 2002-09-19 2004-03-24 삼성전자주식회사 시즈닝 레서피의 최적화 방법
KR20060075792A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 장치 제조용 식각 챔버의 시즈닝 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025288A (ko) * 2002-09-19 2004-03-24 삼성전자주식회사 시즈닝 레서피의 최적화 방법
KR20060075792A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 장치 제조용 식각 챔버의 시즈닝 방법

Also Published As

Publication number Publication date
KR20080043937A (ko) 2008-05-20

Similar Documents

Publication Publication Date Title
US6277763B1 (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US20060293781A1 (en) Method of optimizing seasoning recipe for etch process
US6855643B2 (en) Method for fabricating a gate structure
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US20050211375A1 (en) Method of manufacturing a semiconductor device
US8198197B2 (en) Plasma etching method
US6221784B1 (en) Method and apparatus for sequentially etching a wafer using anisotropic and isotropic etching
JP2009064991A (ja) Ｈｉｇｈ−ｋ膜のドライエッチング方法
KR100842481B1 (ko) 시즈닝 레시피 방법
US20220093406A1 (en) Method and apparatus for processing a substrate
JP2006324615A (ja) 半導体素子の導電配線形成方法
CN109300781B (zh) Ono膜层的制造方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP2006080355A (ja) 半導体装置の製造方法
JPH10177997A (ja) Ｂａｒｃおよび窒化物のその場エッチングプロセス
KR100780686B1 (ko) 반도체소자의 제조방법
US6090719A (en) Dry etching method for multilayer film
JP2005086080A (ja) 半導体装置の製造方法
JP2006086295A (ja) 半導体装置の製造方法
KR100701687B1 (ko) 게이트전극 식각방법
KR100885791B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
JPH1041283A (ja) エッチングの終点検出方法およびエッチングの終点検出装置
KR20010005085A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee