JP2017224366A - フラッシュメモリ - Google Patents
フラッシュメモリ Download PDFInfo
- Publication number
- JP2017224366A JP2017224366A JP2016117618A JP2016117618A JP2017224366A JP 2017224366 A JP2017224366 A JP 2017224366A JP 2016117618 A JP2016117618 A JP 2016117618A JP 2016117618 A JP2016117618 A JP 2016117618A JP 2017224366 A JP2017224366 A JP 2017224366A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- memory
- flash memory
- memory cell
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】書換え後のリテンション特性を改善させることを可能とする。【解決手段】複数のメモリセルからなるセクタを複数備え、書込み動作が実施されたメモリセルにおける閾値電圧の変動幅が、消去動作が実施されたメモリセルにおける閾値電圧の変動幅よりも大きい場合には、1のセクタが使用された後、他のセクタが使用される際に、1のセクタの全てのメモリセルに対し書込み動作が実施される。【選択図】図6
Description
本発明は、フラッシュメモリに関するものである。
近年、フラッシュメモリは、例えば、USBメモリ、メモリカード等に利用され、パソコンやデジタルカメラ等で生成された電子データを容易に記憶することができる。また、フラッシュメモリは、例えば特許文献1に示すように、マイクロコンピュータ(以下では「マイコン」とも称する)に搭載され、マイコンで取り扱われる情報の記憶用としても利用されている。これら以外にも、フラッシュメモリは、さまざまな用途に利用されている。
MONOS(metal−oxide−nitride−oxide−silicon)型のメモリセルを有するフラッシュメモリでは、書込み動作で電子を、消去動作でホールを窒化膜(nitride)にそれぞれ注入する。しかし、書換えを多数回繰り返していると、窒化膜には、書換えにおいて解消しきれない電荷がミスマッチ電荷として局所的に偏析しだすようになる。このようなミスマッチ電荷が存在する状態で、書換えにより情報がコーディングされた後、高温状態で、あるいは長時間放置されると、電子−ホール間の内部電界及び熱拡散により、これらの電荷が再結合して消滅する。そうすると、メモリセルの閾値電圧が大きく変動し、リテンション特性(データ保持特性)が劣化する。
そこで、本発明は、書換え後のリテンション特性を改善させることを目的とする。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
代表的な実施の形態によるフラッシュメモリは、複数のメモリセルからなるセクタを複数備え、書込み動作が実施されたメモリセルにおける閾値電圧の変動幅が、消去動作が実施されたメモリセルにおける閾値電圧の変動幅よりも大きい場合には、1のセクタが使用された後、他のセクタが使用される際に、1のセクタの全てのメモリセルに対し書込み動作が実施される。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、前記の代表的な実施の形態によれば、書換え後のリテンション特性を改善させることが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全ての図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
[フラッシュメモリの構成]
本実施の形態では、ミスマッチ電荷がホールである場合について説明する。図15は、従来のフラッシュメモリにおけるリテンション特性を示す図である。書換え時に書込み動作が実施されたメモリセル(書込セル)では、ミスマッチ電荷としてのホールと書込み動作により注入された電子とが再結合するため、図15に示すように、メモリセルにおける閾値電圧が大きく変動(低下)する。よって、書込セルでは、リテンション特性が劣化する。これに対して、書換え時に書込み動作が実施されなかったメモリセル(消去セル)では、ミスマッチ電荷としてのホールと直近の消去動作により注入されたホールとが併存し、ホールと電子との再結合はほとんど起こらないため、メモリセルにおける閾値電圧はほとんど変動しない。よって、消去セルでは、リテンション特性の劣化が抑えられる。すなわち、ミスマッチ電荷がホールである場合には、書込み動作が実施されたメモリセルにおける閾値電圧の変動幅は、消去動作が実施されたメモリセルにおける閾値電圧の変動幅よりも大きい。
[フラッシュメモリの構成]
本実施の形態では、ミスマッチ電荷がホールである場合について説明する。図15は、従来のフラッシュメモリにおけるリテンション特性を示す図である。書換え時に書込み動作が実施されたメモリセル(書込セル)では、ミスマッチ電荷としてのホールと書込み動作により注入された電子とが再結合するため、図15に示すように、メモリセルにおける閾値電圧が大きく変動(低下)する。よって、書込セルでは、リテンション特性が劣化する。これに対して、書換え時に書込み動作が実施されなかったメモリセル(消去セル)では、ミスマッチ電荷としてのホールと直近の消去動作により注入されたホールとが併存し、ホールと電子との再結合はほとんど起こらないため、メモリセルにおける閾値電圧はほとんど変動しない。よって、消去セルでは、リテンション特性の劣化が抑えられる。すなわち、ミスマッチ電荷がホールである場合には、書込み動作が実施されたメモリセルにおける閾値電圧の変動幅は、消去動作が実施されたメモリセルにおける閾値電圧の変動幅よりも大きい。
図1は、本発明の実施の形態1に係るフラッシュメモリの構成の一例を示すブロック図である。図2は、本発明の実施の形態1に係るメモリアレイの構成の一例を示す図である。図3は、本発明の実施の形態1に係るメモリアレイの一例を示す図である。図4は、本発明の実施の形態1に係るメモリセルの断面構造を模式的に示す図である。
フラッシュマクロ(フラッシュメモリ)100は、図1に示すようにマイクロコンピュータ内のCPU(Central Processing Unit)200と接続され、CPU200で取扱うデータを記憶する。フラッシュマクロ100は、図1に示すように、メモリアレイ10、制御部90を備えている。メモリアレイ10、制御部90は互いに接続され、これらの間で情報の出入力に関する各種制御が行われる。例えば、制御部90は、メモリアレイ10へ情報を出力し、出力した情報をメモリアレイ10に情報をコーディングさせる書換えを実施し、情報をメモリアレイ10に記憶させる。また、制御部90は、メモリアレイ10に記憶された情報を読み出し、読み出した情報の入力を受け付ける読み出し動作を実施する。また、制御部90は、メモリアレイ10に記憶された情報を消去する消去動作を実施する。
フラッシュマクロ100は、これら以外にも図示しない周辺回路等を備えている。制御部90は、情報の書換え、読み出し、消去等の各動作を実施するために、図示しない周辺回路等への動作指示を行う。
メモリアレイ10は、図2に示すように、複数のセクタ20(例えばセクタ[0]〜[7])を備えている。それぞれのセクタ20は、図2に示すように、複数のブロック30(例えばブロック[0]、[1]、[2]…)からなる。それぞれのブロック30は、図3に示す複数のメモリセル40からなる。よって、セクタ20も、図3に示す複数のメモリセル40からなる。消去動作は、セクタ20を消去単位として実施される。すなわち、セクタ20内の全てのメモリセル40に対して同時に消去動作が実施される。
メモリセル40は、例えば、図3に示すように、ビット線51及びワード線52に沿って配置されている。詳しくは、メモリセル40は、ビット線51とワード線52とが交差する位置のそれぞれに対応して配置されている。このように、メモリセル40は、ビット線51及びワード線52に沿ってマトリクス状に配置されている。
メモリセル40は、図3、図4に示すように、選択トランジスタ41、メモリトランジスタ42を備えている。選択トランジスタ41は、例えばMOSFET(metal−oxide−semiconductor field−effect transistor)からなる。具体的には、選択トランジスタ41は、図4に示すように、半導体基板(semiconductor)40aにゲート酸化膜(oxide)41b、コントロールゲート(metal)41cが積層された構成となっている。
メモリトランジスタ42は、例えばMONOS(metal−oxide−nitride−oxide−silicon)型のトランジスタからなる。具体的には、メモリトランジスタ42は、図4に示すように、ソース42f付近の領域では、半導体基板(semiconductor)40aに酸化膜(oxide)42b、窒化膜(nitride)42c、酸化膜(oxide)42d、メモリゲート(metal)42eが積層されている。また、ソース42fとドレイン41dとの中間付近の領域では、酸化膜(oxide)42b、窒化膜(nitride)42c、酸化膜(oxide)42dは、コントロールゲート41cとメモリゲート42eとを分断するように鉛直上方に延在している。このように、本実施の形態のメモリセル40は、コントロールゲート41c及びメモリゲート42eを有するスプリットゲート型のMONOS構造を有している。窒化膜42cは、絶縁膜である酸化膜42b、42dに挟持され、電気的に絶縁された電荷捕獲層となっている。すなわち、メモリセル40は、電荷捕獲型メモリ方式で構成されている。
選択トランジスタ41のドレイン41dは、図3に示すように、ビット線51と接続されている。選択トランジスタ41のコントロールゲート41cは、図3に示すように、ワード線52と接続されている。メモリトランジスタ42のソース42fは、図3に示すように、ソース線53と接続されている。メモリトランジスタ42のメモリゲート42eは、図3に示すように、メモリゲート線54と接続されている。
図5は、本発明の実施の形態1におけるメモリセルに印加される電圧の一例を示す図である。図5には、書込み、消去、読み出しの各動作における、コントロールゲート41c、メモリゲート42e、ビット線51(選択トランジスタ41のドレイン41d)、ソース線53(メモリトランジスタ42のソース42f)に印加される各電圧が示されている。図5によれば、書込み動作時には、例えば、コントロールゲート41cに1.5V、メモリゲート42eに12V、ビット線51に0V、ソース線53に6Vの各電圧が印加される。書込み動作時には、例えば、Source Side Injection(SSI)と呼ばれる方式により、窒化膜42cに高効率のホットエレクトロン(電子)が注入される。書込み動作が実施されたメモリセル40は、情報「0」を保持している。
また、消去動作時には、例えば、コントロールゲート41cに0V、メモリゲート42eに−6V、ビット線51に0V、ソース線53に6Vの各電圧が印加される。消去動作は、セクタ20内の全てのメモリセル40に対して同時に実施される。消去動作時には、例えば、Band−to−band Tunneling Hot Hole(BTBTHH)と呼ばれる方式により、窒化膜42cにホットホール(ホール)が注入される。消去動作が実施されたメモリセル40は、情報「1」を保持している。
また、読み出し動作時には、例えば、コントロールゲート41cに1.5V、メモリゲート42eに1.5V、ビット線51に1.5V、ソース線53に0Vの各電圧が印加される。
フラッシュマクロ100では、窒化膜42cに電荷を注入させることによりメモリトランジスタ42の閾値電圧を変化させる。例えば、窒化膜42cに電子が注入された状態におけるメモリトランジスタ42の閾値電圧は、例えば図15に示すように、窒化膜42cに電子もホールも存在しない中性な状態における閾値電圧よりも高くなる。これに対して、窒化膜42cにホールが注入された状態におけるメモリトランジスタ42の閾値電圧は、例えば図15に示すように、窒化膜42cに電子もホールも存在しない中性な状態における閾値電圧よりも低くなる。
[フラッシュメモリの使用方法]
次に、本実施の形態におけるフラッシュメモリの使用方法の一例について説明する。フラッシュマクロ100の使用方法については、例えば、メモリアレイ10のメモリセル40に対し一斉に情報のコーディングを行い(任意の消去セルを書込セルに変える)、その後一斉に消去した後に、再度コーディングをし直すという使われ方もある。しかし、ここでは、いわゆるフラッシュメモリのEEPROM(electrically erasable and programmable read−only memory:電気的に消去、書き込みが可能な読出し専用メモリ)エミュレーションと呼ばれる方法を用いてフラッシュマクロ100を使用する場合について説明する。EEPROMエミュレーションとは、小容量の情報を多数回書き換えるような場合、あるセクタ20を一括消去した後に、小容量のブロック30に対し書換えを行い、使用の度にブロック30を順次切り替え、あるセクタ(1のセクタ)20の全てのブロック30が使用された場合には、次のセクタ(他のセクタ)20に順次切り替えてメモリアレイ10を使用することをいう。
次に、本実施の形態におけるフラッシュメモリの使用方法の一例について説明する。フラッシュマクロ100の使用方法については、例えば、メモリアレイ10のメモリセル40に対し一斉に情報のコーディングを行い(任意の消去セルを書込セルに変える)、その後一斉に消去した後に、再度コーディングをし直すという使われ方もある。しかし、ここでは、いわゆるフラッシュメモリのEEPROM(electrically erasable and programmable read−only memory:電気的に消去、書き込みが可能な読出し専用メモリ)エミュレーションと呼ばれる方法を用いてフラッシュマクロ100を使用する場合について説明する。EEPROMエミュレーションとは、小容量の情報を多数回書き換えるような場合、あるセクタ20を一括消去した後に、小容量のブロック30に対し書換えを行い、使用の度にブロック30を順次切り替え、あるセクタ(1のセクタ)20の全てのブロック30が使用された場合には、次のセクタ(他のセクタ)20に順次切り替えてメモリアレイ10を使用することをいう。
図6は、本発明の実施の形態1に係るフラッシュメモリの使用方法の一例を示すフローチャート図である。なお、図6は、N−1番目のセクタ20を使用した後、N番目のセクタ20を使用する場合を例示している。図7及び図8は、本発明の実施の形態1に係るメモリアレイの使用状態を示す図である。
ステップS1001では、N−1番目のセクタ20(例えばセクタ[3])を使用する際に、使用済みとなったN−2番目のセクタ20(例えばセクタ[2])内の全てのメモリセル40に対し書込み動作が実施される。具体的には、制御部90は、N−2番目のセクタ20内の全てのメモリセル40に対し、書込み動作を実施するための書込み信号を出力する。メモリアレイ10では、入力された書込み信号に基づいて書込み動作が実施される。詳しくは、N−2番目のセクタ20内の全てのメモリセル40の各部には、図5の書込み動作に係る各電圧が印加される。書込み動作が実施されると、N−2番目のセクタ20内の全てのメモリセル40が保持する情報は「0」(ALL0)となる。そして、ステップS1002に移行する。
ステップS1002では、これから使用するN−1番目のセクタ20内の全てのメモリセル40に対し消去動作が実施される。具体的には、制御部90は、N−1番目のセクタ20内の全てのメモリセル40に対し、消去動作を実施する消去信号を出力する。メモリアレイ10では、入力された消去信号に基づいて消去動作が実施される。詳しくは、N−1番目のセクタ20内の全てのメモリセル40には、図5の消去動作に係る各電圧が印加される。消去動作が実施されると、N−1番目のセクタ20内の全てのメモリセル40が保持する情報は「1」(ALL1)となる。そして、ステップS1003に移行する。
ステップS1003では、N−1番目のセクタ20のブロック30を順次使用しながら、書換えを実施して情報をコーディングする。具体的には、例えば図7(a)、(b)に示すように、ブロック30に所望の情報をコーディングするごとに、使用するブロック30を順次切り替えながら書換えを実施する。詳しくは、制御部90は、まず、最初のブロック30(例えばブロック[0])に所望の情報をコーディングする書込み信号を出力する。メモリアレイ10では、入力された書込み信号に基づいて、N−1番目のセクタ20の最初のブロック30に書換えが実施される。例えば、「0」の情報が書き込まれるメモリセル40には、図5の書込み動作に係る各電圧が印加される。また、それ以外のメモリセル40が保持する情報は「1」のままである。したがって、使用済みのブロック30には、情報「0」を保持するメモリセル40と、情報「1」を保持するメモリセル40とが混在している。
N−1番目のセクタ20の最初のブロック30への書込み動作が実施されると、次のブロック30への書込み動作が実施される。このような動作を順次繰り返すことにより、N−1番目のセクタ20の全てのブロック30に対して書き込み動作が実施される。N−1番目の全てのブロックが順次使用されると、ステップS1011に移行する。
ステップS1011では、N番目のセクタ20(例えばセクタ[4])を使用する際に、使用済みとなったN−1番目のセクタ20内の全てのメモリセル40に対し書込み動作が実施される(ALL0)。具体的な動作は、前述したステップS1001と同様であるため、詳細な説明を省略する。そして、ステップS1012に移行する。
ステップS1012では、N番目のセクタ20内の全てのメモリセル40に対し消去動作が実施される(ALL1)。具体的な動作は、前述したステップS1002と同様であるため、詳細な説明を省略する。そして、ステップS1013に移行する。
ステップS1013では、図8(a)に示すように、N番目のセクタ20のブロック30を順次使用しながら書換えを実施して、情報をコーディングする。具体的な動作は、前述したステップS1003と同様であるため、詳細な説明を省略する。
これらの動作を順次実施し、最初のセクタ(例えばセクタ[0])から最後のセクタ20(例えばセクタ[7])までの各セクタ20が順次使用される。最初のセクタ20が再度使用される際には、図8(b)に示すように、使用済みとなった最後のセクタ20内の全てのメモリセル40に対し書込み動作が実施される。そして、図8(c)、(d)に示すように、最初のセクタ20(例えばセクタ[0])内の全てのメモリセル40に対し消去動作が実施された後、最初のセクタ20が再度使用される。
ここで、使用済みのセクタ20における電荷の挙動について説明する。図9は、本発明の実施の形態1におけるミスマッチ電荷が消滅する過程を模式的に示す図である。図10は、本発明の実施の形態1に係るメモリセル40における閾値電圧の変動を模式的に示す図である。
1回の書込み動作により注入される電子の場所及び量が、1回の消去動作により注入されるホールの場所及び量と一致しないと、図9に示すように、メモリトランジスタ42のソース42f側の近傍の窒化膜42cに、ホールがミスマッチ電荷として徐々に蓄積される。このような状況は、メモリトランジスタ42の中間閾値電圧、書込み閾値電圧、消去閾値電圧が、|書込み閾値電圧−中性閾値電圧|<|中性閾値電圧−消去閾値電圧|の関係になっており、1回の消去動作に必要な注入電荷量(ホール)が、1回の書込み動作に必要な注入電荷量(電子)よりも多い場合に顕著である。
「0」の情報を保持するメモリセル40の窒化膜42cでは、図9に示すように、書込み動作により注入された電子と、ミスマッチ電荷であるホールとが併存している。この状態で、例えば、高温状態で、あるいは長時間放置されると、図9に示すように、電子−ホール間の内部電界及び熱拡散により、これらの電荷が徐々に再結合を起こし消滅する。そうすると、図10(a)に示すように、メモリセル40では、大きな閾値電圧の変動(低下)が生じる。しかし、再度の使用時までには、このようなミスマッチ電荷(ホール)は消滅しているため、再度の使用時には、図10(b)に示すように、書込み動作が実施されたメモリセル40における閾値電圧の変動が抑えられ、リテンション特性が改善される。例えば、セクタ20が再度使用されるまでの時間が短いと、リテンション特性の改善は小さく、セクタ20が再度使用されるまでの時間が長いと、リテンション特性はより改善される。
本実施の形態によれば、あるセクタ20が使用された後、他のセクタ20が使用される際に、使用済みのセクタ20の全てのメモリセル40に対して書込み動作が実施される。
この構成によれば、使用済みのセクタ20のメモリセル40ではミスマッチ電荷であるホールと電子とが再結合を起こし、次回の使用時までにホールが消滅する。これにより、次回の使用時に書き込み動作が実施されても、ホールと電子との再結合が抑えられるので、閾値電圧の変動が抑えられ、書換え後のリテンション特性が改善される。
また、本実施の形態によれば、セクタ20の全てのブロック30が順次使用された後、他のセクタが使用される。
この構成によれば、セクタ20内のそれぞれのブロック30に掛かる負荷が分散されるので、フラッシュマクロ100の装置寿命を延ばすことができる。また、これにより、見かけの書換耐性を向上させることができる。
また、本実施の形態によれば、最初のセクタ20が使用された後、全てのセクタ20が順次使用された後、最初のセクタ20が再度使用される。
この構成によれば、メモリアレイ10を構成する全てのセクタ20が使用されることとなるので、使用済みのセクタ20が再度使用されるまでの時間が確保される。これにより、ミスマッチ電荷であるホールと電子との再結合が促進され、書換え後のリテンション特性が改善される。
また、この構成によれば、メモリアレイ10を構成するそれぞれのセクタ20に掛かる負荷が分散されるので、フラッシュマクロ100の製品寿命を延ばすことができる。また、これにより、見かけの書換耐性を向上させることができる。
また、本実施の形態によれば、あるセクタ20内の全てのブロック30が順次使用された後、他のセクタが使用され、全ての他のセクタ20が順次使用された後、あるセクタ20が再度使用される。
この構成によれば、メモリアレイ10内の全てのブロックが順次使用されることとなるので、使用済みのセクタ20が再度使用されるまでの時間が確保される。これにより、ミスマッチ電荷であるホールと電子との再結合が促進され、書換え後のリテンション特性が改善される。
また、本実施の形態によれば、メモリセル40が、MONOS型のメモリトランジスタ42を有する。
この構成によれば、メモリトランジスタ42の窒化膜42cでは、ソース42f側に偏析したミスマッチ電荷(ホール)と書込み動作により注入された電子とが再結合を起こし、ミスマッチ電荷が消滅する。これにより、再度の使用時に書き込み動作が実施されても、ホールと電子との再結合が抑えられるので、閾値電圧の変動が抑えられ、リテンション特性が改善される。
ここで、従来のフラッシュメモリを用いたEEPROMエミュレーションについて説明する。図16は、従来のフラッシュメモリの使用方法の一例を示すフローチャート図である。図17及び図18は、従来のフラッシュメモリにおけるメモリアレイの使用状態を示す図である。図19は、従来のフラッシュメモリにおけるミスマッチ電荷を模式的に示す図である。
従来のフラッシュメモリでは、図16に示すように、図6のステップS1001、S1011に対応する動作が実施されない。すなわち、使用済みとなったセクタ20に対する書込み動作は実施されず、再度の使用時まで情報がコーディングされた状態が維持される。したがって、図17及び図18に示す使用済みのセクタ20では、書込み状態であるデータが「0」のメモリセル40と、消去状態であるデータが「1」のメモリセル40とが混在している。この状態で、再度使用されるまで待機することとなるが、その間高温下にさらされることで、窒化膜42cのミスマッチ電荷(ホール)が減少する機会を得る。しかし、その効果はメモリセル40によってばらついており、安定したリテンション特性の改善は期待できない。
例えば、情報「0」を保持しているメモリセル40では、例えば図9に示すように、ステップS1003、S1013において注入された電子とミスマッチ電荷であるホールとが再結合を起こす。このため、このようなメモリセル40では、次回の使用時におけるリテンション特性が改善される。これに対して、例えば、情報「1」を保持しているメモリセル40では、図19に示すように、図16のステップS1002、S1012における消去動作により注入されたホールと、ミスマッチ電荷であるホールとが併存している。この場合、電子とミスマッチ電荷との再結合は発生しないので、消去状態のメモリセル40におけるリテンション特性は改善されない。
(実施の形態2)
本実施の形態では、ミスマッチ電荷が電子である場合について説明する。図20は、本発明者が検討したフラッシュメモリにおけるリテンション特性を示す図である。書換え時に書込み動作が実施されなかったメモリセル(消去セル)では、ミスマッチ電荷としての電子と消去動作により注入されたホールとが再結合するため、図20に示すように、メモリセルにおける閾値電圧が大きく変動(上昇)する。よって、消去セルでは、リテンション特性が劣化する。これに対して、書換え時に書込み動作が実施されたメモリセル(書込セル)では、ミスマッチ電荷としての電子と書込み動作により注入された電子とが併存し、ホールと電子との再結合はほとんど起こらないため、メモリセルにおける閾値電圧はほとんど変動しない。よって、書込セルでは、リテンション特性の劣化が抑えられる。すなわち、ミスマッチ電荷が電子である場合には、消去動作が実施されたメモリセルにおける閾値電圧の変動幅は、書込み動作が実施されたメモリセルにおける閾値電圧の変動幅よりも大きい。
本実施の形態では、ミスマッチ電荷が電子である場合について説明する。図20は、本発明者が検討したフラッシュメモリにおけるリテンション特性を示す図である。書換え時に書込み動作が実施されなかったメモリセル(消去セル)では、ミスマッチ電荷としての電子と消去動作により注入されたホールとが再結合するため、図20に示すように、メモリセルにおける閾値電圧が大きく変動(上昇)する。よって、消去セルでは、リテンション特性が劣化する。これに対して、書換え時に書込み動作が実施されたメモリセル(書込セル)では、ミスマッチ電荷としての電子と書込み動作により注入された電子とが併存し、ホールと電子との再結合はほとんど起こらないため、メモリセルにおける閾値電圧はほとんど変動しない。よって、書込セルでは、リテンション特性の劣化が抑えられる。すなわち、ミスマッチ電荷が電子である場合には、消去動作が実施されたメモリセルにおける閾値電圧の変動幅は、書込み動作が実施されたメモリセルにおける閾値電圧の変動幅よりも大きい。
本実施の形態におけるフラッシュメモリの構成は、前述の実施の形態1と同様であるので、ここでは詳細な説明を省略する。
次に、本実施の形態におけるフラッシュメモリの使用方法の一例について説明する。ここでも、いわゆるフラッシュメモリのEEPROMエミュレーションを用いてフラッシュマクロ100を使用する場合について説明する。
図11は、本発明の実施の形態2に係るフラッシュメモリの使用方法の一例を示すフローチャート図である。なお、図11は、N−1番目のセクタ20を使用した後、N番目のセクタ20を使用する場合を例示している。図12及び図13は、本発明の実施の形態2に係るメモリアレイの使用状態を示す図である。
ステップS2001では、N−1番目のセクタ20(例えばセクタ[3])を使用する際に、使用済みとなったN−2番目のセクタ20(例えばセクタ[2])内の全てのメモリセル40に対し消去動作が実施される。具体的には、制御部90は、N−2番目のセクタ20内の全てのメモリセル40に対し、消去動作を実施するための消去信号を出力する。メモリアレイ10では、入力された消去信号に基づいて消去動作が実施される。詳しくは、N−2番目のセクタ20内の全てのメモリセル40の各部には、図5の消去動作に係る各電圧が印加される。消去動作が実施されると、N−2番目のセクタ20内の全てのメモリセル40のデータは「1」(ALL1)となる。そして、ステップS1002に移行する。
ステップS1002では、これから使用するN−1番目のセクタ20内の全てのメモリセル40に対し消去動作が実施される。ステップS1002については、実施の形態1においてすでに説明したので、ここでは、詳細な説明を省略する。
ステップS1003では、N−1番目のセクタ20のブロック30を順次使用して情報をコーディングする。具体的には、例えば図12(a)、(b)に示すように、ブロック30に所望の情報をコーディングするごとに、使用するブロック30を順次切り替えながら書換えを実施する。ステップS1003については、実施の形態1においてすでに説明したので、ここでは、詳細な説明を省略する。ステップS1003における動作を終えると、ステップS2011に移行する。
ステップS2011では、N番目のセクタ20を使用する際に、使用済みとなったN−1番目のセクタ20内の全てのメモリセル40に対し消去動作が実施される(ALL1)。具体的な動作は、前述したステップS2001と同様であるため、詳細な説明を省略する。そして、ステップS1012に移行する。
ステップS1012では、N番目のセクタ20内の全てのメモリセル40に対し消去動作が実施される(ALL1)。具体的な動作は、前述したステップS1002と同様であるため、詳細な説明を省略する。そして、ステップS1013に移行する。
ステップS1013では、図13(a)に示すように、N番目のセクタ20のブロック30を順次使用してデータを書き込む。具体的な動作は、前述したステップS1003と同様であるため、詳細な説明を省略する。
これらの動作を順次実施し、最初のセクタ(例えばセクタ[0])から最後のセクタ20(例えばセクタ[7])までの各セクタ20が順次使用される。最初のセクタ20が再度使用される際には、図13(b)に示すように、使用済みとなった最後のセクタ20内の全てのメモリセル40に対し消去動作が実施される。そして、図13(c)、(d)に示すように、最初のセクタ20(例えばセクタ[0])内の全てのメモリセル40に対し消去動作が実施された後、最初のセクタ20が再度使用される。
ここで、使用済みのセクタ20における電荷の挙動について説明する。図14は、本発明の実施の形態2におけるミスマッチ電荷が消滅する過程を模式的に示す図である。図14は、本発明の実施の形態2に係るメモリセルにおける閾値電圧の変動を模式的に示す図である。
「1」の情報を保持するメモリセル40の窒化膜42cでは、消去動作により注入されたホールと、ミスマッチ電荷である電子とが併存している。この状態で、例えば、高温状態で、あるいは長時間放置されると、電子−ホール間の内部電界及び熱拡散により、これらの電荷が徐々に再結合を起こし消滅する。そうすると、図14(a)に示すように、メモリセル40では、大きな閾値電圧の変動(上昇)が生じる。しかし、再度の使用時までには、このようなミスマッチ電荷(電子)は消滅しているため、再度の使用時には、図14(b)に示すように、消去動作が実施されたメモリセル40における閾値電圧の変動が抑えられ、リテンション特性が改善される。例えば、セクタ20が再度使用されるまでの時間が短いと、リテンション特性の改善は小さく、セクタ20が再度使用されるまでの時間が長いと、リテンション特性はより改善される。
本実施の形態によれば、あるセクタ20が使用された後、他のセクタが使用される際に、使用済みのセクタ20の全てのメモリセル40に対して消去動作が実施される。
この構成によれば、使用済みのセクタ20のメモリセル40ではミスマッチ電荷である電子とホールとが再結合を起こし、再度の使用時までに電子が消滅する。これにより、再度の使用時に消去動作が実施されても、ホールと電子との再結合が抑えられるので、閾値電圧の変動が抑えられ、書換え後のリテンション特性が改善される。
また、本実施の形態によれば、セクタ20の全てのブロック30が順次使用された後、他のセクタ20が使用される。
この構成によれば、セクタ20内のそれぞれのブロック30に掛かる負荷が分散されるので、フラッシュマクロ100の装置寿命を延ばすことができる。また、これにより、見かけの書換耐性を向上させることができる。
また、本実施の形態によれば、最初のセクタ20が使用された後、全てのセクタ20が順次使用された後、最初のセクタ20が再度使用される。
この構成によれば、メモリアレイ10を構成する全てのセクタ20が使用されることとなるので、使用済みのセクタ20が再度使用されるまでの時間が確保される。これにより、ミスマッチ電荷である電子とホールとの再結合が促進され、書換え後のリテンション特性が改善される。
また、この構成によれば、メモリアレイ10を構成するそれぞれのセクタ20に掛かる負荷が分散されるので、フラッシュマクロ100の製品寿命を延ばすことができる。また、これにより、見かけの書換耐性を向上させることができる。
また、本実施の形態によれば、あるセクタ20内の全てのブロック30が順次使用された後、他のセクタが使用され、全ての他のセクタ20が順次使用された後、あるセクタ20が再度使用される。
この構成によれば、メモリアレイ10内の全てのブロックが順次使用されることとなるので、使用済みのセクタ20が再度使用されるまでの時間が確保される。これにより、ミスマッチ電荷である電子とホールとの再結合が促進され、書換え後のリテンション特性が改善される。
また、本実施の形態によれば、メモリセル40が、MONOS型のメモリトランジスタ42を有する。
この構成によれば、メモリトランジスタ42の窒化膜42cでは、偏析したミスマッチ電荷(電子)と消去動作により注入されたホールとが再結合を起こし、ミスマッチ電荷が消滅する。これにより、再度の使用時に消去動作が実施されても、ホールと電子との再結合が抑えられるので、閾値電圧の変動が抑えられ、書換え後のリテンション特性が改善される。
(その他の実施の形態)
これまで説明した実施の形態では、メモリセル40がMONOS構造を有するMONOSメモリ方式で構成されているが、このような構成に限定されるものではない。例えば、メモリセルが、シリコン窒化膜ではない他の高誘電率絶縁膜(例えば、酸化ハフニウム膜など)や、シリコンドット(シリコン微粒子が絶縁膜中に分散されているもの)のようなチャージトラップ方式で構成されてもよい。この場合にも、チャージトラップ膜に偏析したミスマッチ電荷と、書込み動作や消去動作により注入された電荷との再結合が促進され、書換え後のリテンション特性が改善される。
これまで説明した実施の形態では、メモリセル40がMONOS構造を有するMONOSメモリ方式で構成されているが、このような構成に限定されるものではない。例えば、メモリセルが、シリコン窒化膜ではない他の高誘電率絶縁膜(例えば、酸化ハフニウム膜など)や、シリコンドット(シリコン微粒子が絶縁膜中に分散されているもの)のようなチャージトラップ方式で構成されてもよい。この場合にも、チャージトラップ膜に偏析したミスマッチ電荷と、書込み動作や消去動作により注入された電荷との再結合が促進され、書換え後のリテンション特性が改善される。
上述の実施の形態では、セクタ20内の全てのブロック30を使用してから、他のセクタ20を使用する場合について説明しているが、本発明は、このような実施の形態に限定されるものではない。例えば、複数のセクタ20に跨る複数のブロック30を使用するような場合には、現在使用しているセクタ20の残りのブロック30を使用せず、他のセクタ20の最初のブロック30から使用するようにしてもよい。
これによれば、複数のセクタ20に跨って情報を記憶しなくてもよいので、使用済みのセクタ20に対する消去動作が短時間で実施される。また、これにより、使用済みのセクタ20が次回使用されるまでの時間が確保されるので、ミスマッチ電荷と注入された電荷との再結合が促進され、書換え後のリテンション特性が改善される。
また、例えば、セクタ20の容量を超える情報を記憶するような場合にも、他のセクタ20の最初のブロック30から使用してもよい。これにより、直前まで使用されたセクタ20に対する消去動作が短時間で実施される。これにより、使用済みのセクタ20が次回使用されるまでの時間が確保されるので、ミスマッチ電荷と注入された電荷との再結合が促進され、書換え後のリテンション特性が改善される。
また、上述の実施の形態に係るフラッシュマクロ100は、マイクロコンピュータに搭載されず、独立の半導体装置として他の半導体装置とともに制御システムを構成しても良い。この構成によれば、リテンション特性が改善されたフラッシュメモリが使用されるので、信頼性を向上させた制御システムが提供される。
また、前述のフラッシュメモリが搭載されたマイクロコンピュータが自動車に搭載されてもよい。この構成によれば、信頼性を向上させたマイクロコンピュータが使用されるので、信頼性を向上させた自動車が提供される。また、エンジンルーム付近等に搭載されたフラッシュメモリは高温状態となるので、ミスマッチ電荷と注入された電荷との再結合が促進されるので、リテンション特性が改善される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
10…メモリアレイ、20…セクタ、30…ブロック、40…メモリセル、41…選択トランジスタ、42…メモリトランジスタ、100…フラッシュマクロ
Claims (7)
- 複数のメモリセルからなるセクタを複数備え、
書込み動作が実施された前記メモリセルにおける閾値電圧の変動幅が、消去動作が実施された前記メモリセルにおける閾値電圧の変動幅よりも大きい場合には、
1の前記セクタが使用された後、他の前記セクタが使用される際に、前記1のセクタの全ての前記メモリセルに対し前記書込み動作が実施される、
フラッシュメモリ。 - 複数のメモリセルからなるセクタを複数備え、
消去動作が実施された前記メモリセルにおける閾値電圧の変動幅が、書込み動作が実施された前記メモリセルにおける閾値電圧の変動幅よりも大きい場合には、
1の前記セクタが使用された後、他の前記セクタが使用される際に、前記1のセクタの全ての前記メモリセルに対し前記消去動作が実施される、
フラッシュメモリ。 - 請求項1又は2に記載のフラッシュメモリにおいて、
前記セクタは、複数のブロックからなり、
前記1のセクタの全ての前記ブロックが順次使用された後、前記他のセクタが使用される、
フラッシュメモリ。 - 請求項1又は2に記載のフラッシュメモリにおいて、
全ての前記他のセクタが順次使用された後、前記1のセクタが再度使用される、
フラッシュメモリ。 - 請求項1又は2に記載のフラッシュメモリにおいて、
前記セクタは、複数のブロックからなり、
前記1のセクタの全ての前記ブロックが順次使用された後、前記他のセクタが使用され、全ての前記他のセクタが順次使用された後、前記1のセクタが再度使用される、
フラッシュメモリ。 - 請求項1又は2に記載のフラッシュメモリにおいて、
前記メモリセルが、MONOS(metal−oxide−nitride−oxide−silicon)型のトランジスタを有する、
フラッシュメモリ。 - 請求項5に記載のフラッシュメモリにおいて、
前記メモリセルが、チャージトラップ方式で構成されている、
フラッシュメモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016117618A JP2017224366A (ja) | 2016-06-14 | 2016-06-14 | フラッシュメモリ |
US15/585,871 US20170358358A1 (en) | 2016-06-14 | 2017-05-03 | Flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016117618A JP2017224366A (ja) | 2016-06-14 | 2016-06-14 | フラッシュメモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017224366A true JP2017224366A (ja) | 2017-12-21 |
Family
ID=60572903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016117618A Pending JP2017224366A (ja) | 2016-06-14 | 2016-06-14 | フラッシュメモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170358358A1 (ja) |
JP (1) | JP2017224366A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7448674B2 (ja) | 2020-02-21 | 2024-03-12 | シリコン ストーリッジ テクノロージー インコーポレイテッド | フラッシュメモリセルで形成されたeepromエミュレータにおけるウェアレベリング |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891405B1 (ko) * | 2007-09-27 | 2009-04-02 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
US8374038B2 (en) * | 2010-05-04 | 2013-02-12 | Macronix International Co., Ltd. | Erase process for use in semiconductor memory device |
-
2016
- 2016-06-14 JP JP2016117618A patent/JP2017224366A/ja active Pending
-
2017
- 2017-05-03 US US15/585,871 patent/US20170358358A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7448674B2 (ja) | 2020-02-21 | 2024-03-12 | シリコン ストーリッジ テクノロージー インコーポレイテッド | フラッシュメモリセルで形成されたeepromエミュレータにおけるウェアレベリング |
Also Published As
Publication number | Publication date |
---|---|
US20170358358A1 (en) | 2017-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4335659B2 (ja) | 不揮発性半導体記憶装置 | |
US8891300B2 (en) | Nonvolatile memory device, memory system having the same and block managing method, and program and erase methods thereof | |
US9070460B2 (en) | Non-volatile semiconductor memory | |
US9348708B2 (en) | Memory system performing address mapping according to bad page map | |
TWI729666B (zh) | 儲存單元 | |
US8593870B2 (en) | Increased NAND flash memory read throughput | |
CN105556609B (zh) | 用于具有共源极线的存储单元的系统、方法和装置 | |
KR20110098119A (ko) | 메모리 셀 어레이의 셀 스트링 | |
JP2010212701A (ja) | 集積回路デバイス、集積回路デバイスの製造方法およびデータとコードの保存方法 | |
KR102562112B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20150348621A1 (en) | Nonvolatile semiconductor memory device and read method thereof | |
TWI243475B (en) | Byte-operational nonvolatile semiconductor memory device | |
JP2010040125A (ja) | 不揮発性半導体記憶装置の消去方法 | |
JP2008027566A (ja) | 窒化メモリセルのマルチレベル操作 | |
JP2006253650A (ja) | 不揮発性半導体記憶装置 | |
JP2017224366A (ja) | フラッシュメモリ | |
US20180286877A1 (en) | Non-volatile memory structure and method for preventing non-volatile memory structure from generating program disturbance | |
JP2006196150A (ja) | 不揮発性メモリ装置ならびにそのプログラム方法および読取り方法 | |
JP2014096122A (ja) | 不揮発性半導体記憶装置を用いた記憶媒体のファイルの記録方法 | |
JP2011070712A (ja) | Nand型フラッシュメモリ | |
JP5327900B2 (ja) | 不揮発性メモリアレイを有する電子デバイスの使用方法 | |
KR100912151B1 (ko) | 반도체 집적 회로 장치 및 그 동작 방법 | |
JP2006195736A (ja) | 半導体記憶装置及びその制御方法 | |
JP4634229B2 (ja) | 半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器 | |
TW498333B (en) | Method for increasing application times of flash memory by using multi-erasement path |