JP2017223659A - Ｍｅｍｓジャイロスコープのためのデジタル制御装置 - Google Patents

Abstract

【課題】ＭＥＭＳジャイロスコープのためのデジタル制御回路を提供する。
【解決手段】デジタル制御回路は、デジタル化一次信号を処理するデジタル一次ループ回路１００と、デジタル化二次信号を処理するデジタル二次ループ回路２００と、デジタル化一次信号から位相シフトされた２つの復調信号を生成するデジタル位相シフトフィルタ回路１５１、１５２とを備える。デジタル二次ループ２００は、位相シフトされた２つの復調信号を用いて、デジタル化二次信号を復調する。
【選択図】図３

Description

本発明は、微小電気機械（ＭＥＭＳ：ｍｉｃｒｏ−ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ）ジャイロスコープに関し、特に微小電気機械ジャイロスコープのためのデジタル制御装置に関する。本発明は、さらにＭＥＭＳジャイロスコープに関し、より具体的にはデジタル制御装置回路を備えるＭＥＭＳジャイロスコープに関する。

運動は、６自由度を有すると考えることができる。それは、３つの直交の方向への並進と、３本の直交軸周囲の回転である。後の３つは、ジャイロスコープとして知られている角速度センサによって計測されてもよい。ＭＥＭＳジャイロスコープは、コリオリの効果を用いて角速度を計測する。質量体（ｍａｓｓ）が１方向に駆動され、駆動軸に直交する回転角速度が軸周囲に与えられるとき、質量体は、コリオリの力の結果として、駆動軸および回転軸の両方に対して直交する方向の力を受ける。コリオリの力は、質量体の動作の速度に依存する。コリオリの力の結果として生じた物理的変位は、その後、たとえば容量型、圧電型、または圧電抵抗型の感知構造から読み取られてもよい。

ＭＥＭＳジャイロスコープでは適切なベアリングが使用されていないため、一次運動は典型的に、角運動量の保持に基づいた従来のジャイロスコープにみられるような継続的な回転ではない。その代わりに、機械的発振振動を一次運動として用いてもよい。発振振動するジャイロスコープが角運動にさらされると、波状のコリオリの力が発生する。これによって、一次運動および角運動の軸に直交する二次発振振動が、一次発振振動の周波数で発生する。この連成発振振動の振幅を角運動の測定に用いることができる。

微小電気機械ジャイロスコープは、本体と、慣性座標系内の少なくとも２自由度を有する少なくとも１つの慣性素子とを備えてもよい。これらの慣性素子は、たとえば、第１方向に振動する一次運動のために本体に懸架される、一次素子とも呼ばれる駆動素子と、直交するコリオリ力の成分を第２方向に受け、それによって感知素子を振動する二次運動に動かすために、駆動素子に結合される二次素子またはコリオリ素子とも呼ばれる感知素子とを含んでもよい。一方、第１方向の一次運動、および別の方向の二次運動を有する１つの慣性素子を用いてもよく、この慣性素子は、第３方向の回転運動のためにも構成される。

質量体―ばねの構造体は、典型的には、その共振周波数と呼ばれるあるいくつかの周波数において、他の周波数よりも大きな振幅で自然に発振振動することによって、共振または共振挙動を示す。よって、これらの共振周波数では、変位は、同じ大きさの励起（状態）の他の周波数よりもはるかに大きく、ＭＥＭＳ構造体の小型化された寸法では、検知を妨害する非線形性および／または範囲を超えた条件を生じさせる。

これらの妨害は、典型的には、検知に用いられた二次素子に対して検知された運動のダンピング（減衰）を行うことによって除去される。フィードバックダンピングまたはアクティブダンピングにおいては、検知された変位がモニタされ、その運動に反するように相対的な力が生成される。いくつかの既知のシステムにおいて、アクティブダンピングは、閉フィードバックループによって実施されてきた。いわゆるフォースフィードバックダンピング方法において、フィルタリングおよび／または他の信号処理が、フィードバックループの応答機能を調整するために当該フィードバックループに含まれている。

ジャイロスコープ設計における別の課題は、直交誤差の運動である。理想的なジャイロスコープ構造において、一次発振振動および二次検知は、正確に直交する。しかしながら、実際のデバイスでは不完全な点が生じ、それによって振動質量体の一次運動の変位がジャイロスコープの二次運動に直接結合される。この直接結合が直交誤差と呼ばれる。角運動信号と直交信号との間の位相差は、９０度である。これは、基本的に、直交誤差は、位相感応復調によって除去することが可能であるかもしれないことを意味する。しかしながら、直交信号は、角運動信号と比べて非常に大きいことがあり、そのため、読み出し用エレクトロニクスまたは位相復調の位相精度にとって不合理なダイナミックレンジを要求するかもしれない。

この誤差の原因に対処する既知の１つの方法としては、直交信号が生成される前に、静電直交キャンセレーションを行うことであり、これは、センサ構造の動きを生じさせる誤差信号を取り除く。このために、一次発振振動と正確に同相で二次発振振動に平行な静電力を振動質量体に適用してもよい。

［先行技術文献］
関連技術の米国特許第７５０９８３０号明細書は、デジタル周波数合成器と、デジタルコンポーネントおよびアナログコンポーネントの両方を含む一次管理ループおよび二次管理ループとを有する回転レートセンサをモニタリングする方法を開示している。この解決策には、二次ループの周波数およびゲイン挙動を調整するためのフォースフィードバックが何も含まれていない。この運動において理想的でないことに対する補償は、開示されていない。

米国特許出願公開第２００７／０１８０９０８号明細書は、直交誤差キャンセレーション信号を補償するアナログの方法を開示している。直交誤差キャンセレーション回路は、直交誤差キャンセレーション信号を生成し、それはアナログの二次信号における直交誤差を補償するために用いられる。

米国特許出願公開第２０１５／０１４３９０５号明細書は、閉フィードバックループを有する機械共振器をダンピング（減衰）するためのフォースフィードバックを有する共振器を開示している。フォースフィードバックにより、共振器ループの応答関数を変更することによって共振器を安定化することができる。

欧州特許出願公開第２３６０４４８号明細書は、同期にＰＬＬ（Ｐｈａｓｅ ｌｏｃｋ ｌｏｏｐ：位相同期ループ）回路を使用しないハイブリッド型の一次ループを開示している。一次動作の検知は、離散時間チャージアンプを用いて実施される。

国際公開第２０１５／１１２７８０号は、ＭＥＭＳ共振器のためのアナログ駆動ループ回路を開示している。

ＭＥＭＳジャイロスコープのコントロールループにおいてアナログ信号処理を使用することによって、いくつかの課題および問題が生じている。アナログコンポーネントは、コンポーネントパラメータにおける変動に非常に影響を受けやすく、これにより検知が不正確になる恐れがある。たとえば、製造プロセス、材料、および温度が変動することによって、コンポ―ネントパラメータが著しく変動する。さらに、調整可能なアナログコンポーネントをコスト効率および領域効率のよい方法で作成することは困難である。調整可能性をアナログコンポーネントに追加することによって、典型的には、コンポーネントに必要な領域が拡大し、これによって漏れ電流および寄生素子のリスクもまた増加する。アナログ信号処理でＭＥＭＳジャイロスコープを較正することは、困難なタスクであり、最適な較正からのわずかな偏差によってさえも、角速度の検知が不正確になる。アナログコンポーネントを使用することは、ノイズを制限するために必要かもしれないが、大きな時定数を処理することができる回路を実現するためにアナログコンポーネントを用いることは困難である。たとえば、適切なアナログ回路に必要な領域が、非実用的に大きいかもしれない。

アナログ信号処理の不正確さの問題を克服するために、ＭＥＭＳジャイロスコープの一次ループに対するデジタルな解決策が提案されてきた。交流信号検知による典型的なデジタルの解決策には、高精度のアナログ−デジタル変換が必要であり、これは、デジタル回路のための非常に高いクロック周波数が必要であることを意味する。高周波では、電力消費が増加し、デジタル回路に要求される、必要な回路領域も拡大する。したがって、デジタル制御回路に必要なクロック周波数を低減させることができる解決策が必要である。

Ｓｈａｂａｎらによる、２００９年のＩＥＥＥ Ｄｅｓｉｇｎ ａｎｄ Ｔｅｓｔ Ｗｏｒｋｓｈｏｐで公開された刊行物「Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ｇｙｒｏ−Ｄｒｉｖｅ Ｍｏｄｅ Ｌｏｏｐ ｗｉｔｈ Ａｍｐｌｉｔｕｄｅ Ｃｏｎｔｒｏｌ」は、ダイレクトデジタルシンセサイザＤＤＳを備える完全デジタルのＰＬＬを用いる、一次モード発振振動ループを開示している。デジタルＰＬＬは、作動力の生成において一次信号に必要な９０度の位相遅れを導入するために基本的に有用な解決策であるが、ＤＤＳを実装することは、非常に複雑かつ領域を消費するタスクである。このデジタル一次ループにおいて、電力を消費する非常に複雑なＰＬＬを用いずに、必要な位相がシフトされた信号を回路において生成できるようにするための解決策が必要である。

本発明は、従来技術の欠点を克服するための方法および装置を提供することを目的とする。本発明の目的は、請求項１に記載のデジタル制御装置回路によって達成される。

本発明の好ましい実施の形態を、従属請求項に開示する。

一態様において、本発明は、ＭＥＭＳジャイロスコープに完全なデジタル制御回路を導入する発想に基づくものである。それは、慣性質量の動きを制御し、ＭＥＭＳジャイロスコープの理想的でない動作を補償し、角速度を検知する。

第１の態様によれば、ＭＥＭＳジャイロスコープのためのデジタル制御回路が提供される。デジタル制御回路は、デジタル化一次信号を処理するデジタル一次ループ回路を備える。前記デジタル一次ループ回路は、アナログ一次入力信号をデジタル化してデジタル化一次信号にする第１アナログ−デジタル変換器と、ＭＥＭＳジャイロスコープの機械共振器の共振周波数において前記デジタル化一次信号に−９０度の位相シフトを生じさせる第１デジタル無限インパルス応答フィルタであって、フィルタリングされたデジタル化一次信号を出力において提供する第１無限インパルスフィルタとを有する。前記デジタル制御回路は、デジタル化二次信号を処理するデジタル二次ループ回路と、前記フィルタリングされたデジタル化一次信号から、位相シフトされた２つの復調信号を生成するデジタル位相シフトフィルタ回路とを備える。前記デジタル二次ループは、前記位相シフトされた２つの復調信号を用いて、前記デジタル化二次信号を復調する。

第２の態様によれば、前記第１無限インパルス応答フィルタは、さらに、前記第１アナログ−デジタル変換器によって生じた、前記デジタル化一次信号における量子化ノイズをフィルタリングする。

第３の態様によれば、前記デジタル二次ループ回路は、アナログ二次入力信号をデジタル化して前記デジタル化二次信号にする第２アナログ−デジタル変換器を備える。前記デジタル位相シフトフィルタ回路は、同相復調信号および直交復調信号を含む、前記位相シフトされた２つの復調信号を出力において生成する。前記デジタル二次ループ回路は、さらに、前記同相復調信号および前記直交復調信号を受信し、前記同相復調信号および前記直交復調信号を用いて前記デジタル化二次信号の位相をそろえて復調を行うためのコヒーレント検波器回路を備える。

別の態様によると、アナログ一次信号およびアナログ二次信号は、連続時間信号を含む。

第４の態様によれば、前記デジタル二次ループは、さらに、前記ＭＥＭＳジャイロスコープの前記機械共振器の前記共振周波数において前記デジタル化二次信号に−９０度の位相シフトを生じさせる第２デジタルローパスＩＩＲフィルタを備える。

第５の態様によれば、前記第２デジタルローパスフィルタは、さらに、前記第２アナログ−デジタル変換器によって生じた、前記デジタル化二次信号における量子化ノイズをフィルタリングする。

さらなる態様によれば、第１および第２デジタルローパスフィルタは、２次またはそれ以上の次数のデジタル低域フィルタを備える。

さらに別の態様によれば、第２デジタルローパスフィルタは、２次デジタルローパスフィルタを備え、１から２０の範囲内の品質値を有する。

別の態様によれば、第１デジタルローパスフィルタは、２次デジタルローパスフィルタを備え、１から４の範囲内の品質値を有する。

第６の態様によれば、前記デジタル位相シフトフィルタ回路は、前記同相復調信号および前記直交復調信号を生成するために前記デジタル化一次信号を位相シフトするための少なくとも２つのデジタルフィルタを有し、前記複数の位相シフトデジタルフィルタは、温度に応じて変動しうる、較正された複数のフィルタ係数で較正される。

別の態様によれば、前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器のうちのいずれかは、シグマデルタアナログ−デジタル変換器を含む。

さらなる態様によれば、前記シグマデルタ変換器は、連続時間型シグマデルタアナログ−デジタル変換器を含む。

さらに別の態様によれば、前記アナログ−デジタル変換器の量子化ノイズ伝達関数は、前記ＭＥＭＳジャイロスコープの前記機械共振器の前記共振周波数においてノッチを有する。

別の態様によれば、前記デジタル一次ループは、さらに、前記デジタル化一次信号における交互全振幅レベルを検知して、デジタル一次交流信号を生成するために、デジタル化されて位相シフトされた前記一次信号の前記振幅を乗算するデジタル乗算素子を制御するオートゲインコントロール回路を備える。

さらに別の態様によれば、前記デジタル一次ループは、さらに、前記デジタル化一次信号における交互全振幅レベルを検知して、前記デジタル化一次交流信号を生成するために位相シフトされた前記デジタル化一次信号に加算される直流信号を提供する、オートゲインコントロール回路を備える。

さらなる態様によれば、前記デジタル一次ループは、さらに、前記ＭＥＭＳジャイロスコープの前記機械共振器の共振周波数における周波数成分を含む信号を前記第１デジタル無限インパルス応答フィルタに出力させるデジタルパルス型を含む起動信号を、前記デジタル一次ループにおいて提供する起動回路を備える。

さらなる態様によれば、前記デジタル一次ループは、さらに、前記第１デジタル無限インパルス応答フィルタの前記出力において前記フィルタリングされたデジタル化一次信号の振幅を制御する振幅制限回路を備える。

さらに別の態様によれば、前記コヒーレント検波器回路は、前記同相復調信号を用いて前記デジタル化二次信号を同相振幅信号にダウンコンバートする第１ミキサ回路を含む同相ブランチと、前記直交復調信号を用いて前記デジタル化二次信号を直交振幅信号にダウンコンバートする第２ミキサ回路を含む直交ブランチとを備える。前記コヒーレント検波器回路の前記同相ブランチは、さらに、同相振幅値のベクトルと直交振幅値のベクトルとを組み合わせた長さの絶対値を含むベクトルノルムを、前記同相振幅信号に対して算出するベクトルノルム回路を有する。

さらなる態様によれば、前記同相ブランチおよび前記直交ブランチの少なくとも１つは、さらに、前記振幅信号の各々の前記サンプリングレートをフィルタリングして減少させるデシメーションフィルタを備える。

別の態様によれば、前記デジタル制御装置回路は、さらに、位相ロックループ回路への入力として、前記フィルタリングされたデジタル化一次信号を提供し、前記位相ロックループ回路は、前記デジタル制御装置のためのマスタクロックを提供し、前記マスタクロックは、前記ＭＥＭＳジャイロスコープの前記機械共振器の前記共振周波数と同期される。

さらなる態様によれば、上記の態様のうちのいずれかに係るデジタル制御装置回路を備えるＭＥＭＳジャイロスコープが提供される。ＭＥＭＳジャイロスコープは、一次素子と、二次素子と、前記一次素子および前記二次素子から受信されたアナログ電気信号を処理するアナログフロントエンド回路と、デジタル制御装置回路とを備える。前記一次素子および前記二次素子は、前記各素子の運動の容量性検知を行うために直流ローターバイアス電圧が与えられる。

さらに別の態様によれば、直流ローターバイアス電圧は、最も高い交流駆動信号振幅の２０倍以下である。

本発明の各実施の形態によって、角速度を精密に検知すること、理想的でないことを好適に検知して補償する性能、およびコンポーネントパラメータの変動に対しては感度を低くして好適にノイズを許容することを可能にすることという効果が得られる。デジタル一次ループ回路は、一次振動の信号に対して設定された周波数および位相関係にある、信頼できる発振信号源を提供するので、精密な基準クロックを生成するためにＰＬＬの使用を省いてもよい。ＰＬＬを省くことは、回路に必要なシリコン領域を減少させる。デジタル化一次信号およびその導関数は、二次ループ回路における信号処理に用いられてもよい。デジタルフィルタの使用によって、信号に対して精密な位相シフトを生成することができ、その一方で必要なフィルタリングも行うことができる。

いくつかの実施の形態においても、デジタル制御回路における特徴の組み合わせが開示される。これにより、正確さおよび柔軟性に対してデジタル回路の利点を得つつも、電力の節約が可能になる。それぞれの機能を有するアナログ回路、または既存のデジタル解決策とも比較しても、デジタル回路の領域は小さいため、省電力に貢献するだけでなく回路のコストも削減される。開示された実施の形態によって、ＭＥＭＳデバイスの正確さを損なわずに、デジタル部において低いクロック周波数を使用することが可能になる。デジタル回路において低いクロック周波数を使用することによって、エネルギー消費を低くすることが容易になる。

一次ループにおいて１つのデジタルフィルタを使用することによって、比較的少ない処理量で、非常に費用効率の高い方法によって回路全体の性能を向上させるいくつかの機能が提供される。１つの単一デジタルフィルタによって、ＡＤＣ量子化ノイズのフィルタリング、一次共振器を駆動させるために必要な位相シフト、一次共振器に対する起動刺激の生成、およびフィルタリングされた復調信号の二次ループへの提供を行ってもよい。またさらに、一次ループにおける同じデジタルフィルタによって、ＰＬＬで安定したシステムクロックを生成するために、ＰＬＬに対してフィルタリングされた発振振動信号を提供してもよい。同じデジタルフィルタを、温度による共振周波数の変化を補償するためにも用いられてもよい。

同様に、二次ループにおいて１つのデジタルローパス無限インパルス応答フィルタ（ＩＩＲ）を使用することによって、比較的少ない処理量および回路領域で、非常に費用効率が高い方法で回路全体の性能を向上させるいくつかの機能が提供される。デジタル二次ループにおける１つのデジタルローパスＩＩＲフィルタは、ＭＥＭＳジャイロスコープの機械共振器の共振周波数でデジタル化二次信号に−９０度の位相シフトを生じさせる。提供された位相シフトされたデジタル化二次信号は、角速度の検知および直交補償のために同期検波に向けての入力信号として用いられる。さらに、この同じ位相シフトされた二次信号は、フォースフィードバック機能に入力として用いてもよい状態である。

代替案を除外すると明示的に記載されていない限り、上記変更例はいずれも、別個に、またはこれらの変更例が示す各態様を組み合わせて適用することができることを理解されたい。

以下では、添付の図面を参照して、好ましい実施の形態と関連して本発明をさらに詳細に説明する。当該図面において、
図１は、デジタルジャイロスコープの高レベル模式図である。 図２は、ＭＥＭＳジャイロスコープのためのデジタル一次ループ回路を示す例示的模式図である。 図３は、ＭＥＭＳジャイロスコープのためのデジタル制御装置回路を示す第１の例示的模式図である。 図４は、ＭＥＭＳジャイロスコープのためのデジタル制御装置回路を示す第２の例示的模式図である。 図５は、ＭＥＭＳジャイロスコープのためのデジタル制御装置回路を示す第３の例示的模式図である。 図６は、ＭＥＭＳジャイロスコープのためのデジタル制御装置回路を示す第４の例示的模式図である。 図７は、ＰＬＬ回路を示す図である。 図８は、ピーキングＩＩＲフィルタの振幅特性を示す図である。 図９ａは、二次感知ループの選択された素子を示す図である。 図９ｂは、二次感知ループ回路素子の伝達関数のうちのいくつかを示す図である。 図１０は、閉ループ内で動作する機械的な共振器およびＬＰＦフィルタの伝達関数を示す図である。 図１１ａは、いくつかの二次感知ループ回路素子の個別の伝達関数のボード線図を示す。 図１１ｂは、いくつかの二次感知ループ回路素子の閉ループの伝達関数のボード線図を示す。 図１２は、ＬＰＦフィルタの一実施の形態を示す図である。 図１３は、二次ループ回路の一部について他の実施の形態の模式図を示す。 図１４は、例示的なコヒーレント検波器回路の模式図である。 図１５は、例示的な一次オフセット補償回路の模式図である。 図１６は、一次オフセットの補償結果を示す図である。

ここで以下に、本発明の特定の実施の形態について、添付の図面を参照して詳細に記載する。ここで、特に記載のない限り、当該実施の形態の特徴は、自由に互いに組み合わせることができる。ある特定の実施の形態の記載は、例示のみを目的としており、またそれは、開示された詳細に本発明を限定するように意図するものでは一切ない。

さらに、装置のみまたは方法のみが記載されている場合があるが、装置は、対応する方法を実行するように構成されることを理解すべきである。

本願に用いられているように、「回路（ｃｉｒｃｕｉｔｒｙ）」という用語は、以下のすべてを指す。（ａ）ハードウェアのみの回路実装、（ｂ）回路およびソフトウェア（および／またはファームウェア）の組み合わせ、たとえば、（ｉ）（複数の）プロセッサの組み合わせ、または（ｉｉ）（複数の）プロセッサ／ソフトウェアの各部分（装置に種々の機能を行わせるために相互に働く（複数の）デジタル信号プロセッサ、ソフトウェア、および（複数の）メモリを含む）、および（ｃ）ソフトウェアまたはファームウェアが物理的に存在しなくても、処理のためのソフトウェアまたはファームウェアを必要とする（複数の）マイクロプロセッサ、または（複数の）マイクロプロセッサの一部などの回路。

回路実装のハードウェアは、（複数の）特定用途向け集積回路（ＡＳＩＣ）または（複数の）フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの一般的に構成可能な回路のいずれか、またはすべてを含んでもよい。

「一次質量体」という用語は、一次駆動信号とも呼ばれる電気的な駆動信号によって一次振動運動に駆動されるＭＥＭＳジャイロスコープの駆動質量体（ｄｒｉｖｅ ｍａｓｓ）を指す。一次質量体は、特には文献において駆動する質量体（ｄｒｉｖｉｎｇ ｍａｓｓ）と呼ばれることもある。一次質量体は、１以上の要素を含んでもよい。「一次素子」という用語は、可動ローターとして機能する一次質量体と、少なくとも一次質量体を駆動するために用いられる電極とを含む一次的な機械的素子全体を指す。容量性ジャイロスコープにおいて、電極は、固定電極として機能する１以上のステーターを含むが、一次質量体は可動電極である。

「二次質量体」という用語は、二次質量体を振動する二次運動に動かす直交のコリオリ力の成分を受けるために駆動素子（一次質量体）に結合される、ＭＥＭＳジャイロスコープの感知質量体または検知質量体を指す。二次質量体は、時には、感知する質量体（ｓｅｎｓｉｎｇ ｍａｓｓ）、感知質量体（ｓｅｎｓｅ ｍａｓｓ）、検知質量体、またはコリオリ質量体と呼ばれてもよい。二次質量体は、１以上の要素を含んでもよい。「二次素子」という用語は、二次質量体と、少なくとも二次質量体の運動の検知に用いられる電極とを含む、二次的なまたは感知する機械的素子全体を指す。容量性ジャイロスコープにおいて、電極は、固定電極として機能する１以上のステーターを含むが、二次質量体は可動電極である。

いくつかの実施の形態において、一次質量体および二次質量体は、一次運動および二次運動で動くことが可能な、１つの組み合わせた質量体を含んでもよい。「一次信号」という用語は、一次質量体の動きによって生じ、かつジャイロスコープの一次素子の電極によって検知された電気信号を指す。一次信号は、適用可能な電極を用いて、たとえば容量的、圧電的、または圧電抵抗的に得られてもよい。

「デジタル化一次信号」という用語は、一次信号をデジタル化することによって生成されるデジタル一次ループにおけるデジタル信号を指す。デジタル化一次信号は、元の位相であってもよく、または、シフトされた位相であってもよい。

「フィルタリングされたデジタル化一次信号」という用語は、特に、一次ループデジタルフィルタによって位相シフトおよびフィルタリングを行った後のデジタルループにおけるデジタル化一次信号を指す。

「二次信号」という用語は、二次質量体の動きによって生じ、かつジャイロスコープの二次素子の電極によって検知された電気信号を指す。二次信号は、適用可能な電極を用いて、たとえば容量的、圧電的、または圧電抵抗的に得られてもよい。

「デジタル化二次信号」という用語は、二次信号をデジタル化することによって生成される二次ループにおけるデジタル信号を指す。デジタル化二次信号は、元の位相であってもよく、または、シフトされた後の位相であってもよい。

「一次ループ」、「駆動ループ」、および「一次駆動ループ」という用語は、一次質量体の動きを電気的に検知することによって得られた一次信号を処理するため、および／または、一次質量体を発振振動する一次運動に駆動させるための回路を指す。「二次ループ」および「二次感知ループ」という用語は、二次信号を処理するための回路を指す。

「直交動作」という用語は、一次質量体の一次運動の変位が、ジャイロスコープの二次質量体の二次運動に直接結合されることによって生じる二次質量体の動きを指す。「直交誤差」は、二次質量体から得られた検知信号における直交動作によって生じた（複数の）不要信号成分を指す。

一次素子および二次素子の機械的共振周波数は、ほぼ同一になるように設計されてもよいため、共通の用語である共振周波数ｆ_ＲＥＳは、両方の質量体に共通の１つの周波数を参照するために用いることができる。

図１は、ＭＥＭＳジャイロスコープの高レベル模式図である。電気機械的なＭＥＭＳ共振器（５０）は、２つの主要な運動である、一次運動および二次運動によって特徴づけられてもよい。ＭＥＭＳ共振器（５０）は、一次運動および二次運動の両方が可能な１つのＭＥＭＳ素子内に１つの可動ＭＥＭＳ質量体を含んでもよく、または、２以上のＭＥＭＳ素子および可動質量体を含んでもよい。簡潔にするために、図１は、２つのＭＥＭＳ素子である、一次素子（５１）、および二次素子（５２）を有する共振器を示す。後者は、検知素子または感知素子と呼んでもよい。一次素子（５１）の少なくとも１つの一次質量体は、アナログフロントエンド回路（６１）と、デジタル一次ループ回路（１００）と、アナログ一次バックエンド回路（７１）とを含む閉一次駆動ループを用いて、安定した一次発振振動に駆動される。（複数の）一次質量体の動きは、二次素子（５２）の少なくとも１つの二次質量体に結合される。（複数の）二次質量体に作用する角速度によるコリオリの力Ｆ_Ｃｏｒは、二次素子の少なくとも１つの二次質量体の二次的な検知の動きを生じさせる。二次素子の（複数の）二次質量体の動きは検知回路によって検知され、この検知回路は、アナログの二次アナログフロントエンド回路（６２）と、デジタル二次ループ回路（２００）と、必要に応じて二次アナログバックエンド回路（６３）とを含む。検知回路は、定義された検知軸周囲でセンサーデバイスによって検知された角速度の量を示す電気信号（Ａｎｇｕｌａｒ ｖｅｌｏｃｉｔｙ Ｏｕｔ：角速度出力）を生成する。検知回路はフォースフィードバックループを含んでもよい。その場合には、二次アナログバックエンド回路（７２）は、デジタル二次ループ回路（２００）からのフォースフィードバック（ＦＦ）信号の供給に利用される。

本発明の実施の形態に係るＭＥＭＳジャイロスコープにおいて、一次素子および二次素子は、ローターバイアスと呼ばれる共通の直流バイアス電圧でバイアスを与えることが好ましい。直流バイアスとは、ＭＥＭＳジャイロスコープの一次素子および二次素子におけるローターおよびステーターのペアのすべての信号の静電容量にわたって、安定した直流バイアス電圧が存在することを示す。たとえば、５ボルトから２０ボルトの間の直流バイアス電圧が印加されてもよい。一次素子および二次素子にバイアスを与える例示的な１つの方法としては、同じバイアス電圧を有するすべてのローター（一次質量体および二次質量体）に、同じバイアス電圧を結合することであり、これによって、ローターは、すべての各ステーターの直流電圧レベルより高いまたは低い直流電圧を有するようになる。しかしながら、直流バイアスを与えることについてはいくつかの選択肢があり、一次素子および二次素子の直流バイアスには、異なるバイアス電圧でさえ用いてもよい。

一次素子を駆動させるための強い静電力が高い直流バイアス電圧によって提供されることは、駆動（励起）機能には有益である。

検知（感知する）機能については、ローター電極およびステーター電極間の変動する静電容量にかかる直流バイアス電圧により、ローター電極およびステーター電極で信号電流が生成される。これは、静電容量が変化する場合にはいつでも、そして静電容量が変化する場合に限って生じる。静電容量が変わらない場合、信号電流は生成されない。この変化する電流は、アナログフロントエンド（ＡＦＥ）回路を用いて検知されてもよい。振動性のＭＥＭＳジャイロスコープは、共振周波数ｆ_ＲＥＳで動作するため、ＭＥＭＳジャイロスコープが一定の回転速度にさらされている時であっても、電極を介して変化する電流を提供する。一次素子および二次素子の両方の運動を検知することは、直流バイアスによって実現することができる。特に、容量素子を用いることによって、高い直流バイアス値の結果として強い検知信号が受信される。

比較的高い直流バイアス電圧は、生成および管理においては高い交流バイアスよりも実用的である。高い直流バイアス電圧は、一次素子および二次素子に作用する静電力だけでなく、受け取った信号電流も増加させる。直流バイアスは、同等の高さの交流バイアス電圧よりも、必要とする電流がはるかに低いため、交流バイアスよりも直流バイアス電圧を使用することは有益である。高い交流バイアスが、一次素子に向かって高電流レベルで供給された場合、交流バイアス電流によって、すべての静電容量負荷を常時供給する必要がある。直流バイアスを選択することによって、静電容量負荷を常時供給することを回避することができる。

図２は、ＭＥＭＳジャイロスコープのデジタル一次ループ回路（１００）のための例示的なデジタル回路を示す図である。デジタル一次ループ回路（１００）において、全デジタル位相ロックループは、ダイレクトデジタルシンセサイザＤＤＳ（１０３）を用いて配列される。一次ループにおいてＤＤＳ（１０３）を使用することは、上記で開示された従来技術から既知である。

一次アナログフロントエンド回路から受信された一次信号は、アナログ−デジタル変換器（１０１）でデジタル化される。デジタル化一次入力信号は、デジタル位相検出器ＰＤ回路（１０２）に供給され、この回路は、到来するデジタル化一次入力信号の位相を、数値制御発振器（ＮＣＯ）としても知られているダイレクトデジタルシンセサイザ回路ＤＤＳ（１０３）から受信された信号の位相と比較する。位相検出器ＰＤ（１０２）は、ループフィルタ（１１２）を介してダイレクトデジタルシンセサイザ回路ＤＤＳ（１０３）に制御信号を供給する。ループフィルタ（１１２）は、デジタル位相ロックループ（ＰＬＬ）のダイナミクスを定義し、これは、位相検出器ＰＤ（１０２）、ループフィルタ（１１２）およびダイレクトデジタルシンセサイザＤＤＳ（１０３）によって形成される。当業者によって知られているように、ループフィルタ（１１２）によって、固有周波数、すなわちＰＬＬの帯域幅および減衰比を設計することができる。狭い帯域幅は、ＰＬＬにおけるノイズを減らすがＰＬＬ整定時間が増加し、その逆の場合も同様である。ループフィルタ（１１２）は、さらに、位相および振幅の検出において誤差を容易に生じさせる、歪みおよび／またはノイズを減らす。

ＤＤＳ回路（１０３）の発振振動の周波数および位相は、ＤＤＳ回路（１０３）によってデジタル領域で初期生成されたアナログバックエンドで発振振動する一次出力信号と、一次質量体の発振振動する運動に対応し、９０度と本質的に等しい一次信号の位相との間において、位相差が生じる値に設定されるものとする。デジタル信号処理、特に第１アナログ−デジタル変換器ＡＤＣ（１０１）および第１デジタル−アナログ変換器ＤＡＣ（１１０）によって生じた遅延は、異なる回路実装間で変動し、また、これらの遅延は、位相検出器ＰＤ（１０２）の入力で受信されたデジタル化一次入力信号と、ＤＤＳ回路（１０３）の出力で提供される必要なデジタル発振振動信号φ１との間の実際の位相差を算出する際に考慮される。たとえば、データストリームは、シリアルまたはパラレルで第１デジタル−アナログ変換器ＤＡＣ（１１０）に向けて提供されてもよい。それにより、異なる遅延量が生じる。位相検出器回路ＰＤ（１０２）は、さらに、アナログ−デジタル変換器ＡＤＣ（１０１）から受信されたデジタル化一次信号の振幅値を検出する。その振幅値は、アナログフロントエンド（ＡＦＥ）の一次部分から受信されたアナログ一次入力信号の振幅を表している。

第１デジタル発振振動信号（φ１）の振幅は、第１デジタル発振振動信号（φ１）を適切に乗算することにより、一次出力信号の必要振幅が生成されてもよい。そのような場合、デジタル乗算素子（１０５）が用いられてもよく、これは受信された第１デジタル発振振動信号（φ１）の振幅を乗算させ、乗算された信号を第１デジタルーアナログ変換器ＤＡＣ（１１０）で変換することにより、一次出力信号のアナログ発振振動信号の必要振幅を生成する。オートゲインコントロール回路ＡＧＣ（１０４）はその乗算を制御する。アナログバックエンド（ＡＢＥ）回路は、当業者に知られているように、この一次出力信号を、一次質量体の駆動に用いられる電極に一次駆動信号として供給する前に、さらに処理してもよい。一次出力信号によって、アナログバックエンド（ＡＢＥ）回路は、一次質量体を発振振動する一次運動に駆動させる力を生じさせる。

ダイレクトデジタルシンセサイザＤＤＳ（１０３）は、一次入力信号に基づいて生成されたデジタル化入力信号と適切に同期された、少なくとも１つのデジタル発振振動信号（φ１）を生成する。よって、一次入力信号は、設定された周波数および設定された相対的位相を有するデジタル一次ループ回路およびデジタル二次ループ回路に必要なすべてのデジタル発振振動信号（φ１、φ２、φ３、φ４）を生成するために、間接的に用いられている。

図２において、合計４つの異なるデジタル発振振動信号（φ１、φ２、φ３、φ４）を提供するＤＤＳ回路（１０３）を示す。これらのデジタル発振振動信号の各々は、同一の周波数ｆ_ＤＤＳを有しており、その周波数は一次質量体の機械共振器の共振周波数ｆ_ＲＥＳとほぼ等しいため、一次入力信号の周波数ともほぼ等しい。一次入力信号に対するこれらの４つのデジタル発振振動信号（φ１、φ２、φ３、φ４）の相対的位相は、関連するシグナルチェーンにおけるいかなる遅延も考慮に入れて、それぞれの特定のデジタル発振振動信号の用途に適合するように設定される。この相対的位相の設定は、いくつかの異なる方法で実現されてもよい。第１デジタル発振振動信号（φ１）は、一次信号の位相に対して安定した第１位相差φ_１を有することが好ましいため、この第１デジタル発振振動信号は、ｆ_φ１＝ｃｏｓ（２πｆ_ＰＲＩＭＴ＋φ_１）の形を有する。この第１位相差φ_１は、一次質量体およびＤＤＳ（１０３）の間のアナログおよびデジタルのシグナルチェーンにおける遅延をすべて考慮に入れて設定されるべきである。それによって、位相シフトのためにＬＰＦを用いる解決策と同様に、デジタル一次ループ（１００）によって提供される一次出力信号に基づいてアナログバックエンド（ＡＢＥ）で生成された駆動信号と、一次素子から検知 された一次信号とが９０度の位相差を有するようにする。他の３つのデジタル発振振動信号（φ２、φ３、φ４）の位相は、デジタルで較正され、ｆ_φＮ＝ｃｏｓ（２πｆ_ＰＲＩＭＴ＋φ_Ｎ）またはｆ_φＮ＝ｓｉｎ（２πｆ_ＰＲＩＭＴ＋φ_Ｎ）の形を有する。

または、ＤＤＳ（１０３）は、基準信号（デジタル化一次信号）と同期された１つのデジタル出力発振振動信号のみを提供するように構成されてもよい。出力発振振動信号ｆ_ＤＤＳの周波数は、一次信号と等しくてもよい。ｆ_ＤＤＳ＝ｆ_ＲＥＳ。ダイレクトデジタルシンセサイザＤＤＳ（１０３）によって提供された１つのデジタル発振振動信号に基づいてデジタル一次ループ回路およびデジタル二次ループ回路に必要なデジタル発振振動信号（φ１、φ２、φ３、φ４）を生成するために、追加のデジタル回路（図示せず）を用いてもよい。そのような追加の回路は、出力発振信号ｆ_ＤＤＳに必要な位相遅れのうちの１つを各々が生成する複数のオールパスフィルタを含んでもよい。出力発振振動信号の周波数が一次信号の周波数より高い場合（ｆ_ＤＤＳ＞ｆ_ＲＥＳ）、周波数の乗算によって、提供されたデジタル発振振動信号がＤＤＳ（１０３）の出力信号より低い周波数を有するようになる。追加の回路は、さらに、生成されたデジタル発振振動信号（φ１、φ２、φ３、φ４）が最終的に等しい周波数および一次信号に関して意図された位相差を有するように、提供された発振振動信号の位相を調整するために構成されてもよい。

当業者に知られているように、ＤＤＳを実装することによって非常に低ノイズの信号生成が可能になる。たとえば、二次ループで使用するために低ノイズの復調信号を生成することが望ましい。しかしながら、そのような実装に必要な回路規模はかなり大きく、回路の量が大きいほど、電力消費がより大きくなる。さらに、ＤＤＳベースのＰＬＬを有するＭＥＭＳ共振器をその一次ループで起動することはかなり複雑である。その理由は、起動が成功して安定する前に、ＤＤＳの周波数を共振周波数ｆ_ＲＥＳと一致するように正確に調整する必要があり、ＤＤＳベースのＰＬＬに対して較正を注意深く行うことが必要であるからである。ＤＤＳベースのＰＬＬを有する回路において、たとえば、デバイスが安定した起動を確実に行うようにするために、周波数を正確に一致させる必要がある。

図３は、デジタル制御装置回路の例示的な実施の形態１を開示している。

デジタル制御装置回路は、デジタル一次ループとも呼ばれてもよいデジタル一次ループ回路（１００）と、デジタル二次ループとも呼ばれてもよいデジタル二次ループ回路（２００）とを備える。図１に関連して説明されたように、少なくとも一次質量体および二次質量体を有する機械共振器の動きは、検知電極で検知される。アナログ検知信号は、一次検知電極および二次検知電極から、アナログフロントエンド（ＡＦＥ）回路によって受信される。これらのアナログ検知信号は、一次信号および二次信号と呼ばれてもよい。一次信号は、一次入力信号を生成するためにアナログフロントエンド回路の回路によって処理されることが好ましい。二次信号は、二次入力信号を生成するためにアナログフロントエンド回路の回路によって処理されることが好ましい。アナログフロントエンド（ＡＦＥ）は、さらに、その回路が一次信号または二次信号を処理するかに基づいて、一次アナログフロントエンドおよび二次フロントエンドに論理上分割される。

容量性検知が用いられる場合、アナログフロントエンドは、容量性電極の各々において検知された電荷を電圧信号に変換するための電圧変換機に対する電荷を含む。アナログフロントエンド（ＡＦＥ）は、アンチエイリアスフィルタリングなどのフィルタリングのための回路を備えてもよい。アナログフロントエンド（ＡＦＥ）は、さらに、たとえば、緩衝増幅器回路およびアンチエイリアスフィルタなどの、アナログ信号を増幅するための回路とアナログ−デジタル変換器を駆動するための回路とを備える。アナログフロントエンドの目的は、完全にデジタルの一次（１００）および二次（２００）ループ内でのアナログーデジタル変換とその後のデジタル信号処理とに適したアナログ一次および二次入力信号を、一次（１００）および二次（２００）ループに提供することである。

一次質量体および／または二次質量体のアナログの連続時間検知は、一次質量体および二次質量体のローター電極に供給された高い直流検知バイアス電圧とともに用いられてもよい。その結果、高レベルの信号電流が一次信号および二次信号に対して生成される。連続時間検知を用いると、一次入力信号および二次入力信号は、連続する時間信号を含む。

ローター電極に対して高い直流バイアス電圧を使用することによって、低クロック周波数をデジタル部において使用することができる。直流検知が適用されるとき、交流検知信号には必要な復調が必要ではないということから、デジタルクロック周波数を低下させてもよい。検知電極および作動電極に直流バイアス電圧を使用することによって、共振周波数に対して複雑度が低い静電制御を行うことも可能になる。直流検知および作動を用いる周波数調整機能は、ひとつには電力消費およびコストの削減を支援すること、および二次および一次の共振を調整させて一致させることができるように性能を向上させることである。

デジタル一次ループ回路（１００）は、アナログバックエンド（ＡＢＥ）回路のための一次出力信号を生成する。アナログバックエンド（ＡＢＥ）回路は、一次ループの第１デジタル―アナログ変換器ＤＡＣ（１１０）からの量子化ノイズを低減させるために、１以上のフィルタなどの回路と、複数のアナログバッファとを備えてもよい。アナログバックエンド（ＡＢＥ）回路は、一次質量体に意図された一次運動に駆動させる。たとえば、アナログバックエンドは、連続時間増幅器を備えてもよい。一次素子、一次アナログフロントエンド、デジタル一次ループ回路（１００）、および一次アナログバックエンドは、一次質量体を駆動させて安定した発振振動運動を行わせる閉駆動ループを形成する。

デジタル二次ループ（２００）は、ＭＥＭＳデバイスで計測された角速度を示す検知結果出力信号を生成する。さらに、デジタル二次ループ（２００）は、直交補償信号（ＱＣ）を生成してもよい。それは直交誤差を静電的に補償するために用いられてもよい。当業者によって知られているように、直交誤差の静電補償は、容量性の感知および駆動のために構成されたセンサ素子には一般的である。直交補償が用いられる場合、直交補償信号（ＱＣ）は、二次質量体の運動における直交誤差の補償に対してアナログバックエンド（ＡＢＥ）に用いられる、二次ループ内に生成される。

図４、図５および図６の実施の形態において、フォースフィードバック（ＦＦ）信号は、デジタル二次ループ（２００）において生成され、特に共振周波数ｆ_ＲＥＳ近くの周波数、またはその共振周波数ｆ_ＲＥＳの周波数において二次素子の動きに対する減衰力（ｄａｍｐｉｎｇ ｆｏｒｃｅ）を生じさせるためにアナログバックエンド（ＡＢＥ）に用いられる。デジタル二次ループ（２００）の振幅応答関数が共振器の動作周波数において、またはその近くの周波数においてより水平になるようにするために、デジタル二次ループ（２００）の応答関数を変更するフォースフィードバックループ動作の基本的な機能原則は、閉ループの機能原則である。いくつかの実施の形態において、デジタル二次ループ（２００）の位相応答もフォースフィードバック（ＦＦ）によって安定させてもよい。これによって、共振周波数ｆ_ＲＥＳの近くの周波数に対していずれのフォースフィードバック機能も有しないデジタル二次ループ（２００）の非常に勾配がある位相反応曲線と比較して、デジタル二次ループ（２００）の位相応答の導関数（変化率）が、ＭＥＭＳ素子の共振周波数のあたりでそれほど劇的に変化しないようにする。フォースフィードバックループの詳細および例は、以下のフォースフィードバックという見出しにおいて説明する。

［一次ループ］
以下の記載において、一次ループ回路およびそれに対する種々の設計の代替案は、図３、図４、図５および図６に関連してより詳細に記載される。

上記で説明したように、一次信号は、一次質量体の動きによって生じ、アナログフロントエンド部（ＡＦＥ）によってアナログ電気信号に変換される。アナログフロントエンド部（ＡＦＥ）は、一次入力信号を提供し、これはデジタル一次ループ（１００）の入力で受信される。この一次入力信号は、デジタル一次ループ（１００）の第１アナログ−デジタル変換器ＡＤＣ（１０１）によってデジタル化される。第１ＡＤＣ（１０１）の出力で受信された信号は、デジタル化一次信号と呼ばれてもよい。

デジタルＤＦ（１０６）は、デジタル一次ループ（１００）において必要な位相シフトを実現するために用いられ、それと同時にＤＦ（１０６）は、たとえば、アナログ−デジタル変換器によって生じた量子化ノイズのような、あらゆる不要な高周波ノイズを減衰（ａｔｔｅｎｕａｔｉｏｎ）させる。デジタルフィルタＤＦ（１０６）は、ローパスフィルタであってもよい。デジタル一次ループ（１００）におけるＤＦ（１０６）は、２次またはそれ以上の次数であるべきである。デジタルフィルタがローパスフィルタである場合、そのローパスフィルタの次数は偶数の整数である。これは、たとえば周波数１０＊ｆ_ＲＥＳを超える高周波において、次数が偶数整数のローパスフィルタによって生じた位相シフトは、１８０度の整数の倍数に近づき、そのため、駆動信号は高周波数の微小機械的な寄生共振に電力を供給することができないので、有益である。デジタルＤＦ（１０６）は、ＩＩＲフィルタとしても知られている、無限インパルス応答フィルタを含むことが好ましい。デジタルフィルタ（１０６）としてＩＩＲフィルタを用いることの利点は、ＦＩＲおよびＩＩＲフィルタはいずれも、共振周波数において非常に正確な位相シフトを提供するが、ＩＩＲフィルタは、共振周波数を超えて極端な遅延を生じさせずにこれを行うことにある。ＦＩＲでは、典型的に、より多くの遅延および線形位相応答が生じるが、ＩＩＲを用いることによって、共振周波数を超える周波数において所望のほぼ一定の位相シフトを達成することができる。さらに、ＩＩＲフィルタはＦＩＲより少ないデジタルポートで実現することができる。よって、ＩＩＲフィルタをデジタルフィルタ（１０６）として選択することによって、回路に必要な領域が低減する。

デジタルフィルタ（１０６）としてＩＩＲフィルタを用いることの利点は、ＩＩＲフィルタは、たとえ共振周波数が変動しても、共振周波数において非常に正確な位相シフトを提供することにある。よって、ＩＩＲフィルタは、共振周波数がたとえば温度によってわずかに変動する実際のデバイスにおいて、ある範囲の共振周波数を正確にフィルタリングすることが可能である。典型的には、そのような周波数変化は意図した共振周波数からの変化全体に占める割合のほんのわずかに過ぎない。一次共振器を駆動するために必要な駆動力を考慮すると、そのような小さな変動によって、大きな問題は生じないが、デジタル化一次信号に基づく二次的な検知信号の復調において大きな課題が生じる恐れがある。これは、一次共振器の共振周波数におけるわずかな変動さえも、デジタル化二次信号およびデジタル同相（Ｉ）復調信号および直交（Ｑ）復調信号の間に重大な位相誤差が生じることがあるからであり、これにより、感知された角速度において位相誤差が生じる。ＤＦもピーキングフィルタとして実現されてもよく、それにより、ＭＥＭＳ素子の共振周波数ｆ_ＲＥＳにおける信号の増幅を大きくすることができる。この増幅の増加は、位相誤差のリスクの増加によって生じる。その位相誤差のリスクは、一次共振が、フィルタが９０度の位相遅れをもたらすように設計されている理想的な周波数のポイントにない時に生じる。フィルタのＱ値が大きいほど、その位相の導関数は大きい。ピーキングデジタルフィルタによって、一次素子周波数が励振される、ピーキングフィルタの大きなゲイン周波数を正確に設定することが可能である。大きなゲイン周波数は、共振周波数ｆ_ＲＥＳと等しいことが好ましい。よって、一次ループにピーキングフィルタを用いることによって、寄生する不要な発振振動モードを好適に分離することが容易になる。

ＤＦ（１０６）の出力において受信された信号の相対的位相は、φ１で示される。一次質量体を共振周波数ｆ_ＲＥＳで安定した発振振動にするために、アナログバックエンド（ＡＢＥ）回路によって一次質量体に向けて生成された駆動信号によって生じた駆動力は、一次質量体の発振振動運動と比較して本質的に９０度の位相シフトを有するということから、デジタル一次ループ（１００）における位相遅れが必要になる。デジタル化一次信号という用語は、元のデジタル化一次信号か、または位相シフトされたデジタル化一次信号を指してもよい。フィルタリングされたデジタル化一次信号という用語は、特に、デジタルフィルタＤＦ（１０６）によって位相シフトされてフィルタリングされたデジタルフィルタＤＦ（１０６）の出力信号を指す。位相シフトにデジタルフィルタＤＦ（１０６）を使用することは、共振周波数で非常に正確な位相シフトを達成することができるので、クロックを生成するためのＰＬＬ回路を省くことができるため有益である。９０度の位相遅れが、２次デジタルローパスフィルタの固有周波数で達成される。ローパスフィルタリングに加えて、位相シフトに同じデジタルローパスフィルタを用いることは、デジタル一次ループに必要な回路のシリコン領域が減少するため、有益である。デジタルローパスフィルタを用いることによって、−９０度の位相シフト（９０度の位相遅れ）を正確に行うことができる。その結果、位相シフトされたデジタル化一次信号を、たとえば、デジタル二次ループ（２００）に必要な復調信号を生成するために利用してもよい。当業者によって知られているように、駆動ループが目標とする共振周波数ｆ_ＲＥＳでの位相シフトは、９０＋１８０＊ｎ−１８０＊ｐｏｌ度のいずれかであってもよい。ここでｎは整数である。また、駆動ループにおいて共振周波数での発振振動を可能にするために、一次駆動信号の極性は、制御可能であってもよい。上記式において、極性が反転されたときはｐｏｌ＝１であり、反転されていないときは、０である。駆動ループ極性が間違っていれば、発振振動は始まらない、または、ダンピングされる。極性反転は、ＤＦ（１０６）出力においては一次ＡＦＥ（６１）内で行われてもよく、または、乗算回路（１０５）において適応されてもよい。これらの信号経路において正確な極性も確保するために、ＰＯＣ（２０３）入力信号およびＣＤ（同期検波）（２０２）入力信号に対する極性制御の影響を考慮することも重要である。ＰＯＣ（２０３）およびＣＤ（２０２）の機能性は、本開示において後述する。

デジタルフィルタ１０６は、一次信号を用いて生成されるクロックを用いることが好ましい。一次信号をフィルタリングすることによって、クロック信号におけるノイズが減少する。一次信号からクロックを生成することの利点は、クロックが一次共振周波数ｆ_ＲＥＳにおける変更に追従するということである。そのため、９０度の位相シフト周波数も一次共振周波数における変更に追従するため、デジタルフィルタ１０６の係数を調整する必要性が減少する。クロックは、フィルタリングされたデジタル化一次信号から直接生成されてもよく、または、安定したシステムクロックが、フィルタリングされたデジタル化一次信号を受信するＰＬＬによって、入力として提供されてもよい。

同じデジタルフィルタＤＦ（１０６）が、ＡＤＣ（１０１）からの量子化ノイズを制限してもよい。量子化ノイズは、アナログ一次信号をデジタル化するためのシグマデルタオーバーサンプリングＡＤＣを使用することにより発生することがある。この場合、両方の要件、すなわち、共振周波数成分ｆ_ＲＥＳを９０度で位相シフトすること、および量子化ノイズが悪影響となりうるさらなる信号処理にデジタル一次信号が用いられる前に、量子化ノイズをデジタル一次ループにおいて制限することは、１つのデジタルフィルタＤＦ（１０６）によって達成することができる。

さらに、ＰＬＬが補償を生成するために用いられた場合、一次ループにおける同じデジタルフィルタＤＦ（１０６）が、温度による共振周波数の変化、および一次システムクロックの変化の両方に対して補償を提供してもよい。そのような周波数補償は、デジタルフィルタＤＦ（１０６）のフィルタリング係数を調整することによって達成されてもよい。

オートゲインコントロールＡＧＣ（１０４）は、一次入力信号の振幅に対応するデジタル化一次信号の全交流振幅レベルを検知し、検知された振幅に基づいて一次出力信号の信号レベルを継続的に制御する。この関連での全振幅という用語は、振幅レベル（電流または電圧振幅に対応してもよい）がデジタル化一次信号のいかなる特定の振幅成分も指さないことを示す。ＡＧＣ（１０４）は、設定された位相φ１を有するＤＦ（１０６）から受信したデジタル交流信号を乗算して、デジタル一次交流信号を形成するデジタル乗算素子（１０５）に制御信号を提供してもよい。次に、デジタル一次交流信号は、第１デジタル―アナログ変換器ＤＡＣ（１１０）においてアナログ一次出力信号に変換され、信号をさらに処理してこの処理された信号を一次質量体に向けて一次駆動信号として供給するために、アナログバックエンド（ＡＢＥ）に供給される。容量性ジャイロスコープにおいて、特に、初期の目標は正確なモードの一致として設定されるが、モードの一致が能動的に制御されていない場合において、モードがほぼ一致するとき、この実装が実現可能であってもよい。モードの一致とは、一次質量体および二次質量体の共振周波数が同じであることを意味する。一次振幅がＡＧＣ（１０４）によって制御されるとき、駆動の交流成分が最小限にされ、これはモードがほぼ一致したジャイロスコープにおいて実現可能である。これは、クロスカップリング位相を容量性コリオリ位相二次信号と比較したとき、クロスカップリング位相が知られていない場合があるからである。一次質量体に対して圧電気の励起が用いられる場合、すなわち、一次出力信号が圧電式のアクチュエータを駆動させるために用いられる場合にも、乗算回路（１０５）を使用することが、実際には有益かもしれない。

図３は、ＡＧＣ（１０４）に入力された入力信号を得るための２つのオプションを示す図である。実線で示された第１のオプションにおいて、入力信号は、デジタル化入力信号に対してデジタルフィルタＤＦ（１０６）によって位相シフトが行われた後に得られる。このオプションによって、ＤＦ（１０６）がデジタル化入力信号におけるいかなる高周波ノイズもフィルタリングするとともに、ＡＧＣ（１０４）によって受信された信号におけるノイズを低減させることが可能になる。

図３は、ＡＧＣ（１０４）に対する入力信号が、デジタルフィルタＤＦ（１０６）によって位相シフトが行われる前のデジタル化一次信号である場合の他の解決策も示す。この代替案は破線で示される。この代替案において、ＤＦ（１０６）の感度において起こり得る変動によって生じたゲイン制御に対するいかなる影響も回避される。さらに別の代替案（図示せず）において、デジタル化一次信号は２乗されてもよく、また、フィルタリング後に結果として生じる直流成分は、ＡＧＣ（１０４）において振幅情報として利用されてもよい。このような代替案の利点は、ゲイン制御によって生じたノイズを低減させるということである。

同期検波を利用せずに、ＡＧＣ（１０４）において振幅検出を実現することは有益である。なぜなら、この方法には、駆動ループをロバストに起動するためにＰＬＬは必要ないからである。

ＰＬＬが駆動ループ動作に用いられない場合、ＡＧＣ（１０４）に対して２つのオプションから選択することによって、入力信号に影響を与える可能性がある。これはＰＬＬを用いない場合には同期検波が利用可能ではないかもしれないからである。よって、ＡＧＣ入力において帯域外の信号は、ＡＧＣ動作に影響を与える可能性がある。したがって、ＤＦ（１０６）の出力からＡＧＣ入力を得る方が実現可能かもしれないが、これによっても信号帯域が制限されることがある。一方、非同期動作により、ＤＦ（１０６）は、目標とする理想的な位相シフト周波数外であるが依然として駆動力が十分な周波数範囲内で動作する傾向にもある。これによってＬＰＦ出力で一次目標振幅において過度の不正確さが生じる場合、ＬＰＦに先立ってＡＧＣ入力を得ることは、より実現可能な代替案かもしれない。

直流ローターバイアス電圧が高い場合、たとえば、５Ｖから２５Ｖまでの範囲の場合、高い直流バイアスによって、一次駆動信号において低電圧を使用することができるため、デジタル一次ループ（１００）にデジタル乗算素子（１０５）を用いることは有益である。この場合、交流駆動信号の振幅は、たとえば０．６Ｖであってもよく、他のどのような場合も、公称１．８Ｖの電源レール内であってもよい。その結果、この高い直流ローターバイアスは、最も高い交流駆動信号振幅の２０倍以下であってもよい。高い直流バイアスが用いられない場合に駆動直流制御に典型的に必要な高電圧駆動を省くことによって、一次ループ回路に必要なシリコン領域が減少する。一次駆動ループによって誘導されたオフセット（一次誘導オフセットとも知られている）および二次信号におけるノイズを、この配置で補償することは比較的簡単である。オフセット補償についてのさらなる詳細は後述する。

さらに他の実施の形態において、ＡＧＣ（１０４）は、デジタル一次交流信号を形成するために乗算器（１０５）の代わりに回路に置かれたデジタル加算素子において、位相φ１を有する交流信号と組み合わせされる直流信号を提供する。高電圧駆動が必要になる可能性が高いにもかかわらず、駆動および二次的な感知の間の一定のクロスカップリング経路が優位の割合を占めるオフセットソースであるとき、このオプションは実現可能かもしれない。交流部分が一定を維持するため、直流制御によってオフセットを安定させることができる。

デジタル一次ループにおいてＤＦ（１０６）を用いる図３の実装では、検知された一次信号から駆動信号が直接生成され、一次質量体の運動が小さな振幅であるとき、この信号は起動時には初期は弱いので、システムの起動時に高いゲインが必要であるかもしれない。ＤＦ（１０６）が必要とする起動増幅の需要を満たすことを目的として、より高いゲインを有することができるようにするために、振幅制限回路ＡＬ（１０７）は、十分な振幅が起動時および必然的にデバイスの通常動作時にも達成されたときに、デジタル化一次信号の振幅を制限するためにこの実施の形態１に導入される。その結果、デジタル化一次信号の振幅は、回路の線形範囲上で維持される。そのような振幅制限回路ＡＬ（１０７）は、データビットに対して、たとえば対数目盛または簡易な右位相素子を含んでもよい。それはＤＦ（１０６）の出力において所定の信号しきい値レベルに到達したとき、ＤＦ（１０６）の出力において提供されるデジタル化一次信号の振幅を制限する。さらに、振幅制限回路ＡＬ（１０７）は、一次入力信号レベルがＤＦ（１０６）の出力において所定の信号しきい値より小さいとき、起動時にデジタル一次ループのゲインを増加させてもよい。言い換えれば、振幅制限回路ＡＬ（１０７）は、デジタル一次駆動交流信号の振幅を制御する。そのような簡易な振幅制限回路ＡＬ（１０７）は、速くかつ安定した起動を可能にする、非常にコスト効率の良い方法を提供する。振幅制限回路ＡＬ（１０７）において位相シフトは重要ではないため、信号の位相に軽微な影響しか与えない。そのため、ＡＬ（１０７）の出力における信号の位相φ１は、ＤＦ（１０６）の位相応答によって定義される。起動の配置に対して、さらに可能な配置を後述する。

図３の実施の形態において、ＤＦ（１０６）の帯域外のゲインは、一次質量体の共振周波数ｆ_ＲＥＳのゲインより単にわずかに高い、または低くなるようにさえ設計されてもよい。

図３の実施の形態において、一次素子の起動は、単に、電気回路のスイッチを入れることによって発生するノイズによって生じた小さな刺激によって生じてもよい。特定の起動刺激のないそのような起動処理は比較的遅く、第１アナログ−デジタル変換器ＡＤＣ（１０１）は、比較的高い解像度機能を有することが必要である。その結果、ノイズによって生じた最小の運動は、ＡＤＣ（１０１）の量子化レベル間では消えない。

図４に示された実施の形態において、デジタル化一次信号は、マルチプレクサ回路ＭＵＸ（１０９）を介してデジタルフィルタＤＦ（１０６）に供給される。この実施の形態において、デジタルフィルタはローパスフィルタであることが好ましい。マルチプレクサ回路（１０９）は、起動のためにデジタル一次ループ（１００）への起動インパルスの提供を可能にすることを目的としている。起動は、デジタルパルス型信号がＭＵＸ（１０９）の入力を介してデジタル一次ループ（１００）に供給されるように起動においてＭＵＸ（１０９）を制御することにより実現される。それによって、デジタル一次ループ（１００）およびアナログバックエンド回路ＢＥに一次質量体（図示せず）に向かって初期駆動力を生成させ、それにより一次質量体に発振振動運動を開始させる。デジタルパルス型信号は１つのインパルスサンプルを含んでもよく、言い換えれば、０でない値のデジタル値、または定義された電圧ステップまたはパルス応答のデジタル表示などの他の適切な波形は、デジタルフィルタＤＦ（１０６）の入力に向かって供給される。これによって、ＤＦ（１０６）はそのインパルス応答に従って信号を出力する。この出力信号は、周波数成分も含み、これらはどちらもＤＦ（１０６）の固有周波数ω_０と等しく、かつこれに近傍の周波数成分である。この固有周波数ω_０がＭＥＭＳ素子の共振周波数と一致されたとき、この起動インパルス信号により、共振周波数ｆ_ＲＥＳにおいてＭＥＭＳ共振器の発振振動が起動される。通常動作中に、デジタル化一次信号は、マルチプレクサ回路ＭＵＸ（１０９）を介して単に供給される。このことは、信号の位相または振幅に影響を与えるものではない。

デジタルパルス型として起動インパルスを供給して、起動のために初期共振周波数信号を生成する際にＤＦ（１０６）のインパルス応答の特徴を利用することによって、非常にコンパクトな回路が可能になり、さらに有効な起動を実現させることができる。ＭＵＸをたとえば加算素子に置き換えることにより、同様の機能が達成されてもよいことも一般的に知られている。ここでは、通常動作中にデジタル一次ループに加算された信号は０に設定される。

デジタル回路において、上記で開示したような起動インパルスは、簡素かつ単純に実装される。このような起動インパルスは、事前に定義された共振周波数ｆ_ＲＥＳにおける静電ステップによって作成された信号を一次ループに増幅させる、小さな静電ステップに過ぎないかもしれない。インパルスが一次出力信号に直接供給される場合、帯域幅が無制限であることにより、不要な共振器の振動モードを励起させるリスクが生じる場合がある。したがって、図４に示されるように、ＤＦ（１０６）の前にデジタル一次ループ（１００）に起動インパルスを供給することは実現可能である。たとえば１から４までの範囲内であり、１より大きいことが好ましい高いＱ値を用いると、ＤＦ（１０６）の９０度の位相遅れおよび振動周波数は、起動のために十分に近くなる。

図５に示された別の実施の形態において、マルチプレクサ回路ＭＵＸ（１０９）は、デジタル加算素子（１０５）の後であり、かつ第１ＤＡＣ（１１０）の前のみデジタル一次ループ（１００）に配置される。上記のマルチプレクサを起動させる実施の形態と同様に、マルチプレクサ回路（１０９）は、起動のために駆動ループに向けて起動インパルスの提供を可能にすることを目的としている。この実施の形態２において、当該起動インパルスは、一次アナログバックエンドおよび一次質量体に向けて最初に供給され、それによって一次質量体が動作を開始する。その動作は一次入力信号において反映される。ＤＦ（１０６）のＱ値が、たとえば最小単位より小さい場合に、この代替案を実現可能としてもよい。その場合、図４の場合において共振周波数でインパルスの電力を減衰させる。

２つの特定の例をここに開示したが、デバイスが起動状態の間にデジタル一次ループで起動インパルスの供給を可能にするためのマルチプレクサ回路ＭＵＸ（１０９）は、デジタル一次ループ（１００）内の他の可能な場所に適用されてもよい。

デジタル化一次信号もデジタル二次ループ（２００）に供給され、デジタル二次ループ（２００）は、二次信号における一次誘導オフセットの補償を可能にするためにこの信号を利用する。図３の実施の形態のようないくつかの実施の形態において、デジタル化一次信号は、デジタルフィルタＤＦ（１０６）によって位相シフトを行った後にのみデジタル二次ループに提供される。言い換えると、当該信号は、この信号の振幅が駆動交流信号成分に対応する一次ループポイントから提供される。これによって、ＡＧＣ制御の後でさえも、オフセット補償に用いられたこの信号をクロスカップリングされた一次駆動交流信号に一致させることができるようになる。図４の例示的な実施の形態のような別の実施の形態において、デジタル化一次信号は、第１アナログ−デジタル変換器ＡＤＣ（１０１）の出力から直接デジタル二次ループに向けて提供される、すなわち、デジタル化一次信号の位相シフトを行う前に提供される。このデジタル化一次信号は、二次信号におけるいかなる一次誘導オフセットも補償するために、当該デジタル化一次信号の位相シフトをＤＦ（１０６）で行う前または行った後にデジタル一次ループ（１００）からデジタル二次ループ（２００）に向けて提供される。このデジタル化一次信号は、一次オフセット補償信号と呼ばれる。しかしながら、ＤＦ（１０６）の後に信号を取得しなければならない、クロスカップリングされた駆動交流信号によるオフセットと、ＤＦ（１０６）より前に信号を取得することが好ましい、二次ＡＦＥまたは直接励起内でのクロック信号のクロスカップリングなどによる駆動交流信号に直接依存しない他の原因によるオフセットとを区別することが重要である。デジタル二次ループのＩＩＲ（２０６）の前にすべての室温でのオフセットを補償することによって、ダイナミックレンジの制限が確実に生じないようにする。結合される感度および位相の調整および較正が非常に小さなステップで可能なこのような配置は、一次ループの全デジタル設計によって有益に実現され、これはアナログ設計において実現可能ではない。

デジタル部に高品質のクロックを使用することによって、図３、図４および図５の実施の形態に示されるような、デジタルＰＬＬを用いないデジタル制御装置回路のトポロジーが可能になるが、高品質のクロック源が常に利用可能とは限らないため、高品質のクロックは、典型的には外部の要素からのみ利用可能である。オンチップ緩和型発振器またはリング発振器は、典型的に外部の水晶発振器以上に相当にドリフトしている。特に、素子の共振周波数ｆ_ＲＥＳおよび／またはデジタルフィルタ応答の間にほんのわずかな周波数ドリフトが生じることによっても、ＭＥＭＳデバイス全体の性能が不十分になるかもしれない。たとえば、折り返し音は、デジタル一次ループ（１００）および／またはデジタル二次ループ（２００）において生成されるかもしれない。この折り返し音は、１以上の可動ＭＥＭＳ質量体の不要な共振モードによってさらに増大されることがある。デジタル一次ループ（１００）に使用されたクロックがＭＥＭＳ振動と同期されない場合、このような折り返しの問題は、帯域内ノイズ、オフセット、および帯域外ノイズのうちのいずれかに影響を与える場合があり、また、周囲温度の変動および回路の経時劣化によって回路の性能が変更される場合もある。実際には、そのような問題が表面化するには特定の温度点などの特別な条件が必要になる場合があるので、そのような問題がデバイスに生じることを認識することは困難かもしれない。

調整機能を有する緩和発振器などのシステムクロック源を、複数のノイズシェーピングＤＡＣに組み合わせることにより、適切な同期を改善して必要な時に容易に実現することができる。これによって、デジタルおよびアナログの段階の間にコンパクトなインタフェースが提供される。よって、同期動作は、システムクロック周波数に高い要件が求められる、複雑なデジタルＰＬＬを有するという負担を負うことなく達成することができる。たとえば、５ビットの２次または３次のデルタシグマＤＡＣは、各実施の形態による回路でノイズシェーピングＤＡＣとして利用してもよい。一次ループのデジタルフィルタＤＦ（１０６）は、積分器を含んでもよい。これによってＤＡＣの非線形性によって生じた誤差、および一次信号およびシステムクロックの間のあらゆる位相誤差を除去する。図３、図４、図５および図６に示されたデジタル一次ループ（１００）において、システムが始動されるとき、初期周波数誤差が１０％以下であれば起動が成功するように、ＤＦ（１０６）の周波数応答を設計してもよい。ＡＧＣ（１０４）への入力がＬＰＦの前に取得された場合、ＤＦ位相シフトは理想的な−９０度ではなく、ＤＦ（１０６）に高い品質係数が利用されるときにゲインが減少する場合があることから、１０％の誤差により駆動力のみが減少する。たとえば、初期のデジタルクロックにおいて１０％の不一致があることにより、１０度（１０°）の位相誤差が生じるという制限となりえ、これは、駆動力の１．５％の減少に相当する。この制限は、起動に与える影響が最小限であり、閉駆動ループおよび図６のＰＬＬ（３００）はいずれも互いに独立して始動することができる。

制御装置のデジタル回路に高品質のクロック源を提供するために、図６の実施の形態で開示されるように、ＰＬＬ（３００）を用いてもよい。このＰＬＬ（３００）は、高品質のＤＳＰマスタクロック信号（ＣＬＫ＿ＤＳＰ）を生成するためにのみ用いられるが、これは、閉駆動ループ回路またはデジタル一次ループ（１００）の一部ではない。一次ループのデジタルフィルタＤＦ（１０６）は、ＰＬＬ（３００）にフィルタリングされた振動入力信号を提供することが有益である。

図７は、デジタル信号処理回路のために、同期された高品質のＤＳＰマスタクロック信号ＣＬＫ＿ＤＳＰを提供するための例示的なＰＬＬ回路（３００）をさらに詳細に示す図である。ＰＬＬ（３００）は、フィルタリングされたクロック信号（フィルタリングされたデジタル化一次信号）をＤＦ（１０６）の出力から受信する。この信号は、デジタルフィルタＤＦ（１０６）によってフィルタリングを行ったため、歪みがない。ＰＬＬ（３００）において位相周波数検出器ＰＦＤ（７０１）は、アナログＶＣＯ（７１０）から受信され、クロック分割回路ＤＩＶ（７０５）で分割されたクロック信号と、デジタル一次ループ（１００）からの基準信号とを比較し、２つの入力間の位相および周波数の差分に対して変動する直流信号を生成する。この直流成分は、ループフィルタＬＦ（７０２）においてフィルタリングされた後に、ＶＣＯ（７１０）を制御するために利用される。デジタル一次ループでＬＰＦが共振周波数において９０度の位相遅れをするように設計されているが、システムは、最高１０度の初期誤差で始動する場合、その誤差はＰＬＬが基準周波数に固定させた後に除去される。同期させた後、デジタル一次およびデジタル二次ループの両方において、ＰＬＬがデジタル制御回路のための正確なＤＳＰマスタクロック信号ＣＬＫ＿ＤＳＰを提供すると、二次同期検波およびオフセットの取消しが正確に機能する。ＤＳＰマスタクロック周波数は、共振周波数が変化した場合でも共振周波数と一致させることができるように、制御可能にすることもできる。デジタル制御装置回路が起動における周波数の整定によって、デジタル化一次信号レベルおよび起動時間に無視できるほどわずかな影響があるように不同期クロックで計測されるときにさえ確実に起動させることにより、一次ループの起動は、ＤＳＰマスタクロックの同期と独立して作られてもよい。

［復調信号および較正された位相シフト係数］
デジタル二次ループ（２００）は、同期検波のために、同相復調信号Ｉ＝ｓｉｎ（２πｆ_ＰＲＩＭＴ＋φ３）および直交復調信号Ｑ＝ｓｉｎ（２πｆ_ＰＲＩＭＴ＋φ４）＝ｃｏｓ（２πｆ_ＰＲＩＭＴ＋φ３）を必要とする。図３、図４、図５、および図６に開示された実施の形態において、位相シフトのために、オールパスフィルタであるＡＰＦ１（１５１）およびＡＰＦ２（１５２）は、デジタル一次ループ（１００）とデジタル二次ループ（２００）との間に配置される。デジタル二次ループ（２００）に対する復調信号は、フィルタリングされたデジタル化一次信号から、これらのオールパスフィルタＡＰＦ１（１５１）およびＡＰＦ２（１５２）によって生成される。当業者によって知られているように、オールパスフィルタの使用は、フィルタを実現するための単なる１つの代替案である。たとえば、特にオフセット低減または高周波ノイズフィルタリングが必要なとき、ローパスフィルタ、ハイパスフィルタ、またはバンドパスフィルタなども、実行可能な選択肢である。または、位相シフト法は、遅延線によって、または当該技術において既知である他の実現可能な代替案で実現されてもよい。φ３およびφ４の間の正確な９０度の位相シフトも、共振周波数において９０度の位相シフトを実施する論理回路で実施されてもよい。しかしながら、フィルタオプションによって、デジタル制御回路で低クロック周波数を使用することができ、それによってさらに、設計全体の目標のうちの１つである、デジタル回路で電力消費を低くすることが容易になるため、有益である。オールパスフィルタによって生じた位相シフトは、較正された位相シフト係数ＣＰＣを用いて較正される。各オールパスフィルタは、固有の較正係数があるため、それぞれのオールパスフィルタは、それぞれの信号に対して意図した位相シフトを生じさせる。同相復調信号Ｉと直交復調信号Ｑとの間の位相シフトは、本質的に９０度である。較正された位相シフト係数ＣＰＣは、ＣＰＵなどのプロセッサ、またはレジスタ（図示せず）から受信されてもよい。較正された位相シフト係数ＣＰＣは、製造プロセスの間のＭＥＭＳデバイスの初期較正中に得られ、ＭＥＭＳデバイスが動作中のときに後で利用するためにレジスタまたはメモリ／複数のメモリに格納されることが好ましい。共振周波数ｆ_ＲＥＳの変動、素子とＡＳＩＣとの間の寄生抵抗器の変動、および二次ループの特性の変動などの影響を含めるために、較正された異なる位相シフト係数を、ある範囲の温度にわたって較正してもよい。

図３、図４、図５、および図６に示された実施の形態において、位相をシフトするオールパスフィルタであるＡＰＦ１（１５１）およびＡＰＦ２（１５２）は、デジタル一次ループ（１００）とデジタル二次ループ（２００）との間に論理的に配置される。実際の回路実装において、これらのフィルタは、ＭＥＭＳ制御回路において適切ないずれの場所に実装されてもよいことは理解されるであろう。

［二次ループ］
二次信号は、二次質量体の動きによって生じ、アナログフロントエンド回路（ＡＦＥ）によってアナログ電気信号に変換される。アナログフロントエンド回路は、アナログ二次入力信号を提供し、これはデジタル二次ループ回路（２００）の入力で受信される。この二次入力信号は、デジタル二次ループ回路（２００）の、第２ＡＤＣ（２０１）と呼ばれてもよいアナログ−デジタル変換器ＡＤＣ（２０１）によってデジタル化される。

デジタル二次ループ（２００）に対して、２つの基本設計の代替案を開示する。

実施の形態１を、図３に示す。この実施の形態１は、フォースフィードバック機能を有しない回路である。デジタル化二次信号は、第１ローパスフィルタ（２１６）でフィルタリングしてもよい。フィードバックのためにデジタル化二次信号の位相を調整する必要は特にないが、共振周波数ｆ_ＲＥＳを超える高調波などの不要な高周波を減衰させるのみであるため、この第１ローパスフィルタ（２１６）は、いずれのデジタルローパスフィルタのトポロジーを用いてもよい。第１ローパスフィルタ（２１６）は、無限インパルス応答（ＩＩＲ）フィルタを含むことが好ましい。

デジタル二次ループ回路（２００）の実施の形態２および実施の形態３において、フォースフィードバック機能性が含まれている。図４および図５に、これらの実施の形態をそれぞれ開示する。図６におけるデジタル二次ループの実施の形態は、図５のデジタル二次ループの実施の形態に本質的に対応する。実施の形態２および実施の形態３によれば、コヒーレント検波器回路ＣＤ（２０２）によってデジタル化されフィルタリングされた信号を処理する前に、第１無限インパルス応答フィルタＩＩＲ（２０６）でデジタル化二次信号をフィルタリングすることが好ましい。デジタル二次ループにＩＩＲ（２０６）を用いる利点は、１つのフィルタ回路で複数の目的を果たすことができるということである。ＩＩＲ（２０６）は、フォースフィードバックに必要であり、これには、二次信号に９０度の位相遅れが必要である。そのため、領域および電力が節約される。第１無限インパルス応答フィルタＩＩＲ（２０６）は、共振器の共振周波数ｆ_ＲＥＳにおいて、デジタル化二次信号に対して−９０度の位相シフトを生成する。第１ＩＩＲ（２０６）を用いるさらなる利点は、デジタル化二次信号の直流信号レベルが維持され、また、第１ＩＩＲ（２０６）が本質的にデジタルローパスフィルタであるとともに、共振周波数ｆ_ＲＥＳを超える高調波周波数およびノイズが減衰されるということである。第１ＩＩＲ（２０６）は、２次またはそれ以上の次数のローパスフィルタであることが好ましい。このフィルタは、ピーキングフィルタとしても構成されてもよい。９０度の位相遅れなしで二次信号の検知を実現することもできるが、一次周波数の９０度の位相遅れを有するデジタル化二次信号は、二次ループでフォースフィードバック機能性を実現するために役立つ。デジタル二次ループ（２００）にフォースフィードバックを配置することにより、二次素子、二次フロントエンド回路、および二次バックエンド回路を備える閉ループのトポロジーが形成される。フォースフィードバックおよびその効果のさらなる詳細は、後述する。第１ＩＩＲ（２０６）は、さらに第２ＡＤＣ（２０１）によって生じたあらゆる量子化ノイズもフィルタリングしてもよい。

デジタル二次ループ（２００）は、位相シフト回路を介してデジタル一次ループから、同相復調信号Ｉ＝ｓｉｎ（２πｆ_ＰＲＩＭＴ＋φ_３）およびデジタル直交復調信号Ｑ＝ｓｉｎ（２πｆ_ＰＲＩＭＴ＋φ_４）＝ｃｏｓ（２πｆ_ＰＲＩＭＴ＋φ_３）を受信する。復調信号は、フィルタリングされたデジタル化一次信号から生成される。ＩおよびＱの位相の復調信号は、位相シフト回路によって調整される。この位相シフト回路は、ＭＥＭＳデバイス回路のいずれの部分によって生じた位相遅れに対してもこれらの信号の位相を調整するために、デジタル化され、さらに好ましくはフィルタリングされて位相シフトされた二次信号を、慎重に位相をそろえてダウンコンバージョンが行われる前に、２つの位相シフトのオールパスフィルタＡＰＦ１（１５１）およびＡＰＦ２（１５２）を含むことが好ましい。この位相遅れは、たとえば、デジタル二次ループアナログ−デジタル変換器ＡＤＣ（２０１）および他の信号処理による遅延、さらに、たとえば寄生抵抗によって起こる、一次および二次機械素子によって生じた遅延などを含む。なお、少なくとも第２アナログ−デジタル変換器ＡＤＣ（２０１）によって生じた遅延は、たとえば、第２ＡＤＣ（２０１）によって用いられるサンプリング周波数に依存するであろう。そのため、ＩおよびＱの復調信号の位相は、これらの位相と、回路内の既知の即時遅延に従ってデジタル化されて位相シフトされた二次入力信号の位相とを一致させるために調整される必要があるかもしれない。上述したように、ＩおよびＱの復調信号の位相の調整は、較正された位相シフト係数ＣＰＣによって制御される。

図４の実施の形態に係るデジタル二次ループ（２００）は、さらに、デジタル一次ループ（１００）から一次オフセット補償信号として、デジタル化一次信号を受信する。図５および図６に示された実施の形態において、デジタル二次ループは、デジタル一次ループの乗算素子（１０５）の出力からデジタル一次駆動交流信号の形状の一次オフセット補償信号を受信し、図３の実施の形態２において、この一次オフセット補償信号は振幅制限回路ＡＬ（１０７）の出力から受信される。デジタル一次ループ（１００）からデジタル化一次信号を得るという厳密な事項とは関係なく、二次信号に対する一次誘導オフセット補償を行うためにデジタル二次ループのために提供されたこの信号を、一次オフセット補償信号と呼ぶことができる。

コヒーレント検波器に向けてデジタル化二次信号を供給する前に、この一次オフセット補償信号を処理して、いかなる一次駆動誘導二次オフセット、すなわち、一次駆動信号および二次信号の間で相関するあらゆるオフセット、また結果的にデジタル一次交流駆動信号におけるノイズによって生じた二次信号のノイズも補償することができるようにする。オフセット補償は、減算（加算）素子（２１３）において、適切に遅延されてスケーリングされた一次オフセット補償信号をデジタル化二次信号から減算することにより実現されてもよい。一次オフセット補償信号を遅延させてスケーリングすることは一次オフセット補償回路ＰＯＣ（２０３）において実行される。一次駆動誘導二次オフセット補償の結果の１つとしては、二次信号における種々のクロストークに関連する誤差が減少されているであろうということである。さらに、一次駆動誘導二次オフセット補償により、検知された角速度を示す、検知された同相振幅信号においてオフセット誤差が減少する。一次オフセット補償信号を処理するための回路および方法のさらなる詳細は、図１５に関連して後述する。

同期検波回路ＣＤ（２０２）は、その出力のうちの１つにおいて二次信号の復調された同相成分を提供する。この同相成分信号は、ジャイロスコープがさらされた検知された角速度についての情報を提供する。この同相成分信号は、さらなる処理を行うために、各デジタル二次ループ出力（角速度出力）においてデジタル信号として提供されてもよい。さらに、コヒーレント検波器回路ＣＤ（２０２）は、その出力の中に二次信号の復調された直交成分を提供してもよい。これは、適切な信号処理がデジタル二次ループ（２００）および二次アナログバックエンド回路（ＡＢＥ）内に適用された後、直交補償に用いられてもよい。

デジタル二次ループ回路（２００）が直交補償信号を生成する場合、コヒーレント検波器回路ＣＤ（２０２）から得られた二次入力信号の直交成分は、直交補償制御装置回路ＱＣＣ（２０４）でさらに処理されてもよい。直交補償制御装置回路ＱＣＣ（２０４）は、復調された二次信号の直交成分における直交成分を抽出する。ＱＣＣ（２０４）は、復調された二次信号の直交成分を積分する積分回路として実装されてもよい。デジタル―アナログ変換器ＤＡＣ（２０５）は、最後にデジタル直交補償成分信号をアナログ直交補償信号（ＱＣ）に変換する。それは、さらに直交補償信号（ＱＣ）を容量性直交補償電極に向けて戻して供給するために、アナログバックエンド回路（ＡＢＥ）に供給されてもよい。この容量性直交補償電極は、二次質量体の直交動作を取り除く、または低減させるために二次素子とともに動作的に配置されている。

図５および図６に示された実施の形態において、デジタル二次ループ（２００）はさらにクロスカップリング補償回路ＣＣＣ（２１０）を含む。クロスカップリング補償は、デジタル二次ループ回路（２００）内にフィードバックループを形成する。クロスカップリング補償ＣＣＣ（２１０）によって、二次ループの動的応答を制御すること、および二次バックエンド（ＡＢＥ）と二次フロントエンド（ＡＦＥ）との間に生じるクロスカップリングの補償が可能になる。クロスカップリング補償をデジタルで実現することによって、フィードバック信号の極性さえも変更してもよい簡易なスケーリング関数を含むことができる。このクロスカップリング補償をデジタルで実現することは、多くのアナログキャパシタおよび正確な抵抗器を必要とするアナログの二次ループにおける類似のフィードバックと比較して、領域効率がよい。

［フォースフィードバック］
図４、図５および図６に示されるように、デジタル二次ループ（２００）は、デジタル二次ループ（２００）においてフォースフィードバック信号（ＦＦ）を生成するためのデジタルフォースフィードバック回路を備えてもよい。フォースフィードバック信号（ＦＦ）は、アナログバックエンド回路によって二次素子に向けて供給される。このフォースフィードバック信号（ＦＦ）は、二次ループの振幅応答関数が共振器の共振周波数において、またはその共振周波数の近くでより水平になるように、二次ループの応答関数を調整するために用いられる。よって、フォースフィードバック機能は、二次ループを安定させる。

フォースフィードバック信号（ＦＦ）の生成は、デジタル化二次信号を、好ましくは２次またはそれ以上の次数のピーキング無限インパルス応答フィルタ回路ＩＩＲ（２０６）でフィルタリングすることから始める。無限インパルス応答フィルタ回路ＩＩＲ（２０６）は２次フィルタであることが好ましい。２次フィルタは、必要とするチップ面積が小さく、デジタル化二次信号に生じる遅延がわずかである。プロセッサ信号において実現されれば、たとえば、これに対応して各時間ステップ当たりの算出がＦＩＲフィルタと比較してより少なくなることを意味し、そのため、演算が節約されて遅延が減少する。さらに、上記で説明したように、ＩＩＲは共振周波数の範囲において正確な位相シフトを提供し、共振周波数を超えるわずかな遅延のみが生じて回路領域が小さい。一方、ＦＩＲは、共振周波数で正確な位相シフトを提供するであろうが、遅延がより大きくなり、回路領域がより大きくなる。フィルタ係数の一式は、ＩＩＲフィルタ回路（２０６）のピーク周波数を適切に調整して、必要なレベルでＩＩＲフィルタ回路（２０６）のＱ値を構成するために算出される。共振周波数ｆ_ＲＥＳそのものに加えて、周囲温度がこれらのフィルタ係数に影響を与えるパラメータであってもよい。これは、温度によって機械共振器の共振周波数ｆ_ＲＥＳが変化することがあるからである。共振周波数ｆ_ＲＥＳの変化に基づいて、異なる係数を定義してもよい。定義されたフィルタ係数は、（複数の）メモリまたは（複数の）レジスタに格納されてメモリもしくはレジスタから、またはＣＰＵからフィルタに提供されてもよい。共振周波数ｆ_ＲＥＳにおいては、ＩＩＲフィルタ回路（２０６）が、信号の位相を９０度変更する。二次質量体の二次的な検知運動の位相に対するこの９０度の位相遅れは、フォースフィードバック信号に必要である。入力されるデジタル化二次信号の直流（ＤＣ）レベルは、ＩＩＲフィルタ回路（２０６）において変更されず、一次周波数を超える周波数がダンピングされる。フォースフィードバックループにＩＩＲフィルタ（２０６）を用いるさらなる利点は、ピーキングＩＩＲフィルタによって生じた位相シフトが、共振周波数を超える周波数において１８０゜に近づき、またこの位相シフトは、広い周波数範囲にわたって著しく変動しないということである。たとえば、Ｑ値が１のとき、ピーキングＩＩＲフィルタの位相シフトは、６＊ｆ_ＲＥＳを超える周波数において１７０度を超え、この位相シフトは１０個の周波数の周波数範囲にわたって１８０゜±１０゜内にとどまる。Ｑ値が５のとき、このピーキングＩＩＲフィルタの位相シフトは、２＊ｆ_ＲＥＳの周波数においてすでに１７０度を超え、同様に、２＊ｆ_ＲＥＳを超える１０個の周波数の周波数範囲にわたって１８０゜±１０゜内にとどまる。

上記で記載された位相応答の技術的利点は、本質的に１８０゜の位相シフトを有する信号は、機械共振器において不要な発振振動モードを生じさせることができないということである。

同じデジタルＩＩＲフィルタが、一次ループおよび二次ループの両方に用いられる場合、チップ面積および演算をさらに節約できる可能性がある。これはデジタルＩＩＲフィルタのクロック速度を２倍にすることにより実現されてもよい。

ＩＩＲフィルタ２０６は、一次信号を用いて生成されるクロックを用いることが好ましい。一次信号をフィルタリングすることによって、クロック信号におけるノイズが減少する。一次信号からクロックを生成することによる利点は、一次共振周波数ｆ_ＲＥＳにおける変化にクロックが追従するということである。そのため、９０度の位相シフト周波数も一次共振周波数における変化に追従するため、デジタルＩＩＲフィルタの係数を調整する必要性が減少する。クロックは、フィルタリングされたデジタル化一次信号から直接生成されてもよく、または、フィルタリングされたデジタル化一次信号を受信するＰＬＬによって、安定したシステムクロックを入力として提供してもよい。

必要に応じて、フォースフィードバックループは、二次遅延補償回路（２０７）を備えてもよい。デジタル二次ループ回路（２００）に用いられるサンプリングレートが高く、それぞれのサンプリング遅延が、ｆ_ＲＥＳにおける同等の位相遅れと同様に１度より小さい場合、および／または、二次ループのＡＦＥ／ＡＢＥセクションにおいて遅延を導入するフィルタがない場合、二次遅延補償回路（２０７）を省略してもよい。

第３デジタル―アナログ変換器ＤＡＣ（２０９）は、二次アナログバックエンド回路（ＡＢＥ）に向かって供給され、かつＭＥＭＳ素子の二次質量体上でフィードバック力を生じさせるために用いられることが適切なアナログフォースフィードバック信号（ＦＦ）にデジタル信号を変換する。

図８は、いくつかのピーキングＩＩＲフィルタ回路（２０６）の周波数応答の曲線を示す。図８において、ピーキングＩＩＲフィルタの応答曲線は２５０Ｈｚの間隔で示した。
実際のデバイスにおいて、ピーキングＩＩＲフィルタ回路（２０６）のオペレーションパラメータを正確に設定するために、フィルタ係数は、たとえば１Ｈｚ、または好ましくは１０Ｈｚの間隔で算出されてもよい。その結果、ＩＩＲフィルタ回路（２０６）のピーク周波数は、共振周波数ｆ_ＲＥＳに高精度に一致させてもよい。当業者によって知られているように、機械共振器の温度は、共振周波数に影響を与える傾向にある。よって、ピーキングＩＩＲフィルタ回路（２０６）のオペレーションパラメータは、温度に依存してもよく、温度は、フィルタ係数に対する１つの選択パラメータとして用いられてもよい。

図９ａは、フォースフィードバックループの主要素、特に周波数に依存する伝達関数を有する素子を単純化した模式図を示す。これらは、アナログバックエンド回路（ＡＢＥ）における、二次素子（５２）、二次ループＩＩＲ（２０６）、二次遅延補償回路ＳＤＣ（２０７）、およびアナログフィルタＦＩＬＴ（１７２）を含む。二次入力信号、二次素子（共振器）から受信された電気信号は、連続時間であることが好ましく、またそれは、デジタル化二次信号が位相シフトのためにデジタル領域において第１ＩＩＲ（２０６）に供給される前に、図３、図４、図５および図６に示される第２ＡＤＣ（２０１）によってデジタル化される（ＡｔｏＤ）。さらに、デジタル領域において、信号が第３ＤＡＣ（２０９、ＤｔｏＡ）においてアナログフォースフィードバック信号（ＦＦ）に変換される前に、二次遅延補償回路ＳＤＣ（２０７）は、フォースフィードバック信号の遅延を調整する。テスト入力加算素子（２１１）は、テストを行うために、フォースフィードバックループにおいて、二次遅延補償ＳＤＣ（２０７）と、アナログバックエンド回路にフォースフィードバック信号（ＦＦ）を供給する第３ＤＡＣ（２０９、ＤｔｏＡ）との間のいかなる位置に提供されてもよい。この加算素子は、ＭＥＭＳデバイスの通常動作時には用いられないため、図３から図６に示されていない。図９ａの模式図は、フォースフィードバックループのテストに対して結果信号を提供するためのテスト出力に対する代替案も示す。テスト出力Ｓ_ｏｕｔ１は、ピーキングＩＩＲフィルタ（２０６）で変えられた位相だった後、コヒーレント検波器回路ＣＤ（２０２）に向かって供給された、デジタル化二次信号に対応する。テスト出力Ｓ_ｏｕｔ２は、二次遅延回路ＳＤＣ（２０７）の出力においては信号を表す。

図９ｂは、図９ａに示された各素子の伝達関数を示す。図９ａと比較すると、別の「素子」が示されており、すなわち二次質量体に影響を与える機械的な力を表す加算素子（１８２）が図９ｂに追加されている。二次素子を表す機械共振器の伝達関数ＴＦ＿ＲＥＳ（５２１）およびアナログバックエンドフィルタの伝達関数ＴＦ＿ＦＩＬＴ（１７２１）は、アナログ領域にあり、一方、第２無限インパルス応答フィルタを表す伝達関数ＴＦ＿ＩＩＲ（２０６１）および二次遅延補償回路を表す伝達関数ＴＦ＿ＣＯＭＰ（２０７１）は、デジタル領域にある。当然、二次素子の二次質量体に影響を与える力はアナログであり、加算機能１８２で示されるようにアナログ領域で生じ、一方、例示的な配置においても、テスト信号が信号加算機能（２１１１）で示されるようにデジタル領域に追加される。この例において、共振器の共振周波数ｆ_ＲＥＳは、１０^５ｒａｄ／ｓである。

図１０は、二次素子を表す機械共振器（ＴＦ＿ＲＥＳ）のみと、伝達関数および入力信号Ｔ_ｉｎおよび出力信号Ｓ_ｏｕｔ１およびＳ_ｏｕｔ２のうちの１つの出力信号を有する、ＩＩＲ（ＴＦ＿ＩＩＲ）との組み合わせを用いたループの伝達関数のボード線図を示す。Ｑ＝５、Ｑ＝１０およびＱ＝２０のＱ値のみを図で明記しているが、ＩＩＲローパスフィルタの４つの異なるＱ値（５、１０、１５および２０）に対応する曲線がこの図に表されている。Ｑ値が高いほど、位相の導関数は共振周波数において小さい。それは共振周波数の周囲で平坦になる位相反応曲線によって示されている。Ｑ値は、望まれる設計パラメータに基づいて選択されてもよい。二次ＩＩＲのＱ値は、好ましくは１から３０までの範囲内にあってもよい。二次ループにおいて速い整定時間が期待されるとき、二次ＩＩＲのＱ値は、１から３までの範囲内であることが好ましい。共振周波数において位相の導関数が小さいことは、有益である。なぜなら、位相シフトがほぼ望まれるレベルにある信号帯域が広いほど、駆動および感知、すなわち、一次運動および二次運動の間の周波数の不一致に対する耐性が高くなるからである。言い換えれば、一次ループおよび二次ループの周波数を精密に一致させることは、それほど重要ではなくなる。ＩＩＲフィルタのＱ値を増加させることによって、帯域外のゲインを減少させる間、位相の導関数を同等に低いレベルで維持することができる。なお、ループの直流ゲインは、発振振動を防ぐためには常に最小単位より小さいが、ｆ_ＲＥＳにおいて負のフィードバックを確保するためには、直流フィードバックは正で、両方の機械共振器（二次素子５２）およびＩＩＲ（２０６）の位相シフトは−９０度である。

好ましい選択肢であるが、グラフに表されたＱ値がすべて最小単位よりかなり大きい場合であっても、ある場合にはより低いＱ値も実現可能である。ＩＩＲのＱ値が、たとえば１〜３の範囲に低下された場合、位相の導関数は、ｆ_ＲＥＳにおいて増加するが、一方、共振に近い帯域外のゲインはピークに達しないように低下させることができる。これは、Ｑ値が５ですでに認めることができる。ここでは、この帯域外のゲインは著しく低下される。よって、二次ループＩＩＲの１〜３の低いＱの範囲によって、非常に速い整定時間が必要な二次ループであって、潜在的に増加された高周波のゲインも好適に許容され、寄生モードが何も励起されないという条件に対して実行可能な代替案を得ることができる。

図１１ａは、図９ｂに示された素子の個別の伝達関数のボード線図を示す。二次素子を表す機械共振器の振幅伝達関数ＲＦ＿ＲＥＳは、共振周波数ｆ_ＲＥＳにおいては明確なピークを有しており、ＩＩＲフィルタの伝達関数ＴＦ＿ＩＩＲも、共振周波数ｆ_ＲＥＳにおいてピークに達している。フォースフィードバックを実現するために重要な特徴は、この周波数では、ＩＩＲフィルタの位相応答ＴＦ＿ＩＩＲが、機械共振器の位相応答にかなり接近しているということである。バックエンドにおいて、アナログフィルタは、主として共振周波数ｆ_ＲＥＳより明確に高い、たとえば量子化ノイズなどの高周波をフィルタリングして取り除くため、アナログフィルタの位相応答ＴＦ＿ＦＩＬＴは、共振周波数における信号の位相でほんのわずかな変化が生じる。二次遅延補償の伝達関数ＴＦ＿ＣＯＭＰは、直流信号を取り除く高域フィルタとしてモデル化することができ、高域フィルタの位相シフトがローパスフィルタに対して反対方向である間、二次遅延補償の伝達関数ＴＦ＿ＣＯＭＰは、ＴＦ＿ＦＩＬＴをアナログフィルタリングすることによって生じたわずかな位相シフトを補償してもよい。

フォースフィードバックを行うために、全ループ伝達関数には、−１８０度の位相シフト、すなわち共振周波数ｆ_ＲＥＳに１８０度の位相遅れがあるものとする。この位相シフトは、共振器ＴＦ＿ＲＥＳおよびＩＩＲフィルタＴＦ＿ＩＩＲのピーキング伝達関数で達成される。そのため、さらなる位相反転は必要ではない、または許容される。コリオリの加速度計を本質的に形成するセンサループには、二次共振周波数において動作領域を提供する最も高い信号があるので、一次共振周波数および二次共振周波数の周波数を一致させることは不可欠である。

Ｔ_ｉｎからＳ_ｏｕｔ１またはＳ_ｏｕｔ２までフォースフィードバックループの組み合わせた閉ループ伝達関数を示すボード線図は、図１１ｂにおいてＩＩＲの異なるＱ値で示されている。アナログフィルタリングＴＦ＿ＦＩＬＴの影響を導入する効果は、曲線でみられてもよい。ＴＦ＿ＦＩＬＴがループに作用すると、共振周波数ｆ_ＲＥＳを超える周波数のゲインが増加する。ループにハイパスフィルタＴＦ＿ＣＯＭＰを追加することによって、共振周波数ｆ_ＲＥＳを超える周波数のゲインは、ＴＦ＿ＦＩＬＴがない場合と同様のレベルに戻る。

共振周波数ｆ_ＲＥＳより小さいゲインは、ＴＦ＿ＦＩＬＴおよびＴＦ＿ＩＩＲのみで達成された元の「中間」ピークをわずかにのみ超えてピークに達する。伝達関数素子ＴＦ＿ＲＥＳ、ＴＦ＿ＩＩＲ、ＴＦ＿ＣＯＭＰおよびＴＦ＿ＦＩＬＴを組み合わせた二次ループの伝達関数は、共振器ＴＦ＿ＲＥＳおよび位相シフト素子ＴＦ＿ＩＩＲの伝達関数のみを含む「理想の」回路と比較して、共振周波数ｆ_ＲＥＳにおいてわずかに小さな位相シフトを有していてもよい。組み合わせた位相伝達関数、そのため、図１１ｂのすべての位相シフト素子を備える回路の組み合わせた伝達関数のステップ応答によって、共振器ＴＦ＿ＲＥＳおよびフィルタＴＦ＿ＩＩＲのみの組み合わせとほぼ同じレベルの整定時間を有するフォースフィードバックループが提供される。

ＩＩＲの品質係数（品質値、Ｑ値とも知られている）を増加させることによって、帯域外の周波数においてより小さなゲインを利用することが可能になる。これによって、二次ループにおいて不要な寄生モードの発振振動が発生しにくい傾向となる。デジタル設計によって、高い品質係数で信頼性の高いフィルタが可能になる一方、同様の位相応答でアナログフィルタの実現は達成することが非常に困難かもしれない。アナログフィルタ設計において、Ｑ値の大幅な変動は許容されるべきであるが、これもまた問題となるであろう。

二次ループをデジタル化することによっても、二次ループ回路の設計にさらに柔軟性を持たせる。さらに幅広い低い導関数の位相応答帯域は、１つのみでなく２つの２次ＩＩＲフィルタを並列に配置することによって、この２つのＩＩＲを、その他の点では同様ではあるが、フィルタの固有周波数にわずかな差（すなわち８００Ｈｚ）を有するようにし、システムの共振周波数において２つのＩＩＲの固有周波数の平均を中心にすることにより、達成されてもよい。このような代替構成は、図１２において並列のＩＩＲ（２０６ａ、２０６ｂ）で示される。これを用いて１つのＩＩＲ（２０６）を置き換えてもよい。第１ＩＩＲ（２０６ａ）の固有周波数は、たとえば、ｆ_ＲＥＳ＋Δｆに設定されてもよく、第２ＩＩＲ（２０６ｂ）の固有周波数は、ｆ_ＲＥＳ―Δｆに設定されてもよい。当業者によって知られているように、ローパスフィルタの固有周波数は、フィルタによって生じた位相シフトが−９０度であるときの周波数に等しい。並列のＩＩＲの配置によって、さらに低い帯域外の閉ループ共振ゲインでさえも許容するが、共振周波数近傍でのゲイン変動も低下する。出力信号を組み合わせるために、２つの並列のフィルタの出力において加算素子（２２２）が必要である。

デジタルフォースフィードバックループのさらなる利点を得るために、第２アナログ−デジタル変換器ＡＤＣ（２０１）に設定された要件は緩和されてもよい。離散時間型シグマデルタＡＤＣは、第２ＡＤＣ（２０１）に対する実現可能な代替案であるが、連続時間型シグマデルタＡＤＣの方がさらに好ましいかもしれない。これは、高電圧検知直流バイアスを前もって得ることができ、その一方でＡＤＣ内部フィードバックによる軽微な非線形性を、共振周波数の高いループゲインによって効率的に減少することができるように、連続時間シグマデルタＡＤＣをＭＥＭＳ共振器に直接接続して連携させることができるからである。よって、アナログーデジタル変換の前に必要とされる、ゲインを増加させる回路の数が減る。十分に高い電圧検知直流バイアスおよび連続時間型シグマデルタＡＤＣによって、二次アナログフロントエンドにおいてユニティゲインでの解決策でさえも実現することができ、すなわち、アナログ／デジタル変換の前にゲインを増加させる追加の回路を有しない解決策を達成することができる。

閉ループダイナミクスに著しく影響を与えないようにするために、デジタル二次ループ回路（２００）の遅延要件は簡単に厳しいものになるため、ナイキスト型のアナログ−デジタル（ＡＤＣ）変換器およびアナログ（ＤＡＣ）変換器は、デジタル制御装置回路全体における大部分の電流を容易に消費する。電力消費が重大な要因である応用において、実行可能な代替の解決策の１つとしては、オーバーサンプリングデータ変換器をアナログ−デジタル変換およびデジタル−アナログ変換の両方に用いることである。この手法を図１３に示す。

図１３によれば、二次信号は二次素子（５２）から受信され、アナログ信号処理は、デジタル化されてもよい状態の二次入力信号を生成するための二次アナログフロントエンド回路（６２）において行われる。信号周波数（共振周波数ｆ_ＲＥＳ）が２０ｋＨｚであるとき、１０ＭＳ／ｓ（毎秒１０＊１０＾６サンプル）のサンプリングレートのシングルビット２次シグマデルタアナログ−デジタル変換器ΣΔＡＤＣ（２０１）は、２５０のオーバーサンプリング比を提供する。実現可能なオーバーサンプリング比の範囲は、１００から３００の間であってもよい。この例示的なケースにおいて、シグマデルタアナログ−デジタル変換器ΣΔ ＡＤＣ（２０１）の量子化ノイズが制限されたダイナミックレンジは、１６ビットに近く、その一方で遅延は、典型的にはわずか２サンプルである。高いオーバーサンプリング比、すなわち、高いサンプリングレートによって、ＡＤＣ変換によって生じた遅延が減少する。量子化の観点において、たとえばシグマデルタＡＤＣ回路に３次モジュレータを用いることなどによる簡単な方法で、さらに改良される。これによって、信号周波数またはより正確には共振周波数ｆ_ＲＥＳにおける量子化ノイズ伝達関数の中にノッチを有するようにシグマデルタＡＤＣを構成することにより、信号周波数で生成される局所的な量子化ノイズを最小限にすることができる。２次モジュレータを用いる実施の形態のサンプリングレートよりも遅延が増加することが許容される場合、この方法では、より低いサンプリングレートも許容される。

シングルビットデータストリームは、第１無限インパルス応答フィルタＩＩＲ（２０６）の入力または出力においてデータ率を変更せずに第１ＩＩＲ（２０６）に直接供給されてもよい。よって、信号のデシメーションは必要なく、同じサンプリング周波数をフォースフィードバックループ全体に用いてもよい。ピーキング第２無限インパルス応答フィルタＩＩＲ（２０６）は、フィルタリングされた二次信号における高周波の量子化ノイズ成分を著しく減少させるが、除去しない。したがって、追加のフィルタリングを復調の前に用いることによって、または帯域外のノイズ成分の折り返しを防ぐために、高い線形性およびデジタル化二次入力信号のデータ率と同じデータ率を有する正弦復調搬送波（Ｉ）を用いることによって、コヒーレント検波器回路（ＣＤ、図示せず）でデジタル化された（かつ好ましくはＩＩＲでフィルタリングされた）二次信号の復調において残りの量子化ノイズを考慮に入れることは大きに重要である。デジタル化された、好ましくは、ＩＩＲでフィルタリングされた（そのため位相遅延された）二次信号は、フォースフィードバック信号（ＦＦ）の生成に用いられてもよい。フォースフィードバック信号が第３デジタル―アナログ変換器（２０９）においてアナログフォースフィードバック信号（ＦＦ）に変換される前に、このフォースフィードバック信号の遅延およびゲインを調整するために、さらに二次遅延およびゲインの制御回路（２０７＆２０８）を提供してもよい。たとえば、フォースフィードバック信号（ＦＦ）における高周波ノイズ成分を低減させるために、フォースフィードバック信号（ＦＦ）をフィルタリングするための二次アナログバックエンド内にさらなるアナログローパスフィルタ（３０１）が構成されてもよい。

二次フォースフィードバックループにおける第３ＤＡＣ（２０９）は、デジタル二次ループ（２００）において第２ＡＤＣ（２０１）と同じ周波数において動作するマルチレベルシグマデルタ（ΣΔ）デジタル―アナログ変換器（ΣΔＤＡＣ）であることが好ましい。このようなマルチレベルＤＡＣの使用によって、量子化ノイズが減少する。この手法によれば、同じサンプリングレートによって、折り返しがデジタル部内に確実に起こらないため、ＡＤＣ（２０１）および第３ＤＡＣ（２０９）の間に追加のフィルタリングは必要ない。アナログ部分におけるクロスカップリングは、潜在的に問題になるかもしれないため、サンプリングレートのナイキスト周波数を超える電力を減衰させるために、アナログローパスフィルタ（３０１）を追加することは重要となるかもしれない。回路のアナログバックエンド部分において、第３ＤＡＣ（２０９）出力における量子化レベルの数、出力線形性、およびローパスフィルタ（３０１）の複雑度の間で折り合いをつけることが可能である。ローパスフィルタ（３０１）の遅延は、小さいままである必要があり、ローパスフィルタ（３０１）のコーナー周波数を、二次信号の信号周波数の少なくとも１０倍（１０ｘ）にすることが好ましい。アナログローパスフィルタリングは、センサ素子が理想的でないことによって、および／またはＡＤＣ（２０９）における折り返しによって第３ＤＡＣ（２０９）の量子化ノイズが信号周波数の誤差に変換されるリスクを低減させるために用いられてもよい。しかしながら、質量体の慣性によって機械的なローパスフィルタの役割をするため、二次質量体も高周波の量子化ノイズのためのフィルタとして利用されてもよい。高周波に非常に高いノイズ成分がある場合に、ノイズが信号周波数に折り返さないようにするために、ＭＥＭＳ素子およびの非線形性およびＡＤＣ（２０９）におけるサンプリング動作とともに、二次質量体の高周波モードにおいて注意しなければならない。

図１３に示された代替案の実施の形態からの利点は、変換器回路における遅延が最小限にされ、変換器回路による電力消費も、ナイキスト型変換器と比較して減少する。

［コヒーレント検波器］
図１４は、例示的な同期検波回路ＣＤ（２０２）の例示的模式図を示し、これは、図２から図６に開示した制御装置回路のうちのいずれかと関連してデジタル二次ループに用いられてもよい。

同相復調信号は、Ｉ＝ｓｉｎ（２πｆ_ＲＥＳＴ＋φ_３）であり、直交復調信号は、Ｑ＝ｓｉｎ（２πｆ_ＲＥＳＴ＋φ_４）であり、理想的なケースにおいて、これらの信号の位相を調整してデジタル化二次信号の同相成分および直角成分と一致させ、ＩおよびＱの信号の相対位相差を９０度に設定するために、位相の調整は、Ｑ＝ｃｏｓ（２πｆ_ＲＥＳＴ＋φ_３）として表すことができる。上記に開示したように、位相調整復調信号ＩおよびＱは、適切に較正された位相シフトフィルタＡＰＦ１（１５１）およびＡＰＦ２（１５２）から受信されてもよく、これらは、共振周波数ｆ_ＲＥＳにおいて一次ループから発振振動信号を受信する。または、変調信号は、図２の場合と同様にＤＤＳから受信されてもよい。位相シフトフィルタを用いて復調信号に位相調整を行うための目的としては、ダウンコンバージョンでは可能な限り位相がそろっているようにし、直交信号成分が得られた同相振幅成分信号に漏れ出ないように、またはその逆も同様に漏れ出ないようにするために、デジタル化二次信号をダウンコンバートするために用いられた信号が、デジタル化二次信号と確実に同じ位相であるようにするためである。デジタル二次ループ設計によって、位相値φ_３および／またはφ_４は、位相がφ_１に調整されたデジタル化一次信号と、デジタル二次ループにおいて位相シフトされた、または位相シフトされていないデジタル化二次信号との間の位相差を生じさせる、あらゆるシステム遅延を補償するために調整される。

第２アナログ−デジタル変換器ＡＤＣ（２０１）から受信され、また必要に応じて第１ＩＩＲ（２０６）または第１ローパスフィルタ（２１６）でフィルタリングされて位相シフトされたデジタル化二次信号は、コヒーレント検波器回路ＣＤ（２０２）内の２つの二次信号処理ブランチ、すなわち同相ブランチ（７１１、７１４、７１５）、および直交ブランチ（７１２および７１３）に分割されてもよい。遅延された同相復調信号Ｉは、コヒーレント検波器回路の同相ブランチにおける信号をダウンコンバートするために用いられ、および遅延された直交復調信号Ｑは、コヒーレント検波器回路（２０２）の直交ブランチにおいて、信号をダウンコンバートするために用いられる。直交補償が用いられない場合、直交ブランチを省いてもよい。

同相信号処理ブランチにおいて、デジタル化二次信号は、ここでは遅延された同相復調信号Ｉ＝ｓｉｎ（２πｆ_ＲＥＦＴ＋φ_３）が用いられて、第１ミキサ回路（７１１）によってダウンコンバートされ、このダウンコンバージョンによって同相振幅信号が得られる。復調における位相誤差を最小限にして、すなわち、可能な限り完全に位相をそろえて位相をそろえたダウンコンバージョンを行うことが重要である。この関連での完全とは、信号の位相が同じか、またはそれらが高い統計的依存性を有していることを示す。ダウンコンバージョンにおいて、入力角速度によって、一致する周波数でセンサ出力応答が生じるように、二次信号の必要信号帯域が超長波に変換される。一実施の形態において、ダウンコンバートされた必要信号帯域は、直流レベル、すなわち０Ｈｚから開始される。次に、ダウンコンバートされた同相振幅信号は、より高い周波数の不要信号成分を低減させるためにローパスフィルタリングされてもよい。デシメーションフィルタ（７１４）、たとえばカスケード積分櫛形（ＣＩＣ）フィルタは、ダウンコンバートされた同相振幅信号をフィルタリングして、同相振幅信号のサンプリングレートを減少させるために用いられてもよい。デシメーションフィルタ（７１４）は、サンプリング周波数の大きな変化を考慮すると柔軟性を有し、また、それは、ダウンコンバージョン中に信号に出現する可能性のある一次周波数のいかなる高調波成分も効率的にフィルタリングする。

二次信号をデジタル化するためにシグマデルタＡＤＣを使用した結果、高周波において高レベルの量子化ノイズが二次ループに含まれている場合、デジタル一次ループおよびデジタル二次ループの両方において、ならびにデジタル二次ループおよびデジタル一次ループの間の信号経路で共振周波数の１００〜３００倍のレベルの同じ高いサンプリングレートを利用することが有益かもしれない。少なくとも、二次と同じサンプリングレートを有するために、一次ループ信号の直線補間が適しているであろう。一次信号に量子化ノイズがなく、そのため本質的にｆ_ＲＥＳより高い信号電力もないと仮定すると、同じサンプリングレートに使用することによって、復調処理において二次的なＡＤＣ量子化ノイズがダウンコンバージョンされることを防ぐ。理論上、もしフォースフィードバックが二次ループに使用されていなければ、共振周波数の単に１０倍の次数のサンプリングレートを用いることができるだろう。しかしながら、フォースフィードバックの応答時間の要件において、デジタル回路のサンプリングレートの実際の最小値が共振周波数の約１００倍に設定されている。

デシメーションフィルタ（７１４）で同相振幅信号を必要に応じてフィルタリングした後、同相振幅信号に残る小さな位相誤差は、さらに、達成された同相および直交チャネル（Ｉｓ、Ｑｓ）振幅信号に対するベクトルノルムを算出して補正してもよい。ベクトルノルム回路ＶＮ（７１５）は、同相振幅信号に対してベクトルノルム

を算出する共通モード信号処理ブランチに含まれていてもよく、そのため、ベクトルノルムは、同相振幅値のベクトル（Ｉｓ）と、直交振幅値のベクトル（Ｑｓ）とが組み合わされた長さの絶対値を示す。ベクトルノルムの符号は、検知された角速度の正確な方向を維持するために、共通モード信号ベクトルの符号と同じである。よって、コヒーレント検波器回路によって提供される、結果として生じる同相振幅信号は、結果として生じる同相増幅のベクトルと直交振幅のベクトルとを組み合わせた長さの絶対値を含んでもよい。ベクトルノルムの算出は、たとえば、相対的位相φ３およびφ４を有する共振周波数信号に対応する同相復調信号Ｉおよび直交復調信号Ｑ間の（正確な９０度から離れた）最適ではない位相差によって生じた誤差を補償するために用いられてもよい。デジタル発振信号φ３およびφ４の間で正確な９０度の位相差を確保することに比べて、同相信号に対して位相がそろっていることの検知を行った後にベクトルノルムの算出を用いるこの利点は、これらの信号を生成する回路の設計制約を減少させてもよいということである。ベクトルノルム算出は、復調においてあらゆる位相の不一致による影響を除去するために有益である。たとえば、復調クロックに位相のずれがある状態において、直交補償は、角速度信号に反応するかもしれない。よって、直交補償帯域幅を超える周波数では、同相振幅チャネルのゲインは変化する場合がある。ベクトルノルム算出によって、この種の周波数依存のゲインシフトを除去することができる。ベクトルノルムの効率的な算出は、ＣＯＲＤＩＣアルゴリズムを用いて実現されてもよい。

１つの代替案の実装において、一次オフセット補償回路ＰＯＣ（２０３）によって提供される、遅延させてスケーリングされた一次オフセット補償信号は、同相ブランチにおいて、ミキサ回路（７１１）でダウンコンバージョンを行う前に減算素子（２１３）を結合することによって、コヒーレント検波器ＤＣ（２０２）の同相ブランチから減算される。

直交信号処理ブランチにおいて、デジタル化二次信号を、第２ミキサ回路（７１２）において遅延された直交復調信号Ｑを用いてダウンコンバートすることによって、直交振幅信号が生じる。同相復調信号Ｉと同様に、可能な限り完全に位相をそろえてデジタル化二次信号のダウンコンバージョンを行うことが重要である。特に直交補償が完全でない場合、ダウンコンバージョンでの位相誤差によって、ゲイン誤差およびオフセット依存も生じるかもしれない。ダウンコンバージョンにおいて、入力角速度によって、一致する周波数でセンサ出力応答が生じるように、二次信号の必要信号帯域が超長波に変換される。一実施の形態において、ダウンコンバートされた必要信号帯域は、直流レベル、すなわち０Ｈｚから開始される。次に、ダウンコンバートされた直交ブランチ信号は、より高い周波数の不要信号成分を低減させるためにローパスフィルタリングされる。デシメーションフィルタ（７１３）は、必要な場合にダウンコンバートされた直交振幅信号をフィルタリングするために用いられてもよい。直交信号処理ブランチにおけるダウンコンバージョンおよびフィルタリングの結果、二次入力信号において直交成分の振幅を表すデジタル信号が得られる。一実施の形態において、デシメーションフィルタは、約１００Ｈｚを超える周波数を有するあらゆる信号成分を減衰させる。なお、デシメーションフィルタ（７１３、７１４）は任意であり、たとえば、デジタルＬＰＦ（１０６）およびＩＩＲ（２０６）が第１ＡＤＣまたは第２ＡＤＣ（１０１、２０１）によってそれぞれ生じたいかなる量子化ノイズもフィルタリングするとき、コヒーレント検波器回路（２０２）からデシメーションフィルタを省いてもよい。

［オフセット補償］
図１５は、一次オフセット補償回路ＰＯＣ（２０３）の一実施の形態を示す。一次駆動誘導二次オフセットは、種々の理由で生じる場合がある。たとえば、一次運動がまだ小さいが、一次駆動が活性化されたとき、一次駆動および二次信号の間のクロストークは、二次信号において同相成分の存在として検知される場合がある。一次チャネルおよび二次チャネルの間のオフセットの他の例示的な原因は、いくつか挙げると、復調誤差、一次質量体の一次運動による二次質量体の直接励起、バイアス電圧のゼロでないインピーダンス、および等大でないダンピングによるリップルなどである。そのため、ジャイロ装置が角速度にさらされていないとき、オフセットは二次信号において０の値からのあらゆる偏差を指す。デジタル遅延回路（７１０）、乗算器回路（７１７）を含み、減算（加算）素子（２１３）で二次信号チェーンに結合されるオフセット補償回路は、デジタル化二次同相信号からのそのような多数のオフセット信号を補償する。

一次遅延Δ_ＰＲＩＭが、較正プロセスで定義され、１以上の較正係数Ｃｏｅｆｆ_Ｔは、二次信号からのクロストーク信号の同相成分を最小限にするために定義されてもよい。たとえば、異なる較正係数Ｃｏｅｆｆ_Ｔが、異なる周囲温度に対して定義されてもよい。温度依存の較正係数Ｃｏｅｆｆ_Ｔを用いることによって、さらに従来の温度補償で可能な周囲温度を超えた異なる周囲温度におけるオフセット補償が向上するであろう。特に、そのような温度依存の較正係数Ｃｏｅｆｆ_Ｔによって、一次駆動誘導二次オフセットと相関する、一次ループ信号における不正確さを低減させることを可能にしてもよい。次に、遅延値および／または較正プロセスにおいて定義された対応する較正係数は、その後に使用されるために適切なメモリまたは（複数の）レジスタに格納される。

一次駆動誘導二次オフセット補償を可能にするために必要とされる一次オフセット補償信号に対して調整可能な遅延Δ_ＰＲＩＭは、たとえばプログラム可能なＦＩＦＯ回路、または調整可能な遅延Δ_ＰＲＩＭを導入するためのデジタルフィルタなどの、適切なデジタル遅延回路（７１０）によって実現されてもよい。ＦＩＦＯおよびデジタルフィルタは、いずれも正確で小さな位相ステップを提供するため、位相較正に適度な許容を与えることができる。さらに、較正係数Ｃｏｅｆｆ_Ｔは、デジタル化二次信号から得られるオフセット補償信号を減算する前に、時間遅延された一次オフセット補償信号に乗算回路（７１７）によって適用されてもよい。

図１６は、例示的なＭＥＭＳジャイロスコープにおける一次駆動誘導二次オフセットの補償結果を示す図である。以下の２つの信号のパワースペクトル密度（ＰＳＤ）が表示される。検知される角速度が０ｄｐｓ（度毎秒）である場合の、補償されなかった二次信号、および補償された二次同相信号である。補償されていない信号は、特に５Ｈｚより小さい周波数においては高いオフセットレベルを示す。補償された信号は、これらの周波数において一次駆動ループ誘導二次オフセットを著しく減少させたことを実証する。

技術の進歩とともに、種々の方法で発明の基本的概念を実現することができることは当業者に明らかである。したがって、発明およびその実施の形態は上記の例に限定されないが、それらは請求項の範囲内で変動してもよい。

Claims (17)

1. ＭＥＭＳジャイロスコープのためのデジタル制御回路であって、
   アナログ一次入力信号をデジタル化してデジタル化一次信号にする第１アナログ−デジタル変換器と、ＭＥＭＳジャイロスコープの機械共振器の共振周波数において前記デジタル化一次信号に−９０度の位相シフトを生じさせる第１デジタル無限インパルス応答フィルタであって、フィルタリングされたデジタル化一次信号を出力において提供する第１無限インパルスフィルタとを有する、デジタル化一次信号を処理するデジタル一次ループ回路と、
   デジタル化二次信号を処理するデジタル二次ループ回路と、
   前記フィルタリングされたデジタル化一次信号から、位相シフトされた２つの復調信号を生成するデジタル位相シフトフィルタ回路とを備え、
   前記デジタル二次ループは、前記位相シフトされた２つの復調信号を用いて、前記デジタル化二次信号を復調する
   デジタル制御回路。
2. 前記第１無限インパルス応答フィルタは、さらに、前記第１アナログ−デジタル変換器によって生じた、前記デジタル化一次信号における量子化ノイズをフィルタリングする
   請求項１に記載のデジタル制御装置回路。
3. 前記デジタル二次ループ回路は、アナログ二次入力信号をデジタル化して前記デジタル化二次信号にする第２アナログ−デジタル変換器を備え、
   前記デジタル位相シフトフィルタ回路は、同相復調信号および直交復調信号を含む、前記位相シフトされた２つの復調信号を出力において生成し、
   前記デジタル二次ループ回路は、さらに、前記同相復調信号および前記直交復調信号を受信し、前記同相復調信号および前記直交復調信号を用いて前記デジタル化二次信号の位相をそろえて復調を行うためのコヒーレント検波器回路を備える
   請求項１から２のいずれか１項に記載のデジタル制御装置回路。
4. 前記デジタル二次ループは、さらに、前記ＭＥＭＳジャイロスコープの前記機械共振器の前記共振周波数において前記デジタル化二次信号に−９０度の位相シフトを生じさせる第２デジタルローパスＩＩＲフィルタを備える
   請求項２から３のいずれか１項に記載のデジタル制御装置回路。
5. 前記第２デジタルローパスフィルタは、さらに、前記第２アナログ−デジタル変換器によって生じた、前記デジタル化二次信号における量子化ノイズをフィルタリングする
   請求項４に記載のデジタル制御装置回路。
6. 前記デジタル位相シフトフィルタ回路は、前記同相復調信号および前記直交復調信号を生成するために前記デジタル化一次信号を位相シフトするための少なくとも２つのデジタルフィルタを有し、前記複数の位相シフトデジタルフィルタは、温度に応じて変動しうる、較正された複数のフィルタ係数で較正される
   請求項２から８のいずれか１項に記載のデジタル制御装置回路。
7. 前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器のうちのいずれかは、シグマデルタアナログ−デジタル変換器を含む
   請求項１から６のうちのいずれか１項に記載のデジタル制御装置回路。
8. 前記シグマデルタ変換器は、連続時間型シグマデルタアナログ−デジタル変換器を含む
   請求項７に記載のデジタル制御装置回路。
9. 前記アナログ−デジタル変換器の量子化ノイズ伝達関数は、前記ＭＥＭＳジャイロスコープの前記機械共振器の前記共振周波数においてノッチを有する
   請求項６から８のいずれか１項に記載のデジタル制御装置回路。
10. 前記デジタル一次ループは、さらに、前記デジタル化一次信号における交互全振幅レベルを検知して、デジタル一次交流信号を生成するために、デジタル化されて位相シフトされた前記一次信号の前記振幅を乗算するデジタル乗算素子を制御するオートゲインコントロール回路を備える
    請求項１から９のいずれか１項に記載のデジタル制御装置回路。
11. 前記デジタル一次ループは、さらに、前記デジタル化一次信号における交互全振幅レベルを検知して、前記デジタル化一次交流信号を生成するために位相シフトされた前記デジタル化一次信号に加算される直流信号を提供する、オートゲインコントロール回路を備える
    請求項１から１０のいずれか１項に記載のデジタル制御装置回路。
12. 前記デジタル一次ループは、さらに、前記ＭＥＭＳジャイロスコープの前記機械共振器の共振周波数における周波数成分を含む信号を前記第１デジタル無限インパルス応答フィルタに出力させるデジタルパルス型を含む起動信号を、前記デジタル一次ループにおいて提供する起動回路を備える
    請求項１から１１のいずれか１項に記載のデジタル制御装置回路。
13. 前記デジタル一次ループは、さらに、前記第１デジタル無限インパルス応答フィルタの前記出力において前記フィルタリングされたデジタル化一次信号の振幅を制御する振幅制限回路を備える
    請求項１２に記載のデジタル制御装置回路。
14. 前記コヒーレント検波器回路は、
    前記同相復調信号を用いて前記デジタル化二次信号を同相振幅信号にダウンコンバートする第１ミキサ回路を含む同相ブランチと、
    前記直交復調信号を用いて前記デジタル化二次信号を直交振幅信号にダウンコンバートする第２ミキサ回路を含む直交ブランチとを備え、
    前記コヒーレント検波器回路の前記同相ブランチは、さらに、同相振幅値のベクトルと直交振幅値のベクトルとを組み合わせた長さの絶対値を含むベクトルノルムを、前記同相振幅信号に対して算出するベクトルノルム回路を有する
    請求項３から１３のいずれか１項に記載のデジタル制御装置回路。
15. 前記同相ブランチおよび前記直交ブランチの少なくとも１つは、さらに、前記振幅信号の各々の前記サンプリングレートをフィルタリングして減少させるデシメーションフィルタを備える
    請求項１４に記載のデジタル制御装置回路。
16. 前記デジタル制御装置回路は、さらに、位相ロックループ回路への入力として、前記フィルタリングされたデジタル化一次信号を提供し、前記位相ロックループ回路は、前記デジタル制御装置のためのマスタクロックを提供し、前記マスタクロックは、前記ＭＥＭＳジャイロスコープの前記機械共振器の前記共振周波数と同期される
    請求項１から１５のいずれか１項に記載のデジタル制御装置回路。
17. 一次素子と、
    二次素子と、
    前記一次素子および前記二次素子から受信された複数のアナログ電気信号を処理するアナログフロントエンド回路と、
    請求項１から１６のいずれか１項に記載のデジタル制御装置回路とを備え、
    前記一次素子および前記二次素子は、前記各素子の運動の容量性検知を行うための直流ローターバイアス電圧が与えられる
    ＭＥＭＳジャイロスコープ。

Images