JP2017212370A - 多層配線構造、半導体装置及びファンアウトタイプウエハーレベルパッケージ - Google Patents

Abstract

【課題】本発明は、層間接続のためにビアを用いないことによってパッケージサイズの縮小もしくは収容配線量を増加させることを目的とする。【解決手段】層間絶縁層２２によって相互に絶縁された第１の配線１と、前記第１の配線１の上方に配置されている第２の配線２とを有する多層配線構造であって、前記層間絶縁層２２は、前記第２の配線２と交差する方向に断面が順テーパ形状の溝４を備えており、前記順テーパ形状の溝４のテーパ部には前記第１の配線１と前記第２の配線２とを電気的に接続するための導通配線３が設けられていることを特徴とする多層配線構造。【選択図】図１

Description

本発明は、多層配線構造並びにこの多層配線構造を用いた半導体装置及びファンアウトタイプウエハーレベルパッケージに関する。

従来、半導体チップのパッケージは、ダイシングによって個片化した半導体チップをリードフレームに搭載し、半導体チップの端子電極とリードフレームとをワイヤボンディング法などによって電気的に接続し、絶縁樹脂などで封止するものが主であった。
しかし、近年、携帯電話をはじめとする携帯用小型電子機器は、持ち運びに便利なように小型軽量化されてきており、これらの機器に用いられる半導体装置にも小型化、軽量化および薄型化が求められている。そこで、近年、このような要求を満たすため、半導体チップはそのチップサイズに近いチップサイズパッケージ（ＣＳＰ）に実装されることがある。

チップサイズパッケージでは、半導体チップの端子電極を外部回路との接続位置に引き出すための再配線層、および引き出された位置で外部回路と接続する外部接続用電極が、半導体チップとほぼ同じサイズの領域に形成されて、絶縁樹脂などで封止されている。このため、実装基板に高密度実装することが可能である。

ＣＳＰを具体化する方法の一つとして、ウエハーレベルパッケージ（以下「ＷＬＰ」ともいう）と呼ばれるパッケージング方法が知られている。ＷＬＰは、ダイシングにより個片化する前のシリコンウエハーに対して外部端子電極などを形成する方法であり、ダイシングによる個片化は、ＷＬＰの後に行われる。ＷＬＰを用いることにより、多数の半導体チップに対して外部端子電極などの形成を同時に行うことができるため、生産性を高めることができる。

ＷＬＰには、ファンイン型ＷＬＰとファンアウト型ＷＬＰとがある。
ファンイン型ＷＬＰは、チップサイズと同等な領域において、半導体装置としての外部電極（外部端子）を設ける。例えば、チップ上のパッシベーション膜上に形成された再配線等を介して、そのチップの表面領域内において、外部端子を形成する（特許文献１参照）。

これに対し、ファンアウト型ＷＬＰは、チップサイズよりも大きな領域において、半導体装置としての外部端子を設ける。例えば、チップ上のパッシベーション膜上に形成された再配線等を介して、そのチップが埋め込まれる絶縁樹脂の表面領域において、外部端子を形成する。ファンアウト型ＷＬＰにおいては、例えば、複数のチップが埋め込まれた絶縁樹脂で形成された絶縁樹脂ウエハー上において、再配線及び外部電極を形成する。

特許文献２には、分離ベース１００と、分離ベース１００に接着した第１のダイ１１０と、分離ベース１００の上に形成されると共に、前記分離ベース１００の上の前記第１のダイ１１０を除く空間に充填されている第１の誘電層１２０と、第１の誘電層１２０と第１のダイ１１０との上に形成され、第１のダイの第１のパッドの上に第１の開口を有する第２の誘電層１２２と、第１の開口の上に形成され、第１のパッドと電気的に結合している、第１の接触導電層１２６と、第２の誘電層１２２と対応する第１の接触導電層１２６との上に形成され、第１の接触導電層１２６から対応する第１の終点まで延出されており、前記対応する第１の終点が前記第２の誘電層の表面内にある第１の導電線１３０と、第１の導電線１３０と第２の誘電層１２２との上に形成され、第１の導電線１３０の上に第２の開口１３４を有する、第１の分離層１３２と、第２の開口の上に溶接され、第１の導電線１３０とそれぞれ電気的に結合している、はんだボール１３６と、を備えたファンアウト型ＷＬＰ構造が記載されている。
また、特許文献２には多層配線構造を有するＷＬＰについても記載されている。

特開２００７−１５７８７９号公報 特開２００５−１６７１９１号公報

ＷＬＰは小型化及び軽量化の観点からみて非常に優れたパッケージである。
しかしながら、ＷＬＰが多層配線構造を有する場合、従来は層間接続をビアと呼ばれる孔によって行っている。ビアによる層間接続構造を図１３、図１４に示す。第１の配線１と第２の配線２との間に介在する絶縁層２２にはビア５が設けられている。ビア５と第１の配線１とのアライメント精度の制約からビアの下端部には第１のランド６が形成されており、第１の配線１はこの第１のランド６に電気的に接続されている。また、ビア５の上端部には第２のランド７が形成されており、第２の配線２はこの第２のランド７に電気的に接続されている。図１４においてＰ１は配線ピッチを表す。

図１４に示すように、配線ピッチＰ１はビア径及びランド径によって制約を受ける。
ビア径については接続の歩留まりを考慮すると、層間の厚みに応じてビア径／深さのアスペクト比に制限を設けることが必要であり、ビア径を一定以上にする必要がある。また、ランド径については、ビアと配線のアライメント精度の制約からランド径を一定以上にする必要がある。これらのデザイン制約によりビア・ランドの配置面積が広がり、その配線数よってはパッケージサイズの拡大を招く問題がある。
そこで本発明は、層間接続のための手段として従来用いられていたビアを用いないことによってパッケージサイズの縮小もしくは収容配線量を増加させることを目的とする。

本発明は、層間接続のための手段としてビアを用いないことによってデザインの制約を緩和させ、パッケージサイズの縮小もしくは収容配線量を増加させることができることを見いだして本発明を完成した。
すなわち、本発明は以下に記載する通りのものである。

（１）層間絶縁層によって相互に絶縁された第１の配線と、前記第１の配線の上方に配置されている第２の配線とを有する多層配線構造であって、
前記層間絶縁層は、前記第２の配線と交差する方向に断面が順テーパ形状の溝を備えており、前記順テーパ形状の溝のテーパ部には前記第１の配線と前記第２の配線とを電気的に接続するための導通配線が設けられていることを特徴とする多層配線構造。
（２）前記第１の配線と前記第２の配線とが互いに隣接していることを特徴とする上記（１）に記載の多層配線構造。
（３）前記第１の配線と前記第２の配線とが他の配線を間に挟んでいることを特徴とする上記（１）に記載の多層配線構造。
（４）上記（１）〜（３）のいずれかに記載の多層配線構造を用いたことを特徴とする半導体装置。
（５）上記（１）〜（３）のいずれかに記載の多層配線構造を用いたことを特徴とするファンアウトタイプウエハーレベルパッケージ。
（６）前記順テーパ形状の溝は、半導体チップが占める領域の外側周辺部に形成されていることを特徴とする上記（５）に記載のファンアウトタイプウエハーレベルパッケージ。
（７）前記第１の配線がファンアウトタイプウエハーレベルパッケージの裏面側に形成されており、前記第２の配線がファンアウトタイプウエハーレベルパッケージの表面側に形成されていることを特徴とする上記（６）に記載のファンアウトタイプウエハーレベルパッケージ。

本発明の多層配線構造を用いることにより半導体パッケージにおけるパッケージサイズを縮小することができるか又は収容配線量を増加させることができる。

本発明の多層配線構造の実施形態の概要を説明する図である。 図２Ａは図１に示す多層配線構造の断面図であり、図２Ｂは図１に示した多層配線構造における配線の平面図である。 図３Ａ〜３Ｃは図１に示す多層配線構造の製造工程を示す図である。 ＷＬＰの平面図である。 ＷＬＰが多数個配列されてなるウエハに溝付けブレードで溝を形成する工程を示す図である。 溝付けブレードの種類を示す図である。 図７Ａ〜７Ｃは本発明の実施形態１に基づく多層配線構造を示す図である。 図８Ａ、図８Ｂは本発明の実施形態２に基づく多層配線構造を示す図である。 図９Ａ、図９Ｂは本発明の実施形態３に基づく多層配線構造を示す図である。 本発明の実施形態４に基づく多層配線構造を示す図である。 ビアを用いた従来の多層配線構造を示す図である。図１１Ａは平面図であり、図１１Ｂは断面図である。 本発明の多層配線構造の実施形態を示す図である。図１２Ａは平面図であり、図１２Ｂは断面図である。 ビアを用いた従来の多層配線構造を示す図である。 ビアを用いた従来の多層配線構造を示す図である。図１４Ａは断面図であり、図１４Ｂは平面図である。 従来のＷＬＰの配線構造を示す図である。

本発明の多層配線構造の構成の概要を図１に基づいて説明する。
図１は、下方にある第１の配線１と、該第１の配線１の上方に隣接して配置されている第２の配線２とを電気的に接続する例を示すものである。
第１の絶縁層２１の表面には第１の配線１が形成されている。第１の絶縁層２１上には第２の絶縁層２２が形成されており、第２の絶縁層２２上には第２の配線２が形成されている。なお図１においては第１の絶縁層２１及び第２の絶縁層２２はその表面のみを示している。

第２の絶縁層２２には第２の配線２に対して交差する方向に溝４が形成されている。この溝４は断面形状が、溝４の底面部の幅よりも溝４の開口部の幅のほうが広い順テーパ形状である。また、溝４の深さは第２の絶縁層２２の表面から第１の配線１に達する深さである。
溝４のテーパ部分には、第１の配線１と第２の配線２とを電気的に導通させるための配線（以下「導通配線」という）３が形成されている。
図２Ａは図１のＡ−Ａ’線の断面図であり、図２Ｂは図１の配線構造における第１の配線１及び第２の配線２の平面図である。

上記した本発明における多層配線構造の製造方法を、ＷＬＰにおける隣接する配線間を電気的に接続する場合を例にとって説明する。
以下では、単一のＷＬＰについて説明するが、以下に記載する処理操作はＷＬＰを個片化する前のＷＬＰが多数個配置された基板に対して行われる。

図３は、第１の配線１と、これに隣接する第２の配線２とを導通配線３で電気的に接続する方法を示している。なお、図３では第１の絶縁層２１の形成工程及び第１の配線の形成工程については省略し、また、第１の絶縁層２１の表示は省略している。

まず、図３Ａに示すように、第１の絶縁層２１上に形成された第一の配線１上に絶縁材料を所定の膜厚で塗布し乾燥し硬化して、第２の絶縁層２２を形成する。
次いで、図３Ｂに示すように、溝入れブレード１５によって第２の絶縁層２２に、第２の配線２と交差する方向に断面形状が順テーパ形状の溝４を形成する。この時、溝入れブレード１５によって第１の配線１が損傷しないように溝４の底部に第２の絶縁層２２の一部を残し、その後レーザー加工により残存する絶縁層を除去して第１の配線１を露出させるようにしても良い。
溝４の断面形状を順テーパ形状とするのは、テーパ部分に導通配線３をメッキによって形成しやすくするためである。

次に、図３Ｃに示すように、第２絶縁層２２の表面に所定のパターン形状を有する第２の配線２を形成すると共に、溝４のテーパ部及び溝の底部に露出している第１の配線１の表面に同時にメッキを施して、第２の配線２及び導通配線３を形成する。導通配線３により第１の配線１と第２の配線２とが電気的に接続される。

図４に単一のＷＬＰ４０の平面図を示す。また、図５に分離ベース６１上に単一のＷＬＰ４０が多数個配列されてなるウエハー６０を示す。
図４に示すように、ＷＬＰ４０のダイ配置領域４０ａの外側周辺部には溝形成用領域４０ｂが設けられている。そして、図５に示すように、溝入れブレード１５によってＷＬＰ４０の溝形成用領域４０ｂに溝入れ加工を施すことによって多数のＷＬＰ４０に一括して溝４を形成することができる。

順テーパ形状の溝４を形成するための溝入れブレード１５としては図６のａ〜ｄに示すような種々の形状のものが適用可能であるが、内側配線の接続面を確実に露出させる観点及び導通面積を広くする観点からｂの形状のものが好ましい。

次に本発明の多層配線構造の実施形態について説明する。
（実施形態１）
本実施形態では隣接する配線同士を電気的に接続する例を示す。
（実施形態１−１）
図７Ａに示したＷＬＰは、ダイ５１とダイ５２が積層されている構造を有している。
第１の配線１１と第２の配線１２とは導通配線３１によって電気的に接続されている。

（実施形態１−２）
図７Ｂに示すＷＬＰは、ダイ５１、ダイ５２、ダイ５３が積層されている構造を有している。
第１の配線１１と第２の配線１２とは導通配線３１によって電気的に接続されており、第２の配線１２と第３の配線１３とは導通配線３２によって電気的に接続されている。
本実施形態では第２の絶縁層２２と第３の絶縁層２３にそれぞれ溝が形成されており、それぞれの溝は溝の延在方向に対する断面視で左右にずれた位置に形成されている。
図７Ｂに示す構造を有するＷＬＰは図３に示した導通配線形成工程を繰り返すことによって製造することができる。

（実施形態１−３）
図７Ｃに示したＷＬＰは、ダイ５１、ダイ５２、ダイ５３及びダイ５４が積層されている構造を有する。
第１の配線１１第２の配線１２とは導通配線３１によって電気的に接続され、第２の配線１２と第３の配線１３とは導通配線３２によって電気的に接続され、第３の配線１３と第４の配線１４とは導通配線３３によって電気的に接続されている。
本実施形態では第２の絶縁層２２、第３の絶縁層２３、第４の絶縁層２４のそれぞれに溝が形成されており、それぞれの溝は溝の延在方向に対する断面視で千鳥状に形成されている。
図７Ｃに示す構造を有するＷＬＰは図３に示した導通配線形成工程を繰り返すことによって製造することができる。

（実施形態２）
本実施形態では他の配線が間に介在している二つの配線同士を他の配線をスキップして電気的に接続する例を示す。
（実施形態２−１）
図８Ａに示したＷＬＰは、ダイ５１、ダイ５２及びダイ５３が積層されている構造を有しており、第１の配線１１と第３の配線１３とが溝４１のテーパ部に形成された導通配線３１によって電気的に接続されている。
図８Ａに示したＷＬＰは、ダイ５１、ダイ５２及びダイ５３、並びに、第１の配線１１、第２の配線１２からなる積層体を形成した後、積層体表面から第１の配線１１まで達する溝４１を形成し、次いで、メッキ法によって、第３の配線１３と溝４１のテーパ部の導通配線３１とを同時に形成することによって得られる。

（実施形態２−２）
図８Ｂに示したＷＬＰは、ダイ５１、ダイ５２、ダイ５３及びダイ５４が積層されている構造を有しており、第１の配線１１と第４の配線１４とが溝４１のテーパ部に形成された導通配線３１によって電気的に接続されている。
図８Ｂに示したＷＬＰは、ダイ５１、ダイ５２、ダイ５３及びダイ５４、並びに、第１の配線１１、第２の配線１２及び第３の配線１３からなる積層体を形成した後、積層体表面から第１の配線１１まで達する溝４１を形成し、次いで、メッキ法によって第４の配線１４と溝４１のテーパ部の導通配線３１とを同時に形成することによって得られる。

（実施形態３）
本実施形態では複数の配線のそれぞれを電気的に接続する例を示す。
（実施形態３−１）
図９Ａに示したＷＬＰは、ダイ５１、ダイ５２及びダイ５３が積層されている構造を有している。第１の配線１１と第２の配線１２及び第３の配線１３は溝４１のテーパ部に形成された導通配線３１及び溝４２のテーパ部に形成された導通配線３２によって電気的に接続されている。

図９Ａに示したＷＬＰは、次の工程によって製造することができる。
・ダイ５１、ダイ５２及びダイ５３、並びに、第１の配線１１及び第２の配線１２からなる積層体を形成する工程。
・積層体表面から第１の配線１１まで達する溝４１を形成する工程。
・積層体表面から、溝４１よりも幅が広い溝４２を形成すると共に第２の配線の表面を一部露出させる工程。
・メッキ法によって、第３の配線１３と溝４１のテーパ部の導通配線３１と溝４２のテーパ部の配線３２と同時に形成する工程。

（実施形態３−２）
図９Ｂに示したＷＬＰは、ダイ５１、ダイ５２、ダイ５３及びダイ５４が積層されている構造を有している。第１の配線１１と第２の配線１２、第３の配線１３及び第４の配線１４とは溝４１のテーパ部に形成された導通配線３１、溝４２のテーパ部に形成された導通配線３２及び溝４３のテーパ部に形成された導通配線３３よって電気的に接続されている。

図９Ｂに示したＷＬＰは、次の工程によって製造することができる。
・ダイ５１、ダイ５２、ダイ５３及びダイ５４、並びに、第１の配線１１、第２の配線１２及び第３の配線１３からなる積層体を形成する工程。
・積層体表面から第１の配線１１まで達する溝４１を形成する工程。
・積層体表面から、溝４１よりも幅が広い溝４２を形成すると共に第２の配線の表面を一部露出させる工程。
・積層体表面から、溝４２よりも幅が広い溝４３を形成すると共に第３の配線の表面を一部露出させる工程。
・メッキ法によって、第４の配線１４と、溝４１のテーパ部の導通配線３１、溝４２のテーパ部の導通配線３２及び溝４３のテーパ部の導通配線３３とを同時に形成する工程。

（実施形態４）
図１０は両面に第１の外部端子７１及び第２の外部端子７２を有するＷＬＰの断面を示す図である。
第１の外部端子７１は第１の配線１と電気的に接続している。ソルダーレジスト層２５の開口部には第２の配線２が露出している。この露出した第２の配線２は上部に搭載される別のＷＬＰの外部端子と電気的に接続するための第２の外部端子７２を構成している。
第２の絶縁層２２に形成された溝４のテーパ部に形成された導通配線３は第１の配線１と第２の配線２とを接続しており、その結果、ＷＬＰ裏面の第１の外部端子７１とＷＬＰ表面の第２の外部端子７２とが電気的に接続される。

なお、図７〜図９に示したものにおいて順テーパ形状の溝内には絶縁樹脂が充填される。

図１１Ａは従来のビアを用いた多層配線構造の平面図であり、図１１Ｂその断面図である。また、図１２Ａは本発明の多層配線構造の平面図であり、図１２Ｂはその断面図である。

図１１に示した従来の多層配線構造における配線ピッチと図１２に示した本発明の多層配線構造における配線ピッチとを比較する。
例えば、図１１に示す多層配線構造において配線１２の幅Ｄ１を２０μｍ、層間接続する絶縁層の厚さＤ４を９７μｍ、ビアアスペクト比を０．８とした場合、ビア５のビア径Ｄ２は９７μｍ／０．８≒１２２μｍとなる。この場合、ランド６のランド径Ｄ３は１６５μｍ程度が必要となる。従って、配線のピッチＰ１はＤ１（２０μｍ）＋Ｄ３（１６５μｍ）×１／２＝１０２．５μｍ以下とすることはできない。
これに対し、図１２に示す本発明の多層配線構造においては、ビア及びランドを設ける必要がないため、Ｌ／Ｓ（ライン／スペース）を４０μｍ／４０μｍ（配線ピッチＰ１＝８０μｍ）とすることができ、また、Ｌ／Ｓを３０μｍ／３０μｍ（配線ピッチＰ１＝６０μｍ）とすることができる。
上記のように、本発明の多層配線構造を採用することにより、配線ピッチを大幅に狭ピッチ化することができる。

１ 第１の配線
２ 第２の配線
３、３１、３２、３３ 導通配線
４、４１、４２、４３ 溝
５ ビア
６ 第１のランド
７ 第２のランド
１１ 第１の配線
１２ 第２の配線
１３ 第３の配線
１４ 第４の配線
１５ 溝入れブレード
２１ 第１の絶縁層
２２ 第２の絶縁層
２３ 第３の絶縁層
２４ 第４の絶縁層
２５ ソルダーレジスト層
４０ ＷＬＰ
４０ａ ダイ配置領域
４０ｂ 溝形成用領域
５１、５２、５３、５４ ダイ
６０ ウエハー
６１ 分離ベース
７１ 第１の外部端子
７２ 第２の外部端子
Ｄ１ 配線の幅
Ｄ２ ビア径
Ｄ３ ランド径
Ｄ４ 絶縁層の厚さ
Ｐ１ 配線ピッチ
Ｐ２ ランドピッチ
Ｓ 配線間のスペース

Claims (7)

1. 層間絶縁層によって相互に絶縁された第１の配線と、前記第１の配線の上方に配置されている第２の配線とを有する多層配線構造であって、
   前記層間絶縁層は、前記第２の配線と交差する方向に断面が順テーパ形状の溝を備えており、
   前記順テーパ形状の溝のテーパ部には前記第１の配線と前記第２の配線とを電気的に接続するための導通配線が設けられていることを特徴とする多層配線構造。
2. 前記第１の配線と前記第２の配線とが互いに隣接していることを特徴とする請求項１に記載の多層配線構造。
3. 前記第１の配線と前記第２の配線とが他の配線を間に挟んでいることを特徴とする請求項１に記載の多層配線構造。
4. 請求項１〜３のいずれかに記載の多層配線構造を用いたことを特徴とする半導体装置。
5. 請求項１〜３のいずれかに記載の多層配線構造を用いたことを特徴とするファンアウトタイプウエハーレベルパッケージ。
6. 前記順テーパ形状の溝は、半導体チップが占める領域の外側周辺部に形成されていることを特徴とする請求項５に記載のファンアウトタイプウエハーレベルパッケージ。
7. 前記第１の配線がファンアウトタイプウエハーレベルパッケージの裏面側に形成されており、前記第２の配線がファンアウトタイプウエハーレベルパッケージの表面側に形成されていることを特徴とする請求項６に記載のファンアウトタイプウエハーレベルパッケージ。