JP2017211897A

JP2017211897A - 基準電圧生成回路及び半導体装置

Info

Publication number: JP2017211897A
Application number: JP2016105883A
Authority: JP
Inventors: 啓志椿; Keishi Tsubaki
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2016-05-27
Filing date: 2016-05-27
Publication date: 2017-11-30
Anticipated expiration: 2036-05-27
Also published as: JP6868349B2

Abstract

【課題】回路規模及び消費電力を増大させることなく、所望の温度特性を有する基準電圧を生成することが可能な基準電圧生成回路及び半導体装置を提供する。【解決手段】暫定基準電圧Ｖｍに応じた大きさの電流を第１のラインＬ１に送出する第１のトランジスタＭＮｉと、ドレイン端及びソース端のうちの一端がゲート端に接続されており、第１のトランジスタに流れた電流に応じた大きさの電流を第２のラインＬ２に送出すると共に自身のゲート端の電圧を基準電圧Ｖｒｅｆとして生成する第２のトランジスタＭＮｏと、当該第１のライン及び第２のライン間に接続された抵抗部３０３と、を有する。【選択図】図１

Description

本発明は、基準電圧生成回路及びこの基準電圧生成回路を含む半導体装置に関する。

ＬＳＩ（large-scale integrated circuit）等の半導体装置に供給する基準電圧を生成する回路として、温度依存せずに一定の基準電圧を生成することが可能な基準電圧源回路が提案されている（特許文献１参照）。

この基準電圧源回路では、先ず、半導体素子のバンドギャップ電圧、具体的にはＰＮＰバイポーラトランジスタのベース・エミッタ間電圧を電圧値一定の電圧として得る。ところが、半導体素子のバンドギャップ電圧は、環境温度の上昇に伴いその電圧値が低下するという、いわゆる負の温度特性を有する。そこで、当該基準電圧源回路には、負の温度特性を有するバンドギャップ電圧に正の温度特性を有する付加電圧を加えることにより、互いの温度変化に対応した電圧値の変動を相殺するようにした電圧特性制御回路が設けられている。電圧特性制御回路には、正の温度特性を持たせるように構築された差動対（例えば、特許文献１の図３参照）と、当該差動対の各トランジスタに電流を供給するカレントミラー回路とが設けられている。この差動対の一方のトランジスタのゲート端にはバンドギャップ電圧としてのＰＮＰバイポーラトランジスタのベース・エミッタ間電圧が供給されている。当該差動対の他方のトランジスタのゲート端及びソース端は互いに接続されており、その接続点から、バンドギャップ電圧の負の温度特性を、差動対が有する正の温度特性で相殺した電圧が出力される。

特開２０１２−９９０６５号公報

ところで、上記した基準電圧源回路で温度依存のない基準電圧を生成する為には、差動対で付加される正の温度特性の温度勾配を、バンドギャップ電圧の負の温度特性による温度勾配とは反比例の形態にする必要がある。

しかしながら、温度勾配は熱電圧に依存している為、その勾配自体を制御するのは困難であった。

また、差動対によって正の温度特性を有する付加電圧を生成するにあたり、温度上昇に伴う電圧の増加率を高める為には、差動対を構成するトランジスタのサイズを大きくする、或いは特許文献１の図５に示されるように複数の差動対を直列に接続することが考えられる。しかしながら、トランジスタのサイズを大きくすると、基準電圧源回路の面積が増大するという問題が生じる。また、複数の差動対を直列に接続する構成を採用した場合には、差動対の数が増える分だけ電流を流す経路が増えるので、消費電力の増加を招くという問題が生じる。

そこで、本発明は、回路規模及び消費電力を増大させることなく、所望の温度勾配の温度特性を有する基準電圧を生成することが可能な基準電圧生成回路及び半導体装置を提供することを目的とする。

本発明に係る基準電圧生成回路は、基準電圧を生成する基準電圧生成回路であって、負の温度特性を有する暫定基準電圧を生成する電圧発生部と、正の温度特性を有する補正電圧を前記暫定基準電圧に加えた電圧を前記基準電圧として生成する温度特性制御部と、を有し、前記温度特性制御部は、前記暫定基準電圧に応じた大きさの電流を第１のラインに送出する第１のトランジスタと、ドレイン端及びソース端のうちの一端がゲート端に接続されており、前記第１のトランジスタから送出された電流に応じた大きさの電流を第２のラインに送出すると共に前記一端の電圧を前記基準電圧として出力する第２のトランジスタと、を含む差動対と、一端が前記第２のラインに接続されており、他端が前記第１のラインに接続されている抵抗部と、を有する。

また、本発明に係る半導体装置は、基準電圧を生成する基準電圧生成回路が形成されている半導体装置であって、前記基準電圧生成回路は、負の温度特性を有する暫定基準電圧を生成する電圧発生部と、正の温度特性を有する補正電圧を前記暫定基準電圧に加えた電圧を前記基準電圧として生成する温度特性制御部と、を有し、前記温度特性制御部は、前記暫定基準電圧に応じた大きさの電流を第１のラインに送出する第１のトランジスタと、ドレイン端及びソース端のうちの一端がゲート端に接続されており、前記第１のトランジスタから送出された電流に応じた大きさの電流を第２のラインに送出すると共に前記一端の電圧を前記基準電圧として出力する第２のトランジスタと、を含む差動対と、一端が前記第２のラインに接続されており、他端が前記第１のラインに接続されている抵抗部と、を有する。

本発明は、以下の差動対及び抵抗部により、負の温度特性を有する暫定基準電圧に、正の温度特性を有する補正電圧を加えた電圧を基準電圧として生成するようにしている。つまり、差動対を構成する第１及び第２のトランジスタのうちの第１のトランジスタが、暫定基準電圧に応じた大きさの電流を第１のラインに送出する。そして、ドレイン端及びソース端のうちの一端がゲート端に接続されている第２のトランジスタが、第１のトランジスタが送出した電流に応じた大きさの電流を第２のラインを介して抵抗部に送出すると共に、自身のゲート端の電圧を基準電圧として出力する。

かかる構成によれば、差動対で得られた第１の正温度特性を有する電圧に、抵抗部で得られた第２の正温度特性を有する電圧を加算した電圧が第３の正温度特性を有する電圧として、負の温度特性を有する暫定基準電圧に加えられる。つまり、差動対で得られた第１の正温度特性と、抵抗部で得られた第２の正温度特性との組み合わせによって、様々な温度勾配を有する正温度特性の電圧を生成することができるようになり、その結果、基準電圧の温度特性の勾配を任意の勾配に設定することが可能となる。

尚、抵抗部では、差動対のトランジスタよりも小さなサイズで、差動対で得られる電圧よりも高い電圧を第２の正温度特性を有する電圧として得ることができる。また、抵抗部を設けることにより、単一の差動対だけでも、温度勾配の急峻な正温度特性を有する電圧を生成することができるので、複数の差動対を縦続接続した構成を採用した場合に比して、電力消費量を抑えることが可能となる。

従って、本発明によれば、回路規模及び消費電力を増大させることなく、所望の温度特性を有する基準電圧を生成することが可能となる。

本発明に係る基準電圧生成回路１００を含む電源装置４００の構成を示すブロック図である。暫定基準電圧Ｖｍ及び基準電圧Ｖｒｅｆ各々の温度特性の一例を表す温度特性図である。第１〜第３のサイズ設定毎に、基準電圧Ｖｒｅｆの温度特性を表す温度特性図である。従来回路で生成された電源電圧でリング発振回路を動作させた際の温度変化に対するリング発振回路の発振周波数の変化を表す温度周波数特性図である。基準電圧生成回路１００で生成された電源電圧ＶＬでリング発振回路を動作させた際の温度変化に対するリング発振回路の発振周波数の変化を表す温度周波数特性図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る基準電圧生成回路１００を含む電源装置４００の構成を示すブロック図である。基準電圧生成回路１００は、半導体装置としての半導体チップに形成されている。電源装置４００は、この半導体チップに形成されているＭＯＳ（metal oxide semiconductor）トランジスタからなるロジック回路網を動作させる為の電源電圧として、ロジック回路のＰＶＴ（process voltage temperature）バラツキを補正した電源電圧ＶＬを生成する。

図１に示すように、電源装置４００は、電流源１０、電圧発生部２０及び温度特性制御部３０を含む基準電圧生成回路１００と、アンプ２００と、を有する。

電流源１０は、電源電圧Ｖｄｄを受けてナノアンペアレベルの微小電流を生成し、電圧発生部２０及び温度特性制御部３０の各々に供給する。

電圧発生部２０は、電流源１０から供給された微小電流を自身のゲート端に受けるｐチャネルＭＯＳ形のトランジスタＭＰ１と、製造バラツキモニタ部ＰＶＭと、を有する。トランジスタＭＰ１のソース端には電源電位Ｖｄｄが印加されており、そのドレイン端はラインＬＱを介して製造バラツキモニタ部ＰＶＭに接続されている。トランジスタＭＰ１は、電流源１０から供給された微小電流に対応したナノアンペアレベルの動作電流ＩｂをラインＬＱを介して製造バラツキモニタ部ＰＶＭに供給する。

製造バラツキモニタ部ＰＶＭは、ｐチャネルＭＯＳ型のトランジスタＭＰ_L及びｎチャネルＭＯＳ型のトランジスタＭＮ_Lを含む。トランジスタＭＰ_Lのソース端及びバックゲートにはラインＬＱが接続されており、そのゲート端には接地電位ＧＮＤが印加されている。トランジスタＭＮ_Lのソース端には接地電位ＧＮＤが印加されており、ドレイン端がトランジスタＭＰ_Lのドレイン端に接続されている。トランジスタＭＮ_Lのゲート端はラインＬＱに接続されている。

製造バラツキモニタ部ＰＶＭは、ラインＬＱの電圧を暫定基準電圧Ｖｍとして温度特性制御部３０に供給する。尚、ラインＬＱに流れる電流は、ナノアンペアレベルの動作電流Ｉｂであるので、トランジスタＭＮ_L及びＭＰ_Lは共に弱反転領域で動作することになる。ここで、トランジスタＭＮ_L及びＭＰ_LのようなＭＯＳ型のトランジスタは、ゲート電圧が閾値電圧より高い場合には、当該ゲート電圧に比例した大きさのドレイン電流を流す、いわゆる強反転領域で動作する。一方、ゲート電圧が閾値電圧より低い場合には、ＭＯＳ型のトランジスタは弱反転領域で動作し、この際、ドレイン電流はほぼ流れない。
よって、ラインＬＱの電圧、つまり暫定基準電圧Ｖｍの電圧値は、トランジスタＭＮ_L及びＭＰ_Lのうちで、閾値電圧の高い方のトランジスタのゲート・ソース間電圧となる。これにより、製造バラツキモニタ部ＰＶＭは、負の温度特性を有するトランジスタのゲート・ソース間電圧を暫定基準電圧Ｖｍとして温度特性制御部３０に供給する。

温度特性制御部３０は、カレントミラー部３０１、差動対３０２、抵抗部３０３及び電流源３０４を有する。

カレントミラー部３０１は、ｐチャネルＭＯＳ形のトランジスタＭＰ２及びＭＰ３を含む。トランジスタＭＰ２及びＭＰ３各々のソース端には電源電位Ｖｄｄが印加されている。トランジスタＭＰ２のゲート端は、自身のドレイン端とトランジスタＭＰ３のゲート端とに接続されている。

差動対３０２は、ｎチャネルＭＯＳ形の一対のトランジスタＭＮｉ及びＭＮｏを含む。尚、トランジスタＭＮｉ及びＭＮｏのうちのＭＮｉは、暫定基準電圧Ｖｍを自身のゲート端で受ける入力側のトランジスタである。トランジスタＭＮｉのドレイン端はラインＬ１に接続されており、ソース端はトランジスタＭＰ２のドレイン端及びゲート端に接続されている。トランジスタＭＮｏは、入力された暫定基準電圧Ｖｍに対応した電圧を自身のソース端に生成する出力側のトランジスタである。トランジスタＭＮｏのソース端は自身のゲート端と共にトランジスタＭＰ３のドレイン端に接続されている。更に、トランジスタＭＮｏのソース端及びゲート端はラインＬＯに接続されている。かかる構成により、差動対３０２は、トランジスタＭＮｉ及びＭＮｏ各々のサイズ（チャネルＷ／チャネル長Ｌ）によって決まる電圧値を有する電圧を、暫定基準電圧Ｖｍに加えた電圧を生成する。

抵抗部３０３は、直列に接続された、夫々がｎチャネルＭＯＳ形のトランジスタＭＮ_r1〜ＭＮ_rn（ｎは自然数）を有する。尚、トランジスタＭＮ_r1〜ＭＮ_rn各々のゲート端は共にラインＬＯに接続されている。トランジスタＭＮ_r1〜ＭＮ_rnのうちの先頭のトランジスタＭＮ_r1は、自身のソース端がラインＬ２を介して差動対３０２のトランジスタＭＮｏのドレイン端に接続されている。また、トランジスタＭＮ_r1のドレイン端は、次段のトランジスタＭＮ_r2のソース端に接続されている。以下、同様にしてトランジスタＭＮ_r2〜ＭＮ_r(n-1)各々のドレイン端は、次段のトランジスタのソース端に接続されている。そして、最後尾のトランジスタＭＮ_rnのドレイン端は、ラインＬ１及び電流源３０４に接続されている。かかる構成により、トランジスタＭＮ_r1〜ＭＮ_rnは、ｎ個の抵抗素子が直列に接続されたラダー抵抗として機能する。

電流源３０４は、ｎチャネルＭＯＳ型のトランジスタＭＮ１を含む。トランジスタＭＮ１のドレイン端には、抵抗部３０３の最後尾のトランジスタＭＮ_rnのドレイン端が接続されている。また、トランジスタＭＮ１のソース端には接地電位ＧＮＤが印加されており、ゲート端には、電流源１０から供給された微小電流が供給されている。よって、トランジスタＭＮ１は、当該微小電流に対応したナノアンペアレベルの動作電流Ｉｂをドレイン・ソース間に流す。

上記した構成により、温度特性制御部３０では、差動対３０２のトランジスタＭＮｉが暫定基準電圧Ｖｍに応じた大きさの電流をラインＬ１に送出する。差動対３０２のトランジスタＭＮｏは、自身のソース端がゲート端と接続されており、トランジスタＭＮｉから送出された電流に応じた大きさの電流をラインＬ２を介して抵抗部３０３に送出しつつ、ドレイン端及びゲート端の電圧を基準電圧Ｖｒｅｆとして出力する。これにより、負の温度特性を有する暫定基準電圧Ｖｍに、正の温度特性を有する補正電圧（以下、補正電圧Ｖｐｖと称する）を加えた電圧を生成し、基準電圧Ｖｒｅｆとしてアンプ２００に供給する。

尚、補正電圧Ｖｐｖは、差動対３０２で暫定基準電圧Ｖｍに加えられた電圧（以下、電圧Ｖ１と称する）に、抵抗部３０３での電圧降下分の電圧（以下、電圧Ｖ２と称する）を加えた電圧である。

ここで、電圧Ｖ１の電圧値は、差動対３０２が弱反転領域で動作することから、差動対３０２を為す一対のトランジスタ各々のサイズ、つまりトランジスタＭＮｉのサイズ（以下、サイズＫｉと称する）及びトランジスタＭＮｏのサイズ（以下、サイズＫｏと称する）と、環境温度によって定まり、当該サイズが大きいほど高くなる。

一方、電圧Ｖ２の電圧値は、抵抗部３０３のトランジスタＭＮ_r1〜ＭＮ_rn各々のサイズ（以下、サイズＫ_r1〜Ｋ_rnと称する）によって決定する。電圧Ｖ２は、抵抗部３０３の抵抗値、つまりトランジスタＭＮ_r1〜ＭＮ_rnによる合成抵抗値が低いほど高くなる。すなわち、トランジスタＭＮ_r1〜ＭＮ_rnの各サイズＫ_r1〜Ｋ_rnが小さいほど、電圧Ｖ２の電圧値が高くなる。

よって、抵抗部３０３によれば、差動対３０２に比べて小さい素子面積で高い電圧値を有する電圧Ｖ２を得ることができる。

ここで、電圧Ｖ１及びＶ２の各々は、ＭＯＳトランジスタのオン抵抗に基づくものであるから、温度上昇に伴いその電圧値が増加する、いわゆる正の温度特性を有する。尚、温度上昇に伴う電圧値の増加率は、電圧Ｖ１（Ｖ２）の電圧値が高いほど高くなる。

従って、例えばトランジスタＭＮｉ、ＭＮｏ、及びＭＮ_r1〜ＭＮ_rnを同一のサイズとした場合には、電圧Ｖ１の正の温度特性（以下、第１の正温度特性と称する）よりも電圧Ｖ２の正の温度特性（以下、第２の正温度特性と称する）の方が、温度増加に伴う電圧値の増加率が高い温度勾配を有することになる。

つまり、温度特性制御部３０は、互いに温度勾配が異なる第１及び第２の正温度特性を夫々が有する電圧Ｖ１に電圧Ｖ２を加えることにより、第１及び第２の正温度特性とは異なる第３の正温度特性を有する補正電圧Ｖｐｖを生成する。

そして、温度特性制御部３０は、以下のように、この第３の正温度特性を有する補正電圧Ｖｐｖを、負の温度特性を有する暫定基準電圧Ｖｍに加えることにより、温度勾配を緩やかにした温度特性を有する基準電圧Ｖｒｅｆを生成し、これをアンプ２００に供給する。
Ｖｒｅｆ＝Ｖｍ＋Ｖｐｖ
アンプ２００は、自身の出力端子が自身の反転入力端子に接続されている、いわゆるボルテージフォロワであり、温度特性制御部３０から供給された基準電圧Ｖ_refを利得１で増幅した電圧を、ロジック回路を動作させる為の電源電圧ＶＬとして出力する。

以下に、図１に示す基準電圧生成回路１００によって生成される基準電圧Ｖｒｅｆの温度特性について説明する。

図２は、抵抗部３０３のトランジスタの数を７つに限定、つまり抵抗部３０３をトランジスタＭＮ_r1〜ＭＮ_r7で構成し、以下の条件で基準電圧生成回路１００を動作させた際に生成される暫定基準電圧Ｖｍ及び基準電圧Ｖｒｅｆ各々の温度特性の一例を表す温度特性図である。
Ｖｄｄ＝３．０ボルト
Ｉｂ＝１０ナノアンペア
Ｋｏ、Ｋｉ＝１
Ｋｒ１〜Ｋｒ７＝０．１
このように、基準電圧生成回路１００では、差動対３０２の出力側のトランジスタＭＮｏに抵抗部３０３を接続した構成を採用することにより、図２に示すように、暫定基準電圧Ｖｍの電圧値を増加した基準電圧Ｖｒｅｆが得られる。この際、抵抗部３０３を構成するトランジスタＭＮ_r1〜ＭＮ_r7のサイズは、差動対３０２のトランジスタＭＮｉ及びＭＮｏに比べて小である。

以上のことから、基準電圧生成回路１００によれば、回路面積を大幅に大きくすることなく、基準電圧の電圧値の高電圧化を図ることが可能となる。

更に、基準電圧生成回路１００によれば、負温度特性を有する暫定基準電圧Ｖｍに、正温度特性を有する補正電圧Ｖｐｖを加えることにより、温度増加につれて低下する暫定基準電圧Ｖｍの電圧値の低下分を抑制した、温度勾配が緩やかな基準電圧Ｖｒｅｆが得られる。例えば図２に示すように、−２０度〜８０度の温度範囲での電圧の変動量は、暫定基準電圧Ｖｍでは変動量Ｇ１であるのに対して、基準電圧Ｖｒｅｆでは、当該変動量Ｇ１よりも小さい変動量Ｇ２となる。

尚、基準電圧生成回路１００では、基準電圧Ｖｒｅｆの温度特性を、差動対３０２のトランジスタ（ＭＮｉ、ＭＮｏ）及び抵抗部３０３のトランジスタ（ＭＮ_r1〜ＭＮ_rn）のサイズを変更することによって他の特性に変更させることが可能である。

図３は、以下の第１〜第３のサイズ設定の各々毎に、基準電圧Ｖｒｅｆの温度特性を表す温度特性図である。尚、図３では、第１のサイズ設定での温度特性を実線、第２のサイズ設定での温度特性を破線、第３のサイズ設定での温度特性を一点破線にて表している。

［第１のサイズ設定］
Ｋｏ＝１
Ｋｉ＝１
ＭＮ_r1〜ＭＮ_rn＝０．１
［第２のサイズ設定］
Ｋｏ＝１
Ｋｉ＝８
ＭＮ_r1〜ＭＮ_rn＝０．１６５
［第３のサイズ設定］
Ｋｏ＝１
Ｋｉ＝１６
ＭＮ_r1〜ＭＮ_rn＝０．２
図３に示すように、基準電圧生成回路１００によれば、差動対３０２及び抵抗部３０３を構成する各トランジスタ（ＭＮｉ、ＭＮｏ、ＭＮ_r1〜ＭＮ_rn）のサイズを変更することにより、基準電圧Ｖｒｅｆの温度特性の勾配を変更することが可能となる。

次に、基準電圧生成回路１００が生成した基準電圧Ｖｒｅｆに基づく電源電圧ＶＬで実際のロジック回路を動作させた際に、当該ロジック回路における製造バラツキや温度特性を補正できるか否かを評価する評価試験について説明する。

かかる評価試験では、先ず、ロジック回路として例えばインバータを直列に９段接続してなるリング発振回路を想定する。次に、このリング発振回路を夫々異なる製造プロセスで製造した複数の半導体デバイス、例えば、高速で動作する高速デバイス、低速で動作する低速デバイス、中速で動作する中速デバイスを用意する。そして、半導体デバイス毎に、環境温度を変化させつつ、電源電圧ＶＬによってリング発振回路を動作させ、リング発振回路の発振周波数の変動を計測する。この計測により、温度変化に対する発振周波数の変動量が小さいほど、製造バラツキ及び温度変化に対する補正の精度が高いことを確認できる。

図４は、特許文献１の図２に示される従来の回路で生成された電圧によって上記したリング発振回路を動作させた際の温度変化に対するリング発振回路の発振周波数の変化を表す温度周波数特性図である。また、図５は、基準電圧生成回路１００で生成された電源電圧ＶＬによって上記したリング発振回路を動作させた際の温度変化に対するリング発振回路の発振周波数の変化を表す温度周波数特性図である。

尚、図４及び図５では、夫々にリング発振回路が形成されている高速デバイス、中速デバイス及び低速デバイスの各々毎に、環境温度を−２０℃、２５℃、８０℃の３点で変化させた際に各温度で得られた、リング発振回路の発振周波数を表している。この際、三角印のプロットは高速デバイスでの温度周波数特性を表し、四角印のプロットは中速デバイスでの温度周波数特性を表し、丸印のプロットは低速デバイスでの温度周波数特性を表す。尚、リング発振回路の発振周波数の初期値を揃える為に、初期状態（中速デバイス、２５℃）での電源電位ＶＬが、基準電圧生成回路１００と特許文献１の図４に示される回路とで等しくなるように、夫々の回路内に含まれるトランジスタのサイズが設定されている。

図４に示すように、特許文献１に記載の従来の回路では、環境温度が−２０℃〜８０℃の範囲内での周波数の変動量はＨ１となる。一方、本発明に係る基準電圧生成回路１００では、図５に示すように環境温度が−２０℃〜８０℃の範囲内での周波数の変動量は図４に示す変動量Ｈ１よりも小さい変動量Ｈ２となる。

以上のように、基準電圧生成回路１００では、差動対３０２で得られる第１の正温度特性と、抵抗部３０３で得られる第２の正温度特性とを組み合わせることにより、暫定基準電圧Ｖｍに加える補正電圧Ｖｐｖの温度勾配を調整できるようにしている。更に、抵抗部３０３によれば、差動対３０２のトランジスタＭＮｉ及びＭＮｏよりも小さなサイズで、この差動対３０２で得られる電圧よりも高い電圧を、第２の正温度特性を有する電圧として暫定基準電圧Ｖｍに加えることができる。よって、本発明によれば、回路規模及び消費電力を増大させることなく、従来回路よりも電圧値の温度変動量を抑えた基準電圧を生成することが可能となる。

尚、図１に示す実施例では、抵抗部３０３として、ｎチャネルＭＯＳ型のトランジスタＭＮ_r1〜ＭＮ_rnを縦続に接続し、トランジスタＭＮ_r1〜ＭＮ_rn各々のゲート端を、ラインＬＯを介して差動対３０２のトランジスタＭＮｏのゲート端に共通に接続するようにしている。しかしながら、抵抗部３０３としては、トランジスタＭＮ_r1〜ＭＮ_rnに代えてｎ個の抵抗素子が直列に接続された構成を採用しても良い。また、抵抗部３０３としては、その一端がラインＬ２を介して差動対３０２のトランジスタＭＮｏのドレイン端に接続されており、他端がラインＬ１を介して差動対３０２のトランジスタＭＮiのドレイン端に接続された単一の抵抗素子であっても良い。

また、図１に示す実施例では、差動対３０２の第２のトランジスタとしてのトランジスタＭＮoのソース端をゲート端に接続し、ドレイン端を抵抗部３０３の一端に接続しているが、トランジスタＭＮoのドレイン端をゲート端に接続し、ソース端を抵抗部３０３に接続するようにしても良い。また、図１に示す実施例では、差動対３０２の第１のトランジスタとしてのトランジスタＭＮｉのゲート端で暫定基準電圧Ｖｍを受け、そのドレイン端をラインＬ１を介して抵抗部３０３の他端に接続しているが、トランジスタＭＮｉのソース端をラインＬ１を介して抵抗部３０３の他端に接続するようにしても良い。

要するに、基準電圧生成回路１００は、負の温度特性を有する暫定基準電圧（Ｖｍ）を生成する電圧発生部（２０）と、正の温度特性を有する補正電圧を暫定基準電圧に加えた電圧を基準電圧（Ｖｒｅｆ）として生成する温度特性制御部（３０）と、を有し、この温度特性制御部として、以下の差動対及び抵抗部を含むものであれば良いのである。つまり、差動対（３０２）は、暫定基準電圧に応じた大きさの電流を第１のライン（Ｌ１）に送出する第１のトランジスタ（ＭＮｉ）と、ドレイン端及びソース端のうちの一端がゲート端に接続されており、第１のトランジスタから送出された電流に応じた大きさの電流を第２のライン（Ｌ２）に送出すると共に上記一端の電圧を基準電圧として出力する第２のトランジスタ（ＭＮｏ）と、を含む。そして、抵抗部（３０３）の一端が第２のラインに接続されており、他端が第１のラインに接続されている。

尚、かかる構成によれば、所望の温度特性を有する基準電圧を生成することができるので、基準電圧生成回路１００を温度センサとして利用することも可能となる。

１０電流源
２０電圧発生部
３０温度特性制御部
１００基準電圧生成回路
３０２差動対
３０３抵抗部
ＭＮｉ、ＭＮｏトランジスタ

Claims

基準電圧を生成する基準電圧生成回路であって、
負の温度特性を有する暫定基準電圧を生成する電圧発生部と、
正の温度特性を有する補正電圧を前記暫定基準電圧に加えた電圧を前記基準電圧として生成する温度特性制御部と、を有し、
前記温度特性制御部は、
前記暫定基準電圧に応じた大きさの電流を第１のラインに送出する第１のトランジスタと、ドレイン端及びソース端のうちの一端がゲート端に接続されており、前記第１のトランジスタから送出された電流に応じた大きさの電流を第２のラインに送出すると共に前記一端の電圧を前記基準電圧として出力する第２のトランジスタと、を含む差動対と、
一端が前記第２のラインに接続されており、他端が前記第１のラインに接続されている抵抗部と、を有することを特徴とする基準電圧生成回路。
前記抵抗部は、複数の抵抗素子が縦続接続されたラダー抵抗であることを特徴とする請求項１記載の基準電圧生成回路。
前記複数の抵抗素子の各々は、ゲート端が前記第２のトランジスタの前記ゲート端に接続されているトランジスタであることを特徴とする請求項２記載の基準電圧生成回路。
前記電圧発生部は、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタを含み、
前記ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのうちで閾値電圧が高い方のゲート・ソース間電圧を前記暫定基準電圧として生成することを特徴とする請求項１〜３のいずれか１に記載の基準電圧生成回路。
前記電圧発生部は、
所定電流を第１ラインに送出する電流源を含み、
前記ｐチャネルＭＯＳトランジスタは、自身のソース端が前記第１ラインに接続されており且つゲート端が接地されており、
前記ｎチャネルＭＯＳトランジスタは、自身のソース端が前記ｐチャネルＭＯＳトランジスタのドレイン端に接続されており、自身のゲート端が前記第１ラインに接続されており、自身のドレイン端が接地されており、
前記第１ラインの電圧を前記暫定基準電圧として得ることを特徴とする請求項４に記載の基準電圧生成回路。
基準電圧を生成する基準電圧生成回路が形成されている半導体装置であって、
前記基準電圧生成回路は、
負の温度特性を有する暫定基準電圧を生成する電圧発生部と、
正の温度特性を有する補正電圧を前記暫定基準電圧に加えた電圧を前記基準電圧として生成する温度特性制御部と、を有し、
前記温度特性制御部は、
前記暫定基準電圧に応じた大きさの電流を第１のラインに送出する第１のトランジスタと、ドレイン端及びソース端のうちの一端がゲート端に接続されており、前記第１のトランジスタから送出された電流に応じた大きさの電流を第２のラインに送出すると共に前記一端の電圧を前記基準電圧として出力する第２のトランジスタと、を含む差動対と、
一端が前記第２のラインに接続されており、他端が前記第１のラインに接続されている抵抗部と、を有することを特徴とする半導体装置。
前記抵抗部は、複数の抵抗素子が縦続に接続されたラダー抵抗であることを特徴とする請求項６記載の半導体装置。
前記複数の抵抗素子の各々は、ゲート端が前記第２のトランジスタの前記ゲート端に接続されているトランジスタであることを特徴とする請求項７記載の半導体装置。
前記電圧発生部は、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタを含み、
前記ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタのうちで閾値電圧が高い方のゲート・ソース間電圧を前記暫定基準電圧として生成することを特徴とする請求項６〜８のいずれか１に記載の半導体装置。
前記電圧発生部は、
所定電流を第１ラインに送出する電流源を含み、
前記ｐチャネルＭＯＳトランジスタは、自身のソース端が前記第１ラインに接続されており且つゲート端が接地されており、
前記ｎチャネルＭＯＳトランジスタは、自身のソース端が前記ｐチャネルＭＯＳトランジスタのドレイン端に接続されており、自身のゲート端が前記第１ラインに接続されており、自身のドレイン端が接地されており、
前記第１ラインの電圧を前記暫定基準電圧として得ることを特徴とする請求項９に記載の半導体装置。