JP2017208548A5 - - Google Patents

Download PDF

Info

Publication number
JP2017208548A5
JP2017208548A5 JP2017098761A JP2017098761A JP2017208548A5 JP 2017208548 A5 JP2017208548 A5 JP 2017208548A5 JP 2017098761 A JP2017098761 A JP 2017098761A JP 2017098761 A JP2017098761 A JP 2017098761A JP 2017208548 A5 JP2017208548 A5 JP 2017208548A5
Authority
JP
Japan
Prior art keywords
etch
type
steps
etch steps
ion bombardment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017098761A
Other languages
English (en)
Other versions
JP2017208548A (ja
JP6898149B2 (ja
Filing date
Publication date
Priority claimed from GBGB1608926.0A external-priority patent/GB201608926D0/en
Application filed filed Critical
Publication of JP2017208548A publication Critical patent/JP2017208548A/ja
Publication of JP2017208548A5 publication Critical patent/JP2017208548A5/ja
Application granted granted Critical
Publication of JP6898149B2 publication Critical patent/JP6898149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (19)

  1. シリコン基板に1つ又は2つ以上のフィーチャをプラズマエッチングする方法であって、
    堆積工程とエッチ工程とを交互に繰り返す周期的なエッチプロセスを用いてメインエッチを実行する工程;及び
    オーバーエッチを実行して前記フィーチャのプラズマエッチングを完了する工程;
    を含み、
    前記オーバーエッチは、第1の種類の1又は2以上のエッチ工程と、第2の種類の1又は2以上のエッチ工程とを含み、第1及び第2の種類のエッチ工程の各々は、前記シリコン基板のイオン衝撃によるエッチングを含み、
    第2の種類の1又は2以上のエッチ工程中のイオン衝撃は、第1の種類の1又は2以上のエッチ工程中のイオン衝撃に対して内向きの傾きを有する、方法。
  2. 前記オーバーエッチが、さらに、第3の種類の1又は2以上のエッチ工程を含み、第3の種類の1又は2以上のエッチ工程が、前記シリコン基板のイオン衝撃によるエッチングを含み、第3の種類の1又は2以上のエッチ工程中のイオン衝撃は、第1の種類の1又は2以上のエッチ工程中のイオン衝撃に対して外向きの傾きを有する、請求項1に記載の方法。
  3. 前記オーバーエッチ中のイオン衝撃の傾きが、電気バイアスを生成させるために前記基板に印加されるバイアス電力を用いて制御される、請求項1又は2に記載の方法。
  4. 前記バイアス電力がRF電力である、請求項3に記載の方法。
  5. 前記バイアス電力が、第1、第2及び第3の種類のエッチ工程の1又は2以上の間にパルス化される、請求項3又は4に記載の方法。
  6. 前記バイアス電力が、第1、第2及び第3の種類のエッチ工程の1又は2以上の間に10%〜50%の範囲内のデューティサイクルでパルス化される、請求項5に記載の方法。
  7. 前記バイアス電力が、第1、第2及び第3の種類のエッチ工程の1又は2以上の間に前記基板に連続的に印加される、請求項3又は4に記載の方法。
  8. 第2の種類の1又は2以上のエッチ工程の間のイオン衝撃の内向きの傾きが、第1の種類の1又は2以上のエッチ工程の間に適用されるバイアス電力と比べてバイアス電力の大きさを低減することによって制御される、請求項3〜7のいずれか一項に記載の方法。
  9. 第3の種類の1又は2以上のエッチ工程の間のイオン衝撃の外向きの傾きが、第1の種類の1又は2以上のエッチ工程の間に適用されるバイアス電力と比べてバイアス電力の大きさを増加させることによって制御される、請求項3〜8のいずれか一項に記載の方法。
  10. 前記フィーチャがビアである、請求項1〜9のいずれか一項に記載の方法。
  11. 前記フィーチャがシリコン貫通ビア(TSV)である、請求項10に記載の方法。
  12. 前記フィーチャが少なくとも5:1のアスペクト比を有する、請求項1〜11のいずれか一項に記載の方法。
  13. 前記オーバーエッチが、第1の種類の複数のエッチ工程と、第2の種類の複数のエッチ
    工程と、第3の種類の複数のエッチ工程とを含む、請求項2〜12のいずれか一項に記載の方法。
  14. 前記オーバーエッチは、
    堆積工程と第1の種類のエッチ工程とを含むエッチサイクルを実行し、それにより堆積工程と第1の種類のエッチ工程とを交互に繰り返す工程;
    堆積工程と第2の種類のエッチ工程とを含むエッチサイクルを実行し、それにより堆積工程と第2の種類のエッチ工程とを交互に繰り返す工程;及び
    堆積工程と第3の種類のエッチ工程とを含むエッチサイクルを実行し、それにより堆積工程と第3の種類のエッチ工程とを交互に繰り返す工程;
    を含む、請求項13に記載の方法。
  15. 前記オーバーエッチは、
    少なくとも1つの堆積工程と、第1の種類のエッチ工程と、第2の種類のエッチ工程と、第3の種類のエッチ工程とを含むエッチサイクルを実行する工程;及び
    前記エッチサイクルを繰り返す工程;
    を含む、請求項13に記載の方法。
  16. 前記エッチサイクルにおける第1、第2及び第3の種類の各エッチ工程の前に、対応する堆積工程が実行される、請求項15に記載の方法。
  17. 前記エッチサイクルが、単一の堆積工程と、それに続く、第1、第2及び第3の種類のエッチ工程を含む、請求項15に記載の方法。
  18. 第1、第2及び第3の種類のエッチ工程が、フッ素含有ガスを使用して形成されたプラズマを使用して実行される、請求項1〜17のいずれか一項に記載の方法。
  19. 前記オーバーエッチが、フルオロカーボンを使用して形成されたプラズマを使用して実行される少なくとも1つの堆積工程を含む、請求項1〜18のいずれか一項に記載の方法。
JP2017098761A 2016-05-20 2017-05-18 ワークピースをプラズマエッチングする方法 Active JP6898149B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1608926.0 2016-05-20
GBGB1608926.0A GB201608926D0 (en) 2016-05-20 2016-05-20 Method for plasma etching a workpiece

Publications (3)

Publication Number Publication Date
JP2017208548A JP2017208548A (ja) 2017-11-24
JP2017208548A5 true JP2017208548A5 (ja) 2020-07-09
JP6898149B2 JP6898149B2 (ja) 2021-07-07

Family

ID=56369713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098761A Active JP6898149B2 (ja) 2016-05-20 2017-05-18 ワークピースをプラズマエッチングする方法

Country Status (7)

Country Link
US (1) US10062576B2 (ja)
EP (1) EP3285284B1 (ja)
JP (1) JP6898149B2 (ja)
KR (1) KR102241900B1 (ja)
CN (1) CN107452611B (ja)
GB (1) GB201608926D0 (ja)
TW (1) TWI713110B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270893B2 (en) 2019-04-08 2022-03-08 International Business Machines Corporation Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures
JP7474651B2 (ja) * 2019-09-09 2024-04-25 東京エレクトロン株式会社 プラズマ処理装置
WO2021127862A1 (en) * 2019-12-23 2021-07-01 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989003899A1 (en) 1987-10-23 1989-05-05 Unisearch Limited Etching process using metal compounds
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
JPH06120174A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置の製造方法
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
TW506234B (en) 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US20030153195A1 (en) 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6846747B2 (en) * 2002-04-09 2005-01-25 Unaxis Usa Inc. Method for etching vias
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7838430B2 (en) 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
KR20070003021A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체소자의 제조 방법
GB0516054D0 (en) * 2005-08-04 2005-09-14 Trikon Technologies Ltd A method of processing substrates
JP5174319B2 (ja) 2005-11-11 2013-04-03 株式会社日立ハイテクノロジーズ エッチング処理装置およびエッチング処理方法
US7985688B2 (en) * 2005-12-16 2011-07-26 Lam Research Corporation Notch stop pulsing process for plasma processing system
US7713430B2 (en) * 2006-02-23 2010-05-11 Micron Technology, Inc. Using positive DC offset of bias RF to neutralize charge build-up of etch features
US7351664B2 (en) * 2006-05-30 2008-04-01 Lam Research Corporation Methods for minimizing mask undercuts and notches for plasma processing system
JP4833890B2 (ja) 2007-03-12 2011-12-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ分布補正方法
JP5097632B2 (ja) 2008-07-11 2012-12-12 株式会社日立ハイテクノロジーズ プラズマエッチング処理装置
US9039908B2 (en) * 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8691702B2 (en) 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP5937385B2 (ja) 2012-03-16 2016-06-22 東京エレクトロン株式会社 半導体製造装置のガス供給方法、ガス供給システム及び半導体製造装置
US8728951B2 (en) * 2012-07-31 2014-05-20 Varian Semiconductor Equipment Associates, Inc. Method and system for ion-assisted processing
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
GB201406135D0 (en) * 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US9287123B2 (en) * 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films

Similar Documents

Publication Publication Date Title
JP2016207840A5 (ja)
JP2017117883A5 (ja)
JP7525464B2 (ja) エッチング方法
CN104658962B (zh) 通孔的形成方法
TW201403704A (zh) 半導體結構的形成方法
JP2015154047A5 (ja)
JP2014017406A5 (ja)
TWI515790B (zh) Wafer etching method
TW201810429A (zh) 蝕刻處理方法
CN105097487B (zh) 一种晶圆背面减薄工艺
JP2017208548A5 (ja)
KR20130141436A (ko) 식각 방법
CN103390581A (zh) 硅通孔刻蚀方法
JP2017536701A (ja) 二酸化ケイ素基板のエッチング方法およびエッチング装置
JP2017118091A5 (ja)
TWI734201B (zh) 圖案化層之循環式蝕刻的方法
WO2018225661A1 (ja) エッチング方法
TW201403753A (zh) 半導體結構的形成方法
TWI564957B (zh) Glass substrate etching method
CN110190027A (zh) 半导体器件的制作方法
US8796148B2 (en) Method for producing a deep trench in a microelectronic component substrate
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
CN106158724B (zh) 半导体结构的形成方法
JP2014045160A (ja) 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP4316322B2 (ja) 層間絶縁膜のドライエッチング方法