JP2017192281A - スイッチング電源装置 - Google Patents

Abstract

【課題】回路規模の増大および出力電圧の変動を抑制しつつ、ノイズの低減化を図る。【解決手段】スイッチング電源装置１は、スイッチング回路１ａ、共振回路１ｂ、整流回路１ｃおよび制御回路１０を備える。スイッチング回路１ａは、電源の入力端子ａ１、ａ２間に直列に接続されたスイッチング素子Ｑ１、Ｑ２を含む。共振回路１ｂは、トランスＴの１次巻線の励磁インダクタＬｍと、励磁インダクタＬｍに直列に接続された共振インダクタＬｒと、励磁インダクタＬｍに直列に接続され、制御電圧Ｖｃｒｉｎにより静電容量を可変する可変共振コンデンサＣｖｒとを含む。制御回路１０は、フィードバック電圧にもとづいて、スイッチング周波数に周波数拡散を与えたスイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを生成して出力し、スイッチング周波数と、可変共振コンデンサＣｖｒの静電容量とを同時に可変する。【選択図】図１

Description

本技術は、電流共振形のスイッチング電源装置に関する。

ＬＬＣコンバータ（電流共振形スイッチング電源）は、２つのＬ（インダクタ）と１つのＣ（コンデンサ）による共振を利用することから命名されており、１００Ｗ以上の比較的電力が大きい用途に有効な電源装置である。また、ＬＬＣコンバータは、小（薄）形で高効率・低ノイズの特徴をもち、近年では大画面のＬＣＤ（Liquid Crystal Display）−ＴＶ用の電源等に広く実用化されている。

従来技術としては、誤差増幅部の出力信号がしきい値レベル以上のときは、発振回路の出力にもとづいてスイッチ素子のオン・オフを制御し、出力信号がしきい値レベルを下回るときはスイッチング周波数を固定してスイッチ素子のオン・オフを制御するＬＬＣコンバータの技術が提案されている。

特開２００９−３０３４７４号公報

ＬＬＣコンバータは、ＬＣ共振（ソフトスイッチング）を利用しているため、ＭＨｚ帯の高域（スイッチング周波数の高調波帯域）では、フライバック方式コンバータ（ハードスイッチング）に比べて低ノイズである。

ただし、低域（基本波から数次の高調波帯域：数１０ｋＨｚ〜数１００ｋＨｚ）のノイズは小さいものとはいえず、低域のノイズ対策はフィルタに依存するところが大きい。
具体的なノイズ対策としては、ＡＣ入力ラインにＥＭＣ（Electro-Magnetic Compatibility）フィルタを搭載してノイズを除去することが行われる。しかし、このようなノイズ対策では、フィルタ数、サイズが増大することになり、電源の小型化を妨げるという問題があった。

一方、ノイズ発生の低減化を図るために、スイッチング周波数を変調させて周波数拡散（ジッタ）を与えることでノイズ対策を行うことも考えられる。しかし、単純に、スイッチング周波数を変調させて周波数拡散を行うと、スイッチング周波数の拡散に応じて出力電圧の変動が大きくなってしまうという問題があった。

本発明はこのような点に鑑みてなされたものであり、フィルタ数、サイズの増大および出力電圧の変動を抑制しつつ、ノイズの低減化を図ったスイッチング電源装置を提供することを目的とする。

上記課題を解決するために、スイッチング電源装置が提供される。スイッチング電源装置は、スイッチング回路、共振回路、整流回路および制御回路を備える。
スイッチング回路は、電源の入力端子間に直列に接続された第１のスイッチング素子および第２のスイッチング素子を含む。第２のスイッチング素子と並列に接続された共振回路は、トランスの１次巻線の励磁インダクタと、励磁インダクタに直列に接続された共振インダクタと、励磁インダクタに直列に接続され、印加された制御電圧により静電容量を可変する可変共振コンデンサとを含む。整流回路は、トランスの２次側に接続される。制御回路は、整流回路の出力電圧の検出結果から生成したフィードバック電圧にもとづいて、スイッチング周波数を周波数拡散して第１、第２のスイッチング素子へ与えるスイッチング信号と、制御電圧とを生成して出力し、スイッチング信号のスイッチング周波数および静電容量を同時に可変する。

フィルタ数、サイズの増大および出力電圧の変動を抑制しつつ、ノイズの低減化を図ることが可能になる。

スイッチング電源装置の構成例（本発明）を示す図である。 ＬＬＣコンバータの構成例（従来）を示す図である。 ＬＬＣコンバータの解析用の等価回路を示す図である。 ＬＬＣコンバータの制御特性（負荷依存）を示す図である。 ＬＬＣコンバータの制御特性（入力電圧依存）を示す図である。 本発明の第１の実施の形態に係るＬＬＣコンバータの構成例を示す図である。 ＶＣＯおよびゲート駆動制御回路の内部構成例を示す図である。 ジッタ制御回路の内部構成例を示す図である。 容量可変制御回路の構成例を示す図である。 制御電圧とフィードバック電圧との関係を示す図である。 可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。 スイッチング周波数とフィードバック電圧との関係を示す図である。 可変共振コンデンサの静電容量と制御電圧との関係を示す図である。 変調周波数を示す図である。 出力電圧と共振周波数との関係を示す図である。 制御電圧による可変共振コンデンサの静電容量特性を示す図である。 スイッチング周波数、可変共振コンデンサの静電容量および制御電圧の対応関係を示す図である。 ＬＬＣコンバータの制御特性を示す図である。 変調周波数の設定例を示す図である。 動作周波数を１００ｋＨｚまで拡大したときの低減効果の動作周波数依存（補正なし）を示す図である。 低減効果の動作周波数依存（補正あり）を示す図である。 変調周波数の動作周波数依存を示す図である。 本発明の第２の実施の形態に係るＬＬＣコンバータの構成例を示す図である。 可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。 ＶＣＯおよび容量可変制御回路の内部構成例を示す図である。 周波数拡散の各状態におけるパラメータ一覧を示す図である。 スイッチング周波数に対する変調周波数の動きを示す図である。

以下、実施の形態について図面を参照して説明する。
図１はスイッチング電源装置の構成例を示す図である。スイッチング電源装置１は、スイッチング回路１ａ、共振回路１ｂ、整流回路１ｃおよび制御回路１０を備える。

スイッチング回路１ａは、入力コンデンサＣ１と、電源の入力端子ａ１、ａ２間に直列に接続されたスイッチング素子Ｑ１（第１のスイッチング素子）およびスイッチング素子Ｑ２（第２のスイッチング素子）とを含む。なお、スイッチング素子Ｑ１、Ｑ２には、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のＮＭＯＳトランジスタが使用されている。

共振回路１ｂは、トランスＴの１次巻線の励磁インダクタＬｍと、励磁インダクタＬｍに直列に接続された共振インダクタＬｒと、励磁インダクタＬｍに直列に接続された可変共振コンデンサＣｖｒとを含む。なお、可変共振コンデンサは、制御回路１０から印加された制御電圧Ｖｃｒｉｎにより静電容量を可変するコンデンサである。

整流回路１ｃは、トランスＴの２次側に位置し、トランスＴの２次巻線のインダクタＬｓ１、Ｌｓ２、整流ダイオードＤ１、Ｄ２および出力コンデンサＣ２を含む。
制御回路１０は、電圧検出回路１１、フォトカプラＰＣ１、電圧制御発振器（ＶＣＯ：Voltage-controlled oscillator）１２、ゲート駆動制御回路１３および容量可変制御回路１４を含む。また、電圧検出回路１１は、抵抗Ｒ１〜Ｒ３、フォトカプラＰＣ１のフォトダイオードおよびシャントレギュレータＩＣ１を含む（なお、制御回路１０の詳細は図６で後述する）。

制御回路１０は、整流回路１ｃの出力電圧の検出結果からフィードバック電圧を生成する。そして、制御回路１０は、フィードバック電圧にもとづいて、スイッチング周波数を周波数拡散し、スイッチング素子Ｑ１、Ｑ２へ与えるスイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを生成して出力する。これにより、制御回路１０は、スイッチング信号ｇ１、ｇ２のスイッチング周波数と、可変共振コンデンサの静電容量とを同時に可変する。

回路素子の接続関係について、入力コンデンサＣ１の一端は、入力端子ａ１と、スイッチング素子Ｑ１のドレインに接続する。スイッチング素子Ｑ１のソースは、共振インダクタＬｒの一端と、スイッチング素子Ｑ２のドレインに接続する。

スイッチング素子Ｑ１、Ｑ２のゲートは、制御回路１０に接続する。共振インダクタＬｒの他端は、励磁インダクタＬｍの一端に接続し、励磁インダクタＬｍの他端は、可変共振コンデンサＣｖｒの一端に接続する。入力コンデンサＣ１の他端は、入力端子ａ２、スイッチング素子Ｑ２のソースおよび可変共振コンデンサＣｖｒの他端に接続する。なお、可変共振コンデンサＣｖｒには、制御回路１０から出力された制御電圧Ｖｃｒｉｎが印加される。

インダクタＬｓ１の一端は、ダイオードＤ１のアノードと接続する。ダイオードＤ１のカソードは、ダイオードＤ２のカソード、出力コンデンサＣ２の一端、出力端子ｂ１および制御回路１０に接続する。

インダクタＬｓ２の一端は、ダイオードＤ２のアノードに接続し、インダクタＬｓ１の他端は、インダクタＬｓ２の他端、出力コンデンサＣ２の他端、出力端子ｂ２および制御回路１０に接続する。

このように、スイッチング電源装置１は、スイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを出力して、スイッチング信号ｇ１、ｇ２のスイッチング周波数および可変共振コンデンサＣｖｒの静電容量を同時に可変する構成とした。これにより、回路規模の増大および出力電圧の変動を抑制しつつ、高精度にノイズの低減化を図ることが可能になる。

次に本発明の技術の詳細を説明する前に、一般的なＬＬＣコンバータおよびその解決すべき課題について図２〜図５を用いて説明する。
図２はＬＬＣコンバータの構成例を示す図である。ＬＬＣコンバータ１００は、入力コンデンサＣ１、スイッチング素子Ｑ１、Ｑ２、共振インダクタＬｒ、トランスＴ、共振コンデンサＣｒ、ダイオードＤ１、Ｄ２、出力コンデンサＣ２、抵抗（負荷抵抗）ＲＬおよびＬＬＣ−ＩＣ１１０を備える。

また、トランスＴは、１次巻線の励磁インダクタＬｍと、２次巻線のインダクタＬｓ１、Ｌｓ２とを含む。なお、スイッチング素子Ｑ１、Ｑ２には、ＮＭＯＳトランジスタが使用されている。

ここで、アダプタなど数１０Ｗの小さい電力帯で利用されるフライバックコンバータは、出力を定電圧化する制御には、ＰＷＭ（Pulse Width Modulation）方式が用いられる。
なお、ＰＷＭ方式は、スイッチング信号のパルス幅（Ｄｕｔｙ）を可変して出力電圧Ｖｏｕｔを一定にする制御方式である。

これに対して、上記のようなＬＬＣコンバータ１００は、直列共振回路の一種であり、出力を定電圧化する制御には、周波数変調制御（ＰＦＭ：Pulse Frequency Modulation）が用いられる。なお、ＰＦＭ方式は、スイッチング信号の周波数（スイッチング周波数）を可変して出力電圧Ｖｏｕｔを一定にする制御方式である（スイッチング信号のＤｕｔｙは５０％で一定である）。

また、ＬＬＣコンバータ１００は、フライバックコンバータに比べて、入力電圧範囲が狭い。このため、通常は、前段に力率改善回路（ＰＦＣ：Power Factor Correction）が置かれ、入力電圧は例えば、３９０Ｖ前後で使用される。

このようなＬＬＣコンバータ１００は、ＬＣ共振を利用して周波数を変化することによって出力電圧を制御するという動作原理から、基本波近似（ＦＨＡ：First Harmonic Approximation）という解析手法が電源設計に適応される。

図３はＬＬＣコンバータの解析用の等価回路を示す図である。ＬＬＣコンバータ１００をＦＨＡ解析するための等価回路１００ａを示している。解析を単純にするために、Ｌ、Ｃ、Ｒの部品は１次側に換算している。なお、負荷抵抗ＲＬは、抵抗Ｒａｃと等価である。

ここで、入力電圧をＶｉｎ、出力電圧をＶｏｕｔとすると、等価回路１００ａの入出力電圧の変換率（ゲイン）はＶｏｕｔ／Ｖｉｎであり、以下の式（１）で算出される。

また、各パラメータの定義式は、以下の式（２ａ）〜（２ｇ）となる。
Ｓ＝Ｌｍ／Ｌｒ・・・（２ａ）

Ｆ＝ｆ／ｆｒ・・・（２ｃ）

Ｎ＝Ｎｐ／Ｎｓ・・・（２ｅ）
Ｒａｃ＝８・Ｎ²・ＲＬ／π²・・・（２ｆ）
Ｑ＝Ｚｒ／Ｒａｃ・・・（２ｇ）
上記の式において、Ｌｍは励磁インダクタンス、Ｌｒは漏れインダクタンス、Ｃｒは静電容量、ｆは動作周波数（スイッチング周波数）、Ｎｐは励磁インダクタの巻数、ＮｓはインダクタＬｓ１、Ｌｓ２の巻数、ＲＬは抵抗Ｒａｃの抵抗値である。

次に上記の式（１）に示すＦＨＡ解析式に対し、具体的なパラメータ値を適宜入力して求めたＬＬＣコンバータ１００の制御特性について説明する。図４はＬＬＣコンバータの制御特性を示す図である。縦軸は出力電圧Ｖｏｕｔ（Ｖ）、横軸はスイッチング周波数ｆｓ（ｋＨｚ）である。

入力電圧Ｖｉｎを４００Ｖ一定とし、負荷抵抗ＲＬの値を変えたときの出力電圧の周波数依存性を計算した一例を示している。グラフｋ１はＲＬ＝１Ωの場合、グラフｋ２はＲＬ＝３Ωの場合、グラフｋ３はＲＬ＝１０Ωの場合を示している。

なお、ＦＨＡ解析の式（１）のパラメータとして、Ｌｍ＝１ｍＨ、Ｌｒ＝２００μＨ、Ｃｒ＝２０ｎＦ、Ｎｐ＝１０、Ｎｓ＝１としている。
ＬＬＣコンバータ１００の動作使用域は、低域共振周波数から高域共振周波数までの範囲となる。低域共振周波数ｆｒ１および高域共振周波数ｆｒ２は、以下の式（３ａ）、（３ｂ）となるので、図４において、動作使用域は、およそ３５ｋＨｚ〜８０ｋＨｚとなる。

図５はＬＬＣコンバータの制御特性を示す図である。縦軸は出力電圧Ｖｏｕｔ（Ｖ）、横軸はスイッチング周波数ｆｓ（ｋＨｚ）である。
負荷抵抗の抵抗ＲＬを３Ω一定とし、入力電圧Ｖｉｎを変えたときの出力電圧の周波数依存性を計算した一例を示している。グラフｋ１１はＶｉｎ＝３５０Ｖの場合、グラフｋ１２はＶｉｎ＝３９０Ｖの場合、グラフｋ１３はＶｉｎ＝４０５Ｖの場合を示している。なお、ＦＨＡ解析の式（１）のパラメータの値は図４と同じである。

図５において、Ｖｏｕｔ＝２０Ｖの動作点を見ると、グラフｋ１１では、Ｖｉｎ＿ｔｙｐ＝３５０Ｖ、ｆｓ≒６０ｋＨｚである。また、グラフｋ１２では、Ｖｉｎ＿ｔｙｐ＝３９０Ｖ、ｆｓ≒７５ｋＨｚであり、グラフｋ１３では、Ｖｉｎ＿ｔｙｐ＝４０５Ｖ、ｆｓ≒８０ｋＨｚである。

上記のようにして、式（１）を用いてＦＨＡ解析を行うことで、ＬＬＣコンバータ１００の動作使用域や出力電圧を満たす動作点（例えば、入力電圧およびスイッチング周波数）などを確認することができる。

ここで、ＬＬＣコンバータ１００は、低域（基本波から数次の高調波帯域：数１０ｋＨｚ〜数１００ｋＨｚ）では、ノイズ（特にＥＭＩノイズ）の発生が顕著となることが知られている。一般的なノイズ対策では、フィルタを搭載してノイズを除去することが行われるが、このような対策では、フィルタ数、サイズが増大することになり、電源の小型化を妨げてしまう。

また、スイッチング周波数を変調させる周波数拡散を適用してノイズ対策を行うことも考えられる。しかし、単純に、スイッチング周波数を変調させて周波数拡散を行うと、スイッチング周波数の拡散に応じて出力電圧の変動が大きくなってしまう。

例えば、図５において、グラフｋ１２のＶｉｎ＝３９０Ｖのときに、周波数拡散機能が適用された場合、スイッチング周波数が７５ｋＨｚ±１０ｋＨｚでＶｏｕｔ＝１９Ｖ〜２２Ｖとなり、出力電圧の変動が大きくなってしまう。

一方、新規のＥＭＩ規格では、１５０ｋＨｚ以下のＥＭＩノイズに対する規制値が定められることになっており、１５０ｋＨｚ以下のＥＭＩノイズにおける有効なノイズ対策技術が切望されている。本発明はこのような点に鑑みてなされたものであり、フィルタ数、サイズの増大および出力電圧の変動を抑制しつつ、高精度にノイズの低減化を図ったスイッチング電源装置を提供するものである。

次に本発明のスイッチング電源装置１を適用したＬＬＣコンバータについて以降詳しく説明する。図６は本発明の第１の実施の形態に係るＬＬＣコンバータの構成例を示す図である。ＬＬＣコンバータ１−１は、スイッチング回路１ａ、共振回路１ｂ、整流回路１ｃおよび制御回路１０を備える。

スイッチング回路１ａは、入力コンデンサＣ１、スイッチング素子（ＮＭＯＳトランジスタ）Ｑ１、Ｑ２を含む。共振回路１ｂは、共振インダクタＬｒ、トランスＴの１次巻線の励磁インダクタＬｍおよび可変共振コンデンサＣｖｒを含む。整流回路１ｃは、トランスＴの２次巻線のインダクタＬｓ１、Ｌｓ２、整流ダイオードＤ１、Ｄ２、出力コンデンサＣ２および負荷抵抗ＲＬを含む。なお、共振インダクタＬｒは、トランスＴの漏れインダクタンスを利用する場合もある。

制御回路１０は、電圧検出回路１１、フォトカプラＰＣ１、電圧制御発振器（ＶＣＯ：Voltage-controlled oscillator）１２、ゲート駆動制御回路１３および容量可変制御回路１４を含む。また、電圧検出回路１１は、抵抗Ｒ１〜Ｒ３、フォトカプラＰＣ１のフォトダイオードおよびシャントレギュレータＩＣ１を含む。

回路素子の接続関係について、入力コンデンサＣ１の一端は、入力端子ａ１と、スイッチング素子Ｑ１のドレインに接続する。スイッチング素子Ｑ１のソースは、共振インダクタＬｒの一端と、スイッチング素子Ｑ２のドレインに接続する。

スイッチング素子Ｑ１のゲートは、制御回路１０のゲート駆動端子Ｇ１に接続し、スイッチング素子Ｑ２のゲートは、制御回路１０のゲート駆動端子Ｇ２に接続する。
共振インダクタＬｒの他端は、励磁インダクタＬｍの一端に接続し、励磁インダクタＬｍの他端は、可変共振コンデンサＣｖｒの一端に接続する。入力コンデンサＣ１の他端は、入力端子ａ２、スイッチング素子Ｑ２のソースおよび可変共振コンデンサＣｖｒの他端に接続する。可変共振コンデンサＣｖｒの制御電圧入力端子は、制御回路１０の制御電圧出力端子Ｖｒに接続する。

インダクタＬｓ１の一端は、ダイオードＤ１のアノードに接続し、ダイオードＤ１のカソードは、出力コンデンサＣ２の一端、出力端子ｂ１、ダイオードＤ２のカソードおよび制御回路１０の出力電圧検出端子Ｖｏに接続する。

インダクタＬｓ２の一端は、ダイオードＤ２のアノードに接続する。インダクタＬｓ１の他端は、インダクタＬｓ２の他端、制御回路１０の接地端子ＧＮＤ、出力コンデンサＣ２の他端および出力端子ｂ２に接続する。負荷抵抗ＲＬの一端は、出力端子ｂ１に接続し、負荷抵抗ＲＬの他端は、出力端子ｂ２に接続する。

抵抗Ｒ１の一端は、出力電圧検出端子Ｖｏと、抵抗Ｒ３の一端に接続し、抵抗Ｒ３の他端は、フォトカプラＰＣ１のフォトダイオードのアノードに接続し、該フォトダイオードのカソードは、シャントレギュレータＩＣ１のカソードに接続する。

抵抗Ｒ１の他端は、シャントレギュレータＩＣ１のリファレンス端子と、抵抗Ｒ２の一端に接続し、抵抗Ｒ２の他端は、シャントレギュレータＩＣ１のアノードおよび接地端子ＧＮＤに接続する。接地端子ＧＮＤは、グランド（ＧＮＤ）に接続する。

フォトカプラＰＣ１のフォトトランジスタのエミッタはＧＮＤに接続し、該フォトトランジスタのコレクタは、ＶＣＯ１２の入力端に接続する。ＶＣＯ１２の出力端は、ゲート駆動制御回路１３の入力端および容量可変制御回路１４の入力端に接続する。ゲート駆動制御回路１３の一方の出力端は、ゲート駆動端子Ｇ１に接続し、他方の出力端は、ゲート駆動端子Ｇ２に接続する。容量可変制御回路１４の出力端は、制御電圧出力端子Ｖｒに接続する。

制御回路１０の動作について説明する。電圧検出回路１１は、直流の出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した分圧電圧と、シャントレギュレータＩＣ１に内蔵された基準電圧との誤差を増幅してフィードバック電圧ＦＢを生成する。フィードバック電圧ＦＢは、フォトカプラＰＣ１で絶縁されてＶＣＯ１２に伝達される。

ＶＣＯ１２は、フィードバック電圧ＦＢのレベルに応じて周波数を変化させた発振信号を出力する。ゲート駆動制御回路１３は、ＶＣＯ１２から出力される発振信号を受けて、デッドタイムを挟んで交互に同一パルス幅のゲートパルスを生成し、ゲート駆動端子Ｇ１、Ｇ２を介してスイッチング素子Ｑ１、Ｑ２のゲートへ出力する。

なお、出力電圧Ｖｏｕｔを一定に制御するためには、ＶＣＯ１２の発振周波数を出力電圧Ｖｏｕｔが設定電圧を上回ったら増加させ、出力電圧Ｖｏｕｔが設定電圧を下回ったら低下させる。

また、容量可変制御回路１４は、ＶＣＯ１２から出力される発振信号を受けて、可変共振コンデンサＣｖｒの静電容量を可変させるための制御電圧Ｖｃｒｉｎを生成し、制御電圧出力端子Ｖｒを介して可変共振コンデンサＣｖｒへ出力する。

可変共振コンデンサＣｖｒは、制御電圧Ｖｃｒｉｎのレベルに応じて静電容量が変化する可変容量素子であり、制御回路１０は、スイッチング素子Ｑ１、Ｑ２へ送信するゲートパルスのスイッチング周波数と、可変共振コンデンサＣｖｒへ与える制御電圧Ｖｃｒｉｎとを同時に可変させる。これにより、ＦＨＡで定まる出力電圧を一定化し、周波数拡散によるノイズ低減化を図る。

次にＶＣＯ１２およびゲート駆動制御回路１３の内部構成について説明する。図７はＶＣＯおよびゲート駆動制御回路の内部構成例を示す図である。ＶＣＯ１２は、ＰチャネルＭＯＳＦＥＴのＰＭＯＳトランジスタＰ１〜Ｐ５、ＮＭＯＳトランジスタＮ２〜Ｎ５、抵抗Ｒ１０、電流源Ｉ０、コンデンサＣ１０、基準電源Ｖｒｅｆ、コンパレータ１２ａおよびジッタ制御回路１２０を含む。

ゲート駆動制御回路１３は、コンパレータ１３ａ、１３ｂ、ＲＳフリップフロップ１３ｃおよびＴフリップフロップ１３ｄを含む。
回路素子の接続関係について、ＰＭＯＳトランジスタＰ１のソースは、内部電源Ｖｄｄ、ＰＭＯＳトランジスタＰ２、Ｐ３、Ｐ４のソースおよびジッタ制御回路１２０の電源端子Ｖｄｄに接続する。

ＰＭＯＳトランジスタＰ１のドレインは、ＰＭＯＳトランジスタＰ１、Ｐ２のゲート、抵抗Ｒ１０の一端、電流源Ｉ０の入力端およびジッタ制御回路１２０の入力端子ａに接続する。抵抗Ｒ１０の他端には、フォトカプラＰＣ１から出力されたフィードバック電圧ＦＢが印加される。

ＰＭＯＳトランジスタＰ２のドレインは、ＮＭＯＳトランジスタＮ２のドレイン、ＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５のゲートおよびジッタ制御回路１２０の出力端子ｂに接続する。

ＰＭＯＳトランジスタＰ３のドレインは、ＰＭＯＳトランジスタＰ３、Ｐ４のゲートと、ＮＭＯＳトランジスタＮ３のドレインに接続する。ＰＭＯＳトランジスタＰ４のドレインは、ＰＭＯＳトランジスタＰ５のソースに接続し、ＰＭＯＳトランジスタＰ５のドレインは、ＮＭＯＳトランジスタＮ４のドレイン、コンデンサＣ１０の一端およびコンパレータ１２ａの正側入力端子（＋）に接続する。ＮＭＯＳトランジスタＮ４のソースは、ＮＭＯＳトランジスタＮ５のドレインに接続する。

コンパレータ１２ａの負側入力端子（−）は、基準電源Ｖｒｅｆの正側端子に接続する。電流源Ｉ０の出力端、ＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５のソース、コンデンサＣ１０の他端および基準電源Ｖｒｅｆの負側端子は、ＧＮＤに接続する。

コンパレータ１２ａの出力端子は、ジッタ制御回路１２０のクロック入力端子ＣＬＫ、ＰＭＯＳトランジスタＰ５のゲート、ＮＭＯＳトランジスタＮ４のゲート、コンパレータ１３ａの正側入力端子（＋）およびコンパレータ１３ｂの負側入力端子（−）に接続する。

コンパレータ１３ａの負側入力端子（−）には、基準電圧ＶＨを入力し、コンパレータ１３ｂの正側入力端子（＋）には、基準電圧ＶＬを入力する。コンパレータ１３ａの出力端子は、ＲＳフリップフロップ１３ｃのセット端子Ｓに接続し、コンパレータ１３ｂの出力端子は、ＲＳフリップフロップ１３ｃのリセット端子Ｒに接続する。

ＲＳフリップフロップ１３ｃの出力端子Ｑは、Ｔフリップフロップ１３ｄの入力端子Ｔに接続する。Ｔフリップフロップ１３ｄの出力端子Ｑは、ゲート駆動端子Ｇ１に接続し、Ｔフリップフロップ１３ｄの反転出力端子Ｑｎは、ゲート駆動端子Ｇ２に接続する。

動作について説明する。ＰＭＯＳトランジスタＰ１、Ｐ２でカレントミラー回路が構成されているので、ＶＣＯ１２にフィードバック電圧ＦＢが印加されて、抵抗Ｒ１０に電流が流れると、抵抗Ｒ１０に流れる電流がカレントミラー回路の第１の入力電流となる。

また、ＰＭＯＳトランジスタＰ１のドレイン端子とＧＮＤとの間に電流源Ｉ０が接続されているので、電流源Ｉ０の電流がカレントミラー回路の第２の入力電流となる。
このカレントミラー回路の出力電流は、カレントミラー回路の出力端であるＰＭＯＳトランジスタＰ２のドレイン端子に接続されるＮＭＯＳトランジスタＮ２に与えられ、ＮＭＯＳトランジスタＮ５に流れる電流の制御に用いられる。さらに、カレントミラー回路の出力電流は、ＮＭＯＳトランジスタＮ３およびＰＭＯＳトランジスタＰ３を介してＰＭＯＳトランジスタＰ４に流れる電流の制御に用いられる。

なお、ＰＭＯＳトランジスタＰ４、ＮＭＯＳトランジスタＮ５は、相補的にオン・オフ制御されるＰＭＯＳトランジスタＰ５、ＮＭＯＳトランジスタＮ４を介して直列に接続されている。ＰＭＯＳトランジスタＰ５とＮＭＯＳトランジスタＮ４の直列接続点には、コンデンサＣ１０が接続されている。

ＰＭＯＳトランジスタＰ５は、オン動作時にＰＭＯＳトランジスタＰ４に流れる電流でコンデンサＣ１０を充電する。また、ＮＭＯＳトランジスタＮ４はオン動作時に、ＮＭＯＳトランジスタＮ５に流れる電流でコンデンサＣ１０を放電する。

なお、ＮＭＯＳトランジスタＮ２、Ｎ３、Ｎ５によりカレントミラー回路を構成し、ＰＭＯＳトランジスタＰ３、Ｐ４によりカレントミラー回路を構成している。
コンパレータ１２ａは、ヒステリシスコンパレータであって、コンデンサＣ１０の充放電電圧と所定の基準電源Ｖｒｅｆの電圧とを比較する。コンパレータ１２ａがヒステリシス特性を有するコンパレータなので、コンデンサＣ１０の充放電電圧と比較される基準電源Ｖｒｅｆの電圧は、実際には、Ｈ側の基準電圧と、Ｌ側の基準電圧の２つの基準電圧からなっている。

コンパレータ１２ａは、コンデンサＣ１０の充放電電圧と所定の基準電源Ｖｒｅｆの電圧との比較結果にもとづき、スイッチング素子Ｑ１、Ｑ２をオン・オフするための駆動信号を生成する。

同時に、コンパレータ１２ａの出力は、ＰＭＯＳトランジスタＰ５、ＮＭＯＳトランジスタＮ４を相補的にオン・オフ駆動するゲート駆動信号として、およびジッタ制御回路１２０の動作を規定するクロック信号として用いられる。なお、Ｔフリップフロップ回路の出力端子Ｑおよび反転出力端子Ｑｎからは、ＨレベルとＬレベルとなる時間がそれぞれ等しいパルスが互いに出力される。

図８はジッタ制御回路の内部構成例を示す図である。ジッタ制御回路１２０（４ｂｉｔの例）は、ＰＭＯＳトランジスタＰ１１〜Ｐ１８とカウンタ１２１とを備える。
回路素子の接続関係について、ＰＭＯＳトランジスタＰ１１のソースは、内部電源Ｖｄｄ、ＰＭＯＳトランジスタＰ１２〜Ｐ１４のソースに接続し、ＰＭＯＳトランジスタＰ１１のゲートは、入力端子ａと、ＰＭＯＳトランジスタＰ１２〜Ｐ１４のゲートに接続する。

ＰＭＯＳトランジスタＰ１１のドレインは、ＰＭＯＳトランジスタＰ１５のソースに接続し、ＰＭＯＳトランジスタＰ１２のドレインは、ＰＭＯＳトランジスタＰ１６のソースに接続する。

ＰＭＯＳトランジスタＰ１３のドレインは、ＰＭＯＳトランジスタＰ１７のソースに接続し、ＰＭＯＳトランジスタＰ１４のドレインは、ＰＭＯＳトランジスタＰ１８のソースに接続する。

カウンタ１２１の入力端子Ｄは、クロック入力端子ＣＬＫに接続し、カウンタ１２１の出力端子ｑ０〜ｑ３は、ＰＭＯＳトランジスタＰ１５〜Ｐ１８のゲートにそれぞれ接続する。ＰＭＯＳトランジスタＰ１５〜Ｐ１８のドレインは、出力端子ｂに接続する。

ここで、ジッタ制御回路１２０は、ＰＭＯＳトランジスタＰ１との間で並列的にカレントミラー回路を形成する複数（４個）のＰＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３、Ｐ１４を備えている。

ＰＭＯＳトランジスタＰ１１〜Ｐ１４には、ＰＭＯＳトランジスタＰ１５〜Ｐ１８がそれぞれ直列に接続されている。また、ＰＭＯＳトランジスタＰ１５〜Ｐ１８は、カウンタ１２１の出力ｑ０〜ｑ３を受けてオン・オフ制御され、ＰＭＯＳトランジスタＰ１１〜Ｐ１４に流れる電流を選択的に取り出して、ＮＭＯＳトランジスタＮ２のドレイン電流に加える。

なお、ＰＭＯＳトランジスタＰ１１〜Ｐ１４それぞれに流れる電流は、例えば、Ｉ１、Ｉ２（＝２・Ｉ１）、Ｉ３（＝２・Ｉ２＝４・Ｉ１）、Ｉ４（＝２・Ｉ３＝４・Ｉ２＝８・Ｉ１）として設定される。これらの電流比は、ＰＭＯＳトランジスタＰ１との間でそれぞれカレントミラー回路を形成するＰＭＯＳトランジスタＰ１１〜Ｐ１４のゲート幅／ゲート長を変えることにより設定される。

カウンタ１２１は、コンパレータ１２ａの出力ｃｋを分周して計数動作して、計数値をカウントし、その出力ｑ０〜ｑ３を、例えば、２進数で［００００］−［１１１１］の範囲で順に変化させる。

これにより、ＰＭＯＳトランジスタＰ１５〜Ｐ１８が選択的にオン・オフ制御される。ＰＭＯＳトランジスタＰ１５〜Ｐ１８の選択的なオン動作により、ＰＭＯＳトランジスタＰ１１〜Ｐ１４に流れる電流が選択的に出力される。この結果、出力端子ｂに流れるジッタ制御回路１２０の出力電流Ｂが階段状に変化する。

ここでは、カウンタ１２１の出力が４ビットなので、１６段階に変化し、出力電流ＢがＶＣＯ１２内のＮＭＯＳトランジスタＮ２に加えられる。そしてコンデンサＣ１０を充電する電流に階段状の変化が与えられ、コンデンサＣ１０を基準電源Ｖｒｅｆの電圧まで充電する時間に周期的な変化が与えられる。

この結果、コンパレータ１２ａを介して出力されるパルス信号の周波数に、一定幅の周期的なジッタ（揺らぎ）が与えられる。このような発振周波数の制御が、スイッチング素子Ｑ１、Ｑ２を駆動するスイッチング周波数の周波数拡散制御（ジッタ制御）である。そしてこのジッタ制御により、スイッチング素子Ｑ１、Ｑ２のスイッチングに伴って発生するノイズ（ＥＭＩノイズ）が周波数拡散され、これによってノイズが低減される。

次に容量可変制御回路１４の構成について説明する。図９は容量可変制御回路の構成例を示す図である。容量可変制御回路１４は、周波数−電圧変換回路（Ｆ／Ｖコンバータ）で構成され、コンデンサＣ１１（第１のコンデンサ）、コンデンサＣｆ（第２のコンデンサ）、ダイオードＤ１１（第１のダイオード）、ダイオードＤ１２（第２のダイオード）、抵抗Ｒｆ（第１の抵抗）、抵抗Ｒ１１（第２の抵抗）およびオペアンプＯＰ１を含む。

コンデンサＣ１１の一端は、ＶＣＯ１２から出力された発振信号を入力する入力端子に接続し、コンデンサＣ１１の他端は、ダイオードＤ１１のカソードと、ダイオードＤ１２のアノードに接続する。

ダイオードＤ１１のアノードは、コンデンサＣｆの一端、抵抗Ｒｆの一端およびオペアンプＯＰ１の負側入力端子（−）に接続する。
オペアンプＯＰ１の出力端子は、コンデンサＣｆの他端、抵抗Ｒｆの他端、抵抗Ｒ１１の一端および制御電圧出力端子Ｖｒに接続する。ダイオードＤ１２のカソード、オペアンプＯＰ１の正側入力端子（＋）および抵抗Ｒ１１の他端は、ＧＮＤに接続する。

容量可変制御回路１４の動作において、入力に波高値Ｖｉのパルスが加わると、ダイオードＤ１１、Ｄ１２を通じて電荷Ｑ（＝ＣＶｉ）がコンデンサＣｆへ充電される。このとき、出力電圧（制御電圧Ｖｃｒｉｎ）をｖｏとすると、ｖｏ＝Ｑ／Ｃｆ＝（Ｃ／Ｃｆ）・Ｖｉとなる。また、続いてパルスが入力されると、出力電圧ｖｏは波高が（Ｃ／Ｃｆ）・Ｖｉ分だけ階段状に増加する。すなわち、入力ｖｉが加わるたびに出力電圧ｖｏは直線的に増加する。

次にスイッチング周波数の周波数拡散と可変共振コンデンサＣｖｒの静電容量との最適化について説明する。まず、フィードバック電圧ＦＢに対する、制御電圧Ｖｃｒｉｎ、可変共振コンデンサＣｖｒの静電容量およびスイッチング周波数ｆｓの関係と、可変共振コンデンサＣｖｒの静電容量と制御電圧Ｖｃｒｉｎとの関係について説明する。

図１０は制御電圧とフィードバック電圧との関係を示す図である。縦軸は制御電圧Ｖｃｒｉｎ、横軸はフィードバック電圧ＦＢである。
可変共振コンデンサＣｖｒの静電容量を可変するための制御電圧Ｖｃｒｉｎと、フィードバック電圧ＦＢとの関係は、フィードバック電圧ＦＢが低いほど制御電圧Ｖｃｒｉｎは高くなり、フィードバック電圧ＦＢが高いほど制御電圧Ｖｃｒｉｎは低くなる。

図１１は可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。縦軸は可変共振コンデンサＣｖｒの静電容量、横軸はフィードバック電圧ＦＢである。可変共振コンデンサＣｖｒの静電容量とフィードバック電圧ＦＢとの関係は、フィードバック電圧ＦＢが低いほど可変共振コンデンサＣｖｒの静電容量は小さくなり、フィードバック電圧ＦＢが高いほど可変共振コンデンサＣｖｒの静電容量は大きくなる。

図１２はスイッチング周波数とフィードバック電圧との関係を示す図である。縦軸はスイッチング周波数ｆｓ、横軸はフィードバック電圧ＦＢである。スイッチング周波数ｆｓとフィードバック電圧ＦＢとの関係は、フィードバック電圧ＦＢが低いほどスイッチング周波数ｆｓは高くなり、フィードバック電圧ＦＢが高いほどスイッチング周波数ｆｓは低くなる。

図１３は可変共振コンデンサの静電容量と制御電圧との関係を示す図である。縦軸は可変共振コンデンサＣｖｒの静電容量、横軸は制御電圧Ｖｃｒｉｎである。可変共振コンデンサＣｖｒの静電容量と制御電圧Ｖｃｒｉｎとの関係は、制御電圧Ｖｃｒｉｎが低いほど可変共振コンデンサＣｖｒの静電容量は大きくなり、制御電圧Ｖｃｒｉｎが高いほど可変共振コンデンサＣｖｒの静電容量は小さくなる。

次に周波数拡散による変調周波数について説明する。図１４は変調周波数を示す図である。縦軸はスイッチング周波数、横軸は時間である。周波数拡散は、スイッチング周波数ｆｓを変調することにより行われ、その変調周波数ｆｍの波形は図１４に示すような形状となる。変調周波数ｆｍの周波数上限値はｆｓ＋Δｆ／２であり、周波数下限値はｆｓ−Δｆ／２である。なお、Δｆは、周波数上限値と周波数下限値との周波数差（拡散幅）である。

次にＬＬＣコンバータの出力電圧と共振周波数との関係、および制御電圧による可変共振コンデンサの静電容量特性について説明する。図１５は出力電圧と共振周波数との関係を示す図である。縦軸は出力電圧、横軸は共振周波数である。共振周波数がｆｒのときに出力電圧がＶｏｕｔとなる。また、共振周波数が（ｆｒ−Δｆ／２）のときに出力電圧Ｖｏｕｔ１となり、共振周波数（ｆｒ＋Δｆ／２）のときに出力電圧Ｖｏｕｔ２となる。なお、Δｆは、共振周波数（ｆｒ＋Δｆ／２）と共振周波数（ｆｒ−Δｆ／２）との周波数差である。

図１６は制御電圧による可変共振コンデンサの静電容量特性を示す図である。縦軸は静電容量、横軸は制御電圧である。制御電圧がＶｃｒｉｎのときに可変共振コンデンサの静電容量はＣｖｒとなる。また、制御電圧が（Ｖｃｒｉｎ−ΔＶ／２）のときに可変共振コンデンサの静電容量は（Ｃｖｒ＋ΔＣ／２）となり、制御電圧が（Ｖｃｒｉｎ＋ΔＶ／２）のときに可変共振コンデンサの静電容量は（Ｃｖｒ−ΔＣ／２）となる。

なお、ΔＶは、制御電圧（Ｖｃｒｉｎ＋ΔＶ／２）と印加電圧（Ｖｃｒｉｎ−ΔＶ／２）との電圧差である。ΔＣは、静電容量（Ｃｖｒ＋ΔＣ／２）と静電容量（Ｃｖｒ−ΔＣ／２）との静電容量差である。

次にスイッチング周波数、可変共振コンデンサの静電容量および制御電圧の対応関係について説明する。図１７はスイッチング周波数、可変共振コンデンサの静電容量および制御電圧の対応関係を示す図である。

対応関係ｒ１において、共振周波数が上限共振周波数（ｆｒ＋Δｆ／２）のときスイッチング周波数は上限スイッチング周波数（ｆｓ＋Δｆ／２）となる。また、このとき、可変共振コンデンサの静電容量は下限静電容量（Ｃｖｒ−ΔＣ／２）であり、制御電圧は上限印加電圧（Ｖｃｒｉｎ＋ΔＶ／２）である。

対応関係ｒ２において、共振周波数が下限共振周波数（ｆｒ−Δｆ／２）のときスイッチング周波数は下限スイッチング周波数（ｆｓ−Δｆ／２）となる。また、このとき、可変共振コンデンサの静電容量は上限静電容量（Ｃｖｒ＋ΔＣ／２）であり、制御電圧は下限印加電圧（Ｖｃｒｉｎ−ΔＶ／２）である。

スイッチング周波数、可変共振コンデンサの静電容量および制御電圧は、上記のような対応関係を有しており、このような対応関係において最適化を行うことで、スイッチング周波数、可変共振コンデンサの静電容量および制御電圧を決定する。

次にＬＬＣコンバータの制御特性として、出力電圧、スイッチング周波数および可変静電容量の関係について説明する。図１８はＬＬＣコンバータの制御特性を示す図である。可変共振コンデンサＣｖｒの静電容量を２０ｎＦ±２５％にした場合の出力電圧とスイッチング周波数との対応関係を示している。縦軸は出力電圧Ｖｏｕｔ（Ｖ）、横軸はスイッチング周波数ｆｓ（ｋＨｚ）である。

負荷抵抗の抵抗ＲＬを３Ω一定とし、可変共振コンデンサＣｖｒの静電容量を変えたときの出力電圧の周波数依存性を計算した一例を示している。グラフｋ２１はＣｖｒ＝２０ｎＦ×１．２５の場合、グラフｋ２２はＣｖｒ＝２０ｎＦの場合、グラフｋ２３はＣｖｒ＝２０ｎＦ×０．７５の場合を示している。

図１８からわかるように、スイッチング周波数ｆｓが、およそ６７ｋＨｚ〜８７ｋＨｚ（Δｆ＝２０ｋＨｚ）でＶｏｕｔ＝２０Ｖに一定制御できることがわかる。なお、実測結果により、Δｆ＝１０ｋＨｚでも十分低ノイズ性能が得られることが認識されており、可変静電容量値も±２０％程度と狭くしても６ｄＢ以上のノイズ低減効果を見込むことができる。

次に周波数拡散を行う際の変調周波数の選択について説明する。図１９は変調周波数の設定例を示す図である。テーブルＴ１は、スイッチング周波数を６５、８０、１００ｋＨｚとし、ジッタ制御回路のカウンタのビット数ｎを７、８、９、１０ｂｉｔとした場合の変調周波数ｆｍを示している。

変調周波数ｆｍは、ｆｍ＝ｆｓ／２ⁿで算出される。ｆｓはスイッチング周波数、ｎはビット数であり、例えば、ｆｓ＝６５ｋＨｚ、ｎ＝７（＝２⁷＝１２８）ｂｉｔの場合は、ｆｍ＝５０８Ｈｚとなる。

ここで、ＥＭＩの規制対象周波数が１５０ｋＨｚ以下の場合の分解能帯域幅ＲＢＷ（resolution bandwidth）は２００Ｈｚである。このため、ＲＢＷ＝ｆｍでノイズ低減の効果が最大となる。

テーブルＴ１において、２００Ｈｚに最も近い変調周波数は、２５４、１５６、１９５Ｈｚであるので、これらの変調周波数がノイズ低減効果の大きい最適ポイントとなる。したがって、変調周波数として、２５４、１５６、１９５Ｈｚのいずれかとなるように、スイッチング周波数とビット値との組合せを決定する。

次に周波数拡散の最適化の一例について説明する。図２０は動作周波数を１００ｋＨｚまで拡大したときの低減効果の動作周波数依存（補正なし）を示す図、図２１は低減効果の動作周波数依存（補正あり）を示す図、図２２は変調周波数の動作周波数依存を示す図である。

動作周波数ｆｃを２５ｋＨｚ−１００ｋＨｚとした場合、例えば、ベッセル関数を用いた計算式で低減効果を求めると、図２０に示すように、ジッタ制御回路に対して、７ビットでは約１０ｄＢ、８ビットでは約１２ｄＢ、９ビットでは約１４ｄＢと、動作周波数ｆｃに対し一定の低減効果がある、と計算される。

ただし、図２０のグラフは、分解能帯域幅ＲＢＷによる影響を考慮していない補正なしの場合であるので、分解能帯域幅ＲＢＷを考慮した補正ありの低減効果を求めると、図２１に示す形になる。

すなわち、７ビットの場合、動作周波数ｆｃが２５ｋＨｚで９ｄＢの低減効果があり、動作周波数ｆｃが３０ｋＨｚ−１００ｋＨｚの範囲では１０ｄＢで一定の低減効果があることを示している。

８ビットの場合、動作周波数ｆｃが２５ｋＨｚ−５０ｋＨｚの範囲で６ｄＢ−１２ｄＢの低減効果があり、動作周波数ｆｃが５０ｋＨｚ−１００ｋＨｚの範囲では、低減効果が１２ｄＢで一定であることを示している。

９ビットの場合、動作周波数ｆｃが２５ｋＨｚ−６５ｋＨｚの範囲で３ｄＢ−１２ｄＢの低減効果があり、６５ｋＨｚ−７０ｋＨｚの範囲では１２ｄＢ、７５ｋＨｚ−８０ｋＨｚの範囲では１３ｄＢ、８５ｋＨｚ−１００ｋＨｚの範囲では、低減効果が１４ｄＢで一定であることを示している。

図２１からは、動作周波数ｆｃ＝４０ｋＨｚで７ビットのカーブと８ビットのカーブとが交わり、ｆｃ＝６５ｋＨｚ−７０ｋＨｚの範囲で８ビットのカーブと９ビットのカーブとが交わることがわかる。つまり、ｆｃ＝４０ｋＨｚのポイントで７ビットおよび８ビットの切り換えを行い、ｆｃ＝７０ｋＨｚのポイントで８ビットおよび９ビットの切り換えを行うことにより、２５ｋＨｚ−１００ｋＨｚの全周波数帯域にわたって低減効果の最適化を図ることができることになる。

したがって、動作周波数ｆｃに対する変調周波数ｆｍは、図２２に示すように、ｆｃ＝２５ｋＨｚ−４０ｋＨｚでは７ビットのカーブに、ｆｃ＝４０ｋＨｚ−７０ｋＨｚでは８ビットのカーブに、ｆｃ＝７０ｋＨｚ−１００ｋＨｚでは９ビットのカーブに沿って変化する。

このように、動作周波数ｆｃが２５ｋＨｚ−１００ｋＨｚの範囲で変化するスイッチング電源装置では、動作周波数ｆｃが４０ｋＨｚおよび７０ｋＨｚの２つのポイントで低減効果の最大値が入れ替わるので、ジッタ制御回路のビット切り換えを動作周波数ｆｃが４０ｋＨｚおよび７０ｋＨｚの２つのポイントで行えばよいことになる。

以上説明したように、本発明によれば、スイッチング電源装置１は、スイッチング信号ｇ１、ｇ２と、制御電圧Ｖｃｒｉｎとを出力して、スイッチング信号ｇ１、ｇ２のスイッチング周波数および可変共振コンデンサＣｖｒを同時に可変する構成とした。

これにより、基本波を含む低域（数１０ｋＨｚ〜数１００ｋＨｚ帯）に対するノイズを低減することが可能になる。また、ノイズ対策用のフィルタが不要（またはフィルタ個数の軽減）となるので、回路規模の増大を抑制し、かつ出力電圧の変動も抑制しながらノイズの低減を図ることができる。

さらに、１５０ｋＨｚ以下の伝導ＥＭＩノイズ規格改訂に対しても有効となり、また、追加フィルタが不要または軽減するため、電源機器のコストアップを最小化することも可能になる。

次に本発明の第２の実施の形態に係るＬＬＣコンバータについて説明する。図２３は本発明の第２の実施の形態に係るＬＬＣコンバータの構成例を示す図、図２４は可変共振コンデンサの静電容量とフィードバック電圧との関係を示す図である。図２４において、縦軸は可変共振コンデンサＣｖｒの静電容量、横軸はフィードバック電圧ＦＢである。なお、図２３では、図６に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、図２４は第１の実施の形態にて図１１に示した関係図に相当するものである。

第２の実施の形態に係るＬＬＣコンバータ１−２は、第１の実施の形態に係るＬＬＣコンバータ１−１と比較して、共振回路１ｂの可変共振コンデンサＣｖｒおよび容量可変制御回路１４の構成を変更している。

このＬＬＣコンバータ１−２では、可変共振コンデンサＣｖｒは、固定の静電容量値を有する共振コンデンサＣｒおよび１組の容量可変用コンデンサＣｒｓ１、Ｃｒｓ２と、ＮＭＯＳトランジスタで構成したスイッチＳ１、Ｓ２とを備える。

励磁インダクタＬｍと共振コンデンサＣｒとの接続点は、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２の一端に接続し、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２の他端は、スイッチＳ１、Ｓ２のドレイン端子に接続する。スイッチＳ１、Ｓ２のソース端子は、入力端子ａ２に接続し、スイッチＳ１、Ｓ２のゲート端子は、制御回路１０の容量可変制御回路１４に接続する。なお、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２は、同じ静電容量値を有しているとする。

この構成により、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２をスイッチＳ１、Ｓ２によって選択的に共振コンデンサＣｒに並列に接続できるようになり、可変共振コンデンサＣｖｒは、３値の静電容量に可変できる。すなわち、可変共振コンデンサＣｖｒは、共振コンデンサＣｒだけの容量Ｃｒと、容量可変用コンデンサＣｒｓ１を並列に接続した静電容量（Ｃｒ＋Ｃｒｓ１）と、容量可変用コンデンサＣｒｓ１、Ｃｒｓ２を並列に接続した静電容量（Ｃｒ＋Ｃｒｓ１＋Ｃｒｓ２）との３値を有する。この可変共振コンデンサＣｖｒの値は、フィードバック電圧ＦＢが低いほど静電容量は小さくなり、フィードバック電圧ＦＢが高いほど静電容量は大きくなる。ただし、可変共振コンデンサＣｖｒの静電容量の変化は、リニアに変化する第１の実施の形態の場合と違って、図２４に示したように階段状になる。

次にＶＣＯ１２および容量可変用コンデンサＣｒｓ１、Ｃｒｓ２の接続または切断の制御を行う容量可変制御回路１４の内部構成について説明する。図２５はＶＣＯおよび容量可変制御回路の内部構成例を示す図である。

ＶＣＯ１２およびゲート駆動制御回路１３は、図７に示した第１の実施の形態におけるＶＣＯ１２およびゲート駆動制御回路１３の構成と同じである。容量可変制御回路１４は、コンパレータＣＰ１、ＣＰ２を含む。

容量可変制御回路１４において、コンパレータＣＰ１、ＣＰ２の負側入力端子（−）は、ＶＣＯ１２にて充放電用に設けられたコンデンサＣ１０の電圧Ｖｃｔを受けるように接続している。コンパレータＣＰ１の正側入力端子（＋）には、基準電圧ＶＨが入力され、コンパレータＣＰ２の正側入力端子（＋）には、基準電圧ＶＬが入力される。コンパレータＣＰ１の出力端子は、スイッチＳ１のゲート端子に接続し、コンパレータＣＰ２の出力端子は、スイッチＳ２のゲート端子に接続する。なお、コンパレータＣＰ１、ＣＰ２に入力される基準電圧ＶＨ、ＶＬは、ゲート駆動制御回路１３で用いられている基準電圧ＶＨ、ＶＬと同じ値を有する。

次にスイッチング周波数に周波数拡散を適用したときの動作について説明する。図２６は周波数拡散の各状態におけるパラメータ一覧を示す図、図２７はスイッチング周波数に対する変調周波数の動きを示す図である。

スイッチング周波数ｆｓは、図２７に示したように、ジッタ制御回路１２０による変調周波数ｆｍによってΔｆの幅で周波数拡散されるが、これと同時に、共振コンデンサの静電容量が可変される。図２６および図２７に示したように、スイッチング周波数が周波数拡散の周波数中心値であるｆｓとなる状態（１）、（３）、（５）では、可変共振コンデンサＣｖｒの静電容量は３値の中で中間の値（Ｃｒ＋Ｃｒｓ１）に設定される。このとき、容量可変制御回路１４に入力される電圧Ｖｃｔは基準電圧ＶＨ、ＶＬの間の値なので、コンパレータＣＰ１はＨレベル、コンパレータＣＰ２はＬレベルをそれぞれ制御電圧として出力し、スイッチＳ１をオン動作、スイッチＳ２をオフ動作させる。

スイッチング周波数が周波数拡散の周波数上限値である（ｆｓ＋Δｆ／２）となる状態（２）では、可変共振コンデンサＣｖｒの静電容量は３値の中で小さい値Ｃｒに設定される。このとき、容量可変制御回路１４に入力される電圧Ｖｃｔは基準電圧ＶＨより高い値なので、コンパレータＣＰ１、ＣＰ２はＬレベルをそれぞれ制御電圧として出力し、スイッチＳ１、Ｓ２をオフ動作させる。

スイッチング周波数が周波数拡散の周波数下限値である（ｆｓ−Δｆ／２）となる状態（４）では、可変共振コンデンサＣｖｒの静電容量は３値の中で大きい値（Ｃｒ＋Ｃｒｓ１＋Ｃｒｓ２）に設定される。このとき、容量可変制御回路１４に入力される電圧Ｖｃｔは基準電圧ＶＬより低い値なので、コンパレータＣＰ１、ＣＰ２はＨレベルをそれぞれ制御電圧として出力し、スイッチＳ１、Ｓ２をオン動作させる。

このように、このＬＬＣコンバータ１−２は、周波数拡散を適用することによりノイズを低減することができる。ただし、ＬＬＣコンバータ１−２に周波数拡散を適用することにより生ずる出力電圧の変動については、スイッチング周波数を拡散制御するときに一緒に共振コンデンサの静電容量値を変更することで、出力電圧の変動を抑制している。具体例としては、Ｃｒ＝２０ｎＦ、Ｃｒｓ１＝Ｃｒｓ２＝２２００ｐＦとすると、±１１％の拡散幅が得られ、ＥＭＩノイズ低減効果が期待できる。

なお、この実施の形態では、共振コンデンサの切り換え可能な静電容量値を３値としたが、本発明は、この３値に限定するものではなく、５値、７値、・・・と増やすことができる。切り換える静電容量値を増やすことにより、共振コンデンサの可変容量特性を第１の実施の形態の可変共振コンデンサＣｖｒのようなリニアな特性に近づけることができる。

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

１ スイッチング電源装置
１−１、１−２ ＬＬＣコンバータ
１ａ スイッチング回路
１ｂ 共振回路
１ｃ 整流回路
１０ 制御回路
１１ 電圧検出回路
１２ ＶＣＯ
１３ ゲート駆動制御回路
１４ 容量可変制御回路
ａ１、ａ２ 入力端子
ｂ１、ｂ２ 出力端子
Ｃ１、Ｃ２ コンデンサ
ＣＰ１、ＣＰ２ コンパレータ
Ｃｒ 共振コンデンサ
Ｃｒｓ１、Ｃｒｓ２ 容量可変用コンデンサ
Ｃｖｒ 可変共振コンデンサ
Ｄ１、Ｄ２ ダイオード
ＦＢ フィードバック電圧
ｇ１、ｇ２ スイッチング信号
ＩＣ１ シャントレギュレータ
Ｌｍ 励磁インダクタ
Ｌｒ 共振インダクタ
Ｌｓ１、Ｌｓ２ インダクタ
ＰＣ１ フォトカプラ
Ｑ１、Ｑ２ スイッチング素子
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｓ１、Ｓ２ スイッチ
Ｔ トランス
Ｖｃｒｉｎ 制御電圧

Claims (9)

1. 電源の入力端子間に直列に接続された第１のスイッチング素子および第２のスイッチング素子を含むスイッチング回路と、
   トランスの１次巻線の励磁インダクタと、前記励磁インダクタに直列に接続された共振インダクタと、前記励磁インダクタに直列に接続され、印加された制御電圧により静電容量を可変する可変共振コンデンサとを含み前記第２のスイッチング素子と並列に接続された共振回路と、
   前記トランスの２次側に接続された整流回路と、
   前記整流回路の出力電圧の検出結果から生成したフィードバック電圧にもとづいて、スイッチング周波数を周波数拡散して前記第１、第２のスイッチング素子へ与えるスイッチング信号と、前記制御電圧とを生成して出力し、前記スイッチング周波数および前記静電容量を同時に可変する制御回路と、
   を有することを特徴とするスイッチング電源装置。
2. 前記制御回路は、
   前記整流回路の出力電圧を検出して前記フィードバック電圧を生成する電圧検出回路と、
   前記フィードバック電圧のレベルに応じて、発振周波数を変化させる電圧制御発振器と、
   前記発振周波数に応じて、前記スイッチング周波数を可変した前記スイッチング信号を生成するゲート駆動制御回路と、
   前記発振周波数に応じて、電圧レベルを可変した前記制御電圧を生成する容量可変制御回路と、
   を有することを特徴とする請求項１記載のスイッチング電源装置。
3. 前記スイッチング回路は、入力コンデンサをさらに含み、前記整流回路は、前記トランスの２次巻線の第１のインダクタおよび第２のインダクタと、第１の整流ダイオードと、第２の整流ダイオードと、出力コンデンサとを含み、
   前記入力コンデンサの一端は、一方の前記入力端子と、前記第１のスイッチング素子のドレインに接続し、前記第１のスイッチング素子のソースは、前記共振インダクタの一端と、前記第２のスイッチング素子のドレインに接続し、
   前記第１のスイッチング素子のゲートは、前記制御回路の一方のゲート駆動端子に接続し、前記第２のスイッチング素子のゲートは、前記制御回路の他方のゲート駆動端子に接続し、
   前記共振インダクタの他端は、前記励磁インダクタの一端に接続し、前記励磁インダクタの他端は、前記可変共振コンデンサの一端に接続し、
   前記入力コンデンサの他端は、他方の前記入力端子、前記第２のスイッチング素子のソースおよび前記可変共振コンデンサの他端に接続し、
   前記可変共振コンデンサの制御電圧入力端子は、前記制御回路の前記制御電圧の出力端子に接続し、
   前記第１のインダクタの一端は、前記第１の整流ダイオードのアノードに接続し、前記第１の整流ダイオードのカソードは、前記出力コンデンサの一端、一方の出力端子、前記第２の整流ダイオードのカソードおよび前記制御回路の出力電圧検出端子に接続し、
   前記第２のインダクタの一端は、前記第２の整流ダイオードのアノードに接続し、前記第１のインダクタの他端は、前記第２のインダクタの他端、前記制御回路の接地端子、前記出力コンデンサの他端および他方の出力端子に接続する、
   ことを特徴とする請求項１記載のスイッチング電源装置。
4. 前記電圧制御発振器は、入力されたクロック信号をカウントするカウンタを備え、前記カウンタのビット数に応じた変調周波数で前記スイッチング周波数を変調することにより前記周波数拡散を行うジッタ制御回路を有することを特徴とする請求項２記載のスイッチング電源装置。
5. 前記容量可変制御回路は、第１のコンデンサ、第２のコンデンサ、第１のダイオード、第２のダイオード、第１の抵抗、第２の抵抗およびオペアンプを含む周波数−電圧変換回路であって、
   前記第１のコンデンサの一端には、前記電圧制御発振器から出力された発振信号を入力し、前記第１のコンデンサの他端は、前記第１のダイオードのカソードと、前記第２のダイオードのアノードに接続し、
   前記第１のダイオードのアノードは、前記第２のコンデンサの一端、前記第１の抵抗の一端および前記オペアンプの負側入力端子に接続し、
   前記オペアンプの出力端子は、前記第２のコンデンサの他端、前記第１の抵抗の他端、前記第２の抵抗の一端および前記制御電圧の出力端子に接続し、
   前記第２のダイオードのカソード、前記オペアンプの正側入力端子および前記第２の抵抗の他端はグランドに接続する、
   ことを特徴とする請求項２記載のスイッチング電源装置。
6. 前記共振回路の前記可変共振コンデンサは、
   共振コンデンサと、
   少なくとも１組の容量可変用コンデンサと、
   前記共振コンデンサに対して前記容量可変用コンデンサのそれぞれを前記制御電圧により選択的に並列に接続するスイッチと、を有する、
   ことを特徴とする請求項１記載のスイッチング電源装置。
7. 前記制御回路は、
   前記整流回路の出力電圧を検出して前記フィードバック電圧を生成する電圧検出回路と、
   前記フィードバック電圧のレベルに応じて、発振周波数を変化させる電圧制御発振器と、
   前記発振周波数に応じて、前記スイッチング周波数を可変した前記スイッチング信号を生成するゲート駆動制御回路と、
   前記発振周波数に応じて、前記スイッチを選択的に接続するための前記制御電圧を生成する容量可変制御回路と、
   を有することを特徴とする請求項６記載のスイッチング電源装置。
8. 前記可変共振コンデンサは、前記共振コンデンサと、１組の前記容量可変用コンデンサと、１組の前記スイッチと、を有し、
   前記容量可変制御回路は、前記電圧制御発振器が生成した前記発振周波数を受けて前記スイッチング周波数を可変するときに前記スイッチを切り換える前記制御電圧を生成する１組のコンパレータと、を有する、
   ことを特徴とする請求項７記載のスイッチング電源装置。
9. 前記コンパレータは、前記スイッチング周波数が前記周波数拡散の帯域の中心値にあるとき、前記スイッチの一方をオンに、他方をオフにする前記制御電圧を出力し、前記スイッチング周波数が前記周波数拡散の帯域の上限値にあるとき、前記スイッチの両方をオフにする前記制御電圧を出力し、前記スイッチング周波数が前記周波数拡散の帯域の下限値にあるとき、前記スイッチの両方をオンにする前記制御電圧を出力する、
   ことを特徴とする請求項８記載のスイッチング電源装置。

Images