JP2017174864A - エピタキシャルウェーハの評価方法及び製造方法 - Google Patents
エピタキシャルウェーハの評価方法及び製造方法 Download PDFInfo
- Publication number
- JP2017174864A JP2017174864A JP2016056183A JP2016056183A JP2017174864A JP 2017174864 A JP2017174864 A JP 2017174864A JP 2016056183 A JP2016056183 A JP 2016056183A JP 2016056183 A JP2016056183 A JP 2016056183A JP 2017174864 A JP2017174864 A JP 2017174864A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- wafer
- epitaxial layer
- single crystal
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
調査用エピタキシャルウェーハとして、単結晶シリコン基板と、該単結晶シリコン基板と導電型が異なるエピタキシャル層とを有するエピタキシャルウェーハを、該エピタキシャル層の厚さが異なるようにして複数枚準備する工程と、
前記複数枚準備した調査用エピタキシャルウェーハのエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行う工程と、
該フォトルミネッセンス測定により検出された、前記調査用エピタキシャルウェーハの単結晶シリコン基板と同じ導電型を示すドーパント濃度が、前記調査用エピタキシャルウェーハの単結晶シリコン基板の抵抗率から求められるドーパント濃度の5%以下となる前記調査用エピタキシャルウェーハのエピタキシャル層の厚さAを求める工程と、
前記成長用ウェーハ上に、前記A以上の厚さで、評価対象のエピタキシャル層を成長する工程と、
前記評価対象のエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記評価対象のエピタキシャル層を評価する工程と
を有することを特徴とするエピタキシャルウェーハの評価方法を提供する。
調査用エピタキシャルウェーハとして、単結晶シリコン基板と、該単結晶シリコン基板と導電型が異なるエピタキシャル層とを有するエピタキシャルウェーハを、該エピタキシャル層の厚さが異なるようにして複数枚準備する工程と、
前記複数枚準備した調査用エピタキシャルウェーハのエピタキシャル層の表面及び前記調査用エピタキシャルウェーハの単結晶シリコン基板の表面から励起光を照射してフォトルミネッセンス測定を行う工程と、
前記エピタキシャル層の表面からのフォトルミネッセンス測定により検出された、前記調査用エピタキシャルウェーハの単結晶シリコン基板と同じ導電型を示すドーパント濃度が、前記調査用エピタキシャルウェーハの単結晶シリコン基板の表面からのフォトルミネッセンス測定により検出された、前記調査用エピタキシャルウェーハの単結晶シリコン基板と同じ導電型を示すドーパント濃度の5%以下となる前記調査用エピタキシャルウェーハのエピタキシャル層の厚さAを求める工程と、
前記成長用ウェーハ上に、前記A以上の厚さで、評価対象のエピタキシャル層を成長する工程と、
前記評価対象のエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記評価対象のエピタキシャル層を評価する工程と
を有することを特徴とするエピタキシャルウェーハの評価方法を提供する。
前記評価対象のエピタキシャル層の導電型及び抵抗率を、前記調査用エピタキシャルウェーハのエピタキシャル層の導電型及び抵抗率と等しくすることが好ましい。
上述したように、本発明のエピタキシャルウェーハの評価方法では、PL測定において、予め、調査用エピタキシャルウェーハ20に対して、エピタキシャル層13の下側にある単結晶シリコン基板11の影響を受けずに、エピタキシャル層13のみの評価を行うことができるエピタキシャル層13の厚さAを求めている。そこで、以下では、調査用エピタキシャルウェーハ20として、[1]N型の単結晶シリコン基板11の上にP型のエピタキシャル層13を成長させた場合(P/Nエピタキシャルウェーハ)と、[2]P型の単結晶シリコン基板11の上にN型のエピタキシャル層13を成長させた場合(N/Pエピタキシャルウェーハ)について、具体的に厚さAを求めた。
抵抗率が10ΩcmのN型(リンドープ)の単結晶シリコン基板11を準備し、該単結晶シリコン基板11上に、抵抗率が10ΩcmのP型(ボロンドープ)のエピタキシャル層13を、10、20、30、40、50、及び60μmの厚さで成長させて、調査用エピタキシャルウェーハ20とした。
抵抗率が10ΩcmのP型(ボロンドープ)の単結晶シリコン基板11を準備し、該単結晶シリコン基板11上に、抵抗率が10ΩcmのN型(リンドープ)のエピタキシャル層13を、10、20、30、40、50、及び60μmの厚さで成長させて、調査用エピタキシャルウェーハ20とした。
実施例で用いたのと同一ロットのN型の単結晶シリコン基板(抵抗率は10Ωcm)を成長用ウェーハ1とし、この成長用ウェーハ1に、エピタキシャル成長装置のリアクターのチャンバーメンテナンス前後のそれぞれの時点で、P型の評価対象のエピタキシャル層3を40μmの厚さで成長させた。その後、低温PL法で、評価対象のエピタキシャル層3の表面からドーパント濃度を測定した。
10…エピタキシャルウェーハ、 11…単結晶シリコン基板、
13…エピタキシャル層、 20…調査用エピタキシャルウェーハ。
Claims (4)
- 単結晶シリコンからなる成長用ウェーハ上に単結晶シリコンからなるエピタキシャル層を成長させたエピタキシャルウェーハの評価方法であって、
調査用エピタキシャルウェーハとして、単結晶シリコン基板と、該単結晶シリコン基板と導電型が異なるエピタキシャル層とを有するエピタキシャルウェーハを、該エピタキシャル層の厚さが異なるようにして複数枚準備する工程と、
前記複数枚準備した調査用エピタキシャルウェーハのエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行う工程と、
該フォトルミネッセンス測定により検出された、前記調査用エピタキシャルウェーハの単結晶シリコン基板と同じ導電型を示すドーパント濃度が、前記調査用エピタキシャルウェーハの単結晶シリコン基板の抵抗率から求められるドーパント濃度の5%以下となる前記調査用エピタキシャルウェーハのエピタキシャル層の厚さAを求める工程と、
前記成長用ウェーハ上に、前記A以上の厚さで、評価対象のエピタキシャル層を成長する工程と、
前記評価対象のエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記評価対象のエピタキシャル層を評価する工程と
を有することを特徴とするエピタキシャルウェーハの評価方法。 - 単結晶シリコンからなる成長用ウェーハ上に単結晶シリコンからなるエピタキシャル層を成長させたエピタキシャルウェーハの評価方法であって、
調査用エピタキシャルウェーハとして、単結晶シリコン基板と、該単結晶シリコン基板と導電型が異なるエピタキシャル層とを有するエピタキシャルウェーハを、該エピタキシャル層の厚さが異なるようにして複数枚準備する工程と、
前記複数枚準備した調査用エピタキシャルウェーハのエピタキシャル層の表面及び前記調査用エピタキシャルウェーハの単結晶シリコン基板の表面から励起光を照射してフォトルミネッセンス測定を行う工程と、
前記エピタキシャル層の表面からのフォトルミネッセンス測定により検出された、前記調査用エピタキシャルウェーハの単結晶シリコン基板と同じ導電型を示すドーパント濃度が、前記調査用エピタキシャルウェーハの単結晶シリコン基板の表面からのフォトルミネッセンス測定により検出された、前記調査用エピタキシャルウェーハの単結晶シリコン基板と同じ導電型を示すドーパント濃度の5%以下となる前記調査用エピタキシャルウェーハのエピタキシャル層の厚さAを求める工程と、
前記成長用ウェーハ上に、前記A以上の厚さで、評価対象のエピタキシャル層を成長する工程と、
前記評価対象のエピタキシャル層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記評価対象のエピタキシャル層を評価する工程と
を有することを特徴とするエピタキシャルウェーハの評価方法。 - 前記成長用ウェーハの導電型、抵抗率、及び酸素濃度を、前記調査用エピタキシャルウェーハの単結晶シリコン基板の導電型、抵抗率、及び酸素濃度と等しくし、かつ、
前記評価対象のエピタキシャル層の導電型及び抵抗率を、前記調査用エピタキシャルウェーハのエピタキシャル層の導電型及び抵抗率と等しくすることを特徴とする請求項1又は請求項2に記載のエピタキシャルウェーハの評価方法。 - 請求項1から請求項3のいずれか一項に記載のエピタキシャルウェーハの評価方法で良品と判断されたエピタキシャルウェーハのエピタキシャル層の成長条件で、単結晶シリコンを有するウェーハの該単結晶シリコン上にエピタキシャル層の成長を行うことを特徴とするエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056183A JP6593235B2 (ja) | 2016-03-18 | 2016-03-18 | エピタキシャルウェーハの評価方法及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056183A JP6593235B2 (ja) | 2016-03-18 | 2016-03-18 | エピタキシャルウェーハの評価方法及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017174864A true JP2017174864A (ja) | 2017-09-28 |
JP6593235B2 JP6593235B2 (ja) | 2019-10-23 |
Family
ID=59971490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016056183A Active JP6593235B2 (ja) | 2016-03-18 | 2016-03-18 | エピタキシャルウェーハの評価方法及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6593235B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112880737A (zh) * | 2021-01-14 | 2021-06-01 | 四川雅吉芯电子科技有限公司 | 一种单晶硅外延片检测用集成系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5860550A (ja) * | 1981-10-07 | 1983-04-11 | Agency Of Ind Science & Technol | エピタキシヤル・シリコン結晶中の不純物濃度測定法 |
JPH08139146A (ja) * | 1994-11-14 | 1996-05-31 | Shin Etsu Handotai Co Ltd | 半導体表面のライフタイム評価方法 |
-
2016
- 2016-03-18 JP JP2016056183A patent/JP6593235B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5860550A (ja) * | 1981-10-07 | 1983-04-11 | Agency Of Ind Science & Technol | エピタキシヤル・シリコン結晶中の不純物濃度測定法 |
JPH08139146A (ja) * | 1994-11-14 | 1996-05-31 | Shin Etsu Handotai Co Ltd | 半導体表面のライフタイム評価方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112880737A (zh) * | 2021-01-14 | 2021-06-01 | 四川雅吉芯电子科技有限公司 | 一种单晶硅外延片检测用集成系统 |
Also Published As
Publication number | Publication date |
---|---|
JP6593235B2 (ja) | 2019-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5024865B2 (ja) | 半導体基板の評価方法 | |
JP5843114B2 (ja) | キャリア寿命の測定方法および測定装置 | |
CN107615470B (zh) | 硅外延晶片的制造方法以及评价方法 | |
JP2008198913A (ja) | 半導体基板の検査方法及び半導体基板の検査装置 | |
JP2015111615A (ja) | シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法 | |
JP5024224B2 (ja) | シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法 | |
JP5018682B2 (ja) | シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法 | |
JP6634962B2 (ja) | シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 | |
JP6593235B2 (ja) | エピタキシャルウェーハの評価方法及び製造方法 | |
KR20170122279A (ko) | 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법 | |
JP5343721B2 (ja) | シリコン基板の評価方法及び半導体デバイスの製造方法 | |
JP2009302337A (ja) | 汚染検出用モニターウェーハ、汚染検出方法及びエピタキシャルウェーハの製造方法 | |
JP4784192B2 (ja) | シリコンウエーハの評価方法 | |
JP5590002B2 (ja) | 金属汚染評価方法及びエピタキシャルウェーハの製造方法 | |
JP5504634B2 (ja) | ライフタイムの評価方法 | |
JP5967019B2 (ja) | 半導体ウェーハの評価方法 | |
JP6520782B2 (ja) | エピタキシャルウェーハの評価方法及び製造方法 | |
JP5742761B2 (ja) | 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法 | |
JP2004233279A (ja) | 半導体ウエハの評価方法および半導体装置の製造方法 | |
JP5463884B2 (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
JP2006216825A (ja) | 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法 | |
JP5742739B2 (ja) | 金属汚染評価用シリコン基板の選別方法 | |
JP2014179395A (ja) | 欠陥検出方法 | |
JP5505769B2 (ja) | 半導体ウェーハの表層評価方法 | |
JP6785642B2 (ja) | 少数キャリア寿命評価方法および少数キャリア寿命評価装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6593235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |