JP2017168760A - 半導体装置 - Google Patents

Abstract

【課題】オン電流を向上させることができる半導体装置を提供すること。【解決手段】半導体装置は、第１電極と、第１電極上の第１絶縁層と、第１絶縁層上の第２電極と、第２電極上の第２絶縁層と、第１電極に達するように第１絶縁層、第２電極、及び第２絶縁層に設けられた第１開口部の内部に配置され、第１電極及び第２電極に接続された第１酸化物半導体層と、第１酸化物半導体層に対向して配置された第１ゲート電極と、第１酸化物半導体層と第１ゲート電極との間に配置された第１ゲート絶縁層と、を有する。【選択図】図５０

Description

本発明は、半導体装置に関し、開示される一実施形態は半導体装置の構造及びレイアウト形状に関する。

近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置において、半導体装置は各画素の階調に応じた電圧又は電流を供給するための選択トランジスタだけでなく、電圧又は電流を供給する画素を選択するための駆動回路にも使用されている。半導体装置はその用途に応じて要求される特性が異なる。例えば、選択トランジスタとして使用される半導体装置は、オフ電流が低いことや半導体装置間の特性ばらつきが小さいことが要求される。また、駆動回路として使用される半導体装置は、高いオン電流が要求される。

上記のような表示装置において、従来からアモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置が開発されている。アモルファスシリコンをチャネルに用いた半導体装置は、より単純な構造かつ４００℃以下のプロセスで形成することができるため、例えば第８世代（２１６０×２４６０ｍｍ）と呼ばれる大型のガラス基板を用いて半導体装置を形成することができる。しかし、アモルファスシリコンをチャネルに用いた半導体装置は移動度が低く、駆動回路に使用することはできない。

また、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置に比べて移動度が高いため、選択トランジスタだけでなく駆動回路の半導体装置にも使用することができる。しかし、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は構造及びプロセスが複雑になる。また、５００℃以上のプロセスで半導体装置を形成する必要があるため、上記のような大型のガラス基板を用いて半導体装置を形成することができない。また、アモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置はいずれもオフ電流が高く、印加した電圧を長時間保持することが難しかった。

そこで、最近では、アモルファスシリコンや低温ポリシリコンや単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ４００℃以下のプロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。また、酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。

特開２０１０−０６２２２９号公報

しかしながら、酸化物半導体をチャネルに用いた半導体装置は低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置に比べると移動度が低い。したがって、より高いオン電流を得るためには、半導体装置のＬ長（チャネル長）を短くする必要がある。特許文献１に示す半導体装置では、半導体装置のチャネル長を短くするためにはソース・ドレイン間の距離を短くする必要がある。

ここで、ソース・ドレイン間の距離はフォトリソグラフィ及びエッチングの工程によって決定されが、フォトリソグラフィによってパターニングする場合、露光機のマスクパターンサイズによって微細化が制限される。特に、ガラス基板上にフォトリソグラフィによってパターニングする場合、マスクパターンの最小サイズは２μｍ程度であり、半導体装置の短チャネル化はこのマスクパターンサイズに制限される。また、半導体装置のチャネル長がフォトリソグラフィによって決定されるため、半導体装置のチャネル長はフォトリソグラフィの工程における基板面内ばらつきの影響を受けてしまう。

本発明は、上記実情に鑑み、オン電流を向上させることができる半導体装置を提供することを目的とする。または、チャネル長の基板面内ばらつきを抑制することができる半導体装置を提供することを目的とする。

本発明の一実施形態による半導体装置は、第１電極と、第１電極上の第１絶縁層と、第１絶縁層上の第２電極と、第２電極上の第２絶縁層と、第１電極に達するように第１絶縁層、第２電極、及び第２絶縁層に設けられた第１開口部の内部に配置され、第１電極及び第２電極に接続された第１酸化物半導体層と、第１酸化物半導体層に対向して配置された第１ゲート電極と、第１酸化物半導体層と第１ゲート電極との間に配置された第１ゲート絶縁層と、を有する。

本発明の一実施形態による半導体装置は、第１電極と、第１電極上において、第１側壁を有する第１絶縁層と、第１絶縁層上において、第２側壁を有する第２電極と、第２電極上の第２絶縁層と、第１側壁上、第２側壁上、及び第２絶縁層の上面に配置され、第１電極及び第２電極に接続された第１酸化物半導体層と、第１酸化物半導体層に対向して配置された第１ゲート電極と、第１酸化物半導体層と第１ゲート電極との間に配置された第１ゲート絶縁層と、を有する。

本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び上部電極に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び上部電極に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の下部電極及び上部電極の構造を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の開口部の構造を示す断面図である。 本発明の一実施形態の変形例に係る半導体装置の開口部の構造を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、コンタクトパッド、及び上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、コンタクトパッド、及び上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び下地絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び下地絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す平面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る表示装置の概要を示す平面図である。 図３０９のＡＧ−ＡＧ’断面図である。 図３０９のＡＧ’’−ＡＧ’’’断面図である。 本発明の一実施形態に係る表示装置の製造方法において、データ線及び配線を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、データ線及び配線を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、データ線及び配線を露出する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、開口部に酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、配線を露出する開口部を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、パッドを形成する工程を示す平面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

また、以下に示す実施形態の説明において、「第１の部材と第２の部材とを接続する」とは、少なくとも第１の部材と第２の部材とを電気的に接続することを意味する。つまり、第１の部材と第２の部材とが物理的に接続されていてもよく、第１の部材と第２の部材との間に他の部材が設けられていてもよい。

以下の実施形態において半導体装置の概要について説明する。以下の実施形態に示す半導体装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）や量子ドット等の自発光素子を利用した自発光表示装置、又は電子ペーパー等の反射型表示装置などの表示装置に用いることができる。

ただし、本発明に係る半導体装置は表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いることができる。また、以下の実施形態における半導体装置では、チャネルとして酸化物半導体を用いた構造を例示するが、この構造に限定されず、チャネルとしてシリコンなどの半導体やＧａ−Ａｓ等の化合物半導体、ペンタセン又はテトラシアノキノジメタン（ＴＣＮＱ）等の有機半導体を用いることもできる。また、以下の実施形態では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。

〈実施形態１〉
図１〜図１２を用いて、本発明の実施形態１に係る半導体装置１０の概要について説明する。

［半導体装置１０の構造］
図１及び図２は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１及び図２に示すように、半導体装置１０は、基板１００、下地絶縁層１１０、下部電極１２０、絶縁層１３０、上部電極１４０、酸化物半導体層１６０、ゲート絶縁層１７０、ゲート電極１８０、ソース配線１９０、及びドレイン配線１９２を有する。開口部１３９は絶縁層１３０及び上部電極１４０に設けられており、下部電極１２０に達している。開口部１３５は絶縁層１３０及びゲート絶縁層１７０に設けられており、下部電極１２０に達している。開口部１７７はゲート絶縁層１７０に設けられており、上部電極１４０に達している。

下地絶縁層１１０は基板１００上に配置されている。下部電極１２０は下地絶縁層１１０上に配置されている。絶縁層１３０は下部電極１２０上及び下地絶縁層１１０上に配置されている。上部電極１４０は絶縁層１３０上に配置されている。開口部１３９において、絶縁層１３０には絶縁層側壁１３２が設けられており、上部電極１４０には電極側壁１４２が設けられている。酸化物半導体層１６０は開口部１３９の内部に配置され、下部電極１２０及び上部電極１４０の各々に接続されている。より詳細に説明すると、酸化物半導体層１６０は下部電極１２０上、絶縁層側壁１３２上、及び電極側壁１４２上に配置されており、開口部１３９において露出された下部電極１２０の上面において下部電極１２０に接続され、開口部１３９内部の電極側壁１４２及び上部電極１４０の上面において上部電極１４０に接続されている。図２では、酸化物半導体層１６０は電極側壁１４２から上部電極１４０の上面まで連続して延びている。

図１に示すように、開口部１３９は絶縁層１３０を四角形に開口している。絶縁層側壁１３２は開口部１３９の内壁に相当し、開口部１３９の形状に沿って四角形の閉じた形状を有している。この絶縁層側壁１３２の形状を環状又はリング状ということもできる。絶縁層側壁１３２と同様に、電極側壁１４２も開口部１３９の形状に沿って四角形の閉じた形状を有している。なお、図１では、開口部１３９の平面形状が四角形である構成を例示したが、円形、楕円形、多角形、湾曲形など多様な形状であってもよい。

ゲート電極１８０は酸化物半導体層１６０に対向して配置されている。ゲート絶縁層１７０は酸化物半導体層１６０とゲート電極１８０との間に配置されている。詳しくは後述するが、半導体装置１０において、絶縁層側壁１３２上に配置された酸化物半導体層１６０がチャネルとして機能するため、ゲート電極１８０は少なくとも絶縁層側壁１３２上に配置された酸化物半導体層１６０に対向して配置されている。

ソース配線１９０は開口部１３５を介して下部電極１２０に接続されている。ドレイン配線１９２は開口部１７７を介して上部電極１４０に接続されている。なお、ソース配線１９０及びドレイン配線１９２は機能が逆であってもよい。つまり、配線１９０がドレイン配線として機能し、配線１９２がソース配線として機能してもよい。

［絶縁層側壁１３２及び電極側壁１４２の形状］
ここで、絶縁層側壁１３２及び電極側壁１４２の形状について詳細に説明する。図２に示すように、絶縁層側壁１３２及び電極側壁１４２はともに傾斜面が上方を向くテーパ形状である。当該テーパ形状を順テーパ形状という。また、絶縁層側壁１３２のテーパ形状及び電極側壁１４２のテーパ形状は連続している。ただし、絶縁層側壁１３２のテーパ形状及び電極側壁１４２のテーパ形状は必ずしも連続している必要はなく、上部電極１４０の開口径が絶縁層１３０の開口径よりも大きく、絶縁層１３０の上面が上部電極１４０から露出されていてもよい。また、絶縁層側壁１３２のテーパ形状及び電極側壁１４２のテーパ形状は異なる傾斜角であってもよい。

また、図２では、絶縁層側壁１３２の断面形状が直線状の順テーパ形状である構造を例示したが、この構造に限定されない。例えば、絶縁層側壁１３２の断面形状が上方に向かって凸形状の順テーパ形状であってもよく、逆に上方に向かって凹形状の順テーパ形状であってもよい。また、絶縁層側壁１３２は傾斜面が上方を向いた順テーパ形状以外にも、垂直形状であってもよく、傾斜面が下方を向いた逆テーパ形状であってもよい。なお、電極側壁１４２についても上記と同様の形状を有することができる。絶縁層側壁１３２及び電極側壁１４２は同様の形状であってもよく、異なる形状であってもよい。

また、図２では、絶縁層１３０が単層である構造を例示したが、この構造に限定されず、複数の異なる層が積層された構造であってもよい。絶縁層１３０が積層の場合、異なる層によって絶縁層側壁１３２のテーパ角及び形状が異なっていてもよい。また、絶縁層１３０として、異なる物性の層（例えば、ＳｉＮ_ｘ及びＳｉＯ_ｘ）を積層させることで、絶縁層側壁１３２の場所によって物性が異なる酸化物半導体層１６０が形成されるようにしてもよい。つまり、半導体装置１０は、特性が異なる酸化物半導体層１６０が直列に接続されたチャネルを有していてもよい。

［半導体装置１０の各部材の材質］
基板１００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの透光性を有する絶縁基板を使用することができる。また、表示装置ではない集積回路の場合は、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、遮光性を有する基板を使用することができる。

下地絶縁層１１０としては、基板１００からの不純物が酸化物半導体層１６０に拡散することを抑制できる材料を使用することができる。例えば、下地絶縁層１１０として、窒化シリコン（ＳｉＮ_ｘ）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ）、酸化シリコン（ＳｉＯ_ｘ）、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ）、窒化アルミニウム（ＡｌＮ_ｘ）、窒化酸化アルミニウム（ＡｌＮ_ｘＯ_ｙ）、酸化アルミニウム（ＡｌＯ_ｘ）、酸化窒化アルミニウム（ＡｌＯ_ｘＮ_ｙ）などを使用することができる（ｘ、ｙは任意）。また、これらの膜を積層した構造を使用してもよい。なお、基板１００として絶縁性の基板を用いた場合、下地絶縁層１１０を省略することができる。

ここで、ＳｉＯ_ｘＮ_ｙ及びＡｌＯ_ｘＮ_ｙとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮ_ｘＯ_ｙ及びＡｌＮ_ｘＯ_ｙとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。

上記に例示した下地絶縁層１１０は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）で形成してもよく、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成してもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）−ＣＶＤ法又はホットワイヤＣＶＤ法）などを用いることができる。また、ナノメートルオーダー（１μｍ未満の範囲）で膜厚を制御することができれば、上記に例示した蒸着法以外の方法を用いることができる。

また、下地絶縁層１１０として、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料を用いることができる。ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指すもので、下地の段差を緩和して平坦化する効果を有する膜である。有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。下地絶縁層１１０は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。

下部電極１２０及び上部電極１４０は、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、下部電極１２０及び上部電極１４０として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。

ここで、下部電極１２０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、酸化物半導体との接触抵抗が低い材料を使用することが好ましい。ここで、酸化物半導体層１６０と良好な電気的接触を得るために、仕事関数が酸化物半導体層１６０より小さい金属材料を用いることができる。

絶縁層１３０は、下地絶縁層１１０と同様に、ＳｉＯ_ｘ、ＳｉＮ_ｘ、ＳｉＯ_ｘＮ_ｙ、ＳｉＮ_ｘＯ_ｙ、ＡｌＯ_ｘ、ＡｌＮ_ｘ、ＡｌＯ_ｘＮ_ｙ、ＡｌＮ_ｘＯ_ｙ、ＴＥＯＳ層などの無機絶縁材料や、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などの有機絶縁材料を用いることができる。また、下地絶縁層１１０と同様の方法で形成することができる。絶縁層１３０と下地絶縁層１１０とは同じ材料を用いてもよく、異なる材料を用いてもよい。

酸化物半導体層１６０は、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本発明に使用されるＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を大きくしてもよい。

また、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよく、例えばＡｌ、Ｓｎなどの金属元素が添加されていてもよい。また、上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ_２）、酸化チタン（ＴｉＯ_２）、酸化バナジウム（ＶＯ_２）、酸化インジウム（Ｉｎ_２Ｏ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）などを用いることができる。なお、酸化物半導体層１６０はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層１６０はアモルファスと結晶の混相であってもよい。

ゲート絶縁層１７０は、下地絶縁層１１０及び絶縁層１３０と同様に、ＳｉＯ_ｘ、ＳｉＮ_ｘ、ＳｉＯ_ｘＮ_ｙ、ＳｉＮ_ｘＯ_ｙ、ＡｌＯ_ｘ、ＡｌＮ_ｘ、ＡｌＯ_ｘＮ_ｙ、ＡｌＮ_ｘＯ_ｙ、ＴＥＯＳ層などの無機絶縁材料を用いることができる。また、下地絶縁層１１０と同様の方法で形成することができる。また、ゲート絶縁層１７０はこれらの絶縁層を積層した構造を用いることができる。ゲート絶縁層１７０は、下地絶縁層１１０及び絶縁層１３０と同じ材料であってもよく、異なる材料であってもよい。

ゲート電極１８０は、下部電極１２０と同様の材料を用いることができる。ゲート電極１８０は下部電極１２０と同じ材料を用いてもよく、異なる材料を用いてもよい。ゲート電極１８０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、ゲート電極１８０に印加される電圧が０Ｖのときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。

ソース配線１９０及びドレイン配線１９２は、ゲート電極１８０と同一層で形成されている。つまり、ソース配線１９０及びドレイン配線１９２は、ゲート電極１８０と同じ材料であり、同じ絶縁層上に配置されている。ただし、ソース配線１９０及びドレイン配線１９２は、ゲート電極１８０とは異なる層で形成されてもよい。その場合、ソース配線１９０及びドレイン配線１９２としては、下部電極１２０及び上部電極１４０として列挙した材料以外に銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などを用いることもできる。特に、ソース配線１９０及びドレイン配線１９２にＣｕを用いる場合は、熱によるＣｕの拡散を抑制するＴｉやＴｉＮなどのバリア層と積層させてもよい。

ソース配線１９０及びドレイン配線１９２として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、下部電極１２０及び上部電極１４０との接触抵抗が低い材料を使用することが好ましい。

［半導体装置１０の動作］
図１及び図２に示す半導体装置１０の動作について説明する。半導体装置１０は酸化物半導体層１６０をチャネルとするトランジスタである。半導体装置１０では、ソース電極として機能する下部電極１２０とドレイン電極として機能する上部電極１４０とが異なる層に形成されており、各々がゲート電極１８０と同一層のソース配線１９０及びドレイン配線１９２に接続されている。つまり、半導体装置１０を介して異なる層の導電層が接続されている。

半導体装置１０において、ゲート電極１８０にゲート電圧が印加され、下部電極１２０に接続されたソース配線１９０にソース電圧が印加され、上部電極１４０に接続されたドレイン配線１９２にドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。

ゲート電極１８０にゲート電圧が印加されると、ゲート絶縁層１７０を介してゲート電極１８０に対向する酸化物半導体層１６０に、ゲート電圧に応じた電界が形成される。その電界によって酸化物半導体層１６０にキャリアが生成される。上記のように酸化物半導体層１６０にキャリアが生成された状態で、下部電極１２０と上部電極１４０との間に電位差が生じると、酸化物半導体層１６０に生成されたキャリアが電位差に応じて移動する。つまり、下部電極１２０から上部電極１４０へと電子が移動する。

ここで、電子はソース領域１２４で下部電極１２０から酸化物半導体層１６０に供給され、ドレイン領域１４４で酸化物半導体層１６０から上部電極１４０に取り出される。つまり、半導体装置１０において、絶縁層側壁１３２上に配置された酸化物半導体層１６０がチャネルとして機能する。したがって、半導体装置１０のチャネル長は絶縁層１３０の膜厚及び絶縁層側壁１３２のテーパ角によって決まる。

図１において、酸化物半導体層１６０におけるチャネル領域１６９がチャネルとして機能する領域である。チャネル領域１６９は開口部１３９の平面形状と同様の四角形の閉じた形状を有している。このように、閉じた形状のチャネル領域１６９を「サラウンド型」という。ここで、酸化物半導体層１６０のパターン端部は、酸化物半導体層１６０のエッチングの際に物性が変化してしまうことがある。物性が変化した領域は、半導体装置１０をオフ状態にしても電流が流れてしまうリークパスの原因となりうる。チャネル領域１６９をサラウンド型にすることで、チャネル領域１６９に酸化物半導体層１６０のパターン端部が含まれない半導体装置を実現することができる。つまり、チャネル領域１６９を「サラウンド型」にすることで、半導体装置１０のリークパスを抑制することができる。

以上のように、本発明の実施形態１に係る半導体装置１０によると、絶縁層１３０の膜厚、絶縁層側壁１３２のテーパ角、又は絶縁層１３０の膜厚及び絶縁層側壁１３２のテーパ角の両方を制御することによって、半導体装置１０のチャネル長が制御される。上記のように、ＰＶＤ法又はＣＶＤ法によって形成された絶縁層１３０の膜厚はナノメートルオーダーで制御することができるため、半導体装置１０のチャネル長をナノメートルオーダーで制御することができる。このようにして、ばらつきのオーダーがマイクロメートルオーダーであるフォトリソグラフィのパターニング限界よりも小さいチャネル長を有する半導体装置１０を実現することが可能となる。その結果、半導体装置１０のオン電流を向上させることができる。

また、絶縁層１３０の膜厚は上記のようにナノメートルオーダーで制御することが可能であるため、絶縁層１３０の膜厚の基板面内ばらつきもナノメートルオーダーに制御することができる。また、絶縁層１３０のテーパ角は、絶縁層１３０のエッチングレート及びレジストの後退量によって制御され、これらのばらつき制御も絶縁層１３０の膜厚ばらつきと同等のオーダーで制御することが可能である。その結果、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。

また、半導体装置１０では、酸化物半導体層１６０のチャネル領域は、上方がゲート電極１８０で覆われ、下方が下部電極１２０で覆われている。したがって、ゲート電極１８０及び下部電極１２０に遮光性を有する金属を用いることで、外部からの光が酸化物半導体層１６０に照射されることを抑制することができる。その結果、光が照射された環境においても特性の変動が小さい半導体装置を実現することができる。

［半導体装置１０の製造方法］
図３〜図１２を用いて、本発明の実施形態１に係る半導体装置１０の製造方法について、平面図及び断面図を参照しながら説明する。

図３及び図４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図４に示すように、基板１００上に下地絶縁層１１０及び下部電極１２０となる導電層を成膜し、フォトリソグラフィ及びエッチングによって図３に示す下部電極１２０のパターンを形成する。ここで、下部電極１２０のエッチングは、下部電極１２０のエッチングレートと下地絶縁層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。そして、パターニングされた下部電極１２０上に絶縁層１３０を形成する。

図５及び図６は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図６に示すように、図４に示す基板の全面に上部電極１４０となる導電層を成膜し、フォトリソグラフィ及びエッチングによって図５に示す上部電極１４０のパターンを形成する。ここで、上部電極１４０のエッチングは、少なくとも上部電極１４０のエッチングレートと絶縁層１３０のエッチングレートとの選択比が大きい条件で処理することが好ましい。

図７及び図８は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図及び断面図である。図８に示すように、図６に示す基板に対するフォトリソグラフィ及びエッチングによって、上部電極１４０及び絶縁層１３０を開口し下部電極１２０を露出する開口部１３９を形成する。このエッチングによって、図７に示す開口部１３９のパターンを形成する。開口部１３９の形成によって、絶縁層１３０の絶縁層側壁１３２及び上部電極１４０の電極側壁１４２が形成される。ここで、開口部１３９の形成は、上部電極１４０及び絶縁層１３０を同一のエッチング条件を用いて一括エッチングしてもよく、上部電極１４０のエッチング条件と、絶縁層１３０のエッチング条件とを異なるエッチング条件で処理してもよい。また、図７では、開口部１３９は四角形のパターンであるが、このパターン形状に限定されず、例えば、円形、楕円形、多角形、湾曲形など多様な形状であってもよい。

ここで、絶縁層側壁１３２をテーパ形状にするためのエッチング方法について説明する。絶縁層側壁１３２のテーパ角は、絶縁層１３０のエッチングレートと絶縁層１３０をエッチングする際にマスクとして用いるレジストの水平方向のエッチングレート（以下、レジストの後退量という）とによって制御することができる。例えば、絶縁層１３０のエッチングレートに比べてレジストの後退量が小さい場合、絶縁層側壁１３２のテーパ角は大きく（垂直に近い角度）なり、レジストの後退量がゼロの場合は、絶縁層側壁１３２は垂直となる。一方、絶縁層１３０のエッチングレートに比べてレジストの後退量が大きい場合、絶縁層側壁１３２のテーパ角は小さく（緩やかな傾斜）なる。ここで、レジストの後退量はレジストパターン端部のテーパ角やレジストのエッチングレートによって調整することができる。電極側壁１４２のテーパ形状も上記と同様の方法で制御することができる。

図９及び図１０は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１０に示すように、図８に示す基板の全面に酸化物半導体層１６０を成膜し、フォトリソグラフィ及びエッチングによって図９に示す酸化物半導体層１６０のパターンを形成する。

酸化物半導体層１６０はスパッタリング法を用いて成膜することができる。酸化物半導体層１６０のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１６０をエッチングする場合、シュウ酸を含むエッチャントを用いることができる。

図１１及び図１２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１２に示すように、図１０に示す基板の全面にゲート絶縁層１７０を形成し、フォトリソグラフィ及びエッチングによって図１１に示す開口部１３５、１７７のパターンを形成する。この工程におけるエッチング条件は、絶縁層１３０及びゲート絶縁層１７０のエッチングレートと下部電極１２０及び上部電極１４０のエッチングレートとの選択比が大きい条件で処理することが好ましい。つまり、開口部１３５、１７７を形成するエッチングにおいて、下部電極１２０及び上部電極１４０はエッチングストッパとして機能する。

そして、図１２に示す基板の全面にゲート電極１８０、ソース配線１９０、及びドレイン配線１９２となる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１及び図２に示すようにゲート電極１８０、ソース配線１９０、及びドレイン配線１９２のパターンを形成する。上記に示す製造方法によって、本発明の実施形態１に係る半導体装置１０を形成することができる。

以上のように、本発明の実施形態１に係る半導体装置１０の製造方法によると、絶縁層１３０の膜厚、絶縁層側壁１３２のテーパ角、又は絶縁層１３０の膜厚及び絶縁層側壁１３２のテーパ角の両方をナノメートルオーダーで制御することができる。したがって、半導体装置１０のチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。

〈実施形態２〉
図１３〜図１６を用いて、本発明の実施形態２に係る半導体装置１０Ａの概要について説明する。半導体装置１０Ａの構造及び各部材の材質は実施形態１の半導体装置１０と同様なので、詳細な説明は省略する。半導体装置１０Ａは半導体装置１０とは製造方法が異なるため、実施形態２では半導体装置１０Ａの製造方法についてのみ説明する。以下の説明において、半導体装置１０と同じ構造及び機能を有する要素には同一の符号（数字）の後にアルファベットを付与し、詳細な説明は省略する。

［半導体装置１０Ａの製造方法］
図１３〜図１６を用いて、本発明の実施形態２に係る半導体装置１０Ａの製造方法について、平面図及び断面図を参照しながら説明する。

図１３及び図１４は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。実施形態１の図３及び図４に示した製造方法と同様の方法で下部電極１２０Ａ及び絶縁層１３０Ａが形成された基板の全面に上部電極１４０Ａとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１３に示すように、電極側壁１４２Ａを有する上部電極１４０Ａのパターンを形成する。上部電極１４０Ａのパターン形成によって、上部電極１４０Ａには閉じた形状の電極側壁１４２Ａが形成される。

図１５及び図１６は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１６に示すように、図１４に示す基板に対するフォトリソグラフィ及びエッチングによって、開口部１３９Ａを形成する。ここでは、上部電極１４０Ａをマスクとして電極側壁１４２Ａによって囲まれた領域の絶縁層１３０Ａをエッチングすることで開口部１３９Ａを形成する。このとき、上部電極１４０Ａから露出された絶縁層１３０Ａのうち、エッチングしない領域の絶縁層１３０Ａを覆うようにレジストを形成してエッチングを行う。

上記のように、実施形態２では、上部電極１４０をマスクとして絶縁層１３０をエッチングすることで、実施形態１の図８と同じ構造を得ることができる。以降の工程は、実施形態１の図９〜図１２と同様の製造方法で形成することができるため、ここでは説明を省略する。

ここで、絶縁層１３０Ａの詳細なエッチング条件について説明する。当該エッチングはフッ素を含むガスを用いて行われる。例えば、東京エレクトロン社製の平行平板型のドライエッチング装置を用いて、以下の条件でエッチングする。
・エッチングガス：ＣＦ_４／ＣＨＦ_３／Ａｒ＝６０／２０／３００ｓｃｃｍ
・エッチング圧力：２．０Ｔｏｒｒ
・エッチングパワー：２００Ｗ
・電極間距離：１０ｍｍ
・上部電極温度：２５℃
・下部電極温度：５℃

上記のエッチング条件によるエッチングレートはＳｉＯ_２＝１１０ｎｍ／ｍｉｎ、ＳｉＮ＝１３０ｎｍ／ｍｉｎである。一方、Ｔｉ、ＭｏＷ、およびＡｌはエッチングされない。つまり、上記のエッチング条件を用いることで、金属をほとんどエッチングせず絶縁層を選択的にエッチングすることができる。このエッチング条件によると、絶縁層１３０Ａにテーパ形状の開口部１３９Ａを形成することができる。

以上のように、本発明の実施形態２に係る半導体装置１０Ａの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態３〉
図１７〜図２６を用いて、本発明の実施形態３に係る半導体装置１０Ｂの概要について説明する。半導体装置１０Ｂは、図１及び図２に示す半導体装置１０と類似しているが、開口部１３５Ｂの形状において半導体装置１０とは相違する。以下の説明では、半導体装置１０と共通する半導体装置１０Ｂの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０と同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｂの構造］
図１７及び図１８は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１７及び図１８に示すように、半導体装置１０Ｂの絶縁層１３０Ｂ及びゲート絶縁層１７０Ｂに設けられた開口部１３５Ｂは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５Ｂにおいて、ゲート絶縁層１７０Ｂの開口径は絶縁層１３０Ｂの開口径に比べて大きい。換言すると、開口部１３５Ｂにおけるゲート絶縁層１７０Ｂの側壁１７５Ｂは絶縁層１３０Ｂの上面に位置しており、絶縁層１３０Ｂの上面から上方に向かって延びている。開口部１３５Ｂの形状は半導体装置１０Ｂの製造方法によるものである。具体的には、絶縁層１３０Ｂの開口工程とゲート絶縁層１７０Ｂの開口工程とを異なるタイミングで行うため、開口部１３５Ｂのような形状になる。

［半導体装置１０Ｂの製造方法］
図１９〜図２６を用いて、本発明の実施形態３に係る半導体装置１０Ｂの製造方法について、平面図及び断面図を参照しながら説明する。

図１９及び図２０は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。実施形態１の図３及び図４に示した製造方法と同様の方法で下部電極１２０Ｂ及び絶縁層１３０Ｂが形成された基板の全面に上部電極１４０Ｂとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１９に示すように、電極側壁１４２Ｂを有する上部電極１４０Ｂのパターンを形成する。

図２１及び図２２は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２２に示すように、図２０に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層１３０Ｂに対応する開口部１３５Ｂ、１３９Ｂを形成する。実施形態２の方法と同様に、上部電極１４０Ｂをマスクとして電極側壁１４２Ｂによって囲まれた領域の絶縁層１３０Ｂをエッチングすることで、開口部１３９Ｂを形成する。また、上部電極１４０Ｂから露出された絶縁層１３０Ｂのうち、開口部１３５Ｂに対応する領域が開口されたレジストを形成してエッチングを行うことで、開口部１３９Ｂと同じ工程で開口部１３５Ｂを形成する。

図２３及び図２４は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２４に示すように、図２２に示す基板の全面に酸化物半導体層１６０Ｂを成膜し、フォトリソグラフィ及びエッチングによって図２３に示す酸化物半導体層１６０Ｂのパターンを形成する。ここで、酸化物半導体層１６０Ｂは開口部１３９Ｂの内部に配置され、開口部１３５Ｂの酸化物半導体層１６０Ｂはエッチングされる。酸化物半導体層１６０Ｂの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２５及び図２６は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２６に示すように、図２４に示す基板の全面にゲート絶縁層１７０Ｂを形成し、フォトリソグラフィ及びエッチングによって、図２５に示すように、開口部１３５Ｂ、１７７Ｂに対応する領域のゲート絶縁層１７０Ｂを開口する。このエッチングによって、開口部１３５Ｂにおいて下部電極１２０Ｂを露出させ、開口部１７７Ｂにおいて上部電極１４０Ｂを露出させる。

図２６では、ゲート絶縁層１７０Ｂのエッチングが絶縁層１３０Ｂとゲート絶縁層１７０Ｂとの界面で止まっている状態を図示したが、ゲート絶縁層１７０Ｂから露出された絶縁層１３０Ｂの一部がオーバーエッチングされていてもよい。絶縁層１３０Ｂ及びゲート絶縁層１７０Ｂは同様の材料で形成されることが多く、ゲート絶縁層１７０Ｂのエッチングを絶縁層１３０Ｂとゲート絶縁層１７０Ｂとの界面で止めることは難しい場合があり、絶縁層１３０Ｂの一部がオーバーエッチングされることがある。この工程におけるエッチング条件は、ゲート絶縁層１７０Ｂのエッチングレートと下部電極１２０Ｂ及び上部電極１４０Ｂのエッチングレートとの選択比が大きい条件で処理することが好ましい。つまり、開口部１３５Ｂ、１７７Ｂを形成するエッチングにおいて、下部電極１２０Ｂ及び上部電極１４０Ｂはエッチングストッパとして機能する。

そして、図２６に示す基板の全面にゲート電極１８０Ｂ、ソース配線１９０Ｂ、及びドレイン配線１９２Ｂとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１７及び図１８に示すようにゲート電極１８０Ｂ、ソース配線１９０Ｂ、及びドレイン配線１９２Ｂのパターンを形成する。上記に示す製造方法によって、本発明の実施形態３に係る半導体装置１０Ｂを形成することができる。

以上のように、本発明の実施形態３に係る半導体装置１０Ｂの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態４〉
図２７〜図３８を用いて、本発明の実施形態４に係る半導体装置１０Ｃの概要について説明する。半導体装置１０Ｃは、短チャネル長の第１トランジスタ２０Ｃ及び長チャネル長の第２トランジスタ３０Ｃを有する。なお、短チャネル長の第１トランジスタ２０Ｃは、図１及び図２に示す実施形態１の半導体装置１０と同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｃの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｃについて説明する。なお、以下の説明において、半導体装置１０と同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０Ｃの構造］
図２７及び図２８は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２７及び図２８に示すように、第２トランジスタ３０Ｃは、基板１００Ｃ、下地絶縁層１１０Ｃ、下部電極２２０Ｃ、バックゲート２２２Ｃ、絶縁層２３０Ｃ、上部電極２４０Ｃ、酸化物半導体層２６０Ｃ、ゲート絶縁層２７０Ｃ、ゲート電極２８０Ｃ、ソース配線２９０Ｃ、及びドレイン配線２９２Ｃを有する。基板１００Ｃ及び下地絶縁層１１０Ｃは、第１トランジスタ２０Ｃ及び第２トランジスタ３０Ｃで共通であり、第１トランジスタ２０Ｃから第２トランジスタ３０Ｃまで連続して延びている。開口部２３５Ｃは絶縁層２３０Ｃ及びゲート絶縁層２７０Ｃに設けられており、下部電極２２０Ｃに達している。開口部２３９Ｃは絶縁層２３０Ｃに設けられており、下部電極２２０Ｃに達している。開口部２７７Ｃはゲート絶縁層２７０Ｃに設けられており、上部電極２４０Ｃに達している。

下部電極２２０Ｃ及びバックゲート２２２Ｃは下地絶縁層１１０Ｃ上に配置されている。絶縁層２３０Ｃは下部電極２２０Ｃ上、バックゲート２２２Ｃ上、及び下地絶縁層１１０Ｃ上に配置されている。上部電極２４０Ｃは絶縁層２３０Ｃ上に配置されており、平面視において下部電極２２０Ｃから離隔して配置されている。酸化物半導体層２６０Ｃは、下部電極２２０Ｃと上部電極２４０Ｃとの間の領域において、絶縁層２３０Ｃ上に配置されている。また、酸化物半導体層２６０Ｃは開口部２３９Ｃを介して下部電極２２０Ｃに接続され、上部電極２４０Ｃに乗り上げるようにして、上部電極２４０Ｃの側面及び上面で上部電極２４０Ｃに接続されている。ここで、バックゲート２２２Ｃは絶縁層２３０Ｃを介して酸化物半導体層２６０Ｃと対向している。

ゲート電極２８０Ｃは、下部電極２２０Ｃと上部電極２４０Ｃとの間の領域において、酸化物半導体層２６０Ｃに対向して配置されている。ゲート絶縁層２７０Ｃは酸化物半導体層２６０Ｃとゲート電極２８０Ｃとの間に配置されている。詳しくは後述するが、第２トランジスタ３０Ｃにおいて、下部電極２２０Ｃと上部電極２４０Ｃとの間の領域の酸化物半導体層２６０Ｃがチャネルとして機能する。なお、図２７及び図２８では、平面視においてバックゲート２２２Ｃとは重畳しない位置に上部電極２４０Ｃが形成された構成を例示したが、平面視においてバックゲート２２２Ｃ及び上部電極２４０Ｃが重畳していてもよい。また、図２７及び図２８では、酸化物半導体層２６０Ｃと基板１００Ｃとの間にバックゲート２２２Ｃが配置された構造を例示したが、バックゲート２２２Ｃが省略されていてもよい。

ソース配線２９０Ｃは開口部２３５Ｃを介して下部電極２２０Ｃに接続されている。ドレイン配線２９２Ｃは開口部２７７Ｃを介して上部電極２４０Ｃに接続されている。なお、ソース配線２９０Ｃ及びドレイン配線２９２Ｃは機能が逆であってもよい。つまり、配線２９０Ｃがドレイン配線として機能し、配線２９２Ｃがソース配線として機能してもよい。

ここで、第１トランジスタ２０Ｃ及び第２トランジスタ３０Ｃの各層の関係について説明する。下部電極２２０Ｃ及びバックゲート２２２Ｃは下部電極１２０Ｃと同一層であり、いずれも下地絶縁層１１０Ｃと接して配置されている。絶縁層２３０Ｃは絶縁層１３０Ｃと同一層であり、絶縁層２３０Ｃは絶縁層１３０Ｃと連続している。同様に、上部電極１４０Ｃ及び上部電極２４０Ｃ、酸化物半導体層１６０Ｃ及び酸化物半導体層２６０Ｃ、ゲート絶縁層１７０Ｃ及びゲート絶縁層２７０Ｃ、ゲート電極１８０Ｃ及びゲート電極２８０Ｃ、ソース配線１９０Ｃ及びソース配線２９０Ｃ、並びにドレイン配線１９２Ｃ及びドレイン配線２９２Ｃはそれぞれ同一層である。

ただし、上記の構造に限定されない。例えば、ゲート絶縁層について説明すると、ゲート絶縁層１７０Ｃ及びゲート絶縁層２７０Ｃが完全に同一な層である必要はなく、ゲート絶縁層１７０Ｃの一部がゲート絶縁層２７０Ｃと同一層で形成されていてもよい。例えば、ゲート絶縁層２７０Ｃは、ゲート絶縁層１７０Ｃの同一層に対してさらに他の絶縁層が積層された構造であってもよい。つまり、ゲート絶縁層２７０Ｃの膜厚をゲート絶縁層１７０Ｃの膜厚よりも厚膜にしてもよい。逆に、ゲート絶縁層２７０Ｃの膜厚をゲート絶縁層１７０Ｃの膜厚よりも薄膜にしてもよい。

ここでは、ゲート絶縁層１７０Ｃ及びゲート絶縁層２７０Ｃを例に挙げて説明したが、下部電極１２０Ｃ、２２０Ｃ、絶縁層１３０Ｃ、２３０Ｃ、上部電極１４０Ｃ、２４０Ｃ、酸化物半導体層１６０Ｃ、２６０Ｃ、ゲート電極１８０Ｃ、２８０Ｃ、ソース配線１９０Ｃ、２９０Ｃ、ドレイン配線１９２Ｃ、２９２Ｃについても同様である。

［第２トランジスタ３０Ｃの動作］
図２７及び図２８に示す第２トランジスタ３０Ｃの動作について説明する。第２トランジスタ３０Ｃは酸化物半導体層２６０Ｃをチャネルとするトランジスタである。第２トランジスタ３０Ｃでは、ソース電極として機能する下部電極２２０Ｃとドレイン電極として機能する上部電極２４０Ｃとが異なる層に形成されており、各々がゲート電極２８０Ｃと同一層のソース配線２９０Ｃ及びドレイン配線２９２Ｃに接続されている。つまり、第２トランジスタ３０Ｃを介して異なる層の導電層が接続されている。

第２トランジスタ３０Ｃにおいて、ゲート電極２８０Ｃにはゲート電圧が印加され、下部電極２２０Ｃに接続されたソース配線２９０Ｃにソース電圧が印加され、上部電極２４０Ｃに接続されたドレイン配線２９２Ｃにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。なお、バックゲート２２２Ｃにはゲート電極２８０Ｃと同じゲート電圧が印加される。ただし、バックゲート２２２Ｃに上記のゲート電圧とは独立した補助ゲート電圧が印加され、第２トランジスタ３０Ｃのしきい値（Ｖｔｈ）を制御してもよい。

ゲート電極２８０Ｃにゲート電圧が印加されると、ゲート絶縁層２７０Ｃを介してゲート電極２８０Ｃに対向する酸化物半導体層２６０Ｃに、ゲート電圧に応じた電界が形成される。その電界によって酸化物半導体層２６０Ｃにキャリアが生成される。上記のように酸化物半導体層２６０Ｃにキャリアが生成された状態で、下部電極２２０Ｃと上部電極２４０Ｃとの間に電位差が生じると、酸化物半導体層２６０Ｃに生成されたキャリアが電位差に応じて移動する。つまり、下部電極２２０Ｃから上部電極２４０Ｃへと電子が移動する。

ここで、電子はソース領域２２８Ｃで下部電極２２０Ｃから酸化物半導体層２６０Ｃに供給され、ドレイン領域２４４Ｃで酸化物半導体層２６０Ｃから上部電極２４０Ｃに取り出される。つまり、第２トランジスタ３０Ｃにおいて、下部電極２２０Ｃと上部電極２４０Ｃとの間の領域の酸化物半導体層２６０Ｃがチャネルとして機能する。したがって、第２トランジスタ３０Ｃのチャネル長は下部電極２２０Ｃ及び上部電極２４０Ｃのパターニング精度によって決まる。なお、図２７において、酸化物半導体層２６０Ｃにおけるチャネル領域２６９Ｃがチャネルとして機能する領域である。

実施形態２で説明したように、第１トランジスタ２０Ｃのチャネル長は絶縁層１３０Ｃの膜厚及び絶縁層側壁１３２Ｃの傾斜角度によって調整することができる。したがって、第１トランジスタ２０Ｃのチャネル長はナノメートルオーダーで制御することができる。つまり、第１トランジスタ２０Ｃは短チャネル長のトランジスタに好適である。

一方、第２トランジスタ３０Ｃのチャネル長は下部電極２２０Ｃと上部電極２４０Ｃとの間隔によって調整することができる。下部電極２２０Ｃと上部電極２４０Ｃとの間隔はフォトリソグラフィ及びエッチングによって制御される。フォトリソグラフィ及びエッチングによるパターニング精度はマイクロメートルオーダーで制御されるため、第２トランジスタ３０Ｃのチャネル長をマイクロメートルオーダーで制御することができる。つまり、第２トランジスタ３０Ｃは長チャネル長のトランジスタに好適である。半導体装置１０Ｃにおいて、第２トランジスタ３０Ｃのチャネル長は第１トランジスタ２０Ｃのチャネル長よりも長くすることができる。

以上のように、本発明の実施形態４に係る半導体装置１０Ｃによると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｃ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｃを同一工程で形成することができる。

［第２トランジスタ３０Ｃの製造方法］
図２９〜図３８を用いて、本発明の実施形態４に係る半導体装置１０Ｃの第２トランジスタ３０Ｃの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０Ｃの製造方法は実施形態２の半導体装置１０Ａの製造方法と同様なので、ここでは説明を省略する。

図２９及び図３０は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図及び断面図である。図３０に示すように、基板１００Ｃ上に下地絶縁層１１０Ｃを形成し、その上に下部電極２２０Ｃ及びバックゲート２２２Ｃとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２９に示す下部電極２２０Ｃ及びバックゲート２２２Ｃのパターンを形成する。そして、パターニングされた下部電極２２０Ｃ上及びバックゲート２２２Ｃ上に絶縁層２３０Ｃを形成する。ここで、下部電極２２０Ｃ及びバックゲート２２２Ｃのエッチングは、下部電極１２０Ｃと同様の条件で処理する。

図３１及び図３２は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図３２に示すように、図３０に示す基板の全面に上部電極２４０Ｃとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図３１に示す上部電極２４０Ｃのパターンを形成する。ここで、上部電極２４０Ｃのエッチングは、上部電極１４０Ｃと同様の条件で処理する。

図３３及び図３４は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図３４に示すように、図３２に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｃを開口し下部電極２２０Ｃを露出する開口部２３９Ｃを形成する。このエッチングによって図３３に示す開口部２３９Ｃのパターンを形成する。ここで、開口部２３９Ｃのエッチングは、開口部１３９Ｃと同様の条件で処理する。なお、図３３では、開口部２３９Ｃは四角形のパターンであるが、このパターン形状に限定されず、例えば、円形、楕円形、多角形、湾曲形など多様な形状であってもよい。

図３５及び図３６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図３６に示すように、図３４に示す基板の全面に酸化物半導体層２６０Ｃを成膜し、フォトリソグラフィ及びエッチングによって図３５に示す酸化物半導体層２６０Ｃのパターンを形成する。酸化物半導体層２６０Ｃの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図３７及び図３８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図３８に示すように、図３６に示す基板の全面にゲート絶縁層２７０Ｃを形成し、フォトリソグラフィ及びエッチングによって、図３７に示す開口部２３５Ｃ、２３８Ｃ、２７７Ｃのパターンを形成する。ここで、開口部２３５Ｃ、２３８Ｃ、２７７Ｃのエッチングは、開口部１３５Ｃ、１７７Ｃのエッチングと同様の条件で処理する。

そして、図３８に示す基板の全面にゲート電極２８０Ｃ、ソース配線２９０Ｃ、及びドレイン配線２９２Ｃとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２７及び図２８に示すようにゲート電極２８０Ｃ、ソース配線２９０Ｃ、及びドレイン配線２９２Ｃのパターンを形成する。上記に示す製造方法によって、本発明の実施形態４に係る第２トランジスタ３０Ｃを形成することができる。

以上のように、本発明の実施形態４に係る半導体装置１０Ｃの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｃ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｃを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態５〉
図３９〜図４８を用いて、本発明の実施形態５に係る半導体装置１０Ｄの概要について説明する。半導体装置１０Ｄは、短チャネル長の第１トランジスタ２０Ｄ及び長チャネル長の第２トランジスタ３０Ｄを有する。なお、短チャネル長の第１トランジスタ２０Ｄは実施形態３の半導体装置１０Ｂと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｄの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｄについて説明する。なお、以下の説明において、半導体装置１０Ｂと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０Ｄは、図２７及び図２８に示す第２トランジスタ３０Ｃと類似しているが、開口部２３５Ｄの形状において第２トランジスタ３０Ｃとは相違する。以下の説明では、第２トランジスタ３０Ｃと共通する第２トランジスタ３０Ｄの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０Ｄの構造］
図３９及び図４０は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図３９及び図４０に示すように、第２トランジスタ３０Ｄの絶縁層２３０Ｄ及びゲート絶縁層２７０Ｄに設けられた開口部２３５Ｄは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５Ｄにおいて、ゲート絶縁層２７０Ｄの開口径は絶縁層２３０Ｄの開口径に比べて大きい。換言すると、開口部２３５Ｄにおけるゲート絶縁層２７０Ｄの側壁２７５Ｄは絶縁層２３０Ｄの上面に位置しており、絶縁層２３０Ｄの上面から上方に向かって延びている。開口部２３５Ｄの形状は第２トランジスタ３０Ｄの製造方法によるものである。具体的には、絶縁層２３０Ｄの開口工程とゲート絶縁層２７０Ｄの開口工程とを異なるタイミングで行うため、開口部２３５Ｄのような形状になる。

［第２トランジスタ３０Ｄの製造方法］
図４１〜図４８を用いて、本発明の実施形態５に係る半導体装置１０Ｄの第２トランジスタ３０Ｄの製造方法について、平面図及び断面図を参照しながら説明する。

図４１及び図４２は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。実施形態４の図２９及び図３０に示した製造方法と同様の方法で下部電極２２０Ｄ、バックゲート２２２Ｄ、及び絶縁層２３０Ｄが形成された基板の全面に上部電極２４０Ｄとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図４１に示すように、上部電極２４０Ｄのパターンを形成する。ここで、上部電極２４０Ｄのエッチングは、上部電極１４０Ｄと同様の条件で処理する。なお、バックゲート２２２Ｄは省略されてもよい。

図４３及び図４４は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図４３及び図４４に示すように、図４２に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｄを開口し下部電極２２０Ｄを露出する開口部２３５Ｄ、２３８Ｄ、２３９Ｄを形成する。このエッチングによって図４３に示す開口部２３５Ｄ、２３８Ｄ、２３９Ｄのパターンを形成する。ここで、開口部２３５Ｄ、２３８Ｄ、２３９Ｄのエッチングは、開口部１３５Ｄ、１３９Ｄと同様の条件で処理する。

図４５及び図４６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図４６に示すように、図４４に示す基板の全面に酸化物半導体層２６０Ｄを成膜し、フォトリソグラフィ及びエッチングによって図４５に示す酸化物半導体層２６０Ｄのパターンを形成する。酸化物半導体層２６０Ｄの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図４７及び図４８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図４８に示すように、図４６に示す基板の全面にゲート絶縁層２７０Ｄを形成し、フォトリソグラフィ及びエッチングによって、図４７に示す開口部２３５Ｄ、２３８Ｄ、２７７Ｄのパターンを形成する。ここで、開口部２３５Ｃ、２３８Ｄ、２７７Ｃのエッチングは、開口部１３５Ｃ、１７７Ｃのエッチングと同様の条件で処理する。

そして、図４８に示す基板の全面にゲート電極２８０Ｄ、ソース配線２９０Ｄ、及びドレイン配線２９２Ｄとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図３９及び図４０に示すようにゲート電極２８０Ｄ、ソース配線２９０Ｄ、及びドレイン配線２９２Ｄのパターンを形成する。上記に示す製造方法によって、本発明の実施形態５に係る第２トランジスタ３０Ｄを形成することができる。

以上のように、本発明の実施形態５に係る半導体装置１０Ｄの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｄ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｄを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態６〉
図４９〜図６０を用いて、本発明の実施形態６に係る半導体装置１０Ｅの概要について説明する。

［半導体装置１０Ｅの構造］
図４９及び図５０は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図４９及び図５０に示すように、半導体装置１０Ｅは、基板１００Ｅ、下地絶縁層１１０Ｅ、下部電極１２０Ｅ、絶縁層１３０Ｅ、上部電極１４０Ｅ、絶縁層１５０Ｅ、酸化物半導体層１６０Ｅ、ゲート絶縁層１７０Ｅ、ゲート電極１８０Ｅ、ソース配線１９０Ｅ、及びドレイン配線１９２Ｅを有する。開口部１３９Ｅは絶縁層１３０Ｅ、上部電極１４０Ｅ、及び絶縁層１５０Ｅに設けられており、下部電極１２０Ｅに達している。開口部１３５Ｅは絶縁層１３０Ｅ、１５０Ｅ及びゲート絶縁層１７０Ｅに設けられており、下部電極１２０Ｅに達している。開口部１５７Ｅは絶縁層１５０Ｅ及びゲート絶縁層１７０Ｅに設けられており、上部電極１４０Ｅに達している。

下地絶縁層１１０Ｅは基板１００Ｅ上に配置されている。下部電極１２０Ｅは下地絶縁層１１０Ｅ上に配置されている。絶縁層１３０Ｅは下部電極１２０Ｅ上及び下地絶縁層１１０Ｅ上に配置されている。上部電極１４０Ｅは絶縁層１３０Ｅ上に配置されている。絶縁層１５０Ｅは上部電極１４０Ｅ上及び絶縁層１３０Ｅ上に配置されている。開口部１３９Ｅにおいて、絶縁層１３０Ｅには絶縁層側壁１３２Ｅが設けられており、上部電極１４０Ｅには電極側壁１４２Ｅが設けられており、絶縁層１５０Ｅには絶縁層側壁１５２Ｅが設けられている。

酸化物半導体層１６０Ｅは開口部１３９Ｅの内部に配置され、下部電極１２０Ｅ及び上部電極１４０Ｅの各々に接続されている。より詳細に説明すると、酸化物半導体層１６０Ｅは下部電極１２０Ｅ上、絶縁層側壁１３２Ｅ上、電極側壁１４２上、及び絶縁層側壁１５２Ｅ上に配置されており、開口部１３９Ｅにおいて露出された下部電極１２０Ｅの上面に接触することで下部電極１２０Ｅに接続され、開口部１３９Ｅ内部の電極側壁１４２Ｅに接触することで上部電極１４０Ｅに接続されている。図５０では、酸化物半導体層１６０Ｅは絶縁層側壁１５２Ｅから絶縁層１５０Ｅの上面まで連続して延びている。

絶縁層側壁１３２Ｅは、図４９に示すように開口部１３９Ｅの形状に沿って四角形の閉じた形状を有している。絶縁層側壁１３２Ｅと同様に、電極側壁１４２Ｅ及び絶縁層側壁１５２Ｅも開口部１３９Ｅの形状に沿って四角形の閉じた形状を有している。

ゲート電極１８０Ｅは酸化物半導体層１６０Ｅに対向して配置されている。ゲート絶縁層１７０Ｅは酸化物半導体層１６０Ｅとゲート電極１８０Ｅとの間に配置されている。半導体装置１０Ｅにおいて、絶縁層側壁１３２Ｅ上に配置された酸化物半導体層１６０Ｅがチャネルとして機能するため、ゲート電極１８０Ｅは少なくとも絶縁層側壁１３２Ｅ上に配置された酸化物半導体層１６０Ｅに対向して配置されている。

ソース配線１９０Ｅは開口部１３５Ｅを介して下部電極１２０Ｅに接続されている。ドレイン配線１９２Ｅは開口部１５７Ｅを介して上部電極１４０Ｅに接続されている。なお、ソース配線１９０Ｅ及びドレイン配線１９２Ｅは機能が逆であってもよい。つまり、配線１９０Ｅがドレイン配線として機能し、配線１９２Ｅがソース配線として機能してもよい。なお、図５０に示すように、ソース配線１９０Ｅ及びドレイン配線１９２Ｅは、ゲート電極１８０Ｅと同一層で形成されている。ただし、ソース配線１９０Ｅ及びドレイン配線１９２Ｅは、ゲート電極１８０Ｅとは異なる層で形成してもよい。

上記の半導体装置１０Ｅの構造を換言すると、半導体装置１０Ｅは、下部電極１２０Ｅと、下部電極１２０Ｅ上において、絶縁層側壁１３２Ｅを有する絶縁層１３０Ｅと、絶縁層１３０Ｅ上において、電極側壁１４２Ｅを有する上部電極１４０Ｅと、上部電極１４０Ｅ上の絶縁層１５０Ｅと、絶縁層側壁１３２Ｅ上、電極側壁１４２Ｅ上、及び絶縁層１５０Ｅの上面に配置され、下部電極１２０Ｅ及び上部電極１４０Ｅに接続された酸化物半導体層１６０Ｅと、酸化物半導体層１６０Ｅに対向して配置されたゲート電極１８０Ｅと、酸化物半導体層１６０Ｅとゲート電極１８０Ｅとの間に配置されたゲート絶縁層１７０Ｅとを有する、ということもできる。

［絶縁層側壁１３２Ｅ、電極側壁１４２Ｅ、及び絶縁層側壁１５２Ｅの形状］
ここで、絶縁層側壁１３２Ｅ、電極側壁１４２Ｅ、及び絶縁層側壁１５２Ｅの形状について詳細に説明する。図５０に示すように、絶縁層側壁１３２Ｅ、電極側壁１４２Ｅ、及び絶縁層側壁１５２Ｅの形状はともに順テーパ形状である。また、絶縁層側壁１３２Ｅ、電極側壁１４２Ｅ、及び絶縁層側壁１５２Ｅのテーパ形状は連続している。つまり、開口部１３９Ｅに接する領域において、絶縁層１３０Ｅの上面は上部電極１４０Ｅで覆われており、上部電極１４０Ｅの上面は絶縁層１５０Ｅで覆われている。ただし、これらの側壁のテーパ形状は必ずしも連続している必要はない。つまり、上部電極１４０Ｅの開口径が絶縁層１３０Ｅの開口径よりも大きく、絶縁層１３０Ｅの上面が上部電極１４０Ｅから露出されていてもよい。同様に、絶縁層１５０Ｅの開口径が上部電極１４０Ｅの開口径よりも大きく、上部電極１４０Ｅの上面が絶縁層１５０Ｅから露出されていてもよい。また、絶縁層側壁１３２、電極側壁１４２、及び絶縁層側壁１５２のテーパ形状はそれぞれ異なる傾斜角であってもよい。

また、図５０では、絶縁層側壁１３２Ｅ及び絶縁層側壁１５２Ｅの断面形状が直線状の順テーパ形状である構造を例示したが、この構造に限定されない。例えば、絶縁層側壁１３２Ｅ及び絶縁層側壁１５２Ｅの断面形状が上方に向かって凸形状の順テーパ形状であってもよく、逆に上方に向かって凹形状の順テーパ形状であってもよい。また、絶縁層側壁１３２Ｅ及び絶縁層側壁１５２Ｅは傾斜面が上方を向いた順テーパ形状以外にも、垂直形状であってもよく、傾斜面が下方を向いた逆テーパ形状であってもよい。なお、電極側壁１４２Ｅについても上記と同様の形状を有することができる。絶縁層側壁１３２Ｅ、絶縁層側壁１５２Ｅ、及び電極側壁１４２Ｅは同様の形状であってもよく、異なる形状であってもよい。

また、図５０では、絶縁層１３０Ｅ及び絶縁層１５０Ｅが単層である構造を例示したが、この構造に限定されず、複数の異なる層が積層された構造であってもよい。絶縁層１３０Ｅ及び絶縁層１５０Ｅが積層の場合、異なる層によって絶縁層側壁１３２及び絶縁層側壁１５２Ｅのテーパ角及び形状が異なっていてもよい。また、絶縁層１３０Ｅ及び絶縁層１５０Ｅとして、異なる物性の層（例えば、ＳｉＮ_ｘ及びＳｉＯ_ｘ）を積層させることで、絶縁層側壁１３２Ｅ及び絶縁層側壁１５２Ｅの場所によって物性が異なる酸化物半導体層１６０Ｅが形成されるようにしてもよい。つまり、半導体装置１０Ｅは、特性が異なる酸化物半導体層１６０Ｅが直列に接続されたチャネルを有していてもよい。なお、後述するが、電極側壁１４２Ｅは物性の異なる導電層を積層させた積層構造とすることが好ましい。

［半導体装置１０Ｅの各部材の材質］
基板１００Ｅ、下地絶縁層１１０Ｅ、下部電極１２０Ｅ、絶縁層１３０Ｅ、上部電極１４０Ｅ、酸化物半導体層１６０Ｅ、ゲート絶縁層１７０Ｅ、ゲート電極１８０Ｅ、ソース配線１９０Ｅ、及びドレイン配線１９２Ｅについては、実施形態１の説明で例示した材料と同じものを用いることができる。

絶縁層１５０Ｅは、ＳｉＯ_ｘ、ＳｉＮ_ｘ、ＳｉＯ_ｘＮ_ｙ、ＳｉＮ_ｘＯ_ｙ、ＡｌＯ_ｘ、ＡｌＮ_ｘ、ＡｌＯ_ｘＮ_ｙ、ＡｌＮ_ｘＯ_ｙ、ＴＥＯＳ層などの無機絶縁材料や、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などの有機絶縁材料を用いることができる。また、実施形態１で説明した下地絶縁層１１０と同様の方法で形成することができる。絶縁層１５０Ｅは、絶縁層１３０Ｅ及び下地絶縁層１１０Ｅと同じ材料を用いてもよく、異なる材料を用いてもよい。

以上のように、本発明の実施形態６に係る半導体装置１０Ｅによると、実施形態１と同様に半導体装置１０Ｅのチャネル長をナノメートルオーダーで制御することができる。その結果、半導体装置１０Ｅのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。

また、酸化物半導体層１６０Ｅが大面積で導電層と接触する構造の場合、導電層と接触している酸化物半導体層１６０Ｅの物性が変化してしまうことがある。酸化物半導体層１６０Ｅの物性が変化すると、製造工程中に電蝕反応と思われる現象により、酸化物半導体層１６０Ｅの一部が消失してしまうことがある。半導体装置１０Ｅによると、酸化物半導体層１６０Ｅが上部電極１４０Ｅと接触する領域は、上部電極１４０Ｅの電極側壁１４２Ｅに限られるため、上記の現象を抑制することができる。なお、図５０に示すように、酸化物半導体層１６０Ｅが上部電極１４０Ｅに接触する面積が小さくても、十分に低い接触抵抗を実現できることが確認されている。

また、半導体装置１０Ｅの構造によると、上部電極１４０Ｅとゲート電極１８０Ｅとの間に絶縁層１５０Ｅ及びゲート絶縁層１７０Ｅが挟まれている。したがって、上部電極１４０Ｅと同一層で引き回された配線とゲート電極１８０Ｅと同一層で引き回された配線とが交差する領域における寄生容量を小さくすることができる。

［半導体装置１０Ｅの動作］
図４９及び図５０に示す半導体装置１０Ｅの動作は、図１及び図２に示す半導体装置１０の動作と同様なので、詳細な説明は省略する。半導体装置１０Ｅにおいても、ゲート電極１８０Ｅにゲート電圧が印加され、下部電極１２０Ｅに接続されたソース配線１９０Ｅにソース電圧が印加され、上部電極１４０Ｅに接続されたドレイン配線１９２Ｅにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。換言すると、下部電極１２０Ｅは酸化物半導体層１６０Ｅをチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、上部電極１４０Ｅは酸化物半導体層１６０Ｅをチャネルとするトランジスタのソース電極及びドレイン電極の他方である。

［半導体装置１０Ｅの製造方法］
図５１〜図６０を用いて、本発明の実施形態６に係る半導体装置１０Ｅの製造方法について、平面図及び断面図を参照しながら説明する。

図５１及び図５２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図５２に示すように、基板１００Ｅ上に下地絶縁層１１０Ｅ及び下部電極１２０Ｅとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図５１に示す下部電極１２０Ｅのパターンを形成する。そして、パターニングされた下部電極１２０Ｅ上に絶縁層１３０Ｅを形成する。

図５３及び図５４は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図５４に示すように、図５２に示す基板の全面に上部電極１４０Ｅとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図５３に示す上部電極１４０Ｅのパターンを形成する。そして、パターニングされた上部電極１４０Ｅ上に絶縁層１５０Ｅを形成する。

図５５及び図５６は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図及び断面図である。図５６に示すように、図５４に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層１５０Ｅ、上部電極１４０Ｅ、及び絶縁層１３０Ｅを開口し下部電極１２０Ｅを露出する開口部１３９Ｅを形成することで、図５５に示す開口部１３９Ｅのパターンを形成する。開口部１３９Ｅの形成によって、絶縁層側壁１３２Ｅ、電極側壁１４２、及び絶縁層側壁１５２Ｅが形成される。ここで、開口部１３９Ｅの形成は、絶縁層１５０Ｅ、上部電極１４０Ｅ、及び絶縁層１３０Ｅを同一のエッチング条件を用いて一括エッチングしてもよく、絶縁層１５０Ｅ、上部電極１４０Ｅ、及び絶縁層１３０Ｅの各々を異なるエッチング条件で処理してもよい。絶縁層側壁１５２Ｅをテーパ形状するためのエッチング方法は、実施形態１で説明した絶縁層側壁１３２と同様の方法で形成することができる。

図５７及び図５８は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図５８に示すように、図５６に示す基板の全面に酸化物半導体層１６０Ｅを成膜し、フォトリソグラフィ及びエッチングによって図５７に示す酸化物半導体層１６０Ｅのパターンを形成する。酸化物半導体層１６０Ｅの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図５９及び図６０は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図６０に示すように、図５８に示す基板の全面にゲート絶縁層１７０Ｅを形成し、フォトリソグラフィ及びエッチングによって図５９に示す開口部１３５Ｅ、１５７Ｅのパターンを形成する。

そして、図６０に示す基板の全面にゲート電極１８０Ｅ、ソース配線１９０Ｅ、及びドレイン配線１９２Ｅとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図４９及び図５０に示すようにゲート電極１８０Ｅ、ソース配線１９０Ｅ、及びドレイン配線１９２Ｅのパターンを形成する。上記に示す製造方法によって、本発明の実施形態６に係る半導体装置１０Ｅを形成することができる。

以上のように、本発明の実施形態６に係る半導体装置１０Ｅの製造方法によると、絶縁層１３０Ｅの膜厚、絶縁層側壁１３２Ｅのテーパ角、又は絶縁層１３０Ｅの膜厚及び絶縁層側壁１３２Ｅのテーパ角の両方をナノメートルオーダーで制御することができる。したがって、半導体装置１０Ｅのチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。

〈実施形態７〉
図６１〜図７２を用いて、本発明の実施形態７に係る半導体装置１０Ｆの概要について説明する。半導体装置１０Ｆは、図４９及び図５０に示す半導体装置１０Ｅと類似しているが、開口部１３５Ｆ、１３７Ｆの形状、開口部１３７Ｆの下方にコンタクトパッド１２２Ｆが設けられている点、及び開口部１３５Ｆがパッド１４５Ｆを貫通している点において半導体装置１０Ｅとは相違する。以下の説明では、半導体装置１０Ｅと共通する半導体装置１０Ｆの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｅと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｆの構造］
図６１及び図６２は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図６１及び図６２に示すように、半導体装置１０Ｆの絶縁層１３０Ｆ、１５０Ｆ、パッド１４５Ｆ、及びゲート絶縁層１７０Ｆに設けられた開口部１３５Ｆと、絶縁層１３０Ｆ、１５０Ｆ、上部電極１４０Ｆ、及びゲート絶縁層１７０Ｆに設けられた開口部１３７Ｆとは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５Ｆ、１３７Ｆにおいて、それぞれゲート絶縁層１７０Ｆの開口径は絶縁層１５０Ｆの開口径に比べて大きい。換言すると、開口部１３５Ｆ、１３７Ｆにおけるゲート絶縁層１７０Ｆの側壁１７５Ｆ、１７７Ｆは、それぞれ絶縁層１５０Ｆの上面に位置しており、絶縁層１５０Ｆの上面から上方に向かって延びている。開口部１３５Ｆ、１３７Ｆの形状は半導体装置１０Ｆの製造方法によるものである。具体的には、絶縁層１５０Ｆの開口工程とゲート絶縁層１７０Ｆの開口工程とを異なるタイミングで行うため、開口部１３５Ｆ、１３７Ｆのような形状になる。

また、図６１及び図６２に示すように、開口部１３７Ｆの下方にコンタクトパッド１２２Ｆが配置されており、開口部１３７Ｆは絶縁層１５０Ｆ、上部電極１４０Ｆ、及び絶縁層１３０Ｆを開口してコンタクトパッド１２２Ｆに達している。開口部１３７Ｆにおいて、ドレイン配線１９２Ｆは上部電極１４０Ｆの側面で上部電極１４０Ｆに接続され、コンタクトパッド１２２Ｆの上面でコンタクトパッド１２２Ｆに接続されている。また、開口部１３５Ｆの下方に下部電極１２０Ｆが配置されており、開口部１３５Ｆは絶縁層１５０Ｆ、パッド１４５Ｆ、及び絶縁層１３０Ｆを開口して下部電極１２０Ｆに達している。ここで、上部電極１４０Ｆとパッド１４５Ｆとは同じ層で形成されているため、開口部１３７Ｆ及び開口部１３５Ｆの開口深さは同じである。

以上のように、本発明の実施形態７に係る半導体装置１０Ｆによると、半導体装置１０Ｆのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０Ｆと上部電極１４０Ｆとが接触する領域における酸化物半導体層１６０Ｆの物性変化を抑制することができる。また、半導体装置１０Ｆのドレイン電流を下部電極１２０Ｆ及びコンタクトパッド１２２Ｆと同一層の配線、上部電極１４０Ｆと同一層の配線、並びにドレイン配線１９２Ｆと同一層の配線の少なくとも１つの配線に接続可能である。したがって、配線レイアウトの自由度を向上させることができる。

［半導体装置１０Ｆの製造方法］
図６３〜図７２を用いて、本発明の実施形態７に係る半導体装置１０Ｆの製造方法について、平面図及び断面図を参照しながら説明する。

図６３及び図６４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図６４に示すように、基板１００Ｆ上に下地絶縁層１１０Ｆを形成し、その上に下部電極１２０Ｆ及びコンタクトパッド１２２Ｆとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図６３に示す下部電極１２０Ｆ及びコンタクトパッド１２２Ｆのパターンを形成する。そして、パターニングされた下部電極１２０Ｆ上に絶縁層１３０Ｆを形成する。

図６５及び図６６は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図６６に示すように、図６４に示す基板の全面に上部電極１４０Ｆとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図６５に示す上部電極１４０Ｆ及びパッド１４５Ｆのパターンを形成する。そして、パターニングされた上部電極１４０Ｆ上及びパッド１４５Ｆ上に絶縁層１５０Ｆを形成する。

図６７及び図６８は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図及び断面図である。図６８に示すように、図６６に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層１３０Ｆ、１５０Ｆ及びパッド１４５Ｆを開口し下部電極１２０Ｆを露出する開口部１３５Ｆと、絶縁層１３０Ｆ、１５０Ｆ及び上部電極１４０Ｆを開口し下部電極１２０Ｆを露出する開口部１３９Ｆと、絶縁層１３０Ｆ、１５０Ｆ及び上部電極１４０Ｆを開口しコンタクトパッド１２２Ｆを露出する開口部１３７Ｆと、を形成する。このエッチングによって、図６７に示す開口部１３５Ｆ、１３７Ｆ、１３９Ｆのパターンを形成する。開口部１３５Ｆにパッド１４５Ｆが設けられていることで、開口部１３５Ｆが設けられる位置の層構造は開口部１３７Ｆ、１３９Ｆが設けられる位置の層構造と同じ構造である。

開口部１３９Ｆの形成によって、絶縁層１３０Ｆの絶縁層側壁１３２Ｆ、上部電極１４０Ｆの電極側壁１４２Ｆ、及び絶縁層１５０Ｆの絶縁層側壁１５２Ｆが形成される。ここで、開口部１３５Ｆ、１３７Ｆ、１３９Ｆの形成は、絶縁層１５０Ｆ、上部電極１４０Ｆ、及び絶縁層１３０Ｆを同一のエッチング条件を用いて一括エッチングしてもよく、絶縁層１５０Ｆ、上部電極１４０Ｆ、及び絶縁層１３０Ｆの各々を異なるエッチング条件で処理してもよい。

図６９及び図７０は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図７０に示すように、図６８に示す基板の全面に酸化物半導体層１６０Ｆを成膜し、フォトリソグラフィ及びエッチングによって図６９に示す酸化物半導体層１６０Ｆのパターンを形成する。ここで、酸化物半導体層１６０Ｆは開口部１３９Ｆの内部に配置され、開口部１３５Ｆ、１３７Ｆの酸化物半導体層１６０Ｆはエッチングされる。酸化物半導体層１６０Ｆの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図７１及び図７２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図７２に示すように、図７０に示す基板の全面にゲート絶縁層１７０Ｆを形成し、フォトリソグラフィ及びエッチングによって、図７１に示すように、開口部１３５Ｆ、１３７Ｆに対応する領域のゲート絶縁層１７０Ｆを開口する。このエッチングによって、開口部１３５Ｆにおいて下部電極１２０Ｆを露出させ、開口部１３７Ｆにおいて上部電極１４０Ｆの側壁及びコンタクトパッド１２２Ｆを露出させる。

なお、図７２では、ゲート絶縁層１７０Ｆのエッチングが絶縁層１５０Ｆとゲート絶縁層１７０Ｆとの界面で止まっている状態を図示したが、ゲート絶縁層１７０Ｆから露出された絶縁層１５０Ｆの一部がオーバーエッチングされていてもよい。

そして、図７２に示す基板の全面にゲート電極１８０Ｆ、ソース配線１９０Ｆ、及びドレイン配線１９２Ｆとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図６１及び図６２に示すようにゲート電極１８０Ｆ、ソース配線１９０Ｆ、及びドレイン配線１９２Ｆのパターンを形成する。上記に示す製造方法によって、本発明の実施形態７に係る半導体装置１０Ｆを形成することができる。

以上のように、本発明の実施形態７に係る半導体装置１０Ｆの製造方法によると、半導体装置１０Ｆのチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。また、開口部１３５Ｆ、１３７Ｆ、１３９Ｆが設けられる位置の層構造が同構造であることで、当該開口部のエッチング条件の調整が容易になる。

〈実施形態８〉
図７３〜図８４を用いて、本発明の実施形態８に係る半導体装置１０Ｇの概要について説明する。半導体装置１０Ｇは、短チャネル長の第１トランジスタ２０Ｇ及び長チャネル長の第２トランジスタ３０Ｇを有する。なお、短チャネル長の第１トランジスタ２０Ｇは、図４９及び図５０に示す実施形態６の半導体装置１０Ｅと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｇの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｇについて説明する。なお、以下の説明において、半導体装置１０Ｅと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０Ｇの構造］
図７３及び図７４は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図７３及び図７４に示すように、第２トランジスタ３０Ｇは、基板１００Ｇ、下地絶縁層１１０Ｇ、下部電極２２０Ｇ、バックゲート２２２Ｇ、コンタクトパッド２２４Ｇ、絶縁層２３０Ｇ、上部電極２４０Ｇ、絶縁層２５０Ｇ、酸化物半導体層２６０Ｇ、ゲート絶縁層２７０Ｇ、ゲート電極２８０Ｇ、ソース配線２９０Ｇ、及びドレイン配線２９２Ｇを有する。基板１００Ｇ及び下地絶縁層１１０Ｇは、第１トランジスタ２０Ｇ及び第２トランジスタ３０Ｇで共通であり、第１トランジスタ２０Ｇから第２トランジスタ３０Ｇまで連続して延びている。

開口部２３５Ｇは絶縁層２３０Ｇ、２５０Ｇ、及びゲート絶縁層２７０Ｇに設けられており、下部電極２２０Ｇに達している。開口部２３９Ｇは絶縁層２３０Ｇ、２５０Ｇに設けられており、下部電極２２０Ｇに達している。開口部２３６Ｇは絶縁層２３０Ｇ、２５０Ｇ、及び上部電極２４０Ｇに設けられており、コンタクトパッド２２４Ｇに達している。開口部２５７Ｇは絶縁層２５０Ｇ及びゲート絶縁層２７０Ｇに設けられており、上部電極２４０Ｇに達している。

下部電極２２０Ｇ、バックゲート２２２Ｇ、及びコンタクトパッド２２４Ｇは下地絶縁層１１０Ｇ上に配置されている。絶縁層２３０Ｇは下部電極２２０Ｇ上、バックゲート２２２Ｇ上、コンタクトパッド２２４Ｇ上、及び下地絶縁層１１０Ｇ上に配置されている。上部電極２４０Ｇは絶縁層２３０Ｇ上に配置されており、平面視において下部電極２２０Ｇから離隔して配置されている。絶縁層２５０Ｇは上部電極２４０Ｇ上及び絶縁層２３０Ｇ上に配置されている。酸化物半導体層２６０Ｇは、下部電極２２０Ｇと上部電極２４０Ｇとの間の領域において、絶縁層２５０Ｇ上に配置されている。また、酸化物半導体層２６０Ｇは開口部２３９Ｇを介して下部電極２２０Ｇに接続され、開口部２３６Ｇを介して上部電極２４０Ｇ及びコンタクトパッド２２４Ｇに接続されている。

バックゲート２２２Ｇは絶縁層２３０Ｇ、２５０Ｇを介して酸化物半導体層２６０Ｇと対向している。換言すると、バックゲート２２２Ｇは酸化物半導体層２６０Ｇとゲート電極２８０Ｇとが対向する領域の少なくとも一部の領域において、酸化物半導体層２６０Ｇに対してゲート電極２８０Ｇとは反対側に配置されている。また、絶縁層２３０Ｇ、２５０Ｇは酸化物半導体層２６０Ｇとバックゲート２２２Ｇとの間に配置されている。なお、バックゲート２２２Ｇは省略されてもよい。

ゲート電極２８０Ｇは、下部電極２２０Ｇと上部電極２４０Ｇとの間の領域において、酸化物半導体層２６０Ｇに対向して配置されている。ゲート絶縁層２７０Ｇは酸化物半導体層２６０Ｇとゲート電極２８０Ｇとの間に配置されている。第２トランジスタ３０Ｇにおいて、下部電極２２０Ｇと上部電極２４０Ｇとの間の領域の酸化物半導体層２６０Ｇがチャネルとして機能する。

ソース配線２９０Ｇは開口部２３５Ｇを介して下部電極２２０Ｇに接続されている。ドレイン配線２９２Ｇは開口部２５７Ｇを介して上部電極２４０Ｇに接続されている。なお、ソース配線２９０Ｇ及びドレイン配線２９２Ｇは機能が逆であってもよい。つまり、配線２９０Ｇがドレイン配線として機能し、配線２９２Ｇがソース配線として機能してもよい。

ここで、第１トランジスタ２０Ｇ及び第２トランジスタ３０Ｇの各層の関係について説明する。下部電極２２０Ｇ、バックゲート２２２Ｇ、及びコンタクトパッド２２４Ｇは下部電極１２０Ｇと同一層であり、いずれも下地絶縁層１１０Ｇと接して配置されている。絶縁層２３０Ｇは絶縁層１３０Ｇと同一層であり、絶縁層２３０Ｇは絶縁層１３０Ｇと連続している。絶縁層２５０Ｇは絶縁層１５０Ｇと同一層であり、絶縁層２５０Ｇは絶縁層１５０Ｇと連続している。同様に、上部電極１４０Ｇ及び上部電極２４０Ｇ、酸化物半導体層１６０Ｇ及び酸化物半導体層２６０Ｇ、ゲート絶縁層１７０Ｇ及びゲート絶縁層２７０Ｇ、ゲート電極１８０Ｇ及びゲート電極２８０Ｇ、ソース配線１９０Ｇ及びソース配線２９０Ｇ、並びにドレイン配線１９２Ｇ及びドレイン配線２９２Ｇはそれぞれ同一層である。

［第２トランジスタ３０Ｇの動作］
図７３及び図７４に示す第２トランジスタ３０Ｇの動作は、図２７及び図２８に示す第２トランジスタ３０Ｃの動作と同様なので、詳細な説明は省略する。第２トランジスタ３０Ｇにおいても、ゲート電極２８０Ｇにゲート電圧が印加され、下部電極２２０Ｇに接続されたソース配線２９０Ｇにソース電圧が印加され、上部電極２４０Ｇに接続されたドレイン配線２９２Ｇにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。換言すると、下部電極２２０Ｇは酸化物半導体層２６０Ｇをチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、上部電極２４０Ｇは酸化物半導体層２６０Ｇをチャネルとするトランジスタのソース電極及びドレイン電極の他方である。なお、バックゲート２２２Ｇには上記のゲート電圧とは独立した補助ゲート電圧が印加され、第２トランジスタ３０Ｇのしきい値（Ｖｔｈ）を制御する。

［第２トランジスタ３０Ｇの製造方法］
図７５〜図８４を用いて、本発明の実施形態８に係る半導体装置１０Ｇの第２トランジスタ３０Ｇの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０Ｇの製造方法は実施形態６の半導体装置１０Ｅの製造方法と同様なので、ここでは説明を省略する。

図７５及び図７６は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図７６に示すように、基板１００Ｇ上に下地絶縁層１１０Ｇを形成し、その上に下部電極２２０Ｇ、バックゲート２２２Ｇ、及びコンタクトパッド２２４Ｇとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図７５に示す下部電極２２０Ｇ、バックゲート２２２Ｇ、及びコンタクトパッド２２４Ｇのパターンを形成する。そして、パターニングされた下部電極２２０Ｇ上、バックゲート２２２Ｇ上、及びコンタクトパッド２２４Ｇ上に絶縁層２３０Ｇを形成する。ここで、下部電極２２０Ｇ、バックゲート２２２Ｇ、及びコンタクトパッド２２４Ｇのエッチングは、下部電極１２０Ｇと同様の条件で処理する。

図７７及び図７８は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図７８に示すように、図７６に示す基板の全面に上部電極２４０Ｇとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図７７に示す上部電極２４０Ｇのパターンを形成する。そして、パターニングされた上部電極２４０Ｇ上に絶縁層２５０Ｇを形成する。ここで、上部電極２４０Ｇのエッチングは、上部電極１４０Ｇと同様の条件で処理する。

図７９及び図８０は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び上部電極に開口部を形成する工程を示す平面図及び断面図である。図８０に示すように、図７８に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｇ、２５０Ｇを開口し下部電極２２０Ｇを露出する開口部２３９Ｇと、絶縁層２３０Ｇ、２５０Ｇ及び上部電極２４０Ｇを開口しコンタクトパッド２２４Ｇを露出する開口部２３６Ｇとを形成する。このエッチングによって図７９に示す開口部２３６Ｇ、２３９Ｇのパターンを形成する。ここで、開口部２３６Ｇ、２３９Ｇのエッチングは、開口部１３９Ｇと同様の条件で処理する。

図８１及び図８２は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図８２に示すように、図８０に示す基板の全面に酸化物半導体層２６０Ｇを成膜し、フォトリソグラフィ及びエッチングによって図８１に示す酸化物半導体層２６０Ｇのパターンを形成する。酸化物半導体層２６０Ｇの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図８３及び図８４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図８４に示すように、図８２に示す基板の全面にゲート絶縁層２７０Ｇを形成し、フォトリソグラフィ及びエッチングによって、図８３に示す開口部２３５Ｇ、２３８Ｇ、２５７Ｇのパターンを形成する。ここで、開口部２３５Ｇ、２３８Ｇ、２７７Ｇのエッチングは、開口部１３５Ｇ、１５７Ｇのエッチングと同様の条件で処理する。

そして、図８４に示す基板の全面にゲート電極２８０Ｇ、ソース配線２９０Ｇ、及びドレイン配線２９２Ｇとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図７３及び図７４に示すようにゲート電極２８０Ｇ、ソース配線２９０Ｇ、及びドレイン配線２９２Ｇのパターンを形成する。上記に示す製造方法によって、本発明の実施形態８に係る第２トランジスタ３０Ｇを形成することができる。

以上のように、本発明の実施形態８に係る半導体装置１０Ｇの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｇ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｇを同一の製造方法で形成することができる。

〈実施形態９〉
図８５〜図９６を用いて、本発明の実施形態９に係る半導体装置１０Ｈの概要について説明する。半導体装置１０Ｈは、短チャネル長の第１トランジスタ２０Ｈ及び長チャネル長の第２トランジスタ３０Ｈを有する。なお、短チャネル長の第１トランジスタ２０Ｈは実施形態７の半導体装置１０Ｆと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｈの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｈについて説明する。なお、以下の説明において、半導体装置１０Ｆと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０Ｈは、図７３及び図７４に示す第２トランジスタ３０Ｇと類似しているが、開口部２３５Ｈ、２３７Ｈの形状において第２トランジスタ３０Ｇとは相違する。以下の説明では、第２トランジスタ３０Ｇと共通する第２トランジスタ３０Ｈの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０Ｈの構造］
図８５及び図８６は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図８５及び図８６に示すように、第２トランジスタ３０Ｈの絶縁層２３０Ｈ、２５０Ｈ及びゲート絶縁層２７０Ｈに設けられた開口部２３５Ｈと、絶縁層２３０Ｈ、２５０Ｈ、上部電極１４０Ｈ、及びゲート絶縁層２７０Ｈに設けられた開口部２３７Ｈとは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５Ｈ、２３７Ｈにおいて、それぞれゲート絶縁層２７０Ｈの開口径は絶縁層２５０Ｈの開口径に比べて大きい。換言すると、開口部２３５Ｈ、２３７Ｈにおけるゲート絶縁層２７０Ｈの側壁２７５Ｈ、２７７Ｈは、それぞれ絶縁層２５０Ｈの上面に位置しており、絶縁層２５０Ｈの上面から上方に向かって延びている。開口部２３５Ｈ、２３７Ｈの形状は第２トランジスタ３０Ｈの製造方法によるものである。具体的には、絶縁層２５０Ｈの開口工程とゲート絶縁層２７０Ｈの開口工程とを異なるタイミングで行うため、開口部２３５Ｈ、２３７Ｈのような形状になる。

また、図８５及び図８６に示すように、開口部２３７Ｈの下方にコンタクトパッド２２６Ｈが配置されており、開口部２３７Ｈは絶縁層２５０Ｈ、上部電極２４０Ｈ、及び絶縁層２３０Ｈを開口してコンタクトパッド２２６Ｈに達している。開口部２３７Ｈにおいて、ドレイン配線２９２Ｈは上部電極２４０Ｈの側面で上部電極２４０Ｈに接続され、コンタクトパッド２２６Ｈの上面でコンタクトパッド２２６Ｈに接続されている。

［第２トランジスタ３０Ｈの製造方法］
図８７〜図９６を用いて、本発明の実施形態９に係る半導体装置１０Ｈの第２トランジスタ３０Ｈの製造方法について、平面図及び断面図を参照しながら説明する。

図８７及び図８８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図８８に示すように、基板１００Ｈ上に下地絶縁層１１０Ｈを形成し、その上に下部電極２２０Ｈ、バックゲート２２２Ｈ、及びコンタクトパッド２２４Ｈ、２２６Ｈとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図８７に示す下部電極２２０Ｈ、バックゲート２２２Ｈ、及びコンタクトパッド２２４Ｈ、２２６Ｈのパターンを形成する。そして、パターニングされた下部電極２２０Ｈ上、バックゲート２２２Ｈ上、及びコンタクトパッド２２４Ｈ上に絶縁層２３０Ｈを形成する。ここで、下部電極２２０Ｈ、バックゲート２２２Ｈ、及びコンタクトパッド２２４Ｈ、２２６Ｈのエッチングは、下部電極１２０Ｈ及びコンタクトパッド１２２Ｈと同様の条件で処理する。

図８９及び図９０は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図９０に示すように、図８８に示す基板の全面に上部電極２４０Ｈとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図８９に示す上部電極２４０Ｈのパターンを形成する。そして、パターニングされた上部電極２４０Ｈ上に絶縁層２５０Ｈを形成する。ここで、上部電極２４０Ｈのエッチングは、上部電極１４０Ｈと同様の条件で処理する。

図９１及び図９２は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層に開口部を形成する工程を示す平面図及び断面図である。図９２に示すように、図９０に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｈ、２５０Ｈを開口し下部電極２２０Ｈを露出する開口部２３５Ｈ、２３９Ｈと、絶縁層２３０Ｈ、２５０Ｈ及び上部電極２４０Ｈを開口しコンタクトパッド２２４Ｈを露出する開口部２３６Ｈと、絶縁層２３０Ｈ、２５０Ｈ及び上部電極２４０Ｈを開口しコンタクトパッド２２６Ｈを露出する開口部２３７Ｈと、を形成する。このエッチングによって、図９１に示す開口部２３５Ｈ、２３６Ｈ、２３７Ｈ、２３８Ｈ、２３９Ｈのパターンを形成する。ここで、開口部２３５Ｈ、２３６Ｈ、２３７Ｈ、２３８Ｈ、２３９Ｈのエッチングは、開口部１３５Ｈ、１３７Ｈ、１３９Ｈと同様の条件で処理する。

図９３及び図９４は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図９４に示すように、図９２に示す基板の全面に酸化物半導体層２６０Ｈを成膜し、フォトリソグラフィ及びエッチングによって図９３に示す酸化物半導体層２６０Ｈのパターンを形成する。ここで、酸化物半導体層２６０Ｈは開口部２３６Ｈ、２３９Ｈの内部に配置され、開口部２３５Ｈ、２３７Ｈの酸化物半導体層２６０Ｈはエッチングされる。酸化物半導体層２６０Ｈの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図９５及び図９６は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図９６に示すように、図９４に示す基板の全面にゲート絶縁層２７０Ｈを形成し、フォトリソグラフィ及びエッチングによって、図９５に示すように、開口部２３５Ｈ、２３７Ｈ、２３８Ｈに対応する領域のゲート絶縁層２７０Ｈを開口する。このエッチングによって、開口部２３５Ｈにおいて下部電極２２０Ｈを露出させ、開口部２３７Ｈにおいて上部電極２４０Ｈの側壁及びコンタクトパッド２２６Ｈを露出させる。ここで、開口部２３５Ｈ、２３７Ｈ、２３８Ｈのそれぞれに対応する領域のゲート絶縁層２７０Ｈのエッチングは、開口部１３５Ｈ、１３７Ｈのそれぞれに対応する領域のゲート絶縁層１７０Ｈのエッチングと同様の条件で処理する。

そして、図９６に示す基板の全面にゲート電極２８０Ｈ、ソース配線２９０Ｈ、及びドレイン配線２９２Ｈとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図８５及び図８６に示すようにゲート電極２８０Ｈ、ソース配線２９０Ｈ、及びドレイン配線２９２Ｈのパターンを形成する。上記に示す製造方法によって、本発明の実施形態９に係る半導体装置１０Ｈを形成することができる。

以上のように、本発明の実施形態９に係る半導体装置１０Ｈの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｈ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｈを同一の製造方法で形成することができる。

［実施形態６〜９における下部電極１２０Ｉ及び上部電極１４０Ｉの構造］
図９７を用いて、実施形態６〜９における下部電極及び上部電極の構造について説明する。実施形態６〜９では、図９７に示すように、開口部１３９Ｉにおける下部電極１２０Ｉの上面で酸化物半導体層１６０Ｉが下部電極１２０Ｉと接触し、上部電極１４０Ｉの側壁で酸化物半導体層１６０Ｉが上部電極１４０Ｉと接触する。ここでは、特に下部電極１２０Ｉ及び上部電極１４０ＩとしてＡｌ層を含む積層構造を用いた場合について説明する。

図９７は、本発明の一実施形態に係る半導体装置の下部電極及び上部電極の構造を示す断面図である。上記の半導体装置において、下部電極１２０Ｉ及び上部電極１４０Ｉの各々と同一層を用いて回路内、回路間の配線を形成する。これらの配線は低い電気抵抗が要求されるため、低抵抗な材料かつ安価な材料としてＡｌが用いられる。しかし、Ａｌは電気抵抗は低いが表面が酸化して絶縁体になりやすいため、例えば、ＴｉなどのＡｌに比べて酸化しにくい、又は酸化しても高抵抗化しにくい材料とＡｌとを積層させた配線構造が用いられる。

例えば、図９７に示す構造では、下部電極１２０ＩはＡｌ層１２８Ｉ及びＴｉ層１２９Ｉの２層構造であり、上部電極１４０ＩはＡｌ層１４７Ｉ及びＴｉ層１４６Ｉ、１４８Ｉの３層構造である。下部電極１２０Ｉについては、最表面がＴｉ層１２９Ｉなので、酸化物半導体層１６０Ｉは下部電極１２０Ｉに接続される。上部電極１４０Ｉについては、開口部１３９ＩによってＡｌ層１４７Ｉの側面が露出される。そのため、酸化物半導体層１６０Ｉの成膜時にＡｌ層１４７Ｉの側面は酸化されてＡｌＯ_ｘ層１４９Ｉに変質してしまい、Ａｌ層１４７Ｉの側面が絶縁体になってしまう。しかし、Ａｌ層１４７Ｉの上下にはＴｉ層１４６Ｉ、１４８Ｉが配置されているため、Ｔｉ層１４６Ｉ、１４８Ｉの側面において酸化物半導体層１６０Ｉは上部電極１４０Ｉに接続される。

つまり、Ａｌ層を含む上部電極１４０Ｉの側壁において上部電極１４０Ｉと酸化物半導体層１６０Ｉとを接続させる場合、Ａｌの上層、下層、又は上層及び下層の両方にＡｌよりも酸化しにくい、又は酸化しても高抵抗化しにくい導電層を積層させることで、より安定した上部電極１４０Ｉと酸化物半導体層１６０Ｉとの電気的接触を実現することができる。ここでは、絶縁層１３０Ｉの側壁上に配置された酸化物半導体層１６０Ｉがチャネルとして機能するため、上部電極１４０Ｉの下層にＡｌよりも酸化しにくい、又は酸化しても高抵抗化しにくい導電層を設けることが好ましい。

〈実施形態１０〉
図９８〜図１０７を用いて、本発明の実施形態１０に係る半導体装置１０Ｊの概要について説明する。半導体装置１０Ｊは、図４９及び図５０に示す半導体装置１０Ｅと類似しているが、開口部１３９Ｊの形状が１３９Ｅとは異なる点において半導体装置１０Ｅとは相違する。以下の説明では、半導体装置１０Ｅと共通する半導体装置１０Ｊの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｅと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｊの構造］
図９８及び図９９は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図９８及び図９９に示すように、半導体装置１０Ｊの絶縁層１３０Ｊ、１５０Ｊ、及び上部電極１４０Ｊに設けられた開口部１３９Ｊは、開口部側壁の断面形状が階段状である。具体的には、開口部１３９Ｊにおいて、絶縁層１５０Ｊの開口径は上部電極１４０Ｊ及び絶縁層１３０Ｊの開口径に比べて大きい。換言すると、上部電極１４０Ｊの上面の一部は絶縁層１５０Ｊから露出されている。また、換言すると、絶縁層１５０Ｊの側壁１５２Ｊは、上部電極１４０Ｊの上面に位置しており、上部電極１４０Ｊの上面から上方に向かって延びている。開口部１３９Ｊの形状は半導体装置１０Ｊの製造方法によるものである。具体的には、上部電極１４０Ｊの開口工程と絶縁層１３０Ｊ、１５０Ｊの開口工程とを異なるタイミングで行うため、開口部１３９Ｊのような形状になる。

以上のように、本発明の実施形態１０に係る半導体装置１０Ｊによると、半導体装置１０Ｊのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、絶縁層１５０Ｊを開口する際のパターニングによって酸化物半導体層１６０Ｊが上部電極１４０Ｊの上面に接触する面積を制限することができるため、酸化物半導体層１６０Ｊと上部電極１４０Ｊとが接触する領域における酸化物半導体層１６０Ｊの広範囲の物性変化を抑制することができる。また、上部電極１４０Ｊと同一層の配線とゲート電極１８０Ｊと同一層の配線とが交差する領域における寄生容量を小さくすることができる。

［半導体装置１０Ｊの製造方法］
図１００〜図１０７を用いて、本発明の実施形態１０に係る半導体装置１０Ｊの製造方法について、平面図及び断面図を参照しながら説明する。

図１００及び図１０１は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。実施形態１の図３及び図４に示した製造方法と同様の方法で下部電極１２０Ｊ及び絶縁層１３０Ｊが形成された基板の全面に上部電極１４０Ｊとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１００に示すように、上部電極１４０Ｊのパターンを形成する。そして、パターニングされた上部電極１４０Ｊ上に絶縁層１５０Ｊを形成する。

図１０２及び図１０３は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１０３に示すように、図１０１に示す基板に対するフォトリソグラフィ及びエッチングによって、開口部１３９Ｊを形成する。具体的には、フォトリソグラフィによって形成されたレジストをマスクとして絶縁層側壁１５２Ｊによって囲まれた領域の絶縁層１５０Ｊがエッチングされ、上部電極１４０Ｊをマスクとして電極側壁１４２Ｊによって囲まれた領域の絶縁層１３０Ｊがエッチングされる。このようにして、開口部１３９Ｊを形成する。

この工程におけるエッチングは絶縁層だけをエッチングすればよいため、絶縁層１３０Ｊ、１５０Ｊを同一のエッチング条件を用いて一括エッチングすることができる。なお、この工程におけるエッチング条件は、絶縁層１３０Ｊ、１５０Ｊのエッチングレートと、上部電極１４０Ｊ及び下部電極１２０Ｊのエッチングレートとの選択比が大きいエッチング条件を用いることができる。この工程では、上部電極１４０Ｊ及び下部電極１２０Ｊが露出すればよいので、エッチング中のプラズマをモニタし、当該プラズマ中において検出される上部電極１４０Ｊ及び下部電極１２０Ｊに起因する信号に基づいてエッチングのエンドポイントを設定してもよい。

図１０３では、開口部１３９Ｊのエッチングが上部電極１４０Ｊの上面で止まっている状態を図示したが、絶縁層１５０Ｊから露出された上部電極１４０Ｊの一部がオーバーエッチングされていてもよい。ただし、この工程におけるエッチング条件は、絶縁層１３０Ｊ、１５０Ｊのエッチングレートと下部電極１２０Ｊ及び上部電極１４０Ｊのエッチングレートとの選択比が大きい条件で処理することが好ましい。

図１０４及び図１０５は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１０５に示すように、図１０３に示す基板の全面に酸化物半導体層１６０Ｊを成膜し、フォトリソグラフィ及びエッチングによって図１０４に示す酸化物半導体層１６０Ｊのパターンを形成する。ここで、酸化物半導体層１６０Ｊは開口部１３９Ｊの内部に配置される。酸化物半導体層１６０Ｆの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１０６及び図１０７は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１０７に示すように、図１０５に示す基板の全面にゲート絶縁層１７０Ｊを形成し、フォトリソグラフィ及びエッチングによって図１０６に示す開口部１３５Ｊ、１５７Ｊのパターンを形成する。

そして、図１０７に示す基板の全面にゲート電極１８０Ｊ、ソース配線１９０Ｊ、及びドレイン配線１９２Ｊとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図９８及び図９９に示すようにゲート電極１８０Ｊ、ソース配線１９０Ｊ、及びドレイン配線１９２Ｊのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１０に係る半導体装置１０Ｊを形成することができる。

以上のように、本発明の実施形態１０に係る半導体装置１０Ｊの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態１１〉
図１０８〜図１１５を用いて、本発明の実施形態１１に係る半導体装置１０Ｋの概要について説明する。半導体装置１０Ｋは、図９８及び図９９に示す半導体装置１０Ｊと類似しているが、開口部１３５Ｋ、１５７Ｋの形状において半導体装置１０Ｊとは相違する。以下の説明では、半導体装置１０Ｊと共通する半導体装置１０Ｋの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｊと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｋの構造］
図１０８及び図１０９は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１０８及び図１０９に示すように、半導体装置１０Ｋの絶縁層１３０Ｋ、１５０Ｋ及びゲート絶縁層１７０Ｋに設けられた開口部１３５Ｋと、絶縁層１５０Ｋ及びゲート絶縁層１７０Ｋに設けられた開口部１５７Ｋとは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５Ｋ、１５７Ｋにおいて、それぞれゲート絶縁層１７０Ｋの開口径は絶縁層１５０Ｋの開口径に比べて大きい。換言すると、開口部１３５Ｋ、１５７Ｋにおけるゲート絶縁層１７０Ｋの側壁１７５Ｋ、１７７Ｋは、それぞれ絶縁層１５０Ｋの上面に位置しており、絶縁層１５０Ｋの上面から上方に向かって延びている。開口部１３５Ｋ、１５７Ｋの形状は半導体装置１０Ｋの製造方法によるものである。具体的には、絶縁層１５０Ｋの開口工程とゲート絶縁層１７０Ｋの開口工程とを異なるタイミングで行うため、開口部１３５Ｋ、１５７Ｋのような形状になる。

以上のように、本発明の実施形態１１に係る半導体装置１０Ｋによると、半導体装置１０Ｋのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０Ｋと上部電極１４０Ｋとが接触する領域における酸化物半導体層１６０Ｋの広範囲の物性変化を抑制することができる。

［半導体装置１０Ｋの製造方法］
図１１０〜図１１５を用いて、本発明の実施形態１１に係る半導体装置１０Ｋの製造方法について、平面図及び断面図を参照しながら説明する。

図１１０及び図１１１は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。実施形態１０の図１００及び図１０１に示した製造方法と同様の方法で電極側壁１４２Ｋを有する上部電極１４０Ｋ及び絶縁層１５０Ｋを形成し、その基板に対するフォトリソグラフィ及びエッチングによって、開口部１３５Ｋ、１３９Ｋ、１５７Ｋを形成する。

図１１２及び図１１３は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１１３に示すように、図１１１に示す基板の全面に酸化物半導体層１６０Ｋを成膜し、フォトリソグラフィ及びエッチングによって図１１２に示す酸化物半導体層１６０Ｋのパターンを形成する。ここで、酸化物半導体層１６０Ｋは開口部１３９Ｋの内部に配置され、開口部１３５Ｋ、１５７Ｋの酸化物半導体層１６０Ｋはエッチングされる。酸化物半導体層１６０Ｋの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１１４及び図１１５は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１１５に示すように、図１１３に示す基板の全面にゲート絶縁層１７０Ｋを形成し、フォトリソグラフィ及びエッチングによって、図１１４に示すように、開口部１３５Ｋ、１５７Ｋに対応する領域のゲート絶縁層１７０Ｋを開口する。このエッチングによって、開口部１３５Ｋにおいて下部電極１２０Ｋを露出させ、開口部１５７Ｋにおいて上部電極１４０Ｋを露出させる。

そして、図１１５に示す基板の全面にゲート電極１８０Ｋ、ソース配線１９０Ｋ、及びドレイン配線１９２Ｋとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１０８及び図１０９に示すようにゲート電極１８０Ｋ、ソース配線１９０Ｋ、及びドレイン配線１９２Ｋのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１１に係る半導体装置１０Ｋを形成することができる。

以上のように、本発明の実施形態１１に係る半導体装置１０Ｋの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態１２〉
図１１６〜図１２７を用いて、本発明の実施形態１２に係る半導体装置１０Ｌの概要について説明する。半導体装置１０Ｌは、短チャネル長の第１トランジスタ２０Ｌ及び長チャネル長の第２トランジスタ３０Ｌを有する。なお、短チャネル長の第１トランジスタ２０Ｌは、図９８及び図９９に示す実施形態１０の半導体装置１０Ｊと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｌの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｌについて説明する。

第２トランジスタ３０Ｌは、図７３及び図７４に示す第２トランジスタ３０Ｇと類似しているが、開口部２５６Ｌが上部電極２４０Ｌで止められ、絶縁層２３０Ｌに到達していない点、及び開口部２５６Ｌが設けられた領域に図７３に示すコンタクトパッド２２４Ｇに対応するコンタクトパッドが配置されていない点において第２トランジスタ３０Ｇとは相違する。以下の説明では、半導体装置１０Ｇと共通する半導体装置１０Ｌの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｇと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０Ｌの構造］
図１１６及び図１１７は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１１６及び図１１７に示すように、第２トランジスタ３０Ｌの開口部２５６Ｌは上部電極２４０Ｌで止められている。換言すると、開口部２５６Ｌは上部電極２４０Ｌの上面を露出するように形成されており、酸化物半導体層２６０Ｌは上部電極２４０Ｌの上面と接触している。また、開口部２５６Ｌが絶縁層２３０Ｌに達していないため、開口部２５６Ｌの下方にはコンタクトパッドは配置されていない。

［第２トランジスタ３０Ｌの製造方法］
図１１８〜図１２７を用いて、本発明の実施形態１２に係る半導体装置１０Ｌの第２トランジスタ３０Ｌの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０Ｌの製造方法は実施形態６の半導体装置１０Ｊの製造方法と同様なので、ここでは説明を省略する。

図１１８及び図１１９は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図及び断面図である。図１１９に示すように、基板１００Ｌ上に下地絶縁層１１０Ｌを形成し、その上に下部電極２２０Ｌ及びバックゲート２２２Ｌとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１１８に示す下部電極２２０Ｌ及びバックゲート２２２Ｌのパターンを形成する。そして、パターニングされた下部電極２２０Ｌ上及びバックゲート２２２Ｌ上に絶縁層２３０Ｌを形成する。ここで、下部電極２２０Ｌ及びバックゲート２２２Ｌのエッチングは、下部電極１２０Ｌと同様の条件で処理する。

図１２０及び図１２１は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極及び絶縁層を形成する工程を示す平面図及び断面図である。図１２１に示すように、図１１９に示す基板の全面に上部電極２４０Ｌとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１２０に示す上部電極２４０Ｌのパターンを形成する。そして、パターニングされた上部電極２４０Ｌ上に絶縁層２５０Ｌを形成する。ここで、上部電極２４０Ｌのエッチングは、上部電極１４０Ｌと同様の条件で処理する。

図１２２及び図１２３は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１２３に示すように、図１２１に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｌ、２５０Ｌを開口し下部電極２２０Ｌを露出する開口部２３９Ｌと、絶縁層２５０Ｌを開口し上部電極２４０Ｌを露出する開口部２５６Ｌとを形成する。このエッチングによって図１２２に示す開口部２３９Ｌ、２５６Ｌのパターンを形成する。ここで、開口部２３９Ｌ、２５６Ｌのエッチングは、開口部１３９Ｌと同様の条件で処理する。

図１２４及び図１２５は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１２５に示すように、図１２３に示す基板の全面に酸化物半導体層２６０Ｌを成膜し、フォトリソグラフィ及びエッチングによって図１２４に示す酸化物半導体層２６０Ｌのパターンを形成する。酸化物半導体層２６０Ｌの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１２６及び図１２７は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１２７に示すように、図１２５に示す基板の全面にゲート絶縁層２７０Ｌを形成し、フォトリソグラフィ及びエッチングによって、図１２６に示す開口部２３５Ｌ、２３８Ｌ、２５７Ｌのパターンを形成する。ここで、開口部２３５Ｌ、２３８Ｌ、２５７Ｌのエッチングは、開口部１３５Ｌ、１５７Ｌのエッチングと同様の条件で処理する。

そして、図１２７に示す基板の全面にゲート電極２８０Ｌ、ソース配線２９０Ｌ、及びドレイン配線２９２Ｌとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１１６及び図１１７に示すようにゲート電極２８０Ｌ、ソース配線２９０Ｌ、及びドレイン配線２９２Ｌのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１２に係る第２トランジスタ３０Ｌを形成することができる。

以上のように、本発明の実施形態１２に係る半導体装置１０Ｌの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｌ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｌを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態１３〉
図１２８〜図１３５を用いて、本発明の実施形態１３に係る半導体装置１０Ｍの概要について説明する。半導体装置１０Ｍは、短チャネル長の第１トランジスタ２０Ｍ及び長チャネル長の第２トランジスタ３０Ｍを有する。なお、短チャネル長の第１トランジスタ２０Ｍは、図１０８及び図１０９に示す実施形態１１の半導体装置１０Ｋと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｍの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｍについて説明する。なお、以下の説明において、半導体装置１０Ｋと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０Ｍは、図１１６及び図１１７に示す第２トランジスタ３０Ｌと類似しているが、開口部２３５Ｍ、２５７Ｍの形状において第２トランジスタ３０Ｌとは相違する。以下の説明では、第２トランジスタ３０Ｌと共通する第２トランジスタ３０Ｍの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０Ｍの構造］
図１２８及び図１２９は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１２８及び図１２９に示すように、第２トランジスタ３０Ｍの絶縁層２３０Ｍ、２５０Ｍ及びゲート絶縁層２７０Ｍに設けられた開口部２３５Ｍと、絶縁層２５０Ｍ及びゲート絶縁層２７０Ｍに設けられた開口部２５７Ｍとは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５Ｍ、２５７Ｍにおいて、それぞれゲート絶縁層２７０Ｍの開口径は絶縁層２５０Ｍの開口径に比べて大きい。換言すると、開口部２３５Ｍ、２５７Ｍにおけるゲート絶縁層２７０Ｍの側壁２７５Ｍ、２７７Ｍは、それぞれ絶縁層２５０Ｍの上面に位置しており、絶縁層２５０Ｍの上面から上方に向かって延びている。開口部２３５Ｍ、２５７Ｍの形状は第２トランジスタ３０Ｍの製造方法によるものである。具体的には、絶縁層２５０Ｍの開口工程とゲート絶縁層２７０Ｍの開口工程とを異なるタイミングで行うため、開口部２３５Ｍ、２５７Ｍのような形状になる。

［第２トランジスタ３０Ｍの製造方法］
図１３０〜図１３５を用いて、本発明の実施形態１３に係る半導体装置１０Ｍの第２トランジスタ３０Ｍの製造方法について、平面図及び断面図を参照しながら説明する。

図１３０及び図１３１は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。実施形態１２の図１１８〜図１２１に示した製造方法と同様の方法で下部電極２２０Ｍ、バックゲート２２２Ｍ、及び上部電極２４０Ｍを形成し、その基板に対するフォトリソグラフィ及びエッチングによって、開口部２３５Ｍ、２３８Ｍ、２３９Ｍ、２５６Ｍ、２５７Ｍを形成する。

図１３２及び図１３３は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１３３に示すように、図１３１に示す基板の全面に酸化物半導体層２６０Ｍを成膜し、フォトリソグラフィ及びエッチングによって図１３２に示す酸化物半導体層２６０Ｍのパターンを形成する。ここで、酸化物半導体層２６０Ｍは開口部２３９Ｍ、２５６Ｍの内部に配置され、開口部２３５Ｍ、２３８Ｍ、２５７Ｍの酸化物半導体層２６０Ｍはエッチングされる。酸化物半導体層２６０Ｍの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１３４及び図１３５は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１３５に示すように、図１３３に示す基板の全面にゲート絶縁層２７０Ｍを形成し、フォトリソグラフィ及びエッチングによって、図１３４に示すように、開口部２３５Ｍ、２３８Ｍ、２５７Ｍに対応する領域のゲート絶縁層２７０Ｍを開口する。このエッチングによって、開口部２３５Ｍにおいて下部電極２２０Ｍを露出させ、開口部２５７Ｍにおいて上部電極２４０Ｍを露出させる。

そして、図１３５に示す基板の全面にゲート電極２８０Ｍ、ソース配線２９０Ｍ、及びドレイン配線２９２Ｍとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１２８及び図１２９に示すようにゲート電極２８０Ｍ、ソース配線２９０Ｍ、及びドレイン配線２９２Ｍのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１３に係る半導体装置１０Ｍを形成することができる。

以上のように、本発明の実施形態１３に係る半導体装置１０Ｍの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｍ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｍを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態１４〉
図１３６〜図１４７を用いて、本発明の実施形態１４に係る半導体装置１０Ｎの概要について説明する。

［半導体装置１０Ｎの構造］
図１３６及び図１３７は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１３６及び図１３７に示すように、半導体装置１０Ｎは、基板１００Ｎ、下地絶縁層１１０Ｎ、下部電極１２０Ｎ、絶縁層１３０Ｎ、上部電極１４０Ｎ、酸化物半導体層１６０Ｎ、ゲート絶縁層１７０Ｎ、ゲート電極１８０Ｎ、ソース配線１９０Ｎ、及びドレイン配線１９２Ｎを有する。

開口部１３９Ｎは下部電極１２０Ｎ、絶縁層１３０Ｎ、及び上部電極１４０Ｎに設けられており、下地絶縁層１１０Ｎに達している。なお、図１３７に示すように、下地絶縁層１１０Ｎには、開口部１３９Ｎによって露出された領域に凹部が設けられている。換言すると、開口部１３９Ｎは下地絶縁層１１０Ｎを一部開口しており、開口部１３９Ｎの底部が下部電極１２０Ｎと絶縁層１３０Ｎとの界面よりも基板１００Ｎ側に位置している。開口部１３５Ｎは絶縁層１３０Ｎ及びゲート絶縁層１７０Ｎに設けられており、下部電極１２０Ｎに達している。開口部１７７Ｎはゲート絶縁層１７０Ｎに設けられており、上部電極１４０Ｎに達している。

下地絶縁層１１０Ｎは基板１００Ｎ上に配置されている。下部電極１２０Ｎは下地絶縁層１１０Ｎ上に配置されている。絶縁層１３０Ｎは下部電極１２０Ｎ上及び下地絶縁層１１０Ｎ上に配置されている。上部電極１４０Ｎは絶縁層１３０Ｎ上に配置されている。開口部１３９Ｎにおいて、下部電極１２０Ｎには電極側壁３２２Ｎが設けられており、絶縁層１３０Ｎには絶縁層側壁１３２Ｎが設けられており、上部電極１４０Ｎには電極側壁１４２Ｎが設けられている。

酸化物半導体層１６０Ｎは開口部１３９Ｎの内部に配置され、下部電極１２０Ｎ及び上部電極１４０Ｎの各々に接続されている。より詳細に説明すると、酸化物半導体層１６０Ｎは下地絶縁層１１０Ｎの凹部、電極側壁３２２Ｎ上、絶縁層側壁１３２Ｎ上、及び電極側壁１４２上に配置されており、開口部１３９Ｎにおいて露出された下部電極１２０Ｎの電極側壁３２２Ｎに接触することで下部電極１２０Ｎに接続され、開口部１３９Ｎ内部の電極側壁１４２Ｎ及び上部電極１４０Ｎの上面に接触することで上部電極１４０Ｎに接続されている。図１３７では、酸化物半導体層１６０Ｎは電極側壁１４２Ｎから上部電極１４０Ｎの上面まで連続して延びている。

図１３６に示すように、絶縁層側壁１３２Ｎは開口部１３９Ｎの形状に沿って四角形の閉じた形状を有している。絶縁層側壁１３２Ｎと同様に、電極側壁３２２Ｎ、１４２Ｎも開口部１３９Ｎの形状に沿って四角形の閉じた形状を有している。

ゲート電極１８０Ｎは酸化物半導体層１６０Ｎに対向して配置されている。ゲート絶縁層１７０Ｎは酸化物半導体層１６０Ｎとゲート電極１８０Ｎとの間に配置されている。半導体装置１０Ｎにおいて、絶縁層側壁１３２Ｎ上に配置された酸化物半導体層１６０Ｎがチャネルとして機能するため、ゲート電極１８０Ｎは少なくとも絶縁層側壁１３２Ｎ上に配置された酸化物半導体層１６０Ｎに対向して配置されている。また、詳しくは後述するが、開口部１３９Ｎの底部におけるゲート絶縁層１７０Ｎの上面は、下部電極１２０Ｎと絶縁層１３０Ｎとの界面よりも下地絶縁層１１０Ｎ側に位置している。

ソース配線１９０Ｎは開口部１３５Ｎを介して下部電極１２０Ｎに接続されている。ドレイン配線１９２Ｎは開口部１７７Ｎを介して上部電極１４０Ｎに接続されている。なお、ソース配線１９０Ｎ及びドレイン配線１９２Ｎは機能が逆であってもよい。つまり、配線１９０Ｎがドレイン配線として機能し、配線１９２Ｎがソース配線として機能してもよい。なお、図１３７に示すように、ソース配線１９０Ｎ及びドレイン配線１９２Ｎは、ゲート電極１８０Ｎと同一層で形成されている。ただし、ソース配線１９０Ｎ及びドレイン配線１９２Ｎは、ゲート電極１８０Ｎとは異なる層で形成してもよい。

［絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎの形状］
ここで、絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎの形状について詳細に説明する。図１３７に示すように、絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎの形状はともに順テーパ形状である。また、絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎのテーパ形状は連続している。つまり、開口部１３９Ｎに接する領域において、下部電極１２０Ｎの上面は絶縁層１３０Ｎで覆われており、絶縁層１３０Ｎの上面は上部電極１４０Ｎで覆われている。ただし、これらの側壁のテーパ形状は必ずしも連続している必要はない。つまり、絶縁層１３０Ｎの開口径が下部電極１２０Ｎの開口径よりも大きく、下部電極１２０Ｎの上面が絶縁層１３０Ｎから露出されていてもよい。同様に、上部電極１４０Ｎの開口径が絶縁層１３０Ｎの開口径よりも大きく、絶縁層１３０Ｎの上面が上部電極１４０Ｎから露出されていてもよい。また、絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎのテーパ形状はそれぞれ異なる傾斜角であってもよい。

また、図１３７では、絶縁層側壁１３２Ｎの断面形状が直線状の順テーパ形状である構造を例示したが、この構造に限定されない。例えば、絶縁層側壁１３２Ｎの断面形状が上方に向かって凸形状の順テーパ形状であってもよく、逆に上方に向かって凹形状の順テーパ形状であってもよい。また、絶縁層側壁１３２Ｎは傾斜面が上方を向いた順テーパ形状以外にも、垂直形状であってもよく、傾斜面が下方を向いた逆テーパ形状であってもよい。なお、電極側壁１４２Ｎ、３２２Ｎについても上記と同様の形状を有することができる。絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎは同様の形状であってもよく、異なる形状であってもよい。

［半導体装置１０Ｎの各部材の材質］
基板１００Ｎ、下地絶縁層１１０Ｎ、下部電極１２０Ｎ、絶縁層１３０Ｎ、上部電極１４０Ｎ、酸化物半導体層１６０Ｎ、ゲート絶縁層１７０Ｎ、ゲート電極１８０Ｎ、ソース配線１９０Ｎ、及びドレイン配線１９２Ｎについては、実施形態１の説明で例示した材料と同じものを用いることができる。

以上のように、本発明の実施形態１４に係る半導体装置１０Ｎによると、実施形態１と同様に半導体装置１０Ｎのチャネル長をナノメートルオーダーで制御することができる。その結果、半導体装置１０Ｎのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。

また、酸化物半導体層１６０Ｎが大面積で導電層と接触する構造の場合、導電層と接触している酸化物半導体層１６０Ｎの物性が変化してしまうことがある。酸化物半導体層１６０Ｎの物性が変化すると、製造工程中に電蝕反応と思われる現象により、酸化物半導体層１６０Ｎの一部が消失してしまうことがある。半導体装置１０Ｎによると、酸化物半導体層１６０Ｎが下部電極１２０Ｎと接触する領域は、電極側壁３２２Ｎに限られるため、上記の現象を抑制することができる。なお、図１３７に示すように、酸化物半導体層１６０Ｎが下部電極１２０Ｎに接触する面積が小さくても、十分に低い接触抵抗を実現できることが確認されている。

また、半導体装置１０Ｎの構造によると、開口部１３９Ｎが下部電極１２０Ｎと絶縁層１３０Ｎとの界面よりも十分に下地絶縁層１１０Ｎ側まで設けられていることで、絶縁層側壁１３２における酸化物半導体層１６０Ｎ及びゲート絶縁層１７０Ｎの膜厚を均一に形成することができる。その結果、チャネル長方向において、ゲート電圧に基づいて半導体装置１０Ｎに形成される電界を均一化することができ、より急峻なオン／オフを切り替え可能なスイッチング特性を得ることができる。

［半導体装置１０Ｎの動作］
図１３６及び図１３７に示す半導体装置１０Ｎの動作は、図１及び図２に示す半導体装置１０の動作と同様なので、詳細な説明は省略する。半導体装置１０Ｎにおいても、ゲート電極１８０Ｎにゲート電圧が印加され、下部電極１２０Ｎに接続されたソース配線１９０Ｎにソース電圧が印加され、上部電極１４０Ｎに接続されたドレイン配線１９２Ｎにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。換言すると、下部電極１２０Ｎは酸化物半導体層１６０Ｎをチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、上部電極１４０Ｎは酸化物半導体層１６０Ｎをチャネルとするトランジスタのソース電極及びドレイン電極の他方である。

［半導体装置１０Ｎの製造方法］
図１３８〜図１４７を用いて、本発明の実施形態１４に係る半導体装置１０Ｎの製造方法について、平面図及び断面図を参照しながら説明する。

図１３８及び図１３９は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図１３９に示すように、基板１００Ｎ上に下地絶縁層１１０Ｎ及び下部電極１２０Ｎとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１３８に示す下部電極１２０Ｎのパターンを形成する。そして、パターニングされた下部電極１２０Ｎ上に絶縁層１３０Ｎを形成する。

図１４０及び図１４１は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図１４１に示すように、図１３９に示す基板の全面に上部電極１４０Ｎとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１４０に示す上部電極１４０Ｎのパターンを形成する。

図１４２及び図１４３は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１４３に示すように、図１４１に示す基板に対するフォトリソグラフィ及びエッチングによって、上部電極１４０Ｎ、絶縁層１３０Ｎ、及び下部電極１２０Ｎを開口し、さらに下地絶縁層１１０Ｎに凹部を形成する開口部１３９Ｎを形成することで、図１４２に示す開口部１３９Ｎのパターンを形成する。開口部１３９Ｎの形成によって、絶縁層側壁１３２Ｎ、電極側壁１４２Ｎ、３２２Ｎが形成される。

ここで、開口部１３９Ｎの形成は、上部電極１４０Ｎ、絶縁層１３０Ｎ、下部電極１２０Ｎ、及び下地絶縁層１１０Ｎを同一のエッチング条件を用いて一括エッチングしてもよく、上部電極１４０Ｎ、絶縁層１３０Ｎ、下部電極１２０Ｎ、及び下地絶縁層１１０Ｎの各々を異なるエッチング条件で処理してもよい。絶縁層側壁１３２Ｎ及び電極側壁１４２Ｎ、３２２Ｎをテーパ形状するためのエッチング方法は、実施形態１で説明した絶縁層側壁１３２と同様の方法で形成することができる。

なお、図１４３では、開口部１３９Ｎの底部が下地絶縁層１１０Ｎの膜中に位置するように開口部１３９Ｎを形成する製造方法を例示したが、この製造方法に限定されない。例えば、詳細は後述するが、開口部１３９Ｎの底部が下部電極１２０Ｎの膜中に位置するように開口部１３９Ｎを形成してもよい。また、開口部１３９Ｎの底部が基板１００Ｎに達するように開口部１３９Ｎを形成してもよい。

図１４４及び図１４５は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１４５に示すように、図１４３に示す基板の全面に酸化物半導体層１６０Ｎを成膜し、フォトリソグラフィ及びエッチングによって図１４４に示す酸化物半導体層１６０Ｎのパターンを形成する。酸化物半導体層１６０Ｎの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１４６及び図１４７は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１４７に示すように、図１４５に示す基板の全面にゲート絶縁層１７０Ｎを形成し、フォトリソグラフィ及びエッチングによって図１４６に示す開口部１３５Ｎ、１７７Ｎのパターンを形成する。

そして、図１４７に示す基板の全面にゲート電極１８０Ｎ、ソース配線１９０Ｎ、及びドレイン配線１９２Ｎとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１３６及び図１３７に示すようにゲート電極１８０Ｎ、ソース配線１９０Ｎ、及びドレイン配線１９２Ｎのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１４に係る半導体装置１０Ｎを形成することができる。

以上のように、本発明の実施形態１４に係る半導体装置１０Ｎの製造方法によると、絶縁層１３０Ｎの膜厚、絶縁層側壁１３２Ｎのテーパ角、又は絶縁層１３０Ｎの膜厚及び絶縁層側壁１３２Ｎのテーパ角の両方をナノメートルオーダーで制御することができる。したがって、半導体装置１０Ｎのチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。また、絶縁層側壁１３２Ｎに酸化物半導体層１６０Ｎ及びゲート絶縁層１７０Ｎを均一な膜厚で形成することができる。

〈実施形態１５〉
図１４８〜図１５９を用いて、本発明の実施形態１５に係る半導体装置１０Ｐの概要について説明する。半導体装置１０Ｐは、図１３６及び図１３７に示す半導体装置１０Ｎと類似しているが、開口部１３５Ｐ及び開口部１３７Ｐの形状、並びに開口部１３７Ｐの下方にコンタクトパッド１２２Ｐが設けられている点において半導体装置１０Ｎとは相違する。以下の説明では、半導体装置１０Ｎと共通する半導体装置１０Ｐの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｎと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｐの構造］
図１４８及び図１４９は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１４８及び図１４９に示すように、半導体装置１０Ｐの開口部１３５Ｐ、１３７Ｐの各々は下地絶縁層１１０Ｐの内部まで達している。また、開口部１３７Ｐに対応する領域にはコンタクトパッド１２２Ｐが配置され、開口部１３７Ｐはコンタクトパッド１２２Ｐを貫通するように設けられている。

また、開口部１３５Ｐは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５Ｐにおいて、ゲート絶縁層１７０Ｐの開口径は絶縁層１３０Ｐの開口径に比べて大きい。換言すると、開口部１３５Ｐにおけるゲート絶縁層１７０Ｐの側壁１７５Ｐは、絶縁層１３０Ｐの上面に位置しており、絶縁層１３０Ｐの上面から上方に向かって延びている。同様に、開口部１３７Ｐにおいて、ゲート絶縁層１７０Ｐの開口径は上部電極１４０Ｐの開口径に比べて大きい。換言すると、開口部１３７Ｐにおけるゲート絶縁層１７０Ｐの側壁１７７Ｐは、上部電極１４０Ｐの上面に位置しており、上部電極１４０Ｐの上面から上方に向かって延びている。開口部１３５Ｐ、１３７Ｐの形状は半導体装置１０Ｐの製造方法によるものである。具体的には、絶縁層１３０Ｐの開口工程とゲート絶縁層１７０Ｐの開口工程とを異なるタイミングで行うため、開口部１３５Ｐ、１３７Ｐのような形状になる。

以上のように、本発明の実施形態１５に係る半導体装置１０Ｐによると、半導体装置１０Ｐのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０Ｐと下部電極１２０Ｐとが接触する領域における酸化物半導体層１６０Ｐの物性変化を抑制することができる。また、半導体装置１０Ｐのドレイン電流を下部電極１２０Ｐ及びコンタクトパッド１２２Ｐと同一層の配線、上部電極１４０Ｐと同一層の配線、並びにドレイン配線１９２Ｐと同一層の配線の少なくとも１つの配線に接続可能である。したがって、配線レイアウトの自由度を向上させることができる。

［半導体装置１０Ｐの製造方法］
図１５０〜図１５９を用いて、本発明の実施形態１５に係る半導体装置１０Ｐの製造方法について、平面図及び断面図を参照しながら説明する。

図１５０及び図１５１は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図１５１に示すように、基板１００Ｐ上に下地絶縁層１１０Ｐを形成し、その上に下部電極１２０Ｐ及びコンタクトパッド１２２Ｐとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１５０に示す下部電極１２０Ｐ及びコンタクトパッド１２２Ｐのパターンを形成する。そして、パターニングされた下部電極１２０Ｐ上に絶縁層１３０Ｐを形成する。

図１５２及び図１５３は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図１５３に示すように、図１５１に示す基板の全面に上部電極１４０Ｐとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１５２に示す上部電極１４０Ｐのパターンを形成する。

図１５４及び図１５５は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１５５に示すように、図１５３に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層１３０Ｐ及び下部電極１２０Ｐを開口し、下地絶縁層１１０Ｐに凹部を形成する開口部１３５Ｐと、上部電極１４０Ｐ、絶縁層１３０Ｐ、及びコンタクトパッド１２２Ｐを開口し、下地絶縁層１１０Ｐに凹部を形成する開口部１３７Ｐと、上部電極１４０Ｐ、絶縁層１３０Ｐ、及び下部電極１２０Ｐを開口し、下地絶縁層１１０Ｐに凹部を形成する開口部１３９Ｐと、を形成する。このエッチングによって、図１５４に示す開口部１３５Ｐ、１３７Ｐ、及び１３９Ｐのパターンを形成する。

開口部１３９Ｐの形成によって、下部電極１２０Ｐの電極側壁３２２Ｐ、絶縁層１３０Ｐの絶縁層側壁１３２Ｐ、及び上部電極１４０Ｐの電極側壁１４２Ｐが形成される。ここで、開口部１３５Ｐ、１３７Ｐ、及び１３９Ｐの形成は、上部電極１４０Ｐ、絶縁層１３０Ｐ、及び下部電極１２０Ｐ（又はコンタクトパッド１２２Ｐ）を同一のエッチング条件を用いて一括エッチングしてもよく、各層を異なるエッチング条件で処理してもよい。

図１５６及び図１５７は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１５７に示すように、図１５５に示す基板の全面に酸化物半導体層１６０Ｐを成膜し、フォトリソグラフィ及びエッチングによって図１５６に示す酸化物半導体層１６０Ｐのパターンを形成する。ここで、酸化物半導体層１６０Ｐは開口部１３９Ｐの内部に配置され、開口部１３５Ｐ、１３７Ｐの酸化物半導体層１６０Ｐはエッチングされる。酸化物半導体層１６０Ｐの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１５８及び図１５９は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１５９に示すように、図１５７に示す基板の全面にゲート絶縁層１７０Ｐを形成し、フォトリソグラフィ及びエッチングによって、図１５８に示すように、開口部１３５Ｐ、１３７Ｐに対応する領域のゲート絶縁層１７０Ｐを開口する。このエッチングによって、開口部１３５Ｐにおいて下部電極１２０Ｐの側壁を露出させ、開口部１３７Ｐにおいて上部電極１４０Ｐの側壁及びコンタクトパッド１２２Ｐの側壁を露出させる。

そして、図１５９に示す基板の全面にゲート電極１８０Ｐ、ソース配線１９０Ｐ、及びドレイン配線１９２Ｐとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１４８及び図１４９に示すようにゲート電極１８０Ｐ、ソース配線１９０Ｐ、及びドレイン配線１９２Ｐのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１５に係る半導体装置１０Ｐを形成することができる。

以上のように、本発明の実施形態１５に係る半導体装置１０Ｐの製造方法によると、半導体装置１０Ｐのチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。また、コンタクトパッド１２２Ｐが配置されていることで、開口部１３７Ｐ形成時に開口部１３７Ｐ底部の下地絶縁層１１０Ｐが過剰にエッチングされることを抑制することができる。また、絶縁層側壁１３２Ｐに酸化物半導体層１６０Ｐ及びゲート絶縁層１７０Ｐを均一な膜厚で形成することができる。

〈実施形態１６〉
図１６０〜図１７１を用いて、本発明の実施形態１６に係る半導体装置１０Ｒの概要について説明する。半導体装置１０Ｒは、短チャネル長の第１トランジスタ２０Ｒ及び長チャネル長の第２トランジスタ３０Ｒを有する。なお、短チャネル長の第１トランジスタ２０Ｒは、図１３６及び図１３７に示す実施形態１４の半導体装置１０Ｎと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｒの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｒについて説明する。なお、以下の説明において、半導体装置１０Ｎと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０Ｒの構造］
図１６０及び図１６１は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１６０及び図１６１に示すように、第２トランジスタ３０Ｒは、基板１００Ｒ、下地絶縁層１１０Ｒ、下部電極２２０Ｒ、バックゲート２２２Ｒ、コンタクトパッド２２４Ｒ、絶縁層２３０Ｒ、上部電極２４０Ｒ、酸化物半導体層２６０Ｒ、ゲート絶縁層２７０Ｒ、ゲート電極２８０Ｒ、ソース配線２９０Ｒ、及びドレイン配線２９２Ｒを有する。基板１００Ｒ及び下地絶縁層１１０Ｒは、第１トランジスタ２０Ｒ及び第２トランジスタ３０Ｒで共通であり、第１トランジスタ２０Ｒから第２トランジスタ３０Ｒまで連続して延びている。

開口部２３５Ｒは絶縁層２３０Ｒ及びゲート絶縁層２７０Ｒに設けられており、下部電極２２０Ｒに達している。開口部２３９Ｒは絶縁層２３０Ｒ及び下部電極２２０Ｒに設けられており、下地絶縁層１１０Ｒに凹部を形成している。開口部２３６Ｒは上部電極２４０Ｒ、絶縁層２３０Ｒ、及びコンタクトパッド２２４Ｒに設けられており、下地絶縁層１１０Ｒに凹部を形成している。開口部２７７Ｒはゲート絶縁層２７０Ｒに設けられており、上部電極２４０Ｒに達している。

下部電極２２０Ｒ、バックゲート２２２Ｒ、及びコンタクトパッド２２４Ｒは下地絶縁層１１０Ｒ上に配置されている。絶縁層２３０Ｒは下部電極２２０Ｒ上、バックゲート２２２Ｒ上、コンタクトパッド２２４Ｒ上、及び下地絶縁層１１０Ｒ上に配置されている。上部電極２４０Ｒは絶縁層２３０Ｒ上に配置されており、平面視において下部電極２２０Ｒから離隔して配置されている。酸化物半導体層２６０Ｒは、下部電極２２０Ｒと上部電極２４０Ｒとの間の領域において、絶縁層２３０Ｒ上に配置されている。また、酸化物半導体層２６０Ｒは開口部２３９Ｒを介して下部電極２２０Ｒに接続され、上部電極２４０Ｒに乗り上げるようにして、上部電極２４０Ｒの側面及び上面で上部電極２４０Ｒに接続されている。また、酸化物半導体層２６０Ｒは開口部２３６Ｒを介してコンタクトパッド２２４Ｒにも接続されている。

バックゲート２２２Ｒは絶縁層２３０Ｒを介して酸化物半導体層２６０Ｒと対向している。換言すると、バックゲート２２２Ｒは酸化物半導体層２６０Ｒとゲート電極２８０Ｒとが対向する領域の少なくとも一部の領域において、酸化物半導体層２６０Ｒに対してゲート電極２８０Ｒとは反対側に配置されている。また、絶縁層２３０Ｒは酸化物半導体層２６０Ｒとバックゲート２２２Ｒとの間に配置されている。なお、バックゲート２２２Ｒは省略されてもよい。

ゲート電極２８０Ｒは、下部電極２２０Ｒと上部電極２４０Ｒとの間の領域において、酸化物半導体層２６０Ｒに対向して配置されている。ゲート絶縁層２７０Ｒは酸化物半導体層２６０Ｒとゲート電極２８０Ｒとの間に配置されている。第２トランジスタ３０Ｒにおいて、下部電極２２０Ｒと上部電極２４０Ｒとの間の領域の酸化物半導体層２６０Ｒがチャネルとして機能する。

ソース配線２９０Ｒは開口部２３５Ｒを介して下部電極２２０Ｒに接続されている。ドレイン配線２９２Ｒは開口部２７７Ｒを介して上部電極２４０Ｒに接続されている。なお、ソース配線２９０Ｒ及びドレイン配線２９２Ｒは機能が逆であってもよい。つまり、配線２９０Ｒがドレイン配線として機能し、配線２９２Ｒがソース配線として機能してもよい。

ここで、第１トランジスタ２０Ｒ及び第２トランジスタ３０Ｒの各層の関係について説明する。下部電極２２０Ｒ、バックゲート２２２Ｒ、及びコンタクトパッド２２４Ｒは下部電極１２０Ｒと同一層であり、いずれも下地絶縁層１１０Ｒと接して配置されている。絶縁層２３０Ｒは絶縁層１３０Ｒと同一層であり、絶縁層２３０Ｒは絶縁層１３０Ｒと連続している。同様に、上部電極１４０Ｒ及び上部電極２４０Ｒ、酸化物半導体層１６０Ｒ及び酸化物半導体層２６０Ｒ、ゲート絶縁層１７０Ｒ及びゲート絶縁層２７０Ｒ、ゲート電極１８０Ｒ及びゲート電極２８０Ｒ、ソース配線１９０Ｒ及びソース配線２９０Ｒ、並びにドレイン配線１９２Ｒ及びドレイン配線２９２Ｒはそれぞれ同一層である。

［第２トランジスタ３０Ｒの動作］
図１６０及び図１６１に示す第２トランジスタ３０Ｒの動作は、図２７及び図２８に示す第２トランジスタ３０Ｃの動作と同様なので、詳細な説明は省略する。第２トランジスタ３０Ｒにおいても、ゲート電極２８０Ｒにゲート電圧が印加され、下部電極２２０Ｒに接続されたソース配線２９０Ｒにソース電圧が印加され、上部電極２４０Ｒに接続されたドレイン配線２９２Ｒにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。換言すると、下部電極２２０Ｒは酸化物半導体層２６０Ｒをチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、上部電極２４０Ｒは酸化物半導体層２６０Ｒをチャネルとするトランジスタのソース電極及びドレイン電極の他方である。なお、バックゲート２２２Ｒには上記のゲート電圧とは独立した補助ゲート電圧が印加され、第２トランジスタ３０Ｒのしきい値（Ｖｔｈ）を制御する。

［第２トランジスタ３０Ｒの製造方法］
図１６２〜図１７１を用いて、本発明の実施形態１６に係る半導体装置１０Ｒの第２トランジスタ３０Ｒの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０Ｒの製造方法は実施形態１４の半導体装置１０Ｎの製造方法と同様なので、ここでは説明を省略する。

図１６２及び図１６３は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図１６３に示すように、基板１００Ｒ上に下地絶縁層１１０Ｒを形成し、その上に下部電極２２０Ｒ、バックゲート２２２Ｒ、及びコンタクトパッド２２４Ｒとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１６２に示す下部電極２２０Ｒ、バックゲート２２２Ｒ、及びコンタクトパッド２２４Ｒのパターンを形成する。そして、パターニングされた下部電極２２０Ｒ上、バックゲート２２２Ｒ上、及びコンタクトパッド２２４Ｒ上に絶縁層２３０Ｒを形成する。ここで、下部電極２２０Ｒ、バックゲート２２２Ｒ、及びコンタクトパッド２２４Ｒのエッチングは、下部電極１２０Ｒと同様の条件で処理する。

図１６４及び図１６５は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図１６５に示すように、図１６３に示す基板の全面に上部電極２４０Ｒとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１６４に示す上部電極２４０Ｒのパターンを形成する。ここで、上部電極２４０Ｒのエッチングは、上部電極１４０Ｒと同様の条件で処理する。

図１６６及び図１６７は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１６７に示すように、図１６５に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｒ及び下部電極２２０Ｒを開口し、さらに下地絶縁層１１０Ｒに凹部を形成する開口部２３９Ｒと、上部電極２４０Ｒ、絶縁層２３０Ｒ、及びコンタクトパッド２２４Ｒを開口し、さらに下地絶縁層１１０Ｒに凹部を形成する開口部２３６Ｒとを形成することで、図１６６に示す開口部２３６Ｒ、２３９Ｒのパターンを形成する。ここで、開口部２３６Ｒ、２３９Ｒのエッチングは、開口部１３９Ｒと同様の条件で処理する。

図１６８及び図１６９は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１６９に示すように、図１６７に示す基板の全面に酸化物半導体層２６０Ｒを成膜し、フォトリソグラフィ及びエッチングによって図１６８に示す酸化物半導体層２６０Ｒのパターンを形成する。酸化物半導体層２６０Ｒの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１７０及び図１７１は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１７１に示すように、図１６９に示す基板の全面にゲート絶縁層２７０Ｒを形成し、フォトリソグラフィ及びエッチングによって、図１７０に示す開口部２３５Ｒ、２３８Ｒ、２７７Ｒのパターンを形成する。ここで、開口部２３５Ｒ、２３８Ｒ、２７７Ｒのエッチングは、開口部１３５Ｒ、１７７Ｒのエッチングと同様の条件で処理する。

そして、図１７１に示す基板の全面にゲート電極２８０Ｒ、ソース配線２９０Ｒ、及びドレイン配線２９２Ｒとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１６０及び図１６１に示すようにゲート電極２８０Ｒ、ソース配線２９０Ｒ、及びドレイン配線２９２Ｒのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１６に係る第２トランジスタ３０Ｒを形成することができる。

以上のように、本発明の実施形態１６に係る半導体装置１０Ｒの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｒ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｒを同一の製造方法で形成することができる。

〈実施形態１７〉
図１７２〜図１８３を用いて、本発明の実施形態１７に係る半導体装置１０Ｓの概要について説明する。半導体装置１０Ｓは、短チャネル長の第１トランジスタ２０Ｓ及び長チャネル長の第２トランジスタ３０Ｓを有する。なお、短チャネル長の第１トランジスタ２０Ｓは実施形態１５の半導体装置１０Ｐと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｓの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｓについて説明する。なお、以下の説明において、半導体装置１０Ｐと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０Ｓは、図１６０及び図１６１に示す第２トランジスタ３０Ｒと類似しているが、開口部２３５Ｓ、２３７Ｓの形状において第２トランジスタ３０Ｒとは相違する。以下の説明では、第２トランジスタ３０Ｒと共通する第２トランジスタ３０Ｓの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０Ｓの構造］
図１７２及び図１７３は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１７２及び図１７３に示すように、第２トランジスタ３０Ｓの開口部２３５Ｓ、２３７Ｓの各々は下地絶縁層１１０Ｓの内部まで達している。

また、開口部２３５Ｓは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５Ｓにおいて、ゲート絶縁層２７０Ｓの開口径は絶縁層２３０Ｓの開口径に比べて大きい。換言すると、開口部２３５Ｓにおけるゲート絶縁層２７０Ｓの側壁２７５Ｓは、絶縁層２３０Ｓの上面に位置しており、絶縁層２３０Ｓの上面から上方に向かって延びている。開口部２３５Ｓの形状は第２トランジスタ３０Ｓの製造方法によるものである。具体的には、絶縁層２３０Ｓの開口工程とゲート絶縁層２７０Ｓの開口工程とを異なるタイミングで行うため、開口部２３５Ｓのような形状になる。

［第２トランジスタ３０Ｓの製造方法］
図１７４〜図１８３を用いて、本発明の実施形態１７に係る半導体装置１０Ｓの第２トランジスタ３０Ｓの製造方法について、平面図及び断面図を参照しながら説明する。

図１７４及び図１７５は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図１７５に示すように、基板１００Ｓ上に下地絶縁層１１０Ｓを形成し、その上に下部電極２２０Ｓ、バックゲート２２２Ｓ、及びコンタクトパッド２２４Ｓとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１７４に示す下部電極２２０Ｓ、バックゲート２２２Ｓ、及びコンタクトパッド２２４Ｓのパターンを形成する。そして、パターニングされた下部電極２２０Ｓ上、バックゲート２２２Ｓ上、及びコンタクトパッド２２４Ｓ上に絶縁層２３０Ｓを形成する。ここで、下部電極２２０Ｓ、バックゲート２２２Ｓ、及びコンタクトパッド２２４Ｓのエッチングは、下部電極１２０Ｓ及びコンタクトパッド１２２Ｓと同様の条件で処理する。

図１７６及び図１７７は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図１７７に示すように、図１７５に示す基板の全面に上部電極２４０Ｓとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１７６に示す上部電極２４０Ｓのパターンを形成する。ここで、上部電極２４０Ｓのエッチングは、上部電極１４０Ｓと同様の条件で処理する。

図１７８及び図１７９は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１７９に示すように、図１７７に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｓ及び下部電極２２０Ｓを開口し、下地絶縁層１１０Ｓに凹部を形成する開口部２３５Ｓ、２３９Ｓと、上部電極２４０Ｓ、絶縁層２３０Ｓ、及びコンタクトパッド２２４Ｓを開口し、下地絶縁層１１０Ｓに凹部を形成する開口部２３６Ｓと、上部電極２４０Ｓ及び絶縁層２３０Ｓを開口し、下地絶縁層１１０Ｓに凹部を形成する開口部２３７Ｓと、を形成する。このエッチングによって、図１７８に示す開口部２３５Ｓ、２３６Ｓ、２３７Ｓ、２３８Ｓ、２３９Ｓのパターンを形成する。ここで、開口部２３５Ｓ、２３６Ｓ、２３７Ｓ、２３８Ｓ、２３９Ｓのエッチングは、開口部１３５Ｓ、１３７Ｓ、１３９Ｓと同様の条件で処理する。

図１８０及び図１８１は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１８１に示すように、図１７９に示す基板の全面に酸化物半導体層２６０Ｓを成膜し、フォトリソグラフィ及びエッチングによって図１８０に示す酸化物半導体層２６０Ｓのパターンを形成する。ここで、酸化物半導体層２６０Ｓは開口部２３６Ｓ、２３９Ｓの内部に配置され、開口部２３５Ｓ、２３７Ｓ、２３８Ｓの酸化物半導体層２６０Ｓはエッチングされる。酸化物半導体層２６０Ｓの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１８２及び図１８３は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１８３に示すように、図１８１に示す基板の全面にゲート絶縁層２７０Ｓを形成し、フォトリソグラフィ及びエッチングによって、図１８２に示すように、開口部２３５Ｓ、２３７Ｓ、２３８Ｓに対応する領域のゲート絶縁層２７０Ｓを開口する。このエッチングによって、開口部２３５Ｓにおいて下部電極２２０Ｓの側壁を露出させ、開口部２３７Ｓにおいて上部電極２４０Ｓの側壁を露出させる。ここで、開口部２３５Ｓ、２３７Ｓ、２３８Ｓに対応する領域のゲート絶縁層２７０Ｓのエッチングは、開口部１３５Ｓ及び開口部１３７Ｓに対応する領域のゲート絶縁層１７０Ｓのエッチングと同様の条件で処理する。

そして、図１８３に示す基板の全面にゲート電極２８０Ｓ、ソース配線２９０Ｓ、及びドレイン配線２９２Ｓとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１７２及び図１７３に示すようにゲート電極２８０Ｓ、ソース配線２９０Ｓ、及びドレイン配線２９２Ｓのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１７に係る半導体装置１０Ｓを形成することができる。

以上のように、本発明の実施形態１７に係る半導体装置１０Ｓの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｓ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｓを同一の製造方法で形成することができる。

［実施形態１４〜１７における開口部１３９Ｔの構造］
図１８４Ａを用いて、実施形態１４〜１７における開口部の構造について説明する。特に、図１８４Ａに示すように、下地絶縁層１１０Ｔに達する開口部１３９Ｔの底部と絶縁層１３０Ｔとの位置関係について説明する。図１８４Ａは、本発明の一実施形態に係る半導体装置の開口部の構造を示す断面図である。図１８４Ａに示すように、開口部１３９Ｔの底部におけるゲート絶縁層１７０Ｔの上面３７５Ｔは、下部電極１２０Ｔと絶縁層１３０Ｔとの界面３２５Ｔよりも下地絶縁層１１０Ｔ側に位置している。

スパッタリング法又はＣＶＤ法を用いて開口部の内部に酸化物半導体層１６０Ｔ又はゲート絶縁層１７０Ｔを成膜する場合、開口底部の周縁部３１５Ｔにおいて酸化物半導体層１６０Ｔ及びゲート絶縁層１７０Ｔの膜厚が不均一になる問題が生じる場合がある。図１８４Ａに示す構造では、絶縁層側壁１３２Ｔ上に配置された酸化物半導体層１６０Ｔがチャネルとして機能する。図１８４Ａでは、周縁部３１５Ｔが絶縁層側壁１３２Ｔの下端（界面３２５Ｔに相当する）よりも下地絶縁層１１０Ｔ側に位置しているため、絶縁層側壁１３２Ｔには均一な膜厚の酸化物半導体層１６０Ｔ及びゲート絶縁層１７０Ｔを形成することができる。

図１８４Ｂを用いて、実施形態１４〜１７における開口部１３９Ｔの構造の変形例について説明する。図１８４Ｂは、本発明の一実施形態に係る半導体装置の開口部の構造を示す断面図である。図１８４Ｂでは、開口部１３９Ｔは絶縁層１３０Ｔを開口し、下部電極１２０Ｔに凹部を形成している。酸化物半導体層１６０Ｔは電極側壁１４２Ｔ、絶縁層側壁１３２Ｔ、及び電極側壁１２２Ｔを含む下部電極１２０Ｔの凹部に配置されている。この場合においても、開口部１３９Ｔの底部におけるゲート絶縁層１７０Ｔの上面３７５Ｔは、下部電極１２０Ｔと絶縁層１３０Ｔとの界面３２５Ｔよりも下地絶縁層１１０Ｔ側に位置している。

図１８４Ｂに示す開口部１３９Ｔを有する半導体装置の構造を換言すると、半導体装置は、下地絶縁層１１０Ｔと、下地絶縁層１１０Ｔ上の下部電極１２０Ｔと、下部電極１２０Ｔ上の絶縁層１３０Ｔと、絶縁層１３０Ｔ上の上部電極１４０Ｔと、開口部１３９Ｔの内部及び開口部１３９Ｔの底部に対応する領域に設けられた下部電極１２０Ｔの凹部に配置され、下部電極１２０Ｔ及び上部電極１４０Ｔに接続された酸化物半導体層１６０Ｔと、を有する、ということもできる。

なお、図１８４Ｂに示した構造は、上記の実施形態１４〜１７の他にも、以下の実施形態において、開口部１３９Ｔに相当する開口部が下部電極１２０Ｔを開口して下地絶縁層１１０Ｔに凹部を形成する構造に適用することができる。

〈実施形態１８〉
図１８５Ａ〜図１９４を用いて、本発明の実施形態１８に係る半導体装置１０Ｕの概要について説明する。半導体装置１０Ｕは、図１３６及び図１３７に示す半導体装置１０Ｎと類似しているが、開口部１３９Ｕの形状が１３９Ｎとは異なる点において半導体装置１０Ｎとは相違する。以下の説明では、半導体装置１０Ｎと共通する半導体装置１０Ｕの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｎと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｕの構造］
図１８５Ａ及び図１８５Ｂは、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１８５Ａ及び図１８５Ｂに示すように、半導体装置１０Ｕの下部電極１２０Ｕ、絶縁層１３０Ｕ、及び上部電極１４０Ｕに設けられた開口部１３９Ｕは、開口部側壁の断面形状が階段状である。具体的には、開口部１３９Ｕにおいて、絶縁層１３０Ｕの開口径は下部電極１２０Ｕの開口径に比べて大きい。換言すると、開口部１３９Ｕに接する領域において、下部電極１２０Ｕの上面の一部は絶縁層１３０Ｕから露出されている。また、換言すると、絶縁層１３０Ｕの側壁１３２Ｕは、下部電極１２０Ｕの上面に位置しており、下部電極１２０Ｕの上面から上方に向かって延びている。開口部１３９Ｕの形状は半導体装置１０Ｕの製造方法によるものである。具体的には、下部電極１２０Ｕ及び上部電極１４０Ｕの開口工程と絶縁層１３０Ｕの開口工程とを異なるタイミングで行うため、開口部１３９Ｕのような形状になる。

以上のように、本発明の実施形態１８に係る半導体装置１０Ｕによると、半導体装置１０Ｕのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０Ｕが下部電極１２０Ｕに接触する面積を制限することができるため、酸化物半導体層１６０Ｕと下部電極１２０Ｕとが接触する領域における酸化物半導体層１６０Ｕの広範囲の物性変化を抑制することができる。

［半導体装置１０Ｕの製造方法］
図１８６Ａ〜図１９４を用いて、本発明の実施形態１８に係る半導体装置１０Ｕの製造方法について、平面図及び断面図を参照しながら説明する。

図１８６Ａ及び図１８６Ｂは、本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図１８６Ｂに示すように、基板１００Ｕ上に下地絶縁層１１０Ｕ及び下部電極１２０Ｕとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１８６Ａに示す電極側壁３２２Ｕによって囲まれた開口部が設けられた下部電極１２０Ｕのパターンを形成する。そして、パターニングされた下部電極１２０Ｕ上に絶縁層１３０Ｕを形成する。

図１８７及び図１８８は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図１８８に示すように、図１８６Ｂに示す基板の全面に上部電極１４０Ｕとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１８７に示すように、電極側壁１４２Ｕによって囲まれた開口部が設けられた上部電極１４０Ｕのパターンを形成する。ここで、電極側壁１４２Ｕが電極側壁３２２Ｕを囲むように下部電極１２０Ｕに対する上部電極１４０Ｕの位置が調整される。

図１８９及び図１９０は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図１９０に示すように、図１８８に示す基板に対するフォトリソグラフィ及びエッチングによって、上部電極１４０Ｕをマスクとして絶縁層１３０Ｕを開口し、下部電極１２０Ｕをマスクとして下地絶縁層１１０Ｕに凹部を形成することで、図１８９に示す開口部１３９Ｕのパターンを形成する。具体的には、上部電極１４０Ｕから露出された絶縁層１３０Ｕのうち、開口部を形成する領域以外をマスクするレジストを形成してエッチングする。このエッチングによって、電極側壁１４２Ｕによって囲まれた領域の絶縁層１３０Ｕ、及び電極側壁３２２Ｕによって囲まれた領域の下地絶縁層１１０Ｕがエッチングされる。このようにして、開口部１３９Ｕを形成する。

この工程では絶縁層だけをエッチングすればよいため、絶縁層１３０Ｕ及び下地絶縁層１１０Ｕを同一のエッチング条件を用いて一括エッチングすることができる。なお、この工程におけるエッチング条件は、絶縁層１３０Ｕ及び下地絶縁層１１０Ｕのエッチングレートと、上部電極１４０Ｕ及び下部電極１２０Ｕのエッチングレートとの選択比が大きいエッチング条件を用いることができる。この工程では、上部電極１４０Ｕ及び下部電極１２０Ｕが露出されればよいので、エッチング中のプラズマをモニタし、当該プラズマ中において検出される上部電極１４０Ｕ及び下部電極１２０Ｕに起因する信号に基づいてエッチングのエンドポイントを設定してもよい。

図１９１及び図１９２は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図１９２に示すように、図１９０に示す基板の全面に酸化物半導体層１６０Ｕを成膜し、フォトリソグラフィ及びエッチングによって図１９１に示す酸化物半導体層１６０Ｕのパターンを形成する。ここで、酸化物半導体層１６０Ｕは開口部１３９Ｕの内部に配置される。酸化物半導体層１６０Ｕの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図１９３及び図１９４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図１９４に示すように、図１９２に示す基板の全面にゲート絶縁層１７０Ｕを形成し、フォトリソグラフィ及びエッチングによって図１９３に示す開口部１３５Ｕ、１７７Ｕのパターンを形成する。

そして、図１９４に示す基板の全面にゲート電極１８０Ｕ、ソース配線１９０Ｕ、及びドレイン配線１９２Ｕとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１８５Ａ及び図１８５Ｂに示すようにゲート電極１８０Ｕ、ソース配線１９０Ｕ、及びドレイン配線１９２Ｕのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１８に係る半導体装置１０Ｕを形成することができる。

以上のように、本発明の実施形態１８に係る半導体装置１０Ｕの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態１９〉
図１９５〜図２０２を用いて、本発明の実施形態１９に係る半導体装置１０Ｖの概要について説明する。半導体装置１０Ｖは、図１８５Ａ及び図１８５Ｂに示す半導体装置１０Ｕと類似しているが、開口部１３５Ｖの形状において半導体装置１０Ｕとは相違する。以下の説明では、半導体装置１０Ｕと共通する半導体装置１０Ｖの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｕと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｖの構造］
図１９５及び図１９６は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図１９５及び図１９６に示すように、半導体装置１０Ｖの絶縁層１３０Ｖ及びゲート絶縁層１７０Ｖに設けられた開口部１３５Ｖは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５Ｖにおいて、ゲート絶縁層１７０Ｖの開口径は絶縁層１３０Ｖの開口径に比べて大きい。換言すると、開口部１３５Ｖにおけるゲート絶縁層１７０Ｖの側壁１７５Ｖは、絶縁層１５０Ｖの上面に位置しており、絶縁層１５０Ｖの上面から上方に向かって延びている。開口部１３５Ｖの形状は半導体装置１０Ｖの製造方法によるものである。具体的には、絶縁層１３０Ｖの開口工程とゲート絶縁層１７０Ｖの開口工程とを異なるタイミングで行うため、開口部１３５Ｖのような形状になる。

以上のように、本発明の実施形態１９に係る半導体装置１０Ｖによると、半導体装置１０Ｖのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０Ｖと下部電極１２０Ｖとが接触する領域における酸化物半導体層１６０Ｖの広範囲の物性変化を抑制することができる。

［半導体装置１０Ｖの製造方法］
図１９７〜図２０２を用いて、本発明の実施形態１９に係る半導体装置１０Ｖの製造方法について、平面図及び断面図を参照しながら説明する。

図１９７及び図１９８は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。実施形態１８の図１８６Ａ〜図１８８に示した製造方法と同様の方法で電極側壁１４２Ｖを有する上部電極１４０Ｖ及び電極側壁３２２Ｖを有する下部電極１２０Ｖを形成し、その基板に対するフォトリソグラフィ及びエッチングによって、開口部１３５Ｖ、１３９Ｖを形成する。

図１９９及び図２００は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２００に示すように、図１９８に示す基板の全面に酸化物半導体層１６０Ｖを成膜し、フォトリソグラフィ及びエッチングによって図１９９に示す酸化物半導体層１６０Ｖのパターンを形成する。ここで、酸化物半導体層１６０Ｖは開口部１３９Ｖの内部に配置され、開口部１３５Ｖの酸化物半導体層１６０Ｖはエッチングされる。酸化物半導体層１６０Ｖの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２０１及び図２０２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２０２に示すように、図２００に示す基板の全面にゲート絶縁層１７０Ｖを形成し、フォトリソグラフィ及びエッチングによって、図２０１に示すように、開口部１３５Ｖ、１７７Ｖに対応する領域のゲート絶縁層１７０Ｖを開口する。このエッチングによって、開口部１３５Ｖにおいて下部電極１２０Ｖを露出させ、開口部１７７Ｖにおいて上部電極１４０Ｖを露出させる。

そして、図２０２に示す基板の全面にゲート電極１８０Ｖ、ソース配線１９０Ｖ、及びドレイン配線１９２Ｖとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図１９５及び図１９６に示すようにゲート電極１８０Ｖ、ソース配線１９０Ｖ、及びドレイン配線１９２Ｖのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１９に係る半導体装置１０Ｖを形成することができる。

以上のように、本発明の実施形態１９に係る半導体装置１０Ｖの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。また、絶縁層側壁１３２Ｖに酸化物半導体層１６０Ｖ及びゲート絶縁層１７０Ｖを均一な膜厚で形成することができる。

〈実施形態２０〉
図２０３〜図２１４を用いて、本発明の実施形態２０に係る半導体装置１０Ｗの概要について説明する。半導体装置１０Ｗは、短チャネル長の第１トランジスタ２０Ｗ及び長チャネル長の第２トランジスタ３０Ｗを有する。なお、短チャネル長の第１トランジスタ２０Ｗは、図１８５Ａ及び図１８５Ｂに示す実施形態１８の半導体装置１０Ｕと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｗの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｗについて説明する。

第２トランジスタ３０Ｗは、図１６０及び図１６１に示す第２トランジスタ３０Ｒと類似しているが、開口部２３９Ｗの形状が異なる点、及び第２トランジスタ３０Ｒの開口部２３６Ｒが設けられていない点において第２トランジスタ３０Ｒとは相違する。以下の説明では、半導体装置１０Ｒと共通する半導体装置１０Ｗの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｒと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０Ｗの構造］
図２０３及び図２０４は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２０３及び図２０４に示すように、第２トランジスタ３０Ｗの開口部２３９Ｗは、第１トランジスタ２０Ｗの開口部１３９Ｗと同様に、開口部側壁の断面形状が階段状である。また、第２トランジスタ３０Ｗは、図１６１に示す第２トランジスタ３０Ｒの開口部２３６Ｒ及びコンタクトパッド２２４Ｒが設けられておらず、酸化物半導体層２６０Ｗは上部電極２４０Ｗに乗り上げるようにして、上部電極２４０Ｗの側面及び上面で上部電極２４０Ｗに接続されている。ただし、第２トランジスタ３０Ｗにおいても、第２トランジスタ３０Ｒに示す開口部２３６Ｒ及びコンタクトパッド２２４Ｒが設けられていてもよい。

［第２トランジスタ３０Ｗの製造方法］
図２０５〜図２１４を用いて、本発明の実施形態２０に係る半導体装置１０Ｗの第２トランジスタ３０Ｗの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０Ｗの製造方法は実施形態１８の半導体装置１０Ｕの製造方法と同様なので、ここでは説明を省略する。

図２０５及び図２０６は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図及び断面図である。図２０６に示すように、基板１００Ｗ上に下地絶縁層１１０Ｗを形成し、その上に下部電極２２０Ｗ及びバックゲート２２２Ｗとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２０５に示す開口部２２９Ｗが設けられた下部電極２２０Ｗ及びバックゲート２２２Ｗのパターンを形成する。ここで、下部電極２２０Ｗ及びバックゲート２２２Ｗのエッチングは、下部電極１２０Ｗと同様の条件で処理する。

図２０７及び図２０８は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図２０８に示すように、図２０６に示す基板の全面に上部電極２４０Ｗとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２０７に示す上部電極２４０Ｗのパターンを形成する。

図２０９及び図２１０は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２１０に示すように、図２０８に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０Ｗを開口し、さらに下地絶縁層１１０Ｗに凹部を形成する開口部２３９Ｗを形成する。このエッチングによって図２０９に示す開口部２３９Ｗのパターンを形成する。具体的には、上部電極２４０Ｗから露出された絶縁層２３０Ｗのうち、開口部２３９Ｗを形成する領域以外をマスクするレジストを形成してエッチングする。なお、図２０９及び図２１０では、絶縁層２３０Ｗに設けられた開口部と下部電極２２０Ｗに設けられた開口部とを併せて開口部２３９Ｗとして表示している。ここで、開口部２３９Ｗのエッチングは、開口部１３９Ｗと同様の条件で処理する。

図２１１及び図２１２は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２１２に示すように、図２１０に示す基板の全面に酸化物半導体層２６０Ｗを成膜し、フォトリソグラフィ及びエッチングによって図２１１に示す酸化物半導体層２６０Ｗのパターンを形成する。酸化物半導体層２６０Ｗの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２１３及び図２１４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２１４に示すように、図２１２に示す基板の全面にゲート絶縁層２７０Ｗを形成し、フォトリソグラフィ及びエッチングによって、図２１３に示す開口部２３５Ｗ、２３８Ｗ、２７７Ｗのパターンを形成する。ここで、開口部２３５Ｗ、２３８Ｗ、２７７Ｗのエッチングは、開口部１３５Ｗ、１５７Ｗのエッチングと同様の条件で処理する。

そして、図２１４に示す基板の全面にゲート電極２８０Ｗ、ソース配線２９０Ｗ、及びドレイン配線２９２Ｗとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２０３及び図２０４に示すようにゲート電極２８０Ｗ、ソース配線２９０Ｗ、及びドレイン配線２９２Ｗのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２０に係る第２トランジスタ３０Ｗを形成することができる。

以上のように、本発明の実施形態２０に係る半導体装置１０Ｗの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｗ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｗを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態２１〉
図２１５〜図２２２を用いて、本発明の実施形態２１に係る半導体装置１０Ｘの概要について説明する。半導体装置１０Ｘは、短チャネル長の第１トランジスタ２０Ｘ及び長チャネル長の第２トランジスタ３０Ｘを有する。なお、短チャネル長の第１トランジスタ２０Ｘは、図１９５及び図１９６に示す実施形態１９の半導体装置１０Ｖと同様の構造である。したがって、以下の説明では、第１トランジスタ２０Ｘの特徴の説明は省略し、長チャネル長の第２トランジスタ３０Ｘについて説明する。なお、以下の説明において、半導体装置１０Ｖと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０Ｘは、図２０３及び図２０４に示す第２トランジスタ３０Ｗと類似しているが、開口部２３５Ｘの形状において第２トランジスタ３０Ｗとは相違する。以下の説明では、第２トランジスタ３０Ｗと共通する第２トランジスタ３０Ｘの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０Ｘの構造］
図２１５及び図２１６は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２１５及び図２１６に示すように、第２トランジスタ３０Ｘの絶縁層２３０Ｘ及びゲート絶縁層２７０Ｘに設けられた開口部２３５Ｘは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５Ｘにおいて、ゲート絶縁層２７０Ｘの開口径は絶縁層２３０Ｘの開口径に比べて大きい。換言すると、開口部２３５Ｘにおけるゲート絶縁層２７０Ｘの側壁２７５Ｘは、絶縁層２３０Ｘの上面に位置しており、絶縁層２３０Ｘの上面から上方に向かって延びている。開口部２３５Ｘの形状は第２トランジスタ３０Ｘの製造方法によるものである。具体的には、絶縁層２３０Ｘの開口工程とゲート絶縁層２７０Ｘの開口工程とを異なるタイミングで行うため、開口部２３５Ｘのような形状になる。

［第２トランジスタ３０Ｘの製造方法］
図２１７〜図２２２を用いて、本発明の実施形態２１に係る半導体装置１０Ｘの第２トランジスタ３０Ｘの製造方法について、平面図及び断面図を参照しながら説明する。

図２１７及び図２１８は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。実施形態２０の図２０５〜図２０８に示した製造方法と同様の方法で下部電極２２０Ｘ及び上部電極２４０Ｘを形成し、その基板に対するフォトリソグラフィ及びエッチングによって、開口部２３５Ｘ、２３８Ｘ、２３９Ｘを形成する。

図２１９及び図２２０は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２２０に示すように、図２１８に示す基板の全面に酸化物半導体層２６０Ｘを成膜し、フォトリソグラフィ及びエッチングによって図２１９に示す酸化物半導体層２６０Ｘのパターンを形成する。ここで、酸化物半導体層２６０Ｘは開口部２３９Ｘの内部に配置され、開口部２３５Ｘ、２３８Ｘの酸化物半導体層２６０Ｘはエッチングされる。酸化物半導体層２６０Ｘの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２２１及び図２２２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２２２に示すように、図２２０に示す基板の全面にゲート絶縁層２７０Ｘを形成し、フォトリソグラフィ及びエッチングによって、図２２１に示すように、開口部２３５Ｘ、２３８Ｘ、２７７Ｘに対応する領域のゲート絶縁層２７０Ｘを開口する。このエッチングによって、開口部２３５Ｘにおいて下部電極２２０Ｘを露出させ、開口部２７７Ｘにおいて上部電極２４０Ｘを露出させる。

そして、図２２２に示す基板の全面にゲート電極２８０Ｘ、ソース配線２９０Ｘ、及びドレイン配線２９２Ｘとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２１５及び図２１６に示すようにゲート電極２８０Ｘ、ソース配線２９０Ｘ、及びドレイン配線２９２Ｘのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２１に係る半導体装置１０Ｘを形成することができる。

以上のように、本発明の実施形態２１に係る半導体装置１０Ｘの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０Ｘ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０Ｘを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態２２〉
図２２３〜図２３４を用いて、本発明の実施形態２２に係る半導体装置１０Ｙの概要について説明する。

［半導体装置１０Ｙの構造］
図２２３及び図２２４は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２２３及び図２２４に示すように、半導体装置１０Ｙは、基板１００Ｙ、下地絶縁層１１０Ｙ、下部電極１２０Ｙ、絶縁層１３０Ｙ、上部電極１４０Ｙ、絶縁層１５０Ｙ、酸化物半導体層１６０Ｙ、ゲート絶縁層１７０Ｙ、ゲート電極１８０Ｙ、ソース配線１９０Ｙ、及びドレイン配線１９２Ｙを有する。

開口部１３９Ｙは下部電極１２０Ｙ、絶縁層１３０Ｙ、上部電極１４０Ｙ、及び絶縁層１５０Ｙに設けられており、下地絶縁層１１０Ｙに達している。なお、図２２４に示すように、下地絶縁層１１０Ｙには、開口部１３９Ｙによって露出された領域に凹部が設けられている。換言すると、開口部１３９Ｙは下地絶縁層１１０Ｙを一部開口しており、開口部１３９Ｙの底部が下部電極１２０Ｙと絶縁層１３０Ｙとの界面よりも基板１００Ｙ側に位置している。開口部１３５Ｙは絶縁層１３０Ｙ、１５０Ｙ及びゲート絶縁層１７０Ｙに設けられており、下部電極１２０Ｙに達している。開口部１５７Ｙは絶縁層１５０Ｙ及びゲート絶縁層１７０Ｙに設けられており、上部電極１４０Ｙに達している。

下地絶縁層１１０Ｙは基板１００Ｙ上に配置されている。下部電極１２０Ｙは下地絶縁層１１０Ｙ上に配置されている。絶縁層１３０Ｙは下部電極１２０Ｙ上及び下地絶縁層１１０Ｙ上に配置されている。上部電極１４０Ｙは絶縁層１３０Ｙ上に配置されている。絶縁層１５０Ｙは上部電極１４０Ｙ上及び絶縁層１３０Ｙ上に配置されている。開口部１３９Ｙにおいて、下部電極１２０Ｙには電極側壁３２２Ｙが設けられており、絶縁層１３０Ｙには絶縁層側壁１３２Ｙが設けられており、上部電極１４０Ｙには電極側壁１４２Ｙが設けられており、絶縁層１５０Ｙには絶縁層側壁１５２Ｙが設けられている。

酸化物半導体層１６０Ｙは開口部１３９Ｙの内部に配置され、下部電極１２０Ｙ及び上部電極１４０Ｙの各々に接続されている。より詳細に説明すると、酸化物半導体層１６０Ｙは下地絶縁層１１０Ｙの凹部、電極側壁３２２Ｙ上、絶縁層側壁１３２Ｙ上、電極側壁１４２上、及び絶縁層側壁１５２Ｙ上に配置されており、開口部１３９Ｙにおいて露出された下部電極１２０Ｙの電極側壁３２２Ｙに接触することで下部電極１２０Ｙに接続され、開口部１３９Ｙ内部の電極側壁１４２Ｙに接触することで上部電極１４０Ｙに接続されている。図２２４では、酸化物半導体層１６０Ｙは絶縁層側壁１５２Ｙから絶縁層１５０Ｙの上面まで連続して延びている。つまり、酸化物半導体層１６０Ｙは絶縁層１５０Ｙ上に配置されている。

図２２３に示すように、絶縁層側壁１３２Ｙは開口部１３９Ｙの形状に沿って四角形の閉じた形状を有している。絶縁層側壁１３２Ｙと同様に、電極側壁３２２Ｙ、１４２Ｙ、及び絶縁層側壁１５２Ｙも開口部１３９Ｙの形状に沿って四角形の閉じた形状を有している。

ゲート電極１８０Ｙは酸化物半導体層１６０Ｙに対向して配置されている。ゲート絶縁層１７０Ｙは酸化物半導体層１６０Ｙとゲート電極１８０Ｙとの間に配置されている。半導体装置１０Ｙにおいて、絶縁層側壁１３２Ｙ上に配置された酸化物半導体層１６０Ｙがチャネルとして機能するため、ゲート電極１８０Ｙは少なくとも絶縁層側壁１３２Ｙ上に配置された酸化物半導体層１６０Ｙに対向して配置されている。また、開口部１３９Ｙの底部におけるゲート絶縁層１７０Ｙの上面は、下部電極１２０Ｙと絶縁層１３０Ｙとの界面よりも下地絶縁層１１０Ｙ側に位置している。

ソース配線１９０Ｙは開口部１３５Ｙを介して下部電極１２０Ｙに接続されている。ドレイン配線１９２Ｙは開口部１５７Ｙを介して上部電極１４０Ｙに接続されている。なお、ソース配線１９０Ｙ及びドレイン配線１９２Ｙは機能が逆であってもよい。つまり、配線１９０Ｙがドレイン配線として機能し、配線１９２Ｙがソース配線として機能してもよい。なお、図２２４に示すように、ソース配線１９０Ｙ及びドレイン配線１９２Ｙは、ゲート電極１８０Ｙと同一層で形成されている。ただし、ソース配線１９０Ｙ及びドレイン配線１９２Ｙは、ゲート電極１８０Ｙとは異なる層で形成してもよい。

［絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙの形状］
ここで、絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙの形状について詳細に説明する。図２２４に示すように、絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙの形状はともに順テーパ形状である。また、絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙのテーパ形状は連続している。つまり、開口部１３９Ｙに接する領域において、下地絶縁層１１０Ｙの上面は下部電極１２０Ｙで覆われており、下部電極１２０Ｙの上面は絶縁層１３０Ｙで覆われており、絶縁層１３０Ｙの上面は上部電極１４０Ｙで覆われており、上部電極１４０Ｙの上面は絶縁層１５０Ｙで覆われている。ただし、これらの側壁のテーパ形状は必ずしも連続している必要はない。例えば、絶縁層１３０Ｙの開口径が下部電極１２０Ｙの開口径よりも大きく、下部電極１２０Ｙの上面が絶縁層１３０Ｙから露出されていてもよい。また、絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙのテーパ形状はそれぞれ異なる傾斜角であってもよい。

また、図２２４では、絶縁層側壁１３２Ｙの断面形状が直線状の順テーパ形状である構造を例示したが、この構造に限定されない。例えば、絶縁層側壁１３２Ｙの断面形状が上方に向かって凸形状の順テーパ形状であってもよく、逆に上方に向かって凹形状の順テーパ形状であってもよい。また、絶縁層側壁１３２Ｙは傾斜面が上方を向いた順テーパ形状以外にも、垂直形状であってもよく、傾斜面が下方を向いた逆テーパ形状であってもよい。なお、電極側壁１４２Ｙ、３２２Ｙ及び絶縁層側壁１５２Ｙについても上記と同様の形状を有することができる。絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙは同様の形状であってもよく、異なる形状であってもよい。

［半導体装置１０Ｙの各部材の材質］
基板１００Ｙ、下地絶縁層１１０Ｙ、下部電極１２０Ｙ、絶縁層１３０Ｙ、上部電極１４０Ｙ、絶縁層１５０Ｙ、酸化物半導体層１６０Ｙ、ゲート絶縁層１７０Ｙ、ゲート電極１８０Ｙ、ソース配線１９０Ｙ、及びドレイン配線１９２Ｙについては、実施形態１の説明で例示した材料と同じものを用いることができる。

以上のように、本発明の実施形態２２に係る半導体装置１０Ｙによると、実施形態１と同様に半導体装置１０Ｙのチャネル長をナノメートルオーダーで制御することができる。その結果、半導体装置１０Ｙのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、実施形態１４と同様に、酸化物半導体層１６０Ｙと下部電極１２０Ｙ及び上部電極１４０Ｙとが接触する領域における酸化物半導体層１６０Ｙの物性変化を抑制することができる。また、チャネル領域における酸化物半導体層１６０Ｙ及びゲート絶縁層１７０Ｙの膜厚を均一に形成することができる。また、上部電極１４０Ｙと同一層の配線とゲート電極１８０Ｙと同一層の配線とが交差する領域における寄生容量を小さくすることができる。

［半導体装置１０Ｙの動作］
図２２３及び図２２４に示す半導体装置１０Ｙの動作は、図１及び図２に示す半導体装置１０の動作と同様なので、詳細な説明は省略する。半導体装置１０Ｙにおいても、ゲート電極１８０Ｙにゲート電圧が印加され、下部電極１２０Ｙに接続されたソース配線１９０Ｙにソース電圧が印加され、上部電極１４０Ｙに接続されたドレイン配線１９２Ｙにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。換言すると、下部電極１２０Ｙは酸化物半導体層１６０Ｙをチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、上部電極１４０Ｙは酸化物半導体層１６０Ｙをチャネルとするトランジスタのソース電極及びドレイン電極の他方である。

［半導体装置１０Ｙの製造方法］
図２２５〜図２３４を用いて、本発明の実施形態２２に係る半導体装置１０Ｙの製造方法について、平面図及び断面図を参照しながら説明する。

図２２５及び図２２６は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図２２６に示すように、基板１００Ｙ上に下地絶縁層１１０Ｙ及び下部電極１２０Ｙとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２２５に示す下部電極１２０Ｙのパターンを形成する。そして、パターニングされた下部電極１２０Ｙ上に絶縁層１３０Ｙを形成する。

図２２７及び図２２８は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図２２８に示すように、図２２６に示す基板の全面に上部電極１４０Ｙとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２２７に示す上部電極１４０Ｙのパターンを形成する。そして、パターニングされた上部電極１４０Ｙ上に絶縁層１５０Ｙを形成する。

図２２９及び図２３０は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２３０に示すように、図２２８に示す基板に対するフォトリソグラフィ及びエッチングによって、上部電極１４０Ｙ、絶縁層１３０Ｙ、１５０Ｙ、及び下部電極１２０Ｙを開口し、さらに下地絶縁層１１０Ｙに凹部を形成する開口部１３９Ｙを形成することで、図２２９に示す開口部１３９Ｙのパターンを形成する。開口部１３９Ｙの形成によって、絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙが形成される。

ここで、開口部１３９Ｙの形成は、上部電極１４０Ｙ、絶縁層１３０Ｙ、１５０Ｙ、下部電極１２０Ｙ、及び下地絶縁層１１０Ｙを同一のエッチング条件を用いて一括エッチングしてもよく、上部電極１４０Ｙ、絶縁層１３０Ｙ、１５０Ｙ、下部電極１２０Ｙ、及び下地絶縁層１１０Ｙの各々を異なるエッチング条件で処理してもよい。絶縁層側壁１３２Ｙ、１５２Ｙ及び電極側壁１４２Ｙ、３２２Ｙをテーパ形状するためのエッチング方法は、実施形態１で説明した絶縁層側壁１３２と同様の方法で形成することができる。

なお、図２３０では、開口部１３９Ｙの底部が下地絶縁層１１０Ｙの膜中に位置するように開口部１３９Ｙを形成する製造方法を例示したが、この製造方法に限定されない。例えば、図１８４Ｂに示すように、開口部１３９Ｎの底部が下部電極１２０Ｎの膜中に位置するように開口部１３９Ｎを形成してもよい。また、開口部１３９Ｎの底部が基板１００Ｎに達するように開口部１３９Ｎを形成してもよい。

図２３１及び図２３２は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２３２に示すように、図２３０に示す基板の全面に酸化物半導体層１６０Ｙを成膜し、フォトリソグラフィ及びエッチングによって図２３１に示す酸化物半導体層１６０Ｙのパターンを形成する。酸化物半導体層１６０Ｙの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２３３及び図２３４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２３４に示すように、図２３２に示す基板の全面にゲート絶縁層１７０Ｙを形成し、フォトリソグラフィ及びエッチングによって図２３３に示す開口部１３５Ｙ、１５７Ｙのパターンを形成する。

そして、図２３４に示す基板の全面にゲート電極１８０Ｙ、ソース配線１９０Ｙ、及びドレイン配線１９２Ｙとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２２３及び図２２４に示すようにゲート電極１８０Ｙ、ソース配線１９０Ｙ、及びドレイン配線１９２Ｙのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２２に係る半導体装置１０Ｙを形成することができる。

以上のように、本発明の実施形態２２に係る半導体装置１０Ｙの製造方法によると、絶縁層１３０Ｙの膜厚、絶縁層側壁１３２Ｙのテーパ角、又は絶縁層１３０Ｙの膜厚及び絶縁層側壁１３２Ｙのテーパ角の両方をナノメートルオーダーで制御することができる。したがって、半導体装置１０Ｙのチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。また、絶縁層側壁１３２Ｙに酸化物半導体層１６０Ｙ及びゲート絶縁層１７０Ｙを均一な膜厚で形成することができる。

〈実施形態２３〉
図２３５〜図２４６を用いて、本発明の実施形態２３に係る半導体装置１０Ｚの概要について説明する。半導体装置１０Ｚは、図２２３及び図２２４に示す半導体装置１０Ｙと類似しているが、開口部１３５Ｚ、１３７Ｚの形状において半導体装置１０Ｙとは相違する。以下の説明では、半導体装置１０Ｙと共通する半導体装置１０Ｚの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｙと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０Ｚの構造］
図２３５及び図２３６は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２３５及び図２３６に示すように、半導体装置１０Ｚの開口部１３５Ｚ、１３７Ｚの各々は下地絶縁層１１０Ｚの内部まで達している。また、開口部１３７Ｚに対応する領域にはコンタクトパッド１２２Ｚが配置され、開口部１３７Ｚはコンタクトパッド１２２Ｚを貫通するように設けられている。

また、開口部１３５Ｚ、１３７Ｚは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５Ｚ、１３７Ｚにおいて、それぞれゲート絶縁層１７０Ｚの開口径は絶縁層１５０Ｚの開口径に比べて大きい。換言すると、開口部１３５Ｚ、１３７Ｚにおけるゲート絶縁層１７０Ｚの側壁１７５Ｚ、１７７Ｚは、それぞれ絶縁層１５０Ｚの上面に位置しており、絶縁層１５０Ｚの上面から上方に向かって延びている。開口部１３５Ｚ、１３７Ｚの形状は半導体装置１０Ｚの製造方法によるものである。具体的には、絶縁層１５０Ｚの開口工程とゲート絶縁層１７０Ｚの開口工程とを異なるタイミングで行うため、開口部１３５Ｚ、１３７Ｚのような形状になる。

以上のように、本発明の実施形態２３に係る半導体装置１０Ｚによると、半導体装置１０Ｚのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０Ｚの物性変化を抑制することができる。また、上部電極１４０Ｚと同一層の配線とゲート電極１８０Ｚと同一層の配線とが交差する領域における寄生容量を小さくすることができる。また、半導体装置１０Ｚのドレイン電流を下部電極１２０Ｚ及びコンタクトパッド１２２Ｚと同一層の配線、上部電極１４０Ｚと同一層の配線、並びにドレイン配線１９２Ｚと同一層の配線の少なくとも１つの配線に接続可能である。したがって、配線レイアウトの自由度を向上させることができる。

［半導体装置１０Ｚの製造方法］
図２３７〜図２４６を用いて、本発明の実施形態２３に係る半導体装置１０Ｚの製造方法について、平面図及び断面図を参照しながら説明する。

図２３７及び図２３８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図２３８に示すように、基板１００Ｚ上に下地絶縁層１１０Ｚを形成し、その上に下部電極１２０Ｚ及びコンタクトパッド１２２Ｚとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２３７に示す下部電極１２０Ｚ及びコンタクトパッド１２２Ｚのパターンを形成する。そして、パターニングされた下部電極１２０Ｚ上に絶縁層１３０Ｚを形成する。

図２３９及び図２４０は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図２４０に示すように、図２３８に示す基板の全面に上部電極１４０Ｚとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２３９に示す上部電極１４０Ｚのパターンを形成する。そして、パターニングされた上部電極１４０Ｚ上に絶縁層１５０Ｚを形成する。

図２４１及び図２４２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２４２に示すように、図２４０に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層１３０Ｚ、１５０Ｚ及び下部電極１２０Ｚを開口し、下地絶縁層１１０Ｚに凹部を形成する開口部１３５Ｚと、上部電極１４０Ｚ、絶縁層１３０Ｚ、１５０Ｚ、及びコンタクトパッド１２２Ｚを開口し、下地絶縁層１１０Ｚに凹部を形成する開口部１３７Ｚと、上部電極１４０Ｚ、絶縁層１３０Ｚ、１５０Ｚ、及び下部電極１２０Ｚを開口し、下地絶縁層１１０Ｚに凹部を形成する開口部１３９Ｚと、を形成する。このエッチングによって、図２４１に示す開口部１３５Ｚ、１３７Ｚ、１３９Ｚのパターンを形成する。

開口部１３９Ｚの形成によって、下部電極１２０Ｚの電極側壁３２２Ｚ、絶縁層１３０Ｚの絶縁層側壁１３２Ｚ、上部電極１４０Ｚの電極側壁１４２Ｚ、及び絶縁層１５０Ｚの絶縁層側壁１５２Ｚが形成される。ここで、開口部１３５Ｚ、１３７Ｚ、１３９Ｚの形成は、上部電極１４０Ｚ、絶縁層１３０Ｚ、１５０Ｚ、及び下部電極１２０Ｚ（又はコンタクトパッド１２２Ｚ）を同一のエッチング条件を用いて一括エッチングしてもよく、各層を異なるエッチング条件で処理してもよい。

図２４３及び図２４４は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２４４に示すように、図２４２に示す基板の全面に酸化物半導体層１６０Ｚを成膜し、フォトリソグラフィ及びエッチングによって図２４３に示す酸化物半導体層１６０Ｚのパターンを形成する。ここで、酸化物半導体層１６０Ｚは開口部１３９Ｚの内部に配置され、開口部１３５Ｚ、１３７Ｚの酸化物半導体層１６０Ｚはエッチングされる。酸化物半導体層１６０Ｚの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２４５及び図２４６は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２４６に示すように、図２４４に示す基板の全面にゲート絶縁層１７０Ｚを形成し、フォトリソグラフィ及びエッチングによって、図２４５に示すように、開口部１３５Ｚ、１３７Ｚに対応する領域のゲート絶縁層１７０Ｚを開口する。このエッチングによって、開口部１３５Ｚにおいて下部電極１２０Ｚの側壁を露出させ、開口部１３７Ｚにおいて上部電極１４０Ｚの側壁及びコンタクトパッド１２２Ｚの側壁を露出させる。

そして、図２４６に示す基板の全面にゲート電極１８０Ｚ、ソース配線１９０Ｚ、及びドレイン配線１９２Ｚとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２３５及び図２３６に示すようにゲート電極１８０Ｚ、ソース配線１９０Ｚ、及びドレイン配線１９２Ｚのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２３に係る半導体装置１０Ｚを形成することができる。

以上のように、本発明の実施形態２３に係る半導体装置１０Ｚの製造方法によると、半導体装置１０Ｚのチャネル長をナノメートルオーダーで制御することができ、チャネル長のばらつきをナノメートルオーダーに抑えることができる。また、コンタクトパッド１２２Ｚが配置されていることで、開口部１３７Ｚ形成時に開口部１３７Ｚ底部の下地絶縁層１１０Ｚが過剰にエッチングされることを抑制することができる。また、絶縁層側壁１３２Ｚに酸化物半導体層１６０Ｚ及びゲート絶縁層１７０Ｚを均一な膜厚で形成することができる。

〈実施形態２４〉
図２４７〜図２５８を用いて、本発明の実施形態２４に係る半導体装置１０ＡＡの概要について説明する。半導体装置１０ＡＡは、短チャネル長の第１トランジスタ２０ＡＡ及び長チャネル長の第２トランジスタ３０ＡＡを有する。なお、短チャネル長の第１トランジスタ２０ＡＡは、図２２３及び図２２４に示す実施形態２２の半導体装置１０Ｙと同様の構造である。したがって、以下の説明では、第１トランジスタ２０ＡＡの特徴の説明は省略し、長チャネル長の第２トランジスタ３０ＡＡについて説明する。なお、以下の説明において、半導体装置１０Ｙと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０ＡＡの構造］
図２４７及び図２４８は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２４７及び図２４８に示すように、第２トランジスタ３０ＡＡは、基板１００ＡＡ、下地絶縁層１１０ＡＡ、下部電極２２０ＡＡ、バックゲート２２２ＡＡ、コンタクトパッド２２４ＡＡ、絶縁層２３０ＡＡ、上部電極２４０ＡＡ、絶縁層２５０ＡＡ、酸化物半導体層２６０ＡＡ、ゲート絶縁層２７０ＡＡ、ゲート電極２８０ＡＡ、ソース配線２９０ＡＡ、及びドレイン配線２９２ＡＡを有する。基板１００ＡＡ及び下地絶縁層１１０ＡＡは、第１トランジスタ２０ＡＡ及び第２トランジスタ３０ＡＡで共通であり、第１トランジスタ２０ＡＡから第２トランジスタ３０ＡＡまで連続して延びている。

開口部２３５ＡＡは絶縁層２３０ＡＡ、２５０ＡＡ及びゲート絶縁層２７０ＡＡに設けられており、下部電極２２０ＡＡに達している。開口部２３９ＡＡは絶縁層２３０ＡＡ、２５０ＡＡ及び下部電極２２０ＡＡに設けられており、下地絶縁層１１０ＡＡに凹部を形成している。開口部２３６ＡＡは上部電極２４０ＡＡ、絶縁層２３０ＡＡ、２５０ＡＡ、及び下部電極２２０ＡＡに設けられており、下地絶縁層１１０ＡＡに凹部を形成している。開口部２５７ＡＡは絶縁層２５０ＡＡ及びゲート絶縁層２７０ＡＡに設けられており、上部電極２４０ＡＡに達している。

下部電極２２０ＡＡ、バックゲート２２２ＡＡ、及びコンタクトパッド２２４ＡＡは下地絶縁層１１０ＡＡ上に配置されている。絶縁層２３０ＡＡは下部電極２２０ＡＡ上、バックゲート２２２ＡＡ上、コンタクトパッド２２４ＡＡ上、及び下地絶縁層１１０ＡＡ上に配置されている。上部電極２４０ＡＡは絶縁層２３０ＡＡ上に配置されており、平面視において下部電極２２０ＡＡから離隔して配置されている。絶縁層２５０ＡＡは上部電極２４０ＡＡ上及び絶縁層２３０ＡＡ上に配置されている。酸化物半導体層２６０ＡＡは、下部電極２２０ＡＡと上部電極２４０ＡＡとの間の領域において、絶縁層２５０ＡＡ上に配置されている。また、酸化物半導体層２６０ＡＡは開口部２３９ＡＡを介して下部電極２２０ＡＡに接続され、開口部２３６ＡＡを介して上部電極２４０ＡＡに接続されている。また、酸化物半導体層２６０ＡＡは開口部２３６ＡＡを介してコンタクトパッド２２４ＡＡにも接続されている。

バックゲート２２２ＡＡは絶縁層２３０ＡＡ、２５０ＡＡを介して酸化物半導体層２６０ＡＡと対向している。換言すると、バックゲート２２２ＡＡは酸化物半導体層２６０ＡＡとゲート電極２８０ＡＡとが対向する領域の少なくとも一部の領域において、酸化物半導体層２６０ＡＡに対してゲート電極２８０ＡＡとは反対側に配置されている。また、絶縁層２３０ＡＡ、２５０ＡＡは酸化物半導体層２６０ＡＡとバックゲート２２２ＡＡとの間に配置されている。なお、バックゲート２２２ＡＡは省略されてもよい。

ゲート電極２８０ＡＡは、下部電極２２０ＡＡと上部電極２４０ＡＡとの間の領域において、酸化物半導体層２６０ＡＡに対向して配置されている。ゲート絶縁層２７０ＡＡは酸化物半導体層２６０ＡＡとゲート電極２８０ＡＡとの間に配置されている。第２トランジスタ３０ＡＡにおいて、下部電極２２０ＡＡと上部電極２４０ＡＡとの間の領域の酸化物半導体層２６０ＡＡがチャネルとして機能する。

ソース配線２９０ＡＡは開口部２３５ＡＡを介して下部電極２２０ＡＡに接続されている。ドレイン配線２９２ＡＡは開口部２５７ＡＡを介して上部電極２４０ＡＡに接続されている。なお、ソース配線２９０ＡＡ及びドレイン配線２９２ＡＡは機能が逆であってもよい。つまり、配線２９０ＡＡがドレイン配線として機能し、配線２９２ＡＡがソース配線として機能してもよい。

ここで、第１トランジスタ２０ＡＡ及び第２トランジスタ３０ＡＡの各層の関係について説明する。下部電極２２０ＡＡ、バックゲート２２２ＡＡ、及びコンタクトパッド２２４ＡＡは下部電極１２０ＡＡと同一層であり、いずれも下地絶縁層１１０ＡＡと接して配置されている。絶縁層２３０ＡＡは絶縁層１３０ＡＡと同一層であり、絶縁層２３０ＡＡは絶縁層１３０ＡＡと連続している。同様に、上部電極１４０ＡＡ及び上部電極２４０ＡＡ、絶縁層１５０ＡＡ及び絶縁層２５０ＡＡ、酸化物半導体層１６０ＡＡ及び酸化物半導体層２６０ＡＡ、ゲート絶縁層１７０ＡＡ及びゲート絶縁層２７０ＡＡ、ゲート電極１８０ＡＡ及びゲート電極２８０ＡＡ、ソース配線１９０ＡＡ及びソース配線２９０ＡＡ、並びにドレイン配線１９２ＡＡ及びドレイン配線２９２ＡＡはそれぞれ同一層である。

［第２トランジスタ３０ＡＡの動作］
図２４７及び図２４８に示す第２トランジスタ３０ＡＡの動作は、図２７及び図２８に示す第２トランジスタ３０Ｃの動作と同様なので、詳細な説明は省略する。第２トランジスタ３０ＡＡにおいても、ゲート電極２８０ＡＡにゲート電圧が印加され、下部電極２２０ＡＡに接続されたソース配線２９０ＡＡにソース電圧が印加され、上部電極２４０ＡＡに接続されたドレイン配線２９２ＡＡにドレイン電圧が印加される。ただし、ソース電圧とドレイン電圧とが逆に印加されてもよい。換言すると、下部電極２２０ＡＡは酸化物半導体層２６０ＡＡをチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、上部電極２４０ＡＡは酸化物半導体層２６０ＡＡをチャネルとするトランジスタのソース電極及びドレイン電極の他方である。なお、バックゲート２２２ＡＡには上記のゲート電圧とは独立した補助ゲート電圧が印加され、第２トランジスタ３０ＡＡのしきい値（Ｖｔｈ）を制御する。

［第２トランジスタ３０ＡＡの製造方法］
図２４９〜図２５８を用いて、本発明の実施形態２４に係る半導体装置１０ＡＡの第２トランジスタ３０ＡＡの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０ＡＡの製造方法は実施形態２２の半導体装置１０Ｙの製造方法と同様なので、ここでは説明を省略する。

図２４９及び図２５０は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、及びコンタクトパッドを形成する工程を示す平面図及び断面図である。図２５０に示すように、基板１００ＡＡ上に下地絶縁層１１０ＡＡを形成し、その上に下部電極２２０ＡＡ、バックゲート２２２ＡＡ、及びコンタクトパッド２２４ＡＡとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２４９に示す下部電極２２０ＡＡ、バックゲート２２２ＡＡ、及びコンタクトパッド２２４ＡＡのパターンを形成する。そして、パターニングされた下部電極２２０ＡＡ上、バックゲート２２２ＡＡ上、及びコンタクトパッド２２４ＡＡ上に絶縁層２３０ＡＡを形成する。ここで、下部電極２２０ＡＡ、バックゲート２２２ＡＡ、及びコンタクトパッド２２４ＡＡのエッチングは、下部電極１２０ＡＡと同様の条件で処理する。

図２５１及び図２５２は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図２５２に示すように、図２５０に示す基板の全面に上部電極２４０ＡＡとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２５１に示す上部電極２４０ＡＡのパターンを形成する。ここで、上部電極２４０ＡＡのエッチングは、上部電極１４０ＡＡと同様の条件で処理する。そして、パターニングされた上部電極１４０ＡＡ上に絶縁層１５０ＡＡを形成する。

図２５３及び図２５４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２５４に示すように、図２５２に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０ＡＡ、２５０ＡＡ及び下部電極２２０ＡＡを開口し、さらに下地絶縁層１１０ＡＡに凹部を形成する開口部２３９ＡＡと、絶縁層２３０ＡＡ、２５０ＡＡ、上部電極２４０ＡＡ、及び下部電極２２０ＡＡを開口し、さらに下地絶縁層１１０ＡＡに凹部を形成する開口部２３６ＡＡを形成することで、図２５３に示す開口部２３６ＡＡ、２３９ＡＡのパターンを形成する。ここで、開口部２３６ＡＡ、２３９ＡＡのエッチングは、開口部１３９ＡＡと同様の条件で処理する。

図２５５及び図２５６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２５６に示すように、図２５４に示す基板の全面に酸化物半導体層２６０ＡＡを成膜し、フォトリソグラフィ及びエッチングによって図２５５に示す酸化物半導体層２６０ＡＡのパターンを形成する。酸化物半導体層２６０ＡＡの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２５７及び図２５８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２５８に示すように、図２５６に示す基板の全面にゲート絶縁層２７０ＡＡを形成し、フォトリソグラフィ及びエッチングによって、図２５７に示す開口部２３５ＡＡ、２３８ＡＡ、２５７ＡＡのパターンを形成する。ここで、開口部２３５ＡＡ、２３８ＡＡ、２５７ＡＡのエッチングは、開口部１３５ＡＡ、１５７ＡＡのエッチングと同様の条件で処理する。

そして、図２５８に示す基板の全面にゲート電極２８０ＡＡ、ソース配線２９０ＡＡ、及びドレイン配線２９２ＡＡとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２４７及び図２４８に示すようにゲート電極２８０ＡＡ、ソース配線２９０ＡＡ、及びドレイン配線２９２ＡＡのパターンを形成する。上記に示す製造方法によって、本発明の実施形態１６に係る第２トランジスタ３０ＡＡを形成することができる。

以上のように、本発明の実施形態２４に係る半導体装置１０ＡＡの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０ＡＡ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０ＡＡを同一の製造方法で形成することができる。

〈実施形態２５〉
図２５９〜図２６８を用いて、本発明の実施形態２５に係る半導体装置１０ＡＢの概要について説明する。半導体装置１０ＡＢは、短チャネル長の第１トランジスタ２０ＡＢ及び長チャネル長の第２トランジスタ３０ＡＢを有する。なお、短チャネル長の第１トランジスタ２０ＡＢは実施形態２３の半導体装置１０Ｚと同様の構造である。したがって、以下の説明では、第１トランジスタ２０ＡＢの特徴の説明は省略し、長チャネル長の第２トランジスタ３０ＡＢについて説明する。なお、以下の説明において、半導体装置１０Ｚと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０ＡＢは、図２４７及び図２４８に示す第２トランジスタ３０ＡＡと類似しているが、開口部２３５ＡＢ、２３７ＡＢの形状において第２トランジスタ３０ＡＡとは相違する。以下の説明では、第２トランジスタ３０ＡＡと共通する第２トランジスタ３０ＡＢの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０ＡＢの構造］
図２５９及び図２６０は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２５９及び図２６０に示すように、第２トランジスタ３０ＡＢの開口部２３５ＡＢ、２３７ＡＢの各々は下地絶縁層１１０ＡＢの内部まで達している。

また、開口部２３５ＡＢ、２３７ＡＢは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５ＡＢ、２３７ＡＢにおいて、それぞれゲート絶縁層２７０ＡＢの開口径は絶縁層２５０ＡＢの開口径に比べて大きい。換言すると、開口部２３５ＡＢ、２３７ＡＢにおけるゲート絶縁層２７０ＡＢの側壁２７５ＡＢ、２７７ＡＢは、それぞれ絶縁層２５０ＡＢの上面に位置しており、絶縁層２５０ＡＢの上面から上方に向かって延びている。開口部２３５ＡＢ、２３７ＡＢの形状は第２トランジスタ３０ＡＢの製造方法によるものである。具体的には、絶縁層２５０ＡＢの開口工程とゲート絶縁層２７０ＡＢの開口工程とを異なるタイミングで行うため、開口部２３５ＡＢ、２３７ＡＢのような形状になる。

［第２トランジスタ３０ＡＢの製造方法］
図２６１〜図２６８を用いて、本発明の実施形態２５に係る半導体装置１０ＡＢの第２トランジスタ３０ＡＢの製造方法について、平面図及び断面図を参照しながら説明する。

図２６１及び図２６２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、バックゲート、コンタクトパッド、及び上部電極を形成する工程を示す平面図及び断面図である。図２６２に示すように、基板１００ＡＢ上に下地絶縁層１１０ＡＢを形成し、その上に下部電極２２０ＡＢ、バックゲート２２２ＡＢ、及びコンタクトパッド２２４ＡＢとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２６１に示す下部電極２２０ＡＢ、バックゲート２２２ＡＢ、及びコンタクトパッド２２４ＡＢのパターンを形成する。ここで、下部電極２２０ＡＢ、バックゲート２２２ＡＢ、及びコンタクトパッド２２４ＡＢのエッチングは、下部電極１２０ＡＢ及びコンタクトパッド１２２ＡＢと同様の条件で処理する。

パターニングされた下部電極２２０ＡＢ上、バックゲート２２２ＡＢ上、及びコンタクトパッド２２４ＡＢ上に絶縁層２３０ＡＢを形成し、その上に上部電極２４０ＡＢとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２６１に示す上部電極２４０ＡＢのパターンを形成する。ここで、上部電極２４０ＡＢのエッチングは、上部電極１４０ＡＢと同様の条件で処理する。

図２６３及び図２６４は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極、上部電極、絶縁層、及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２６４に示すように、図２６２に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０ＡＢ、２５０ＡＢ及び下部電極２２０ＡＢを開口し、下地絶縁層１１０ＡＢに凹部を形成する開口部２３５ＡＢ、２３９ＡＢと、上部電極２４０ＡＢ、絶縁層２３０ＡＢ、２５０ＡＢ、及びコンタクトパッド２２４ＡＢを開口し、下地絶縁層１１０ＡＢに凹部を形成する開口部２３６ＡＢと、上部電極２４０ＡＢ及び絶縁層２３０ＡＢ、２５０ＡＢを開口し、下地絶縁層１１０ＡＢに凹部を形成する開口部２３７ＡＢと、を形成する。このエッチングによって、図２６３に示す開口部２３５ＡＢ、２３６ＡＢ、２３７ＡＢ、２３８ＡＢ、２３９ＡＢのパターンを形成する。ここで、開口部２３５ＡＢ、２３６ＡＢ、２３７ＡＢ、２３８ＡＢ、２３９ＡＢのエッチングは、開口部１３５ＡＢ、１３７ＡＢ、１３９ＡＢと同様の条件で処理する。

図２６５及び図２６６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２６６に示すように、図２６４に示す基板の全面に酸化物半導体層２６０ＡＢを成膜し、フォトリソグラフィ及びエッチングによって図２６５に示す酸化物半導体層２６０ＡＢのパターンを形成する。ここで、酸化物半導体層２６０ＡＢは開口部２３６ＡＢ、２３９ＡＢの内部に配置され、開口部２３５ＡＢ、２３７ＡＢ、２３８ＡＢの酸化物半導体層２６０ＡＢはエッチングされる。酸化物半導体層２６０ＡＢの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２６７及び図２６８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２６８に示すように、図２６６に示す基板の全面にゲート絶縁層２７０ＡＢを形成し、フォトリソグラフィ及びエッチングによって、図２６７に示すように、開口部２３５ＡＢ、２３７ＡＢ、２３８ＡＢに対応する領域のゲート絶縁層２７０ＡＢを開口する。このエッチングによって、開口部２３５ＡＢにおいて下部電極２２０ＡＢの側壁を露出させ、開口部２３７ＡＢにおいて上部電極２４０ＡＢの側壁を露出させる。ここで、開口部２３５ＡＢ、２３７ＡＢ、２３８ＡＢに対応する領域のゲート絶縁層２７０ＡＢのエッチングは、開口部１３５ＡＢ、１３７ＡＢに対応する領域のゲート絶縁層１７０ＡＢのエッチングと同様の条件で処理する。

そして、図２６８に示す基板の全面にゲート電極２８０ＡＢ、ソース配線２９０ＡＢ、及びドレイン配線２９２ＡＢとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２５９及び図２６０に示すようにゲート電極２８０ＡＢ、ソース配線２９０ＡＢ、及びドレイン配線２９２ＡＢのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２５に係る半導体装置１０ＡＢを形成することができる。

以上のように、本発明の実施形態２５に係る半導体装置１０ＡＢの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０ＡＢ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０ＡＢを同一の製造方法で形成することができる。

〈実施形態２６〉
図２６９〜図２８０を用いて、本発明の実施形態２６に係る半導体装置１０ＡＣの概要について説明する。半導体装置１０ＡＣは、図２２３及び図２２４に示す半導体装置１０Ｙと類似しているが、開口部１３９ＡＣの形状が１３９Ｙとは異なる点において半導体装置１０Ｙとは相違する。以下の説明では、半導体装置１０Ｙと共通する半導体装置１０ＡＣの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０Ｙと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０ＡＣの構造］
図２６９及び図２７０は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２６９及び図２７０に示すように、半導体装置１０ＡＣの下部電極１２０ＡＣ、絶縁層１３０ＡＣ、１５０ＡＣ、及び上部電極１４０ＡＣに設けられた開口部１３９ＡＣは、開口部側壁の断面形状が階段状である。具体的には、開口部１３９ＡＣにおいて、絶縁層１３０ＡＣの開口径は下部電極１２０ＡＣの開口径に比べて大きい。換言すると、開口部１３９ＡＣに接する領域において、下部電極１２０ＡＣの上面の一部は絶縁層１３０ＡＣから露出されている。さらに換言すると、絶縁層１３０ＡＣの側壁１３２ＡＣは、下部電極１２０ＡＣの上面に位置しており、下部電極１２０ＡＣの上面から上方に向かって延びている。また、開口部１３９ＡＣにおいて、絶縁層１５０ＡＣの開口径は上部電極１４０ＡＣの開口径に比べて大きい。換言すると、開口部１３９ＡＣに接する領域において、上部電極１４０ＡＣの上面の一部は絶縁層１５０ＡＣから露出されている。さらに換言すると、絶縁層１５０ＡＣの側壁１５２ＡＣは、上部電極１４０ＡＣの上面に位置しており、上部電極１４０ＡＣの上面から上方に向かって延びている。開口部１３９ＡＣの形状は半導体装置１０ＡＣの製造方法によるものである。具体的には、下部電極１２０ＡＣ及び上部電極１４０ＡＣの開口工程と絶縁層１３０ＡＣ、１５０ＡＣの開口工程とを異なるタイミングで行うため、開口部１３９ＡＣのような形状になる。

以上のように、本発明の実施形態２６に係る半導体装置１０ＡＣによると、半導体装置１０ＡＣのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０ＡＣが下部電極１２０ＡＣ及び上部電極１４０ＡＣに接触する面積を制限することができるため、酸化物半導体層１６０ＡＣと下部電極１２０ＡＣ及び上部電極１４０ＡＣとが接触する領域における酸化物半導体層１６０ＡＣの広範囲の物性変化を抑制することができる。また、上部電極１４０ＡＣと同一層の配線とゲート電極１８０ＡＣと同一層の配線とが交差する領域における寄生容量を小さくすることができる。

［半導体装置１０ＡＣの製造方法］
図２７１〜図２８０を用いて、本発明の実施形態２６に係る半導体装置１０ＡＣの製造方法について、平面図及び断面図を参照しながら説明する。

図２７１及び図２７２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極を形成する工程を示す平面図及び断面図である。図２７２に示すように、基板１００ＡＣ上に下地絶縁層１１０ＡＣ及び下部電極１２０ＡＣとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２７１に示す電極側壁３２２ＡＣによって囲まれた開口部が設けられた下部電極１２０ＡＣのパターンを形成する。そして、パターニングされた下部電極１２０ＡＣ上に絶縁層１３０ＡＣを形成する。

図２７３及び図２７４は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図２７４に示すように、図２７２に示す基板の全面に上部電極１４０ＡＣとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２７３に示すように、電極側壁１４２ＡＣによって囲まれた開口部が設けられた上部電極１４０ＡＣのパターンを形成する。ここで、電極側壁１４２ＡＣが電極側壁３２２ＡＣを囲むように下部電極１２０ＡＣに対する上部電極１４０ＡＣの位置が調整される。

図２７５及び図２７６は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層及び下地絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２７６に示すように、図２７４に示す基板に対するフォトリソグラフィ及びエッチングによって、レジストから露出された絶縁層１５０ＡＣを開口し、上部電極１４０ＡＣをマスクとして絶縁層１３０ＡＣを開口し、下部電極１２０ＡＣをマスクとして下地絶縁層１１０ＡＣに凹部を形成する。この工程によって、図２７５に示す開口部１３９ＡＣのパターンを形成する。具体的には、絶縁層側壁１５２ＡＣによって囲まれた領域が開口されたレジストをマスクとして絶縁層１５０ＡＣをエッチングする。このエッチングによって、電極側壁１４２ＡＣによって囲まれた領域の絶縁層１３０ＡＣ、及び電極側壁３２２ＡＣによって囲まれた領域の下地絶縁層１１０ＡＣがエッチングされる。このようにして、開口部１３９ＡＣを形成する。

この工程では絶縁層だけをエッチングすればよいため、絶縁層１３０ＡＣ、１５０ＡＣ及び下地絶縁層１１０ＡＣを同一のエッチング条件を用いて一括エッチングすることができる。なお、この工程におけるエッチング条件は、絶縁層１３０ＡＣ、１５０ＡＣ及び下地絶縁層１１０ＡＣのエッチングレートと、上部電極１４０ＡＣ及び下部電極１２０ＡＣのエッチングレートとの選択比が大きいエッチング条件を用いることができる。この工程では、上部電極１４０ＡＣ及び下部電極１２０ＡＣが露出されればよいので、エッチング中のプラズマをモニタし、当該プラズマ中において検出される上部電極１４０ＡＣ及び下部電極１２０ＡＣに起因する信号に基づいてエッチングのエンドポイントを設定してもよい。

図２７７及び図２７８は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２７８に示すように、図２７６に示す基板の全面に酸化物半導体層１６０ＡＣを成膜し、フォトリソグラフィ及びエッチングによって図２７７に示す酸化物半導体層１６０ＡＣのパターンを形成する。ここで、酸化物半導体層１６０ＡＣは開口部１３９ＡＣの内部に配置される。酸化物半導体層１６０ＡＣの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２７９及び図２８０は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２８０に示すように、図２７８に示す基板の全面にゲート絶縁層１７０ＡＣを形成し、フォトリソグラフィ及びエッチングによって図２７９に示す開口部１３５ＡＣ、１５７ＡＣのパターンを形成する。

そして、図２８０に示す基板の全面にゲート電極１８０ＡＣ、ソース配線１９０ＡＣ、及びドレイン配線１９２ＡＣとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２６９及び図２７０に示すようにゲート電極１８０ＡＣ、ソース配線１９０ＡＣ、及びドレイン配線１９２ＡＣのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２６に係る半導体装置１０ＡＣを形成することができる。

以上のように、本発明の実施形態２６に係る半導体装置１０ＡＣの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態２７〉
図２８１〜図２８８を用いて、本発明の実施形態２７に係る半導体装置１０ＡＤの概要について説明する。半導体装置１０ＡＤは、図２６９及び図２７０に示す半導体装置１０ＡＣと類似しているが、開口部１３５ＡＤ、１５７ＡＤの形状において半導体装置１０ＡＣとは相違する。以下の説明では、半導体装置１０ＡＣと共通する半導体装置１０ＡＤの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０ＡＣと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［半導体装置１０ＡＤの構造］
図２８１及び図２８２は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２８１及び図２８２に示すように、半導体装置１０ＡＤの絶縁層１３０ＡＤ、１５０ＡＤ及びゲート絶縁層１７０ＡＤに設けられた開口部１３５ＡＤと、絶縁層１５０ＡＤ及びゲート絶縁層１７０ＡＤに設けられた開口部１５７ＡＤとは、開口部側壁の断面形状が階段状である。具体的には、開口部１３５ＡＤ、１５７ＡＤにおいて、それぞれゲート絶縁層１７０ＡＤの開口径は絶縁層１５０ＡＤの開口径に比べて大きい。換言すると、開口部１３５ＡＤ、１５７ＡＤにおけるゲート絶縁層１７０ＡＤの側壁１７５ＡＤ、１７７ＡＤは、それぞれ絶縁層１５０ＡＤの上面に位置しており、絶縁層１５０ＡＤの上面から上方に向かって延びている。開口部１３５ＡＤ、１５７ＡＤの形状は半導体装置１０ＡＤの製造方法によるものである。具体的には、絶縁層１５０ＡＤの開口工程とゲート絶縁層１７０ＡＤの開口工程とを異なるタイミングで行うため、開口部１３５ＡＤ、１５７ＡＤのような形状になる。

以上のように、本発明の実施形態２７に係る半導体装置１０ＡＤによると、半導体装置１０ＡＤのオン電流を向上させることができ、半導体装置のチャネル長の基板面内ばらつきを抑制することができる。また、酸化物半導体層１６０ＡＤの物性変化を抑制することができる。また、上部電極１４０ＡＤと同一層の配線とゲート電極１８０ＡＤと同一層の配線とが交差する領域における寄生容量を小さくすることができる。

［半導体装置１０ＡＤの製造方法］
図２８３〜図２８８を用いて、本発明の実施形態２７に係る半導体装置１０ＡＤの製造方法について、平面図及び断面図を参照しながら説明する。

図２８３及び図２８４は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。実施形態２６の図２７１〜図２７４に示した製造方法と同様の方法で電極側壁１４２ＡＤを有する上部電極１４０ＡＤ及び電極側壁３２２ＡＤを有する下部電極１２０ＡＤを形成し、その基板に対するフォトリソグラフィ及びエッチングによって、開口部１３５ＡＤ、１３９ＡＤ、１５７ＡＤを形成する。

図２８５及び図２８６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２８６に示すように、図２８４に示す基板の全面に酸化物半導体層１６０ＡＤを成膜し、フォトリソグラフィ及びエッチングによって図２８５に示す酸化物半導体層１６０ＡＤのパターンを形成する。ここで、酸化物半導体層１６０ＡＤは開口部１３９ＡＤの内部に配置され、開口部１３５ＡＤ、１５７ＡＤの酸化物半導体層１６０ＡＤはエッチングされる。酸化物半導体層１６０ＡＤの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２８７及び図２８８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図２８８に示すように、図２８６に示す基板の全面にゲート絶縁層１７０ＡＤを形成し、フォトリソグラフィ及びエッチングによって、図２８７に示すように、開口部１３５ＡＤ、１５７ＡＤに対応する領域のゲート絶縁層１７０ＡＤを開口する。このエッチングによって、開口部１３５ＡＤにおいて下部電極１２０ＡＤを露出させ、開口部１５７ＡＤにおいて上部電極１４０ＡＤを露出させる。

そして、図２８８に示す基板の全面にゲート電極１８０ＡＤ、ソース配線１９０ＡＤ、及びドレイン配線１９２ＡＤとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２８１及び図２８２に示すようにゲート電極１８０ＡＤ、ソース配線１９０ＡＤ、及びドレイン配線１９２ＡＤのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２７に係る半導体装置１０ＡＤを形成することができる。

以上のように、本発明の実施形態２７に係る半導体装置１０ＡＤの製造方法によると、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態２８〉
図２８９〜図３００を用いて、本発明の実施形態２８に係る半導体装置１０ＡＥの概要について説明する。半導体装置１０ＡＥは、短チャネル長の第１トランジスタ２０ＡＥ及び長チャネル長の第２トランジスタ３０ＡＥを有する。なお、短チャネル長の第１トランジスタ２０ＡＥは、図２６９及び図２７０に示す実施形態２６の半導体装置１０ＡＣと同様の構造である。したがって、以下の説明では、第１トランジスタ２０ＡＥの特徴の説明は省略し、長チャネル長の第２トランジスタ３０ＡＥについて説明する。

第２トランジスタ３０ＡＥは、図２４７及び図２４８に示す第２トランジスタ３０ＡＡと類似しているが、開口部２３９ＡＥ、２５６ＡＥの形状が異なる点、及び第２トランジスタ３０ＡＡにおけるコンタクトパッド２２４ＡＡが設けられていない点において第２トランジスタ３０ＡＡとは相違する。以下の説明では、半導体装置１０ＡＡと共通する半導体装置１０ＡＥの特徴の説明は省略し、上記の相違点について説明する。なお、以下の説明において、半導体装置１０ＡＡと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

［第２トランジスタ３０ＡＥの構造］
図２８９及び図２９０は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図２８９及び図２９０に示すように、第２トランジスタ３０ＡＥの開口部２３９ＡＥは、第１トランジスタ２０ＡＥの開口部１３９ＡＥと同様に、開口部側壁の断面形状が階段状である。また、開口部２５６ＡＥは上部電極２４０ＡＥを貫通しておらず、絶縁層２５０ＡＥから上部電極２４０ＡＥを露出するように設けられている。酸化物半導体層２６０ＡＥは開口部２５６ＡＥを介して上部電極２４０ＡＥに接続されている。また、第２トランジスタ３０ＡＥでは、図２４８に示す第２トランジスタ３０ＡＡのコンタクトパッド２２４ＡＡが設けられていない。

［第２トランジスタ３０ＡＥの製造方法］
図２９１〜図３００を用いて、本発明の実施形態２８に係る半導体装置１０ＡＥの第２トランジスタ３０ＡＥの製造方法について、平面図及び断面図を参照しながら説明する。なお、第１トランジスタ２０ＡＥの製造方法は実施形態２６の半導体装置１０ＡＣの製造方法と同様なので、ここでは説明を省略する。

図２９１及び図２９２は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及びバックゲートを形成する工程を示す平面図及び断面図である。図２９２に示すように、基板１００ＡＥ上に下地絶縁層１１０ＡＥを形成し、その上に下部電極２２０ＡＥ及びバックゲート２２２ＡＥとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２９１に示す開口部２２９ＡＥが設けられた下部電極２２０ＡＥ及びバックゲート２２２ＡＥのパターンを形成する。そして、パターニングされた下部電極２２０ＡＥ上及びバックゲート２２２ＡＥ上に絶縁層２３０ＡＥを形成する。ここで、下部電極２２０ＡＥ及びバックゲート２２２ＡＥのエッチングは、下部電極１２０ＡＥと同様の条件で処理する。

図２９３及び図２９４は、本発明の一実施形態に係る半導体装置の製造方法において、上部電極を形成する工程を示す平面図及び断面図である。図２９４に示すように、図２９２に示す基板の全面に上部電極２４０ＡＥとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２９３に示す上部電極２４０ＡＥのパターンを形成する。そして、パターニングされた上部電極２４０ＡＥ上に絶縁層２５０ＡＥを形成する。

図２９５及び図２９６は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。図２９６に示すように、図２９４に示す基板に対するフォトリソグラフィ及びエッチングによって、絶縁層２３０ＡＥ、２５０ＡＥを開口し、さらに下地絶縁層１１０ＡＥに凹部を形成する開口部２３９ＡＥと、絶縁層２５０ＡＥを開口し上部電極２４０ＡＥを露出する開口部２５６ＡＥとを形成する。このエッチングによって図２９５に示す開口部２３９ＡＥ、２５６ＡＥのパターンを形成する。なお、図２９５及び図２９６では、絶縁層２３０ＡＥ、２５０ＡＥに設けられた開口部と下部電極２２０ＡＥに設けられた開口部とを併せて開口部２３９ＡＥとして表示している。ここで、開口部２３９ＡＥのエッチングは、開口部１３９ＡＥと同様の条件で処理する。

図２９７及び図２９８は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図２９８に示すように、図２９６に示す基板の全面に酸化物半導体層２６０ＡＥを成膜し、フォトリソグラフィ及びエッチングによって図２９７に示す酸化物半導体層２６０ＡＥのパターンを形成する。酸化物半導体層２６０ＡＥの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図２９９及び図３００は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図３００に示すように、図２９８に示す基板の全面にゲート絶縁層２７０ＡＥを形成し、フォトリソグラフィ及びエッチングによって、図２９９に示す開口部２３５ＡＥ、２３８ＡＥ、２５７ＡＥのパターンを形成する。ここで、開口部２３５ＡＥ、２３８ＡＥ、２５７ＡＥのエッチングは、開口部１３５ＡＥ、１５７ＡＥのエッチングと同様の条件で処理する。

そして、図３００に示す基板の全面にゲート電極２８０ＡＥ、ソース配線２９０ＡＥ、及びドレイン配線２９２ＡＥとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図２８９及び図２９０に示すようにゲート電極２８０ＡＥ、ソース配線２９０ＡＥ、及びドレイン配線２９２ＡＥのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２８に係る第２トランジスタ３０ＡＥを形成することができる。

以上のように、本発明の実施形態２８に係る半導体装置１０ＡＥの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０ＡＥ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０ＡＥを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態２９〉
図３０１〜図３０８を用いて、本発明の実施形態２９に係る半導体装置１０ＡＦの概要について説明する。半導体装置１０ＡＦは、短チャネル長の第１トランジスタ２０ＡＦ及び長チャネル長の第２トランジスタ３０ＡＦを有する。なお、短チャネル長の第１トランジスタ２０ＡＦは、図２８１及び図２８２に示す実施形態２７の半導体装置１０ＡＤと同様の構造である。したがって、以下の説明では、第１トランジスタ２０ＡＦの特徴の説明は省略し、長チャネル長の第２トランジスタ３０ＡＦについて説明する。なお、以下の説明において、半導体装置１０ＡＤと同じ構造及び機能を有する要素には同一の符号（数字）の後のアルファベットを変更し、詳細な説明は省略する。

第２トランジスタ３０ＡＦは、図２８９及び図２９０に示す第２トランジスタ３０ＡＥと類似しているが、開口部２３５ＡＦ、２５７ＡＦの形状において第２トランジスタ３０ＡＥとは相違する。以下の説明では、第２トランジスタ３０ＡＥと共通する第２トランジスタ３０ＡＦの特徴の説明は省略し、上記の相違点について説明する。

［第２トランジスタ３０ＡＦの構造］
図３０１及び図３０２は、本発明の一実施形態に係る半導体装置の概要を示す平面図及び断面図である。図３０１及び図３０２に示すように、第２トランジスタ３０ＡＦの絶縁層２３０ＡＦ、２５０ＡＦ及びゲート絶縁層２７０ＡＦに設けられた開口部２３５ＡＦと、絶縁層２５０ＡＦ及びゲート絶縁層２７０ＡＦに設けられた開口部２５７ＡＦとは、開口部側壁の断面形状が階段状である。具体的には、開口部２３５ＡＦ、２５７ＡＦにおいて、それぞれゲート絶縁層２７０ＡＦの開口径は絶縁層２５０ＡＦの開口径に比べて大きい。換言すると、開口部２３５ＡＦ、２５７ＡＦにおけるゲート絶縁層２７０ＡＦの側壁２７５ＡＦ、２７７ＡＦは、それぞれ絶縁層２５０ＡＦの上面に位置しており、絶縁層２５０ＡＦの上面から上方に向かって延びている。開口部２３５ＡＦ、２５７ＡＦの形状は第２トランジスタ３０ＡＦの製造方法によるものである。具体的には、絶縁層２５０ＡＦの開口工程とゲート絶縁層２７０ＡＦの開口工程とを異なるタイミングで行うため、開口部２３５ＡＦ、２５７ＡＦのような形状になる。

［第２トランジスタ３０ＡＦの製造方法］
図３０３〜図３０８を用いて、本発明の実施形態２９に係る半導体装置１０ＡＦの第２トランジスタ３０ＡＦの製造方法について、平面図及び断面図を参照しながら説明する。

図３０３及び図３０４は、本発明の一実施形態に係る半導体装置の製造方法において、絶縁層に開口部を形成する工程を示す平面図及び断面図である。実施形態２８の図２９１〜図２９４に示した製造方法と同様の方法で下部電極２２０ＡＦ、バックゲート２２２ＡＦ、及び上部電極２４０ＡＦを形成し、その基板に対するフォトリソグラフィ及びエッチングによって、開口部２３５ＡＦ、２３８ＡＦ、２３９ＡＦ、２５６ＡＦ、２５７ＡＦを形成する。

図３０５及び図３０６は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び断面図である。図３０６に示すように、図３０４に示す基板の全面に酸化物半導体層２６０ＡＦを成膜し、フォトリソグラフィ及びエッチングによって図３０５に示す酸化物半導体層２６０ＡＦのパターンを形成する。ここで、酸化物半導体層２６０ＡＦは開口部２３９ＡＦ、２５６ＡＦの内部に配置され、開口部２３５ＡＦ、２３８ＡＦ、２５７ＡＦの酸化物半導体層２６０ＡＦはエッチングされる。酸化物半導体層２６０ＡＦの成膜及びエッチングは実施形態１と同様の方法で処理することができる。

図３０７及び図３０８は、本発明の一実施形態に係る半導体装置の製造方法において、下部電極及び上部電極の各々に達する開口部を形成する工程を示す平面図及び断面図である。図３０８に示すように、図３０６に示す基板の全面にゲート絶縁層２７０ＡＦを形成し、フォトリソグラフィ及びエッチングによって、図３０７に示すように、開口部２３５ＡＦ、２３８ＡＦ、２５７ＡＦに対応する領域のゲート絶縁層２７０ＡＦを開口する。このエッチングによって、開口部２３５ＡＦにおいて下部電極２２０ＡＦを露出させ、開口部２５７ＡＦにおいて上部電極２４０ＡＦを露出させる。

そして、図３０８に示す基板の全面にゲート電極２８０ＡＦ、ソース配線２９０ＡＦ、及びドレイン配線２９２ＡＦとなる導電層を成膜し、フォトリソグラフィ及びエッチングによって図３０１及び図３０２に示すようにゲート電極２８０ＡＦ、ソース配線２９０ＡＦ、及びドレイン配線２９２ＡＦのパターンを形成する。上記に示す製造方法によって、本発明の実施形態２９に係る半導体装置１０ＡＦを形成することができる。

以上のように、本発明の実施形態２９に係る半導体装置１０ＡＦの製造方法によると、チャネル長がナノメートルオーダーの第１トランジスタ２０ＡＦ及びチャネル長がマイクロメートルオーダーの第２トランジスタ３０ＡＦを同一の製造方法で形成することができる。また、導電層のエッチングと絶縁層のエッチングとをそれぞれ別の工程で処理することができる。したがって、エッチング装置にかかる負担を軽減することができる。

〈実施形態３０〉
図３０９〜図３１７を用いて、本発明の実施形態３０に係る表示装置４０の概要について説明する。表示装置４０は、複数のサブ画素を有するメイン画素がマトリクス状に配置されている。表示装置４０に配置された各サブ画素の選択トランジスタとして、実施形態１〜実施形態２９で説明した半導体装置１０〜１０ＡＦを用いることができる。ここでは、選択トランジスタとして図５０に示す実施形態６の半導体装置１０Ｅを用いた例について説明する。なお、実施形態３０では、表示装置４０として横電界方式で液晶分子を制御する液晶表示装置について説明する。

［表示装置４０のレイアウト］
図３０９は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図３０９に示すように、表示装置４０は、第１サブ画素４１０、第２サブ画素４２０、及び第３サブ画素４３０を有する。第１サブ画素４１０における第１画素電極５６０はパッド５２０に接続されており、第１選択トランジスタ４７０を介して第１データ線４４０に接続されている。第２サブ画素４２０における第２画素電極５６２はパッド５２２に接続されており、第２選択トランジスタ４７２を介して第２データ線４５０に接続されている。第３サブ画素４３０における第３画素電極５６４はパッド５２４に接続されており、第３選択トランジスタ４７４を介して第３データ線４５２に接続されている。なお、第１選択トランジスタ４７０、第２選択トランジスタ４７２、及び第３選択トランジスタ４７４のそれぞれのゲート電極はいずれもゲート線４６０に接続されている。

第１サブ画素４１０、第２サブ画素４２０、及び第３サブ画素４３０にはそれぞれ異なる色の画素が配置されている。例えば、第１サブ画素４１０が緑色の画素に対応し、第２サブ画素４２０が赤色の画素に対応し、第３サブ画素４３０が青色の画素に対応してもよい。また、サブ画素の数は４つ以上でもよい。なお、後述するように、第１データ線４４０と第３データ線４５２とは異なる層に設けられているため、図３０９に示すメイン画素の第３データ線４５２と、当該メイン画素に隣接するメイン画素の第１データ線４４６とが平面視において重畳するように配置することができる。

上記の構成を換言すると、表示装置４０は、第１色の画像データを伝達する第１データ線４４０、第１データ線４４０にソース電極及びドレイン電極の一方が接続された第１選択トランジスタ４７０、及び第１選択トランジスタ４７０のソース電極及びドレイン電極の他方に接続された第１画素電極５６０を有する第１サブ画素４１０と、第２色の画像データを伝達する第２データ線４５０、第２データ線４５０にソース電極及びドレイン電極の一方が接続された第２選択トランジスタ４７２、及び第２選択トランジスタ４７２のソース電極及びドレイン電極の他方に接続された第２画素電極５６２を有する第２サブ画素４２０と、第３色の画像データを伝達する第３データ線４５２、第３データ線４５２にソース電極及びドレイン電極の一方が接続された第３選択トランジスタ４７４、及び第３選択トランジスタ４７４のソース電極及びドレイン電極の他方に接続された第３画素電極５６４を有する第３サブ画素４３０と、を有する。なお、第１データ線４４０は、第２データ線４５０及び第３データ線４５２とは異なる層である。

［第１選択トランジスタ４７０の構造］
図３１０は、図３０９のＡＧ−ＡＧ’断面図である。図３１０に示す第１選択トランジスタ４７０の構造と、図５０に示す半導体装置１０Ｅの構造との対比を以下に説明する。第１選択トランジスタ４７０の第１データ線４４０は半導体装置１０Ｅの下部電極１２０Ｅに対応する。第１選択トランジスタ４７０の配線４５４は半導体装置１０Ｅの上部電極１４０Ｅに対応する。第１選択トランジスタ４７０のゲート線４６０は半導体装置１０Ｅのゲート電極１８０Ｅに対応する。第１選択トランジスタ４７０のパッド５２０は半導体装置１０Ｅのドレイン配線１９２Ｅに対応する。つまり、第１選択トランジスタ４７０のソース電極及びドレイン電極は、それぞれ異なる層である。

図３１０に示すように、第１選択トランジスタ４７０は半導体装置１０Ｅの構造に加えて、さらに第１層間膜５３０、コモン電極５４０、第２層間膜５５０、及び第１画素電極５６０を有する。第１層間膜５３０はゲート線４６０を覆っている。第１層間膜５３０にはパッド５２０に達する開口部が設けられている。コモン電極５４０は第１層間膜５３０上において、複数の画素に共通して設けられている。第２層間膜５５０はコモン電極５４０を覆っている。第２層間膜５５０にはパッド５２０に達する開口部が設けられている。第１画素電極５６０は第２層間膜５５０上に設けられており、第２層間膜５５０に設けられた開口部を介してパッド５２０に接続されている。

［第３選択トランジスタ４７４の構造］
図３１１は、図３０９のＡＧ’’−ＡＧ’’’断面図である。図３１１に示す第３選択トランジスタ４７４の構造と、図５０に示す半導体装置１０Ｅの構造との対比を以下に説明する。第３選択トランジスタ４７４の配線４４４は半導体装置１０Ｅの下部電極１２０Ｅに対応する。第１選択トランジスタ４７０の第３データ線４５２は半導体装置１０Ｅの上部電極１４０Ｅに対応する。第１選択トランジスタ４７０のゲート線４６０は半導体装置１０Ｅのゲート電極１８０Ｅに対応する。第１選択トランジスタ４７０のパッド５２４は半導体装置１０Ｅのドレイン配線１９２Ｅに対応する。つまり、第３選択トランジスタ４７４のソース電極及びドレイン電極は、それぞれ異なる層である。

第３選択トランジスタ４７４は、第１選択トランジスタ４７０に類似しているが、第１選択トランジスタ４７０では下部電極がデータ線として用いられているのに対して第３選択トランジスタ４７４では上部電極がデータ線として用いられている点において、第１選択トランジスタ４７０とは相違する。つまり、第１選択トランジスタ４７０に接続された第１データ線４４０と、第３選択トランジスタ４７４に接続された第３データ線４５２と、は異なる層に設けられている。なお、説明は省略するが、第２選択トランジスタ４７２の構造は第３選択トランジスタ４７４の構造と同様である。

ここで、図５０及び図３０９〜図３１１を参照すると、図３０９〜図３１１において平面視において重畳する第３データ線４５２と隣接するメイン画素の第１データ線４４６とを絶縁する絶縁層は、図５０において絶縁層側壁１３２Ｅが設けられた絶縁層１３０Ｅに相当する。

表示装置４０において、櫛形状の第１画素電極５６０、第２画素電極５６２、及び第３画素電極５６４と、コモン電極５４０との間に形成される横電界によって液晶分子が制御される。

［表示装置４０の製造方法］
図３１２〜図３１７を用いて、本発明の実施形態３０に係る表示装置４０の製造方法について、平面図を参照しながら説明する。なお、表示装置４０の製造方法は実施形態６の半導体装置１０Ｅの製造方法と同様であるので、断面図を用いた説明は省略する。

図３１２は、本発明の一実施形態に係る表示装置の製造方法において、データ線及び配線を形成する工程を示す平面図である。図３１２に示すように、半導体装置１０Ｅの下部電極１２０Ｅに相当する層で第１データ線４４０、配線４４２、４４４、及び隣接するメイン画素の第１データ線４４６を形成する。

図３１３は、本発明の一実施形態に係る表示装置の製造方法において、データ線及び配線を形成する工程を示す平面図である。図３１３に示すように、半導体装置１０Ｅの上部電極１４０Ｅに相当する層で第２データ線４５０、第３データ線４５２、及び配線４５４を形成する。

図３１４は、本発明の一実施形態に係る表示装置の製造方法において、データ線及び配線を露出する開口部を形成する工程を示す平面図である。図３１４に示すように、各データ線及び配線が重畳する領域において、半導体装置１０Ｅの開口部１３９Ｅに相当する開口部４９０、４９２、４９４を形成する。開口部４９０は第１データ線４４０の上面、及び配線４５４の側壁を露出する。開口部４９２は配線４４２の上面、及び第２データ線４５０の側壁を露出する。開口部４９４は配線４４４の上面、及び第３データ線４５２の側壁を露出する。

図３１５は、本発明の一実施形態に係る表示装置の製造方法において、開口部に酸化物半導体層を形成する工程を示す平面図である。図３１５に示すように、開口部４９０、４９２、４９４に対応する領域に酸化物半導体層５００、５０２、５０４を形成する。酸化物半導体層５００は第１データ線４４０の上面、及び配線４５４の側壁と接触する。酸化物半導体層５０２は配線４４２の上面、及び第２データ線４５０の側壁と接触する。酸化物半導体層５０４は配線４４４の上面、及び第３データ線４５２の側壁と接触する。

図３１６は、本発明の一実施形態に係る表示装置の製造方法において、配線を露出する開口部を形成する工程を示す平面図である。図３１６に示すように、配線４５４、４４２、４４４をそれぞれ露出する開口部５１０、５１２、５１４を形成する。

図３１７は、本発明の一実施形態に係る表示装置の製造方法において、パッドを形成する工程を示す平面図である。図３１７に示すように、平面視において開口部４９０、４９２、４９４と重畳する領域にゲート線４６０を形成し、開口部５１０、５１２、５１４と重畳する領域にパッド５２０、５２２、５２４を形成する。

そして、パッド５２０、５２２、５２４のそれぞれを開口する第１層間膜５３０を形成し、コモン電極５４０、第２層間膜５５０、並びに第１画素電極５６０、第２画素電極５６２、及び第３画素電極５６４を形成することで、図３０９〜図３１１に示す表示装置４０を形成することができる。

以上のように、本発明の実施形態３０に係る表示装置４０によると、データ線とゲート線との交差領域に選択トランジスタを配置することができる。また、当該選択トランジスタのソース電極とドレイン電極とが異なる層で形成されているため、当該選択トランジスタを介して異なる層の配線同士を接続することができる。したがって、配線レイアウトの自由度が向上し、配線や選択トランジスタなどの占有率を低くすることができる。その結果、画素の開口率を向上させることができる。さらに、第３データ線４５２と隣接するメイン画素の第１データ線４４６とが平面視において重畳することで、１つのメイン画素単位に配置されるデータ線の数を減らすことができる。これにより、画素の開口率を向上させることができる。

ここでは、表示装置４０として、横電界方式の液晶表示装置を例示したが、本発明はその他の表示装置に適用することもできる。例えば、本発明をＥＬ表示装置に適用することができる。本発明をＥＬ表示装置に適用する場合は、例えば図３１０における第１層間膜５３０及びコモン電極５４０を省略し、発光領域の画素電極上に発光層及びカソード電極を配置すればよい。

なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１０：半導体装置
２０：第１トランジスタ
３０：第２トランジスタ
４０：表示装置
１００：基板
１１０：下地絶縁層
１２０、２２０：下部電極
１２２、２２４、２２６：コンタクトパッド
１２４、２２８：ソース領域
１２８、１２９、１４７：Ａｌ層
１３０、１５０、２３０、２５０：絶縁層
１３２、１５２：絶縁層側壁
１３５、１３７、１３９、１５７、１７７、２２９、２３５、２３６、２３７、２３８、２３９、２５６、２５７、２７７、４９０、４９２、４９４、５１０、５１２、５１４：開口部
１４０、２４０：上部電極
１４２、３２２：電極側壁
１４４、２４４：ドレイン領域
１４５：パッド
１４６、１４８：Ｔｉ層
１４９：ＡｌＯ_ｘ層
１６０、２６０：酸化物半導体層
１６９、２６９：チャネル領域
１７０、２７０：ゲート絶縁層
１７５、２７５、２７７：側壁
１８０、２８０：ゲート電極
１９０、２９０：ソース配線
１９２、２９２：ドレイン配線
２２２：バックゲート
３１５：周縁部
３２５：界面
３７５：上面
４１０：第１サブ画素
４２０：第２サブ画素
４３０：第３サブ画素
４４０：第１データ線
４４２、４４４、４５４：配線
４４６：第１データ線
４５０：第２データ線
４５２：第３データ線
４６０：ゲート線
４７０：第１選択トランジスタ
４７２：第２選択トランジスタ
４７４：第３選択トランジスタ
５００、５０２、５０４：酸化物半導体層
５２０、５２２、５２４：パッド
５３０：第１層間膜
５４０：コモン電極
５５０：第２層間膜
５６０：第１画素電極
５６２：第２画素電極
５６４：第３画素電極

Claims (20)

1. 第１電極と、
   前記第１電極上の第１絶縁層と、
   前記第１絶縁層上の第２電極と、
   前記第２電極上の第２絶縁層と、
   前記第１電極に達するように前記第１絶縁層、前記第２電極、及び前記第２絶縁層に設けられた第１開口部の内部に配置され、前記第１電極及び前記第２電極に接続された第１酸化物半導体層と、
   前記第１酸化物半導体層に対向して配置された第１ゲート電極と、
   前記第１酸化物半導体層と前記第１ゲート電極との間に配置された第１ゲート絶縁層と、
   を有することを特徴とする半導体装置。
2. 前記第１酸化物半導体層は、前記第１絶縁層の側壁上に配置され、前記第２電極の側壁と接することを特徴とする請求項１に記載の半導体装置。
3. 前記第１酸化物半導体層は、前記第２絶縁層の上面に配置されていることを特徴とする請求項２に記載の半導体装置。
4. 前記第１電極は、前記第１酸化物半導体層をチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、
   前記第２電極は、前記ソース電極及びドレイン電極の他方であることを特徴とする請求項３に記載の半導体装置。
5. 前記第１絶縁層及び前記第２絶縁層に設けられた第２開口部を介して前記第１電極に接続された第１配線と、
   前記第２絶縁層に設けられた第３開口部を介して前記第２電極に接続された第２配線と、
   をさらに有することを特徴とする請求項４に記載の半導体装置。
6. 前記第１配線及び前記第２配線は、前記第１ゲート電極と同一層であることを特徴とする請求項５に記載の半導体装置。
7. 前記第２電極の上面は、前記第２絶縁層で覆われていることを特徴とする請求項６に記載の半導体装置。
8. 前記第２電極の上面の一部は、前記第２絶縁層から露出されていることを特徴とする請求項６に記載の半導体装置。
9. 前記第１電極と同一層の第３電極と、
   平面視において前記第３電極から離隔して配置された、前記第２電極と同一層の第４電極と、
   前記第３電極と前記第４電極との間に配置され、前記第１酸化物半導体層と同一層の第２酸化物半導体層と、
   前記第２酸化物半導体層に対向して配置された第２ゲート電極と、
   前記第２酸化物半導体層と前記第２ゲート電極との間に配置された第２ゲート絶縁層と、
   をさらに有することを特徴とする請求項１に記載の半導体装置。
10. 前記第３電極と前記第４電極との間の前記第２酸化物半導体層の長さは、前記第１電極と前記第２電極との間の前記第１酸化物半導体層の長さに比べて長いことを特徴とする請求項９に記載の半導体装置。
11. 前記第２酸化物半導体層と前記第２ゲート電極とが対向する領域の少なくとも一部の領域において、前記第２酸化物半導体層に対して前記第２ゲート電極とは反対側に配置された、前記第１電極と同一層の第３ゲート電極と、
    前記第２酸化物半導体層と前記第３ゲート電極との間に配置された第３ゲート絶縁層と、
    をさらに有することを特徴とする請求項１０に記載の半導体装置。
12. 第１電極と、
    前記第１電極上において、第１側壁を有する第１絶縁層と、
    前記第１絶縁層上において、第２側壁を有する第２電極と、
    前記第２電極上の第２絶縁層と、
    前記第１側壁上、前記第２側壁上、及び前記第２絶縁層の上面に配置され、前記第１電極及び前記第２電極に接続された第１酸化物半導体層と、
    前記第１酸化物半導体層に対向して配置された第１ゲート電極と、
    前記第１酸化物半導体層と前記第１ゲート電極との間に配置された第１ゲート絶縁層と、
    を有することを特徴とする半導体装置。
13. 前記第１電極は、前記第１酸化物半導体層をチャネルとするトランジスタのソース電極及びドレイン電極の一方であり、
    前記第２電極は、前記ソース電極及びドレイン電極の他方であることを特徴とする請求項１２に記載の半導体装置。
14. 前記第１絶縁層及び前記第２絶縁層に設けられた第１開口部を介して前記第１電極に接続された第１配線と、
    前記第２絶縁層に設けられた第２開口部を介して前記第２電極に接続された第２配線と、
    をさらに有することを特徴とする請求項１３に記載の半導体装置。
15. 前記第１配線及び前記第２配線は、前記第１ゲート電極と同一層であることを特徴とする請求項１４に記載の半導体装置。
16. 前記第２電極の上面は、前記第２絶縁層で覆われていることを特徴とする請求項１５に記載の半導体装置。
17. 前記第２電極の上面の一部は、前記第２絶縁層から露出されていることを特徴とする請求項１５に記載の半導体装置。
18. 前記第１電極と同一層の第３電極と、
    平面視において前記第３電極から離隔して配置された、前記第２電極と同一層の第４電極と、
    前記第３電極と前記第４電極との間に配置され、前記第１酸化物半導体層に接続された第２酸化物半導体層と、
    前記第２酸化物半導体層に対向して配置された第２ゲート電極と、
    前記第２酸化物半導体層と前記第２ゲート電極との間に配置された第２ゲート絶縁層と、
    をさらに有することを特徴とする請求項１２に記載の半導体装置。
19. 前記第３電極と前記第４電極との間の前記第２酸化物半導体層の長さは、前記第１電極と前記第２電極との間の前記第１酸化物半導体層の長さに比べて長いことを特徴とする請求項１８に記載の半導体装置。
20. 前記第２酸化物半導体層と前記第２ゲート電極とが対向する領域の少なくとも一部の領域において、前記第２酸化物半導体層に対して前記第２ゲート電極とは反対側に配置された、前記第１電極と同一層の第３ゲート電極と、
    前記第２酸化物半導体層と前記第３ゲート電極との間に配置された第３ゲート絶縁層と、
    をさらに有することを特徴とする請求項１９に記載の半導体装置。
    
    

Images