WO2022034937A1 - 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
WO2022034937A1
WO2022034937A1 PCT/KR2020/010582 KR2020010582W WO2022034937A1 WO 2022034937 A1 WO2022034937 A1 WO 2022034937A1 KR 2020010582 W KR2020010582 W KR 2020010582W WO 2022034937 A1 WO2022034937 A1 WO 2022034937A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
substrate
assembly
layer
Prior art date
Application number
PCT/KR2020/010582
Other languages
English (en)
French (fr)
Inventor
이진형
허윤호
김기수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US18/020,516 priority Critical patent/US20230317669A1/en
Priority to PCT/KR2020/010582 priority patent/WO2022034937A1/ko
Priority to KR1020227044839A priority patent/KR20230019442A/ko
Publication of WO2022034937A1 publication Critical patent/WO2022034937A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • the present invention relates to a display device using a semiconductor light emitting device and a method for manufacturing the same, and more particularly, to a display device using a semiconductor light emitting device having a size of several to tens of ⁇ m and a method for manufacturing the same.
  • LCDs liquid crystal displays
  • OLEDs organic light emitting device displays
  • semiconductor light emitting device displays are competing to implement large-area displays in the display technology field.
  • micro LED semiconductor light emitting device having a cross-sectional area of 100 ⁇ m or less
  • very high efficiency can be provided because the display does not absorb light using a polarizing plate or the like.
  • millions of semiconductor light emitting devices are required to implement a large-area display, the transfer process is difficult compared to other types of displays.
  • micro LEDs can be transferred by pick-and-place, laser lift-off, or self-assembly.
  • the self-assembly method is the most advantageous method for realizing a large-area display device in a way in which the semiconductor light emitting devices find their own positions in a fluid.
  • the self-assembly method includes a method of directly assembling the semiconductor light emitting devices to the final substrate to be used in the product (direct transfer method) and a method of assembling the semiconductor light emitting devices on the assembly substrate and then transferring the semiconductor light emitting devices to the final substrate through an additional transfer process (hybrid transfer). method) is there.
  • the direct transfer method is efficient in terms of process, and the hybrid transfer method has an advantage in that structures for self-assembly can be added without limitation, so the two methods are selectively used.
  • One object of the present invention is to provide a display device designed to improve the transfer yield of a semiconductor light emitting device.
  • Another object of the present invention is to provide a process for manufacturing a display device in which a semiconductor light emitting device is directly assembled on a wiring board.
  • a display device includes a base unit; assembly electrodes extending in one direction and formed on the base part; a dielectric layer formed to cover the assembly electrodes; a barrier rib portion stacked on the dielectric layer while forming a hole to overlap the assembly electrodes; semiconductor light emitting devices disposed inside the holes; and wiring electrodes electrically connected to the semiconductor light emitting devices, wherein the assembly electrodes are formed to include Al, and the holes include AlO x inside the holes.
  • the AlO x is formed in at least one region between the semiconductor light emitting device and the dielectric layer, and between the semiconductor light emitting device and the barrier rib portion.
  • the AlO x is characterized in that it is irregularly formed inside the holes.
  • the assembly electrodes include a plurality of layers, and among the plurality of layers, a layer in contact with the dielectric layer is formed to include Al.
  • the dielectric layer is characterized in that Al 2 O 3 material.
  • the dielectric layer is characterized in that the porous layer of SiO 2 or SiN x material.
  • the semiconductor light emitting device includes: a first conductivity type electrode; a first conductivity type semiconductor layer on which the first conductivity type electrode is formed; an active layer formed on the first conductivity-type semiconductor layer; a second conductivity-type semiconductor layer formed on the active layer; and a second conductivity-type electrode formed on the second conductivity-type semiconductor layer, and is formed to be symmetrical in at least one direction.
  • At least one of the first conductivity-type electrode and the second conductivity-type electrode includes a magnetic material.
  • the present invention further comprising a planarization layer formed to cover one surface of the semiconductor light emitting device, the planarization layer, the first electrode hole exposing the first conductivity type electrode of the semiconductor light emitting device; and a second electrode hole exposing the second conductive type electrode of the semiconductor light emitting device.
  • the wiring electrodes may be disposed on the planarization layer, and the wiring electrodes are electrically connected to the semiconductor light emitting device through the first electrode hole and the second electrode hole.
  • a method of manufacturing a display device includes: putting semiconductor light emitting devices into a chamber containing a fluid; disposing a substrate including assembly electrodes over the chamber; seating the semiconductor light emitting devices at preset positions on the substrate using an electric field and a magnetic field; forming a planarization layer to cover the semiconductor light emitting devices; and forming wiring electrodes electrically connected to the semiconductor light emitting devices on the substrate, wherein the assembling electrodes are formed to include Al, and the semiconductor light emitting devices are preliminarily formed on the substrate by using the electric and magnetic fields. It is characterized in that AlO x is formed on the substrate while the step of seating at the set position is in progress.
  • the substrate includes: a base; assembly electrodes extending in one direction and formed on the base part; a dielectric layer formed to cover the assembly electrodes; and barrier rib portions stacked on the dielectric layer while forming holes to overlap the assembly electrodes, wherein the semiconductor light emitting devices are seated inside the holes.
  • a voltage of ⁇ 6V or more is applied to the assembled electrodes so that an electric field is formed on one surface of the substrate.
  • the AlO x is formed in the holes.
  • the assembly electrodes include a plurality of layers, and among the plurality of layers, a layer in contact with the dielectric layer is formed to include Al.
  • the dielectric layer Al 2 O 3 It is characterized in that the material.
  • the dielectric layer is characterized in that it is a porous layer made of SiO 2 or SiNx material.
  • the substrate by designing the substrate to induce an electrochemical reaction in which Al 2 O 3 is formed inside the hole in which the semiconductor light emitting device is mounted, it is possible to minimize the loss of the semiconductor light emitting device during the post-processing, and thus There is an effect that the transfer yield of the semiconductor light emitting devices can be improved.
  • the semiconductor light emitting devices can be directly transferred to the wiring board by a self-assembly method, and since a post process for fixing the semiconductor light emitting devices seated in the hole is omitted, the process is simplified.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1 .
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2 .
  • FIG. 4 is a view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
  • 5A to 5E are conceptual views for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • FIG. 6 is a conceptual diagram illustrating an embodiment of an apparatus for self-assembling a semiconductor light emitting device according to the present invention.
  • FIG. 7 is a block diagram of the self-assembly apparatus of FIG. 6 .
  • 8A to 8E are conceptual views illustrating a process of self-assembling semiconductor light emitting devices on a substrate using the self-assembly apparatus of FIG. 6 .
  • FIGS. 8A to 8E are diagrams illustrating an embodiment of a semiconductor light emitting device used in the self-assembly process of FIGS. 8A to 8E .
  • 10A to 10C are conceptual views for explaining another transfer process of the semiconductor light emitting device after the self-assembly process according to the present invention.
  • 11 to 13 are flowcharts illustrating a method of manufacturing a display device including semiconductor light emitting devices emitting red, green, and blue light.
  • FIG. 14 is a conceptual diagram illustrating a structure (pixel portion) of a display device according to the present invention.
  • FIG. 15A is a conceptual diagram illustrating the inside of a hole in a conventional substrate
  • FIG. 15B is a conceptual diagram illustrating the inside of a hole in the substrate according to the present invention.
  • 16 is a conceptual diagram illustrating a process for fixing a semiconductor light emitting device to a hole after self-assembly in a conventional display device manufacturing process.
  • 17A to 17F are conceptual views illustrating a process of manufacturing a display device according to the present invention.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • slate PC tablet PC
  • ultrabook ultrabook
  • digital TV digital TV
  • desktop computer desktop computer
  • the configuration according to the embodiment described in this specification can be applied as long as it can include a display even in a new product form to be developed later.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 2 is an enlarged view of part A of the display device of FIG. 1
  • FIG. 3 is a view showing the semiconductor light emitting device of FIG. 2 It is an enlarged view
  • FIG. 4 is a view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
  • information processed by the control unit of the display apparatus 100 may be output through the display module 140 .
  • the closed-loop case 101 surrounding the edge of the display module 140 may form a bezel of the display device 100 .
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a micro-sized semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted. can be provided.
  • a wiring may be formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be provided on the wiring board 110 as an individual pixel that emits light.
  • the image displayed on the panel 141 is visual information, and is realized by independently controlling light emission of unit pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • the micro LED may be a light emitting diode formed in a small size of 100 ⁇ m or less.
  • blue, red, and green colors are respectively provided in the light emitting region, and a unit pixel may be implemented by a combination thereof. That is, the unit pixel means a minimum unit for realizing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high output light emitting device that emits various lights including blue.
  • GaN gallium nitride
  • Al aluminum
  • the vertical semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 formed on the p-type electrode 156 , an active layer 154 formed on the p-type semiconductor layer 155 , and an active layer 154 . It includes an n-type semiconductor layer 153 formed thereon, and an n-type electrode 152 formed on the n-type semiconductor layer 153 .
  • the lower p-type electrode 156 may be electrically connected to the p-electrode 111 of the wiring board, and the upper n-type electrode 152 is connected to the n-electrode 112 and the upper side of the semiconductor light emitting device. may be electrically connected.
  • the vertical semiconductor light emitting device 150 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 250 includes a p-type electrode 256 , a p-type semiconductor layer 255 on which the p-type electrode 256 is formed, and an active layer 254 formed on the p-type semiconductor layer 255 . , an n-type semiconductor layer 253 formed on the active layer 254 , and an n-type electrode 252 spaced apart from the p-type electrode 256 in the horizontal direction on the n-type semiconductor layer 253 .
  • both the p-type electrode 256 and the n-type electrode 252 may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
  • the vertical semiconductor light emitting device and the flip chip type semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device, respectively.
  • gallium nitride (GaN) is mainly used, and indium (In) and/or aluminum (Al) are added together to implement a high output light emitting device that emits green or blue light.
  • the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, etc.
  • the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
  • the p-type semiconductor layer may be P-type GaAs, and the n-type semiconductor layer may be N-type GaAs.
  • the p-type semiconductor layer may be P-type GaN doped with Mg on the p-electrode side
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
  • the light emitting diode is very small, unit pixels that emit light can be arranged in a high definition in the display panel, thereby realizing a high-definition display device.
  • the semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 formed on the wafer must be transferred to a predetermined position on the substrate of the display panel.
  • There is a pick and place method as such transfer technology but the success rate is low and it requires a lot of time.
  • there is a technique of transferring several devices at a time using a stamp or a roll but it is not suitable for a large screen display due to a limitation in yield.
  • the present invention proposes a new manufacturing method and manufacturing apparatus of a display device that can solve these problems.
  • 5A to 5E are conceptual views for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
  • PM passive matrix
  • AM active matrix
  • the self-assembly method described in this specification may be applied to both a horizontal type semiconductor light emitting device and a vertical type semiconductor light emitting device.
  • a first conductivity type semiconductor layer 153 , an active layer 154 , and a second conductivity type semiconductor layer 155 are grown on a growth substrate 159 , respectively ( FIG. 5A ).
  • first conductivity type semiconductor layer 153 After the first conductivity type semiconductor layer 153 is grown, an active layer 154 is grown on the first conductivity type semiconductor layer 153 , and then a second conductivity type semiconductor is grown on the active layer 154 . Layer 155 is grown. In this way, when the first conductivity type semiconductor layer 153, the active layer 154, and the second conductivity type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductivity type semiconductor layer 153 , the active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
  • the first conductivity type semiconductor layer 153 may be an n-type semiconductor layer
  • the second conductivity type semiconductor layer 155 may be a p-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and examples in which the first conductivity type is p-type and the second conductivity type is n-type are also possible.
  • the p-type semiconductor layer may be P-type GaN doped with Mg
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the growth substrate 159 may be formed of a material having a light-transmitting property, for example, any one of sapphire (Al2O3), GaN, ZnO, and AlO, but is not limited thereto.
  • the growth substrate 1059 may be formed of a material suitable for semiconductor material growth, a carrier wafer. It may be formed of a material having excellent thermal conductivity, and, including a conductive substrate or an insulating substrate, for example, a SiC substrate having higher thermal conductivity than a sapphire (Al2O3) substrate or at least one of Si, GaAs, GaP, InP, Ga2O3 can be used
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are removed to form a plurality of semiconductor light emitting devices ( FIG. 5B ).
  • isolation is performed so that the plurality of light emitting devices form a light emitting device array. That is, the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductivity type semiconductor layer 155 are partially removed in the vertical direction so that the first conductivity type semiconductor layer 153 is exposed to the outside.
  • An exposed mesa process, followed by an isolation of the first conductive semiconductor layer to form a plurality of semiconductor light emitting device arrays by etching may be performed.
  • second conductivity type electrodes 156 are respectively formed on one surface of the second conductivity type semiconductor layer 155 ( FIG. 5C ).
  • the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto. However, when the first conductive semiconductor layer and the second conductive semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductive electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 1059 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method ( FIG. 5D ).
  • FIG. 5E a step of mounting the semiconductor light emitting devices 150 on a substrate in a chamber filled with a fluid is performed.
  • the semiconductor light emitting devices 150 and the substrate are put in a chamber filled with a fluid, and the semiconductor light emitting devices are self-assembled on the substrate 1061 using flow, gravity, surface tension, and the like.
  • the substrate may be the assembly substrate 161 .
  • the substrate may be a wiring substrate.
  • the substrate is provided as the assembly substrate 161 to exemplify that the semiconductor light emitting devices 1050 are seated.
  • Cells in which the semiconductor light emitting devices 150 are inserted may be provided on the assembly substrate 161 to facilitate mounting of the semiconductor light emitting devices 150 on the assembly substrate 161 .
  • cells in which the semiconductor light emitting devices 150 are seated are formed on the assembly substrate 161 at positions where the semiconductor light emitting devices 150 are aligned with the wiring electrodes.
  • the semiconductor light emitting devices 150 are assembled to the cells while moving in the fluid.
  • the assembly substrate 161 may be referred to as a temporary substrate.
  • the present invention proposes a method and apparatus for minimizing the influence of gravity or frictional force and preventing non-specific binding in order to increase the transfer yield.
  • a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using magnetic force, and the semiconductor light emitting device is seated at a preset position using an electric field during the movement process.
  • FIG. 6 is a conceptual diagram illustrating an example of a self-assembly apparatus for a semiconductor light emitting device according to the present invention
  • FIG. 7 is a block diagram of the self-assembly apparatus of FIG. 6
  • 8A to 8D are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly apparatus of FIG. 6
  • FIG. 9 is a conceptual diagram for explaining the semiconductor light emitting device of FIGS. 8A to 8D .
  • the self-assembly apparatus 160 of the present invention may include a fluid chamber 162 , a magnet 163 and a position control unit 164 .
  • the fluid chamber 162 has a space for accommodating a plurality of semiconductor light emitting devices.
  • the space may be filled with a fluid, and the fluid may include water as an assembly solution.
  • the fluid chamber 162 may be a water tank and may be configured as an open type.
  • the present invention is not limited thereto, and the fluid chamber 162 may be of a closed type in which the space is a closed space.
  • the substrate 161 may be disposed in the fluid chamber 162 so that an assembly surface on which the semiconductor light emitting devices 150 are assembled faces downward.
  • the substrate 161 may be transferred to an assembly position by a transfer unit, and the transfer unit may include a stage 165 on which the substrate is mounted. The position of the stage 165 is adjusted by the controller, and through this, the substrate 161 can be transferred to the assembly position.
  • the assembly surface of the substrate 161 faces the bottom of the fluid chamber 150 .
  • the assembly surface of the substrate 161 is disposed to be immersed in the fluid in the fluid chamber 162 . Accordingly, the semiconductor light emitting device 150 moves to the assembly surface in the fluid.
  • the substrate 161 is an assembled substrate capable of forming an electric field, and may include a base portion 161a, a dielectric layer 161b, and a plurality of electrodes 161c.
  • the base portion 161a may be made of an insulating material, and the plurality of electrodes 161c may be a thin film or a thick film bi-planar electrode patterned on one surface of the base portion 161a.
  • the electrode 161c may be formed of, for example, a stack of Ti/Cu/Ti, Ag paste, ITO, or the like.
  • the dielectric layer 161b is made of an inorganic material such as SiO2, SiNx, SiON, Al2O3, TiO2, HfO2, or the like. Alternatively, the dielectric layer 161b may be configured as a single layer or multi-layer as an organic insulator. The dielectric layer 161b may have a thickness of several tens of nm to several ⁇ m.
  • the substrate 161 according to the present invention includes a plurality of cells 161d partitioned by barrier ribs.
  • the cells 161d are sequentially arranged in one direction and may be made of a polymer material.
  • the partition walls 161e forming the cells 161d are shared with the neighboring cells 161d.
  • the partition wall 161e protrudes from the base portion 161a, and the cells 161d may be sequentially disposed along one direction by the partition wall 161e. More specifically, the cells 161d are sequentially arranged in the column and row directions, respectively, and may have a matrix structure.
  • a groove for accommodating the semiconductor light emitting device 150 is provided, and the groove may be a space defined by the partition wall 161e.
  • the shape of the groove may be the same as or similar to that of the semiconductor light emitting device.
  • the groove may have a rectangular shape.
  • the grooves formed in the cells may have a circular shape.
  • each of the cells is configured to accommodate a single semiconductor light emitting device. That is, one semiconductor light emitting device is accommodated in one cell.
  • the plurality of electrodes 161c may include a plurality of electrode lines disposed at the bottom of each of the cells 161d, and the plurality of electrode lines may extend to adjacent cells.
  • the plurality of electrodes 161c are disposed below the cells 161d, and different polarities are applied to each other to generate an electric field in the cells 161d.
  • the dielectric layer may form the bottom of the cells 161d while covering the plurality of electrodes 161c with the dielectric layer.
  • the electrodes of the substrate 161 are electrically connected to the power supply unit 171 .
  • the power supply unit 171 applies power to the plurality of electrodes to generate the electric field.
  • the self-assembly apparatus may include a magnet 163 for applying a magnetic force to the semiconductor light emitting devices.
  • the magnet 163 is spaced apart from the fluid chamber 162 to apply a magnetic force to the semiconductor light emitting devices 150 .
  • the magnet 163 may be disposed to face the opposite surface of the assembly surface of the substrate 161 , and the position of the magnet is controlled by the position controller 164 connected to the magnet 163 .
  • the semiconductor light emitting device 1050 may include a magnetic material to move in the fluid by the magnetic field of the magnet 163 .
  • a semiconductor light emitting device including a magnetic material, a first conductivity type electrode 1052 , a second conductivity type electrode 1056 , and a first conductivity type semiconductor layer in which the first conductivity type electrode 1052 are disposed (1053), a second conductivity type semiconductor layer 1055 overlapping the first conductivity type semiconductor layer 1052 and on which the second conductivity type electrode 1056 is disposed, and the first and second conductivity type semiconductors an active layer 1054 disposed between the layers 1053 and 1055 .
  • the first conductivity type may be p-type
  • the second conductivity type may be n-type
  • the semiconductor light emitting device without the active layer may be used.
  • the first conductive electrode 1052 may be generated after the semiconductor light emitting device is assembled on the wiring board by self-assembly of the semiconductor light emitting device.
  • the second conductive electrode 1056 may include the magnetic material.
  • the magnetic material may mean a magnetic metal.
  • the magnetic material may be Ni, SmCo, or the like, and as another example, may include a material corresponding to at least one of Gd-based, La-based, and Mn-based materials.
  • the magnetic material may be provided on the second conductive electrode 1056 in the form of particles.
  • a conductive electrode including a magnetic material one layer of the conductive electrode may be formed of a magnetic material.
  • the second conductive electrode 1056 of the semiconductor light emitting device 1050 may include a first layer 1056a and a second layer 1056b.
  • the first layer 1056a may include a magnetic material
  • the second layer 1056b may include a metal material rather than a magnetic material.
  • the first layer 1056a including a magnetic material may be disposed to contact the second conductivity-type semiconductor layer 1055 .
  • the first layer 1056a is disposed between the second layer 1056b and the second conductivity type semiconductor layer 1055 .
  • the second layer 1056b may be a contact metal connected to the second electrode of the wiring board.
  • the present invention is not necessarily limited thereto, and the magnetic material may be disposed on one surface of the first conductivity type semiconductor layer.
  • the self-assembly device includes a magnet handler that can be moved automatically or manually in the x, y, and z axes on the upper part of the fluid chamber, or the magnet 163 . It may be provided with a motor capable of rotating the. The magnet handler and the motor may constitute the position control unit 164 . Through this, the magnet 163 rotates in a horizontal direction, clockwise or counterclockwise direction with the substrate 161 .
  • a light-transmitting bottom plate 166 may be formed in the fluid chamber 162 , and the semiconductor light emitting devices may be disposed between the bottom plate 166 and the substrate 161 .
  • An image sensor 167 may be disposed to face the bottom plate 166 to monitor the inside of the fluid chamber 162 through the bottom plate 166 .
  • the image sensor 167 is controlled by the controller 172 and may include an inverted type lens and a CCD to observe the assembly surface of the substrate 161 .
  • the self-assembly apparatus described above is made to use a combination of a magnetic field and an electric field, and using this, the semiconductor light emitting devices are seated at a predetermined position on the substrate by an electric field in the process of moving by a change in the position of the magnet.
  • the assembly process using the self-assembly apparatus described above will be described in more detail.
  • a plurality of semiconductor light emitting devices 1050 including a magnetic material are formed through the process described with reference to FIGS. 5A to 5C .
  • a magnetic material may be deposited on the semiconductor light emitting device.
  • the substrate 161 is transferred to an assembly position, and the semiconductor light emitting devices 1050 are put into the fluid chamber 162 ( FIG. 8A ).
  • the assembly position of the substrate 161 will be a position in which the fluid chamber 162 is disposed such that the assembly surface of the substrate 161 on which the semiconductor light emitting devices 1050 are assembled faces downward.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom of the fluid chamber 162 and some may float in the fluid.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom plate 166 .
  • a magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 vertically float in the fluid chamber 162 ( FIG. 8B ).
  • the semiconductor light emitting devices 1050 float toward the substrate 161 in the fluid.
  • the original position may be a position deviated from the fluid chamber 162 .
  • the magnet 163 may be configured as an electromagnet. In this case, electricity is supplied to the electromagnet to generate an initial magnetic force.
  • the separation distance between the assembly surface of the substrate 161 and the semiconductor light emitting devices 1050 may be controlled.
  • the separation distance is controlled using the weight, buoyancy, and magnetic force of the semiconductor light emitting devices 1050 .
  • the separation distance may be several millimeters to several tens of micrometers from the outermost surface of the substrate.
  • a magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 move in one direction in the fluid chamber 162 .
  • the magnet 163 moves in a direction horizontal to the substrate, clockwise or counterclockwise ( FIG. 8C ).
  • the semiconductor light emitting devices 1050 move in a direction parallel to the substrate 161 at a position spaced apart from the substrate 161 by the magnetic force.
  • an electric field is generated by supplying power to the bi-planar electrode of the substrate 161 , and assembly is induced only at a preset position using this. That is, by using the selectively generated electric field, the semiconductor light emitting devices 1050 are self-assembled at the assembly position of the substrate 161 . To this end, cells in which the semiconductor light emitting devices 1050 are inserted may be provided on the substrate 161 .
  • the unloading process of the substrate 161 is performed, and the assembly process is completed.
  • the substrate 161 is an assembly substrate
  • a post-process for realizing a display device by transferring the semiconductor light emitting devices arranged as described above to a wiring board may be performed.
  • the magnet after guiding the semiconductor light emitting devices 1050 to the predetermined position, the magnet so that the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162 .
  • the 163 may be moved in a direction away from the substrate 161 ( FIG. 8D ).
  • the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162 .
  • the recovered semiconductor light emitting devices 1050 can be reused.
  • the self-assembly apparatus and method described above uses a magnetic field to concentrate distant parts near a predetermined assembly site to increase the assembly yield in fluidic assembly, and applies a separate electric field to the assembly site so that the parts are selectively transferred only to the assembly site. to be assembled.
  • the assembly board is placed on the upper part of the water tank and the assembly surface is directed downward to minimize the effect of gravity due to the weight of the parts and prevent non-specific binding to eliminate defects. That is, to increase the transfer yield, the assembly substrate is placed on the upper part to minimize the effect of gravity or frictional force, and to prevent non-specific binding.
  • the present invention it is possible to pixelate a semiconductor light emitting device in a large amount on a small-sized wafer and then transfer it to a large-area substrate. Through this, it is possible to manufacture a large-area display device at a low cost.
  • the present invention provides a structure and method of an assembling substrate for increasing the yield of the above-described self-assembly process and the process yield after self-assembly.
  • the present invention is limited when the substrate 161 is used as an assembly substrate. That is, the assembly board, which will be described later, is not used as a wiring board of the display device. Accordingly, the substrate 161 will be referred to as an assembly substrate 161 hereinafter.
  • the present invention improves the process yield in two respects. First, according to the present invention, an electric field is strongly formed at an unwanted position, and thus the semiconductor light emitting device is prevented from being seated at an unwanted position. Second, the present invention prevents the semiconductor light emitting devices from remaining on the assembly substrate when transferring the semiconductor light emitting devices seated on the assembly substrate to another substrate.
  • 10A to 10C are conceptual views illustrating a state in which a semiconductor light emitting device is transferred after the self-assembly process according to the present invention.
  • the semiconductor light emitting devices are seated at a preset position of the assembly substrate 161 .
  • the semiconductor light emitting devices seated on the assembly substrate 161 are transferred to another substrate at least once.
  • an embodiment in which the semiconductor light emitting devices mounted on the assembly substrate 161 are transferred twice is not limited thereto, and the semiconductor light emitting devices mounted on the assembly substrate 161 are transferred once or three times. It can be transferred to another substrate.
  • the assembly surface of the assembly substrate 161 is facing downward (or in the direction of gravity).
  • the assembly substrate 161 may be turned 180 degrees in a state in which the semiconductor light emitting device is seated.
  • a voltage must be applied to the plurality of electrodes 161c (hereinafter assembly electrodes) while the assembly substrate 161 is turned over. The electric field formed between the assembly electrodes prevents the semiconductor light emitting device from being separated from the assembly substrate 161 while the assembly substrate 161 is turned over.
  • the assembly substrate 161 After the self-assembly process, if the assembly substrate 161 is turned over by 180 degrees, the shape shown in FIG. 10A is obtained. Specifically, as shown in FIG. 10A , the assembly surface of the assembly substrate 161 is in a state facing upward (or in a direction opposite to gravity). In this state, the transfer substrate 400 is aligned above the assembly substrate 161 .
  • the transfer substrate 400 is a substrate for transferring the semiconductor light emitting devices seated on the assembly substrate 161 to the wiring substrate by detaching them.
  • the transfer substrate 400 may be formed of a polydimethylsiloxane (PDMS) material. Accordingly, the transfer substrate 400 may be referred to as a PDMS substrate.
  • PDMS polydimethylsiloxane
  • the transfer substrate 400 is pressed to the assembly substrate 161 after being aligned with the assembly substrate 161 . Thereafter, when the transfer substrate 400 is transferred to the upper side of the assembly substrate 161 , the semiconductor light emitting devices 350 disposed on the assembly substrate 161 are formed by the adhesion of the transfer substrate 400 to the transfer substrate. (400).
  • the surface energy between the semiconductor light emitting device 350 and the transfer substrate 400 should be higher than the surface energy between the semiconductor light emitting device 350 and the dielectric layer 161b.
  • the semiconductor light emitting device 350 is removed from the assembly substrate 161 . Since the probability of separation increases, it is preferable that the difference between the two surface energies is larger.
  • the transfer substrate 400 when the transfer substrate 400 is pressed against the assembly substrate 161 , the transfer substrate 400 includes a plurality of the transfer substrate 400 so that the pressure applied by the transfer substrate 400 is concentrated on the semiconductor light emitting device 350 . It may include a protrusion 410 . The protrusions 410 may be formed at the same spacing as the semiconductor light emitting devices seated on the assembly substrate 161 . When the projection 410 is aligned to overlap the semiconductor light emitting devices 350 and then the transfer substrate 400 is pressed against the assembly substrate 161 , the pressure by the transfer substrate 400 is applied to the semiconductor light emitting device. Only the elements 350 may be concentrated. Through this, the present invention increases the probability that the semiconductor light emitting device is separated from the assembly substrate 161 .
  • the semiconductor light emitting device is exposed to the outside of the groove while the semiconductor light emitting device is seated on the assembly substrate 161 .
  • the pressure of the transfer substrate 400 is not concentrated on the semiconductor light emitting devices 350 so that the semiconductor light emitting devices 350 are separated from the assembly substrate 161 . may be less likely to do so.
  • a protrusion 510 may be formed on the wiring board 500 .
  • the transfer substrate 400 and the wiring substrate 500 are aligned so that the semiconductor light emitting devices 350 disposed on the transfer substrate 400 and the protrusion 510 overlap each other. Thereafter, when the transfer substrate 400 and the wiring substrate 500 are compressed, the probability that the semiconductor light emitting devices 350 are separated from the transfer substrate 400 may increase due to the protrusion 510 . there is.
  • the surface energy between the semiconductor light emitting device 350 and the wiring board 500 is applied to the semiconductor light emitting device. It should be higher than the surface energy between 350 and the transfer substrate 400 . As the difference between the surface energy between the semiconductor light emitting device 350 and the wiring board 500 and the surface energy between the semiconductor light emitting device 350 and the transfer substrate 400 increases, the semiconductor light emitting device 350 is transferred to the transfer substrate 400 . ), the greater the difference between the two surface energies, the more preferable.
  • the structure of the wiring electrode and the method of forming the electrical connection may vary depending on the type of the semiconductor light emitting device 350 .
  • an anisotropic conductive film may be disposed on the wiring board 500 .
  • an electrical connection may be formed between the semiconductor light emitting devices 350 and the wiring electrodes formed on the wiring board 500 only by pressing the transfer substrate 400 and the wiring board 500 .
  • FIGS. 10A to 10C when manufacturing a display device including semiconductor light emitting devices that emit light of different colors, the method described with reference to FIGS. 10A to 10C may be implemented in various ways. Hereinafter, a method of manufacturing a display device including a semiconductor light emitting device that emits red (R), green (G), and blue (B) light will be described.
  • 11 to 13 are flowcharts illustrating a method of manufacturing a display device including a semiconductor light emitting device that emits red (R), green (G), and blue (B) light.
  • the semiconductor light emitting devices emitting different colors may be individually assembled on different assembly substrates.
  • the assembly substrate 161 includes a first assembly substrate on which semiconductor light emitting devices emitting a first color are mounted, a second assembly substrate on which semiconductor light emitting devices emitting a second color different from the first color are mounted, and a third assembly substrate on which semiconductor light emitting devices emitting a third color different from the first and second colors are mounted.
  • Different types of semiconductor light emitting devices are assembled on each assembly substrate according to the method described with reference to FIGS. 8A to 8E .
  • each of the semiconductor light emitting devices emitting red (R), green (G), and blue (B) light may be assembled on each of the first to third assembly substrates.
  • each of a RED chip, a green chip, and a BLUE chip may be assembled on each of the first to third assembly substrates RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE.
  • each of the RED chip, the green chip, and the BLUE chip may be transferred to the wiring board by different transfer boards.
  • the step of transferring the semiconductor light emitting devices seated on the assembly substrate to the wiring board includes pressing the first transfer substrate (stamp (R)) on the first assembly substrate (RED TEMPLATE) to emit the first color.
  • the semiconductor light emitting devices (GREEN chip) emitting the second color are transferred from the second assembly substrate (GREEN TEMPLATE) to the second transfer substrate (stamp (G))
  • Step and pressing a third transfer substrate (stamp (B)) on the third assembling substrate (BLUE TEMPLATE) to apply the semiconductor light emitting devices (BLUE chips) emitting light of the third color to the third assembling substrate (BLUE TEMPLATE) ) to the third transfer substrate (stamp (B)) may include the step of transferring.
  • three types of assembly substrates and three types of transfer substrates are required to manufacture a display device including a RED chip, a green chip, and a BLUE chip.
  • each of a RED chip, a green chip, and a BLUE chip may be assembled on each of the first to third assembly substrates RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE.
  • each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by the same transfer board.
  • the step of transferring the semiconductor light emitting devices seated on the assembly substrate to the wiring board includes pressing the transfer substrate (RGB integrated stamp) to the first assembly substrate (RED TEMPLATE) to emit the first color.
  • alignment positions between each of the first to third assembly substrates and the transfer substrate may be different from each other.
  • the relative position of the transfer substrate with respect to the first assembly substrate and the relative position of the transfer substrate with respect to the second assembly substrate may be different from each other.
  • the transfer substrate may shift the alignment position by the PITCH of the SUB PIXEL whenever the type of assembly substrate is changed. In this way, when the transfer substrate is sequentially pressed to the first to third assembly substrates, all three types of chips may be transferred to the transfer substrate.
  • a step of transferring the semiconductor light emitting devices emitting light of the first to third colors from the transfer substrate to the wiring substrate is performed by pressing the transfer substrate to the wiring substrate.
  • a display device including a RED chip, a green chip, and a BLUE chip.
  • each of the RED chip, the green chip, and the BLUE chip may be assembled on one assembly substrate (RGB integrated TEMPLATE). In this state, each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by the same transfer board (RGB integrated stamp).
  • one type of assembly substrate and one type of transfer substrate are required to manufacture a display device including a RED chip, a green chip, and a BLUE chip.
  • the manufacturing method may be implemented in various ways.
  • the transfer technology is the key in the commercialization of large-area display devices using semiconductor light emitting devices having a size of several to several tens of ⁇ m.
  • the self-assembly method there is a method in which the semiconductor light-emitting devices are directly transferred to the wiring board or the semiconductor light-emitting devices are transferred to the assembly board and then finally transferred to the wiring board through an additional transfer process using a transfer stamp.
  • the semiconductor light emitting devices can be transferred to a large-area substrate at high speed.
  • the present invention relates to a display device designed to improve the transfer yield of a semiconductor light emitting device in a method of self-assembling a semiconductor light emitting device directly on a wiring board in order to solve the above problems.
  • the driving method of the display apparatus described herein is not particularly limited, and the display apparatus may be driven by a passive matrix (PM) method or an active matrix (AM) method.
  • PM passive matrix
  • AM active matrix
  • FIG. 14 is a conceptual diagram illustrating a structure (pixel portion) of a display device according to the present invention
  • FIG. 15A is a conceptual diagram illustrating the inside of a hole in a conventional substrate
  • FIG. 15B is a conceptual diagram illustrating the inside of a hole in the substrate according to the present invention.
  • the display device 1000 includes a base part 1100 , assembly electrodes 1200 , a dielectric layer 1300 , a partition wall part 1400 , semiconductor light emitting devices 1500 , and a wiring electrode. s 1600 and a planarization layer 1700 .
  • the base unit 1100 may be a wiring board on which the wiring electrodes 1600 are disposed.
  • the base unit 1100 may be formed to include an insulating and flexible material, for example, polyimide (PI) to realize flexibility.
  • PI polyimide
  • the present invention is not limited thereto, and any insulating and flexible material may be used as the material of the base unit 1100 .
  • Assembly electrodes 1200 may be formed (or disposed) on the base unit 1100 .
  • the assembly electrodes 1200 may be formed of a bar-shaped electrode extending in one direction.
  • the assembly electrodes 1200 are provided for self-assembly of the semiconductor light emitting device 1500 , and may be distinguished from the wiring electrode 1600 for lighting the semiconductor light emitting device 1500 .
  • a voltage for forming an electric field may be applied to the assembled electrodes 1200 during self-assembly.
  • the assembled electrodes 1200 may be formed of a non-resistive metal or a material having excellent electrical conductivity to be advantageous in voltage transmission.
  • the assembled electrodes 1200 may be formed of a material such as Au, Ag, Cr, Ti, Al, Mo, Cu, ITO, or the like.
  • Al has a characteristic that is sensitive to an electrochemical reaction.
  • Al may be easily oxidized under the conditions in which the electrochemical reaction of the present invention proceeds to form sticky AlO x .
  • AlO x may mean an aluminum oxide in the form of Al 2 O 3 .
  • the display device 1000 according to the present invention uses such a characteristic of Al, and the assembled electrodes 1200 according to the present invention may be formed to include Al.
  • the meaning of being formed to include Al may include both the case of being formed of an Al material and the case of being formed of an Al alloy material.
  • the self-assembly process for manufacturing the display device 1000 is performed in a fluid, and a predetermined voltage is applied to the assembled electrodes 1200 during self-assembly.
  • the electrochemical reaction of Al may proceed to form AlO x (a).
  • the assembly electrodes 1200 may include a plurality of layers, and a layer in contact with the dielectric layer 1300 to be described later among the plurality of layers may be formed to include Al.
  • the conventional assembly electrodes 620 may include a plurality of layers, and a layer in contact with the dielectric layer 630 among the plurality of layers may be formed of a material stable to an electrochemical reaction.
  • the assembled electrodes 620 may be composed of two layers, such as Al-Cr, Al-Ti, Al-ITO, or three layers, such as Mo-Al-Mo, Ti-Al-Mo, etc.
  • Al which is vulnerable to an electrochemical reaction, may form a layer that does not contact the dielectric layer 630 .
  • the layer in contact with the dielectric layer 630 may be formed of a material resistant to electrochemical reaction, such as Cr, Ti, ITO, etc., to control the electrochemical reaction of Al during the self-assembly process (see FIG. 15A ).
  • the assembly electrodes 620 having such a structure may be suitable as an assembly substrate structure used in a self-assembly method through the processes shown in FIGS. 10A to 10C . Since the assembly substrate used in the self-assembly method as described above must be able to be reused repeatedly in terms of process cost, chemical resistance must be considered when designing the substrate.
  • the assembled electrodes 1200 may include two layers 1210 and 1220 such as Mo-Al, Ti-Al, etc., and the layer 1220 in contact with the dielectric layer 1300 is Al It may be formed to include.
  • Al ions are eluted as the layer containing Al among the assembly electrodes 1200 is corroded and reacts with the material constituting the dielectric layer 1300 to form AlO x (a). There is (see Fig. 15b).
  • a dielectric layer 1300 may be formed on the base unit 1100 to cover the assembly electrodes 1200 .
  • the dielectric layer 1300 may protect the assembled electrodes 1200 from a fluid in which self-assembly is performed.
  • the dielectric layer 1300 may be made of Al 2 O 3 material, and may be formed to a thickness of 10 nm to 200 nm. As such, when the dielectric layer 1300 in addition to the assembled electrodes 1200 is also configured to include Al, it may be advantageous to form AlO x (a).
  • the dielectric layer 1300 may be a porous layer made of SiO 2 or SiN x material. That is, according to the present embodiment, the dielectric layer 1300 may be formed at a low density so that the fluid can invade. In addition, in this embodiment, the dielectric layer 1300 may be formed to a thickness of 10 nm to 150 nm, and has a refractive index of 1.4 or less when formed of a SiO 2 material to induce an electrochemical reaction, and is formed of a SiN x material. It may be formed to have a refractive index of 2.0 or less.
  • the barrier rib part 1400 may be stacked on the dielectric layer 1300 while forming the holes 1410 to overlap the assembly electrodes 1200 .
  • the semiconductor light emitting devices 1500 may be seated in the holes 1410 formed by the barrier rib part 1400 through self-assembly. Accordingly, the partition wall unit 1400 may serve to separate individual pixels.
  • the barrier rib portion 1400 may be formed of an organic or inorganic insulating material, and may be stacked on the dielectric layer 1300 to a thickness of several hundred nm to several ⁇ m.
  • the holes 1410 in which the semiconductor light emitting devices 1500 are seated may include AlO x (a) in the holes 1410 .
  • AlO x (a) may be a by-product (salt) formed by an electrochemical reaction of materials constituting the assembled electrodes 1200 and/or the dielectric layer 1300 in the self-assembly process.
  • AlO x (a) is formed between the semiconductor light emitting device 1500 and the dielectric layer 1300 forming the bottom surface of the holes 1410 or the barrier rib portion 1400 forming the side surfaces of the semiconductor light emitting device 1500 and the holes 1410 . ) can be formed between
  • the holes 1410 are formed in the form of an island between the semiconductor light emitting device 1500 and the dielectric layer 1300 and/or between the semiconductor light emitting device 1500 and the barrier rib 1400 as shown in the drawing.
  • AlO x (a) may include.
  • AlO x (a) may be irregularly formed inside the holes 1410 . That is, in each of the holes 1410, the number, position, size, shape, and the like of AlO x (a) formed may all be different.
  • the semiconductor light emitting devices 1500 seated in the holes 1410. can function to fix the Accordingly, it is possible to minimize the probability of loss of the semiconductor light emitting devices 1500 during the post-processing.
  • the adhesive force of AlO x (a) may be different depending on the content of Al included in the assembly electrodes 1200 and Al 2 O 3 included in the dielectric layer 1300 .
  • the semiconductor light emitting devices 1500 disposed in the holes 1410 may have a self-assembly structure.
  • the semiconductor light emitting devices 1500 are formed on the first conductivity type electrode 1510 , the first conductivity type semiconductor layer 1520 on which the first conductivity type electrode 1510 is formed, and the first conductivity type semiconductor layer 1520 . It may include an active layer 1530 , a second conductivity-type semiconductor layer 1540 formed on the active layer 1530 , and a second conductivity-type electrode 1550 formed on the second conductivity-type semiconductor layer 1540 .
  • the semiconductor light emitting devices 1500 are horizontal type in which the first conductivity type electrode 1510 and the second conductivity type electrode 1550 are disposed in the same direction with respect to the first conductivity type semiconductor layer 1520 .
  • the semiconductor light emitting device 1500 can have a structure.
  • the first conductivity type may be n-type
  • the second conductivity type may be p-type, and vice versa.
  • a detailed description of the semiconductor light emitting device 1500 is replaced with the contents described above.
  • the semiconductor light emitting devices 1500 may include a passivation layer 1560 formed along the surface of the semiconductor light emitting devices 1500 as a structure for self-assembly.
  • the passivation layer 1560 may prevent corrosion of the first and second conductivity-type electrodes 1510 and 1550 of the semiconductor light emitting device 1500 during the self-assembly process.
  • the passivation layer 1560 may prevent wiring electrodes 1600, which will be described later, from being electrically connected to regions other than the first and second conductivity-type electrodes 1510 and 1550 .
  • At least one of the first conductive type electrode 1510 and the second conductive type electrode 1550 of the semiconductor light emitting devices 1500 may be induced by magnetic force during self-assembly. It may contain a magnetic material.
  • the magnetic material may be a magnetic metal such as Ni or SmCo, and may be formed in the form of particles or may be one layer constituting the first and second conductivity-type electrodes 1510 and 1550 .
  • the semiconductor light emitting devices 1500 may be formed to be symmetrical with respect to at least one direction in order to secure direction selectivity during self-assembly.
  • the semiconductor light emitting devices 1500 may be formed in a circular or oval shape.
  • the planarization layer 1700 may be formed to cover one surface of the semiconductor light emitting devices 1500 seated in the holes 1410 .
  • the planarization layer 1700 may be formed on the partition wall part 1400 to cover the upper surfaces of the semiconductor light emitting devices 1500 while filling empty spaces of the holes 1410 .
  • the planarization layer 1700 may be made of a flexible and insulating material such as polyimide (PI).
  • the planarization layer 1700 may be a photosensitive organic insulating layer such as photosensitive acrylate or PAC (Photo Active Compounds).
  • the planarization layer 1700 may include a first electrode hole 1710 exposing the first conductivity type electrode 1510 of the semiconductor light emitting device and a second electrode hole 1720 exposing the second conductivity type electrode 1550 .
  • first electrode hole 1710 and the second electrode hole 1720 are formed through the passivation layer 1560 covering the first conductivity type electrode 1510 and the second conductivity type electrode 1550 of the semiconductor light emitting device, A portion of the first conductivity-type electrode 1510 and the second conductivity-type electrode 1550 may be exposed through the first electrode hole 1710 and the second electrode hole 1720 .
  • wiring electrodes 1600 electrically connected to the semiconductor light emitting devices 1500 disposed in the holes 1410 may be disposed on the planarization layer 1700 .
  • the wiring electrodes 1600 may be electrically connected to the semiconductor light emitting devices 1500 through the first electrode hole 1710 and the second electrode hole 1720 described above.
  • the wiring electrodes 1600 may include a first electrode 1610 connected to the first conductivity type electrode 1510 of the semiconductor light emitting device and a second electrode 1610 electrically connected to the second conductivity type electrode 1550 of the semiconductor light emitting device. 1620) may be included.
  • the first electrode 1610 is electrically connected to the first conductivity type electrode 1510 through the first electrode hole 1710
  • the second electrode 1620 is electrically connected to the second conductivity type electrode 1510 through the second electrode hole 1720 . It may be electrically connected to the electrode 1550 .
  • first electrode 1610 and the second electrode 1620 may be electrically insulated from the planarization layer 1700 by an insulating layer (not shown). That is, the first electrode 1610 and the second electrode 1620 may be formed on different planes so as not to be electrically connected.
  • the drawing shows the planarization layer 1700 as a single layer, it may be a concept including a plurality of insulating layers.
  • FIGS. 17A to 17F are conceptual views illustrating a process for manufacturing a display device according to the present invention.
  • the self-assembly process shown in FIGS. 8A to 8E may be performed.
  • the step of putting the semiconductor light emitting devices 1500 according to the present invention into the chamber (or fluid chamber) 162 containing the fluid may be performed.
  • De-ionized water (DI water) of neutral (PH 7) may be accommodated in the fluid chamber 162 to induce an electrochemical reaction during self-assembly.
  • DI water De-ionized water
  • PH 7 neutral
  • the present invention is not limited thereto, and a weakly acidic aqueous solution or a weakly basic aqueous solution may be accommodated.
  • a step of disposing a substrate including the assembly electrodes 1200 on the fluid chamber 162 may be performed.
  • the surface of the substrate on which the assembly electrodes 1200 are formed corresponds to the assembly surface, and the substrate may be disposed to be immersed in the fluid with the assembly surface facing the bottom surface of the fluid chamber 162 .
  • the substrate disposed on the fluid chamber 162 may become the display device 1000 according to the present invention through the processes described below, and when disposed on the fluid chamber 162 , self-assembly structures and the substrate According to the type of the electrode other than the assembled electrode, it may further include a TFT.
  • the substrate includes a base part 1100 , assembly electrodes 1200 , a dielectric layer 1300 , and a partition wall part 1400 , and the semiconductor light emitting devices 1500 partitioned by the partition wall part 1400 are seated therein. It may include holes 1410 to be formed.
  • Assembly electrodes 1200 in the form of bars extending in one direction may be formed on the base unit 1100 , and the assembly electrodes 1200 may be covered with a dielectric layer 1300 .
  • the assembled electrodes 1200 may be formed on the base unit 1100 at a predetermined interval, for example, 15 ⁇ m to 20 ⁇ m, through a pattern forming process (photolithography process).
  • the assembly electrodes 1200 may be formed to include Al.
  • the assembly electrodes 1200 may include a plurality of layers, and a layer in contact with the dielectric layer 1300 among the plurality of layers may be formed to include Al.
  • the dielectric layer 1300 may be formed to cover the assembled electrodes 1200 with a thickness of several tens to hundreds of nm through a process such as PVD or CVD. According to the present invention, the dielectric layer 1300 may be an Al 2 O 3 material or a porous layer made of SiO 2 or SiN x material.
  • the barrier rib portion 1400 may be stacked on the dielectric layer 1300 while forming the grooves 1410 in which the semiconductor light emitting devices 1500 are to be seated.
  • the barrier rib portion 1400 may be manufactured by depositing a polymer to a thickness of several hundred nm to several ⁇ m on the dielectric layer 1300 and then forming patterns for the plurality of holes 1410 .
  • a step of seating the semiconductor light emitting devices 1500 at a preset position on the substrate using an electric field and a magnetic field may be performed.
  • the semiconductor light emitting devices 1500 may be seated in the holes 1410 .
  • a magnetic field may be applied through a magnet array provided on the opposite side of the assembly surface.
  • a gap between one surface of the substrate (the opposite side of the assembly surface) and the magnet array may be maintained within several mm.
  • a predetermined voltage may be applied to the assembly electrodes 1200 to form an electric field on the assembly surface of the substrate.
  • AlO x (a) may be formed in the holes 1410 of the substrate.
  • AlO x (a) has an adhesive force as a by-product formed as Al included in the assembly electrodes 1200 and/or the dielectric layer 1300 is reduced in a fluid, so that the semiconductor light emitting devices 1500 are inserted into the holes 1410. It can have the function of fixing to
  • a voltage of ⁇ 6V or more may be applied to the assembled electrodes 1200 when an electric field is formed to form AlO x (a) in the holes 1410 . That is, a voltage of at least ⁇ 6V should be applied to the assembly electrodes 1200 , and a voltage higher than that may be applied according to the area of the substrate.
  • the substrate disposed so that the assembly surface faces the bottom surface of the fluid chamber 162 is turned over 180 degrees, and then to cover the semiconductor light emitting devices 1500 in a post-process Forming the planarization layer 1700 may be performed.
  • a step of fixing the semiconductor light emitting devices 1500 assembled to the holes 641 before forming the planarization layer 670 after self-assembly is conventionally performed. Specifically, a photoresist (PR) is first applied on the barrier rib portion 640 by a spray method, a photoresist (PR) is secondarily coated on the firstly applied photoresist by a spin method, and then exposed to the holes. A pattern for fixing the semiconductor light emitting devices 1500 inside and around 641 was formed. And after the process is completed, the step of forming the planarization layer 670 was performed.
  • the fixing step may be omitted. Accordingly, as shown in the drawing, the step of directly forming the planarization layer 1700 on the partition wall portion 1500 may be performed.
  • the planarization layer 1700 may be formed by coating a photosensitive organic material on the barrier rib portion 1400 , or may be formed by other materials and methods.
  • the step of forming the wiring electrodes 1600 electrically connected to the semiconductor light emitting devices 1500 on the substrate may be performed.
  • a first electrode hole 1710 and a second electrode hole 1720 are formed in the planarization layer 1700 , and the first and second electrode holes 1710 and 1720 and The passivation layer 1560 of the semiconductor light emitting devices 1500 may be selectively removed at a corresponding position.
  • the process of exposing the first and second conductivity-type electrodes 1510 and 1550 of the semiconductor light emitting device while forming the first electrode hole 1710 and the second electrode hole 1720 may be performed through a photolithography process and an etching process.
  • the first electrode 1610 and the second electrode 1620 are connected to the first and second conductivity-type electrodes 1510 and 1550 of the semiconductor light emitting device through the first and second electrode holes 1710 and 1720, respectively.
  • the semiconductor light emitting devices 1500 and the wiring electrodes 1600 may be electrically connected to each other.
  • the first and second electrodes 1610 and 1620 may be formed of a transparent electrode such as ITO.
  • the first electrode 1610 and the second electrode 1620 may be electrically insulated by being separated by an insulating layer (not shown) on the planarization layer 1700, and the first electrode 1610 and the second electrode ( 1620 may be covered by another insulating layer.
  • One side of the first electrode 1610 and the second electrode 1620 is connected to the conductive electrodes 1510 and 1550 of the semiconductor light emitting devices, and the other side is an electrode disposed on the substrate to light the semiconductor light emitting devices 1500 . can be electrically connected to
  • the display device 1000 according to the present invention may be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 디스플레이 장치는 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 형성된 조립 전극들; 상기 조립 전극들을 덮도록 형성된 유전체층; 상기 조립 전극들과 오버랩 되도록 홀을 형성하면서, 상기 유전체층 상에 적층된 격벽부; 상기 홀들 내부에 배치되는 반도체 발광소자들; 및 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극들을 포함하고, 상기 조립 전극들은 Al을 포함하도록 형성되며, 상기 홀들은, 상기 홀들 내부에 AlO x를 포함하는 것을 특징으로 한다.

Description

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
본 발명은 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것으로, 특히, 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위해 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 반도체 발광소자 디스플레이 등이 경쟁하고 있다.
디스플레이에 100㎛ 이하의 단면적을 갖는 반도체 발광소자(이하, 마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대면적 디스플레이를 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 종류의 디스플레이들에 비해 전사 공정이 어려운 문제가 있다.
현재 마이크로 LED는 픽앤플레이스(pick&place), 레이저 리프트 오프법(laser lift-off) 또는 자가조립(self-assembly) 방식으로 전사될 수 있다. 이 중에서 자가조립 방식은 유체 내에서 반도체 발광소자들이 스스로 위치를 찾아가는 방식으로 대면적의 디스플레이 장치를 구현하는데 가장 유리한 방식이다.
한편, 자가조립 방식에는 반도체 발광소자들을 제품에 사용될 최종 기판에 직접 조립하는 방식(직접 전사 방식) 및 반도체 발광소자들을 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식(하이브리드 전사 방식)이 있다. 직접 전사 방식은 공정 측면에서 효율적이며, 하이브리드 전사 방식은 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어, 두 가지 방식이 선택적으로 사용되고 있다.
본 발명의 일 목적은 반도체 발광소자의 전사 수율을 향상시킬 수 있도록 설계된 디스플레이 장치를 제공하는 것이다.
본 발명의 다른 목적은 반도체 발광소자를 배선 기판에 직접 자가조립 하는 디스플레이 장치의 제조공정을 제공하는 것이다.
본 발명에 따른 디스플레이 장치는 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 형성된 조립 전극들; 상기 조립 전극들을 덮도록 형성된 유전체층; 상기 조립 전극들과 오버랩 되도록 홀을 형성하면서, 상기 유전체층 상에 적층된 격벽부; 상기 홀들 내부에 배치되는 반도체 발광소자들; 및 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극들을 포함하고, 상기 조립 전극들은 Al을 포함하도록 형성되며, 상기 홀들은, 상기 홀들 내부에 AlO x를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 AlO x는, 상기 반도체 발광소자와 상기 유전체층 및 상기 반도체 발광소자와 상기 격벽부 사이 중 적어도 어느 하나의 영역에 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 AlO x는, 상기 홀들 내부에 불규칙하게 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 조립 전극들은, 복수의 레이어를 포함하며, 상기 복수의 레이어들 중 상기 유전체층과 접촉하는 레이어는 Al을 포함하도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 유전체층은 Al 2O 3 재질인 것을 특징으로 한다.
본 발명에 따르면, 상기 유전체층은 SiO 2 또는 SiN x 재질의 다공성층인 것을 특징으로 한다.
본 발명에 따르면, 상기 반도체 발광소자는, 제1 도전형 전극; 상기 제1 도전형 전극이 형성되는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고, 적어도 일 방향을 기준으로 대칭을 이루도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 제1 도전형 전극 및 제2 도전형 전극 중 적어도 하나는 자성체를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 반도체 발광소자의 일면을 덮도록 형성된 평탄화층을 더 포함하고, 상기 평탄화층은, 상기 반도체 발광소자의 제1 도전형 전극을 노출시키는 제1 전극홀; 및 상기 반도체 발광소자의 제2 도전형 전극을 노출시키는 제2 전극홀을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 평탄화층 상에는 상기 배선 전극들이 배치될 수 있으며, 상기 배선 전극들은, 상기 제1 전극홀 및 제2 전극홀을 통해 상기 반도체 발광소자와 전기적으로 연결되는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치의 제조방법은 유체가 담긴 챔버 내 반도체 발광소자들을 투입하는 단계; 조립 전극들을 포함하는 기판을 상기 챔버 상부에 배치하는 단계; 전기장 및 자기장을 이용하여 상기 반도체 발광소자들을 상기 기판의 미리 설정된 위치에 안착시키는 단계; 상기 반도체 발광소자들을 덮도록 평탄화층을 형성하는 단계; 및 상기 기판 상에 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극들을 형성하는 단계를 포함하고, 상기 조립 전극들은 Al을 포함하도록 형성되며, 상기 전기장 및 자기장을 이용하여 반도체 발광소자들을 기판의 미리 설정된 위치에 안착시키는 단계가 진행되는 동안 상기 기판에 AlO x가 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 기판은, 베이스부; 일 방향으로 연장되며, 상기 베이스부 상에 형성된 조립 전극들; 상기 조립 전극들을 덮도록 형성된 유전체층; 및 상기 조립 전극들과 오버랩 되도록 홀들을 형성하면서, 상기 유전체층 상에 적층된 격벽부를 포함하고, 상기 반도체 발광소자들은, 상기 홀들 내부에 안착되는 것을 특징으로 한다.
본 발명에 따르면, 상기 기판의 일면에 전기장이 형성되도록 상기 조립 전극들에는 ±6V 이상의 전압이 인가되는 것을 특징으로 한다.
본 발명에 따르면, 상기 조립 전극에 전압이 인가됨에 따라 상기 AlO x는 상기 홀들 내부에 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 조립 전극들은, 복수의 레이어들을 포함하며, 상기 복수의 레이어들 중 상기 유전체층과 접촉하는 레이어는 Al을 포함하도록 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 유전체층은, Al 2O 3 재질인 것을 특징으로 한다.
본 발명에 따르면, 상기 유전체층은, SiO 2 또는 SiNx 재질의 다공성층인 것을 특징으로 한다.
본 발명에 따르면, 반도체 발광소자가 안착되는 홀 내부에 Al 2O 3가 형성되는 전기화학 반응을 유도할 수 있도록 기판을 설계하여, 후공정 시 반도체 발광소자들의 유실을 최소화할 수 있고, 이에 따라 반도체 발광소자들의 전사 수율이 개선될 수 있는 효과가 있다.
또한, 본 발명에 따르면, 자가조립 방식으로 반도체 발광소자들을 배선 기판에 직접 전사할 수 있으며, 홀에 안착된 반도체 발광소자들을 고정시키기 위한 후공정이 생략되므로, 공정이 단순화되는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이다.
도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자 자가조립 장치의 일 실시예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자들을 기판에 자가조립 하는 공정을 나타내는 개념도들이다.
도 9는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 반도체 발광소자의 일 실시예를 나타낸 도면이다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자의 또 다른 전사 공정을 설명하기 위한 개념도들이다.
도 11 내지 도 13은 적색, 녹색, 청색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
도 14는 본 발명에 따른 디스플레이 장치의 구조(픽셀 부분)를 나타낸 개념도이다.
도 15a는 종래 기판의 홀 내부를 나타낸 개념도이고, 도 15b는 본 발명에 따른 기판의 홀 내부를 나타낸 개념도이다.
도 16은 종래 디스플레이 장치를 제조하는 공정에서 자가조립 이후 반도체 발광소자를 홀에 고정하기 위한 공정을 나타내는 개념도이다.
도 17a 내지 도 17f는 본 발명에 따른 디스플레이 장치를 제조하는 공정을 나타내는 개념도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이고, 도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)는 상기 디스플레이 장치(100)의 베젤(bezel)을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100㎛ 이하의 작은 크기로 형성되는 발광다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되며, 이들의 조합으로 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극(111)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극(112)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서, 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 플립 칩 타입의 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위 화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되며, 메사 및 아이솔레이션을 통해 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에 형성된 마이크로 크기의 반도체 발광소자(150)는 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프(stamp)나 롤(roll)을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 본 명세서에서 설명하는 자가조립 방식은 수평형 반도체 발광소자 및 수직형 반도체 발광소자에 모두 적용될 수 있다.
먼저, 디스플레이 장치의 제조방법을 살펴보면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 n형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 p형이 되고 제2도전형이 n형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 본 발명은 상술한 자가 조립 공정의 수율 및 자가 조립 이후 공정 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정된다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다.
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어, 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판 (161)의 유기적인 결합에 의해 달성될 수 있다.
본 발명에 대하여 구체적으로 설명하기에 앞서, 자가 조립 후 디스플레이 장치를 제조하기 위한 후공정에 대하여 설명한다.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 8a 내지 8e에서 설명한 자가 조립 공정이 종료되면, 조립 기판(161)의 기설정된 위치에는 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시 예에 대하여 설명하지만 이에 한정되지 않고, 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.
한편, 자가 조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가 조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에, 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.
자가 조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161) 상측에 얼라인 된다.
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판 (400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서, 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면, 전사 기판(400)의 부착력에 의하여, 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다.
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지와 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록, 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩되도록 얼라인 한 후, 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우, 전사 기판 (400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해, 본 발명은 반도체 발광소자가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.
한편, 상기 반도체 발광소자들이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다.
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜, 반도체 발광소자들(350)을 상기 전사 기판(400)에서 상기 배선 기판 (500)으로 전사시키는 단계가 진행된다. 이때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 상기 돌출부(510)가 오버랩되도록, 상기 전사 기판(400)과 상기 배선 기판(500)을 얼라인 시킨다. 이후, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시킬 경우, 상기 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판 (500)으로 전사되기 위해서는, 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판 (500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
상기 배선 기판(500)으로 상기 전사 기판(400)에 배치된 반도체 발광소자를(350) 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 상기 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시키는것 만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들간에 전기적 연결이 형성될 수 있다.
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 10c에서 설명한 방법은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법에 대하여 설명한다.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판, 상기 제1색 및 제2색과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 8e에서 설명한 방법에 따라, 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3조립 기판 각각에는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다.
도 11을 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 제1전사 기판 (스탬프(R))을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 제1전사 기판(스탬프(R))으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 제2전사 기판 (스탬프(G))을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 제2전사 기판(스탬프(G))으로 전사시키는 단계 및 상기 제3조립 기판(BLUE TEMPLATE)에 제3전사 기판 (스탬프(B))을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 제3전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다.
이후, 상기 제1 내지 제3전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 제1 내지 제3전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 11에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.
이와 달리, 도 12를 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제3조립 기판(BLUE TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계를 포함한다.
이 경우, 상기 제1 내지 제3조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 상기 제1조립 기판에 대한 상기 전사 기판의 상대적 위치와 상기 제2조립 기판에 대한 상기 전사 기판의 상대적 위치는 서로 다를 수 있다. 상기 전사 기판은 조립 기판의 종류가 바뀔 때마다, SUB PIXEL의 PITCH 만큼 얼라인 위치를 쉬프트할 수 있다. 이러한 방식을 통해, 상기 전사 기판을 상기 제1 내지 제3조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.
이 후, 도 11과 마찬가지로, 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 12에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 도 11 및 12와는 달리, 도 13에 따르면, 하나의 조립 기판(RGB 통합 TEMPLATE)에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다.
도 13에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 바와 같이, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조방법은 다양한 방식으로 구현될 수 있다.
한편, 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자들을 이용한 대면적 디스플레이 장치의 상용화에 있어 전사 기술이 핵심이다.
종래에는 제조 비용을 절감하기 위해 한 장의 성장기판에 최대 밀도로 반도체 발광소자들을 제작한 후, 레이저 리프트 오프법(LLO)을 통해 기판에 선택적으로 전사하는 방식에 의하였으며, 최근에는 전술한 것과 같이 유전영동력(DEP force)을 이용한 자가조립 방식이 개발되고 있다.
자가조립 방식으로는 배선 기판에 반도체 발광소자들을 직접 전사하거나 또는 조립 기판에 반도체 발광소자들을 전사한 후 전사 스탬프를 이용한 추가 전사 공정을 통해 배선 기판으로 최종 전사되는 방식이 있으며, 어떠한 방식의 경우에도 종래 전사 방식 대비 반도체 발광소자들을 대면적 기판에 고속으로 전사할 수 있는 이점이 있다.
그러나 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자들을 이용하여 디스플레이 장치를 제작하는 경우, 수백만 개 이상의 반도체 발광소자들을 필요로 하기 때문에 일정 수준 이상의 전사 수율을 확보하는 것이 중요하다.
예를 들어, 배선 기판에 반도체 발광소자들을 직접 전사하는 경우에는 자가조립을 통해 기판에 전사된 반도체 발광소자들이 후공정을 거치면서 유실되는 것을 방지하기 위해 배선 기판과 반도체 발광소자 사이에 충분한 점착력을 확보해야 한다.
또한, 조립 기판에 반도체 발광소자들을 전사하는 경우에는 반도체 발광소자들이 조립 기판에서 전사 스탬프로 전사될 수 있도록 조립 기판과 전사 스탬프 사이의 표면 에너지를 조절해야 한다.
본 발명은 전술한 문제점을 해결하기 위한 것으로 배선 기판에 반도체 발광소자를 직접 자가조립 하는 방식에 있어서 반도체 발광소자의 전사 수율을 향상시킬 수 있도록 설계된 디스플레이 장치에 관한 것이다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 디스플레이 장치에 대해 설명한다.
본 명세서에서는 설명되는 디스플레이 장치의 구동 방식을 특별히 한정하지 않으며, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식 또는 액티브 매트릭스(Active Matrix, AM) 방식으로 구동될 수 있다.
도 14는 본 발명에 따른 디스플레이 장치의 구조(픽셀 부분)를 나타낸 개념도이고, 도 15a는 종래 기판의 홀 내부를 나타낸 개념도이고, 도 15b는 본 발명에 따른 기판의 홀 내부를 나타낸 개념도이다.
도 14를 참조하면, 본 발명에 따른 디스플레이 장치(1000)는 베이스부(1100), 조립 전극들(1200), 유전체층(1300), 격벽부(1400), 반도체 발광소자들(1500), 배선 전극들(1600) 및 평탄화층(1700)을 포함할 수 있다.
먼저, 베이스부(1100)는 배선 전극들(1600)이 배치되는 배선 기판이 될 수 있다. 베이스부(1100)는 플랙서블(flexible)을 구현하기 위해 절연성 및 유연성 있는 재질, 예를 들어, 폴리이미드(PI)를 포함하도록 형성될 수 있다. 다만, 이에 한정하지 않고, 절연성 및 유연성 있는 재질이라면 어느 것이라도 베이스부(1100)의 소재로 사용될 수 있다.
베이스부(1100)에는 조립 전극들(1200)이 형성(또는 배치)될 수 있다. 조립 전극들(1200)은 일 방향으로 연장된 바(bar) 형태의 전극으로 형성될 수 있다. 조립 전극들(1200)은 반도체 발광소자(1500)를 자가조립 하기 위해 구비된 것으로, 반도체 발광소자들(1500)의 점등을 위한 배선 전극(1600)과 구별될 수 있다.
조립 전극들(1200)에는 자가조립 시 전기장을 형성하기 위한 전압이 인가될 수 있다. 따라서 조립 전극들(1200)은 전압 전달에 유리하도록 비저항 금속 또는 전기 전도도가 우수한 재질로 형성될 수 있다. 예를 들어, 조립 전극들(1200)은 Au, Ag, Cr, Ti, Al, Mo, Cu, ITO 등과 같은 재질로 형성될 수 있다.
한편, 조립 전극들(1200)을 구성할 수 있는 재질 중에 Al은 전기화학 반응에 민감한 특징이 있다. 예를 들어, Al은 본원발명의 전기화학 반응이 진행되는 조건 하에서 쉽게 산화되어 점착성 있는 AlO x을 형성할 수 있다. 이하에서, AlO x는 Al 2O 3 형태의 알루미늄 산화물을 의미할 수 있다.
본 발명에 따른 디스플레이 장치(1000)는 Al의 이러한 특성을 이용한 것으로, 본 발명에 따른 조립 전극들(1200)은 Al을 포함하도록 형성될 수 있다. 이 때, Al을 포함하도록 형성된다는 것의 의미는 Al 재질로 형성되는 경우와 Al 합금 재질로 형성되는 경우를 모두 포함하는 의미일 수 있다.
본 발명에 따르면, 디스플레이 장치(1000)를 제조하기 위한 자가조립 공정은 유체 중에서 진행되며, 자가 조립 시 조립 전극들(1200)에는 소정 전압이 인가되므로, 조립 전극들(1200)을 Al을 포함하도록 구성하는 경우, Al의 전기화학 반응이 진행되어 AlO x(a)가 형성될 수 있다.
본 발명의 실시예에 따르면, 조립 전극들(1200)은 복수의 레이어들을 포함할 수 있으며, 복수의 레이어들 중 후술할 유전체층(1300)과 접촉하는 레이어가 Al을 포함하도록 형성될 수 있다.
구체적으로, 종래 조립 전극들(620)은 복수의 레이어들을 포함할 수 있으며, 복수의 레이어들 중 유전체층(630)과 접촉하는 레이어는 전기화학 반응에 안정적인 재질로 형성될 수 있다.
예를 들어, 조립 전극들(620)은 Al-Cr, Al-Ti, Al-ITO 등과 같이 2개의 레이어로 구성되거나 또는 Mo-Al-Mo, Ti-Al-Mo 등과 같은 3개의 레이어로 구성될 수 있으며, 전기화학 반응에 취약한 Al은 유전체층(630)과 접촉하지 않는 레이어를 형성할 수 있다. 이 경우, 유전체층(630)과 접촉하는 레이어는 Cr, Ti, ITO 등과 같이 전기화학 반응에 강한 물질로 형성되어, 자가조립 공정 진행 시 Al의 전기화학 반응을 제어할 수 있다(도 15a 참조).
이러한 구조의 조립 전극들(620)은 도 10a 내지 도 10c에 나타난 공정을 거치는 자가조립 방식에 활용되는 조립 기판 구조로 적합할 수 있다. 상기와 같은 자가조립 방식에 활용되는 조립 기판은 공정 비용 측면에서 반복적으로 재사용 될 수 있어야 하므로, 기판 설계 시 내화학성이 고려되어야 한다.
한편, 본 발명에 따르면, 조립 전극들(1200)은 Mo-Al, Ti-Al 등과 같이 2개의 레이어(1210, 1220)를 포함할 수 있으며, 유전체층(1300)과 접촉하는 레이어(1220)는 Al을 포함하도록 형성될 수 있다. 이러한 구조에서 자가조립 공정이 진행되면, 조립 전극들(1200) 중 Al을 포함하는 레이어가 부식되면서 Al 이온이 용출되어 유전체층(1300)을 구성하는 물질과 반응하여 AlO x(a)가 형성될 수 있다(도 15b 참조).
베이스부(1100) 상에는 조립 전극들(1200)을 덮도록 유전체층(1300)이 형성될 수 있다. 유전체층(1300)은 자가조립이 진행되는 유체로부터 조립 전극들(1200)을 보호할 수 있다.
일 실시예에 따르면, 유전체층(1300)은 Al 2O 3 재질일 수 있으며, 10nm 내지 200nm의 두께로 형성될 수 있다. 이와 같이, 조립 전극들(1200) 외에 유전체층(1300) 또한 Al을 포함하도록 구성하는 경우, AlO x(a) 형성에 유리할 수 있다.
다른 실시예로, 유전체층(1300)은 SiO 2 또는 SiN x 재질의 다공성층일 수 있다. 즉, 본 실시예에 따르면, 유전체층(1300)은 유체가 침습할 수 있도록 저밀도로 형성될 수 있다. 또한, 본 실시예에서 유전체층(1300)은 10nm 내지 150nm의 두께로 형성될 수 있으며, 전기화학 반응을 유도하기 위해 SiO 2 재질로 형성된 경우에는 1.4 이하의 굴절률을 갖고, SiN x 재질로 형성된 경우에는 2.0 이하의 굴절률을 갖도록 형성될 수 있다.
유전체층(1300) 상에는 조립 전극들(1200)과 오버랩 되도록 홀들(1410)을 형성하면서 격벽부(1400)가 적층될 수 있다. 반도체 발광소자들(1500)은 자가조립을 통해 격벽부(1400)에 의해 형성된 홀들(1410)에 안착될 수 있다. 따라서, 격벽부(1400)는 개별 화소를 분리하는 역할을 할 수 있다. 격벽부(1400)는 유기 또는 무기 절연물질로 형성될 수 있으며, 유전체층(1300) 상에 수백 nm 내지 수 ㎛ 두께로 적층될 수 있다.
본 발명에 따르면, 반도체 발광소자들(1500)이 안착되는 홀들(1410)은 홀들(1410) 내부에 AlO x(a)를 포함할 수 있다. AlO x(a)는 자가조립 공정에서 조립 전극들(1200) 및/또는 유전체층(1300)을 구성하는 재질들의 전기화학 반응으로 형성된 부산물(염)일 수 있다.
이에 AlO x(a)는 반도체 발광소자(1500)와 홀들(1410)의 바닥면을 이루는 유전체층(1300) 사이에 형성되거나 반도체 발광소자(1500)와 홀들(1410)의 측면을 이루는 격벽부(1400) 사이에 형성될 수 있다.
예를 들어, 홀들(1410)은 도면과 같이 반도체 발광소자(1500)와 유전체층(1300) 사이 및/또는 반도체 발광소자(1500)와 격벽부(1400) 사이에 아일랜드(island) 형태로 형성된 AlO x(a)들을 포함할 수 있다.
또한, AlO x(a)는 홀들(1410) 내부에 불규칙하게 형성될 수 있다. 즉, 각각의 홀들(1410)에 있어서, AlO x(a)의 형성 개수, 위치, 크기, 형태 등이 모두 상이할 수 있다.
본 발명에 따르면, 조립 전극들(1200)과 유전체층(1300)의 전기화학 반응의 부산물로 형성된 AlO x(a)는 점착력을 가지므로, 홀들(1410) 내부에 안착된 반도체 발광소자들(1500)을 고정시키는 기능을 할 수 있다. 이에, 후공정 진행 시 반도체 발광소자들(1500)의 유실 확률을 최소화할 수 있다.
한편, AlO x(a)의 점착력은 조립 전극들(1200)에 포함된 Al 및 유전체층(1300)에 포함된 Al 2O 3의 함량 등에 따라 상이해질 수 있다.
홀들(1410) 내부에 배치된 반도체 발광소자들(1500)은 자가조립이 가능한 구조를 가질 수 있다. 반도체 발광소자들(1500)은 제1 도전형 전극(1510), 제1 도전형 전극(1510)이 형성되는 제1 도전형 반도체층(1520), 제1 도전형 반도체층(1520) 상에 형성된 활성층(1530), 활성층(1530) 상에 형성된 제2 도전형 반도체층(1540) 및 제2 도전형 반도체층(1540) 상에 형성된 제2 도전형 전극(1550)을 포함할 수 있다. 이와 같이, 반도체 발광소자들(1500)은 제1 도전형 반도체층(1520)을 기준으로 제1 도전형 전극(1510) 및 제2 도전형 전극(1550)이 동일한 방향을 향하도록 배치되는 수평형 구조를 가질 수 있다. 본 실시예에서, 제1 도전형은 n형이 되고, 제2 도전형은 p형이 될 수 있으며, 그 반대의 경우가 되는 것도 가능하다. 한편, 반도체 발광소자(1500)에 대한 자세한 설명은 앞서 설명한 내용들로 갈음한다.
본 발명에 따르면, 반도체 발광소자들(1500)은 자가조립을 위한 구조로서 반도체 발광소자들(1500)의 표면을 따라 형성된 패시베이션층(1560)을 포함할 수 있다. 패시베이션층(1560)은 자가조립 공정 중 반도체 발광소자(1500)의 제1 및 제2 도전형 전극(1510, 1550)이 부식되는 것을 방지할 수 있다. 또한, 패시베이션층(1560)은 후술할 배선 전극들(1600)이 제1 및 제2 도전형 전극(1510, 1550) 외 다른 영역들과 전기적으로 연결되지 않도록 할 수 있다.
또한, 반도체 발광소자들(1500)은 자가조립 중 자기력에 의해 유도될 수 있도록 반도체 발광소자들(1500)의 제1 도전형 전극(1510) 및 제2 도전형 전극(1550) 중 적어도 어느 하나는 자성체를 포함할 수 있다. 자성체는 Ni, SmCo 등의 자성을 띄는 금속일 수 있으며, 입자 형태로 형성되거나 제1 및 제2 도전형 전극(1510, 1550)을 구성하는 일 레이어가 될 수 있다.
또한, 반도체 발광소자들(1500)은 자가조립 시 방향 선택성을 확보하기 위해 적어도 일 방향을 기준으로 대칭을 이루도록 형성될 수 있다. 바람직하게는, 반도체 발광소자들(1500)은 원형 또는 타원형으로 형성될 수 있다.
평탄화층(1700)은 홀들(1410)에 안착된 반도체 발광소자들(1500)의 일면을 덮도록 형성될 수 있다. 평탄화층(1700)은 홀들(1410)의 빈 공간을 충진하면서 반도체 발광소자들(1500)의 상면을 덮도록 격벽부(1400) 상에 형성될 수 있다. 예를 들어, 평탄화층(1700)은 폴리이미드(PI)와 같이 유연성 및 절연성 있는 재질일 수 있다. 또는 평탄화층(1700)은 감광성 아크릴레이트, PAC(Photo Active Compounds) 등의 감광성 유기 절연층일 수 있다.
평탄화층(1700)은 반도체 발광소자의 제1 도전형 전극(1510)을 노출시키는 제1 전극홀(1710) 및 제2 도전형 전극(1550)을 노출시키는 제2 전극홀(1720)을 포함할 수 있다. 제1 전극홀(1710) 및 제2 전극홀(1720)은 반도체 발광소자의 제1 도전형 전극(1510) 및 제2 도전형 전극(1550)을 덮는 패시베이션층(1560)을 관통하여 형성되므로, 제1 전극홀(1710) 및 제2 전극홀(1720)을 통해 제1 도전형 전극(1510) 및 제2 도전형 전극(1550)의 일부가 노출될 수 있다.
또한, 평탄화층(1700) 상에는 홀들(1410) 내부에 배치된 반도체 발광소자들(1500)과 전기적으로 연결되는 배선 전극들(1600)이 배치될 수 있다. 배선 전극들(1600)은 전술한 제1 전극홀(1710) 및 제2 전극홀(1720)을 통해 반도체 발광소자들(1500)과 전기적으로 연결될 수 있다.
예를 들어, 배선 전극들(1600)은 반도체 발광소자의 제1 도전형 전극(1510)과 연결되는 제1 전극(1610) 및 제2 도전형 전극(1550)과 전기적으로 연결되는 제2 전극(1620)을 포함할 수 있다. 제1 전극(1610)은 제1 전극홀(1710)을 통해 제1 도전형 전극(1510)과 전기적으로 연결되고, 제2 전극(1620)은 제2 전극홀(1720)을 통해 제2 도전형 전극(1550)과 전기적으로 연결될 수 있다.
한편, 제1 전극(1610) 및 제2 전극(1620)은 평탄화층(1700) 상에서 절연층(미도시) 등에 의해 전기적으로 절연될 수 있다. 즉, 제1 전극(1610) 및 제2 전극(1620)은 전기적으로 연결되지 않도록 서로 다른 평면 상에 형성될 수 있다. 도면에는 평탄화층(1700)을 단일층으로 도시하였으나 복수의 절연층을 포함하는 개념일 수 있다.
다음으로는, 전술한 본 발명에 따른 디스플레이 장치를 제조하는 공정에 대해 설명한다.
도 16은 종래 디스플레이 장치를 제조하는 공정에서 자가조립 이후 반도체 발광소자를 홀에 고정하기 위한 공정을 나타내는 개념도이고, 도 17a 내지 도 17f는 본 발명에 따른 디스플레이 장치를 제조하는 공정을 나타내는 개념도들이다.
본 발명에 따른 디스플레이 장치(1000)를 제조하기 위해, 도 8a 내지 도 8e에 나타난 자가조립 공정이 수행될 수 있다.
먼저, 유체가 담긴 챔버(또는 유체 챔버)(162) 내 본 발명에 따른 반도체 발광소자들(1500)을 투입하는 단계가 수행될 수 있다. 유체 챔버(162) 내에는 자가조립 시 전기화학 반응이 유도될 수 있도록 중성(PH 7)의 DI water(De-ionized water)가 수용될 수 있다. 다만, 이에 한정하지 않고 약산성 수용액이나 약염기성 수용액이 수용되는 것도 가능하다.
다음으로, 조립 전극들(1200)을 포함하는 기판을 유체 챔버(162)의 상부에 배치하는 단계가 수행될 수 있다. 이 때, 기판에서 조립 전극들(1200)이 형성된 면이 조립면에 해당하며, 기판은 조립면이 유체 챔버(162)의 바닥면을 향한 상태에서 유체에 잠기도록 배치될 수 있다. 유체 챔버(162) 상부에 배치되는 기판은 후술한 공정들을 거쳐 본 발명에 따른 디스플레이 장치(1000)가 될 수 있으며, 유체 챔버(162)의 상부에 배치될 때는 자가조립을 위한 구조물들과, 기판의 종류에 따라 조립 전극 이외의 전극들, TFT 등을 더 포함할 수 있다.
구체적으로, 기판은 베이스부(1100), 조립 전극들(1200), 유전체층(1300) 및 격벽부(1400)를 포함하며, 격벽부(1400)에 의해 구획된 반도체 발광소자들(1500)이 안착될 홀들(1410)을 포함할 수 있다.
베이스부(1100) 상에는 일 방향으로 연장된 바(bar) 형태의 조립 전극들(1200)이 형성될 수 있으며, 조립 전극들(1200)은 유전체층(1300)으로 덮일 수 있다.
조립 전극들(1200)은 패턴형성공정(포토리소그래피 공정)을 통해 소정 간격, 예를 들어, 15㎛ 내지 20㎛의 간격으로 베이스부(1100) 상에 형성될 수 있다.
본 발명에 따르면, 조립 전극들(1200)은 Al을 포함하도록 형성될 수 있다. 구체적으로, 조립 전극들(1200)은 복수의 레이어들로 구성될 수 있으며, 복수의 레이어들 중 유전체층(1300)과 접촉하는 레이어가 Al을 포함하도록 형성될 수 있다.
유전체층(1300)은 PVD, CVD 등의 공정을 통해 수십 내지 수백 nm의 두께로 조립 전극들(1200)을 덮도록 형성될 수 있다. 본 발명에 따르면, 유전체층(1300)은 Al 2O 3 재질이거나 또는 SiO 2 또는 SiN x 재질의 다공성층일 수 있다.
유전체층(1300) 상에는 반도체 발광소자들(1500)이 안착될 홈들(1410)을 형성하면서 격벽부(1400)가 적층될 수 있다. 격벽부(1400)는 유전체층(1300) 상에 수백 nm 내지 수 ㎛의 두께로 폴리머(polymer)를 증착한 후, 복수의 홀들(1410)에 대한 패턴을 형성함으로써 제작될 수 있다.
다음으로, 전기장 및 자기장을 이용하여 상기 반도체 발광소자들(1500)을 상기 기판의 미리 설정된 위치에 안착시키는 단계가 수행될 수 있다. 본 단계에서, 반도체 발광소자들(1500)은 홀들(1410) 내부에 안착될 수 있다.
본 단계에서, 자기장은 조립면의 반대측에 구비된 자석 어레이를 통해 가해질 수 있다. 이 때, 유체 챔버(162) 내 투입된 반도체 발광소자들(1500)에 자기력을 가하기 위해 기판의 일면(조립면의 반대측)과 자석 어레이 사이의 간격은 수 mm 이내를 유지할 수 있다.
또한, 본 단계에서, 기판의 조립면에 전기장을 형성하기 위해 조립 전극들(1200)에 소정 전압이 인가될 수 있다. 이 과정에서, 기판의 홀들(1410) 내부에는 AlO x(a)가 형성될 수 있다.
AlO x(a)는 유체 중에서 조립 전극들(1200) 및/또는 유전체층(1300)에 포함된 Al이 환원됨에 따라 형성되는 부산물로 점착력을 가져, 반도체 발광소자들(1500)을 홀들(1410) 내부에 고정시키는 기능을 할 수 있다.
본 발명에 따르면, 홀들(1410) 내부에 AlO x(a)를 형성하기 위해 전기장 형성 시 조립 전극들(1200)에 ±6V 이상의 전압이 인가될 수 있다. 즉, 조립 전극들(1200)에는 최소 ±6V의 전압이 인가되어야 하며, 기판의 면적에 따라 그 이상의 전압이 인가될 수 있다.
반도체 발광소자들(1500)의 자가조립이 완료되면, 조립면이 유체 챔버(162)의 바닥면을 향하도록 배치된 기판을 180˚ 뒤집은 후, 후공정으로 반도체 발광소자들(1500)을 덮도록 평탄화층(1700)을 형성하는 단계가 수행될 수 있다.
도 16을 참조하면, 종래에는 자가조립 후 평탄화층(670)을 형성하기 전에 홀들(641)에 조립된 반도체 발광소자들(1500)을 고정시키는 단계가 수행되었다. 구체적으로, 격벽부(640) 상에 스프레이 방식으로 감광액(Photo Resist, PR)을 1차 도포하고, 1차 도포된 감광액 상에 스핀 방식으로 감광액(PR)을 2차 코팅한 후, 노광하여 홀들(641) 내부 및 주변에 반도체 발광소자들(1500)을 고정하기 위한 패턴을 형성하였다. 그리고 상기 공정이 완료된 후에 평탄화층(670)을 형성하는 단계가 수행되었다.
그러나 본 발명에 따르면, 반도체 발광소자들(1500)은 자가조립 공정에서 홀들(1410) 내부에 형성된 AlO x(a)에 의해 홀들(1410)에 고정된 상태이므로, 후공정에서 반도체 발광소자들을(1500) 고정시키는 단계가 생략될 수 있다. 따라서, 도면과 같이 곧바로 격벽부(1500) 상에 평탄화층(1700)을 형성하는 단계가 수행될 수 있다. 예를 들어, 평탄화층(1700)은 격벽부(1400) 상에 감광성 유기물이 도포되어 형성될 수 있으며, 이외에도 다른 소재 및 방식으로 형성될 수도 있다.
다음으로, 기판 상에 상기 반도체 발광소자들(1500)과 전기적으로 연결되는 배선 전극들(1600)을 형성하는 단계가 수행될 수 있다.
배선 전극들(1600)을 형성하기 위해, 평탄화층(1700)에는 제1 전극홀(1710) 및 제2 전극홀(1720)이 형성되며, 상기 제1 및 제2 전극홀(1710, 1720)과 대응되는 위치에서 반도체 발광소자들(1500)의 패시베이션층(1560)이 선택적으로 제거될 수 있다. 제1 전극홀(1710) 및 제2 전극홀(1720)을 형성하면서 반도체 발광소자의 제1 및 제2 도전형 전극(1510, 1550)을 노출시키는 공정은 포토리소그래피 공정 및 식각 공정을 통해 수행될 수 있다.
이 후, 제1 전극(1610) 및 제2 전극(1620)이 각각 제1 및 제2 전극홀(1710, 1720)을 통해 반도체 발광소자의 제1 및 제2 도전형 전극(1510, 1550)으로 연장되면서, 반도체 발광소자들(1500)과 배선 전극들(1600)이 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 전극(1610, 1620)은 ITO 등과 같은 투명 전극으로 형성될 수 있다. 또한, 제1 전극(1610) 및 제2 전극(1620)은 평탄화층(1700) 상에서 절연층(미도시)에 의해 분리되어 전기적으로 절연될 수 있으며, 제1 전극(1610) 및 제2 전극(1620)의 상부는 또 다른 절연층에 의해 덮일 수 있다.
제1 전극(1610) 및 제2 전극(1620)의 일측은 반도체 발광소자들의 도전형 전극(1510, 1550)과 연결되고, 타측은 반도체 발광소자들(1500)을 점등시키기 위해 기판에 배치된 전극들과 전기적으로 연결될 수 있다.
상기와 같은 공정들을 거쳐, 본 발명에 따른 디스플레이 장치(1000)가 제작될 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다.
본 발명의 보호범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 베이스부;
    일 방향으로 연장되며, 상기 베이스부 상에 형성된 조립 전극들;
    상기 조립 전극들을 덮도록 형성된 유전체층;
    상기 조립 전극들과 오버랩 되도록 홀들을 형성하면서, 상기 유전체층 상에 적층된 격벽부;
    상기 홀들 내부에 배치되는 반도체 발광소자들; 및
    상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극들을 포함하고,
    상기 조립 전극들은 Al을 포함하도록 형성되며,
    상기 홀들은, 상기 홀들 내부에 AlO x를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 AlO x는, 상기 반도체 발광소자와 상기 유전체층 및 상기 반도체 발광소자와 상기 격벽부 사이 중 적어도 어느 하나의 영역에 형성된 것을 특징으로 하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 AlO x는, 상기 홀들 내부에 불규칙하게 형성된 것을 특징으로 하는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 조립 전극들은, 복수의 레이어들을 포함하며,
    상기 복수의 레이어들 중 상기 유전체층과 접촉하는 레이어는 Al을 포함하도록 형성된 것을 특징으로 하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 유전체층은, Al 2O 3 재질인 것을 특징으로 하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 유전체층은, SiO 2 또는 SiN x 재질의 다공성층인 것을 특징으로 하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 반도체 발광소자는, 제1 도전형 전극;
    상기 제1 도전형 전극이 형성되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고,
    적어도 일 방향을 기준으로 대칭을 이루도록 형성된 것을 특징으로 하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 도전형 전극 및 상기 제2 도전형 전극 중 적어도 하나는 자성체를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 반도체 발광소자의 일면을 덮도록 형성된 평탄화층을 더 포함하고,
    상기 평탄화층은, 상기 반도체 발광소자의 제1 도전형 전극을 노출시키는 제1 전극홀; 및
    상기 반도체 발광소자의 제2 도전형 전극을 노출시키는 제2 전극홀을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 평탄화층 상에는 상기 배선 전극들이 배치될 수 있으며,
    상기 배선 전극들은, 상기 제1 전극홀 및 제2 전극홀을 통해 상기 반도체 발광소자와 전기적으로 연결되는 것을 특징으로 하는, 디스플레이 장치.
  11. 유체가 담긴 챔버 내 반도체 발광소자들을 투입하는 단계;
    조립 전극들을 포함하는 기판을 상기 챔버 상부에 배치하는 단계;
    전기장 및 자기장을 이용하여 상기 반도체 발광소자들을 상기 기판의 미리 설정된 위치에 안착시키는 단계;
    상기 반도체 발광소자들을 덮도록 평탄화층을 형성하는 단계; 및
    상기 기판 상에 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극들을 형성하는 단계를 포함하고,
    상기 조립 전극들은 Al을 포함하도록 형성되며,
    상기 전기장 및 자기장을 이용하여 반도체 발광소자들을 기판의 미리 설정된 위치에 안착시키는 단계가 진행되는 동안 상기 기판에 AlO x가 형성되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  12. 제11항에 있어서,
    상기 기판은, 베이스부;
    일 방향으로 연장되며, 상기 베이스부 상에 형성된 조립 전극들;
    상기 조립 전극들을 덮도록 형성된 유전체층; 및
    상기 조립 전극들과 오버랩 되도록 홀들을 형성하면서, 상기 유전체층 상에 적층된 격벽부를 포함하고,
    상기 반도체 발광소자들은, 상기 홀들 내부에 안착되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  13. 제12항에 있어서,
    상기 기판의 일면에 전기장이 형성되도록 상기 조립 전극들에는 ±6V 이상의 전압이 인가되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  14. 제12항에 있어서,
    상기 조립 전극에 전압이 인가됨에 따라 상기 AlO x는 상기 홀들 내부에 형성되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  15. 제12항에 있어서,
    상기 조립 전극들은, 복수의 레이어들을 포함하며,
    상기 복수의 레이어들 중 상기 유전체층과 접촉하는 레이어는 Al을 포함하도록 형성된 것을 특징으로 하는, 디스플레이 장치.
  16. 제12항에 있어서,
    상기 유전체층은, Al 2O 3 재질인 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  17. 제12항에 있어서,
    상기 유전체층은, SiO 2 또는 SiN x 재질의 다공성층인 것을 특징으로 하는, 디스플레이 장치의 제조방법.
PCT/KR2020/010582 2020-08-11 2020-08-11 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 WO2022034937A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/020,516 US20230317669A1 (en) 2020-08-11 2020-08-11 Display device using semiconductor light-emitting element, and method for manufacturing same
PCT/KR2020/010582 WO2022034937A1 (ko) 2020-08-11 2020-08-11 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR1020227044839A KR20230019442A (ko) 2020-08-11 2020-08-11 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/010582 WO2022034937A1 (ko) 2020-08-11 2020-08-11 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2022034937A1 true WO2022034937A1 (ko) 2022-02-17

Family

ID=80247994

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/010582 WO2022034937A1 (ko) 2020-08-11 2020-08-11 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20230317669A1 (ko)
KR (1) KR20230019442A (ko)
WO (1) WO2022034937A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097639A (ko) * 2000-04-25 2001-11-08 윤종용 원자층 증착에 의한 산화알루미늄막을 이용한 구리배선형성방법
KR20080107386A (ko) * 2006-02-23 2008-12-10 프리스케일 세미컨덕터, 인크. 알루미늄 구리 본드 패드를 위한 캡 층
JP2017168760A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 半導体装置
KR20170136838A (ko) * 2016-06-02 2017-12-12 인하대학교 산학협력단 나노텍스처화된 초소수성 고분자 필름 및 그의 제조방법
KR20200026766A (ko) * 2019-11-11 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097639A (ko) * 2000-04-25 2001-11-08 윤종용 원자층 증착에 의한 산화알루미늄막을 이용한 구리배선형성방법
KR20080107386A (ko) * 2006-02-23 2008-12-10 프리스케일 세미컨덕터, 인크. 알루미늄 구리 본드 패드를 위한 캡 층
JP2017168760A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 半導体装置
KR20170136838A (ko) * 2016-06-02 2017-12-12 인하대학교 산학협력단 나노텍스처화된 초소수성 고분자 필름 및 그의 제조방법
KR20200026766A (ko) * 2019-11-11 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Also Published As

Publication number Publication date
KR20230019442A (ko) 2023-02-08
US20230317669A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021177673A1 (en) A substrate for manufacturing display device and a manufacturing method using the same
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020262752A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021095938A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020091252A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020256203A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2020251136A1 (en) Method for manufacturing display device and substrate for manufacturing display device
WO2021100947A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치
WO2021149862A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020117032A2 (ko) 반도체 발광소자의 자가조립용 기판 척
WO2021261627A1 (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
WO2021117956A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2022039309A1 (ko) 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2021141168A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021125423A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20949569

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227044839

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20949569

Country of ref document: EP

Kind code of ref document: A1