WO2021095938A1 - 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치의 제조방법 Download PDF

Info

Publication number
WO2021095938A1
WO2021095938A1 PCT/KR2019/015638 KR2019015638W WO2021095938A1 WO 2021095938 A1 WO2021095938 A1 WO 2021095938A1 KR 2019015638 W KR2019015638 W KR 2019015638W WO 2021095938 A1 WO2021095938 A1 WO 2021095938A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
assembly
substrate
assembly substrate
Prior art date
Application number
PCT/KR2019/015638
Other languages
English (en)
French (fr)
Inventor
허미희
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP19952915.7A priority Critical patent/EP4060742A4/en
Priority to US17/775,746 priority patent/US20220393074A1/en
Publication of WO2021095938A1 publication Critical patent/WO2021095938A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a method of manufacturing a display device using a semiconductor light emitting device having a size of several to tens of ⁇ m.
  • LCDs liquid crystal displays
  • OLED organic light-emitting device
  • micro LED displays are competing in the field of display technology to implement large-area displays.
  • micro LED semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less
  • the display does not absorb light using a polarizing plate or the like, very high efficiency can be provided.
  • a large display requires millions of semiconductor light emitting devices, it is difficult to transfer devices compared to other technologies.
  • the self-assembly method is a method in which the semiconductor light emitting device locates itself in a fluid, and is the most advantageous method for realizing a large-screen display device.
  • the self-assembly method there are a method of assembling a semiconductor light emitting device directly to a wiring board (or a final substrate) on which wiring is formed, and a method of assembling the semiconductor light emitting device to an assembly substrate and then transferring it to a final substrate through an additional transfer process.
  • the method of assembling directly on the final substrate is efficient in terms of the process, and in the case of using the assembled substrate, there is an advantage in that a structure for self-assembly can be added without limitation, so two methods are selectively used.
  • One object of the present invention is a method of assembling a semiconductor light emitting device to an assembly board and then transferring it to a wiring board, so that the semiconductor light emitting device and the semiconductor light emitting device are not separated from the assembly board during self-assembly using a magnetic field and an electric field.
  • the surface of the semiconductor light emitting devices and the assembly substrate includes at least one of a predetermined functional group and a predetermined compound for forming a covalent bond between the semiconductor light emitting elements and the surface of the assembly substrate. It is characterized.
  • the assembly substrate includes: a base portion on which the assembly electrodes are formed; A dielectric layer laminated on the base to cover the assembled electrodes; And a partition wall laminated on the dielectric layer while forming a cell in which the semiconductor light emitting device is seated along an extension direction of the assembly electrode so as to overlap with a part of the assembly electrode, wherein the dielectric layer comprises: the predetermined functional group and the predetermined compound. It characterized in that it includes at least one.
  • the predetermined functional group formed on the surface of the semiconductor light emitting device and the assembly substrate is a hydroxyl group.
  • the predetermined compound bonded to the surface of the semiconductor light emitting device and the assembly substrate is a silane coupling agent, and the silane coupling agent is bonded to at least one of the surfaces of the semiconductor light emitting device and the assembly substrate. It is characterized by being.
  • a covalent bond is formed between the semiconductor light emitting devices and the predetermined compound bonded to the surface of the assembly substrate, or the predetermined compound bonded to the surface of the assembly substrate and the surface of the semiconductor light emitting elements. It is characterized by forming a covalent bond between the formed functional groups.
  • the silane coupling agent is characterized in that it comprises a reactor for forming any one of a Si-O bond and a C-O bond with the surface of the semiconductor light emitting device and the assembly substrate.
  • the silane coupling agent is characterized in that it further comprises an intramolecular S-S bond.
  • the silane coupling agent is characterized in that it further comprises a nitro benzyl group in the molecule.
  • the silane coupling agent when the silane coupling agent is bonded to the surface of the semiconductor light emitting device and the surface of the assembly substrate, the silane coupling agent bonded to the surface of the semiconductor light emitting device and the assembly substrate are bonded to the surface of the semiconductor light emitting device.
  • One of the silane coupling agents is characterized in that it further comprises an intramolecular conjugate diene, and the other further comprises an intramolecular multiple bond.
  • the step of decomposing the covalent bond formed between the semiconductor light emitting devices and the surface of the assembly substrate may be performed by any one of a reduction reaction, light treatment, and heat treatment.
  • a covalent bond is formed between the surface of the assembly substrate and the semiconductor light emitting devices, so as to separate the assembly substrate from the fluid during self-assembly or after self-assembly in a fluid. It is possible to prevent a phenomenon in which the semiconductor light emitting devices are separated from the assembly substrate due to an impact applied to the substrate, and thus, there is an effect of improving the transfer yield in the step of transferring the semiconductor light emitting devices to the wiring board afterwards.
  • a step of decomposing the covalent bond formed between the semiconductor light emitting elements and the surface of the assembly substrate is performed, so that the semiconductor light emitting elements are assembled into the assembly substrate.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of portion A of the display device of FIG. 1.
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2.
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2.
  • 5A to 5E are conceptual diagrams for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • FIG. 6 is a conceptual diagram showing an example of a self-assembly device of a semiconductor light emitting device according to the present invention.
  • FIG. 7 is a block diagram of the self-assembly device of FIG. 6.
  • 8A to 8E are conceptual diagrams illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly device of FIG. 6.
  • FIGS. 8A to 8E are conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8E.
  • 10A to 10C are conceptual diagrams showing a state in which a semiconductor light emitting device is transferred after a self-assembly process according to the present invention.
  • 11 to 13 are flowcharts illustrating a method of manufacturing a display device including a semiconductor light emitting device emitting red (R), green (G), and blue (B) light.
  • FIG. 14 is a flowchart illustrating a method of manufacturing a display device according to an exemplary embodiment of the present invention.
  • FIG. 16(a) to (c) are views showing various embodiments of the step of decomposing a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • 17 is a diagram showing a first embodiment and a decomposition process of a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • FIG. 18 is a view showing a second embodiment and a decomposition process of a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • 19 is a view showing a third embodiment and a decomposition process of a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • Display devices described herein include a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • tablet PC tablet PC
  • ultra book ultra book
  • digital TV digital TV
  • desktop computer desktop computer
  • the configuration according to the embodiment described in the present specification may be applied even if a new product type to be developed later can include a display.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 2 is a partial enlarged view of part A of the display device of FIG. 1
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG.
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2.
  • information processed by the controller of the display device 100 may be output from the display module 140.
  • a case 101 in a closed loop shape surrounding an edge of the display module may form a bezel of the display device.
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a micro-sized semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted. It can be provided.
  • a wiring is formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may be provided on the wiring board 110 as an individual pixel that emits light.
  • the image displayed on the panel 141 is visual information, and is implemented by independently controlling light emission of sub-pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • the micro LED may be a light emitting diode formed in a small size of 100 microns or less.
  • blue, red, and green are respectively provided in the emission region, and a unit pixel may be implemented by a combination thereof. That is, the unit pixel means a minimum unit for implementing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high-power light emitting device that emits various light including blue. Can be.
  • GaN gallium nitride
  • Al aluminum
  • Such a vertical semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 formed on the p-type electrode 156, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer 154. And an n-type semiconductor layer 153 formed thereon, and an n-type electrode 152 formed on the n-type semiconductor layer 153.
  • the p-type electrode 156 located at the bottom may be electrically connected to the p electrode of the wiring board
  • the n-type electrode 152 located at the top may be electrically connected to the n electrode at the top of the semiconductor light emitting device.
  • the vertical semiconductor light emitting device 150 has a great advantage of reducing a chip size because electrodes can be arranged up and down.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 250 includes a p-type electrode 256, a p-type semiconductor layer 255 on which the p-type electrode 256 is formed, and an active layer 254 formed on the p-type semiconductor layer 255 , An n-type semiconductor layer 253 formed on the active layer 254, and an n-type electrode 252 disposed horizontally apart from the p-type electrode 256 on the n-type semiconductor layer 253.
  • both the p-type electrode 256 and the n-type electrode 152 may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
  • Each of the vertical semiconductor light emitting device and the horizontal semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device.
  • gallium nitride GaN
  • indium (In) and/or aluminum (Al) are added together to embody green or blue light.
  • the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, and specifically, the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
  • the p-type semiconductor layer may be P-type GaAs
  • the n-type semiconductor layer may be N-type GaAs.
  • the p-type semiconductor layer may be P-type GaN doped with Mg at the p-electrode side
  • the n-type semiconductor layer may be N-type GaN doped with Si at the n-electrode side.
  • the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
  • unit pixels that emit light may be arranged in a high-definition manner in the display panel, thereby implementing a high-definition display device.
  • a semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 must be transferred to a wafer to a predetermined position on the substrate of the display panel. There is pick and place as such transfer technology, but the success rate is low and very long time is required.
  • there is a technique of transferring several elements at once using a stamp or a roll but there is a limit to the yield, so it is not suitable for a large screen display.
  • a new manufacturing method and manufacturing apparatus for a display device capable of solving this problem are proposed.
  • 5A to 5E are conceptual diagrams for explaining a new process of manufacturing the above-described semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
  • PM passive matrix
  • AM active matrix
  • a method of self-assembling a horizontal type semiconductor light emitting device is illustrated, but this is applicable to a method of self-assembling a vertical type semiconductor light emitting device.
  • a first conductive type semiconductor layer 153, an active layer 154, and a second conductive type semiconductor layer 155 are respectively grown on the growth substrate 159 (FIG. 5A).
  • the first conductive type semiconductor layer 153 When the first conductive type semiconductor layer 153 is grown, next, an active layer 154 is grown on the first conductive type semiconductor layer 153, and then a second conductive type semiconductor is formed on the active layer 154.
  • the layer 155 is grown. In this way, when the first conductive type semiconductor layer 153, the active layer 154, and the second conductive type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductive type semiconductor layer 153 , The active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
  • the first conductive type semiconductor layer 153 may be a p-type semiconductor layer
  • the second conductive type semiconductor layer 155 may be an n-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and an example in which the first conductivity type is n-type and the second conductivity type is p-type is also possible.
  • the present embodiment illustrates a case in which the active layer is present, as described above, a structure without the active layer may be possible depending on the case.
  • the p-type semiconductor layer may be P-type GaN doped with Mg
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the growth substrate 159 may be formed of a material having a light-transmitting property, for example, any one of sapphire (Al2O3), GaN, ZnO, and AlO, but is not limited thereto.
  • the growth substrate 1059 may be formed of a material suitable for growth of semiconductor materials or a carrier wafer. It can be formed of a material having excellent thermal conductivity, including a conductive substrate or an insulating substrate, for example, a SiC substrate having a higher thermal conductivity than a sapphire (Al2O3) substrate, or at least one of Si, GaAs, GaP, InP, and Ga2O3. Can be used.
  • isolation is performed so that a plurality of light emitting devices form a light emitting device array. That is, the first conductive type semiconductor layer 153, the active layer 154, and the second conductive type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductive type semiconductor layer 155 are partially removed in the vertical direction, so that the first conductive type semiconductor layer 153 goes to the outside.
  • the exposed mesa process and the isolation of forming a plurality of semiconductor light emitting device arrays by etching the first conductive type semiconductor layer thereafter may be performed.
  • a second conductive type electrode 156 (or a p-type electrode) is formed on one surface of the second conductive type semiconductor layer 155 (FIG. 5C).
  • the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto.
  • the first conductive semiconductor layer and the second conductive semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductive type electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 1059 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO) (FIG. 5D).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • the semiconductor light emitting devices 150 and a substrate are placed in a chamber filled with a fluid, and the semiconductor light emitting devices are self-assembled to the substrate 1061 using flow, gravity, and surface tension.
  • the substrate may be an assembled substrate 161.
  • the substrate may be a wiring substrate.
  • the present invention illustrates that the substrate is provided as the assembly substrate 161 and the semiconductor light emitting devices 1050 are mounted thereon.
  • Cells into which the semiconductor light emitting devices 150 are inserted may be provided on the assembly substrate 161 to facilitate mounting of the semiconductor light emitting devices 150 on the assembly substrate 161. Specifically, cells in which the semiconductor light emitting devices 150 are mounted are formed on the assembly substrate 161 at a position where the semiconductor light emitting devices 150 are aligned with a wiring electrode. The semiconductor light emitting devices 150 are assembled in the cells while moving in the fluid.
  • the assembled substrate 161 After a plurality of semiconductor light emitting elements are arrayed on the assembled substrate 161, when the semiconductor light emitting elements of the assembled substrate 161 are transferred to a wiring board, a large area can be transferred. Accordingly, the assembled substrate 161 may be referred to as a temporary substrate.
  • the present invention proposes a method and apparatus for minimizing the influence of gravity or friction and preventing non-specific binding in order to increase the transfer yield.
  • a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using magnetic force, and the semiconductor light emitting device is seated at a predetermined position using an electric field during the moving process.
  • FIGS. 8A to 8D are conceptual diagrams illustrating a process of self-assembling a semiconductor light emitting device using the self-assembling device of FIG. 6, and FIG. 9 is a conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8D.
  • the self-assembly device 160 of the present invention may include a fluid chamber 162, a magnet 163, and a position control unit 164.
  • the fluid chamber 162 has a space for accommodating a plurality of semiconductor light emitting devices.
  • the space may be filled with a fluid, and the fluid may contain water or the like as an assembly solution.
  • the fluid chamber 162 may be a water tank, and may be configured in an open type.
  • the present invention is not limited thereto, and the fluid chamber 162 may be a closed type in which the space is a closed space.
  • a substrate 161 may be disposed such that an assembly surface on which the semiconductor light emitting devices 150 are assembled faces downward.
  • the substrate 161 is transferred to an assembly position by a transfer unit, and the transfer unit may include a stage 165 on which the substrate is mounted.
  • the stage 165 is positioned by a control unit, through which the substrate 161 may be transferred to the assembly position.
  • the assembly surface of the substrate 161 faces the bottom of the fluid chamber 150 at the assembly position. As illustrated, the assembly surface of the substrate 161 is disposed to be immersed in the fluid in the fluid chamber 162. Accordingly, the semiconductor light emitting device 150 moves to the assembly surface in the fluid.
  • the substrate 161 is an assembled substrate capable of forming an electric field, and may include a base portion 161a, a dielectric layer 161b, and a plurality of electrodes 161c.
  • the base portion 161a is made of an insulating material, and the plurality of electrodes 161c may be a thin film or thick bi-planar electrode patterned on one surface of the base portion 161a.
  • the electrode 161c may be formed of, for example, a stack of Ti/Cu/Ti, Ag paste, and ITO.
  • the dielectric layer 161b may be made of an inorganic material such as SiO2, SiNx, SiON, Al2O3, TiO2, and HfO2. Alternatively, the dielectric layer 161b may be formed of a single layer or a multilayer as an organic insulator. The dielectric layer 161b may have a thickness of several tens of nm to several ⁇ m.
  • the substrate 161 according to the present invention includes a plurality of cells 161d partitioned by a partition wall.
  • the cells 161d are sequentially disposed in one direction, and may be made of a polymer material.
  • the partition wall 161e constituting the cells 161d is made to be shared with the neighboring cells 161d.
  • the partition wall 161e protrudes from the base portion 161a, and the cells 161d may be sequentially disposed in one direction by the partition wall 161e. More specifically, the cells 161d are sequentially arranged in column and row directions, respectively, and may have a matrix structure.
  • a groove for accommodating the semiconductor light emitting device 150 may be provided, and the groove may be a space defined by the partition wall 161e.
  • the shape of the groove may be the same or similar to the shape of the semiconductor light emitting device. For example, when the semiconductor light emitting device has a square shape, the groove may have a square shape. Further, although not shown, when the semiconductor light emitting device is circular, grooves formed inside the cells may be circular. Furthermore, each of the cells is made to accommodate a single semiconductor light emitting device. That is, one semiconductor light emitting device is accommodated in one cell.
  • the plurality of electrodes 161c may include a plurality of electrode lines disposed on the bottom of each of the cells 161d, and the plurality of electrode lines may extend to neighboring cells.
  • the plurality of electrodes 161c are disposed under the cells 161d, and different polarities are respectively applied to generate an electric field in the cells 161d.
  • the dielectric layer may form the bottom of the cells 161d while the dielectric layer covers the plurality of electrodes 161c.
  • the electrodes of the substrate 161 are electrically connected to the power supply unit 171.
  • the power supply unit 171 performs a function of generating the electric field by applying power to the plurality of electrodes.
  • the self-assembly device may include a magnet 163 for applying magnetic force to the semiconductor light emitting devices.
  • the magnet 163 is disposed to be spaced apart from the fluid chamber 162 to apply a magnetic force to the semiconductor light emitting devices 150.
  • the magnet 163 may be disposed to face the opposite surface of the assembly surface of the substrate 161, and the position of the magnet is controlled by a position control unit 164 connected to the magnet 163.
  • the semiconductor light emitting device 1050 may include a magnetic material to move in the fluid by the magnetic field of the magnet 163.
  • a semiconductor light emitting device including a magnetic material includes a first conductive type electrode 1052 and a second conductive type electrode 1056, and a first conductive type semiconductor layer on which the first conductive type electrode 1052 is disposed. (1053), a second conductive type semiconductor layer 1055 overlapping with the first conductive type semiconductor layer 1052 and on which the second conductive type electrode 1056 is disposed, and the first and second conductive type semiconductors An active layer 1054 disposed between the layers 1053 and 1055 may be included.
  • the first conductivity type is p-type
  • the second conductivity type may be n-type, and vice versa.
  • it may be a semiconductor light emitting device without the active layer.
  • the first conductive type electrode 1052 may be generated after the semiconductor light emitting device is assembled to the wiring board by self-assembly of the semiconductor light emitting device.
  • the second conductive type electrode 1056 may include the magnetic material.
  • the magnetic material may mean a metal exhibiting magnetism.
  • the magnetic material may be Ni, SmCo, or the like, and as another example, may include a material corresponding to at least one of Gd-based, La-based, and Mn-based.
  • the magnetic material may be provided on the second conductive electrode 1056 in the form of particles.
  • one layer of the conductive type electrode may be formed of a magnetic material.
  • the second conductive type electrode 1056 of the semiconductor light emitting device 1050 may include a first layer 1056a and a second layer 1056b.
  • the first layer 1056a may be formed to include a magnetic material
  • the second layer 1056b may include a metal material other than a magnetic material.
  • the first layer 1056a including a magnetic material may be disposed to contact the second conductivity type semiconductor layer 1055.
  • the first layer 1056a is disposed between the second layer 1056b and the second conductive semiconductor layer 1055.
  • the second layer 1056b may be a contact metal connected to the second electrode of the wiring board.
  • the present invention is not necessarily limited thereto, and the magnetic material may be disposed on one surface of the first conductive type semiconductor layer.
  • the self-assembly device includes a magnetic handler that can be automatically or manually moved in the x, y, z axis on the top of the fluid chamber, or the magnet 163 It may be provided with a motor capable of rotating.
  • the magnet handler and the motor may constitute the position control unit 164. Through this, the magnet 163 rotates in a horizontal direction, a clockwise direction, or a counterclockwise direction with the substrate 161.
  • a light-transmitting bottom plate 166 is formed in the fluid chamber 162, and the semiconductor light emitting devices may be disposed between the bottom plate 166 and the substrate 161.
  • the image sensor 167 may be disposed to face the bottom plate 166 so as to monitor the inside of the fluid chamber 162 through the bottom plate 166.
  • the image sensor 167 is controlled by the control unit 172 and may include an inverted type lens and a CCD so that the assembly surface of the substrate 161 can be observed.
  • the self-assembly device described above is made to use a combination of a magnetic field and an electric field, and if this is used, the semiconductor light emitting devices are seated at a predetermined position on the substrate by the electric field in the process of moving by the position change of the magnet. I can.
  • the assembly process using the self-assembly device described above will be described in more detail.
  • a plurality of semiconductor light emitting devices 1050 including magnetic materials are formed through the process described in FIGS. 5A to 5C.
  • a magnetic material may be deposited on the semiconductor light emitting device.
  • the substrate 161 is transferred to the assembly position, and the semiconductor light emitting devices 1050 are put into the fluid chamber 162 (FIG. 8A).
  • the assembly position of the substrate 161 may be a position disposed in the fluid chamber 162 such that the assembly surface on which the semiconductor light emitting devices 1050 of the substrate 161 are assembled faces downward. I can.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom of the fluid chamber 162 and some may float in the fluid.
  • some of the semiconductor light emitting devices 1050 may sink to the bottom plate 166.
  • the semiconductor light emitting devices 1050 rise in the fluid toward the substrate 161.
  • the original position may be a position away from the fluid chamber 162.
  • the magnet 163 may be composed of an electromagnet. In this case, electricity is supplied to the electromagnet to generate an initial magnetic force.
  • a separation distance between the assembly surface of the substrate 161 and the semiconductor light emitting devices 1050 may be controlled.
  • the separation distance is controlled using the weight, buoyancy, and magnetic force of the semiconductor light emitting devices 1050.
  • the separation distance may be several millimeters to tens of micrometers from the outermost surface of the substrate.
  • magnetic force is applied to the semiconductor light emitting devices 1050 so that the semiconductor light emitting devices 1050 move in one direction within the fluid chamber 162.
  • the magnet 163 is moved in a horizontal direction, a clockwise or counterclockwise direction with the substrate (FIG. 8C).
  • the semiconductor light emitting devices 1050 move in a horizontal direction with the substrate 161 at a position spaced apart from the substrate 161 by the magnetic force.
  • the semiconductor light emitting devices 1050 are moving in a direction horizontal to the substrate 161, they are moved in a direction perpendicular to the substrate 161 by the electric field. It is settled in the set position.
  • the semiconductor light emitting devices 1050 are self-assembled to the assembly position of the substrate 161.
  • cells to which the semiconductor light emitting devices 1050 are inserted may be provided on the substrate 161.
  • a post-process for implementing a display device may be performed by transferring the arranged semiconductor light emitting devices to a wiring board as described above.
  • the magnets so that the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162.
  • the 163 may be moved in a direction away from the substrate 161 (FIG. 8D).
  • the semiconductor light emitting devices 1050 remaining in the fluid chamber 162 fall to the bottom of the fluid chamber 162.
  • the recovered semiconductor light emitting devices 1050 can be reused.
  • the self-assembly device and method described above focuses distant parts near a predetermined assembly site using a magnetic field to increase assembly yield in a fluidic assembly, and applies a separate electric field to the assembly site to selectively select parts only at the assembly site. Let it be assembled. At this time, the assembly board is placed on the top of the water tank and the assembly surface faces down, minimizing the effect of gravity caused by the weight of the parts, and preventing non-specific binding to eliminate defects. That is, in order to increase the transfer yield, the assembly substrate is placed on the top to minimize the effect of gravity or friction, and to prevent non-specific binding.
  • the present invention it is possible to pixelate a semiconductor light emitting device in a large amount on a small-sized wafer and then transfer it to a large-area substrate. Through this, it is possible to manufacture a large-area display device at low cost.
  • the present invention provides a structure and method of an assembled substrate for increasing the yield of the above-described self-assembly process and the process yield after self-assembly.
  • the present invention is limited to when the substrate 161 is used as an assembly substrate. That is, the assembly board to be described later is not used as a wiring board of a display device. Accordingly, hereinafter, the substrate 161 is referred to as an assembly substrate 161.
  • the present invention improves the process yield from two perspectives. First, according to the present invention, a strong electric field is formed at an undesired position, preventing the semiconductor light emitting device from being seated at an undesired position. Second, the present invention prevents the semiconductor light emitting elements from remaining on the assembly substrate when transferring the semiconductor light emitting elements mounted on the assembly substrate to another substrate.
  • the above-described challenges are not individually achieved by different components.
  • the above-described two solutions can be achieved by organically combining the components to be described later with the assembly substrate 161 described above.
  • 10A to 10C are conceptual diagrams showing a state in which a semiconductor light emitting device is transferred after a self-assembly process according to the present invention.
  • the semiconductor light emitting devices are seated at a predetermined position of the assembly substrate 161.
  • the semiconductor light emitting devices mounted on the assembly substrate 161 are transferred to another substrate at least once.
  • the assembly surface of the assembly substrate 161 is in a state in which the assembly surface faces downward (or the direction of gravity).
  • the assembly substrate 161 may be turned over 180 degrees in a state in which the semiconductor light emitting device is seated. Since there is a risk that the semiconductor light emitting device may be separated from the assembly substrate 161 during this process, a voltage must be applied to the plurality of electrodes 161c (hereinafter, assembly electrodes) while the assembly substrate 161 is turned over. The electric field formed between the assembly electrodes prevents the semiconductor light emitting device from being separated from the assembly substrate 161 while the assembly substrate 161 is turned over.
  • the shape is as shown in FIG. 10A. Specifically, as shown in FIG. 10A, the assembly surface of the assembly substrate 161 is in a state that faces upward (or in the opposite direction of gravity). In this state, the transfer substrate 400 is aligned above the assembly substrate 161.
  • the transfer substrate 400 is a substrate for transferring the semiconductor light emitting devices mounted on the assembly substrate 161 to a wiring board by separating them.
  • the transfer substrate 400 may be formed of a PDMS (polydimethylsiloxane) material. Accordingly, the transfer substrate 400 may be referred to as a PDMS substrate.
  • the transfer substrate 400 is aligned with the assembly substrate 161 and then pressed onto the assembly substrate 161. Thereafter, when the transfer substrate 400 is transferred to the upper side of the assembly substrate 161, the semiconductor light emitting devices 350 disposed on the assembly substrate 161 are transferred to the transfer substrate by the adhesion of the transfer substrate 400. Go to (400).
  • the surface energy between the semiconductor light emitting device 350 and the transfer substrate 400 must be higher than the surface energy between the semiconductor light emitting device 350 and the dielectric layer 161b.
  • the semiconductor light emitting device 350 is transferred from the assembly substrate 161 Since the probability of separation increases, the greater the difference between the two surface energies, the more preferable.
  • the transfer substrate 400 when the transfer substrate 400 is pressed onto the assembly substrate 161, the transfer substrate 400 may be configured such that the pressure applied by the transfer substrate 400 is concentrated on the semiconductor light emitting device 350. It may include a protrusion 410. The protrusions 410 may be formed at the same interval as the semiconductor light emitting devices mounted on the assembly substrate 161. After aligning the protrusions 410 to overlap the semiconductor light emitting devices 350, when the transfer substrate 400 is pressed against the assembly substrate 161, the pressure by the transfer substrate 400 is applied to the semiconductor light emitting device. It may be concentrated only on the elements 350. Through this, the present invention increases the probability that the semiconductor light emitting device is separated from the assembly substrate 161.
  • the semiconductor light emitting devices are seated on the assembly substrate 161
  • the pressure by the transfer substrate 400 is not concentrated on the semiconductor light emitting devices 350, so that the semiconductor light emitting devices 350 are separated from the assembly substrate 161 You may be less likely to do it.
  • a protrusion 510 may be formed on the wiring board 500.
  • the transfer substrate 400 and the wiring substrate 500 are aligned so that the semiconductor light emitting devices 350 disposed on the transfer substrate 400 and the protrusions 510 overlap. Thereafter, when the transfer substrate 400 and the wiring substrate 500 are pressed together, the probability of the semiconductor light emitting devices 350 being separated from the transfer substrate 400 due to the protrusion 510 may increase. have.
  • the surface energy between the semiconductor light emitting device 350 and the wiring board 500 is the semiconductor light emitting device. It should be higher than the surface energy between 350 and the transfer substrate 400. As the difference between the surface energy between the semiconductor light emitting device 350 and the wiring board 500 and the surface energy between the semiconductor light emitting device 350 and the transfer substrate 400 increases, the semiconductor light emitting device 350 becomes the transfer substrate 400 Since the probability of deviating from) increases, the greater the difference between the two surface energies, the more preferable.
  • the structure of the wiring electrode and a method of forming the electrical connection may vary depending on the type of the semiconductor light emitting device 350.
  • an anisotropic conductive film may be disposed on the wiring board 500.
  • an electrical connection may be formed between the semiconductor light emitting devices 350 and the wiring electrodes formed on the wiring substrate 500 by simply pressing the transfer substrate 400 and the wiring substrate 500.
  • FIGS. 10A to 10C when manufacturing a display device including semiconductor light emitting devices emitting different colors, the methods described in FIGS. 10A to 10C may be implemented in various ways. Hereinafter, a method of manufacturing a display device including a semiconductor light emitting device emitting red (R), green (G), and blue (B) light will be described.
  • 11 to 13 are flowcharts illustrating a method of manufacturing a display device including a semiconductor light emitting device emitting red (R), green (G), and blue (B) light.
  • the assembly substrate 161 includes a first assembly substrate on which semiconductor light emitting devices emitting a first color are mounted, a second assembly substrate on which semiconductor light emitting devices emitting a second color different from the first color are mounted, It may include a third assembly substrate on which semiconductor light emitting devices that emit light of a third color different from the first color and the second color are mounted.
  • Different types of semiconductor light emitting devices are assembled on each assembly substrate according to the method described with reference to FIGS. 8A to 8E. For example, each of the semiconductor light emitting devices emitting red (R), green (G), and blue (B) light may be assembled on each of the first to third assembly substrates.
  • each of a RED chip, a GREEN chip, and a BLUE chip may be assembled on each of the first to third assembly substrates (RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE).
  • each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by different transfer boards.
  • the first transfer substrate (stamp (R)) is pressed onto the first assembly substrate (RED TEMPLATE) to emit the first color.
  • the second transfer substrate to the second assembly substrate (GREEN TEMPLATE) (Stamp (G)) is pressed to transfer the semiconductor light emitting devices (GREEN chips) emitting the second color from the second assembly substrate (GREEN TEMPLATE) to the second transfer substrate (stamp (G))
  • To the third transfer substrate (stamp (B) the third transfer substrate (stamp (B)).
  • a display device including a RED chip, a GREEN chip, and a BLUE chip
  • three types of assembly substrates and three types of transfer substrates are required.
  • each of a RED chip, a GREEN chip, and a BLUE chip may be assembled on each of the first to third assembly substrates (RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE).
  • each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by the same transfer board.
  • the step of transferring the semiconductor light emitting devices seated on the assembly substrate to the wiring substrate includes pressing a transfer substrate (RGB integrated stamp) to the first assembly substrate (RED TEMPLATE) to emit the first color.
  • RED TEMPLATE Transferring semiconductor light emitting devices (RED chips) from the first assembly substrate (RED TEMPLATE) to the transfer substrate (RGB integrated stamp), and the transfer substrate (RGB integrated stamp) to the second assembly substrate (GREEN TEMPLATE)
  • the third assembly substrate (BLUE) TEMPLATE) By pressing, transferring the semiconductor light emitting device (BLUE chip) emitting the third color from the third assembly substrate (BLUE TEMPLATE) to the transfer substrate (RGB integrated stamp)
  • alignment positions between each of the first to third assembly substrates and the transfer substrate may be different from each other.
  • the relative position of the transfer substrate with respect to the first assembly substrate and the relative position of the transfer substrate with respect to the second assembly substrate may be different from each other.
  • the transfer substrate may shift the alignment position by the PITCH of the SUB PIXEL whenever the type of the assembly substrate is changed.
  • a step of transferring the semiconductor light emitting devices emitting the first to third colors from the transfer substrate to the wiring substrate by pressing the transfer substrate to the wiring substrate is performed.
  • three types of assembly substrates and one type of transfer substrate are required to manufacture a display device including a RED chip, a GREEN chip, and a BLUE chip.
  • each of a RED chip, a GREEN chip, and a BLUE chip may be assembled on one assembly substrate (RGB integrated TEMPLATE).
  • each of the RED chip, the GREEN chip, and the BLUE chip may be transferred to the wiring board by the same transfer board (RGB integrated stamp).
  • a display device including a RED chip, a GREEN chip, and a BLUE chip
  • one type of assembly substrate and one type of transfer substrate are required.
  • the manufacturing method may be implemented in various ways.
  • the present invention provides a method of manufacturing a new display device in a method of assembling semiconductor light emitting devices onto an assembly board and then transferring them to a wiring board.
  • a method of manufacturing a display device according to an embodiment of the present invention includes forming a covalent bond between the semiconductor light emitting device 1050 and the assembly substrate 1000, and decomposing the formed covalent bond. I can.
  • the semiconductor light emitting devices 1050 injected into a chamber containing a fluid may be mounted to a preset position on the assembly substrate 1000 by using an electric field and a magnetic field.
  • This method of assembling the semiconductor light emitting device 1050 is referred to as self-assembly.
  • the assembly substrate 1000 may mean a substrate that temporarily mounts the semiconductor light emitting elements 1050 including the assembly electrodes 1020, and is a wiring electrically connected to the semiconductor light emitting elements 1050 The electrode may not be included.
  • the assembly substrate 1000 includes a base portion 1010 on which the assembly electrodes 1020 are formed, a dielectric layer 1030 stacked on the base portion 1010 to cover the assembly electrodes 1020, and a portion of the assembly electrode 1020.
  • a partition wall 1040 stacked on the dielectric layer 1030 may be formed while forming a cell (or a preset position) on which the semiconductor light emitting device 1050 is mounted along the extending direction of the assembly electrode 1020 so as to overlap.
  • the structure and material of the assembly substrate 1000 are the same as those described above, and thus will be omitted.
  • an operation (S100) of disposing the assembly substrate 1000 including the assembly electrodes 1020 in a chamber containing a fluid may be performed.
  • one surface of the assembly substrate 1000 including the assembly electrodes 1020 (or the surface of the assembly substrate 1000) may be disposed to face the bottom surface of the chamber.
  • the self-assembly of the semiconductor light emitting device 1050 may be performed while the assembly substrate 1000 is immersed in a fluid, and may be performed in a direction opposite to gravity based on the moving direction of the semiconductor light emitting devices 1050.
  • the semiconductor light emitting devices 1050 may be injected into the fluid in the chamber.
  • the semiconductor light emitting devices 1050 injected into the fluid may be blue semiconductor light emitting devices emitting the same color, for example, blue.
  • semiconductor light emitting devices 1050 emitting different colors may be put together in a fluid.
  • the semiconductor light emitting devices 1050 injected into the fluid are at least two types of semiconductors among blue semiconductor light emitting devices emitting blue, green semiconductor light emitting devices emitting green, and red semiconductor light emitting devices emitting red. It may include light emitting devices.
  • the semiconductor light emitting devices 1050 emitting different colors may have different shapes, and a preset position of the assembly substrate 1000 on which the semiconductor light emitting devices 1050 emitting different colors will be mounted It can also have different shapes. Accordingly, the semiconductor light emitting devices 1050 emitting a specific color may be mounted on a specific position of the assembly substrate 1000.
  • the assembly location is distinguished by making the semiconductor light emitting devices 1050 have different shapes according to the color emitted. Can be made possible.
  • a step (S200) of mounting the semiconductor light emitting devices 1050 in a preset position of the assembly substrate 1000 by applying a voltage to at least some of the assembly electrodes 1020 is performed. I can.
  • voltage may be applied to all the assembled electrodes 1020 formed on the assembly substrate 1000, and different When the semiconductor light emitting devices emitting color are sequentially assembled, a voltage may be applied to some of the assembled electrodes 1020.
  • An electric field may be formed on one surface of the assembly substrate 1000 on which the assembly electrodes 1020 are formed by a voltage applied to the assembly electrodes 1020, and the semiconductor light emitting devices 1050 are formed on the assembly substrate 1000 by the electric field. ), and can be seated in a preset position.
  • the semiconductor light emitting devices emitting different colors may be mounted to a preset position on the assembly substrate 1000 having a corresponding shape.
  • a step of forming a magnetic field to move the semiconductor light emitting devices 1050 may be preceded before forming an electric field by applying a voltage to the assembled electrodes 1020.
  • the semiconductor light emitting devices 1050 move along a magnetic field and may be held by the assembly substrate 1000 by an electric field formed on the assembly substrate 1000.
  • the semiconductor light emitting devices 1050 are attached to the assembly substrate 1000 until the assembly substrate 1000 is separated from the fluid and one surface of the assembly substrate 1000 faces the opposite direction of the bottom surface of the chamber.
  • An electric field to capture can be continuously formed.
  • forming a covalent bond between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000 so that the semiconductor light emitting devices 1050 are fixed to the assembly substrate 1000 (S300) Can be performed.
  • the semiconductor light emitting devices 1050 may be fixed to the assembly substrate 1000 by an electric field and covalent bonding.
  • the semiconductor light emitting devices 1050 were held on the assembly substrate 1000 by an electric field.
  • the electric field alone does not have enough force to hold the semiconductor light emitting devices 1050, a minute impact applied to the assembly substrate 1000 or the assembly substrate 1000 contained in the fluid is applied to the assembly substrate 1000 when separating the assembly substrate 1000 from the fluid.
  • a phenomenon in which the semiconductor light emitting devices 1050 are separated from one surface of the assembly substrate 1000 often occurs due to a losing pressure or the like.
  • the semiconductor light emitting devices 1050 seated on the assembly substrate 1000 form covalent bonds with the assembly substrate 1000, the surface of the assembly substrate 1000 and the semiconductor light emitting devices 1050 Surface energy acting therebetween is maximized, and thus, there is an effect of preventing the semiconductor light emitting devices 1050 from being separated from the assembly substrate 1000 due to an impact or the like.
  • the covalent bond may be formed between the surface of the semiconductor light emitting device 1050 and the surface of the assembly substrate 1000 in contact with each other, for example, a passivation layer 1057 surrounding the surface of the semiconductor light emitting device 1050 And a dielectric layer 1030 corresponding to a bottom surface of a cell of the assembly substrate 1000 on which the semiconductor light emitting device 1050 is mounted.
  • the step of forming a covalent bond between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000 (S300) is a step of mounting the semiconductor light emitting devices 1050 at a predetermined position on the assembly substrate 1000 (S200). ), or after the step (S200) of mounting the semiconductor light emitting devices 1050 is completed.
  • the step of forming a covalent bond between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000 includes mounting the semiconductor light emitting devices 1050 at a predetermined position of the assembly substrate 1000 and It can be done at the same time.
  • an operation S400 of separating the assembly substrate 1000 from the fluid may be performed. At this time, even if pressure is applied to the surface of the assembly substrate 1000, an electric field is continuously formed in the assembly substrate 1000, and a covalent bond is formed between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000. Therefore, the semiconductor light emitting devices 1050 may not be separated from the assembly substrate 1000.
  • a step (S500) of decomposing a covalent bond formed between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000 may be performed.
  • the step may be performed after placing one surface of the assembly substrate 1000 on which the semiconductor light emitting devices 1050 is mounted to face the bottom surface of the chamber and to face the opposite direction to the bottom surface of the chamber.
  • a step of transferring the semiconductor light emitting devices 1050 mounted on the assembly substrate 1000 to the wiring substrate on which the wiring electrodes are formed may be performed.
  • the semiconductor light emitting devices 1050 mounted on the assembly substrate 1000 may be first transferred to a stamp made of a PDMS material and then transferred to a wiring board.
  • the wiring electrode may be formed in advance on the wiring board, or after the semiconductor light emitting devices 1050 are transferred, a process of forming the wiring electrode may be performed.
  • the semiconductor light emitting devices 1050 are compared to the assembly substrate 1000.
  • the semiconductor light emitting devices 1050 may be transferred to a stamp having a high surface energy with a high yield.
  • step (S300), and the step formed between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000 It will be described in detail for the step (S500) of decomposing.
  • the semiconductor light emitting devices 1050 and the assembly substrate 1000 may be surface-treated to form a state in which covalent bonding is possible.
  • Surface treatment of the semiconductor light emitting devices 1050 and the assembly substrate 1000 may be performed before self-assembly, and the semiconductor light emitting devices 1050 and the assembly substrate 1000 may be subjected to a surface treatment as described below. It can be placed in a contained chamber.
  • the surfaces of the semiconductor light emitting devices 1050 and the assembly substrate 1000 may include at least one of a predetermined functional group and a predetermined compound formed through surface treatment. Certain functional groups and certain compounds may be those capable of forming a covalent bond.
  • the surface of the semiconductor light emitting devices 1050 on which the predetermined functional group and/or the predetermined compound are formed and the surface of the assembly substrate 1000 may be a passivation layer 1057 and a dielectric layer 1030, respectively, and the passivation layer 1057 and the dielectric layer (1030) may be a layer formed of an inorganic material (eg , SiO 2 , SiN x, etc.).
  • an inorganic material eg , SiO 2 , SiN x, etc.
  • O 2 plasma treatment or SPM (piranha) cleaning may be performed to form a predetermined functional group on the surfaces of the semiconductor light emitting devices 1050 and the assembly substrate 1000.
  • a hydrophilic functional group may be formed.
  • the hydrophilic functional group may be a hydroxyl group.
  • a predetermined compound forming a covalent bond with a functional group may be bonded to at least one of the surfaces of the semiconductor light emitting devices 1050 and the assembly substrate 1000.
  • the predetermined compound may be a silane coupling agent, and the silane coupling agent is a reactor for forming Si-O bonds or CO bonds with the surfaces of the semiconductor light emitting devices 1050 and the assembly substrate 1000. It may be to include.
  • the silane coupling agent may be bonded to only the surface of the assembly substrate 1000 or may be bonded to both the assembly substrate 1000 and the surfaces of the semiconductor light emitting devices 1050. It is also possible to bond only to the surface of the semiconductor light emitting device 1050, but in this specification, an embodiment in which both the semiconductor light emitting device 1050 and the assembly substrate 1000 are bonded to only the surface of the assembly substrate 1000 will be described. do.
  • the assembly substrate 1000 is mixed with a predetermined concentration of tetrapropenyl succinic anhydride (TPSA), 3-Glycidoxypropyl Trimethoxysilane (GPTMS), and Bis[3-( It may be immersed in 99.5% EtOH solution containing any one of triethoxysilyl)propyl]di-sulfide)] and SATES (Succinic Anhydride Triehoxysilane) for a predetermined time.
  • TPSA tetrapropenyl succinic anhydride
  • GPSTMS 3-Glycidoxypropyl Trimethoxysilane
  • SATES succinic Anhydride Triehoxysilane
  • the type of compound, solution concentration, and surface treatment time for surface treatment may be appropriately selected and performed, and the type of compound is also not limited to those exemplified.
  • a covalent bond may be formed between the surface of the semiconductor light emitting device 1050 and the assembly substrate 1000 through the heat treatment of the assembly substrate 1000 after the surface treatment.
  • a compound formed between a functional group formed on the surface of the semiconductor light emitting devices 1050 through heat treatment and a compound formed on the surface of the assembly substrate 1000, or a compound formed on the surface of the semiconductor light emitting devices 1050 and the assembly substrate 1000 It can form covalent bonds in the liver.
  • the heat treatment temperature may vary depending on the type of a predetermined functional group or a predetermined compound formed on the surface of the semiconductor light emitting devices 1050 or the assembly substrate 1000, but it is preferable not to exceed 250°C. At a temperature exceeding 250° C., there is a risk that the semiconductor light emitting devices 1050 may be damaged.
  • the heat treatment is only one embodiment for forming a covalent bond, and energy may be supplied in various ways to form a covalent bond between the assembly substrate 1000 and the semiconductor light emitting device 1050.
  • the covalent bond formed between the semiconductor light emitting devices 1050 and the assembly substrate 1000 separates the assembly substrate 1000 from the fluid in order to transfer the semiconductor light emitting devices 1050 to the wiring board. It can be disassembled after it has been made.
  • FIG. 16(a) to (c) are views showing various embodiments of the step of decomposing a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • the covalent bond formed between the semiconductor light emitting devices 1050 and the surface of the assembly substrate 1000 may be decomposed by any one of a reduction reaction, light treatment, and heat treatment, and the decomposition method is semiconductor light emission. It may be determined according to the structure of the silane coupling agent that forms a covalent bond between the device 1050 and the assembly substrate 1000.
  • 17 is a diagram showing a first embodiment and a decomposition process of a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • TPSA is used as a silane coupling agent for forming a covalent bond between the semiconductor light emitting device 1050 and the surface of the assembly substrate 1000.
  • Si-O bonds are formed between the assembly substrate 1000 and TPSA (reaction with the silane group of TPSA), and CO bonds are formed between the semiconductor light emitting device 1050 and TPSA (reaction with the carbonyl group of TPSA).
  • a covalent bond may be formed between the surface of 1000 and the semiconductor light emitting device 1050. In this case, surface treatment and heat treatment may be performed to form a covalent bond.
  • the covalent bond formed by TPSA may separate the semiconductor light-emitting device 1050 from the assembly substrate 1000 by adding a reducing agent (eg, NaBH 4 ) to break CO bonds on the surface side of the semiconductor light-emitting device 1050.
  • a reducing agent eg, NaBH 4
  • FIG. 18 is a view showing a second embodiment and a decomposition process of a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • the silane coupling agent according to an embodiment of the present invention may further include an intramolecular S-S bond.
  • 18 is an example in which BTD including intramolecular S-S bonds is used as a silane coupling agent for forming a covalent bond between the semiconductor light emitting device 1050 and the surface of the assembly substrate 1000.
  • the assembly substrate 1000 and the semiconductor light emitting device 1050 react with the silane groups on both sides of the BTD to form a Si-O bond, whereby a covalent bond is formed between the surface of the assembly substrate 1000 and the semiconductor light emitting device 1050.
  • surface treatment and heat treatment may be performed to form a covalent bond.
  • the covalent bond formed by BTD can separate the assembly substrate 1000 and the semiconductor light emitting device 1050 from each other by breaking the SS bond in the molecule by adding a reducing agent.
  • a reducing agent NaBH 4 , dithiothreitol (DTT), mercapto ethanol, tris(2-carboxyethyl)phosphine (TCEP), and the like may be added as a reducing agent.
  • 19 is a view showing a third embodiment and a decomposition process of a covalent bond formed between a semiconductor light emitting device and a surface of an assembly substrate.
  • the silane coupling agent according to an embodiment of the present invention may further include an intramolecular nitro benzyl group.
  • the silane coupling agent according to FIG. 19 may be separated from the semiconductor light emitting device 1050 and the assembly substrate 1000 by breaking the C-O bond of the nitrobenzyl group contained in the molecule by light treatment (photon absorption).
  • one of the silane coupling agent bonded to the surface of the semiconductor light emitting device 1050 and the silane coupling agent bonded to the surface of the assembly substrate 1000 is an intramolecular conjugate diene, and the other is an intramolecular multiple bond. (Hereinafter, a diene body) may be further included.
  • the conjugate diene and the electrophilic diene can form a covalent bond between the assembly substrate 1000 and the semiconductor light emitting device 1050 by forming a cyclohexene derivative at a low temperature, and the formed covalent bond is conjugated again through high-temperature heat treatment.
  • the semiconductor light emitting device 1050 may be separated from the assembly substrate 1000 while being re-decomposed into a gate diene and a diene body.
  • the manufacturing method of the display device includes forming a covalent bond between the assembly substrate 1000 and the semiconductor light emitting device 1050, during self-assembly or after self-assembly.
  • the assembly substrate 1000 is separated from the fluid, it is possible to prepare for a phenomenon in which the semiconductor light emitting devices 1050 are separated from the assembly substrate 1000 due to an impact applied to the assembly substrate 1000.
  • the assembly substrate 1000 before transferring the assembled semiconductor light emitting devices 1050 to the wiring board, including the step of dissolving the covalent bond formed between the assembled substrate 1000 and the semiconductor light emitting device 1050, the assembly substrate 1000 and the semiconductor light emission.
  • the surface energy acting between the devices 1050 there is an effect that the semiconductor light emitting devices 1050 can be transferred with a high yield.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 디스플레이 장치의 제조방법은 반도체 발광소자를 조립 기판에 조립한 후 배선 기판으로 전사하는 방식에 있어서, 자기장 및 전기장을 이용한 자가조립이 진행되는 동안에는 반도체 발광소자가 조립 기판으로부터 이탈되지 않도록 반도체 발광소자와 조립 기판 사이에 공유결합을 형성하여 반도체 발광소자를 조립 기판에 고정시키고, 배선 기판으로 전사할 때는 상기 형성된 공유결합을 분해시켜 반도체 발광소자가 조립 기판으로부터 용이하게 탈착될 수 있도록 하는 것을 특징으로 한다.

Description

반도체 발광소자를 이용한 디스플레이 장치의 제조방법
본 발명은 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자를 이용한 디스플레이 장치를 제조하는 방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
그러나, LCD의 경우 빠르지 않은 반응 시간과, 백라이트에 의해 생성된 광의 낮은 효율 등의 문제점이 존재하고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 효율이 낮은 취약점이 존재한다.
이에 반해, 디스플레이에 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
한편, 자가조립 방식에는 반도체 발광소자를 배선이 형성된 배선 기판 (또는 최종 기판)에 직접 조립하는 방식 및 반도체 발광소자를 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식이 있다.
최종 기판에 직접 조립하는 방식은 공정 측면에서 효율적이며, 조립 기판을 이용하는 경우에는 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어 두 방식이 선택적으로 사용되고 있다.
본 발명의 일 목적은 반도체 발광소자를 조립 기판에 조립한 후 배선 기판으로 전사하는 방식에 있어서, 자기장 및 전기장을 이용한 자가조립이 진행되는 동안에는 반도체 발광소자가 조립 기판으로부터 이탈되지 않도록 반도체 발광소자와 조립 기판 사이에 공유결합을 형성하여 반도체 발광소자를 조립 기판에 고정시키고, 배선 기판으로 전사할 때는 상기 형성된 공유결합을 분해시켜 반도체 발광소자가 조립 기판으로부터 용이하게 탈착될 수 있도록 하는 디스플레이 장치의 제조방법을 제공하는 것이다.
본 발명의 실시예에 따르면, 전기장 및 자기장을 이용하여 유체가 담긴 챔버 내 투입된 반도체 발광 소자들을 조립 전극들을 포함하는 조립 기판의 미리 설정된 위치로 안착시키는 디스플레이 장치의 제조방법에 있어서, 상기 조립 전극들을 포함하는 상기 조립 기판의 일면이 상기 챔버의 바닥면을 향한 상태에서, 상기 조립 기판을 상기 챔버 내 유체에 잠기도록 배치시키는 단계; 상기 조립 전극들 중 적어도 일부 조립 전극들에 전압을 인가하여 상기 조립 기판의 미리 설정된 위치에 상기 반도체 발광소자들을 안착시키는 단계; 상기 반도체 발광소자들이 상기 조립 기판에 고정되도록 상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 공유결합을 형성시키는 단계; 상기 조립 기판을 상기 유체로부터 분리시키는 단계; 상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 형성된 공유결합을 분해시키는 단계; 및 상기 반도체 발광 소자들을 배선 전극이 형성된 배선 기판으로 전사하는 단계를 포함하며, 상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 공유결합을 형성시키는 단계는, 상기 조립 기판의 미리 설정된 위치에 상기 반도체 발광 소자들을 안착시키는 단계와 동시에 진행되거나, 상기 반도체 발광소자들을 안착시킨 후 진행되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자들 및 상기 조립 기판의 표면은, 상기 반도체 발광소자들 및 상기 조립 기판의 표면 사이에 공유결합을 형성하기 위한 소정 작용기 및 소정 화합물 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 조립 기판은, 상기 조립 전극들이 형성된 베이스부; 상기 조립 전극들을 덮도록 상기 베이스부에 적층되는 유전체층; 및 상기 조립 전극의 일부와 오버랩 되도록 상기 조립 전극의 연장 방향을 따라 상기 반도체 발광소자가 안착되는 셀을 형성하면서 상기 유전체층에 적층되는 격벽을 포함하고, 상기 유전체층은, 상기 소정 작용기 및 상기 소정 화합물 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 및 상기 조립 기판의 표면에 형성되는 상기 소정 작용기는 하이드록실기인 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 및 상기 조립 기판의 표면에 결합되는 상기 소정 화합물은 실란 커플링제이며, 상기 실란 커플링제는, 상기 반도체 발광소자 및 상기 조립 기판의 표면 중 적어도 어느 하나에 결합되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자들 및 상기 조립 기판의 표면에 결합된 상기 소정 화합물 간에 공유결합을 형성하거나, 또는 상기 조립 기판의 표면에 결합된 상기 소정 화합물과 상기 반도체 발광소자들 표면에 형성된 상기 소정 작용기 간에 공유결합을 형성하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 실란 커플링제는, 상기 반도체 발광소자들 및 상기 조립 기판의 표면과 Si-O 결합 및 C-O 결합 중 어느 하나의 결합을 형성하기 위한 반응기를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 실란 커플링제는, 분자 내 S-S 결합을 더 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 실란 커플링제는, 분자 내 니트로 벤질기를 더 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자의 표면 및 상기 조립 기판의 표면에 상기 실란 커플링제가 결합되는 경우, 상기 반도체 발광소자의 표면에 결합된 상기 실란 커플링제와 상기 조립 기판의 표면에 결합된 상기 실란 커플링제 중 어느 하나는 분자 내 컨쥬게이트 다이엔을 더 포함하고, 다른 하나는 분자 내 다중결합을 더 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 형성된 공유 결합을 분해시키는 단계는, 환원반응, 광처리 및 열처리 중 어느 하나에 의하는 것을 특징으로 한다.
본 발명의 실시예에 따른 디스플레이 장치의 제조방법은 조립 기판의 표면과 반도체 발광소자들 사이에 공유결합을 형성하여 유체 내에서 진행되는 자가조립 중 또는 자가조립 이후 조립 기판을 유체로부터 분리시킬 때 조립 기판에 가해지는 충격 등에 의해 반도체 발광소자들이 조립 기판으로부터 이탈되는 현상을 방지할 수 있으며, 따라서 이후 반도체 발광소자들을 배선 기판으로 전사하는 단계에서 전사 수율을 향상시킬 수 있는 효과가 있다.
또한, 조립 기판을 유체로부터 분리시킨 후, 반도체 발광소자들을 배선 기판으로 전사하기 이전에 반도체 발광소자들과 조립 기판의 표면 사이에 형성된 공유결합을 분해하는 단계를 수행하여, 반도체 발광소자들을 조립 기판으로부터 용이하게 탈착시킬 수 있는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 11 내지 도 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
도 14는 본 발명의 실시예에 따른 디스플레이 장치의 제조방법을 나타낸 순서도이다.
도 15(a) 내지 (d)는 조립 기판의 표면처리를 위한 다양한 화합물들을 나타낸 도면이다.
도 16(a) 내지 (c)는 반도체 발광소자와 조립 기판 표면 사이에 형성된 공유결합을 분해시키는 단계의 다양한 실시예를 나타낸 도면이다.
도 17은 반도체 발광소자와 조립 기판 표면 사이에 형성되는 공유결합의 제1 실시예 및 분해 과정을 나타낸 도면이다.
도 18은 반도체 발광소자와 조립 기판 표면 사이에 형성되는 공유결합의 제2 실시예 및 분해 과정을 나타낸 도면이다.
도 19는 반도체 발광소자와 조립 기판 표면 사이에 형성되는 공유결합의 제3 실시예 및 분해 과정을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultra book), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(152)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립 하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립 하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층 (153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μ￥μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 본 발명은 상술한 자가 조립 공정의 수율 및 자가 조립 이후 공정 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정된다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다.
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어, 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판 (161)의 유기적인 결합에 의해 달성될 수 있다.
본 발명에 대하여 구체적으로 설명하기에 앞서, 자가 조립 후 디스플레이 장치를 제조하기 위한 후공정에 대하여 설명한다.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 8a 내지 8e에서 설명한 자가 조립 공정이 종료되면, 조립 기판(161)의 기설정된 위치에는 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시 예에 대하여 설명하지만 이에 한정되지 않고, 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.
한편, 자가 조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가 조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에, 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.
자가 조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161) 상측에 얼라인 된다.
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판 (400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서, 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면, 전사 기판(400)의 부착력에 의하여, 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다.
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지와 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록, 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩되도록 얼라인 한 후, 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우, 전사 기판 (400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해, 본 발명은 반도체 발광소자가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.
한편, 상기 반도체 발광소자들이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다.
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜, 반도체 발광소자들(350)을 상기 전사 기판(400)에서 상기 배선 기판 (500)으로 전사시키는 단계가 진행된다. 이때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 상기 돌출부(510)가 오버랩되도록, 상기 전사 기판(400)과 상기 배선 기판(500)을 얼라인 시킨다. 이후, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시킬 경우, 상기 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판 (500)으로 전사되기 위해서는, 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판 (500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
상기 배선 기판(500)으로 상기 전사 기판(400)에 배치된 반도체 발광소자를(350) 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 상기 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시키는것 만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들간에 전기적 연결이 형성될 수 있다.
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 10c에서 설명한 방법은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법에 대하여 설명한다.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판, 상기 제1색 및 제2색과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 8e에서 설명한 방법에 따라, 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3조립 기판 각각에는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다.
도 11을 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 제1전사 기판 (스탬프(R))을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 제1전사 기판(스탬프(R))으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 제2전사 기판 (스탬프(G))을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 제2전사 기판(스탬프(G))으로 전사시키는 단계 및 상기 제3조립 기판(BLUE TEMPLATE)에 제3전사 기판 (스탬프(B))을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 제3전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다.
이후, 상기 제1 내지 제3전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 제1 내지 제3전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 11에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.
이와 달리, 도 12를 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제3조립 기판(BLUE TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계를 포함한다.
이 경우, 상기 제1 내지 제3조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 상기 제1조립 기판에 대한 상기 전사 기판의 상대적 위치와 상기 제2조립 기판에 대한 상기 전사 기판의 상대적 위치는 서로 다를 수 있다. 상기 전사 기판은 조립 기판의 종류가 바뀔 때마다, SUB PIXEL의 PITCH 만큼 얼라인 위치를 쉬프트할 수 있다. 이러한 방식을 통해, 상기 전사 기판을 상기 제1 내지 제3조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.
이 후, 도 11과 마찬가지로, 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 12에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 도 11 및 12와는 달리, 도 13에 따르면, 하나의 조립 기판(RGB 통합 TEMPLATE)에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다.
도 13에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 바와 같이, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조방법은 다양한 방식으로 구현될 수 있다.
본 발명은 반도체 발광소자들을 조립 기판에 조립한 후 배선 기판으로 전사하는 방식에 있어, 새로운 디스플레이 장치의 제조방법을 제공한다.
도 14는 본 발명의 실시예에 따른 디스플레이 장치의 제조방법을 나타낸 순서도이다. 도 14를 참조하면, 본 발명의 실시예에 따른 디스플레이 장치의 제조방법은 반도체 발광소자(1050)와 조립 기판(1000) 간에 공유결합을 형성하는 단계 및 상기 형성된 공유결합을 분해하는 단계를 포함할 수 있다.
이하에서는, 본 발명의 실시예에 따른 디스플레이 장치의 제조방법에 대해 상세하게 설명한다.
본 발명의 실시예에 따른 디스플레이 장치의 제조방법에 의하면, 전기장 및 자기장을 이용하여 유체가 담긴 챔버 내 투입된 반도체 발광소자들(1050)을 조립 기판(1000)의 미리 설정된 위치로 안착시킬 수 있다. 이와 같은 반도체 발광소자(1050)의 조립 방식을 자가조립(self-assembly)이라고 한다.
여기서, 조립 기판(1000)은 조립 전극들(1020)을 포함하는, 반도체 발광 소자들(1050)을 임시로 안착시키는 기판을 의미할 수 있으며, 반도체 발광소자들 (1050)과 전기적으로 연결되는 배선 전극은 포함하지 않을 수 있다.
조립 기판(1000)은 조립 전극들(1020)이 형성된 베이스부(1010), 조립 전극들(1020)을 덮도록 베이스부(1010)에 적층되는 유전체층(1030), 조립 전극 (1020)의 일부와 오버랩 되도록 조립 전극(1020)의 연장 방향을 따라 반도체 발광소자(1050)가 안착되는 셀(또는 미리 설정된 위치)을 형성하면서 유전체층 (1030)에 적층되는 격벽(1040)을 포함할 수 있다.
조립 기판(1000)의 구조 및 소재는 전술한 것과 동일하므로 생략한다.
본 발명의 실시예에 따르면, 먼저, 조립 전극들(1020)을 포함하는 조립 기판(1000)을 유체가 담긴 챔버 내 배치하는 단계(S100)가 수행될 수 있다. 이 때, 조립 전극들(1020)을 포함하는 조립 기판(1000)의 일면(또는 조립 기판 (1000)의 표면)이 챔버의 바닥면을 향하도록 배치될 수 있다.
반도체 발광소자(1050)의 자가조립은 조립 기판(1000)이 유체 내 담긴 상태에서 진행될 수 있으며, 반도체 발광소자들 (1050)의 이동 방향 기준 중력의 반대 방향으로 진행될 수 있다.
한편, 조립 기판(1000)을 배치하기 전에 챔버 내 유체에는 반도체 발광 소자들(1050)이 투입된 상태일 수 있다.
일 실시예로, 유체 내 투입된 반도체 발광소자들(1050)은 동일한 색상, 예를 들어, 청색을 발광하는 청색 반도체 발광소자들 일 수 있다.
다른 실시예로, 유체 내에는 서로 다른 색상을 발광하는 반도체 발광 소자들(1050)이 함께 투입된 상태일 수 있다. 예를 들어, 유체 내 투입된 반도체 발광소자들 (1050)은 청색을 발광하는 청색 반도체 발광소자들, 녹색을 발광하는 녹색 반도체 발광소자들 및 적색을 발광하는 적색 반도체 발광소자들 중 적어도 2 종류 이상의 반도체 발광소자들을 포함할 수 있다. 이 때, 서로 다른 색상을 발광하는 반도체 발광소자들(1050)은 서로 다른 형상을 가질 수 있으며, 서로 다른 색상을 발광하는 반도체 발광소자들(1050)이 안착될 조립 기판(1000)의 미리 설정된 위치 또한 서로 다른 형상을 가질 수 있다. 따라서, 특정 색상을 발광하는 반도체 발광소자들(1050)은 조립 기판(1000)의 특정 위치에 안착될 수 있다.
즉, 챔버 내 서로 다른 색상을 발광하는 반도체 발광소자들(1050)이 동시에 투입된 상태에서 자가조립을 진행하는 경우, 반도체 발광소자(1050)가 발광하는 색상에 따라 상이한 형상을 갖도록 함으로써 조립 위치의 구별을 가능하게 할 수 있다.
다음으로, 조립 전극들(1020) 중 적어도 일부 조립 전극들(1020)에 전압을 인가하여 조립 기판(1000)의 미리 설정된 위치에 반도체 발광소자들 (1050)을 안착시키는 단계(S200)가 수행될 수 있다.
단일 색상의 반도체 발광소자들을 조립하거나, 서로 다른 색상을 발광하는 반도체 발광소자들을 동시에 조립하는 경우에는, 조립 기판(1000)에 형성된 모든 조립 전극들(1020)에 전압을 인가할 수 있으며, 서로 다른 색상을 발광하는 반도체 발광소자들을 순차적으로 조립하는 경우에는, 일부 조립 전극들(1020)에 전압을 인가할 수 있다.
조립 전극들(1020)이 형성된 조립 기판(1000)의 일면에는 조립 전극들 (1020)에 인가된 전압에 의해 전기장이 형성될 수 있으며, 반도체 발광 소자들(1050)은 전기장에 의해 조립 기판(1000)으로 유도되어, 미리 설정된 위치에 안착될 수 있다. 이 때, 서로 다른 색상을 발광하는 반도체 발광 소자들은 대응되는 형상을 갖는 조립 기판(1000)의 미리 설정된 위치로 안착될 수 있다.
한편, 본 설명에서는 생략하였으나 조립 전극들(1020)에 전압을 인가하여 전기장을 형성하기 이전에 반도체 발광소자들(1050)을 이동시키기 위해 자기장을 형성하는 단계가 선행될 수 있다.
즉, 자가조립 방법에 따르면, 반도체 발광소자들(1050)은 자기장을 따라 이동하며, 조립 기판(1000)에 형성된 전기장에 의해 조립 기판(1000)에 붙잡혀 있을 수 있다.
한편, 자가조립이 완료되더라도 조립 기판(1000)이 유체로부터 분리되어 조립 기판(1000)의 일면이 챔버의 바닥면의 반대 방향을 향할 때까지 조립 기판 (1000)에는 반도체 발광소자들(1050)을 붙잡기 위한 전기장이 계속적으로 형성될 수 있다.
본 발명의 실시예에 따르면, 반도체 발광소자들(1050)이 조립 기판 (1000)에 고정되도록 반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에 공유결합을 형성하는 단계(S300)가 수행될 수 있다. 본 발명의 실시예에 따르면, 반도체 발광소자들(1050)은 전기장 및 공유결합에 의해 조립 기판(1000)에 고정될 수 있다.
종래 방식에 따르면, 반도체 발광소자들(1050)은 전기장 의해 조립 기판 (1000)에 붙잡혀 있었다. 그러나 전기장만으로 반도체 발광소자들(1050)을 붙잡는 힘이 충분하지 않아, 조립 기판(1000)에 가해지는 미세한 충격 또는 유체 내 담긴 조립 기판(1000)을 유체로부터 분리시킬 때 조립 기판(1000)에 가해지는 압력 등에 의해 반도체 발광소자들(1050)이 조립 기판(1000)의 일면으로부터 이탈되는 현상이 종종 발생하였다.
본 발명의 실시예에 따르면, 조립 기판(1000)에 안착된 반도체 발광소자들 (1050)은 조립 기판(1000)과 공유결합을 형성하므로 조립 기판(1000)의 표면과 반도체 발광소자들(1050) 사이에 작용하는 표면 에너지가 극대화되어, 반도체 발광소자들(1050)이 충격 등으로 인하여 조립 기판(1000)으로부터 이탈되는 것을 방지할 수 있는 효과가 있다.
공유결합은 서로 접촉하는 반도체 발광소자들(1050)의 표면과 조립 기판 (1000)의 표면 사이에 형성될 수 있으며, 예를 들어, 반도체 발광소자(1050)의 표면을 둘러싸는 패시베이션층(1057)과 반도체 발광소자(1050)가 안착되는 조립 기판(1000)의 셀의 바닥면에 해당하는 유전체층(1030) 사이에 형성될 수 있다.
반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에 공유결합을 형성시키는 단계(S300)는 조립 기판(1000)의 미리 설정된 위치에 반도체 발광 소자들(1050)을 안착시키는 단계(S200)와 동시에 진행되거나, 반도체 발광소자들 (1050)을 안착시키는 단계(S200)가 완료된 후 진행될 수 있다.
바람직하게는, 반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에 공유결합을 형성시키는 단계는 조립 기판(1000)의 미리 설정된 위치에 반도체 발광소자들(1050)을 안착시키는 단계와 동시에 진행될 수 있다.
다음으로, 조립 기판(1000)을 유체로부터 분리시키는 단계(S400)가 수행될 수 있다. 이 때, 조립 기판(1000)의 표면에 압력이 가해지더라도 조립 기판 (1000)에는 계속적으로 전기장이 형성되고, 반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에는 공유결합이 형성된 상태이므로 반도체 발광소자들 (1050)은 조립 기판(1000)으로부터 이탈되지 않을 수 있다.
다음으로, 반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에 형성된 공유결합을 분해시키는 단계(S500)가 수행될 수 있다. 자세하게는, 해당 단계는 반도체 발광소자들(1050)이 안착된 조립 기판(1000)의 일면이 챔버의 바닥면을 향한 상태에서 챔버의 바닥면 반대 방향을 향하도록 놓인 후 이루어질 수 있다.
마지막으로, 조립 기판(1000)에 안착된 반도체 발광소자들(1050)을 배선 전극이 형성된 배선 기판으로 전사하는 단계가 수행될 수 있다. 조립 기판 (1000)에 안착된 반도체 발광소자들(1050)은 PDMS 소재의 스탬프로 1차 전사된 후, 배선 기판으로 전사될 수 있다. 배선 기판에는 배선 전극이 미리 형성되어 있을 수 있으며, 또는 반도체 발광소자들(1050)이 전사된 후, 배선 전극을 형성하는 공정이 진행될 수도 있다.
본 발명의 실시예에 따르면, 전사 단계 이전에 반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에 형성된 공유결합이 분해되므로, 반도체 발광 소자들(1050)은 조립 기판(1000) 대비 반도체 발광소자들(1050)에 대해 높은 표면 에너지를 갖는 스탬프로 고수율로 전사될 수 있다.
이하에서는, 반도체 발광소자들(1050)과 조립 기판(1000)의 표면 사이에 공유결합을 형성시키는 단계(S300) 및 반도체 발광소자들(1050)과 조립 기판 (1000)의 표면 사이에 형성된 공유결합을 분해시키는 단계(S500)에 대해 자세히 설명한다.
먼저, 반도체 발광소자들(1050) 및 조립 기판(1000)을 표면처리 하여 공유결합이 가능한 상태로 형성할 수 있다. 반도체 발광소자들(1050) 및 조립 기판(1000)의 표면처리는 자가조립 전에 수행될 수 있으며, 반도체 발광소자들 (1050) 및 조립 기판(1000)은 후술하는 것과 같이 표면처리 된 상태에서 유체가 담긴 챔버 내 배치될 수 있다.
반도체 발광소자들(1050) 및 조립 기판(1000)의 표면은 표면처리를 통해 형성된 소정 작용기 및 소정 화합물 중 적어도 하나를 포함할 수 있다. 소정 작용기 및 소정 화합물은 공유결합을 형성할 수 있는 것일 수 있다.
소정 작용기 및/또는 소정 화합물이 형성되는 반도체 발광소자들(1050)의 표면과 조립 기판(1000)의 표면은 각각 패시베이션층(1057) 및 유전체층(1030)일 수 있고, 패시베이션층(1057)과 유전체층(1030)은 무기물(예: SiO 2, SiN x 등)로 형성된 층일 수 있다.
예를 들어, 반도체 발광소자들(1050) 및 조립 기판(1000)의 표면에 소정 작용기를 형성하기 위하여 O 2 플라즈마 처리 또는 SPM(piranha) 세정을 진행할 수 있다. 이를 통해 반도체 발광소자들(1050) 및 조립 기판(1000)의 표면을 활성화시킬 수 있으며, 친수성 작용기를 형성할 수 있다. 예를 들어, 친수성 작용기는 하이드록실기 일 수 있다.
한편, 반도체 발광소자들(1050) 및 조립 기판(1000)의 표면 중 적어도 어느 하나에는 작용기와 공유결합을 형성하는 소정 화합물이 결합될 수 있다. 이 때, 소정 화합물은 실란 커플링제(silane coupling agent)일 수 있으며, 실란 커플링제는 반도체 발광소자들(1050) 및 조립 기판(1000) 표면과 Si-O 결합 또는 C-O 결합을 형성하기 위한 반응기를 포함하는 것일 수 있다.
바람직하게, 실란 커플링제는 조립 기판(1000)의 표면에만 결합되거나 조립 기판(1000) 및 반도체 발광소자들(1050)의 표면에 모두 결합될 수 있다. 반도체 발광소자(1050) 표면에만 결합시키는 것도 가능하나, 본 명세서에서는 조립 기판(1000)의 표면에만 결합되거나 반도체 발광소자(1050) 및 조립 기판 (1000)의 표면에 모두 결합되는 실시예에 대해서 설명한다.
도 15(a) 내지 (d)는 조립 기판의 표면처리를 위한 다양한 화합물들을 나타낸 도면이다.
예를 들어, 조립 기판(1000)의 표면에 실란 커플링제를 결합시키기 위해 조립 기판(1000)을 소정 농도의 TPSA(Tetrapropenyl succinic anhydride), GPTMS (3-Glycidoxypropyl Trimethoxysilane), BTD(Bis[3-(triethoxysilyl)propyl]di-sulfide)], SATES(Succinic Anhydride Triehoxysilane) 중 어느 하나를 포함하는 99.5% EtOH 용액에 소정 시간동안 침지시킬 수 있다. 또한, 조립 기판(1000) 등을 표면처리를 위한 서로 다른 화합물을 포함하는 용액에 순차적으로 처리하여 다층 구조를 형성하는 것도 가능하다.
상기에서 표면처리를 위한 화합물의 종류, 용액 농도, 표면처리 시간 등은 적절하게 선택되어 실시될 수 있으며, 화합물의 종류 또한 예시한 것들로 한정되지 않는다.
한편, 표면처리 이후 조립 기판(1000)을 열처리하는 단계를 통해 반도체 발광소자(1050) 및 조립 기판(1000)의 표면 사이에 공유결합을 형성시킬 수 있다.
구체적으로, 열처리를 통해 반도체 발광소자들(1050) 표면에 형성된 작용기와 조립 기판(1000)의 표면에 형성된 화합물 사이에, 또는 반도체 발광소자들(1050) 및 조립 기판(1000)의 표면에 형성된 화합물 간에 공유 결합을 형성시킬 수 있다.
이 때, 열처리 온도는 반도체 발광소자들(1050) 또는 조립 기판 (1000)의 표면에 형성되는 소정 작용기 또는 소정 화합물의 종류에 따라 달라질 수 있으나, 250℃를 초과하지 않는 것이 바람직하다. 250℃를 초과하는 온도에서는 반도체 발광소자들(1050)이 파손될 수 있는 위험이 있다.
한편, 열처리는 공유결합을 형성시키기 위한 일 실시예에 불과하며, 조립 기판(1000)과 반도체 발광소자(1050) 사이에 공유결합을 형성시키기 위해 다양한 방식으로 에너지가 공급될 수 있음은 물론이다.
본 발명의 실시예에 따르면, 반도체 발광소자들(1050)과 조립 기판(1000) 사이에 형성된 공유결합은 반도체 발광소자들(1050)을 배선 기판으로 전사시키기 위해 조립 기판(1000)이 유체로부터 분리된 이후에 분해시킬 수 있다.
도 16(a) 내지 (c)는 반도체 발광소자와 조립 기판 표면 사이에 형성된 공유결합을 분해시키는 단계의 다양한 실시예를 나타낸 도면이다.
본 발명의 실시예에 따르면, 반도체 발광소자들(1050)과 조립 기판 (1000)의 표면 사이에 형성된 공유 결합은 환원반응, 광처리 및 열처리 중 어느 하나에 의해 분해될 수 있으며, 분해 방식은 반도체 발광소자(1050)와 조립 기판(1000) 사이에 공유결합을 형성하는 실란 커플링제의 구조에 따라 결정될 수 있다.
이하에서는, 실란 커플링제의 구조에 따른 공유결합을 분해하기 위한 다양한 실시예들에 대해 설명한다.
도 17은 반도체 발광소자와 조립 기판 표면 사이에 형성되는 공유결합의 제1 실시예 및 분해 과정을 나타낸 도면이다.
도 17은 반도체 발광소자(1050)와 조립 기판(1000)의 표면 사이에 공유 결합을 형성하기 위한 실란 커플링제로서 TPSA를 사용한 실시예이다. 조립 기판(1000)과 TPSA 사이에는 Si-O 결합이 형성되고(TPSA의 실란기와 반응), 반도체 발광소자(1050)와 TPSA 사이에는 C-O 결합이 형성됨으로써(TPSA의 카보닐기와 반응), 조립 기판(1000)의 표면과 반도체 발광소자(1050) 사이에 공유결합이 형성될 수 있다. 이 때, 공유결합 형성을 위해 표면처리 및 열처리 단계가 수행될 수 있다.
TPSA에 의해 형성된 공유결합은 환원제(예: NaBH 4)를 첨가하여 반도체 발광소자(1050)의 표면 측의 C-O 결합을 끊음으로써 조립 기판(1000)으로부터 반도체 발광소자 (1050)를 분리시킬 수 있다.
도 18은 반도체 발광소자와 조립 기판 표면 사이에 형성되는 공유결합의 제2 실시예 및 분해 과정을 나타낸 도면이다.
도 18을 참조하면, 본 발명의 실시예에 따른 실란 커플링제는 분자 내 S-S 결합을 더 포함할 수 있다. 도 18은 반도체 발광소자(1050)와 조립 기판(1000)의 표면 사이에 공유 결합을 형성하기 위한 실란 커플링제로서 분자 내 S-S 결합을 포함하는 BTD를 사용한 실시예이다. 조립 기판(1000) 및 반도체 발광소자(1050)는 BTD의 양측 실란기와 반응하여 Si-O 결합이 형성되며, 이로써 조립 기판(1000)의 표면과 반도체 발광소자(1050) 사이에 공유결합이 형성될 수 있다. 이 때, 공유결합 형성을 위해 표면처리 및 열처리 단계가 수행될 수 있다.
BTD에 의해 형성된 공유결합은 환원제를 첨가하여 분자 내 S-S 결합을 끊음으로써 조립 기판(1000)과 반도체 발광소자(1050)를 서로 분리시킬 수 있다. 본 실시예에서는, 환원제로 NaBH 4, DTT(Dithiothreitol), mercapto ethanol, TCEP(tris(2-carboxyethyl)phosphine) 등이 첨가될 수 있다.
도 19는 반도체 발광소자와 조립 기판 표면 사이에 형성되는 공유결합의 제3 실시예 및 분해 과정을 나타낸 도면이다.
도 19를 참조하면, 본 발명의 실시예에 따른 실란 커플링제는 분자 내 니트로 벤질기를 더 포함할 수 있다. 도 19에 따른 실란 커플링제는 광처리(포톤 흡수)에 의해 분자 내 포함된 니트로 벤질기의 C-O 결합이 끊어짐으로써, 반도체 발광소자(1050)와 조립 기판(1000)이 분리될 수 있다.
또한, 도면에 도시되지는 않았으나, 반도체 발광소자(1050)의 표면과 조립 기판(1000)의 표면에 각각 실란 커플링제가 결합되는 경우, 반도체 발광 소자(1050)와 조립 기판(1000) 사이에는 Diels-Alder 반응에 의해 공유결합이 형성되고, Diels-Alder 역반응에 의해 형성된 공유결합이 분해될 수 있다.
구체적으로, 반도체 발광소자(1050)의 표면에 결합된 실란 커플링제 및 조립 기판(1000)의 표면에 결합된 실란 커플링제 중 어느 하나는 분자 내 컨쥬게이트 다이엔을, 다른 하나는 분자 내 다중결합(이하, 친다이엔체)을 더 포함할 수 있다.
컨쥬게이트 다이엔과 친다이엔체는 낮은 온도에서 사이클로 헥센 유도체를 형성함으로써 조립 기판(1000)과 반도체 발광소자(1050) 사이에 공유결합을 형성할 수 있으며, 형성된 공유결합은 고온 열처리를 통해 다시 컨쥬게이트 다이엔과 친다이엔체로 재분해되면서, 조립 기판(1000)으로부터 반도체 발광소자(1050)를 분리시킬 수 있다.
이상에서 설명한 것과 같이, 본 발명의 실시예에 따른 디스플레이 장치의 제조방법은 조립 기판(1000)과 반도체 발광소자(1050) 사이에 공유 결합을 형성하는 단계를 포함하여, 자가조립 시 또는 자가조립 후 조립 기판 (1000)이 유체로부터 분리될 때 조립 기판(1000)에 가해지는 충격 등에 의해 반도체 발광소자(1050)들이 조립 기판(1000)으로부터 이탈하는 현상에 대비할 수 있다.
또한, 조립된 반도체 발광소자들(1050)을 배선 기판으로 전사하기 전 조립 기판(1000)과 반도체 발광소자(1050) 사이에 형성된 공유결합을 분해하는 단계를 포함하여 조립 기판(1000)과 반도체 발광소자(1050) 사이에 작용하는 표면 에너지를 조절함으로써 반도체 발광소자들(1050)을 고수율로 전사시킬 수 있는 효과가 있다.
전술한 본 발명은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

Claims (11)

  1. 전기장 및 자기장을 이용하여 유체가 담긴 챔버 내 투입된 반도체 발광 소자들을 조립 전극들을 포함하는 조립 기판의 미리 설정된 위치로 안착시키는 디스플레이 장치의 제조방법에 있어서,
    상기 조립 전극들을 포함하는 상기 조립 기판의 일면이 상기 챔버의 바닥면을 향한 상태에서, 상기 조립 기판을 상기 챔버 내 유체에 잠기도록 배치시키는 단계;
    상기 조립 전극들 중 적어도 일부 조립 전극들에 전압을 인가하여 상기 조립 기판의 미리 설정된 위치에 상기 반도체 발광소자들을 안착시키는 단계;
    상기 반도체 발광소자들이 상기 조립 기판에 고정되도록 상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 공유결합을 형성시키는 단계;
    상기 조립 기판을 상기 유체로부터 분리시키는 단계;
    상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 형성된 공유 결합을 분해시키는 단계; 및
    상기 반도체 발광소자들을 배선 전극이 형성된 배선 기판으로 전사하는 단계를 포함하며,
    상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 공유결합을 형성시키는 단계는, 상기 조립 기판의 미리 설정된 위치에 상기 반도체 발광 소자들을 안착시키는 단계와 동시에 진행되거나, 상기 반도체 발광소자들을 안착시킨 후 진행되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  2. 제1항에 있어서,
    상기 반도체 발광소자들 및 상기 조립 기판의 표면은, 상기 반도체 발광소자들 및 상기 조립 기판의 표면 사이에 공유결합을 형성하기 위한 소정 작용기 및 소정 화합물 중 적어도 하나를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  3. 제2항에 있어서,
    상기 조립 기판은, 상기 조립 전극들이 형성된 베이스부;
    상기 조립 전극들을 덮도록 상기 베이스부에 적층되는 유전체층; 및
    상기 조립 전극의 일부와 오버랩 되도록 상기 조립 전극의 연장 방향을 따라 상기 반도체 발광소자가 안착되는 셀을 형성하면서 상기 유전체층에 적층되는 격벽을 포함하고,
    상기 유전체층은, 상기 소정 작용기 및 상기 소정 화합물 중 적어도 하나를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  4. 제2항에 있어서,
    상기 반도체 발광소자 및 상기 조립 기판의 표면에 형성되는 상기 소정 작용기는 하이드록실기인 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  5. 제2항에 있어서,
    상기 반도체 발광소자 및 상기 조립 기판의 표면에 결합되는 상기 소정 화합물은 실란 커플링제이며,
    상기 실란 커플링제는, 상기 반도체 발광소자 및 상기 조립 기판의 표면 중 적어도 어느 하나에 결합되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  6. 제2항에 있어서,
    상기 반도체 발광소자들 및 상기 조립 기판의 표면에 결합된 상기 소정 화합물 간에 공유결합을 형성하거나, 또는 상기 조립 기판의 표면에 결합된 상기 소정 화합물과 상기 반도체 발광소자들 표면에 형성된 상기 소정 작용기 간에 공유결합을 형성하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  7. 제5항에 있어서,
    상기 실란 커플링제는, 상기 반도체 발광소자들 및 상기 조립 기판의 표면과 Si-O 결합 및 C-O 결합 중 어느 하나의 결합을 형성하기 위한 반응기를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  8. 제7항에 있어서,
    상기 실란 커플링제는, 분자 내 S-S 결합을 더 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  9. 제7항에 있어서,
    상기 실란 커플링제는, 분자 내 니트로 벤질기를 더 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  10. 제7항에 있어서,
    상기 반도체 발광소자의 표면 및 상기 조립 기판의 표면에 상기 실란 커플링제가 결합되는 경우,
    상기 반도체 발광소자의 표면에 결합된 상기 실란 커플링제와 상기 조립 기판의 표면에 결합된 상기 실란 커플링제 중 어느 하나는 분자 내 컨쥬게이트 다이엔을 더 포함하고, 다른 하나는 분자 내 다중결합을 더 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  11. 제1항에 있어서,
    상기 반도체 발광소자들과 상기 조립 기판의 표면 사이에 형성된 공유 결합을 분해시키는 단계는, 환원반응, 광처리 및 열처리 중 어느 하나에 의하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
PCT/KR2019/015638 2019-11-11 2019-11-15 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 WO2021095938A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19952915.7A EP4060742A4 (en) 2019-11-11 2019-11-15 METHOD FOR PRODUCING A DISPLAY DEVICE USING A LIGHT-EMITTING SEMICONDUCTOR COMPONENT
US17/775,746 US20220393074A1 (en) 2019-11-11 2019-11-15 Method of manufacturing display device using semiconductor light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190143750A KR102697604B1 (ko) 2019-11-11 2019-11-11 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR10-2019-0143750 2019-11-11

Publications (1)

Publication Number Publication Date
WO2021095938A1 true WO2021095938A1 (ko) 2021-05-20

Family

ID=69810012

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/015638 WO2021095938A1 (ko) 2019-11-11 2019-11-15 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Country Status (4)

Country Link
US (1) US20220393074A1 (ko)
EP (1) EP4060742A4 (ko)
KR (1) KR102697604B1 (ko)
WO (1) WO2021095938A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230317669A1 (en) * 2020-08-11 2023-10-05 Lg Electronics Inc. Display device using semiconductor light-emitting element, and method for manufacturing same
WO2022045392A1 (ko) * 2020-08-27 2022-03-03 엘지전자 주식회사 디스플레이 장치 제조용 기판
WO2024019571A1 (ko) * 2022-07-21 2024-01-25 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2024025015A1 (ko) * 2022-07-29 2024-02-01 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2024048804A1 (ko) * 2022-08-29 2024-03-07 엘지전자 주식회사 이물 제거 장치
WO2024080390A1 (ko) * 2022-10-11 2024-04-18 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
CN117012696B (zh) * 2023-10-07 2024-01-30 深圳明阳电路科技股份有限公司 一种利用电磁力转移的mini-LED芯板制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070096212A (ko) * 2006-03-21 2007-10-02 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
US20100187002A1 (en) * 2009-01-29 2010-07-29 Seung Seoup Lee Method of attaching die using self-assembling monolayer and package substrate including die attached thereto using self-assembling monolayer
US20120135158A1 (en) * 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
US20140261613A1 (en) * 2013-03-15 2014-09-18 Sandia Corporation Photoelectrochemically driven self-assembly
KR20190122113A (ko) * 2018-04-19 2019-10-29 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723953B (zh) * 2008-03-05 2021-04-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
WO2016060677A1 (en) * 2014-10-17 2016-04-21 Intel Corporation Micro pick and bond assembly
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10361337B2 (en) * 2017-08-18 2019-07-23 Intel Corporation Micro light-emitting diode (LED) display and fluidic self-assembly of same
US20220399313A1 (en) * 2019-10-07 2022-12-15 Lg Electronics Inc. Display device using micro led and method of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070096212A (ko) * 2006-03-21 2007-10-02 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
US20100187002A1 (en) * 2009-01-29 2010-07-29 Seung Seoup Lee Method of attaching die using self-assembling monolayer and package substrate including die attached thereto using self-assembling monolayer
US20120135158A1 (en) * 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
US20140261613A1 (en) * 2013-03-15 2014-09-18 Sandia Corporation Photoelectrochemically driven self-assembly
KR20190122113A (ko) * 2018-04-19 2019-10-29 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4060742A4 *

Also Published As

Publication number Publication date
US20220393074A1 (en) 2022-12-08
EP4060742A1 (en) 2022-09-21
EP4060742A4 (en) 2023-12-13
KR20200026766A (ko) 2020-03-11
KR102697604B1 (ko) 2024-08-23

Similar Documents

Publication Publication Date Title
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021177673A1 (en) A substrate for manufacturing display device and a manufacturing method using the same
WO2021095938A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
WO2020262752A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020256203A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2020091252A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020122698A2 (ko) 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021100947A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치
WO2020251136A1 (en) Method for manufacturing display device and substrate for manufacturing display device
WO2020117032A2 (ko) 반도체 발광소자의 자가조립용 기판 척
WO2021261627A1 (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
WO2021117956A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2021040111A1 (ko) 반도체 발광소자 수거 장치 및 수거 방법
WO2021040110A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2022039309A1 (ko) 디스플레이 장치 제조용 기판 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19952915

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019952915

Country of ref document: EP

Effective date: 20220613