JP2017168493A - Wiring board and method for manufacturing the same - Google Patents

Wiring board and method for manufacturing the same Download PDF

Info

Publication number
JP2017168493A
JP2017168493A JP2016049504A JP2016049504A JP2017168493A JP 2017168493 A JP2017168493 A JP 2017168493A JP 2016049504 A JP2016049504 A JP 2016049504A JP 2016049504 A JP2016049504 A JP 2016049504A JP 2017168493 A JP2017168493 A JP 2017168493A
Authority
JP
Japan
Prior art keywords
core substrate
substrate
wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016049504A
Other languages
Japanese (ja)
Other versions
JP6805511B2 (en
Inventor
典子 狩野
Noriko Kano
典子 狩野
祐幹 新田
Yuki Nitta
祐幹 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2016049504A priority Critical patent/JP6805511B2/en
Publication of JP2017168493A publication Critical patent/JP2017168493A/en
Application granted granted Critical
Publication of JP6805511B2 publication Critical patent/JP6805511B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a preferred singulation method when singulating wiring boards having core substrates made of brittle material, and a wiring board manufactured by the method.SOLUTION: A wiring board includes a core substrate; an interlayer insulation resin layer laminated on the core substrate; a wiring layer laminated on the core substrate or the interlayer insulation resin layer; and a stress relief resin formed on the core substrate so as to surround the wiring layer. In a step for singulating the wiring board, the stress relaxation resin is cut.SELECTED DRAWING: Figure 2

Description

本発明は配線基板、およびその製造方法に関する The present invention relates to a wiring board and a manufacturing method thereof.

半導体チップ、および、外部接続用部材を用いた半導体装置が、画像処理、通信、車載などのさまざま分野で用いられている。また、半導体装置の高性能化、小型軽量化が進む中で、半導体装置に用いられる半導体配線基板においても小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求が高まっている。   Semiconductor devices using semiconductor chips and external connection members are used in various fields such as image processing, communication, and in-vehicle. As semiconductor devices become more sophisticated and smaller and lighter, semiconductor wiring boards used in semiconductor devices are also required to be smaller, have more pins, and have finer pitches for external terminals. The demand is growing.

従来のコア材料には、ガラスエポキシ樹脂に代表される有機コア材料、シリコン材料が用いられてきたが、近年ガラスが注目を浴びている。これはガラスがシリコンと同様に平坦かつ平滑な特性が有機材料よりも微細配線形成に適し、吸湿や熱時の変形が少なく、また、シリコンより電気的に優位であることが挙げられる。   As the conventional core material, an organic core material typified by a glass epoxy resin and a silicon material have been used. In recent years, glass has attracted attention. This is because glass, like silicon, has flat and smooth characteristics suitable for forming fine wirings than organic materials, has less moisture absorption and heat deformation, and is electrically superior to silicon.

配線基板は、生産性において支持体となるコア基板に配線層と層間絶縁樹脂層40を複数回積層し大判の配線基板を形成した後、配線基板を所要寸法にダイシングして配線基板に個片化する。   The wiring substrate is formed by laminating the wiring layer and the interlayer insulating resin layer 40 a plurality of times on a core substrate which is a support body in productivity to form a large-sized wiring substrate, and then dicing the wiring substrate to a required size and separating the wiring substrate into individual pieces. Turn into.

しかしながら、ガラスは寸法安定性、電気的特性には優れるものの切断面が脆弱な材料であり割れが生じやすい。
配線基板の構造上、該ガラス基板と線膨張係数の異なる樹脂層と配線層を複数回積層するため、温度変化があると線膨張係数の差により樹脂層、配線層、コア基板で線膨張係数が変わり、各層内部に内部応力が生じることとなる。内部応力は大判の配線基板では、物体の平衡状態を保つため正負の応力がつりあった状態にあるが、個片化する際に亀裂(クラック)が生じた部分があると応力集中部となりやすい。よって割れの起きやすいガラスなどの脆性材料の場合、個片化の際の衝撃によりコア基板断面に微小なクラックが生じることが知られている。このコア基板断面のクラックは、個片化後、該クラック部分をきっかけにコア基板内部に蓄積された内部応力が開放され、コア基板が裂ける方向に割れが進展する可能性がある。
However, although glass is excellent in dimensional stability and electrical characteristics, it is a material having a fragile cut surface and is likely to crack.
Due to the structure of the wiring board, a resin layer and a wiring layer having a different linear expansion coefficient from that of the glass substrate are laminated several times. Therefore, if there is a temperature change, the linear expansion coefficient is different between the resin layer, the wiring layer and the core board due to the difference in the linear expansion coefficient. Changes, and internal stress is generated inside each layer. In a large-sized wiring board, the internal stress is in a state where positive and negative stresses are balanced in order to maintain the equilibrium state of the object. However, if there is a portion where a crack occurs when it is separated into individual pieces, it tends to be a stress concentration portion. Therefore, it is known that in the case of a brittle material such as glass that is easily cracked, a minute crack is generated in the cross section of the core substrate due to an impact at the time of singulation. The cracks in the cross section of the core substrate may be separated into pieces, and the internal stress accumulated in the core substrate may be released by using the crack portion as a trigger, and the crack may progress in the direction in which the core substrate is torn.

このような割れを発生させない個片化法としては、例えばコア基板のパッケージ用基板外周部にあたる部分に金属層を形成し、個片化後に露出した金属層をエッチング処理により取り除き、コア基板と絶縁層で確定される溝部を作製する。この溝部はコア基板の外周付近に応力が加わることを抑制することができる。これによりコア基板に破壊が生じることを、簡易な構成によって効果的に抑制することができる(例えば、特許文献1参照)。   As an individualization method that does not cause such cracking, for example, a metal layer is formed on the outer periphery of the package substrate of the core substrate, and the metal layer exposed after the individualization is removed by etching to insulate the core substrate. Grooves defined by layers are made. This groove part can suppress that stress is added to the outer periphery vicinity of a core board | substrate. This can effectively prevent the core substrate from being broken by a simple configuration (see, for example, Patent Document 1).

しかしながら、この方法はコア基板上の金属層をダイシングブレードで切断するため、ダイシングブレードの目詰まりによる切削力の低下から、コア基板断面に多くのクラックを発生させてしまう懸念がある。また、ダイシング工程により個片化した直後にコア基板の破壊が発生する懸念がある。   However, since this method cuts the metal layer on the core substrate with a dicing blade, there is a concern that many cracks may be generated in the cross section of the core substrate due to a reduction in cutting force due to clogging of the dicing blade. Further, there is a concern that the core substrate may be broken immediately after being separated into pieces by the dicing process.

特開2005−231005号公報JP-A-2005-231005

そこで本願発明は、脆性材料からなるコア基板に、層間絶縁樹脂層40と配線層を積層した配線基板を個片化する際またはその後の温度変化によって、コア基板の切断面に破壊を生じることのない配線基板の提供およびその個片化方法、ならびにこの方法により製造した半導体パッケージ用途の配線基板を提供することを目的としている。   In view of this, the present invention may cause damage to the cut surface of the core substrate when the wiring substrate in which the interlayer insulating resin layer 40 and the wiring layer are laminated on the core substrate made of a brittle material or when the temperature changes thereafter. It is an object of the present invention to provide a wiring board that is not used and to singulate it, and to provide a wiring board that is manufactured by this method and is used for a semiconductor package.

本発明者は、鋭意検討の結果、上記のような従来の課題を解決することができた。   As a result of intensive studies, the present inventor has been able to solve the conventional problems as described above.

本発明の一態様は、コア基板と、コア基板に積層される層間絶縁樹脂層と、コア基板あるいは層間絶縁樹脂層の上に積層された配線層と、配線層を囲むように、コア基板の上に形成された応力緩和樹脂とを含む配線基板である。   One embodiment of the present invention includes a core substrate, an interlayer insulating resin layer stacked on the core substrate, a wiring layer stacked on the core substrate or the interlayer insulating resin layer, and the core substrate so as to surround the wiring layer. A wiring board including a stress relaxation resin formed thereon.

本発明の別の一態様は、コア基板の上に、配線層と、層層間絶縁樹脂層とを積層する工程と、コア基板に最も近い配線層を囲むように、コア基板の上に応力緩和樹脂を形成する工程とを含む、配線基板の製造方法である。   Another aspect of the present invention includes a step of laminating a wiring layer and an interlayer insulating resin layer on the core substrate, and stress relaxation on the core substrate so as to surround the wiring layer closest to the core substrate. And a step of forming a resin.

本発明の別の一態様は、コア基板と、コア基板に積層される層間絶縁樹脂層と、コア基板あるいは層間絶縁樹脂層の上に積層された配線層と、配線層を囲むように、コア基板の上に形成された応力緩和樹脂とを含むパッケージ用基板である。   Another embodiment of the present invention includes a core substrate, an interlayer insulating resin layer stacked on the core substrate, a wiring layer stacked on the core substrate or the interlayer insulating resin layer, and a core so as to surround the wiring layer. A package substrate including a stress relaxation resin formed on the substrate.

本発明にかかる配線基板の個片化方法によれば、脆弱材料をコア材料として用いる配線基板であっても、個片化した後の配線基板に対して、作製時や実装時において、大きな温度変化があっても、コア基板外周からの断面の割れを抑制し、信頼性の高い配線基板を提供することができる。   According to the method for dividing a wiring board according to the present invention, even a wiring board using a fragile material as a core material has a large temperature at the time of production or mounting with respect to the wiring board after being singulated. Even if there is a change, cracks in the cross section from the outer periphery of the core substrate can be suppressed and a highly reliable wiring board can be provided.

配線基板の概略構成の切断部端面を示す図である。It is a figure which shows the cut part end surface of schematic structure of a wiring board. 実施例1により配線基板を個片化した状態の切断部端面を示す図である。FIG. 3 is a diagram illustrating a cut portion end face in a state where a wiring board is separated into pieces according to Example 1; 実施例2により配線基板を個片化した状態の切断部端面を示す図である。It is a figure which shows the cut part end surface of the state which separated the wiring board by Example 2. FIG. 配線基板の切断部端面を拡大した図である。It is the figure which expanded the cut part end surface of a wiring board. 実施例1にて配線基板の一方の面に分離溝を形成した状態を示す図である。6 is a diagram illustrating a state where a separation groove is formed on one surface of a wiring board in Example 1. FIG. 実施例1にて配線基板の両面へ分離溝を形成した状態を示す図である。It is a figure which shows the state which formed the separation groove in both surfaces of the wiring board in Example 1. FIG. 実施例1にて配線基板を個片化した部分を拡大した図である。FIG. 3 is an enlarged view of a part obtained by dividing a wiring board in Example 1; 実施例2にて配線基板を個片化した部分を拡大した図である。It is the figure which expanded the part which separated the wiring board in Example 2. FIG. 本発明の一実施形態における、応力緩和樹脂をコア基板に形成した状態を示す図である。It is a figure which shows the state which formed stress relaxation resin in the core board | substrate in one Embodiment of this invention.

以下、本発明にかかる配線基板とその製造方法の実施形態について、図面を参照しながら詳細に説明する。
なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。
本明細書において、「パッケージ用基板」とは、個片化された積層体をいう。また、「配線基板」とは、ダイシングにより個片化される前のパッケージ基板が連結された状態のものをいう。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of a wiring board and a method for manufacturing the same according to the present invention will be described in detail with reference to the drawings.
The following embodiment is merely an example of the present invention, and those skilled in the art can change the design as appropriate.
In this specification, the “package substrate” refers to an individual laminated body. Further, the “wiring board” means a state in which package boards before being separated into pieces by dicing are connected.

(配線基板の構成)
図1は、配線基板の一実施形態の概略構成の切断部端面を示す図である。
本実施形態における配線基板100は、コア基板10とコア基板10の厚さ方向の両面に積層された配線層30と層間絶縁樹脂層40、そして、応力緩和樹脂20を含む。
(Configuration of wiring board)
FIG. 1 is a diagram illustrating a cut end surface of a schematic configuration of an embodiment of a wiring board.
The wiring substrate 100 according to the present embodiment includes the core substrate 10, the wiring layer 30, the interlayer insulating resin layer 40, and the stress relaxation resin 20 stacked on both surfaces of the core substrate 10 in the thickness direction.

(コア基板の加工)
コア基板10は、配線基板100および該配線基板を個片化した後のパッケージ用基板200、あるいは202の電気特性を向上させる材料であればよい。例えば、コア基板10として、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等を用いることができる。好ましくはガラス基板である。例えば、ソーダライムガラスやアルミノ珪酸塩ガラスが挙げられる。本発明のコア基板10に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよい。例えば、表面に粗化処理を行ったものでも、フッ酸で処理したものでもよく、また、ガラス基板表面にシリコン処理を施したものでもよい。本発明の一実施形態において、コア基板10に用いるガラス基板は表面に下地層を形成してもよい。
コア基板10の厚さhは、特に限定されないが、好ましくは50μm〜700μmである。
また、コア基板に貫通孔を開口し、その後、めっきや充填法などによって、電気的な接続を行ってもよい。
(Core substrate processing)
The core substrate 10 may be any material that improves the electrical characteristics of the wiring substrate 100 and the package substrate 200 or 202 after the wiring substrate is singulated. For example, as the core substrate 10, a glass substrate, a silicon substrate, a ceramic substrate, a plastic plate, a plastic tape, or the like can be used. A glass substrate is preferable. Examples thereof include soda lime glass and aluminosilicate glass. The glass substrate used for the core substrate 10 of the present invention may have a surface treated by a method generally performed in the art. For example, the surface may be roughened or treated with hydrofluoric acid, or the glass substrate surface may be treated with silicon. In one embodiment of the present invention, the glass substrate used for the core substrate 10 may have a base layer formed on the surface.
The thickness h 1 of the core substrate 10 is not particularly limited, but is preferably 50 μm to 700 μm.
Alternatively, a through hole may be opened in the core substrate, and then electrical connection may be performed by plating or a filling method.

(配線層の形成)
配線層30は、コア基板10の厚さ方向の表面上または層間絶縁樹脂層40の表面上に形成される。本発明の一実施形態において、少なくとも一部の配線層30はコア基板10に接するように形成される。また、本発明の他の実施形態において、配線層30はコア基板と接しなくてもよい。配線層30は一層または、複数層であってもよい。また、配線層がコア基板の表裏で電気的に接続される部分では、コア基板を貫通する形式がとられる。
配線層30は、当分野で通常用いられる導電性材料を用いて形成することができる。具体的には、配線層30は、銅、銀、すず、金、タングステン、導電性樹脂などを用いて形成することができる。好ましくは銅が用いられる。
(Formation of wiring layer)
The wiring layer 30 is formed on the surface of the core substrate 10 in the thickness direction or on the surface of the interlayer insulating resin layer 40. In one embodiment of the present invention, at least a part of the wiring layer 30 is formed in contact with the core substrate 10. In another embodiment of the present invention, the wiring layer 30 may not be in contact with the core substrate. The wiring layer 30 may be a single layer or a plurality of layers. Further, in a portion where the wiring layer is electrically connected on the front and back of the core substrate, a form penetrating the core substrate is taken.
The wiring layer 30 can be formed using a conductive material usually used in this field. Specifically, the wiring layer 30 can be formed using copper, silver, tin, gold, tungsten, conductive resin, or the like. Preferably, copper is used.

また、配線層30は、当分野で一般的に行われている方法により形成することができる。配線層30の形成方法は、これらに限定されないが、無電解めっき、電気めっきを用いて行うサブトラクティブ法、セミアディティブ法やインクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができる。好ましくはセミアディティブ法である。
セミアディティブ法では以下の方法を用いる。まずコア基板10に銅層などのシード層を形成する。次に、所望のパターンを有するレジストをシード層上に形成する。続いて、シード層の露出した開口部に電解めっき等を用いて、パターン状に形成された配線層となるめっき膜を形成する。その後、レジストを除去し、薄いシード層をエッチングして、配線層30を得る。形成される配線層30の厚さは、形成方法にもよるが、1μmから100μmである。
本発明の一実施形態では、コスト、電気特性、および、製造容易性の観点から、セミアディティブ法を用いて微細配線を形成し、金属種には銅を用いることが好ましい。
The wiring layer 30 can be formed by a method generally performed in this field. Although the formation method of the wiring layer 30 is not limited to these, The subtractive method performed using electroless plating and electroplating, a semi-additive method, an inkjet method, screen printing, and gravure offset printing can be used. A semi-additive method is preferred.
The following method is used in the semi-additive method. First, a seed layer such as a copper layer is formed on the core substrate 10. Next, a resist having a desired pattern is formed on the seed layer. Subsequently, a plating film to be a wiring layer formed in a pattern is formed in the exposed opening of the seed layer using electrolytic plating or the like. Thereafter, the resist is removed and the thin seed layer is etched to obtain the wiring layer 30. The thickness of the wiring layer 30 to be formed is 1 μm to 100 μm although it depends on the forming method.
In one embodiment of the present invention, from the viewpoint of cost, electrical characteristics, and manufacturability, it is preferable to form a fine wiring using a semi-additive method and to use copper as a metal species.

(応力緩和樹脂パターンの形成)
本発明において、コア基板の切断面の表裏に応力緩和樹脂20を用いてパターンを形成する。形成方法については、ここに限定しないが、スクリーン印刷法、転写法、描画法などが考えられる。形成される配線幅は限定されないが、例えば250μmから400μmである。後述するダイシングブレードBの幅として150μm程度が挙げられるため、応力緩和樹脂の幅は200μm程度以上あることが好ましい。本発明の一実施形態では、コスト、および、製造容易性の観点から、スクリーン印刷法を用いて、ダイシングにより個片化するラインよりも広い幅で形成される。また、この厚さhに関しては、配線層30のうちコア基板に近い側から数えて1層目の高さ以上であることが好ましい。応力緩和樹脂20のパターンは配線基板100の個片化切断ラインに沿うように設けることが好ましい。図9では、配線層30を囲むように応力緩和樹脂20を形成した状態を模式的に示している。後述するが、配線基板をダイシングした後に残る応力緩和樹脂の幅は25μm以上が好ましい。図7や図8に示されるように、応力緩和樹脂をダイシングするため、応力緩和樹脂はコア基板の表面端部まで形成された状態である。ダイシングの条件によっては、応力緩和樹脂が一部剥がれてコア基板の端部まで形成されていない事もあり得るが、それは本発明の範囲に含まれると言える。
(Formation of stress relaxation resin pattern)
In the present invention, a pattern is formed using the stress relaxation resin 20 on the front and back of the cut surface of the core substrate. The formation method is not limited to this, but a screen printing method, a transfer method, a drawing method, and the like are conceivable. The width of the formed wiring is not limited, but is, for example, 250 μm to 400 μm. Since the width of the dicing blade B described later is about 150 μm, the width of the stress relaxation resin is preferably about 200 μm or more. In one embodiment of the present invention, from the viewpoint of cost and manufacturability, a screen printing method is used to form a wider width than a line that is separated by dicing. With respect to the thickness h 5, it is preferable counted from the side closer to the core substrate of the wiring layer 30 is not less than the height of the first layer. The pattern of the stress relaxation resin 20 is preferably provided so as to follow the singulation cutting line of the wiring board 100. FIG. 9 schematically shows a state in which the stress relaxation resin 20 is formed so as to surround the wiring layer 30. As will be described later, the width of the stress relaxation resin remaining after dicing the wiring board is preferably 25 μm or more. As shown in FIGS. 7 and 8, in order to dice the stress relaxation resin, the stress relaxation resin is in a state of being formed up to the surface end portion of the core substrate. Depending on the dicing conditions, the stress relaxation resin may be partly peeled off and not formed to the end of the core substrate, but it can be said that it is included in the scope of the present invention.

応力緩和樹脂20の線膨張係数は、1000ppm以下が好ましい。層間絶縁樹脂層40と同程度の線膨張係数を持つことがより好ましい。また、応力緩和樹脂は、層間絶縁樹脂層40より低弾性率の材料であることが好ましい。これにより、配線基板100をダイシングする際に、また半導体チップの実装時において、配線基板100あるいはパッケージ用基板200に大きな温度変化があっても、コア基板外周からの断面の割れを抑制することができる。材料としては、ウレタン樹脂などを主に含む材料が挙げられる。   The linear expansion coefficient of the stress relaxation resin 20 is preferably 1000 ppm or less. More preferably, it has a linear expansion coefficient comparable to that of the interlayer insulating resin layer 40. Further, the stress relaxation resin is preferably a material having a lower elastic modulus than the interlayer insulating resin layer 40. Thereby, when the wiring substrate 100 is diced or when the semiconductor chip is mounted, even if there is a large temperature change in the wiring substrate 100 or the package substrate 200, it is possible to suppress the cracking of the cross section from the outer periphery of the core substrate. it can. Examples of the material include materials mainly containing urethane resin.

(層間絶縁樹脂層40の形成)
本発明の一実施形態において、層間絶縁樹脂層40は配線層30上に形成される。
本発明の他の実施形態において、層間絶縁樹脂層40はコア基板10上にも形成される。
層間絶縁樹脂層40は一層、また複数であってもよい。
(Formation of interlayer insulating resin layer 40)
In one embodiment of the present invention, the interlayer insulating resin layer 40 is formed on the wiring layer 30.
In another embodiment of the present invention, the interlayer insulating resin layer 40 is also formed on the core substrate 10.
One or more interlayer insulating resin layers 40 may be provided.

層間絶縁樹脂層40は、当分野で通常用いられる絶縁性材料を用いて形成することができる。具体的には、層間絶縁樹脂層40は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。本発明の層間絶縁樹脂層40を形成する絶縁性材料には線膨張係数が7ppm〜130ppmのエポキシ配合樹脂が一般的に入手し易く好ましい。   The interlayer insulating resin layer 40 can be formed using an insulating material usually used in this field. Specifically, the interlayer insulating resin layer 40 can be formed using an epoxy resin material, an epoxy acrylate resin, a polyimide resin, or the like. These insulating materials may contain a filler. As the insulating material for forming the interlayer insulating resin layer 40 of the present invention, an epoxy compounded resin having a linear expansion coefficient of 7 ppm to 130 ppm is generally easily available and preferable.

層間絶縁樹脂層40の形成方法としては、たとえば印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、フォトリソグラフィー法、ドクターブレード法、スクリーン印刷などの公知の方法が挙げられる。
本発明の一実施形態では、製造容易性の観点から、スピンコート法、真空ラミネート法、真空プレス法が用いられる。層間絶縁樹脂層40の厚さの合計は限定されない。形成方法によるが、例えば10μm〜90μmである。上記のように形成された層間絶縁樹脂層40は、加熱または光照射により硬化させてもよい。
Examples of the method for forming the interlayer insulating resin layer 40 include a printing method, a vacuum pressing method, a vacuum laminating method, a roll laminating method, a spin coating method, a die coating method, a curtain coating method, a roller coating method, a photolithography method, a doctor blade method, Known methods such as screen printing can be mentioned.
In one embodiment of the present invention, a spin coating method, a vacuum laminating method, and a vacuum pressing method are used from the viewpoint of ease of manufacture. The total thickness of the interlayer insulating resin layer 40 is not limited. Depending on the forming method, for example, it is 10 μm to 90 μm. The interlayer insulating resin layer 40 formed as described above may be cured by heating or light irradiation.

厚さhのコア基板上に層間絶縁樹脂層40と配線層30を形成し、個片化(ダイシング)を行った場合、コア基板10との界面付近にクラックが発生し易いことが知られている。これは、ダイシングの際に発生する衝撃によりコア基板端面に微小なクラックが発生し、これに配線層30と層間絶縁樹脂層40の複合層である配線樹脂複合層の熱応力がコア基板10に対する引っ張り応力として働き、コア基板10のクラックを拡大させるためである。 It is known that when the interlayer insulating resin layer 40 and the wiring layer 30 are formed on the core substrate having the thickness h 1 and singulation (dicing) is performed, cracks are likely to occur near the interface with the core substrate 10. ing. This is because minute cracks are generated on the end face of the core substrate due to the impact generated during dicing, and the thermal stress of the wiring resin composite layer, which is a composite layer of the wiring layer 30 and the interlayer insulating resin layer 40, is applied to the core substrate 10. This is because it acts as a tensile stress and enlarges cracks in the core substrate 10.

そこで、実験では層間絶縁樹脂層40を切断面から任意の位置まで除去を行った上で、ガラスへの切削を実施する手順で個片化を行う。   Therefore, in the experiment, the interlayer insulating resin layer 40 is removed from the cut surface to an arbitrary position, and then separated into pieces by a procedure of cutting into glass.

本発明の一実施形態である配線基板は、これらに限定されるものではないが、多面付けされた配線基板100の該配線基板の切削部を拡大した、図4〜図8に示す工程にしたがって形成することができる。   Although the wiring board which is one Embodiment of this invention is not limited to these, According to the process shown in FIGS. 4-8 which expanded the cutting part of this wiring board of the wiring board 100 multi-faced. Can be formed.

図1は、コア基板10の厚さ方向の表面に、上述した方法を用いて、配線層30、応力緩和樹脂20、層間絶縁樹脂層40をそれぞれ形成した状態を示す。
ついで、配線基板100において所定の切削位置に、幅wを有するダイシングブレードA50を用いて、複数の配線用パッケージ用基板200にを個片化する。
FIG. 1 shows a state in which the wiring layer 30, the stress relaxation resin 20, and the interlayer insulating resin layer 40 are formed on the surface in the thickness direction of the core substrate 10 using the above-described method.
Then, a predetermined cutting position in the wiring substrate 100, by using a dicing blade A50 having a width w 2, singulating plural wiring package substrate 200 fold.

図4は、配線基板100の切断部端面を拡大した図である。コア基板10の両面にそれぞれ積層された配線層30と層間絶縁樹脂層40の厚みの合計は、それぞれh、hである。まず、ダイシングブレードA50でコア基板10の一方の面に積層された厚みhの応力緩和樹脂20と厚みの合計がhである層間絶縁樹脂40を切削する。厚さhは、コア基板10の表面と、そこから最も離れた層間絶縁樹脂層40との距離である。図4の場合、hとhの和である。ダイシングブレードAは、配線層30同士の間、図4ではwの幅がある部分を切削し、配線基板100を各パッケージ用基板200に個片化する。
ダイシングブレードAは一般的なダイシング方法に用いられる物であればよく、例えば樹脂などにダイヤモンド砥粒を埋没させたダイヤモンドブレードである。ダイシングブレードAの幅wは、制限はないが、好ましくは200μmである。
FIG. 4 is an enlarged view of the end surface of the cut portion of the wiring board 100. The total thicknesses of the wiring layer 30 and the interlayer insulating resin layer 40 laminated on both surfaces of the core substrate 10 are h 2 and h 3 , respectively. First, the sum of the stress relaxing resin 20 and the thickness of the thickness h 5 laminated on one surface of the core substrate 10 by the dicing blade A50 to cut the interlayer insulating resin 40 is h 4. The thickness h 6 is the distance between the surface of the core substrate 10 and the interlayer insulating resin layer 40 farthest from the surface. In FIG. 4, the sum of h 4 and h 5. The dicing blade A cuts a portion having a width of w 1 in FIG. 4 between the wiring layers 30 and separates the wiring substrate 100 into each package substrate 200.
The dicing blade A only needs to be a material used in a general dicing method. For example, the dicing blade A is a diamond blade in which diamond abrasive grains are buried in a resin or the like. The width w 2 of the dicing blade A is not limited, but is preferably 200 μm.

切削部を拡大した図5では、コア基板10に配線層30を積層した配線基板100の片側面から基板の厚さ方向に、深さhの溝を形成する。この溝が分離溝60となる。 In Figure 5 an enlarged view of the cutting section, from one side surface of the wiring substrate 100 a wiring layer 30 are stacked in the thickness direction of the substrate on the core substrate 10 to form a groove of depth h 8. This groove becomes the separation groove 60.

図5に示されるように、分離溝60の形成後、コア基板10の表層には、幅wの応力緩和樹脂20が厚さhで残存する。このため、コア基板10にダイシングブレードA50が接触することを防ぐことができる。さらに分離溝60の形成によって応力が不均衡となる配線樹脂複合層の引張応力の発現により、コア層10界面のクラックが進展することを防ぐことができる。 As shown in FIG. 5, after the formation of the separation groove 60, the stress relaxation resin 20 having the width w 3 remains on the surface layer of the core substrate 10 with the thickness h 7 . For this reason, it is possible to prevent the dicing blade A50 from coming into contact with the core substrate 10. Further, the development of the tensile stress of the wiring resin composite layer in which the stress is unbalanced due to the formation of the separation groove 60 can prevent the crack at the interface of the core layer 10 from progressing.

図6では、配線基板100の図5に示される分離溝60と反対側からも同様に分離溝60を形成された状態を示す。
その後、図7に示すように、分離溝60の溝において、その幅内の中央部分の位置で、ダイシングブレードB70によって配線基板100をダイシングして個片化する。これにより、応力緩和樹脂20は段差を持った形状になる(以下、段差部22と呼ぶ)。ダイシングブレードB70の先端の幅wは、分離溝60の上端面幅寸法wよりも小さい幅寸法であり、w>w>wであればこの値は問わない。例えば150μmである。ダイシングブレードBと分離溝の隙間wは50μm以下であることが好ましい。
このときダイシングブレードB70により、コア基板10の外側面を被覆している層間絶縁樹脂層40が削りとられてしまわないようにする必要がある。
FIG. 6 shows a state in which the separation groove 60 is similarly formed from the side opposite to the separation groove 60 shown in FIG.
Thereafter, as shown in FIG. 7, in the groove of the separation groove 60, the wiring substrate 100 is diced into pieces by a dicing blade B <b> 70 at the position of the central portion within the width. As a result, the stress relaxation resin 20 has a stepped shape (hereinafter referred to as a stepped portion 22). Width w 4 of the tip of the dicing blade B70 is smaller width than the upper surface width w 2 of the isolation trench 60, this value does not matter as long as w 1> w 2> w 4 . For example, it is 150 μm. The gap w 5 between the dicing blade B and the separation groove is preferably 50 μm or less.
At this time, it is necessary to prevent the interlayer insulating resin layer 40 covering the outer surface of the core substrate 10 from being removed by the dicing blade B70.

また、他の実施形態として、図8に示すように図5の段階で、ダイシングブレードAを用いて、分離溝を開口する工程で、そのままコア基板への切削を行ってもよい。この場合、0μm≦w<100μmが好ましく、より好ましくは25μm<w≦50μmである。また、この場合は応力緩和樹脂20に段差は形成されず、配線層30あるいは層間絶縁樹脂30を被覆した状態となる。以下、この応力緩和樹脂20を被覆部と呼ぶことがある。 As another embodiment, as shown in FIG. 8, the core substrate may be cut as it is in the step of opening the separation groove using the dicing blade A at the stage of FIG. In this case, 0 μm ≦ w 3 <100 μm is preferable, and 25 μm <w 3 ≦ 50 μm is more preferable. In this case, no step is formed in the stress relaxation resin 20, and the wiring layer 30 or the interlayer insulating resin 30 is covered. Hereinafter, the stress relaxation resin 20 may be referred to as a covering portion.

図2に示されるパッケージ用基板200、図3に示される、個片化方法を変えたパッケージ用基板202において、これらの切断面の一部が応力緩和樹脂20からなる。図5では段差部22、図8では被覆部24として示される。段差部22と被覆部24は、配線層30との界面からそれぞれw+w、wの幅で形成される。また段差部22において厚さが薄い部分、被覆部24はそれぞれ厚さhである。厚さh、hの厚さを持つ配線樹脂混合層とコア基板10の熱膨張の違いからくる熱応力の差を低減する構造としていることで、コア基板10を切削する際、また個片化後にかかる熱時にその切削界面に生じる配線層30と層間絶縁樹脂層40からなる配線樹脂混合層h、hの積層体の引張応力を緩和することができる。 In the package substrate 200 shown in FIG. 2 and the package substrate 202 shown in FIG. 3 in which the singulation method is changed, a part of these cut surfaces is made of the stress relaxation resin 20. In FIG. 5, the step portion 22 is shown, and in FIG. The step portion 22 and the covering portion 24 are formed with widths of w 3 + w 5 and w 3 from the interface with the wiring layer 30, respectively. The small thickness portion at the step portion 22, the covering portion 24 has a thickness h 7 respectively. When the core substrate 10 is cut, it is possible to reduce the difference in thermal stress caused by the difference in thermal expansion between the wiring resin mixed layer having the thicknesses h 2 and h 3 and the core substrate 10. The tensile stress of the laminate of the wiring resin mixed layers h 2 and h 3 composed of the wiring layer 30 and the interlayer insulating resin layer 40 generated at the cutting interface when heated after singulation can be relaxed.

本発明の一実施形態は、配線基板を個片化する工程において、応力緩和樹脂を切断するように配線基板を個片化するパッケージ用基板の製造方法である。   One embodiment of the present invention is a method for manufacturing a package substrate in which the wiring substrate is separated into pieces so as to cut the stress relaxation resin in the step of separating the wiring substrate.

さらに、この個片化する工程において、少なくとも2種類のダイシングブレードを用い、個片化する際に用いるダイシングブレードの幅は、他のダイシングブレードより幅が狭い、パッケージ用基板の製造方法であることが好ましい。   Furthermore, in the step of dividing into pieces, the manufacturing method of the package substrate uses at least two types of dicing blades, and the width of the dicing blade used for dividing into pieces is narrower than other dicing blades. Is preferred.

以下、本発明を用いた実施例について詳細に説明する。   Hereinafter, examples using the present invention will be described in detail.

(実施例1)
コア基板10(アルミノ珪酸塩ガラス)の板厚寸法を300μmとした。
コア基板10の厚さ方向の表面に銅めっきにより4.5μmの厚さの配線層30をセミアディティブ法により形成した。300μmの幅の応力緩和樹脂20を印刷法で幅wを300μm、4.5μm厚で配線層30を囲むように形成した。応力緩和樹脂20として、ウレタン樹脂(日立化成株式会社製、電子・電気部品注型用ウレタン樹脂KU−7002)を用いた。応力緩和樹脂20の線膨張係数は150ppm、25℃におけるヤング率は0.07MPa、25℃における引っ張り強さは0.08MPaだった。配線層30を形成後、表裏面に線膨張係数が34ppmのエポキシ配合樹脂である絶縁性材料を真空ラミネートすることにより積層し、層間絶縁樹脂層40を形成した。配線層の形成と層間絶縁樹脂層の形成を繰り返すことで、配線基板100を得た。
Example 1
The thickness of the core substrate 10 (aluminosilicate glass) was 300 μm.
A wiring layer 30 having a thickness of 4.5 μm was formed on the surface in the thickness direction of the core substrate 10 by copper plating by a semi-additive method. A stress relaxation resin 20 having a width of 300 μm was formed by printing so as to surround the wiring layer 30 with a width w 1 of 300 μm and a thickness of 4.5 μm. As the stress relaxation resin 20, a urethane resin (manufactured by Hitachi Chemical Co., Ltd., urethane resin KU-7002 for casting electronic / electric parts) was used. The stress relaxation resin 20 had a linear expansion coefficient of 150 ppm, a Young's modulus at 25 ° C. of 0.07 MPa, and a tensile strength at 25 ° C. of 0.08 MPa. After the wiring layer 30 was formed, an insulating material, which is an epoxy compounded resin having a linear expansion coefficient of 34 ppm, was laminated on the front and back surfaces by vacuum lamination to form an interlayer insulating resin layer 40. The wiring board 100 was obtained by repeating the formation of the wiring layer and the interlayer insulating resin layer.

次に、図5に示すように、あとでパッケージ用基板200に個片化すべき所定の位置で、ダイシングブレードA50により、この配線基板100の片側面から板厚方向において、200μm幅、深さ25μmの分離溝60を設けた。また、図6に示すように、この配線基板100のもう一方の面からも、250μm幅、深さ25μmの分離溝60を設けた。
分離溝60の作製後、図7に示すように分離溝60の溝幅内の中央部分の位置で、ダイシングブレードB70によって配線基板100をダイシングしてパッケージ用基板200を得た。ダイシングブレードB70の先端の幅は、150μmとした。
実施例1によるパッケージ用基板10個に対し、125℃から−55℃の温度変化を与える試験MIL−STD−883Hを1000サイクル行った。その結果、コア基板の割れなど信頼性の低下は起きなかった。
Next, as shown in FIG. 5, at a predetermined position to be separated into the package substrate 200 later, a dicing blade A50 is used to diminish 200 μm width and depth 25 μm from one side surface of the wiring substrate 100 in the plate thickness direction. The separation groove 60 was provided. Further, as shown in FIG. 6, a separation groove 60 having a width of 250 μm and a depth of 25 μm was also provided from the other surface of the wiring board 100.
After the separation groove 60 was produced, the wiring board 100 was diced by the dicing blade B70 at the position of the central portion within the groove width of the separation groove 60 as shown in FIG. The width of the tip of the dicing blade B70 was 150 μm.
The test MIL-STD-883H which gives a temperature change from 125 ° C. to −55 ° C. was performed 1000 cycles on 10 package substrates according to Example 1. As a result, no deterioration in reliability such as cracking of the core substrate occurred.

(実施例2)
実施例1と同様に配線基板100を作製し、その後、250μmの幅のダイシングブレードA50で配線基板100を図3に示すように、配線基板100の厚さ方向に切削し個片化を行った。
実施例1と同様に10個の配線基板で125℃から−55℃の温度変化を与える試験を行った。その結果、コア基板の割れなど信頼性の低下は起きなかった。
(Example 2)
The wiring board 100 was produced in the same manner as in Example 1, and then the wiring board 100 was cut into pieces by cutting in the thickness direction of the wiring board 100 with a dicing blade A50 having a width of 250 μm as shown in FIG. .
In the same manner as in Example 1, a test for giving a temperature change from 125 ° C. to −55 ° C. was performed on 10 wiring boards. As a result, no deterioration in reliability such as cracking of the core substrate occurred.

(比較例1)
比較例として用いる配線基板は、実施例1、実施例2と違い、コア基板10上に応力緩和樹脂層を形成しなかった。比較例1による配線基板は、3日常温で放置した所、10個の内7個コア基板の割れが起きた。
(Comparative Example 1)
Unlike Example 1 and Example 2, the wiring board used as a comparative example did not form the stress relaxation resin layer on the core substrate 10. When the wiring board according to Comparative Example 1 was left at room temperature for 3 days, 7 of the 10 core boards were cracked.

以上のように、パッケージ用基板200の側面において、応力緩和樹脂20の一部を除去した形状である本実施例であるパッケージ用基板200は、ダイシング段階での配線樹脂混合層h、hの応力不均衡を応力緩和層20で分散し、コア基板10の割れにつながる微小なクラックの発生を低減し、さらに個片化後に応力緩和樹脂20が残存することによって厚みがそれぞれh、hである配線樹脂混合層とコア基板10の線膨張係数の差より生じる応力によるクラック進展を抑制できたと考えられる。 As described above, on the side surface of the package substrate 200, the package substrate 200 according to the present embodiment having a shape obtained by removing a part of the stress relaxation resin 20 has the wiring resin mixed layers h 2 and h 5 at the dicing stage. The stress relaxation layer 20 is dispersed in the stress relaxation layer 20 to reduce the generation of minute cracks that lead to cracks in the core substrate 10, and the stress relaxation resin 20 remains after singulation so that the thicknesses are h 2 and h respectively. It is considered that the crack progress due to the stress caused by the difference in the linear expansion coefficient between the wiring resin mixed layer 5 and the core substrate 10 could be suppressed.

10 コア基板
20 応力緩和樹脂
22 段差部(応力緩和樹脂からなる)
24 被覆部(応力緩和樹脂からなる)
30 配線層
40 層間絶縁樹脂層
50 ダイシングブレードA
60 分離溝
70 ダイシングブレードB
100 本発明の配線基板
200 個片化配線基板(段差あり)
202 個片化配線基板(段差なし)
10 Core substrate 20 Stress relaxation resin 22 Step portion (consisting of stress relaxation resin)
24 Covering part (consisting of stress relaxation resin)
30 Wiring layer 40 Interlayer insulating resin layer 50 Dicing blade A
60 Separation groove 70 Dicing blade B
100 Wiring board of the present invention 200 Divided wiring board (with step)
202 Divided wiring board (no steps)

Claims (13)

コア基板と、
前記コア基板に積層される層間絶縁樹脂層と、
前記コア基板あるいは前記層間絶縁樹脂層の上に積層された配線層と、
前記配線層を囲むように、前記コア基板の上に形成された応力緩和樹脂とを含む配線基板。
A core substrate;
An interlayer insulating resin layer laminated on the core substrate;
A wiring layer laminated on the core substrate or the interlayer insulating resin layer;
A wiring board including a stress relaxation resin formed on the core board so as to surround the wiring layer.
前記応力緩和樹脂の幅は200μm以上である、請求項1に記載の配線基板。   The wiring board according to claim 1, wherein the stress relaxation resin has a width of 200 μm or more. 前記コア基板は、ガラスである、請求項1または2に記載の配線基板。   The wiring substrate according to claim 1, wherein the core substrate is made of glass. コア基板の上に、配線層と、層層間絶縁樹脂層とを積層する工程と、
前記コア基板に最も近い配線層を囲むように、前記コア基板の上に応力緩和樹脂を形成する工程とを含む、配線基板の製造方法。
A step of laminating a wiring layer and an interlayer insulating resin layer on the core substrate;
Forming a stress relaxation resin on the core substrate so as to surround the wiring layer closest to the core substrate.
前記応力緩和樹脂の幅は200μm以上である、請求項4に記載の配線基板の製造方法。   The wiring board manufacturing method according to claim 4, wherein the stress relaxation resin has a width of 200 μm or more. 前記コア基板は、ガラスである、請求項4または5に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 4, wherein the core substrate is made of glass. コア基板と、
前記コア基板に積層される層間絶縁樹脂層と、
前記コア基板あるいは前記層間絶縁樹脂層の上に積層された配線層と、
前記配線層を囲むように、前記コア基板の上に形成された応力緩和樹脂とを含むパッケージ用基板。
A core substrate;
An interlayer insulating resin layer laminated on the core substrate;
A wiring layer laminated on the core substrate or the interlayer insulating resin layer;
A package substrate including a stress relaxation resin formed on the core substrate so as to surround the wiring layer.
前記応力緩和樹脂の幅は25μm以上である、請求項7に記載のパッケージ用基板。   The package substrate according to claim 7, wherein the stress relaxation resin has a width of 25 μm or more. 前記応力緩和樹脂は、コア基板の表面端部まで形成されている、請求項7または8に記載のパッケージ用基板。   The package substrate according to claim 7 or 8, wherein the stress relaxation resin is formed up to a surface end portion of the core substrate. 前記コア基板は、ガラスである、請求項7から9のいずれかに記載のパッケージ用基板。   The package substrate according to claim 7, wherein the core substrate is made of glass. 前記4から6のいずれかに記載の配線基板の製造方法に加え、
前記配線基板を個片化する工程を含むパッケージ用基板の製造方法。
In addition to the method for manufacturing a wiring board according to any one of 4 to 6,
A method for manufacturing a package substrate, comprising the step of separating the wiring substrate into pieces.
前記個片化する工程において、前記応力緩和樹脂を切断するように前記配線基板を個片化する請求項11に記載のパッケージ用基板の製造方法。   The method for manufacturing a package substrate according to claim 11, wherein in the step of dividing into pieces, the wiring substrate is divided into pieces so as to cut the stress relaxation resin. 前記個片化する工程において、少なくとも2種類のダイシングブレードを用い、個片化する際に用いる前記ダイシングブレードの幅は、他のダイシングブレードより幅が狭い、請求項11または12に記載のパッケージ用基板の製造方法。   The package according to claim 11 or 12, wherein at least two types of dicing blades are used in the individualizing step, and a width of the dicing blade used for individualizing is narrower than other dicing blades. A method for manufacturing a substrate.
JP2016049504A 2016-03-14 2016-03-14 Wiring board and its manufacturing method Active JP6805511B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016049504A JP6805511B2 (en) 2016-03-14 2016-03-14 Wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049504A JP6805511B2 (en) 2016-03-14 2016-03-14 Wiring board and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2017168493A true JP2017168493A (en) 2017-09-21
JP6805511B2 JP6805511B2 (en) 2020-12-23

Family

ID=59910089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049504A Active JP6805511B2 (en) 2016-03-14 2016-03-14 Wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6805511B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098378A (en) * 2016-12-14 2018-06-21 株式会社ディスコ Interposer manufacturing method
JP2019021720A (en) * 2017-07-14 2019-02-07 株式会社ディスコ Method for manufacturing glass interposer
CN110176396B (en) * 2018-02-21 2024-03-12 三星钻石工业株式会社 Cutting device, cutting method and cutting plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112348A (en) * 1985-11-12 1987-05-23 Toshiba Corp Manufacture of semiconductor device
JP2005216941A (en) * 2004-01-27 2005-08-11 New Japan Radio Co Ltd Chip-sized semiconductor device and its manufacturing method
JP2009146988A (en) * 2007-12-12 2009-07-02 Fujitsu Ltd Method of singulating circuit board and package circuit board
JP2015207580A (en) * 2014-04-17 2015-11-19 凸版印刷株式会社 Wiring board and manufacturing method of the same
JP2015231004A (en) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112348A (en) * 1985-11-12 1987-05-23 Toshiba Corp Manufacture of semiconductor device
JP2005216941A (en) * 2004-01-27 2005-08-11 New Japan Radio Co Ltd Chip-sized semiconductor device and its manufacturing method
JP2009146988A (en) * 2007-12-12 2009-07-02 Fujitsu Ltd Method of singulating circuit board and package circuit board
JP2015207580A (en) * 2014-04-17 2015-11-19 凸版印刷株式会社 Wiring board and manufacturing method of the same
JP2015231004A (en) * 2014-06-06 2015-12-21 日本特殊陶業株式会社 Wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098378A (en) * 2016-12-14 2018-06-21 株式会社ディスコ Interposer manufacturing method
JP2019021720A (en) * 2017-07-14 2019-02-07 株式会社ディスコ Method for manufacturing glass interposer
CN110176396B (en) * 2018-02-21 2024-03-12 三星钻石工业株式会社 Cutting device, cutting method and cutting plate

Also Published As

Publication number Publication date
JP6805511B2 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
JP6427817B2 (en) Printed circuit board and manufacturing method thereof
US10204854B2 (en) Packaging substrate and method of fabricating the same
JP2007059452A (en) Interposer, its manufacturing method, and electronic device
EP3065514A1 (en) Wiring board and mounting structure using same
JP2022078155A (en) Package substrate
JP6805511B2 (en) Wiring board and its manufacturing method
JP2015198094A (en) Interposer, semiconductor device, and method of manufacturing them
JP2015119109A (en) Semiconductor device manufacturing method
US10679865B2 (en) Method of dicing wiring substrate, and packaging substrate
JP2015231004A (en) Wiring board
JP2012084826A (en) Method of manufacturing semiconductor package
US20160128184A1 (en) Substrate structure and fabrication method thereof
JP2016111244A (en) Wiring board and manufacturing method thereof
JP2017220647A (en) Substrate for packaging
JP6195514B2 (en) Wiring board and manufacturing method thereof
KR102281457B1 (en) Printed circuit board and method of manufacturing the same
JP6904044B2 (en) Substrate for semiconductor package and its manufacturing method
JP6112857B2 (en) Wiring board and manufacturing method thereof
TW201914380A (en) Printed circuit board
JP2017147395A (en) Substrate for packaging and manufacturing method of the same
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
JP2019009151A (en) Package substrate and manufacturing method thereof
KR20220042706A (en) Multilayer ceramic substrate having side electrode and method of manufacturing the same
KR100886715B1 (en) Method of manufacturing polished wafer and manufacturing semiconductor package using the polished wafer
TW202114500A (en) Circuit structure having interlayer via hole and method for making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R150 Certificate of patent or registration of utility model

Ref document number: 6805511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250